JP2014153665A - マスク形成用材料および半導体装置の製造方法 - Google Patents
マスク形成用材料および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014153665A JP2014153665A JP2013025588A JP2013025588A JP2014153665A JP 2014153665 A JP2014153665 A JP 2014153665A JP 2013025588 A JP2013025588 A JP 2013025588A JP 2013025588 A JP2013025588 A JP 2013025588A JP 2014153665 A JP2014153665 A JP 2014153665A
- Authority
- JP
- Japan
- Prior art keywords
- water
- film
- photoresist film
- soluble
- soluble resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
【課題】ダブルパターニング技術を低コストで実現することができるマスク形成用材料および半導体装置の製造方法を提供する。
【解決手段】マスク形成用材料50は、金属酸化物を含有する水溶性樹脂と、水溶性樹脂とフォトレジスト膜PRとの間において水溶性樹脂およびフォトレジスト膜PRに反応して非水溶性膜60を形成する水溶性架橋材とを含む。フォトレジスト膜PRの側面に形成された非水溶性膜60はエッチングマスクとして用いられる。
【選択図】図2
【解決手段】マスク形成用材料50は、金属酸化物を含有する水溶性樹脂と、水溶性樹脂とフォトレジスト膜PRとの間において水溶性樹脂およびフォトレジスト膜PRに反応して非水溶性膜60を形成する水溶性架橋材とを含む。フォトレジスト膜PRの側面に形成された非水溶性膜60はエッチングマスクとして用いられる。
【選択図】図2
Description
本発明による実施形態は、マスク形成用材料および半導体装置の製造方法に関する。
近年、リソグラフィ技術により形成可能な最小加工寸法よりもさらに微細なパターンを形成するために、ダブルパターニング技術が用いられている。ダブルパターニング技術は、レジストパターンの側面に形成された側壁膜をマスクとして利用する技術であり、側壁転写法とも呼ばれている。
しかし、ダブルパターニング技術は、通常のリソグラフィ技術に比べ、工程数が多く、コストがかかる。従って、ダブルパターニング技術のコストの低廉化が望まれている。
ダブルパターニング技術を低コストで実現することができるマスク形成用材料および半導体装置の製造方法を提供する。
本実施形態によるマスク形成用材料は、金属酸化物を含有する水溶性樹脂と、水溶性樹脂とフォトレジスト膜との間において水溶性樹脂およびフォトレジスト膜に反応して非水溶性膜を形成する水溶性架橋材とを含む。フォトレジスト膜の側面に形成された非水溶性膜はエッチングマスクとして用いられる。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
図1〜図2(F)は、本実施形態によるマスク形成用材料を用いたNAND型フラッシュEEPROM(Electrically Erasable and Programmable Read-Only Memory)の製造方法を示す断面図である。尚、図2(A)〜図2(F)では、図1に示す金属膜ML以下の構造の図示を省略している。
まず、被処理基板10上にトンネルゲート絶縁膜15を形成する。被処理基板10は、例えば、シリコン基板である。トンネルゲート絶縁膜15には、例えば、シリコン酸化膜を用い、被処理基板10を酸化して形成される。次に、電荷蓄積層CLの材料をトンネルゲート絶縁膜15上に堆積する。電荷蓄積層CLの材料は、例えば、ポリシリコン、あるいは、ポリシリコンおよびシリコン窒化膜の積層膜等を用いて形成される。次に、ここでは図示しないが、アクティブエリアAAを分離するために、素子分離領域(STI(Shallow Trench Isolation)を形成する。次に、IPD(Inter-Poly Dielectric)膜20を電荷蓄積層CL上に堆積する。IPD膜20は、例えば、シリコン酸化膜、シリコン窒化膜またはHigh−k膜等の絶縁膜である。次に、コントロールゲートCGの材料をIPD膜20上に堆積する。コントロールゲートCGの材料は、例えば、ドープトポリシリコン等の導電膜である。次に、コントロールゲートCG上に金属膜MLが形成される。金属膜MLは、例えば、タングステン等の低抵抗金属を用いて形成されている。このように、ゲート電極の材料として電荷蓄積層CL、コントロールゲートCGおよび金属層MLの各材料が被処理基板10の上方に堆積される。
次に、金属膜ML上にハードマスク30の材料を堆積する。ハードマスク30の材料は、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜を用いて形成される。
次に、ハードマスク30上にフォトレジスト膜PRを形成する。より詳細には、ハードマスク30上にフォトレジストPRをスピンコートにより塗布し、例えば、約130度の温度で約1分間熱処理する。これにより、例えば、100nmの厚みを有するフォトジスト膜PRが形成される。
次に、フォトレジスト膜PRをパターニングする。より詳細には、露光装置においてフォトレジスト膜PRを露光した後、約100度の温度で約1分間熱処理する。次に、テトラメチルアンモニウムハイドロオキサイド(TMAH)水溶液を用いて、フォトレジスト膜PRを現像する。これにより、図1に示すように、フォトレジスト膜PRがパターニングされる。本実施形態では、フォトレジスト膜PRは、ラインアンドスペースパターンに形成される。例えば、フォトレジスト膜PRのライン幅とスペース幅との比率は、1対3(1:3)である。即ち、ライン幅をWとすれば、スペース幅は3Wとなる。具体的には、例えば、ライン幅が約60nmであれば、スペース幅が約180nmである。この場合、フォトレジスト膜PRのラインアンドスペースパターンのピッチ(第1のピッチ)は、4W(例えば、240nm)となる。Wは、最小加工寸法Fであってもよい。
尚、ライン幅とスペース幅との比率は上述のようにリソグラフィによって決定してもよい。しかし、ライン幅とスペース幅との比率は、リソグラフィの後、スリミングによって調節してもよい。例えば、ライン幅とスペース幅との比率は、リソグラフィにおいて1対1(1:1)にパターニングされ、その後、スリミングによって1対3(1:3)に加工してもよい。スリミングは、異方性プラズマエッチングまたはオゾンラジカルを用いたエッチングによって行なえばよい。
図2(A)は、図1のハードマスク30およびフォトレジストPRを概略的に示す断面図である。図2(A)〜図2(F)では、図1に示す金属膜ML以下の構造の図示を省略している。
次に、図2(B)に示すように、フォトレジスト膜PR上に水溶性材料50を塗布する。水溶性材料50は、金属酸化物を含有する水溶性樹脂と該水溶性樹脂およびフォトレジスト膜PRに反応して非水溶性膜を形成する水溶性架橋材とを含む。水溶性樹脂は、例えば、ポリアクリル酸、ポリビニルアセタールまたはポリビニルピロリドンのいずれかである。金属酸化物は、例えば、チタン酸化物またはタングステン酸化物である。水溶性架橋材は、例えば、メラミン誘導体、尿素誘導体またはベンゾグアナミンのいずれかである。
次に、被処理基板10を熱処理する。例えば、被処理基板10を約120度の温度において約1分間熱処理する。これにより、図2(C)に示すように、水溶性材料50とフォトレジスト膜PRとの間に非水溶性膜60が形成される。
図3は、非水溶性膜60およびその周辺の構造を示す図である。水溶性架橋材54は、酸の存在のもとで熱処理されることによって、フォトレジストPRと水溶性樹脂52との間で架橋反応を起こす。フォトレジストPRと水溶性樹脂52との間で架橋反応が発生すると、その架橋部分が非水溶性に変化する。即ち、図3に示すように、非水溶性膜60が形成される。尚、酸は、通常、フォトレジストPRに含まれているので、その酸を用いればよい。あるいは、熱により酸を発生する熱酸発生剤を水溶性材料50に含有させてもよい。熱酸発生剤は、例えば、アルキルスルホン酸、フッ化アルキルスルホン酸、もしくは、ベンゼン、ナフタレンまたはアントラセン芳香族を有するスルホン酸等である。
非水溶性膜60は、フォトレジストPRと水溶性材料50とが接している部分に形成される。従って、図2(C)に示すように、非水溶性膜60は、フォトレジストPRの上面および両側面に沿って形成される。非水溶性膜60の膜厚は、水溶性膜60の形成後に実行されるベイク処理の温度や時間等によって制御することができる。
次に、純水を用いて残存する水溶性材料50を洗い流す。これにより、図2(D)に示す構造が得られる。
次に、RIE(Reactive Ion Etching)法を用いて、非水溶性膜60をエッチングバックする。これにより、図2(E)に示すように、フォトレジスト膜PRの両側面にある非水溶性膜60を残置させたまま、フォトレジスト膜PRの上面にある非水溶性膜60を除去する。これにより、フォトレジスト膜PRの側面に形成された側壁膜として非水溶性膜60が残置される。
次に、アッシングを用いてフォトレジスト膜PRを除去する。これにより、図2(F)に示すように、ハードマスク30上に非水溶性膜60が側壁マスクとして形成される。ここで、非水溶性膜60は、幅Wのラインアンドスペースパターンに形成される。ライン幅およびスペース幅がともにWであるので、非水溶性膜60のラインアンドスペースの各パターンのピッチ(第2のピッチ)は2Wとなる。
一方、図2(A)に示すように、フォトレジストPRのラインアンドスペースの各パターンのピッチは4Wであった。従って、ラインアンドスペースパターンのピッチは、本実施形態による方法により2分の1になったことが分かる。即ち、非水溶性膜60のレイアウトパターンのピッチは、フォトレジストPRのレイアウトパターンのハーフピッチとなったと言うことができる。
次に、非水溶性膜60を側壁マスクとして用いて、下地材料としてのハードマスク30をRIE法でエッチングする。これにより、非水溶性膜60のラインアンドスペースパターンがハードマスク30に転写される。
次に、非水溶性膜60またはハードマスク30を用いて、図1に示す金属膜ML、コントロールゲートCG、IPD膜20、電荷蓄積層CLをRIE法でエッチングする。これにより、コントロールゲートCGおよび電荷蓄積層CLがメモリセルごとに分離される。このとき、非水溶性膜60のレイアウトパターンがハードマスク30を介してコントロールゲートCGおよび電荷蓄積層CLに転写される。従って、非水溶性膜60のラインアンドスペースパターンを微細化することによって、コントロールゲートCGおよび電荷蓄積層CLのパターンを微細化することができる。
尚、非水溶性膜60は、金属酸化物を含む。例えば、非水溶性膜60は、タングステン酸化物を含む。タングステン酸化物は、ポリシリコン、シリコン酸化膜、シリコン窒化膜、単結晶シリコンに対して充分なエッチング耐性を有する。従って、非水溶性膜60は、ハードマスク30を加工するためのマスクとして充分に適している。
その後、層間絶縁膜や配線等を形成することによってNAND型フラッシュEEPROMが完成する。
このように、本実施形態によるマスク形成用材料としての水溶性材料50は、金属酸化物を含有する水溶性樹脂52と、水溶性樹脂52とフォトレジスト膜PRとの間に非水溶性膜60を形成する水溶性架橋材54とを含む。そして、フォトレジスト膜PRの側面に形成された非水溶性膜60は、ハードマスク30、あるいは、NAND型フラッシュEEPROMのコントロールゲートCGおよび電荷蓄積層CLを加工するためのエッチングマスクとして用いられる。
このとき、非水溶性膜60は、金属酸化物(例えば、チタン酸化物またはタングステン酸化物)を含有しているため、ポリシリコン、シリコン酸化膜、シリコン窒化膜、単結晶シリコンに対して充分なエッチング耐性を有する。従って、非水溶性膜60は、マスク材料として適している。
水溶性樹脂52は水溶性架橋材54によってフォトレジストPRと反応し、非水溶性膜60をフォトレジストPRの表面に形成する。即ち、非水溶性膜60は、フォトレジスト膜PRの上面および側面に沿って形成され得る。従って、非水溶性膜60は、ダブルパターニング技術(側壁転写法)における側壁マスクとして形成し易い。
非水溶性膜60に代えて、SOG(Spin On Glass)のような塗布型酸化膜を側壁マスクとして用いることもできる。しかし、塗布型酸化膜は、ポリシリコン、シリコン酸化膜、シリコン窒化膜、単結晶シリコンに対して充分なエッチング耐性を有するとは言えない。従って、塗布型酸化膜は、NAND型フラッシュEEPROMのコントロールゲートCGおよび電荷蓄積層CLを加工するためのマスクとして適しているとは必ずしも言えない。
これに対して、非水溶性膜60は、水溶性材料50を用いて比較的簡単に形成することができ、かつ、金属酸化物を含有しているためエッチング耐性を有する。従って、非水溶性膜60は、NAND型フラッシュEEPROMを形成するための側壁マスクとして適していると言える。その結果、本実施形態のように、ダブルパターニング技術の側壁マスクとして非水溶性膜60を用いることによって、低コストでダブルパターニング技術を実現することができる。
尚、上記実施形態では、側壁転写を1回だけ実行することによって、非水溶性膜60のパターンは、フォトレジストPRのパターンのハーフピッチに形成された。しかし、変形例として、側壁転写をさらに繰り返してより微細なパターンを形成してもよい。例えば、側壁転写を2回繰り返すことによって、非水溶性膜60のパターンは、フォトレジストPRのパターンの1/4ピッチに形成することもできる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10・・・被処理基板、15・・・トンネルゲート絶縁膜、CL・・・電荷蓄積層、20・・・IPD膜、CG・・・コントロールゲート、ML・・・金属層、30・・・ハードマスク、PR・・・フォトレジスト、50・・・水溶性材料、60・・・非水溶性膜、52・・・水溶性樹脂、54・・・水溶性架橋材
Claims (8)
- 金属酸化物を含有する水溶性樹脂と、
前記水溶性樹脂と前記フォトレジスト膜との間において前記水溶性樹脂および前記フォトレジスト膜に反応して非水溶性膜を形成する水溶性架橋材とを含み、
前記フォトレジスト膜の側面に形成された前記非水溶性膜はNAND型フラッシュEEPROMのコントロールゲートおよび電荷蓄積層を加工するためのエッチングマスクとして用いられ、
前記水溶性架橋材は、メラミン誘導体、尿素誘導体またはベンゾグアナミンのいずれかであり、
前記金属酸化物は、チタン酸化物またはタングステン酸化物であることを特徴とするマスク形成用材料。 - 金属酸化物を含有する水溶性樹脂と、
前記水溶性樹脂と前記フォトレジスト膜との間において前記水溶性樹脂および前記フォトレジスト膜に反応して非水溶性膜を形成する水溶性架橋材とを含み、
前記フォトレジスト膜の側面に形成された前記非水溶性膜はエッチングマスクとして用いられることを特徴とするマスク形成用材料。 - 前記水溶性架橋材は、メラミン誘導体、尿素誘導体またはベンゾグアナミンのいずれかであることを特徴とする請求項2に記載のマスク形成用材料。
- 前記金属酸化物は、チタン酸化物またはタングステン酸化物であることを特徴とする請求項2または請求項3に記載のマスク形成用材料。
- 前記水溶性樹脂は、ポリアクリル酸、ポリビニルアセタールまたはポリビニルピロリドンのいずれかと金属酸化物とを含有することを特徴とする請求項2から請求項4のいずれか一項に記載のマスク形成用材料。
- 前記水溶性樹脂は、熱により酸を発生する熱酸発生剤をさらに含むことを特徴とする請求項1から請求項5のいずれか一項に記載のマスク形成用材料。
- 前記非水溶性膜は、NAND型フラッシュEEPROMのコントロールゲートおよび電荷蓄積層を加工するためのエッチングマスクとして用いられることを特徴とする請求項2に記載のマスク形成用材料。
- 被処理基板の上方にフォトレジスト膜を形成し、
前記フォトレジスト膜をパターニングし、
金属酸化物を含有する水溶性樹脂と該水溶性樹脂および前記フォトレジスト膜に反応して非水溶性膜を形成する水溶性架橋材とを含む水溶性材料を、前記フォトレジスト膜上に供給し、
前記フォトレジスト膜の上面および両側面に前記非水溶性膜を形成し、
残存する前記水溶性材料を除去し、
前記フォトレジスト膜の両側面にある前記非水溶性膜を残置させたまま、前記フォトレジスト膜の上面にある前記非水溶性膜をエッチングし、
前記フォトレジスト膜を除去し、
前記非水溶性膜をマスクとして用いて該非水溶性膜の下地材料をエッチングすることを具備した半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013025588A JP2014153665A (ja) | 2013-02-13 | 2013-02-13 | マスク形成用材料および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013025588A JP2014153665A (ja) | 2013-02-13 | 2013-02-13 | マスク形成用材料および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014153665A true JP2014153665A (ja) | 2014-08-25 |
Family
ID=51575547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013025588A Pending JP2014153665A (ja) | 2013-02-13 | 2013-02-13 | マスク形成用材料および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014153665A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10062571B2 (en) | 2016-01-26 | 2018-08-28 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110510A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | パターン形成方法 |
JP2006065035A (ja) * | 2004-08-27 | 2006-03-09 | Shin Etsu Chem Co Ltd | パターン形成方法及びパターン形成材料 |
JP2006292896A (ja) * | 2005-04-07 | 2006-10-26 | Tdk Corp | レジストパターンの形成方法、薄膜パターンの形成方法、マイクロデバイス及びその製造方法、並びに架橋性樹脂組成物 |
JP2007073684A (ja) * | 2005-09-06 | 2007-03-22 | Toshiba Corp | パターン形成方法 |
JP2009053547A (ja) * | 2007-08-28 | 2009-03-12 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法及び被覆膜形成用材料 |
JP2009129981A (ja) * | 2007-11-20 | 2009-06-11 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2009078207A1 (ja) * | 2007-12-14 | 2009-06-25 | Jsr Corporation | パターン形成方法 |
JP2010256626A (ja) * | 2009-04-24 | 2010-11-11 | Shin-Etsu Chemical Co Ltd | パターン形成方法 |
JP2011107596A (ja) * | 2009-11-20 | 2011-06-02 | Nissan Chem Ind Ltd | リソグラフィー用サイドウォール形成組成物 |
-
2013
- 2013-02-13 JP JP2013025588A patent/JP2014153665A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110510A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | パターン形成方法 |
JP2006065035A (ja) * | 2004-08-27 | 2006-03-09 | Shin Etsu Chem Co Ltd | パターン形成方法及びパターン形成材料 |
JP2006292896A (ja) * | 2005-04-07 | 2006-10-26 | Tdk Corp | レジストパターンの形成方法、薄膜パターンの形成方法、マイクロデバイス及びその製造方法、並びに架橋性樹脂組成物 |
JP2007073684A (ja) * | 2005-09-06 | 2007-03-22 | Toshiba Corp | パターン形成方法 |
JP2009053547A (ja) * | 2007-08-28 | 2009-03-12 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法及び被覆膜形成用材料 |
JP2009129981A (ja) * | 2007-11-20 | 2009-06-11 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2009078207A1 (ja) * | 2007-12-14 | 2009-06-25 | Jsr Corporation | パターン形成方法 |
JP2010256626A (ja) * | 2009-04-24 | 2010-11-11 | Shin-Etsu Chemical Co Ltd | パターン形成方法 |
JP2011107596A (ja) * | 2009-11-20 | 2011-06-02 | Nissan Chem Ind Ltd | リソグラフィー用サイドウォール形成組成物 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10062571B2 (en) | 2016-01-26 | 2018-08-28 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI549162B (zh) | 半導體儲存裝置之圖案化結構及其製造方法 | |
US8822319B2 (en) | Method of manufacturing non-volatile memory | |
JP2004080033A (ja) | シリコン酸化膜を利用した微細パターン形成方法 | |
JP2006013506A (ja) | シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法 | |
KR20110115312A (ko) | 반도체 소자의 형성 방법 | |
JP5090674B2 (ja) | フラッシュメモリ素子のレジスタ形成方法 | |
US10242910B2 (en) | Contact structure and associated method for flash memory | |
US20070010053A1 (en) | Method for fabricating conductive line | |
US8349739B2 (en) | Conformal etch material and process | |
JP2009218549A (ja) | 半導体メモリ素子の製造方法 | |
US20150228746A1 (en) | Modified self-aligned contact process and semiconductor device | |
KR20120047600A (ko) | 미세 패턴 형성 방법 및 반도체 소자의 제조 방법 | |
US20120276745A1 (en) | Method for fabricating hole pattern in semiconductor device | |
JP2014153665A (ja) | マスク形成用材料および半導体装置の製造方法 | |
JP2014187132A (ja) | 半導体装置 | |
JP2004214681A (ja) | 不揮発性メモリ素子の製造方法 | |
JP3621369B2 (ja) | 半導体装置の製造方法 | |
TW454345B (en) | A novel method to implant NMOS polycrystalline silicon in embedded flash memory applications | |
KR100870289B1 (ko) | 플래시 메모리 소자 및 그의 제조 방법 | |
US9390931B1 (en) | Manufacturing method of strip-shaped conductive structures and non-volatile memory cell | |
JP2013102022A (ja) | 半導体装置及びその製造方法 | |
US20120142189A1 (en) | Method for fabricating semiconductor device | |
CN111463276B (zh) | 半导体结构及其形成方法 | |
JP2009094125A (ja) | 半導体装置の製造方法 | |
TW202305879A (zh) | 半導體結構的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160405 |