JP5454381B2 - リッジ型半導体光素子の製造方法 - Google Patents

リッジ型半導体光素子の製造方法 Download PDF

Info

Publication number
JP5454381B2
JP5454381B2 JP2010141554A JP2010141554A JP5454381B2 JP 5454381 B2 JP5454381 B2 JP 5454381B2 JP 2010141554 A JP2010141554 A JP 2010141554A JP 2010141554 A JP2010141554 A JP 2010141554A JP 5454381 B2 JP5454381 B2 JP 5454381B2
Authority
JP
Japan
Prior art keywords
ridge
layer
manufacturing
width
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010141554A
Other languages
English (en)
Other versions
JP2012009488A (ja
Inventor
祐介 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010141554A priority Critical patent/JP5454381B2/ja
Publication of JP2012009488A publication Critical patent/JP2012009488A/ja
Application granted granted Critical
Publication of JP5454381B2 publication Critical patent/JP5454381B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、リッジ上部の上面の幅がリッジ下部の幅よりも広いリッジ型半導体光素子の製造方法に関し、特にリッジ下部の幅のばらつきを抑制することができるリッジ型半導体光素子の製造方法に関する。
リッジ型半導体光素子において、上面の幅が下面の幅よりも広い逆メサリッジ構造が用いられている（例えば、特許文献１参照）。これにより、リッジ上面の面積を広くできるため、電極とのコンタクト抵抗を低減することができる。また、リッジ下部の幅を狭くできるため、容量低減により高速応答を実現できる。
特開平２−１９９８９１号公報
従来のリッジ型半導体光素子の製造方法では、ウェットエッチングにより逆メサリッジ構造を形成していた。このため、エッチング角度やリッジ高さの製造ばらつきによって、リッジ下部の幅がばらつくという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的はリッジ下部の幅のばらつきを抑制することができるリッジ型半導体光素子の製造方法を得るものである。
本発明に係るリッジ型半導体光素子の製造方法は、半導体基板上に、活性層、第１の半導体層、第２の半導体層を順に形成する工程と、前記第２の半導体層をドライエッチングしてリッジ下部を形成する工程と、前記リッジ下部の周りを埋め込み層により前記リッジ下部の上面を覆わない高さまで埋め込む工程と、前記リッジ下部及び前記埋め込み層上に第３の半導体層を形成する工程と、前記第３の半導体層をパターニングして前記リッジ下部上にリッジ上部を形成する工程と、前記埋め込み層を前記第１の半導体層、前記リッジ下部及び前記リッジ上部に対して選択的に除去する工程とを備え、前記リッジ上部の上面の幅は前記リッジ下部の幅よりも広く、前記埋め込み層の材料は、前記第１の半導体層、前記リッジ下部及び前記リッジ上部の材料とは異なる。
本発明により、リッジ下部の幅のばらつきを抑制することができる。
本発明の実施の形態１に係るリッジ型半導体光素子の製造方法を説明するための断面図である。 本発明の実施の形態１に係るリッジ型半導体光素子の製造方法を説明するための断面図である。 本発明の実施の形態１に係るリッジ型半導体光素子の製造方法を説明するための断面図である。 本発明の実施の形態１に係るリッジ型半導体光素子の製造方法を説明するための断面図である。 本発明の実施の形態１に係るリッジ型半導体光素子の製造方法を説明するための断面図である。 本発明の実施の形態１に係るリッジ型半導体光素子の製造方法を説明するための断面図である。 本発明の実施の形態１に係るリッジ型半導体光素子の製造方法を説明するための断面図である。 本発明の実施の形態２に係るリッジ型半導体光素子の製造方法を説明するための断面図である。 本発明の実施の形態２に係るリッジ型半導体光素子の製造方法を説明するための断面図である。 本発明の実施の形態２に係るリッジ型半導体光素子の製造方法を説明するための断面図である。
実施の形態１．
本発明の実施の形態１に係るリッジ型半導体光素子の製造方法について図面を参照して説明する。この半導体光素子は、リッジの両サイドが半導体で覆われていないリッジ型半導体レーザである。
まず、図１に示すように、ｎ型ＩｎＰ基板１０上に、活性層１２、ｐ型ＩｎＰ層１４、ｐ型ＩｎＰ層１６を順に形成する。そして、フォトリソグラフィ等によりｐ型ＩｎＰ層１６上にレジストパターン１８を形成する。
次に、図２に示すように、レジストパターン１８をマスクとしてｐ型ＩｎＰ層１６をドライエッチングしてリッジ下部２０を形成する。リッジ下部２０は、上面の幅と下面の幅が等しい垂直リッジ構造である。
次に、図３に示すように、リッジ下部２０の周りをＩｎＧａＡｓＰ層２２によりリッジ下部２０の上面を覆わない高さまで埋め込む。その後、レジストパターン１８を除去する。
次に、図４に示すように、リッジ下部２０及びＩｎＧａＡｓＰ層２２上にｐ型ＩｎＰ層２４を形成する。そして、フォトリソグラフィ等によりｐ型ＩｎＰ層２４上にレジストパターン２６を形成する。
次に、図５に示すように、レジストパターン２６をマスクとしてｐ型ＩｎＰ層２４をドライエッチングしてリッジ下部２０上にリッジ上部２８を形成する。ここで、リッジ上部２８の上面の幅がリッジ下部２０の幅よりも広くなるようにする。
次に、図６に示すように、レジストパターン２６を除去する。そして、酒石酸を用いたウェットエッチングにより、ＩｎＧａＡｓＰ層２２をｐ型ＩｎＰ層１４、リッジ下部２０及びリッジ上部２８に対して選択的に除去する。
次に、図７に示すように、リッジ下部２０及びリッジ上部２８の側面とｐ型ＩｎＰ層１４の上面を絶縁膜３０で覆う。リッジ上部２８の上面において絶縁膜３０に開口を形成する。リッジ上部２８上にｐ電極３２を形成し、ｎ型ＩｎＰ基板１０の下面にｎ電極３４を形成する。以上の工程により、実施の形態１に係るリッジ型半導体光素子が製造される。
本実施の形態により、リッジ上部２８の上面の面積を広くできるため、リッジ上部２８とｐ電極３２とのコンタクト抵抗を低減することができる。さらに、リッジ下部２０の幅を狭くできるため、容量低減により高速応答を実現できる。
また、リッジ下部２０をドライエッチングで形成することで、エッチング角度やリッジ高さの製造ばらつきに関わらず、リッジ下部２０の幅のばらつきを抑制することができる。
実施の形態２．
本発明の実施の形態２に係るリッジ型半導体光素子の製造方法について図面を参照して説明する。実施の形態１と同様の構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
まず、実施の形態１と同様に図１から図４に示す工程を行う。次に、図８に示すように、レジストパターン２６をマスクとしてｐ型ＩｎＰ層２４をＨＢｒによりウェットエッチングしてリッジ下部２０上にリッジ上部２８を形成する。
ここで、リッジ上部２８の上面の幅がリッジ下部２０の幅よりも広くなるようにする。また、リッジ上部２８が、上面の幅が下面の幅よりも広い逆メサリッジ構造となるようにする。
次に、図９に示すように、レジストパターン２６を除去する。そして、酒石酸を用いたウェットエッチングにより、ＩｎＧａＡｓＰ層２２をｐ型ＩｎＰ層１４、リッジ下部２０及びリッジ上部２８に対して選択的に除去する。
次に、図１０に示すように、リッジ下部２０及びリッジ上部２８の側面とｐ型ＩｎＰ層１４の上面を絶縁膜３０で覆う。リッジ上部２８の上面において絶縁膜３０に開口を形成する。リッジ上部２８上にｐ電極３２を形成し、ｎ型ＩｎＰ基板１０の下面にｎ電極３４を形成する。以上の工程により、実施の形態２に係るリッジ型半導体光素子が製造される。
本実施の形態では、ｐ型ＩｎＰ層２４をウェットエッチングして、逆メサリッジ構造のリッジ上部２８を形成する。これにより、実施の形態１よりもリッジ下部２０及びリッジ上部２８の側面に絶縁膜３０が付着し易いため、絶縁膜３０の剥離を防ぐことができる。その他、実施の形態１と同様の効果も得ることができる。
１０ ｎ型ＩｎＰ基板（半導体基板）
１２ 活性層
１４ ｐ型ＩｎＰ層（第１の半導体層）
１６ ｐ型ＩｎＰ層（第２の半導体層）
２０ リッジ下部
２２ ＩｎＧａＡｓＰ層（埋め込み層）
２４ ｐ型ＩｎＰ層（第３の半導体層）
２８ リッジ上部
３０ 絶縁膜

Claims (4)

  1. 半導体基板上に、活性層、第１の半導体層、第２の半導体層を順に形成する工程と、
    前記第２の半導体層をドライエッチングしてリッジ下部を形成する工程と、
    前記リッジ下部の周りを埋め込み層により前記リッジ下部の上面を覆わない高さまで埋め込む工程と、
    前記リッジ下部及び前記埋め込み層上に第３の半導体層を形成する工程と、
    前記第３の半導体層をパターニングして前記リッジ下部上にリッジ上部を形成する工程と、
    前記埋め込み層を前記第１の半導体層、前記リッジ下部及び前記リッジ上部に対して選択的に除去する工程とを備え、
    前記リッジ上部の上面の幅は前記リッジ下部の幅よりも広く、
    前記埋め込み層の材料は、前記第１の半導体層、前記リッジ下部及び前記リッジ上部の材料とは異なることを特徴とするリッジ型半導体光素子の製造方法。
  2. 前記リッジ下部は、上面の幅と下面の幅が等しい垂直リッジ構造であることを特徴とする請求項１に記載のリッジ型半導体光素子の製造方法。
  3. 前記リッジ下部及び前記リッジ上部の側面を覆う絶縁膜を更に備え、
    前記リッジ上部を形成する際に前記第３の半導体層をウェットエッチングし、
    前記リッジ上部は、上面の幅が下面の幅よりも広い逆メサリッジ構造であることを特徴とする請求項１又は２に記載のリッジ型半導体光素子の製造方法。
  4. 前記埋め込み層の材料はＩｎＧａＡｓＰであり、
    前記第１の半導体層、前記リッジ下部及び前記リッジ上部の材料はＩｎＰであり、
    前記埋め込み層を除去する際に、酒石酸を用いたウェットエッチングを行うことを特徴とする請求項１〜３の何れか１項に記載のリッジ型半導体光素子の製造方法。
JP2010141554A 2010-06-22 2010-06-22 リッジ型半導体光素子の製造方法 Expired - Fee Related JP5454381B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010141554A JP5454381B2 (ja) 2010-06-22 2010-06-22 リッジ型半導体光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010141554A JP5454381B2 (ja) 2010-06-22 2010-06-22 リッジ型半導体光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012009488A JP2012009488A (ja) 2012-01-12
JP5454381B2 true JP5454381B2 (ja) 2014-03-26

Family

ID=45539751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010141554A Expired - Fee Related JP5454381B2 (ja) 2010-06-22 2010-06-22 リッジ型半導体光素子の製造方法

Country Status (1)

Country Link
JP (1) JP5454381B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6292361B1 (ja) * 2016-12-14 2018-03-14 三菱電機株式会社 光半導体装置の製造方法
WO2018109857A1 (ja) * 2016-12-14 2018-06-21 三菱電機株式会社 光半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616342B2 (en) 2018-04-02 2023-03-28 Mitsubishi Electric Corporation Semiconductor optical element, semiconductor optical integrated element, and method for manufacturing semiconductor optical element
JP7138767B2 (ja) * 2019-03-11 2022-09-16 ローム株式会社 半導体発光装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6292361B1 (ja) * 2016-12-14 2018-03-14 三菱電機株式会社 光半導体装置の製造方法
WO2018109857A1 (ja) * 2016-12-14 2018-06-21 三菱電機株式会社 光半導体装置の製造方法
WO2018109982A1 (ja) * 2016-12-14 2018-06-21 三菱電機株式会社 光半導体装置の製造方法
JPWO2018109857A1 (ja) * 2016-12-14 2018-12-13 三菱電機株式会社 光半導体装置の製造方法
US10819085B2 (en) 2016-12-14 2020-10-27 Mitsubishi Electric Corporation Method for manufacturing optical semiconductor device

Also Published As

Publication number Publication date
JP2012009488A (ja) 2012-01-12

Similar Documents

Publication Publication Date Title
JP5207817B2 (ja) シリコンナノワイヤーを利用した発光ダイオード及びその製造方法
JP5454381B2 (ja) リッジ型半導体光素子の製造方法
JP2013165175A (ja) 三次元構造を有する薄膜トランジスタ及びその製造方法
JP6365357B2 (ja) 光半導体装置の製造方法
JPWO2017154973A1 (ja) 半導体発光素子およびその製造方法
JP2012104522A5 (ja)
WO2018109982A1 (ja) 光半導体装置の製造方法
JP2008166318A (ja) フォトセンサ
JP2009117550A (ja) 半導体レーザ素子及びその作製方法
JP5297892B2 (ja) 光半導体装置、及びその製造方法
JP5001760B2 (ja) 半導体素子の製造方法
JP2012248649A (ja) 半導体素子、および半導体素子の製造方法
JP2002232080A5 (ja)
JP2008294076A (ja) 半導体レーザ素子
JP4200892B2 (ja) 半導体発光装置の製造方法
JP6292361B1 (ja) 光半導体装置の製造方法
JP2012079990A (ja) 集積化光半導体装置
JP5672771B2 (ja) 半導体光素子及びその製造方法
US20120286402A1 (en) Protuberant structure and method for making the same
JP6089953B2 (ja) Ｉｉｉ−ｖ化合物半導体素子を作製する方法
US7678596B2 (en) Method for manufacturing monolithic semiconductor laser
JP4479491B2 (ja) 回折格子形成方法
JP2006128609A (ja) リッジ導波型半導体レーザおよびその製造方法
US10642122B2 (en) Flexible laminated structure and display
US20240047590A1 (en) Method of manufacturing a light-receiving element and light-receiving element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131223

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees