KR20050050592A - 반도체 레이저 소자 및 그 제조 방법 - Google Patents

반도체 레이저 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20050050592A
KR20050050592A KR1020040097396A KR20040097396A KR20050050592A KR 20050050592 A KR20050050592 A KR 20050050592A KR 1020040097396 A KR1020040097396 A KR 1020040097396A KR 20040097396 A KR20040097396 A KR 20040097396A KR 20050050592 A KR20050050592 A KR 20050050592A
Authority
KR
South Korea
Prior art keywords
layer
type
semiconductor laser
laser device
conductive
Prior art date
Application number
KR1020040097396A
Other languages
English (en)
Other versions
KR100681294B1 (ko
Inventor
마키타고우지
요시카와겐지
가시마다카유키
아다치히데토
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20050050592A publication Critical patent/KR20050050592A/ko
Application granted granted Critical
Publication of KR100681294B1 publication Critical patent/KR100681294B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties having a refractive index lower than that of the cladding layers or outer guiding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 임계치 전류가 작고, 또한 제작이 용이한 구조를 구비하며, 게다가 양호한 온도 특성 및 고속 응답 특성을 갖는 반도체 레이저 소자를 제공하는 것을 목적으로 하는 것으로서, n형 GaAs 기판(101)과, n형 GaAs 기판(101) 상에 형성된 n형 AlGaInP 클래드층(102)과, 논 도프 양자 우물 활성층(103)과, p형 AlGaInP 제1 클래드층((104))과, p형 GaInP 에칭 스톱층(105)과, p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡층(107)과, p형 GaAs 콘텍층(108)과, n형 AlInP 블록층(109)을 구비하고, 리지부 및 리지부 양측의 볼록부를 갖으며, p형 GaAs 콘텍층(108)은 리지부 상면에만 형성된다.

Description

반도체 레이저 소자 및 그 제조 방법{SEMICONDUCTOR LASER DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 레이저 소자에 관한 것으로서, 특히 광 디스크 시스템이나 정보 처리 혹은 광 통신용의 광원으로서 이용되는 반도체 레이저 소자에 관한 것이다.
광 디스크 시스템 등의 광원에 이용되는 반도체 레이저 소자는 리지형이 주류이고, 고속 기입에 대응한 고출력화에 부가하여, 고속 응답성(주입 전류에 대한 광 출력의 입상(立上) 특성의 응답 속도의 향상)이 요구되고 있다. 고속 응답성을 실현하기 위해서는 레이저 소자의 저항이나 용량을 작게 할 필요가 있다.
저항치의 저감에는 전류 주입 영역에서의 콘텍층의 개구 면적의 확대가 유효하고, 종래의 리지형 반도체 레이저 소자에서는, 예컨대 리지 형성에 이방성 드라이 에칭을 이용함으로써 리지부의 수직성을 향상하며, 리지부 탑에 형성된 콘텍층의 면적을 확대하는 것 등이 행해지고 있다. 또, 공진기 길이를 길게함으로써도 콘텍 면적을 증가할 수 있으므로, 저항치의 저감에는 효과가 있다.
한편, 용량의 저감에는, 블록층과 클래드층 간에 형성되는 pn접합에 따르는 용량의 저감이 유효하고, 예컨대 일본국 특개평 8-222801호 공보, 일본국 특개 2003-188474호 공보에 기재된 리지형 반도체 레이저 소자에서는 블록층과 클래드층간에 용량 저감층을 삽입하는 것 등이 행해지고 있다.
도 1은 일본국 특개평 8-222801호 공보, 일본국 특개 2003-188474호 공보에 기재된 종래의 리지형 반도체 레이저 소자의 구조를 도시하는 단면도이다.
도 1에 도시하는 바와 같이, 일본국 특개평 8-222801호 공보, 일본국 특개 2003-188474호 공보에 기재된 리지형 반도체 레이저 소자에서는, n형 GaAs 기판(1101) 상에, n형 AlGaInP 클래드층(1102)과, 활성층(1103)과, p형 AlGaInP 제1 클래드층(1104)과, p형 GaInP 에칭 스톱층(1105)이 순차로 적층되어 있다.
여기서, p형 GaInP 에칭 스톱층(1105) 상에는, p형 AlGaInP 제2 클래드층(1107)과, p형 GaInP 캡층(1108)과, p형 GaAs 제1 콘텍층(1109)이 적층되어 이루어지는 소정 폭의 리지부가 형성되어 있다. 또, 이 리지부의 p형 GaAs 제1 콘텍층(1109)을 개구한 상태로, 전류, 광 협착 구조를 형성하는 n형 AlInP 블록층(1110) 및 용량 저감층(1106)이 형성되어 있다. 또한, 용량 저감층(1106)은 저불순물 농도의 GaAs 혹은 AlInP로 이루어진다.
또, n형 AlInP 블록층(1110) 및 p형 GaAs 제1 콘텍층(1109) 상에는 p형 GaAs 제2 콘텍층(1111)이 형성되어 있다.
상술한 바와 같이 구성된 리지형 반도체 레이저 소자에서는, 블록층과 클래드층간에 용량 저감층이 삽입되므로, 블록층과 클래드층간에 형성되는 pn접합에 따르는 용량을 저감할 수가 있어 소자의 용량 저감을 실현할 수 있게 된다.
또, 용량의 저감을 실현하는 다른 선행 기술로서는 반도체층이 아닌 유전체층에 의해 전류, 광 협착 구조를 형성함으로써, 문제가 되는 pn접합을 형성시키지 않도록 하는, 예컨대 일본국 특개 2003-46197호 공보에 기재된 리지형 반도체 레이저 소자가 있다.
도 2는 일본국 특개 2003-46197호 공보에 기재된 종래의 리지형 반도체 레이저 소자의 구조를 도시하는 단면도이다.
도 2에 도시하는 바와 같이, 일본국 특개 2003-46197호 공보에 기재된 리지형 반도체 레이저 소자에서는, n형 GaAs 기판(1201) 상에, n형 AlGaAs 클래드층(1202)과, 활성층(1203)과, p형 AlGaAs 제1 클래드층(1204)과, p형 AlGaAs 에칭 스톱층(1205)이 순차로 적층되어 있다.
여기서, p형 AlGaAs 에칭 스톱층(1205) 상에는, p형 AlGaAs 제2 클래드층(1206)과, p형 GaAs 콘텍층(1207)이 적층되어 이루어지는, 스트라이프 형상으로 소정 폭의 리지부와 볼록부인 윙부가 형성되어 있다. 또, p형 GaAs 콘텍층(1207)을 개구한 상태로, SiO2나 Si3N4 등으로 이루어지는 유전체층(1208)이 형성되어, 전류, 광 협착 구조가 형성되고 있다.
또, 유전체층(1208) 및 p형 GaAs 콘텍층(1207) 상에는 p형 옴 전극(1209)이 형성되고, n형 GaAs 기판(1201) 상에는 n형 옴 전극(1210)이 형성되어 있다.
상술한 바와 같이 구성된 리지형 반도체 레이저 소자에서는 소자 내의 블록층 부근에 pn접합이 형성되지 않으므로 용량의 저감을 실현할 수 있게 된다.
그러나, 상기 일본국 특개평 8-222801호 공보, 일본국 특개 2003-188474호 공보에 기재된 리지형 반도체 레이저 소자에서는 콘텍층과 블록층간에도 pn접합이 형성되므로, 상기의 대책으로도 충분한 용량 저감이 되지 않으며, 고속 응답성을 실현할 수 없다는 문제가 있다. 또, 일반적으로 반도체 레이저 소자는 결정 성장으로 형성되는 다층 구조를 갖고 있으므로, 소자의 거의 모든 면에서 pn접합이 형성되게 되어, 상기의 대책으로도 충분한 용량 저감을 할 수 없고, 고속 응답성을 실현할 수 없다는 문제도 있다. 또한, 결정 성장이 3회 필요하게 되어 리드 타임이 길어지거나 칩 가격이 비싸지거나 하는 문제가 있다. 또한, 정션 다운(junction down) 조립 시에 리지부에 본딩 시의 응력이 집중하기 쉬워지므로, 소자의 신뢰성이 저하된다는 문제도 있다.
한편, 상기 일본국 특개 2003-46197호 공보에 기재된 리지형 반도체 레이저 소자에서는, 1회의 결정 성장으로 레이저 소자를 제작하고, 또 유전체층에 의해 전류, 광 협착 구조를 형성하며, 또한 리지부 양측에 윙부를 형성하므로, 고속 응답 특성의 문제, 리드 타임이나 칩 가격의 문제, 소자의 신뢰성에 대한 문제가 각각 해결된다. 그러나, 상기 일본국 특개 2003-46197호 공보에 기재된 리지형 반도체 레이저 소자에서는, 블록층에 이용되는 실용적인 유전체층의 굴절율이 작으므로(최소 2정도), 수평 확장 각(△n:리지부 내외에서의 실효적인 굴절율 차)을 고려하면, 블록층 하의 클래드층의 막 두께를 두껍게 설계할 필요성이 생기므로 무효 전류가 증대하여 임계치 전류가 커지게 되고, 그러므로 온도 특성이 악화된다는 문제가 있다. 또, 전류, 광 협착 구조를 형성하기 위해서, 반도체층과 비교하여 열 전도율이 낮은 유전체층이 이용되므로, 소자의 온도 특성을 더욱 악화시킨다는 문제도 있다.
그러므로, 본 발명은 이러한 문제점을 감안하여, 임계치 전류가 작고, 또한 제작이 용이한 구조를 구비하며, 게다가 양호한 온도 특성 및 고속 응답 특성을 갖는 반도체 레이저 소자를 제공하는 것을 제1 목적으로 한다.
또, 조립 시의 리지부로의 응력 집중을 저감하는 것이 가능한 신뢰성이 우수한 반도체 레이저 소자를 제공하는 것을 제2 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 반도체 레이저 소자는 리지형 반도체 레이저 소자로서, 제1 도전형 반도체 기판과, 상기 제1 도전형 반도체 기판 상에 형성된 제1 도전형 클래드층과, 상기 제1 도전형 클래드층 상에 형성된 활성층과, 상기 활성층 상에 형성되고 스트라이프 형상의 리지부를 갖는 제2 도전형 클래드층과, 상기 제2 도전형 클래드층의 상면 중 상기 리지부 상면에만 형성된 콘텍층과, 상기 제2 도전형 클래드층 및 상기 콘텍층 상에 형성된 제1 도전형 블록층을 구비하는 것을 특징으로 한다.
이것에 의해서, 블록층과 콘텍층간의 pn접합이 형성되지 않고, 충분한 용량 저감이 가능하게 되므로, 양호한 고속 응답 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다. 또, 블록층에 의해 전류, 광 협착 구조를 형성하고, 소자에서 발생된 열을 효율적으로 발산할 수 있으므로 양호한 온도 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다. 또, 블록층에 의해 전류, 광 협착 구조를 형성하고, 수평 확장 각을 고려하여 클래드층의 막 두께를 두껍게 할 필요가 없으므로, 임계치 전류가 작은 반도체 레이저 소자를 실현할 수 있게 된다. 또, 2회의 결정 성장에 의해 제작 가능하므로, 제작이 용이한 구조를 구비하는 반도체 레이저 소자를 실현할 수 있게 된다. 즉, 리드 타임의 단축과 칩의 저가격화를 가능하게 하는 반도체 레이저 소자를 실현할 수 있게 된다.
여기서, 상기 제2 도전형 클래드층은 또한, 상기 리지부 양측에 스트라이프 형상의 볼록부를 가져도 된다.
이것에 의해서, 볼록부에 의해 정션 다운 조립 시에 리지부에 본딩 시의 응력이 집중하는 것을 회피할 수가 있으므로, 조립 시의 리지부로의 응력 집중을 저감하는 것이 가능한 신뢰성이 우수한 반도체 레이저 소자를 실현할 수 있게 된다.
또, 상기 반도체 레이저 소자는 또한, 상기 볼록부 상면의 상기 제2 도전형 클래드층과 상기 제1 도전형 블록층간에 형성된 유전체층을 구비하여도 된다.
이것에 의해서, 볼록부에서 블록층은 유전체층 상에 형성되고, 블록층과 클래드층간에 형성되는 pn접합에 따르는 용량을 저감할 수 있으므로, 양호한 고속 응답 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다. 또, 볼록부를 리지부보다도 높게 할 수 있어, 정션 다운 조립 시에 리지부에 본딩 시의 응력이 집중하는 것을 회피할 수 있으므로, 조립 시의 리지부로의 응력 집중을 저감하는 것이 가능한 신뢰성이 우수한 반도체 레이저 소자를 실현할 수 있게 된다.
또, 상기 제2 도전형 클래드층은 상기 볼록부를 2이상 갖고, 상기 반도체 레이저 소자는 또한, 상기 볼록부 상면의 상기 제2 도전형 클래드층 상에 형성된 유전체층을 구비하여도 된다.
이것에 의해서, 윙부의 폭을 좁게 하고 블록층이 볼록부 상의 유전체층 상에서 폴리 성장하는 것을 회피할 수 있으므로, 블록층의 벗겨짐을 방지하는 반도체 레이저 소자를 실현할 수 있게 된다.
또, 상기 반도체 레이저 소자는 또한, 상기 리지부 양측에서의 상기 제2 도전형 클래드층과 상기 제1 도전형 블록층간에 형성된 스트라이프 형상의 유전체층을 구비하여도 된다.
이것에 의해서, 블록층은 유전체층 상에 형성되고, 블록층과 클래드층간에 형성되는 pn접합에 따르는 용량을 저감할 수 있으므로, 양호한 고속 응답 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다.
또, 상기 반도체 레이저 소자는 또한, 상기 리지부 양측에서의 상기 제2 도전형 클래드층 상에 형성된 2이상의 스트라이프 형상의 유전체층을 구비하여도 된다.
이것에 의해서, 각 유전체층간에는 블록층을 형성할 수 있으므로, 양호한 온도 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다. 또, 유전체층의 폭을 좁게 하고, 블록층이 볼록부의 유전체층 상에서 폴리 성장하는 것을 회피할 수 있으므로, 블록층의 벗겨짐을 방지하는 반도체 레이저 소자를 실현할 수 있게 된다.
또, 본 발명은 리지형 반도체 레이저 소자로서, 제1 도전형 반도체 기판과, 상기 제1 도전형 반도체 기판 상에 형성된 제1 도전형 클래드층과, 상기 제1 도전형 클래드층 상에 형성된 활성층과 상기 활성층 상에 형성되고, 스트라이프 형상의 리지부와, 상기 리지부 양측에 형성된 스트라이프 형상의 볼록부를 갖는 제2 도전형 클래드층과, 상기 제2 도전형 클래드층의 상면 중 상기 볼록부 상면에만 형성된 유전체층과, 상기 제2 도전형 클래드층 상의 적어도 상기 리지부와 상기 볼록부간에 형성된 제1 도전형 블록층을 구비하는 것을 특징으로 하는 반도체 레이저 소자로도 할 수 있다. 여기에서, 상기 제1 도전형 블록층은 또한, 상기 유전체층 상에 형성되어도 되고, 상기 제2 도전형 클래드층은 상기 볼록부를 2이상 갖으며, 상기 제1 도전형 블록층은 또한, 상기 제2 도전형 클래드층 상의 상기 2이상의 볼록부간에 형성되어도 된다.
이것에 의해서, 볼록부에서 블록층은 유전체층 상에 형성되고, 블록층과 클래드층간에 형성되는 pn접합에 따르는 용량을 저감할 수 있으므로, 양호한 고속 응답 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다. 또, 볼록부를 리지부보다도 높게 할 수 있고, 정션 다운 조립 시에 리지부에 본딩 시의 응력이 집중하는 것을 회피할 수 있으므로, 조립 시의 리지부로의 응력 집중을 저감하는 것이 가능한 신뢰성이 우수한 반도체 레이저 소자를 실현할 수 있게 된다. 또, 레이저 발진에 의해 소자 온도가 높아지는 리지부 부근에 블록층이 형성되어, 소자에서 발생한 열을 효율적으로 발산할 수 있으므로, 양호한 온도 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다.
또, 본 발명은 리지형 반도체 레이저 소자의 제조 방법으로서, 제1 도전형 반도체 기판 상에 제1 도전형 클래드층, 활성층, 제2 도전형 클래드층 및 콘텍층을 순차로 퇴적 성장시키는 제1 단계와, 상기 제2 도전형 클래드층 및 상기 콘텍층의 소정 영역을 에칭하고 적어도 리지부를 형성하는 제2 단계와, 상기 제2 도전형 클래드층 상에 블록층을 선택 성장시키는 제3 단계와, 상기 블록층 및 상기 리지부 상면의 상기 콘텍층 상에 전극을 형성하는 제4 단계를 포함하는 것을 특징으로 하는 반도체 레이저 소자의 제조 방법으로도 할 수 있다. 여기서, 상기 제2 단계에서의 상기 제2 도전형 클래드층 및 콘텍층의 소정 영역의 에칭은 유전체층에 의해 상기 콘텍층 상에 마스크 패턴을 형성하고, 상기 제2 도전형 클래드층 및 상기 콘텍층을 에칭한 후, 상기 리지부 상의 상기 유전체층만을 제거함으로써 행하며, 상기 제3 단계에서 또한, 상기 볼록부 상의 상기 유전체층을 마스크로서 상기 볼록부의 양측에 블록층을 선택 성장시켜도 되고, 상기 제2 단계에서 상기 볼록부를 2이상 형성하며, 상기 제2 단계에서의 상기 제2 도전형 클래드층 및 콘텍층의 소정 영역의 에칭은 상기 콘텍층 상에 유전체층에 의해 마스크 패턴을 형성하고, 상기 제2 도전형 클래드층 및 상기 콘텍층을 에칭한 후 상기 리지부 상의 상기 유전체층만을 제거함으로써 행해도 된다. 또, 상기 제2 단계는 또한, 상기 리지부의 양측에서의 상기 제2 도전형 클래드층 상에 스트라이프 형상의 유전체층을 형성하는 서브 단계를 포함하고, 상기 제3 단계에서 또한, 상기 스트라이프 형상의 유전체층을 마스크로서 상기 스트라이프 형상의 유전체층의 양측에 상기 블록층을 선택 성장시켜도 되며, 상기 제2 단계는 또한, 상기 리지부의 양측에서의 상기 제2 도전형 클래드층 상에 스트라이프 형상의 유전체층을 다수 형성하는 제1 서브 단계를 포함하여도 된다.
이것에 의해서, 임계치 전류가 작고, 또한 제작이 용이한 구조를 구비하며, 게다가 양호한 온도 특성 및 고속 응답 특성을 갖는 반도체 레이저 소자의 제작을 가능하게 하는 반도체 레이저 소자의 제조 방법을 실현할 수 있게 된다.
또, 상기 제2 단계에서 또한, 상기 리지부 양측에 위치하는 볼록부를 형성하여도 된다.
이것에 의해서, 리지부로의 응력 집중을 저감하는 것이 가능한 신뢰성이 우수한 반도체 레이저 소자의 제작을 가능하게 하는 반도체 레이저 소자의 제조 방법을 실현할 수 있게 된다.
또, 본 발명은 리지형 반도체 레이저 소자의 제조 방법으로서, 제1 도전형 반도체 기판 상에 제1 도전형 클래드층, 활성층 및 제2 도전형 클래드층을 순차로 퇴적 성장시키는 제1 단계와, 상기 제2 도전형 클래드층 상에 유전체층에 의해 마스크 패턴을 형성한 후 상기 제2 도전형 클래드층을 에칭하여 리지부 및 상기 리지부 양측에 위치하는 볼록부를 형성하는 제2 단계와, 상기 리지부 상의 상기 유전체층만을 제거하는 제3 단계와, 상기 제2 도전형 클래드층 상의 적어도 상기 리지부와 상기 볼록부 간에 블록층을 형성하는 제4 단계를 포함하는 것을 특징으로 하는 반도체 레이저 소자의 제조 방법으로도 할 수 있다. 여기서, 상기 제4 단계에서의 상기 리지부와 볼록부간의 블록층의 형성은 상기 제2 도전형 클래드층 및 상기 유전체층 상에 상기 블록층을 선택 성장시킴으로써 행해도 되고, 상기 제2 단계에서 상기 볼록부를 2이상 형성하여, 상기 제4 단계에서의 상기 리지부와 볼록부 간의 블록층의 형성은 상기 제2 도전형 클래드층 상에 상기 블록층을 선택 성장시킴으로써 행하여도 된다.
이것에 의해서, 임계치 전류가 작고, 또한 제작이 용이한 구조를 구비하며, 게다가 양호한 온도 특성 및 고속 응답 특성을 갖고, 또한 리지부로의 응력 집중을 저감하는 것이 가능한 신뢰성이 우수한 반도체 레이저 소자의 제작을 가능하게 하는 반도체 레이저 소자의 제조 방법을 실현할 수 있게 된다. 또, 볼록부 상의 유전체층을 제거하는 공정을 생략할 수 있으므로 제작 프로세스를 간략화하는 반도체 레이저 소자의 제조 방법을 실현할 수 있게 된다.
이상의 설명으로부터 명백해진 바와 같이, 본 발명에 관한 반도체 레이저 소자에 의하면, 양호한 고속 응답 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다. 또, 양호한 온도 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다. 또, 임계치 전류가 작은 반도체 레이저 소자를 실현할 수 있게 된다. 또, 제작이 용이한 구조를 구비하는 반도체 레이저 소자를 실현할 수 있게 된다. 즉, 리드 타임의 단축과 칩의 저가격화를 실현할 수 있게 된다. 또, 조립 시의 리지부로의 응력 집중을 저감하는 것이 가능한 신뢰성이 우수한 반도체 레이저 소자를 실현할 수 있게 된다.
따라서, 본 발명에 의해 임계치 전류가 작고, 또한 제작이 용이한 구조를 구비하며, 게다가 양호한 온도 특성 및 고속 응답 특성을 갖는 반도체 레이저 소자를 제공하는 것이 가능하게 되어 실용적 가치가 상당히 높아진다.
이하, 본 발명의 실시 형태에서의 반도체 레이저 소자에 관해서, 도면을 참조하면서 설명한다. 또한, 본 발명의 구성 및 작용 효과를 보다 구체적으로 설명하지만, 본 발명은 본질적으로 하기 실시 형태에 의해서 제한을 받는 것이 아니라, 전후 기재의 취지에 적합한 범위에서 변경을 부가하여 실시하는 것도 물론 가능하며, 그것은 모두 본 발명의 기술 범위에 포함된다.
(실시 형태 1)
도 3은 제1 실시 형태의 반도체 레이저 소자의 구조를 도시하는 단면도이다.
본 실시 형태의 반도체 레이저 소자는 리지형 반도체 레이저 소자이고, 동 반도체 레이저 소자에서는 n형 GaAs 기판(101) 상에 n형 불순물을 1×1018cm-3의 농도로 도프하여 형성되는 막 두께 2㎛의 n형 AlGaInP 클래드층(102)과, 논 도프 양자 우물 활성층(103)과, p형 불순물을 1×1018cm-3의 농도로 도프하여 형성되는 막 두께 0.2㎛의 p형 AlGaInP 제1 클래드층(104)과, p형 불순물을 1×1018cm-3의 농도로 도프하여 형성되는 막 두께 10nm의 p형 GaInP 에칭 스톱층(105)이 순차로 적층되어 있다.
여기서, p형 GaInP 에칭 스톱층(105) 상에는 p형 불순물을 1×1018cm-3의 농도로 도프하여 형성되는 막 두께 1.2㎛의 p형 AlGaInP 제2 클래드층(106)과, p형 불순물을 1×1018cm-3의 농도로 도프하여 형성되는 막 두께 50nm의 p형 GaInP 캡층(107)과, p형 불순물을 1×1019cm-3의 농도로 도프하여 형성되는 막 두께 0.2㎛의 p형 GaAs 콘텍층(108)이 적층되어 이루어지는 스트라이프 형상의 리지부가 형성되어 있다. 또, 리지부 양측에는 p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡층(107)이 적층되어 이루어지는 스트라이프 형상으로 소정 폭의 볼록부인 윙부가 형성되어 있다. 또한, 리지부의 p형 GaAs 콘텍층(108)을 개구한 상태로, 전류, 광 협착 구조를 형성하는 n형 AlInP 블록층(109)이 형성되어 있다. 즉, 리지부의 p형 AlGaInP 제2 클래드층(106) 및 p형 GaAs 콘텍층(108) 측면 상의 리지부와 볼록부간과, 볼록부의 p형 AlGaInP 제2 클래드층(106) 상방에 n형 AlInP 블록층(109)이 형성되어 있다. 이 때, 리지부 밑바닥부의 폭(스트라이프 폭)은 n형 AlInP 블록층(109)의 선택 성장을 고려하여 결정되어, 예컨대 2∼3㎛로 한다. 또한, n형 AlInP 블록층(109)은 p형 AlGaInP 제2 클래드층(106)보다도 굴절율이 낮다.
또, p형 GaAs 콘텍층(108) 및 n형 AlInP 블록층(109) 상에는 p형 옴 전극(110)이 형성되고, n형 GaAs 기판(101) 상에는 n형 옴 전극(111)이 형성되어 있다.
또, 논 도프 양자 우물 활성층(103)은 막 두께 6nm의 GaInP 우물층과, 막 두께 4nm의 AlGaInP 장벽층과, 막 두께 35nm의 AlGaInP 가이드층이 적층되어 이루어지는 3중 양자 우물 구조를 갖는다.
다음에, 이상과 같은 구조를 갖는 반도체 레이저 소자의 제조 방법에 관해서 도 4에 도시하는 단면도에 따라 설명한다. 또한, 도 3과 동일한 요소에는 동일한 부호가 붙여지고, 그것에 관한 자세한 설명은 여기서는 생략한다.
우선, 도 4(a)에 도시하는 바와 같이, n형 GaAs 기판(101)을 결정 성장 장치 내에 설치하고, 제1회째의 결정 성장에 의해 n형 GaAs 기판(101) 상에 n형 AlGaInP 클래드층(102)과, 논 도프 양자 우물 활성층(103)과, p형 AlGaInP 제1 클래드층(104)과, p형 GaInP 에칭 스톱층(105)과, p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡층(107)과, p형 GaAs 콘텍층(108)을 순차로 퇴적 성장시킨다.
다음에, 도 4(b)에 도시하는 바와 같이, 상기의 반도체층이 형성된 n형 GaAs 기판(101) 상에 SiO2층을 0.3㎛ 퇴적시키고, 공지의 포토리소그래피 기술을 이용하여 패턴 형성하며, p형 GaAs 콘텍층(108) 상에 스트라이프 형상의 SiO2 마스크(201)를 형성한다. 그리고, 이 SiO2 마스크(201)를 에칭 마스크로서 공지의 선택 에칭 기술을 이용하여 p형 GaInP 에칭 스톱층(105)에 도달하도록 p형 GaAs 콘텍층(108), p형 GaInP 캡층(107) 및 p형 AlGaInP 제2 클래드층(106)을 에칭하여 스트라이프의 홈을 파고, 리지부와 윙부를 형성한다. 이 때, GaInP층의 선택 에칭에는, 황산계 용액에 의한 웨트 에칭 또는 드라이 에칭을 이용하고, GaAs층의 선택 에칭에는, 물에 황산 및 과산화 수소수를 부가한 용액에 의한 웨트 에칭 또는 드라이 에칭을 이용한다.
다음에, 도 4(c)에 도시하는 바와 같이, 공지의 포토리소그래피 기술을 이용하여 윙부 상의 SiO2마스크(201)를 제거한다.
다음에, 도 4(d)에 도시하는 바와 같이, 제2회 째의 결정 성장에 의해 p형 GaInP 에칭 스톱층(105) 상과, p형 GaAs 콘텍층(108) 및 p형 AlGaInP 제2 클래드층(106) 측면 상에 n형 AlInP 블록층(109)을 성장시킨 후, 리지부 상의 SiO2마스크(201)를 제거한다. 이 때, 리지부의 폭이 좁으므로, n형 AlInP 블록층(109)은 리지부 상의 SiO2마스크(201) 이외의 영역으로 선택 성장한다.
다음에, 도 4(e)에 도시하는 바와 같이, 리지부의 p형 GaAs 콘텍층(108) 및 n형 AlInP 블록층(109) 상에 p형 옴 전극(110)을 형성하고, n형 GaAs 기판(101) 상에 n형 옴 전극(111)을 형성한다. 그리고, 벽개법에 의해 공진기 길이를 900∼1100㎛로 조절하여, 출사측 단면에는 반사율 5%, 반사측 단면에는 반사율 95%의 코팅 막(도 외)을 각각 형성한다.
이상과 같이 본 실시 형태의 반도체 레이저 소자에 의하면, p형 GaAs 콘텍층(108)은 리지부 표면에만 형성된다. 따라서, n형 AlInP 블록층과 p형 GaAs 콘텍층간의 pn접합이 형성되지 않고, n형 AlInP 블록층 근방에 형성되는 pn접합 면적은 종래의 1/2이 되어, 충분한 용량 저감이 가능하게 되므로, 본 실시 형태의 반도체 레이저 소자는 양호한 고속 응답 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다.
또, 본 실시 형태의 반도체 레이저 소자에 의하면, n형 AlInP 블록층(109)에 의해 전류, 광 협착 구조를 형성한다. 따라서, 예컨대 고온, 고출력 발진 시에 소자에서 발생한 열을 효율적으로 배출시킬 수 있으므로, 본 실시 형태의 반도체 레이저 소자는 양호한 온도 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다. 또한, 수평 확장 각을 고려하여 클래드층의 막 두께를 두껍게 할 필요가 없으므로, 임계치 전류가 작은 반도체 레이저 소자를 실현할 수 있게 된다.
또, 본 실시 형태의 반도체 레이저 소자에 의하면, 종래의 매립 결정 성장을 생략하고, 2회의 결정 성장에 의해 반도체 레이저 소자를 제작한다. 따라서, 적은 결정 성장으로 반도체 레이저 소자를 제작할 수 있으므로, 본 실시 형태의 반도체 레이저 소자는 제작 용이한 구조를 구비하는 반도체 레이저 소자를 실현할 수 있게 된다. 즉, 리드 타임의 단축과 칩의 저가격화를 가능하게 하는 반도체 레이저 소자를 실현할 수 있게 된다.
또, 본 실시 형태의 반도체 레이저 소자에 의하면, 리지부의 양측에는 윙부가 형성된다. 따라서, 정션 다운 조립 시에 리지부에 본딩 시의 응력이 집중하는 것을 회피할 수 있으므로, 본 실시 형태의 반도체 레이저 소자는 조립 시의 리지부로의 응력 집중을 저감하는 것이 가능한 신뢰성이 우수한 반도체 레이저 소자를 실현할 수 있게 된다.
또한, 본 실시 형태의 반도체 레이저 소자에서, 리지부의 양측에는 윙부가 형성된다고 하였지만, 윙부는 형성되지 않아도 된다. 이 때, 윙부는 형성되지 않으므로, 리지부에 본딩 시의 응력이 집중되기 쉬워지지만, 두꺼운 p형 옴 전극을 형성하거나, 히트 싱크와 칩과의 접합 시에 칩에 열을 가하여 히트 싱크와 칩과의 온도차를 적게 하거나, 히트 싱크와 칩부와의 접합 시에 이용하는 땜납의 온도 제어를 정확하게 함으로써 본딩 시의 리지부로의 응력의 집중을 회피할 수 있게 된다. 또, 이와 같은 반도체 레이저 소자는 도 4(b)에 도시하는 공정에서 윙부를 형성하지 않는 마스크 패턴을 SiO2에 의해 형성함으로써 제작된다.
또, 본 실시 형태의 반도체 레이저 소자에서, 반도체 레이저 소자는 AlGaInP계 재료를 이용하여 제작된다고 하였지만, 반도체 레이저 소자는 다른 재료계, 예컨대 AlGaAs계 재료를 이용하여 제작되어도 된다.
(실시 형태 2)
도 5는 제2 실시 형태의 반도체 레이저 소자의 구조를 도시하는 단면도이다. 또한, 도 3과 동일한 요소에는 동일한 부호가 붙여지고, 그것들에 관한 자세한 설명은 여기서는 생략한다.
본 실시 형태의 반도체 레이저 소자는 윙부에 SiO2층이 형성된다고 하는 점에서 제1 실시 형태의 반도체 레이저 소자와 상이하고, 동 반도체 레이저 소자에서는 n형 GaAs기판(101) 상에 n형 AlGaInP 클래드층(102)과, 논 도프 양자 우물 활성층(103)과, p형 AlGaInP 제1 클래드층(104)과, p형 GaInP 에칭 스톱층(105)이 순차로 적층되어 있다.
여기서, p형 GaInP 에칭 스톱층(105) 상에는, p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡층(107)과, p형 GaAs 콘텍층(108)이 적층되어 이루어지는 리지부가 형성되어 있다. 또, 리지부 양측에는, p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡층(107)과, p형 GaAs 콘텍층(108)과, 막 두께 0.3㎛의 SiO2마스크(301)가 적층되어 이루어지는 윙부가 형성되어 있다. 또한, 리지부의 p형 GaAs 콘텍층(108)을 개구한 상태로, 전류, 광 협착 구조를 형성하는 n형 AlInP 블록층(109)이 형성되어 있다. 이 때, 윙부의 폭은 리지부 밑바닥부의 폭 및 반도체 레이저 소자 전체의 폭을 고려하여 결정되며, 예컨대 반도체 레이저 소자의 폭이 200∼300㎛이고, 리지부 밑바닥부의 폭이 2∼3㎛인 경우 약100㎛로 한다.
또, p형 GaAs 콘텍층(108) 및 n형 AlInP 블록층(109) 상에는 p형 옴 전극(110)이 형성되고, n형 GaAs 기판(101)상에는 n형 옴 전극(111)이 형성되어 있다.
다음에, 이상과 같은 구조를 갖는 반도체 레이저 소자의 제조 방법에 관해서 도 6에 도시하는 단면도에 따라 설명한다. 또한, 도 5와 동일한 요소에는 동일한 부호가 붙여지고, 그것들에 관한 자세한 설명은 여기서는 생략한다.
우선, 도 6(a)에 도시하는 바와 같이, n형 GaAs기판(101)을 결정 성장 장치 내에 설치하고, 제1회 째의 결정 성장에 의해 n형 GaAs 기판(101)상에 n형 AlGaInP 클래드층(102)과, 논 도프 양자 우물 활성층(103)과, p형 AlGaInP 제1 클래드층(104)과, p형 GaInP 에칭 스톱층(105)과, p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡층(107)과, p형 GaAs 콘텍층(108)을 순차로 퇴적 성장시킨다.
다음에, 도 6(b)에 도시하는 바와 같이, 상기의 반도체층이 형성된 n형 GaAs기판(101) 상에 SiO2층을 0.3㎛ 퇴적시키고, 공지의 포토리소그래피 기술을 이용하여 패턴 형성하며, p형 GaAs 콘텍층(108) 상에 스트라이프 형상의 SiO2마스크(301)를 형성한다. 그리고, 이 SiO2마스크(301)를 에칭 마스크로서 공지의 선택 에칭 기술을 이용하여, p형 GaInP 에칭 스톱층(105)에 도달하도록 p형 GaAs 콘텍층(108), p형 GaInP 캡층(107) 및 p형 AlGaInP 제2 클래드층(106)을 에칭하여 스트라이프의 홈을 파고, 리지부와 윙부를 형성한다. 이 때, GaInP층의 선택 에칭 및 GaAs층의 선택 에칭에 이용하는 에칭액은 실시 형태 1과 동일하다.
다음에, 도 6(c)에 도시하는 바와 같이, 제2회 째의 결정 성장에 의해 SiO2마스크(301) 및 p형 GaInP 에칭 스톱층(105) 상과, p형 GaAs 콘텍층(108) 및 p형 AlGaInP 제2 클래드층(106) 측면 상에 n형 AlInP 블록층(109)을 성장시킨 후, 리지부 상의 SiO2마스크(301)를 제거한다. 이 때, 리지부의 폭이 좁으므로, n형 AlInP 블록층(109)은 리지부 상의 SiO2마스크(301) 이외의 영역으로 선택 성장한다. 또, 윙부의 SiO2마스크(301) 상에서는 n형 AlInP 블록층(109)은 폴리 성장한다.
다음에, 도 6(d)에 도시하는 바와 같이, p형 GaAs 콘텍층(108) 및 n형 AlInP 블록층(109) 상에 p형 옴 전극(110)을 형성하고, n형 GaAs 기판(101) 상에 n형 옴 전극(111)을 형성한다. 그리고, 벽개법에 의해 공진기 길이를 900∼1100㎛로 조절하여, 출사측 단면에는 반사율 5%, 반사측 단면에는 반사율 95%의 코팅 막(도 외)을 각각 형성한다.
이상과 같이 본 실시 형태의 반도체 레이저 소자에 의하면, 윙부에서 n형 AlInP 블록층(109)은 SiO2마스크(301) 상에 형성된다. 따라서, 블록층과 클래드층간에 형성되는 pn접합에 따르는 용량을 저감할 수 있으므로, 본 실시 형태의 반도체 레이저 소자는 양호한 고속 응답 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다.
또, 본 실시 형태의 반도체 레이저 소자에 의하면, 리지부 및 윙부 형성을 위한 SiO2마스크(301)를 이용하여 블록층과 클래드층간에 형성되는 pn접합에 따르는 용량을 저감한다. 따라서, 리지부 및 윙부를 형성한 후의 윙부 상의 SiO2마스크를 제거하는 공정을 생략할 수 있으므로, 본 실시 형태의 반도체 레이저 소자는 제작이 용이한 구조를 구비하는 반도체 레이저 소자를 실현할 수 있게 된다.
또, 본 실시 형태의 반도체 레이저 소자에 의하면, 리지부의 양측에는 윙부가 형성되고, 윙부에는 SiO2마스크(301)가 형성된다. 따라서, 윙부의 높이는 리지부의 높이보다도 높아지고, 정션 다운 조립 시에 리지부에 본딩 시의 응력이 집중하는 것을 회피할 수 있으므로, 본 실시 형태의 반도체 레이저 소자는 조립 시의 리지부로의 응력 집중을 저감하는 것이 가능한 신뢰성이 우수한 반도체 레이저 소자를 실현할 수 있게 된다.
또, 본 실시 형태의 반도체 레이저 소자에 의하면, 레이저 발진에 의해 소자 온도가 높아지는 리지부 부근에 n형 AlInP 블록층(109)을 형성한다. 따라서, 예컨대 고온, 고출력 발진 시에 소자에서 발생한 열을 효율적으로 발산할 수 있으므로, 본 실시 형태의 반도체 레이저 소자는 양호한 온도 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다.
또한, 본 실시 형태의 반도체 레이저 소자에서, SiO2마스크(301)는 p형 GaAs 콘텍층(108) 상에 형성된다고 하였지만, p형 GaInP 캡층 상에 형성되어도 되고, 또, p형 AlGaInP 제2 클래드층 상에 형성되어도 된다.
또, 윙부에 형성되는 유전체층으로서 SiO2층을 예시하였지만 이것에 한정되지 않는다.
(실시 형태 3)
도 7은 제3 실시 형태의 반도체 레이저 소자의 구조를 도시하는 단면도이다. 또한, 도 5와 동일한 요소에는 동일한 부호가 붙여져 있고, 그것들에 관한 자세한 설명은 여기서는 생략한다.
본 실시 형태의 반도체 레이저 소자는 폭이 작은 윙부가 다수 형성된다고 하는 점에서 제2 실시 형태의 반도체 레이저 소자와 상이하고, 동 반도체 레이저 소자에서는, n형 GaAs 기판(101) 상에 n형 AlGaInP 클래드층(102)과, 논 도프 양자 우물 활성층(103)과, p형 AlGaInP 제1 클래드층(104)과, p형 GaInP 에칭 스톱층(105)이 순차로 적층되어 있다.
여기서, p형 GaInP 에칭 스톱층(105) 상에는, p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡층(107)과, p형 GaAs 콘텍층(108)이 적층되어 이루어지는 리지부가 형성되어 있다. 또, 리지부 양측에는 p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡층(107)과, p형 GaAs 콘텍층(108)과, 막 두께 0.3㎛의 SiO2마스크(501)가 적층되어 이루어지는 윙부가 간격을 두고 다수 형성되어 있다. 또한, 리지부의 p형 GaAs 콘텍층(108)과, 윙부의 SiO2마스크(501)를 개구한 상태로, 전류, 광 협착 구조를 형성하는 n형 AlInP 블록층(109)이 형성되어 있다. 즉, 리지부의 p형 AlGaInP 제2 클래드층(106) 및 p형 GaAs 콘텍층(108) 측면 상의 리지부와 볼록부간과, 볼록부의 p형 AlGaInP 제2 클래드층(106) 및 p형 GaAs 콘텍층(108) 측면 상의 볼록부와 볼록부 간에 n형 AlInP 블록층(109)이 형성되어 있다. 이 때, 윙부의 폭 및 각 윙부의 간격은 n형 AlInP 블록층(109)의 선택 성장, 리지부 밑바닥부의 폭 및 반도체 레이저 소자 전체의 폭을 고려하여 결정되며, 예컨대 반도체 레이저 소자의 폭이 200∼300㎛이고, 리지부 밑바닥부의 폭이 2∼3㎛ 인 경우, 폭을 3∼100㎛로 하고, 간격을 3∼20㎛로 한다.
또, p형 GaAs 콘텍층(108) 및 n형 AlInP 블록층(109) 상에는, p형 옴 전극(110)이 형성되고, n형 GaAs 기판(101) 상에는 n형 옴 전극(111)이 형성되어 있다.
다음에, 이상과 같은 구조를 갖는 반도체 레이저 소자의 제조 방법에 관해서 도 8에 도시하는 단면도에 따라 설명한다. 또한, 도 7과 동일한 요소에는 동일한 부호가 붙여져 있고, 그것들에 관한 자세한 설명은 여기서는 생략한다.
우선, 도 8(a)에 도시하는 바와 같이, n형 GaAs 기판(101)을 결정 성장 장치 내에 설치하고, 제1회 째의 결정 성장에 의해, n형 GaAs 기판(101)상에 n형 AlGaInP 클래드층(102)과, 논 도프 양자 우물 활성층(103)과, p형 AlGaInP 제1 클래드층(104)과, p형 GaInP 에칭 스톱층(105)과, p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡층(107)과, p형 GaAs 콘텍층(108)을 순차로 퇴적 성장시킨다.
다음에, 도 8(b)에 도시하는 바와 같이, 상기의 반도체층이 형성된 n형 GaAs 기판(101) 상에 SiO2층을 0.3㎛ 퇴적시키고, 공지의 포토리소그래피 기술을 이용하여 패턴 형성하며, p형 GaAs 콘텍층(108) 상에 스트라이프 형상의 SiO2마스크(501)를 형성한다. 그리고, 이 SiO2 마스크(501)를 에칭 마스크로서 공지의 선택 에칭기술을 이용하여 p형 GaInP 에칭 스톱층(105)에 도달하도록 p형 GaAs 콘텍층(108), p형 GaInP 캡층(107) 및 p형 AlGaInP 제2 클래드층(106)을 에칭하여 스트라이프의 홈을 파고, 리지부와 윙부를 형성한다. 이 때, GaInP층의 선택 에칭 및 GaAs층의 선택 에칭에 이용하는 에칭액은 실시 형태 2와 동일하다.
다음에, 도 8(c)에 도시하는 바와 같이, 제2회 째의 결정 성장에 의해 p형 GaInP 에칭 스톱부층(105) 상과, p형 GaAs 콘텍층(108) 및 p형 AlGaInP 제2 클래드층(106) 측면 상에 n형 AlInP 블록층(109)을 성장시킨 후, 리지부 상의 SiO2 마스크(501)를 제거한다. 이 때, 리지부 및 윙부의 폭이 좁으므로, n형 AlInP 블록층(109)은 리지부 및 윙부 상의 SiO2마스크(501) 이외의 영역으로 선택 성장한다.
다음에, 도 8(d)에 도시하는 바와 같이, p형 GaAs 콘텍층(108) 및 n형 AlInP 블록층(109) 상에 p형 옴 전극(110)을 형성하고, n형 GaAs 기판(101) 상에 n형 옴 전극(111)을 형성한다. 그리고, 벽개법에 의해 공진기 길이를 900∼1100㎛로 조절하여, 출사측 단면에는 반사율 5%, 반사측 단면에는 반사율 95%의 코팅 막(도 외)을 각각 형성한다.
이상과 같이 본 실시 형태의 반도체 레이저 소자에 의하면, 윙부의 폭은 좁고, n형 AlInP 블록층(109)은 윙부 상의 SiO2마스크(501) 이외의 영역으로 선택 성장한다. 따라서, n형 AlInP 블록층이 SiO2 상에서 폴리 성장하지 않으므로, 본 실시 형태의 반도체 레이저 소자는 n형 AlInP 블록층의 벗겨짐을 방지하는 반도체 레이저 소자를 실현할 수 있게 된다.
또, 본 실시 형태의 반도체 레이저 소자에 의하면, 윙부에는 SiO2마스크(501)가 형성되고, 그 윙부는 리지부 양측에 간격을 두고 다수 형성된다. 따라서, 소자의 SiO2마스크로 덮여지지 않는 영역이 커지며, 예컨대 고온, 고출력 발진 시에 소자에서 발생한 열을 효율적으로 발산시킬 수 있으므로, 본 실시 형태의 반도체 레이저 소자는 양호한 온도 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다.
(실시 형태 4)
도 9는 제4 실시 형태의 반도체 레이저 소자의 구조를 도시하는 단면도이다. 또한, 도 3과 동일한 요소에는 동일한 부호가 붙여져 있고, 그것들에 관한 자세한 설명은 여기서는 생략한다.
본 실시 형태의 반도체 레이저 소자는 윙부가 형성되지 않는다고 하는 점에서 제1 실시 형태의 반도체 레이저 소자와 상이하고, 동 반도체 레이저 소자에서는 n형 GaAs 기판(101) 상에, n형 AlGaInP 클래드층(102)과, 논 도프 양자 우물 활성층(103)과, p형 AlGaInP 제1 클래드층(104)과, p형 GaInP 에칭 스톱층(105)이 순차로 적층되어 있다.
여기서, p형 GaInP 에칭 스톱층(105) 상에는, p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡층(107)과, p형 GaAs 콘텍층(108)이 적층되어 이루어지는 리지부가 형성되어 있다. 또, 리지부 양측에는 막 두께 0.3㎛의 스트라이프 형상의 SiO2마스크(701)가 형성되어 있다. 또한, 리지부의 p형 GaAs 콘텍층(108)을 개구한 상태로, 전류, 광 협착 구조를 형성하는 n형 AlInP 블록층(109)이 형성되어 있다. 이 때, 윙부는 형성되지 않으므로, 리지부에 본딩 시의 응력이 집중하기 쉬워지지만, 두꺼운 p형 옴 전극을 형성하거나, 히트 싱크와 칩과의 접합 시에 칩에 열을 가하여 히트 싱크와 칩과의 온도차를 적게 하거나, 히트 싱크와 칩과의 접합 시에 이용하는 땜납의 온도 제어를 정확하게 함으로써 본딩 시의 리지부로의 응력의 집중을 회피할 수 있게 된다.
또, p형 GaAs 콘텍층(108) 및 n형 AlInP 블록층(109) 상에는, p형 옴 전극(110)이 형성되고, n형 GaAs 기판(101) 상에는, n형 옴 전극(111)이 형성되어 있다.
다음에, 이상과 같은 구조를 갖는 반도체 레이저 소자의 제조 방법에 관해서 도 10에 도시하는 단면도에 따라 설명한다. 또한, 도 9와 동일한 요소에는 동일한 부호가 붙여져 있고, 그것들에 관한 자세한 설명은 여기서는 생략한다.
우선, 도 10(a)에 도시하는 바와 같이, n형 GaAs 기판(101)을 결정 성장 장치 내에 설치하고, 제1회 째의 결정 성장에 의해 n형 GaAs 기판(101) 상에 n형 AlGaInP 클래드층(102)과, 논 도프 양자 우물 활성층(103)과, p형 AlGaInP 제1 클래드층(104)과, p형 GaInP 에칭 스톱층(105)과, p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡층(107)과, p형 GaAs 콘텍층(108)을 순차로 퇴적 성장시킨다.
다음에, 도 10(b)에 도시하는 바와 같이, 상기의 반도체층이 형성된 n형 GaAs 기판(101) 상에 SiO2층을 0.3㎛ 퇴적시키고, 공지의 포토리소그래피 기술을 이용하여 패턴 형성하며, p형 GaAs 콘텍층(108) 상에 스트라이프 형상의 SiO2마스크(801)를 형성한다. 그리고, 이 SiO2마스크(801)를 에칭 마스크로서 공지의 선택 에칭 기술을 이용하여, p형 GaInP 에칭 스톱층(105)에 도달하도록 p형 GaAs 콘텍층(108), p형 GaInP 캡층(107) 및 p형 AlGaInP 제2 클래드층(106)을 에칭하여 스트라이프의 홈을 파고, 리지부를 형성한다. 이 때, GaInP층의 선택 에칭 및 GaAs 층의 선택 에칭에 이용하는 에칭액은 실시 형태 1과 동일하다.
다음에, 도 10(c)에 도시하는 바와 같이, 패턴 형성된 반도체층이 형성된 n형 GaAs 기판(101) 상 및 SiO2마스크(801)상에 SiO2마스크(701)를 0.3㎛ 퇴적시킨다.
다음에, 도 10(d)에 도시하는 바와 같이, 포토리소그래피에 의해 리지부 부근의 SiO2마스크(701)를 에칭한다.
다음에, 도 10(e)에 도시하는 바와 같이, 제2회째의 결정 성장에 의해 스트라이프 형상의 SiO2마스크(701) 양측에 n형 AlInP 블록층(109)을 선택 성장시키고, 요컨대 SiO2마스크(701) 및 p형 GaInP 에칭 스톱층(105) 상과, p형 GaAs 콘텍층(108) 및 p형 AlGaInP 제2 클래드층(106) 측면 상에 n형 AlInP 블록층(109)을 성장시킨 후, 리지부 상의 SiO2마스크(801)를 제거한다. 이 때, 리지부의 폭이 좁으므로, n형 AlInP 블록층(109)은 리지부 상의 SiO2마스크(801) 이외의 영역으로 선택 성장한다. 또, SiO2마스크(701) 상에서는, n형 AlInP 블록층(109)은 폴리 성장한다.
다음에, 도 10(f)에 도시하는 바와 같이, p형 GaAs 콘텍층(108) 및 n형 AlInP 블록층(109) 상에 p형 옴 전극(110)을 형성하고, n형 GaAs 기판(101) 상에 n형 옴 전극(111)을 형성한다. 그리고, 벽개법에 의해 공진기 길이를 900∼1100㎛로 조절하여, 출사측 단면에는 반사율 5%, 반사측 단면에는 반사율 95%의 코팅 막(도 외)을 각각 형성한다.
이상과 같이 본 실시 형태의 반도체 레이저 소자에 의하면, 리지부 주변 이외의 영역에서 n형 AlInP 블록층(109)은 SiO2마스크(701) 상에 형성된다. 따라서, SiO2마스크가 n형 AlInP 블록층과 p형 AlGaInP 제1 클래드층간에 형성되고, 블록층과 클래드층간에 형성되는 pn접합에 따르는 용량을 저감할 수 있으므로, 본 실시 형태의 반도체 레이저 소자는 양호한 고속 응답 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다.
또, 본 실시 형태의 반도체 레이저 소자에 의하면 레이저 발진에 의해 소자 온도가 높아지는 리지부 부근에 n형 AlInP 블록층(109)을 형성한다. 따라서, 예컨대 고온, 고출력 발진 시에 소자에서 발생한 열을 효율적으로 발산할 수 있으므로, 본 실시 형태의 반도체 레이저 소자는 양호한 온도 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다.
또, 리지부 양측에 형성되는 유전체층으로서 SiO2층을 예시하였지만 이것에 한정되지 않는다.
(실시 형태 5)
도 11은 제5 실시 형태의 반도체 레이저 소자의 구조를 도시하는 단면도이다. 또한, 도 9와 동일한 요소에는 동일한 부호가 붙여져 있고, 그것들에 관한 자세한 설명은 여기서는 생략한다.
본 실시 형태의 반도체 레이저 소자는 SiO2마스크에 의해 리지부의 양측에 주기적인 스트라이프가 형성되어 있다고 하는 점에서 제4 실시 형태의 반도체 레이저 소자와 상이하고, 동 반도체 레이저 소자에서는 n형 GaAs 기판(101) 상에 n형 AlGaInP 클래드층(102)과, 논 도프 양자 우물 활성층(103)과, p형 AlGaInP 제1 클래드층(104)과, p형 GaInP 에칭 스톱층(105)이 순차로 적층되어 있다.
여기서, p형 GaInP 에칭 스톱층(105) 상에는, p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡층(107)과, p형 GaAs 콘텍층(108)이 적층되어 이루어지는 리지부가 형성되어 있다. 또, 리지부의 양측에는 막 두께 0.3㎛의 스트라이프 형상의 SiO2마스크(901)가 일정 간격으로 주기성을 갖으며 다수 형성되어 있다. 또한, 리지부의 p형 GaAs 콘텍층(108) 및 SiO2마스크(901)를 개구한 상태로, 전류, 광 협착 구조를 형성하는 n형 AlInP 블록층(109)이 형성되어 있다. 이 때, 스트라이프 형상의 SiO2마스크(901)의 폭 및 각 스트라이프 형상의 SiO2마스크(901)의 간격은, n형 AlInP 블록층(109)의 선택 성장, 리지부 밑바닥부의 폭 및 반도체 레이저 소자 전체의 폭을 고려하여 결정되므로, 예컨대 반도체 레이저 소자의 폭이 200∼300㎛이고, 리지부 밑바닥부의 폭이 2∼3㎛인 경우, 폭을 2∼3㎛로 하고, 간격을 2∼3㎛로 한다.
또, p형 GaAs 콘텍층(108), n형 AlInP 블록층(109) 및 SiO2 마스크(901) 상에는 p형 옴 전극(110)이 형성되고, n형 GaAs 기판(101) 상에는 n형 옴 전극(111)이 형성되어 있다.
다음에, 이상과 같은 구조를 갖는 반도체 레이저 소자의 제조 방법에 관해서 도 12에 도시하는 단면도에 따라 설명한다. 또한, 도 11과 동일한 요소에는 동일한 부호가 붙여져 있고, 그것들에 관한 자세한 설명은 여기서는 생략한다.
우선, 도 12(a)에 도시하는 바와 같이, n형 GaAs 기판(101)을 결정 성장 장치 내에 설치하고, 제1회 째의 결정 성장에 의해 n형 GaAs 기판(101) 상에 n형 AlGaInP 클래드층(102)과, 논 도프 양자 우물 활성층(103)과, p형 AlGaInP 제1 클래드층(104)과, p형 GaInP 에칭 스톱층(105)과, p형 AlGaInP 제2 클래드층(106)과, p형 GaInP 캡부층(107)과, p형 GaAs 콘텍층(108)을 순차로 퇴적 성장시킨다.
다음에, 도 12(b)에 도시하는 바와 같이, 상기의 반도체층이 형성된 n형 GaAs 기판(101) 상에 SiO2층을 0.3㎛ 퇴적시키고, 공지의 포토리소그래피 기술을 이용하여 패턴 형성하여, p형 GaAs 콘텍층(108) 상에 스트라이프 형상의 SiO2마스크(1001)를 형성한다. 그리고, 이 SiO2마스크(1001)를 에칭 마스크로서 공지의 선택 에칭 기술을 이용하여, p형 GaInP 에칭 스톱층(105)에 도달하도록 p형 GaAs 콘텍층(108), p형 GaInP 캡층(107) 및 p형 AlGaInP 제2 클래드층(106)을 에칭하고 스트라이프의 홈을 파서 리지부를 형성한다. 이 때, GaInP층의 선택 에칭 및 GaAs층의 선택 에칭에 이용하는 에칭 액은 실시 형태 4와 동일하다.
다음에, 도 12(c)에 도시하는 바와 같이, 패턴 형성된 반도체층이 형성된 n형 GaAs 기판(101) 및 SiO2마스크(1001) 상에 SiO2마스크(901)를 0.3㎛ 퇴적시킨다.
다음에, 도 12(d)에 도시하는 바와 같이, 포토리소그래피에 의해 SiO2마스크(901)를 에칭하고, 스트라이프 형상의 SiO2마스크(901)를 다수 형성한다.
다음에, 도 12(e)에 도시하는 바와 같이, 제2회 째의 결정 성장에 의해 p형 GaInP 에칭 스톱층(105) 상과, p형 GaAs 콘텍층(108) 및 p형 AlGaInP 제2 클래드층(106) 측면 상에 n형 AlInP 블록층(109)을 성장시킨 후, 리지부 상의 SiO2마스크(1001)를 제거한다. 이 때, 리지부 및 SiO2마스크(901)의 폭이 좁으므로, n형 AlInP층(109)은 리지부 상의 SiO2마스크(1001) 및 SiO2마스크(901) 이외의 영역으로 선택 성장한다.
다음에, 도 12(f)에 도시하는 바와 같이, p형 GaAs 콘텍층(108), n형 AlInP 블록층(109) 및 SiO2마스크(901) 상에 p형 옴 전극(110)을 형성하고, n형 GaAs 기판(101) 상에 n형 옴 전극(111)을 형성한다. 그리고, 벽개법에 의해 공진기 길이를 900∼1100㎛로 조절하여, 출사측 단면에는 반사율 5%, 반사측 단면에는 반사율 95%의 코팅 막(도 외)을 각각 형성한다.
이상과 같이 본 실시 형태의 반도체 레이저 소자에 의하면, SiO2마스크(901)의 폭은 좁고, n형 AlInP 블록층(109)은 SiO2마스크(901) 이외의 영역으로 선택 성장한다. 따라서, n형 AlInP 블록층이 SiO2 상에서 폴리 성장하지 않으므로, 본 실시 형태의 반도체 레이저 소자는 n형 AlInP 블록층의 벗겨짐을 방지하는 반도체 레이저 소자를 실현할 수 있게 된다.
또, 본 실시 형태의 반도체 레이저 소자에 의하면, SiO2마스크(901)는 리지부 양측에 간격을 두고 다수 형성된다. 따라서, SiO2마스크로 덮이지 않는 영역이 커지고, 예컨대 고온, 고출력 발진 시에 소자에서 발생한 열을 효율적으로 발산할 수 있으므로, 본 실시 형태의 반도체 레이저 소자는 양호한 온도 특성을 갖는 반도체 레이저 소자를 실현할 수 있게 된다.
본 발명은 반도체 레이저 소자에 이용할 수 있고, 특히 디스크 시스템이나 정보 처리 혹은 광통신용의 광원 등에 이용할 수 있다.
도 1은 종래의 리지형 반도체 레이저 소자의 구조를 도시하는 단면도이다.
도 2는 종래의 리지형 반도체 레이저 소자의 구조를 도시하는 단면도이다.
도 3은 본 발명의 제1 실시 형태의 반도체 레이저 소자의 구조를 도시하는 단면도이다.
도 4는 동 실시 형태의 반도체 레이저 소자의 제조 방법을 설명하기 위한 단면도이다.
도 5는 제2 실시 형태의 반도체 레이저 소자의 구조를 도시하는 단면도이다.
도 6은 동 실시 형태의 반도체 레이저 소자의 제조 방법을 설명하기 위한 단면도이다.
도 7은 제3 실시 형태의 반도체 레이저 소자의 구조를 도시하는 단면도이다.
도 8은 동 실시 형태의 반도체 레이저 소자의 제조 방법을 설명하기 위한 단면도이다.
도 9는 제4 실시 형태의 반도체 레이저 소자의 구조를 도시하는 단면도이다.
도 10은 동 실시 형태의 반도체 레이저 소자의 제조 방법을 설명하기 위한 단면도이다.
도 11은 제5 실시 형태의 반도체 레이저 소자의 구조를 도시하는 단면도이다.
도 12는 동 실시 형태의 반도체 레이저 소자의 제조 방법을 설명하기 위한 단면도이다.

Claims (18)

  1. 리지형 반도체 레이저 소자로서,
    제1 도전형 반도체 기판과,
    상기 제1 도전형 반도체 기판 상에 형성된 제1 도전형 클래드층과,
    상기 제1 도전형 클래드층 상에 형성된 활성층과,
    상기 활성층 상에 형성되고, 스트라이프 형상의 리지부를 갖는 제2 도전형 클래드층과,
    상기 리지부의 상기 제2 도전형 클래드층의 상방에만 형성된 콘텍층과,
    상기 제2 도전형 클래드층 및 상기 콘텍층 측면 상에 형성된 제1 도전형 블록층을 구비하는 것을 특징으로 하는 반도체 레이저 소자.
  2. 제1항에 있어서, 상기 제2 도전형 클래드층은 또한, 상기 리지부 양측에 스트라이프 형상의 볼록부를 갖는 것을 특징으로 하는 반도체 레이저 소자.
  3. 제2항에 있어서, 상기 반도체 레이저 소자는 또한, 상기 볼록부의 상기 제2 도전형 클래드층과 상기 제1 도전형 블록층간에 형성된 유전체층을 구비하는 것을 특징으로 하는 반도체 레이저 소자.
  4. 제2항에 있어서, 상기 제2 도전형 클래드층은 상기 볼록부를 2이상 갖고,
    상기 반도체 레이저 소자는 또한, 상기 볼록부의 상기 제2 도전형 클래드층 상방에 형성된 유전체층을 구비하는 것을 특징으로 하는 반도체 레이저 소자.
  5. 제1항에 있어서, 상기 반도체 레이저 소자는 또한, 상기 리지부 양측에서의 상기 제2 도전형 클래드층과 상기 제1 도전형 블록층간에 형성된 스트라이프 형상의 유전체층을 구비하는 것을 특징으로 하는 반도체 레이저 소자.
  6. 제1항에 있어서, 상기 반도체 레이저 소자는 또한, 상기 리지부 양측에서의 상기 제2 도전형 클래드층 상방에 형성된 2이상의 스트라이프 형상의 유전체층을 구비하는 것을 특징으로 하는 반도체 레이저 소자.
  7. 리지형 반도체 레이저 소자로서,
    제1 도전형 반도체 기판과,
    상기 제1 도전형 반도체 기판 상에 형성된 제1 도전형 클래드층과,
    상기 제1 도전형 클래드층 상에 형성된 활성층과,
    상기 활성층 상에 형성되고, 스트라이프 형상의 리지부와 상기 리지부 양측에 형성된 스트라이프 형상의 볼록부를 갖는 제2 도전형 클래드층과,
    상기 볼록부의 상기 제2 도전형 클래드층의 상방에만 형성된 유전체층과,
    상기 제2 도전형 클래드층 측면 상의 적어도 상기 리지부와 상기 볼록부간에 형성된 제1 도전형 블록층을 구비하는 것을 특징으로 하는 반도체 레이저 소자.
  8. 제7항에 있어서, 상기 제1 도전형 블록층은 또한, 상기 유전체층 상에 형성되는 것을 특징으로 하는 반도체 레이저 소자.
  9. 제7항에 있어서, 상기 제2 도전형 클래드층은 상기 볼록부를 2이상 갖고,
    상기 제1 도전형 블록층은 또한, 상기 제2 도전형 클래드층 측면 상의 상기 2이상의 볼록부간에 형성되는 것을 특징으로 하는 반도체 레이저 소자.
  10. 리지형 반도체 레이저 소자의 제조 방법으로서,
    제1 도전형 반도체 기판 상에 제1 도전형 클래드층, 활성층, 제2 도전형 클래드층 및 콘텍층을 순차로 퇴적 성장시키는 제1 단계와,
    상기 제2 도전형 클래드층 및 상기 콘텍층의 소정 영역을 에칭하여 적어도 리지부를 형성하는 제2 단계와,
    상기 제2 도전형 클래드층 측면 상에 블록층을 선택 성장시키는 제3 단계와,
    상기 블록층 및 상기 리지부의 상기 콘텍층 상에 전극을 형성하는 제4 단계를 포함하는 것을 특징으로 하는 반도체 레이저 소자의 제조 방법.
  11. 제10항에 있어서, 상기 제2 단계에 있어서, 또한, 상기 리지부 양측에 위치하는 볼록부를 형성하는 것을 특징으로 하는 반도체 레이저 소자의 제조 방법.
  12. 제11항에 있어서, 상기 제2 단계에서의 상기 제2 도전형 클래드층 및 콘텍층의 소정 영역의 에칭은 유전체층에 의해 상기 콘텍층 상에 마스크 패턴을 형성하고, 상기 제2 도전형 클래드층 및 상기 콘텍층을 에칭한 후, 상기 리지부 상의 상기 유전체층만을 제거함으로써 행하고,
    상기 제3 단계에 있어서, 또한, 상기 볼록부의 상기 유전체층을 마스크로서, 상기 볼록부의 양측에 블록층을 선택 성장시키는 것을 특징으로 하는 반도체 레이저 소자의 제조 방법.
  13. 제11항에 있어서, 상기 제2 단계에서, 상기 볼록부를 2이상 형성하고,
    상기 제2 단계에 있어서의 상기 제2 도전형 클래드층 및 콘텍층의 소정 영역의 에칭은 상기 콘텍층 상에 유전체층에 의해 마스크 패턴을 형성하며, 상기 제2 도전형 클래드층 및 상기 콘텍층을 에칭한 후, 상기 리지부의 상기 유전체층만을 제거함으로써 행하는 것을 특징으로 하는 반도체 레이저 소자의 제조 방법.
  14. 제10항에 있어서, 상기 제2 단계는 또한, 상기 리지부의 양측에서의 상기 제2 도전형 클래드층 상방에 스트라이프 형상의 유전체층을 형성하는 서브 단계를 포함하고,
    상기 제3 단계에 있어서, 또한, 상기 스트라이프 형상의 유전체층을 마스크로서 상기 스트라이프 형상의 유전체층의 양측에 상기 블록층을 선택 성장시키는 것을 특징으로 하는 반도체 레이저 소자의 제조 방법.
  15. 제10항에 있어서, 상기 제2 단계는 또한, 상기 리지부의 양측에서의 상기 제2 도전형 클래드층 상방에 스트라이프 형상의 유전체층을 다수 형성하는 제1 서브 단계를 포함하는 것을 특징으로 하는 반도체 레이저 소자의 제조 방법.
  16. 리지형 반도체 레이저 소자의 제조 방법으로서,
    제1 도전형 반도체 기판 상에 제1 도전형 클래드층, 활성층 및 제2 도전형 클래드층을 순차로 퇴적 성장시키는 제1 단계와,
    상기 제2 도전형 클래드층 상에 유전체층에 의해 마스크 패턴을 형성한 후, 상기 제2 도전형 클래드층을 에칭하여 리지부 및 상기 리지부 양측에 위치하는 볼록부를 형성하는 제2 단계와,
    상기 리지부의 상기 유전체층만을 제거하는 제3 단계와,
    상기 제2 도전형 클래드층 측면 상의 적어도 상기 리지부와 상기 볼록부간에 블록층을 형성하는 제4 단계를 포함하는 것을 특징으로 하는 반도체 레이저 소자의 제조 방법.
  17. 제16항에 있어서, 상기 제4 단계에 있어서의 상기 리지부와 볼록부간의 블록층의 형성은 상기 제2 도전형 클래드층 및 상기 유전체층 상에 상기 블록층을 선택 성장시킴으로써 행하는 것을 특징으로 하는 반도체 레이저 소자의 제조 방법.
  18. 제16항에 있어서, 상기 제2 단계에서, 상기 볼록부를 2이상 형성하고,
    상기 제4 단계에 있어서의 상기 리지부와 볼록부간의 블록층의 형성은 상기 제2 도전형 클래드층 상에 상기 블록층을 선택 성장시킴으로써 행하는 것을 특징으로 하는 반도체 레이저 소자의 제조 방법.
KR1020040097396A 2003-11-25 2004-11-25 반도체 레이저 소자 및 그 제조 방법 KR100681294B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003394381A JP2005158953A (ja) 2003-11-25 2003-11-25 半導体レーザ素子およびその製造方法
JPJP-P-2003-00394381 2003-11-25

Publications (2)

Publication Number Publication Date
KR20050050592A true KR20050050592A (ko) 2005-05-31
KR100681294B1 KR100681294B1 (ko) 2007-02-09

Family

ID=34616489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040097396A KR100681294B1 (ko) 2003-11-25 2004-11-25 반도체 레이저 소자 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7139298B2 (ko)
JP (1) JP2005158953A (ko)
KR (1) KR100681294B1 (ko)
CN (1) CN100375350C (ko)
TW (1) TWI258907B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4956928B2 (ja) * 2004-09-28 2012-06-20 日亜化学工業株式会社 半導体装置
JP2007318077A (ja) * 2006-02-07 2007-12-06 Victor Co Of Japan Ltd 半導体レーザ素子の製造方法
JP6702523B1 (ja) * 2019-10-15 2020-06-03 三菱電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523256A (en) * 1993-07-21 1996-06-04 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor laser
JPH08222801A (ja) 1995-02-17 1996-08-30 Mitsubishi Electric Corp 半導体レーザ
US6040590A (en) * 1996-12-12 2000-03-21 California Institute Of Technology Semiconductor device with electrostatic control
JP3889896B2 (ja) * 1999-04-07 2007-03-07 三菱化学株式会社 半導体発光装置
JP2002171021A (ja) * 2000-11-30 2002-06-14 Toshiba Corp 半導体レーザ、半導体レーザの製造方法および半導体レーザの実装方法
JP2003046197A (ja) 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
JP2003174232A (ja) * 2001-12-07 2003-06-20 Sharp Corp 半導体レーザ素子およびその製造方法
JP2003188474A (ja) 2001-12-21 2003-07-04 Sharp Corp 半導体レーザ
JP2003304029A (ja) * 2002-04-09 2003-10-24 Furukawa Electric Co Ltd:The 波長可変半導体レーザ装置及び波長可変半導体レーザ集積装置

Also Published As

Publication number Publication date
TWI258907B (en) 2006-07-21
US7139298B2 (en) 2006-11-21
JP2005158953A (ja) 2005-06-16
KR100681294B1 (ko) 2007-02-09
US20050117619A1 (en) 2005-06-02
TW200524237A (en) 2005-07-16
CN100375350C (zh) 2008-03-12
CN1622408A (zh) 2005-06-01

Similar Documents

Publication Publication Date Title
US5717710A (en) Optical semiconductor device
JP2007158195A (ja) 半導体レーザ素子およびその製造方法
JP3734900B2 (ja) 半導体光導波路構造、光デバイス、及び、それらの製造方法
US4870468A (en) Semiconductor light-emitting device and method of manufacturing the same
KR100582114B1 (ko) 반도체 디바이스 제작 방법 및 반도체 광 디바이스
JP3306802B2 (ja) 光子集積回路およびその製造方法
JP2008166371A (ja) 光半導体素子及びその製造方法
US6204078B1 (en) Method of fabricating photonic semiconductor device using selective MOVPE
KR100681294B1 (ko) 반도체 레이저 소자 및 그 제조 방법
JP2001274510A (ja) 導波路型光素子及びその製造方法
JP2002232080A (ja) 電流閉じ込め構造を持つ半導体素子及びその製造方法
JPH01164077A (ja) 発光ダイオードおよびその製造方法
JP3264321B2 (ja) 導波路型半導体光集積素子およびその製造方法
JP4056717B2 (ja) 半導体レーザおよびその製造方法
JPH09237940A (ja) 半導体装置，及びその製造方法
JP3654429B2 (ja) 光半導体装置の製造方法
JP3186645B2 (ja) 半導体レーザ及びその製造方法
JP4769778B2 (ja) 光半導体素子及びその製造方法
US20020146050A1 (en) Semiconductor laser device
KR100584376B1 (ko) 산화 차단층들을 갖는 레이저 다이오드의 제작 방법
JP3255111B2 (ja) 半導体レーザ及びその製造方法
JPH11223739A (ja) 集積型光回路素子及びその製造方法
JPH0437598B2 (ko)
JPH07312462A (ja) 面発光レーザダイオードの製造方法，及び面発光レーザダイオード
JP2000340887A (ja) 半導体レーザおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee