JP4550189B2 - 半導体レーザ素子 - Google Patents
半導体レーザ素子 Download PDFInfo
- Publication number
- JP4550189B2 JP4550189B2 JP27843099A JP27843099A JP4550189B2 JP 4550189 B2 JP4550189 B2 JP 4550189B2 JP 27843099 A JP27843099 A JP 27843099A JP 27843099 A JP27843099 A JP 27843099A JP 4550189 B2 JP4550189 B2 JP 4550189B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- narrow groove
- groove
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、Ａｌ酸化層により形成された内部電流狭窄構造を有する半導体レーザ素子に関し、更に詳細には、ウエハ面内及びウエハ間で、又は半導体レーザ素子のバッチ式製造のウエハ・ロット間で、レーザ特性がばらつかないようにした構成を備えた半導体レーザ素子に関するものである。
【０００２】
【従来の技術】
半導体レーザ素子では、Ａｌを含む半導体層を発光領域の積層構造の一部として成膜し、Ａｌを含む半導体層中のＡｌを選択的に酸化させてＡｌ酸化層を形成し、そのＡｌ酸化層を電流ブロッキング層、即ち電流狭窄構造として用いることが行われている。
【０００３】
ここで、図６を参照して、Ａｌ酸化層を電流ブロッキング層として用いた従来のストライプ状リッジ型半導体レーザ素子の構成を説明する。図６は従来の半導体レーザ素子の断面模式図である。
従来の半導体レーザ素子１５は、端面発光型の半導体レーザ素子であって、基本的には、図６に示すように、厚さ約１００μm のｎ−ＩｎＰ基板１と、ｎ−ＩｎＰ基板１上に順次形成された、ｎ−ＩｎＰクラッド層２、ＳＣＨ−ＭＱＷ活性層３、第１のｐ−ＩｎＰクラッド層４、ｐ−ＡｌＩｎＡｓ被酸化層５、第２のｐ−ＩｎＰクラッド層６、及びｐ−ＧａＩｎＡｓコンタクト層７からなる積層構造を備えている。
積層構造のうち、第１のｐ−ＩｎＰクラッド層４、ｐ−ＡｌＩｎＡｓ被酸化層５、第２のｐ−ＩｎＰクラッド層６、及びｐ−ＧａＩｎＡｓコンタクト層７は、幅が約１０μｍのストライプ状リッジ１２として形成されている。
また、ｐ−ＡｌＩｎＡｓ被酸化層５のリッジ側面部は、Ａｌが選択的に酸化されたＡｌ酸化層８となっている。
【０００４】
窓１３であるリッジ上部の領域を除く領域上にＳｉＮX 膜９が保護膜として形成されている。そして、ｐ側電極１０が、リッジ上部の窓１３の領域を含めてＳｉＮX 膜９上に、及びｎ側電極１１がｎ−ＩｎＰ基板裏面にそれぞれ形成されている。
【０００５】
本半導体レーザ素子１５では、Ａｌ酸化層８が電気的絶縁特性を有すると共に光学的にも屈折率が低下しているので、Ａｌ酸化膜８により電流及び光の閉じ込めの双方を行うことができる優れた閉じ込め構造が形成されている。
【０００６】
次に、図７を参照して、従来の半導体レーザ素子１５の作製方法を説明する。
図７（ａ）から（ｃ）は、それぞれ、従来の半導体レーザ素子１５を作製する際の工程毎の基板断面を示す縦断面図である。
先ず、ＭＯＣＶＤ法により、ｎ−ＩｎＰ基板１上に、順次、ｎ−ＩｎＰクラッド層２、ＳＣＨ−ＭＱＷ活性層３、第１のｐ−ＩｎＰクラッド層４、ｐ−ＡｌＩｎＡｓ被酸化層５、第２のｐ−ＩｎＰクラッド層６、及びｐ−ＧａＩｎＡｓコンタクト層７を成膜して、図７（ａ）に示すように、積層構造を形成する。
次に、ＳｉＯ2膜からなるマスク１４をコンタクト層７上に形成し、続いてマスク１４を使って、コンタクト層７、第２のｐ−ＩｎＰクラッド層６、ｐ−ＡｌＩｎＡｓ被酸化層５、及び第１のｐ−ＩｎＰクラッド層４をエッチングして除去し、図７（ｂ）に示すように、幅１０μｍのストライプ状リッジを形成する。
次に、マスク１４を残したままで、水蒸気中にて、約５００℃の温度で１５０分間熱処理を施すことにより、ｐ−ＡｌＩｎＡｓ被酸化層５のＡｌをリッジ側面から選択的に酸化させ、図７（ｃ）に示すように、Ａｌ酸化層８を形成する。
【０００７】
次に、窓１３とするリッジ上部の領域を除く領域上にＳｉＮX 膜９を保護膜として形成する。続いて、ｎ−ＩｎＰ基板１の厚さが１００μｍ程度の厚さになるように基板裏面を研磨し、ｐ側電極１０をリッジ上部の窓１３の領域を含めてＳｉＮX 膜９上に、及びｎ側電極１１を基板裏面にそれぞれ形成する。
【０００８】
半導体レーザ素子の上述した作製方法は、閉じ込め構造の形成を除き、基本的には、通常のリッジ型の端面発光型半導体レーザ素子の作製方法と同じであるものの、次の利点を有する。
即ち、上述した作製方法では、ｐ−ＡｌＩｎＡｓ被酸化層５を結晶成長させ、次いで酸化させる、一回の結晶成長及び酸化工程にて、閉じ込め構造を形成することができるので、ｐ−半導体層とｎ−半導体層とを成膜して、リッジ構造を埋め込み、ｐ−ｎ接合分離により形成した通常の閉じ込め構造の形成方法に比べて、製造工程が簡単で、素子の歩留まり向上や低コスト化が期待できる。
【０００９】
【発明が解決しようとする課題】
しかし、上述したＡｌ酸化層を電流ブロッキング層とした従来の半導体レーザ素子には、枚葉式で半導体レーザ素子を製造する際のウエハ間で、又は複数枚のウエハにバッチ式で半導体レーザ素子を製造する際のウエハ・ロット間で、しきい値電流等のレーザ特性にばらつきが生じるという問題があった。
【００１０】
そこで、本発明の目的は、しきい値電流等のレーザ特性にばらつきが生じないような構成を備えた半導体レーザ素子を提供することである。
【００１１】
【課題を解決するための手段】
本発明者は、Ａｌ酸化層を電流ブロッキング層とした従来の半導体レーザ素子で、しきい値電流等のレーザ特性がばらつく原因を調べ、次のことを見い出した。
ＡｌＩｎＡｓ被酸化層を酸化してＡｌ酸化層に転化する工程では、酸化反応の領域的進行を停止する停止機構が設けられていないので、従来、酸化反応の時間を調整することによって、Ａｌ酸化層の酸化層幅を制御していたが、時間調整による酸化反応の制御は難しく、ウエハ間で、更にはバッチ製造のウエハ・ロット間で、Ａｌ酸化層の酸化層幅にばらつきが生じることが判った。
そして、Ａｌ酸化層を電流ブロッキング層とする半導体レーザ素子では、Ａｌ酸化層の幅が、即ち電流注入領域の幅となるため、Ａｌ酸化層の幅がばらつくと、電流注入領域の幅がばらつき、従ってレーザ特性に直接ばらつきが反映されてしまい、結果的に、しきい値電流等のレーザ特性にばらつきが生じることが判った。
【００１２】
ところで、ＡｌＩｎＡｓ被酸化層を成膜し、続いて必要な層幅を残すようにしてＡｌＩｎＡｓ被酸化層をエッチングにより除去し、その上に所定の化合物半導体層を結晶成長させた後、ＡｌＩｎＡｓ被酸化層を酸化することにより、必要な幅のＡｌ酸化層を形成する方法も提案されている。
しかし、この方法では、Ａｌを含む被酸化層を大気中に暴露するため、Ａｌを含む被酸化層が大気中の酸素により自然酸化するために、再成長界面で転位が発生し、良好な結晶成長を行うことが難しいという問題があった。
【００１３】
そこで、上記目的を達成するために、本発明に係る半導体レーザ素子は、Ａｌを含む化合物半導体層のＡｌを選択的に酸化してなるＡｌ酸化層によって形成された電流狭窄領域を活性層の上側の下地層上で、かつ、ストライプ状電流注入領域を挟んで、ストライプ状リッジ内の両側部にそれぞれに備える半導体レーザ素子において、
少なくとも１本の細溝が、Ａｌを含む化合物半導体層の下地層の上面に各電流狭窄領域の内縁に沿って形成され、
Ａｌを含む化合物半導体層が、下地層の細溝の溝壁上に溝壁に沿って、及び、溝壁上に連続して下地層上に設けられ、
前記ストライプ状リッジの中心から最外側の細溝の外側に延在するＡｌを含む化合物半導体層は、Ａｌが選択的に酸化されたＡｌ酸化層に転化して電流狭窄領域を構成し、
前記ストライプ状リッジの中心から最内側の細溝の内側に延在するＡｌを含む化合物半導体層は、Ａｌが未酸化の電流注入領域を構成することを特徴としている。
また、本発明に係る半導体レーザ素子は、Ａｌを含む化合物半導体層のＡｌを選択的に酸化してなるＡｌ酸化層によって形成された電流狭窄領域を活性層の上側の下地層上で、かつ、電流注入領域を囲んでエアポストの外周部に備える半導体レーザ素子において、
少なくとも１本の細溝が、Ａｌを含む化合物半導体層の下地層の上面に電流狭窄領域の内縁に沿って形成され、
Ａｌを含む化合物半導体層が、下地層の細溝の溝壁上に溝壁に沿って、及び、溝壁上に連続して下地層上に設けられ、
前記エアポストの中心から最外側の細溝の外側に延在するＡｌを含む化合物半導体層は、Ａｌが選択的に酸化されたＡｌ酸化層に転化して電流狭窄領域を構成し、
前記エアポストの中心から最内側の細溝の内側に延在するＡｌを含む化合物半導体層は、Ａｌが未酸化の電流注入領域を構成することを特徴としている。
【００１４】
本発明は、Ａｌ酸化層によって形成された電流狭窄領域を備える半導体レーザ素子である限り適用でき、例えばストライプ状リッジ型の端面発光型半導体レーザ素子にも、エアポスト型の面発光型半導体レーザ素子にも適用できる。
即ち、ストライプ状電流注入領域を挟んで、ストライプ状リッジ内の両側部にそれぞれ電流狭窄領域を有する半導体レーザ素子にあっては、
少なくとも１本の細溝が、各電流狭窄領域の内縁に沿って下地層の上面に形成されている。
また、電流注入領域を囲んでエアポストの外周部に電流狭窄領域を有する半導体レーザにあっては、
少なくとも１本の細溝が、電流狭窄領域の内周縁に沿って下地層の上面に形成されている。
【００１５】
本発明では、Ａｌを含む化合物半導体層の下地層に細溝を設け、次いでＡｌを含む化合物半導体層を下地層上及び細溝内の溝壁上に成膜することにより、Ａｌを含む化合物半導体層を酸化する際、細溝の外側に延在するＡｌを含む化合物半導体層のみを酸化することができる。
それは、細溝に沿って設けられているＡｌを含む化合物半導体層の長さ（酸化長さ）は、細溝と同じ幅で、細溝の外側の平坦なＡｌを含む化合物半導体層の長さ（酸化長さ）と比較した場合、溝壁の高さの両側分だけ長いので、Ａｌを含む化合物半導体層中のＡｌを選択的に酸化させてＡｌ酸化層を生成する際、細溝の外側に比べて、酸化に要する時間がそれだけ長くなる。よって、Ａｌを含む化合物半導体層の酸化速度がばらついた場合でも、細溝の酸化距離の調整機能によって、Ａｌ酸化層の生成は、細溝内で停止し、細溝を越えて内側には進行しないからである。
従って、細溝の位置、寸法を調整することにより、Ａｌ酸化層幅がばらつかないように、Ａｌを含む化合物半導体層の酸化反応の領域的進行を確実に制御することができる。よって、電流注入領域幅のばらつきを抑制し、レーザ特性のばらつきを低減することができる。
【００１６】
本発明の好適な実施態様では、細溝内の対向する溝側壁にそれぞれ設けられたＡｌを含む化合物半導体層は、埋め込み層によって相互に離隔している。これにより、本発明の効果が一層確実になる。
【００１７】
細溝の寸法、即ち深さ及び幅は、また、細溝が複数本のときの細溝間のピッチは、Ａｌを含む化合物半導体層の厚さ、及び、Ａｌ酸化層からなる電流狭窄領域と活性層との距離によって異なるので、適宜、半導体レーザ素子の構造に応じて設定すべきものである。
また、本発明では、電流狭窄領域の内縁に沿って設ける細溝は、酸化距離を長くするためのものであるから、その数は、１本又は複数本であって、本数に制約はない。しかし、製造面上の制約等と効果の比較から、現実的には、３本位までのことが多い。
また、細溝の形状は、酸化距離を長くできる限り形状に制約はなく、チャンネル状の細溝に限らず、例えばＵ字状のものでも、Ｖ字状のものでも良い。
【００１８】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例
本実施形態例は、本発明に係る半導体レーザ素子の実施形態の一例であって、図１は本実施形態例の半導体レーザ素子の構成を示す断面図、及び図２（ａ）及び（ｂ）はＡ部の第１のｐ−ＩｎＰクラッド層の細溝及びｐ−ＡｌＩｎＡｓ被酸化層の拡大断面図である。図３は、細溝の別の例を示す断面図である。
本実施形態例の半導体レーザ素子２０は、ストライプ状リッジ型の端面発光型半導体レーザ素子であって、図１に示すように、厚さ約１００μm のｎ−ＩｎＰ基板２１上に順次形成された、膜厚０．５μｍのｎ−ＩｎＰクラッド層２２、バンドギャップ波長が１．３μｍの組成のＳＣＨ−ＭＱＷ活性層２３、膜厚０．２μｍの第１のｐ−ＩｎＰクラッド層２４、膜厚０．１μｍのｐ−ＡｌＩｎＡｓ被酸化層２５、膜厚２．０μｍの第２のｐ−ＩｎＰクラッド層２６、及び膜厚０．３μｍのｐ−ＧａＩｎＡｓコンタクト層２７からなる積層構造を備えている。
【００１９】
積層構造のうち、第１のｐ−ＩｎＰクラッド層２４、ｐ−ＡｌＩｎＡｓ被酸化層２５、第２のｐ−ＩｎＰクラッド層２６、及びｐ−ＧａＩｎＡｓコンタクト層２７は、幅が約１０μｍのストライプ状リッジ３２として形成されている。
【００２０】
第１のｐ−ＩｎＰクラッド層２４の上面には、２本の細溝３３がリッジ３２の延在方向と平行に相互に離隔した形成されていて、ｐ−ＡｌＩｎＡｓ被酸化層２５は、図２（ａ）に示すように、第１のｐ−ＩｎＰクラッド層２４の２本の細溝３３の溝壁上、及び、第１のｐ−ＩｎＰクラッド層２４上に成膜されている。
細溝３３の間隔（ピッチ）Ｐは、３．０μｍのであって、２本の細溝３３間の中点は、電流注入領域（窓３４）の長手方向中心線の直下にある。また、細溝３３の溝深さＤ及び溝幅Ｗは、それぞれ、０．１５μｍ及び０．３μｍである。
そして、図２（ｂ）に示すように、リッジ側面から細溝３３の外側の溝壁までのｐ−ＡｌＩｎＡｓ被酸化層２５は、Ａｌが選択的に酸化されたＡｌ酸化層２８となっている。一方、２本の細溝３３の間のｐ−ＡｌＩｎＡｓ被酸化層２５は未酸化のままである。
【００２１】
窓３４であるリッジ上部の領域を除く領域上にＳｉＮX 膜２９が保護膜として形成されている。そして、ｐ側電極３０が、リッジ上部の窓３３の領域を含めてＳｉＮX 膜２９上に、及びｎ側電極３１がｎ−ＩｎＰ基板２１の裏面にそれぞれ形成されている。
【００２２】
図４及び図５を参照して、本実施形態例の半導体レーザ素子の作製方法を説明する。図４（ａ）から（ｃ）及び図５（ｄ）から（ｆ）は、それぞれ、本実施形態例の半導体レーザ素子を作製する際の各工程の断面図である。
先ず、図４（ａ）に示すように、ＭＯＣＶＤ法により、ｎ−ＩｎＰ基板２１上に、膜厚０．５μｍのｎ−ＩｎＰクラッド層２２、バンドギャップ波長が１．３μｍの組成の活性層ＳＣＨ−ＭＱＷ活性層２３、膜厚０．２μｍの第１のｐ−ＩｎＰクラッド層２４を、順次、積層する。
【００２３】
次に、図２（ａ）及び図４（ｂ）に示すように、フォトリソグラフィ技術及びＲＩＢＥ（Reactive Ion Beam Etching ）法を使ったドライエッチングにより、第１のｐ−ＩｎＰクラッド層２４をエッチングし、間隔Ｐ３．０μｍで、幅Ｗ０．３μｍ、深さＤ０．１５μｍの２本の細溝３３を形成する。
次に、図２（ｂ）及び図４（ｃ）に示すように、ＭＯＣＶＤ法により、膜厚０．１μｍのｐ−ＡｌＩｎＡｓ被酸化層２５を第１のｐ−ＩｎＰクラッド層２４上に細溝３３の溝壁に沿って成膜する。
【００２４】
続いて、図５（ｄ）に示すように、ｐ−ＡｌＩｎＡｓ被酸化層２５上に、更に、ＭＯＣＶＤ法により、膜厚２．０μｍの第２のｐ−ＩｎＰクラッド層２６、及び膜厚０．３μｍのｐ−ＧａＩｎＡｓコンタクト層２７を、順次、積層する。
【００２５】
次に、ＳｉＯ2膜をコンタクト層２７上に成膜し、パターニングしてエッチングマスク３５を形成する。
そして、図５（ｅ）に示すように、エッチングマスク３５を使って、コンタクト層２７、第２のｐ−ＩｎＰクラッド層２６、ｐ−ＡｌＩｎＡｓ被酸化層２５、及びｐ−ＩｎＰクラッド層２４をエッチングして、幅１０μｍのストライプ状リッジ３２に加工する。この時、リッジ３２の長手方向中心線が細溝３３の中点上に来るようにする。
【００２６】
次に、リッジ状に加工したものを、水蒸気中にて約５００℃の温度で１２０分間熱処理を施すことにより、ｐ−ＡｌＩｎＡｓ被酸化層２５を側面から酸化して、ｐ−ＡｌＩｎＡｓ被酸化層２５中のＡｌを選択的に酸化して、Ａｌ酸化層２８を形成する。この際、細溝３３が酸化反応の停止域の機能を果して、図２（ｂ）及び図５（ｆ）に示すように、Ａｌの選択的酸化は、細溝３３の外側溝壁で停止する。
次に、窓３４のリッジ上部を除く部分に、ＳｉＮｘ膜２９を形成した後、ｎ−ＩｎＰ基板２１を１００μｍ程度の厚さに研磨し、ｐ電極３０及びｎ側電極３１をそれぞれ形成する。
以上の工程を経て、図１に示す半導体レーザ素子２０を作製することができる。
【００２７】
本実施形態例では、例えば、Ａｌ酸化層の層幅を３．０μｍにするために、間隔３．０μｍの細溝３３を形成した場合、電流注入領域の幅を２．８μｍ以上３．２μｍ以下の範囲に収めることができる。
一方、従来の半導体レーザ素子では、酸化工程でのＡｌＩｎＡｓ層の酸化幅のばらつきが片側で±０．２５μｍ程度であるから、電流注入領域の幅は、２．５μｍ以上３．５μｍ以下の範囲で変動し、ばらつきが大きい。
従って、本実施形態例の半導体レーザ素子では、しきい値電流等のレーザ特性のばらつきが、従来の半導体レーザ素子に比べて小さい。
【００２８】
尚、細溝３３の深さや幅は、ＡｌＩｎＡｓ被酸化層２５の厚さ、Ａｌ酸化層２８からなる電流狭窄領域と活性層２３との距離等によって異なる寸法であって、本実施形態例で採用した寸法に限定されるものではない。
また、本実施形態例では、積層面に垂直方向の酸化距離のばらつきを調整する手段として、片側に１本の細溝３３を形成しているが、これに限らず、複数本の細溝、例えば図３に示すように、片側３本の細溝３６を形成しても良い。この時の細溝のピッチ、各細溝の幅、深さは、ＡｌＩｎＡｓ被酸化層の厚さ、酸化層電流狭窄層と活性層との距離等によって異なる。
また、細溝の形状に関しても、本実施形態例で示したチャンネル状の細溝３３に限らず、例えばＵ字状のものでも、Ｖ字状のものでも良い。
【００２９】
【発明の効果】
本発明によれば、Ａｌを含む化合物半導体層の下地層に細溝を設け、次いでＡｌを含む化合物半導体層を下地層上及び細溝内の溝壁上に成膜することにより、Ａｌを含む化合物半導体層を酸化する際、細溝の外側に延在するＡｌを含む化合物半導体層のみを酸化することができる。即ち、細溝の酸化距離のばらつき調整機能によって、Ａｌを含む化合物半導体層の酸化反応の積層面に垂直方向での進行を確実に制御することができるので、積層面に垂直な方向でのＡｌ酸化層幅がばらつかない。
よって、電流注入領域幅のばらつきを抑制して、レーザ特性のばらつきを低減することができる。
【図面の簡単な説明】
【図１】実施形態例の半導体レーザ素子の構成を示す断面図である。
【図２】図２（ａ）及び（ｂ）は、それぞれ、図１のＡ部の第１のｐ−ＩｎＰクラッド層の細溝及びｐ−ＡｌＩｎＡｓ被酸化層の拡大断面図である。
【図３】細溝の別の例を示す断面図である。
【図４】図４（ａ）から（ｃ）は、それぞれ、実施形態例の半導体レーザ素子を作製する際の各工程の断面図である。
【図５】図５（ｄ）から（ｆ）は、それぞれ、図４（ｃ）に続いて、実施形態例の半導体レーザ素子を作製する際の各工程の断面図である。
【図６】従来の半導体レーザ素子の断面図である。
【図７】図７（ａ）から（ｃ）は、それぞれ、従来の半導体レーザ素子を作製する際の工程毎の断面図である。
【符号の説明】
１ ｎ−ＩｎＰ基板
２ ｎ−ＩｎＰクラッド層
３ ＳＣＨ−ＭＱＷ活性層
４ 第１のｐ−ＩｎＰクラッド層
５ ｐ−ＡｌＩｎＡｓ層
６ 第２のｐ−ＩｎＰクラッド層
７ ｐ−ＧａＩｎＡｓコンタクト層
８ Ａｌ酸化層
９ ＳｉＮX 膜
１０ ｐ側電極
１１ ｎ側電極
１２ ストライプ状リッジ
１３ 窓
１４ マスク
１５ 従来の半導体レーザ素子
２０ 実施形態例の半導体レーザ素子
２１ ｎ−ＩｎＰ基板
２２ ｎ−ＩｎＰクラッド層
２３ ＳＣＨ−ＭＱＷ活性層
２４ 第１のｐ−ＩｎＰクラッド層
２５ ｐ−ＡｌＩｎＡｓ被酸化層
２６ 第２のｐ−ＩｎＰクラッド層
２７ ｐ−ＧａＩｎＡｓコンタクト層
２８ Ａｌ酸化層
２９ ＳｉＮX 膜
３０ ｐ側電極
３１ ｎ側電極
３２ ストライプ状リッジ
３３ 細溝
３４ 窓
３５ マスク
３６ 細溝
【発明の属する技術分野】
本発明は、Ａｌ酸化層により形成された内部電流狭窄構造を有する半導体レーザ素子に関し、更に詳細には、ウエハ面内及びウエハ間で、又は半導体レーザ素子のバッチ式製造のウエハ・ロット間で、レーザ特性がばらつかないようにした構成を備えた半導体レーザ素子に関するものである。
【０００２】
【従来の技術】
半導体レーザ素子では、Ａｌを含む半導体層を発光領域の積層構造の一部として成膜し、Ａｌを含む半導体層中のＡｌを選択的に酸化させてＡｌ酸化層を形成し、そのＡｌ酸化層を電流ブロッキング層、即ち電流狭窄構造として用いることが行われている。
【０００３】
ここで、図６を参照して、Ａｌ酸化層を電流ブロッキング層として用いた従来のストライプ状リッジ型半導体レーザ素子の構成を説明する。図６は従来の半導体レーザ素子の断面模式図である。
従来の半導体レーザ素子１５は、端面発光型の半導体レーザ素子であって、基本的には、図６に示すように、厚さ約１００μm のｎ−ＩｎＰ基板１と、ｎ−ＩｎＰ基板１上に順次形成された、ｎ−ＩｎＰクラッド層２、ＳＣＨ−ＭＱＷ活性層３、第１のｐ−ＩｎＰクラッド層４、ｐ−ＡｌＩｎＡｓ被酸化層５、第２のｐ−ＩｎＰクラッド層６、及びｐ−ＧａＩｎＡｓコンタクト層７からなる積層構造を備えている。
積層構造のうち、第１のｐ−ＩｎＰクラッド層４、ｐ−ＡｌＩｎＡｓ被酸化層５、第２のｐ−ＩｎＰクラッド層６、及びｐ−ＧａＩｎＡｓコンタクト層７は、幅が約１０μｍのストライプ状リッジ１２として形成されている。
また、ｐ−ＡｌＩｎＡｓ被酸化層５のリッジ側面部は、Ａｌが選択的に酸化されたＡｌ酸化層８となっている。
【０００４】
窓１３であるリッジ上部の領域を除く領域上にＳｉＮX 膜９が保護膜として形成されている。そして、ｐ側電極１０が、リッジ上部の窓１３の領域を含めてＳｉＮX 膜９上に、及びｎ側電極１１がｎ−ＩｎＰ基板裏面にそれぞれ形成されている。
【０００５】
本半導体レーザ素子１５では、Ａｌ酸化層８が電気的絶縁特性を有すると共に光学的にも屈折率が低下しているので、Ａｌ酸化膜８により電流及び光の閉じ込めの双方を行うことができる優れた閉じ込め構造が形成されている。
【０００６】
次に、図７を参照して、従来の半導体レーザ素子１５の作製方法を説明する。
図７（ａ）から（ｃ）は、それぞれ、従来の半導体レーザ素子１５を作製する際の工程毎の基板断面を示す縦断面図である。
先ず、ＭＯＣＶＤ法により、ｎ−ＩｎＰ基板１上に、順次、ｎ−ＩｎＰクラッド層２、ＳＣＨ−ＭＱＷ活性層３、第１のｐ−ＩｎＰクラッド層４、ｐ−ＡｌＩｎＡｓ被酸化層５、第２のｐ−ＩｎＰクラッド層６、及びｐ−ＧａＩｎＡｓコンタクト層７を成膜して、図７（ａ）に示すように、積層構造を形成する。
次に、ＳｉＯ2膜からなるマスク１４をコンタクト層７上に形成し、続いてマスク１４を使って、コンタクト層７、第２のｐ−ＩｎＰクラッド層６、ｐ−ＡｌＩｎＡｓ被酸化層５、及び第１のｐ−ＩｎＰクラッド層４をエッチングして除去し、図７（ｂ）に示すように、幅１０μｍのストライプ状リッジを形成する。
次に、マスク１４を残したままで、水蒸気中にて、約５００℃の温度で１５０分間熱処理を施すことにより、ｐ−ＡｌＩｎＡｓ被酸化層５のＡｌをリッジ側面から選択的に酸化させ、図７（ｃ）に示すように、Ａｌ酸化層８を形成する。
【０００７】
次に、窓１３とするリッジ上部の領域を除く領域上にＳｉＮX 膜９を保護膜として形成する。続いて、ｎ−ＩｎＰ基板１の厚さが１００μｍ程度の厚さになるように基板裏面を研磨し、ｐ側電極１０をリッジ上部の窓１３の領域を含めてＳｉＮX 膜９上に、及びｎ側電極１１を基板裏面にそれぞれ形成する。
【０００８】
半導体レーザ素子の上述した作製方法は、閉じ込め構造の形成を除き、基本的には、通常のリッジ型の端面発光型半導体レーザ素子の作製方法と同じであるものの、次の利点を有する。
即ち、上述した作製方法では、ｐ−ＡｌＩｎＡｓ被酸化層５を結晶成長させ、次いで酸化させる、一回の結晶成長及び酸化工程にて、閉じ込め構造を形成することができるので、ｐ−半導体層とｎ−半導体層とを成膜して、リッジ構造を埋め込み、ｐ−ｎ接合分離により形成した通常の閉じ込め構造の形成方法に比べて、製造工程が簡単で、素子の歩留まり向上や低コスト化が期待できる。
【０００９】
【発明が解決しようとする課題】
しかし、上述したＡｌ酸化層を電流ブロッキング層とした従来の半導体レーザ素子には、枚葉式で半導体レーザ素子を製造する際のウエハ間で、又は複数枚のウエハにバッチ式で半導体レーザ素子を製造する際のウエハ・ロット間で、しきい値電流等のレーザ特性にばらつきが生じるという問題があった。
【００１０】
そこで、本発明の目的は、しきい値電流等のレーザ特性にばらつきが生じないような構成を備えた半導体レーザ素子を提供することである。
【００１１】
【課題を解決するための手段】
本発明者は、Ａｌ酸化層を電流ブロッキング層とした従来の半導体レーザ素子で、しきい値電流等のレーザ特性がばらつく原因を調べ、次のことを見い出した。
ＡｌＩｎＡｓ被酸化層を酸化してＡｌ酸化層に転化する工程では、酸化反応の領域的進行を停止する停止機構が設けられていないので、従来、酸化反応の時間を調整することによって、Ａｌ酸化層の酸化層幅を制御していたが、時間調整による酸化反応の制御は難しく、ウエハ間で、更にはバッチ製造のウエハ・ロット間で、Ａｌ酸化層の酸化層幅にばらつきが生じることが判った。
そして、Ａｌ酸化層を電流ブロッキング層とする半導体レーザ素子では、Ａｌ酸化層の幅が、即ち電流注入領域の幅となるため、Ａｌ酸化層の幅がばらつくと、電流注入領域の幅がばらつき、従ってレーザ特性に直接ばらつきが反映されてしまい、結果的に、しきい値電流等のレーザ特性にばらつきが生じることが判った。
【００１２】
ところで、ＡｌＩｎＡｓ被酸化層を成膜し、続いて必要な層幅を残すようにしてＡｌＩｎＡｓ被酸化層をエッチングにより除去し、その上に所定の化合物半導体層を結晶成長させた後、ＡｌＩｎＡｓ被酸化層を酸化することにより、必要な幅のＡｌ酸化層を形成する方法も提案されている。
しかし、この方法では、Ａｌを含む被酸化層を大気中に暴露するため、Ａｌを含む被酸化層が大気中の酸素により自然酸化するために、再成長界面で転位が発生し、良好な結晶成長を行うことが難しいという問題があった。
【００１３】
そこで、上記目的を達成するために、本発明に係る半導体レーザ素子は、Ａｌを含む化合物半導体層のＡｌを選択的に酸化してなるＡｌ酸化層によって形成された電流狭窄領域を活性層の上側の下地層上で、かつ、ストライプ状電流注入領域を挟んで、ストライプ状リッジ内の両側部にそれぞれに備える半導体レーザ素子において、
少なくとも１本の細溝が、Ａｌを含む化合物半導体層の下地層の上面に各電流狭窄領域の内縁に沿って形成され、
Ａｌを含む化合物半導体層が、下地層の細溝の溝壁上に溝壁に沿って、及び、溝壁上に連続して下地層上に設けられ、
前記ストライプ状リッジの中心から最外側の細溝の外側に延在するＡｌを含む化合物半導体層は、Ａｌが選択的に酸化されたＡｌ酸化層に転化して電流狭窄領域を構成し、
前記ストライプ状リッジの中心から最内側の細溝の内側に延在するＡｌを含む化合物半導体層は、Ａｌが未酸化の電流注入領域を構成することを特徴としている。
また、本発明に係る半導体レーザ素子は、Ａｌを含む化合物半導体層のＡｌを選択的に酸化してなるＡｌ酸化層によって形成された電流狭窄領域を活性層の上側の下地層上で、かつ、電流注入領域を囲んでエアポストの外周部に備える半導体レーザ素子において、
少なくとも１本の細溝が、Ａｌを含む化合物半導体層の下地層の上面に電流狭窄領域の内縁に沿って形成され、
Ａｌを含む化合物半導体層が、下地層の細溝の溝壁上に溝壁に沿って、及び、溝壁上に連続して下地層上に設けられ、
前記エアポストの中心から最外側の細溝の外側に延在するＡｌを含む化合物半導体層は、Ａｌが選択的に酸化されたＡｌ酸化層に転化して電流狭窄領域を構成し、
前記エアポストの中心から最内側の細溝の内側に延在するＡｌを含む化合物半導体層は、Ａｌが未酸化の電流注入領域を構成することを特徴としている。
【００１４】
本発明は、Ａｌ酸化層によって形成された電流狭窄領域を備える半導体レーザ素子である限り適用でき、例えばストライプ状リッジ型の端面発光型半導体レーザ素子にも、エアポスト型の面発光型半導体レーザ素子にも適用できる。
即ち、ストライプ状電流注入領域を挟んで、ストライプ状リッジ内の両側部にそれぞれ電流狭窄領域を有する半導体レーザ素子にあっては、
少なくとも１本の細溝が、各電流狭窄領域の内縁に沿って下地層の上面に形成されている。
また、電流注入領域を囲んでエアポストの外周部に電流狭窄領域を有する半導体レーザにあっては、
少なくとも１本の細溝が、電流狭窄領域の内周縁に沿って下地層の上面に形成されている。
【００１５】
本発明では、Ａｌを含む化合物半導体層の下地層に細溝を設け、次いでＡｌを含む化合物半導体層を下地層上及び細溝内の溝壁上に成膜することにより、Ａｌを含む化合物半導体層を酸化する際、細溝の外側に延在するＡｌを含む化合物半導体層のみを酸化することができる。
それは、細溝に沿って設けられているＡｌを含む化合物半導体層の長さ（酸化長さ）は、細溝と同じ幅で、細溝の外側の平坦なＡｌを含む化合物半導体層の長さ（酸化長さ）と比較した場合、溝壁の高さの両側分だけ長いので、Ａｌを含む化合物半導体層中のＡｌを選択的に酸化させてＡｌ酸化層を生成する際、細溝の外側に比べて、酸化に要する時間がそれだけ長くなる。よって、Ａｌを含む化合物半導体層の酸化速度がばらついた場合でも、細溝の酸化距離の調整機能によって、Ａｌ酸化層の生成は、細溝内で停止し、細溝を越えて内側には進行しないからである。
従って、細溝の位置、寸法を調整することにより、Ａｌ酸化層幅がばらつかないように、Ａｌを含む化合物半導体層の酸化反応の領域的進行を確実に制御することができる。よって、電流注入領域幅のばらつきを抑制し、レーザ特性のばらつきを低減することができる。
【００１６】
本発明の好適な実施態様では、細溝内の対向する溝側壁にそれぞれ設けられたＡｌを含む化合物半導体層は、埋め込み層によって相互に離隔している。これにより、本発明の効果が一層確実になる。
【００１７】
細溝の寸法、即ち深さ及び幅は、また、細溝が複数本のときの細溝間のピッチは、Ａｌを含む化合物半導体層の厚さ、及び、Ａｌ酸化層からなる電流狭窄領域と活性層との距離によって異なるので、適宜、半導体レーザ素子の構造に応じて設定すべきものである。
また、本発明では、電流狭窄領域の内縁に沿って設ける細溝は、酸化距離を長くするためのものであるから、その数は、１本又は複数本であって、本数に制約はない。しかし、製造面上の制約等と効果の比較から、現実的には、３本位までのことが多い。
また、細溝の形状は、酸化距離を長くできる限り形状に制約はなく、チャンネル状の細溝に限らず、例えばＵ字状のものでも、Ｖ字状のものでも良い。
【００１８】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例
本実施形態例は、本発明に係る半導体レーザ素子の実施形態の一例であって、図１は本実施形態例の半導体レーザ素子の構成を示す断面図、及び図２（ａ）及び（ｂ）はＡ部の第１のｐ−ＩｎＰクラッド層の細溝及びｐ−ＡｌＩｎＡｓ被酸化層の拡大断面図である。図３は、細溝の別の例を示す断面図である。
本実施形態例の半導体レーザ素子２０は、ストライプ状リッジ型の端面発光型半導体レーザ素子であって、図１に示すように、厚さ約１００μm のｎ−ＩｎＰ基板２１上に順次形成された、膜厚０．５μｍのｎ−ＩｎＰクラッド層２２、バンドギャップ波長が１．３μｍの組成のＳＣＨ−ＭＱＷ活性層２３、膜厚０．２μｍの第１のｐ−ＩｎＰクラッド層２４、膜厚０．１μｍのｐ−ＡｌＩｎＡｓ被酸化層２５、膜厚２．０μｍの第２のｐ−ＩｎＰクラッド層２６、及び膜厚０．３μｍのｐ−ＧａＩｎＡｓコンタクト層２７からなる積層構造を備えている。
【００１９】
積層構造のうち、第１のｐ−ＩｎＰクラッド層２４、ｐ−ＡｌＩｎＡｓ被酸化層２５、第２のｐ−ＩｎＰクラッド層２６、及びｐ−ＧａＩｎＡｓコンタクト層２７は、幅が約１０μｍのストライプ状リッジ３２として形成されている。
【００２０】
第１のｐ−ＩｎＰクラッド層２４の上面には、２本の細溝３３がリッジ３２の延在方向と平行に相互に離隔した形成されていて、ｐ−ＡｌＩｎＡｓ被酸化層２５は、図２（ａ）に示すように、第１のｐ−ＩｎＰクラッド層２４の２本の細溝３３の溝壁上、及び、第１のｐ−ＩｎＰクラッド層２４上に成膜されている。
細溝３３の間隔（ピッチ）Ｐは、３．０μｍのであって、２本の細溝３３間の中点は、電流注入領域（窓３４）の長手方向中心線の直下にある。また、細溝３３の溝深さＤ及び溝幅Ｗは、それぞれ、０．１５μｍ及び０．３μｍである。
そして、図２（ｂ）に示すように、リッジ側面から細溝３３の外側の溝壁までのｐ−ＡｌＩｎＡｓ被酸化層２５は、Ａｌが選択的に酸化されたＡｌ酸化層２８となっている。一方、２本の細溝３３の間のｐ−ＡｌＩｎＡｓ被酸化層２５は未酸化のままである。
【００２１】
窓３４であるリッジ上部の領域を除く領域上にＳｉＮX 膜２９が保護膜として形成されている。そして、ｐ側電極３０が、リッジ上部の窓３３の領域を含めてＳｉＮX 膜２９上に、及びｎ側電極３１がｎ−ＩｎＰ基板２１の裏面にそれぞれ形成されている。
【００２２】
図４及び図５を参照して、本実施形態例の半導体レーザ素子の作製方法を説明する。図４（ａ）から（ｃ）及び図５（ｄ）から（ｆ）は、それぞれ、本実施形態例の半導体レーザ素子を作製する際の各工程の断面図である。
先ず、図４（ａ）に示すように、ＭＯＣＶＤ法により、ｎ−ＩｎＰ基板２１上に、膜厚０．５μｍのｎ−ＩｎＰクラッド層２２、バンドギャップ波長が１．３μｍの組成の活性層ＳＣＨ−ＭＱＷ活性層２３、膜厚０．２μｍの第１のｐ−ＩｎＰクラッド層２４を、順次、積層する。
【００２３】
次に、図２（ａ）及び図４（ｂ）に示すように、フォトリソグラフィ技術及びＲＩＢＥ（Reactive Ion Beam Etching ）法を使ったドライエッチングにより、第１のｐ−ＩｎＰクラッド層２４をエッチングし、間隔Ｐ３．０μｍで、幅Ｗ０．３μｍ、深さＤ０．１５μｍの２本の細溝３３を形成する。
次に、図２（ｂ）及び図４（ｃ）に示すように、ＭＯＣＶＤ法により、膜厚０．１μｍのｐ−ＡｌＩｎＡｓ被酸化層２５を第１のｐ−ＩｎＰクラッド層２４上に細溝３３の溝壁に沿って成膜する。
【００２４】
続いて、図５（ｄ）に示すように、ｐ−ＡｌＩｎＡｓ被酸化層２５上に、更に、ＭＯＣＶＤ法により、膜厚２．０μｍの第２のｐ−ＩｎＰクラッド層２６、及び膜厚０．３μｍのｐ−ＧａＩｎＡｓコンタクト層２７を、順次、積層する。
【００２５】
次に、ＳｉＯ2膜をコンタクト層２７上に成膜し、パターニングしてエッチングマスク３５を形成する。
そして、図５（ｅ）に示すように、エッチングマスク３５を使って、コンタクト層２７、第２のｐ−ＩｎＰクラッド層２６、ｐ−ＡｌＩｎＡｓ被酸化層２５、及びｐ−ＩｎＰクラッド層２４をエッチングして、幅１０μｍのストライプ状リッジ３２に加工する。この時、リッジ３２の長手方向中心線が細溝３３の中点上に来るようにする。
【００２６】
次に、リッジ状に加工したものを、水蒸気中にて約５００℃の温度で１２０分間熱処理を施すことにより、ｐ−ＡｌＩｎＡｓ被酸化層２５を側面から酸化して、ｐ−ＡｌＩｎＡｓ被酸化層２５中のＡｌを選択的に酸化して、Ａｌ酸化層２８を形成する。この際、細溝３３が酸化反応の停止域の機能を果して、図２（ｂ）及び図５（ｆ）に示すように、Ａｌの選択的酸化は、細溝３３の外側溝壁で停止する。
次に、窓３４のリッジ上部を除く部分に、ＳｉＮｘ膜２９を形成した後、ｎ−ＩｎＰ基板２１を１００μｍ程度の厚さに研磨し、ｐ電極３０及びｎ側電極３１をそれぞれ形成する。
以上の工程を経て、図１に示す半導体レーザ素子２０を作製することができる。
【００２７】
本実施形態例では、例えば、Ａｌ酸化層の層幅を３．０μｍにするために、間隔３．０μｍの細溝３３を形成した場合、電流注入領域の幅を２．８μｍ以上３．２μｍ以下の範囲に収めることができる。
一方、従来の半導体レーザ素子では、酸化工程でのＡｌＩｎＡｓ層の酸化幅のばらつきが片側で±０．２５μｍ程度であるから、電流注入領域の幅は、２．５μｍ以上３．５μｍ以下の範囲で変動し、ばらつきが大きい。
従って、本実施形態例の半導体レーザ素子では、しきい値電流等のレーザ特性のばらつきが、従来の半導体レーザ素子に比べて小さい。
【００２８】
尚、細溝３３の深さや幅は、ＡｌＩｎＡｓ被酸化層２５の厚さ、Ａｌ酸化層２８からなる電流狭窄領域と活性層２３との距離等によって異なる寸法であって、本実施形態例で採用した寸法に限定されるものではない。
また、本実施形態例では、積層面に垂直方向の酸化距離のばらつきを調整する手段として、片側に１本の細溝３３を形成しているが、これに限らず、複数本の細溝、例えば図３に示すように、片側３本の細溝３６を形成しても良い。この時の細溝のピッチ、各細溝の幅、深さは、ＡｌＩｎＡｓ被酸化層の厚さ、酸化層電流狭窄層と活性層との距離等によって異なる。
また、細溝の形状に関しても、本実施形態例で示したチャンネル状の細溝３３に限らず、例えばＵ字状のものでも、Ｖ字状のものでも良い。
【００２９】
【発明の効果】
本発明によれば、Ａｌを含む化合物半導体層の下地層に細溝を設け、次いでＡｌを含む化合物半導体層を下地層上及び細溝内の溝壁上に成膜することにより、Ａｌを含む化合物半導体層を酸化する際、細溝の外側に延在するＡｌを含む化合物半導体層のみを酸化することができる。即ち、細溝の酸化距離のばらつき調整機能によって、Ａｌを含む化合物半導体層の酸化反応の積層面に垂直方向での進行を確実に制御することができるので、積層面に垂直な方向でのＡｌ酸化層幅がばらつかない。
よって、電流注入領域幅のばらつきを抑制して、レーザ特性のばらつきを低減することができる。
【図面の簡単な説明】
【図１】実施形態例の半導体レーザ素子の構成を示す断面図である。
【図２】図２（ａ）及び（ｂ）は、それぞれ、図１のＡ部の第１のｐ−ＩｎＰクラッド層の細溝及びｐ−ＡｌＩｎＡｓ被酸化層の拡大断面図である。
【図３】細溝の別の例を示す断面図である。
【図４】図４（ａ）から（ｃ）は、それぞれ、実施形態例の半導体レーザ素子を作製する際の各工程の断面図である。
【図５】図５（ｄ）から（ｆ）は、それぞれ、図４（ｃ）に続いて、実施形態例の半導体レーザ素子を作製する際の各工程の断面図である。
【図６】従来の半導体レーザ素子の断面図である。
【図７】図７（ａ）から（ｃ）は、それぞれ、従来の半導体レーザ素子を作製する際の工程毎の断面図である。
【符号の説明】
１ ｎ−ＩｎＰ基板
２ ｎ−ＩｎＰクラッド層
３ ＳＣＨ−ＭＱＷ活性層
４ 第１のｐ−ＩｎＰクラッド層
５ ｐ−ＡｌＩｎＡｓ層
６ 第２のｐ−ＩｎＰクラッド層
７ ｐ−ＧａＩｎＡｓコンタクト層
８ Ａｌ酸化層
９ ＳｉＮX 膜
１０ ｐ側電極
１１ ｎ側電極
１２ ストライプ状リッジ
１３ 窓
１４ マスク
１５ 従来の半導体レーザ素子
２０ 実施形態例の半導体レーザ素子
２１ ｎ−ＩｎＰ基板
２２ ｎ−ＩｎＰクラッド層
２３ ＳＣＨ−ＭＱＷ活性層
２４ 第１のｐ−ＩｎＰクラッド層
２５ ｐ−ＡｌＩｎＡｓ被酸化層
２６ 第２のｐ−ＩｎＰクラッド層
２７ ｐ−ＧａＩｎＡｓコンタクト層
２８ Ａｌ酸化層
２９ ＳｉＮX 膜
３０ ｐ側電極
３１ ｎ側電極
３２ ストライプ状リッジ
３３ 細溝
３４ 窓
３５ マスク
３６ 細溝
Claims (3)
- Ａｌを含む化合物半導体層のＡｌを選択的に酸化してなるＡｌ酸化層によって形成された電流狭窄領域を活性層の上側の下地層上で、かつ、ストライプ状電流注入領域を挟んで、ストライプ状リッジ内の両側部にそれぞれに備える半導体レーザ素子において、
少なくとも１本の細溝が、Ａｌを含む化合物半導体層の下地層の上面に各電流狭窄領域の内縁に沿って形成され、
Ａｌを含む化合物半導体層が、下地層の細溝の溝壁上に溝壁に沿って、及び、溝壁上に連続して下地層上に設けられ、
前記ストライプ状リッジの中心から最外側の細溝の外側に延在するＡｌを含む化合物半導体層は、Ａｌが選択的に酸化されたＡｌ酸化層に転化して電流狭窄領域を構成し、
前記ストライプ状リッジの中心から最内側の細溝の内側に延在するＡｌを含む化合物半導体層は、Ａｌが未酸化の電流注入領域を構成することを特徴とする半導体レーザ素子。 - Ａｌを含む化合物半導体層のＡｌを選択的に酸化してなるＡｌ酸化層によって形成された電流狭窄領域を活性層の上側の下地層上で、かつ、電流注入領域を囲んでエアポストの外周部に備える半導体レーザ素子において、
少なくとも１本の細溝が、Ａｌを含む化合物半導体層の下地層の上面に電流狭窄領域の内縁に沿って形成され、
Ａｌを含む化合物半導体層が、下地層の細溝の溝壁上に溝壁に沿って、及び、溝壁上に連続して下地層上に設けられ、
前記エアポストの中心から最外側の細溝の外側に延在するＡｌを含む化合物半導体層は、Ａｌが選択的に酸化されたＡｌ酸化層に転化して電流狭窄領域を構成し、
前記エアポストの中心から最内側の細溝の内側に延在するＡｌを含む化合物半導体層は、Ａｌが未酸化の電流注入領域を構成することを特徴とする半導体レーザ素子。 - 細溝内の対向する溝側壁にそれぞれ設けられたＡｌを含む化合物半導体層は、埋め込み層によって相互に離隔していることを特徴とする請求項１又は２に記載の半導体レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27843099A JP4550189B2 (ja) | 1999-09-30 | 1999-09-30 | 半導体レーザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27843099A JP4550189B2 (ja) | 1999-09-30 | 1999-09-30 | 半導体レーザ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102687A JP2001102687A (ja) | 2001-04-13 |
| JP4550189B2 true JP4550189B2 (ja) | 2010-09-22 |
Family
ID=17597248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27843099A Expired - Fee Related JP4550189B2 (ja) | 1999-09-30 | 1999-09-30 | 半導体レーザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4550189B2 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104239A (ja) * | 1996-06-17 | 1998-01-06 | Furukawa Electric Co Ltd:The | 半導体発光素子 |
| JPH10125999A (ja) * | 1996-09-02 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 面発光半導体レーザおよびその製造方法 |
| JPH10163194A (ja) * | 1996-11-26 | 1998-06-19 | Xerox Corp | 多層半導体構造体の酸化制御方法 |
| JPH1187837A (ja) * | 1997-09-08 | 1999-03-30 | Fujitsu Ltd | 半導体レーザ及びその製造方法 |
| JPH11145567A (ja) * | 1997-09-26 | 1999-05-28 | Xerox Corp | 半導体レーザアレー |
| JPH11186652A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | 半導体レーザの製造方法および半導体レーザ |
| JP2001053385A (ja) * | 1999-08-12 | 2001-02-23 | Nec Corp | 半導体レーザ素子 |
-
1999
- 1999-09-30 JP JP27843099A patent/JP4550189B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104239A (ja) * | 1996-06-17 | 1998-01-06 | Furukawa Electric Co Ltd:The | 半導体発光素子 |
| JPH10125999A (ja) * | 1996-09-02 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 面発光半導体レーザおよびその製造方法 |
| JPH10163194A (ja) * | 1996-11-26 | 1998-06-19 | Xerox Corp | 多層半導体構造体の酸化制御方法 |
| JPH1187837A (ja) * | 1997-09-08 | 1999-03-30 | Fujitsu Ltd | 半導体レーザ及びその製造方法 |
| JPH11145567A (ja) * | 1997-09-26 | 1999-05-28 | Xerox Corp | 半導体レーザアレー |
| JPH11186652A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | 半導体レーザの製造方法および半導体レーザ |
| JP2001053385A (ja) * | 1999-08-12 | 2001-02-23 | Nec Corp | 半導体レーザ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001102687A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8716044B2 (en) | Optical semiconductor device having ridge structure formed on active layer containing P-type region and its manufacture method | |
| US7061954B2 (en) | Semiconductor optical waveguide structure | |
| JPH04100291A (ja) | 半導体装置の製造方法および、光半導体装置の製造方法 | |
| JPH09139550A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
| US20070153856A1 (en) | Semiconductor laser device | |
| JPH09199790A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH10233556A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| EP2169792B1 (en) | Semiconductor laser and method for manufacturing the same | |
| JP2863677B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP4550189B2 (ja) | 半導体レーザ素子 | |
| US7508857B2 (en) | Semiconductor laser diode and method of manufacturing the same | |
| JP3501676B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2000188441A (ja) | 光半導体装置及びその製造方法 | |
| JP2003046193A (ja) | 半導体レーザおよびその製造方法 | |
| KR100584376B1 (ko) | 산화 차단층들을 갖는 레이저 다이오드의 제작 방법 | |
| JPH11223739A (ja) | 集積型光回路素子及びその製造方法 | |
| EP1049221A1 (en) | Semiconductor laser device | |
| JP2000208872A (ja) | 半導体素子及びその製造方法 | |
| JPH0433380A (ja) | 半導体発光素子およびその製造方法 | |
| JP5025898B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2005158953A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2000147284A (ja) | 半導体光導波路及びその作製方法 | |
| JPH0677605A (ja) | 半導体光素子及びその製造方法 | |
| JP4652493B2 (ja) | 半導体レーザ素子及びその作製方法 | |
| JPH1022572A (ja) | 光ガイド層に回折格子が形成されている半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100128 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100409 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |