JP4550189B2 - 半導体レーザ素子 - Google Patents
半導体レーザ素子 Download PDFInfo
- Publication number
- JP4550189B2 JP4550189B2 JP27843099A JP27843099A JP4550189B2 JP 4550189 B2 JP4550189 B2 JP 4550189B2 JP 27843099 A JP27843099 A JP 27843099A JP 27843099 A JP27843099 A JP 27843099A JP 4550189 B2 JP4550189 B2 JP 4550189B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- narrow groove
- groove
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、Al酸化層により形成された内部電流狭窄構造を有する半導体レーザ素子に関し、更に詳細には、ウエハ面内及びウエハ間で、又は半導体レーザ素子のバッチ式製造のウエハ・ロット間で、レーザ特性がばらつかないようにした構成を備えた半導体レーザ素子に関するものである。
【0002】
【従来の技術】
半導体レーザ素子では、Alを含む半導体層を発光領域の積層構造の一部として成膜し、Alを含む半導体層中のAlを選択的に酸化させてAl酸化層を形成し、そのAl酸化層を電流ブロッキング層、即ち電流狭窄構造として用いることが行われている。
【0003】
ここで、図6を参照して、Al酸化層を電流ブロッキング層として用いた従来のストライプ状リッジ型半導体レーザ素子の構成を説明する。図6は従来の半導体レーザ素子の断面模式図である。
従来の半導体レーザ素子15は、端面発光型の半導体レーザ素子であって、基本的には、図6に示すように、厚さ約100μm のn−InP基板1と、n−InP基板1上に順次形成された、n−InPクラッド層2、SCH−MQW活性層3、第1のp−InPクラッド層4、p−AlInAs被酸化層5、第2のp−InPクラッド層6、及びp−GaInAsコンタクト層7からなる積層構造を備えている。
積層構造のうち、第1のp−InPクラッド層4、p−AlInAs被酸化層5、第2のp−InPクラッド層6、及びp−GaInAsコンタクト層7は、幅が約10μmのストライプ状リッジ12として形成されている。
また、p−AlInAs被酸化層5のリッジ側面部は、Alが選択的に酸化されたAl酸化層8となっている。
【0004】
窓13であるリッジ上部の領域を除く領域上にSiNX 膜9が保護膜として形成されている。そして、p側電極10が、リッジ上部の窓13の領域を含めてSiNX 膜9上に、及びn側電極11がn−InP基板裏面にそれぞれ形成されている。
【0005】
本半導体レーザ素子15では、Al酸化層8が電気的絶縁特性を有すると共に光学的にも屈折率が低下しているので、Al酸化膜8により電流及び光の閉じ込めの双方を行うことができる優れた閉じ込め構造が形成されている。
【0006】
次に、図7を参照して、従来の半導体レーザ素子15の作製方法を説明する。
図7(a)から(c)は、それぞれ、従来の半導体レーザ素子15を作製する際の工程毎の基板断面を示す縦断面図である。
先ず、MOCVD法により、n−InP基板1上に、順次、n−InPクラッド層2、SCH−MQW活性層3、第1のp−InPクラッド層4、p−AlInAs被酸化層5、第2のp−InPクラッド層6、及びp−GaInAsコンタクト層7を成膜して、図7(a)に示すように、積層構造を形成する。
次に、SiO2膜からなるマスク14をコンタクト層7上に形成し、続いてマスク14を使って、コンタクト層7、第2のp−InPクラッド層6、p−AlInAs被酸化層5、及び第1のp−InPクラッド層4をエッチングして除去し、図7(b)に示すように、幅10μmのストライプ状リッジを形成する。
次に、マスク14を残したままで、水蒸気中にて、約500℃の温度で150分間熱処理を施すことにより、p−AlInAs被酸化層5のAlをリッジ側面から選択的に酸化させ、図7(c)に示すように、Al酸化層8を形成する。
【0007】
次に、窓13とするリッジ上部の領域を除く領域上にSiNX 膜9を保護膜として形成する。続いて、n−InP基板1の厚さが100μm程度の厚さになるように基板裏面を研磨し、p側電極10をリッジ上部の窓13の領域を含めてSiNX 膜9上に、及びn側電極11を基板裏面にそれぞれ形成する。
【0008】
半導体レーザ素子の上述した作製方法は、閉じ込め構造の形成を除き、基本的には、通常のリッジ型の端面発光型半導体レーザ素子の作製方法と同じであるものの、次の利点を有する。
即ち、上述した作製方法では、p−AlInAs被酸化層5を結晶成長させ、次いで酸化させる、一回の結晶成長及び酸化工程にて、閉じ込め構造を形成することができるので、p−半導体層とn−半導体層とを成膜して、リッジ構造を埋め込み、p−n接合分離により形成した通常の閉じ込め構造の形成方法に比べて、製造工程が簡単で、素子の歩留まり向上や低コスト化が期待できる。
【0009】
【発明が解決しようとする課題】
しかし、上述したAl酸化層を電流ブロッキング層とした従来の半導体レーザ素子には、枚葉式で半導体レーザ素子を製造する際のウエハ間で、又は複数枚のウエハにバッチ式で半導体レーザ素子を製造する際のウエハ・ロット間で、しきい値電流等のレーザ特性にばらつきが生じるという問題があった。
【0010】
そこで、本発明の目的は、しきい値電流等のレーザ特性にばらつきが生じないような構成を備えた半導体レーザ素子を提供することである。
【0011】
【課題を解決するための手段】
本発明者は、Al酸化層を電流ブロッキング層とした従来の半導体レーザ素子で、しきい値電流等のレーザ特性がばらつく原因を調べ、次のことを見い出した。
AlInAs被酸化層を酸化してAl酸化層に転化する工程では、酸化反応の領域的進行を停止する停止機構が設けられていないので、従来、酸化反応の時間を調整することによって、Al酸化層の酸化層幅を制御していたが、時間調整による酸化反応の制御は難しく、ウエハ間で、更にはバッチ製造のウエハ・ロット間で、Al酸化層の酸化層幅にばらつきが生じることが判った。
そして、Al酸化層を電流ブロッキング層とする半導体レーザ素子では、Al酸化層の幅が、即ち電流注入領域の幅となるため、Al酸化層の幅がばらつくと、電流注入領域の幅がばらつき、従ってレーザ特性に直接ばらつきが反映されてしまい、結果的に、しきい値電流等のレーザ特性にばらつきが生じることが判った。
【0012】
ところで、AlInAs被酸化層を成膜し、続いて必要な層幅を残すようにしてAlInAs被酸化層をエッチングにより除去し、その上に所定の化合物半導体層を結晶成長させた後、AlInAs被酸化層を酸化することにより、必要な幅のAl酸化層を形成する方法も提案されている。
しかし、この方法では、Alを含む被酸化層を大気中に暴露するため、Alを含む被酸化層が大気中の酸素により自然酸化するために、再成長界面で転位が発生し、良好な結晶成長を行うことが難しいという問題があった。
【0013】
そこで、上記目的を達成するために、本発明に係る半導体レーザ素子は、Alを含む化合物半導体層のAlを選択的に酸化してなるAl酸化層によって形成された電流狭窄領域を活性層の上側の下地層上で、かつ、ストライプ状電流注入領域を挟んで、ストライプ状リッジ内の両側部にそれぞれに備える半導体レーザ素子において、
少なくとも1本の細溝が、Alを含む化合物半導体層の下地層の上面に各電流狭窄領域の内縁に沿って形成され、
Alを含む化合物半導体層が、下地層の細溝の溝壁上に溝壁に沿って、及び、溝壁上に連続して下地層上に設けられ、
前記ストライプ状リッジの中心から最外側の細溝の外側に延在するAlを含む化合物半導体層は、Alが選択的に酸化されたAl酸化層に転化して電流狭窄領域を構成し、
前記ストライプ状リッジの中心から最内側の細溝の内側に延在するAlを含む化合物半導体層は、Alが未酸化の電流注入領域を構成することを特徴としている。
また、本発明に係る半導体レーザ素子は、Alを含む化合物半導体層のAlを選択的に酸化してなるAl酸化層によって形成された電流狭窄領域を活性層の上側の下地層上で、かつ、電流注入領域を囲んでエアポストの外周部に備える半導体レーザ素子において、
少なくとも1本の細溝が、Alを含む化合物半導体層の下地層の上面に電流狭窄領域の内縁に沿って形成され、
Alを含む化合物半導体層が、下地層の細溝の溝壁上に溝壁に沿って、及び、溝壁上に連続して下地層上に設けられ、
前記エアポストの中心から最外側の細溝の外側に延在するAlを含む化合物半導体層は、Alが選択的に酸化されたAl酸化層に転化して電流狭窄領域を構成し、
前記エアポストの中心から最内側の細溝の内側に延在するAlを含む化合物半導体層は、Alが未酸化の電流注入領域を構成することを特徴としている。
【0014】
本発明は、Al酸化層によって形成された電流狭窄領域を備える半導体レーザ素子である限り適用でき、例えばストライプ状リッジ型の端面発光型半導体レーザ素子にも、エアポスト型の面発光型半導体レーザ素子にも適用できる。
即ち、ストライプ状電流注入領域を挟んで、ストライプ状リッジ内の両側部にそれぞれ電流狭窄領域を有する半導体レーザ素子にあっては、
少なくとも1本の細溝が、各電流狭窄領域の内縁に沿って下地層の上面に形成されている。
また、電流注入領域を囲んでエアポストの外周部に電流狭窄領域を有する半導体レーザにあっては、
少なくとも1本の細溝が、電流狭窄領域の内周縁に沿って下地層の上面に形成されている。
【0015】
本発明では、Alを含む化合物半導体層の下地層に細溝を設け、次いでAlを含む化合物半導体層を下地層上及び細溝内の溝壁上に成膜することにより、Alを含む化合物半導体層を酸化する際、細溝の外側に延在するAlを含む化合物半導体層のみを酸化することができる。
それは、細溝に沿って設けられているAlを含む化合物半導体層の長さ(酸化長さ)は、細溝と同じ幅で、細溝の外側の平坦なAlを含む化合物半導体層の長さ(酸化長さ)と比較した場合、溝壁の高さの両側分だけ長いので、Alを含む化合物半導体層中のAlを選択的に酸化させてAl酸化層を生成する際、細溝の外側に比べて、酸化に要する時間がそれだけ長くなる。よって、Alを含む化合物半導体層の酸化速度がばらついた場合でも、細溝の酸化距離の調整機能によって、Al酸化層の生成は、細溝内で停止し、細溝を越えて内側には進行しないからである。
従って、細溝の位置、寸法を調整することにより、Al酸化層幅がばらつかないように、Alを含む化合物半導体層の酸化反応の領域的進行を確実に制御することができる。よって、電流注入領域幅のばらつきを抑制し、レーザ特性のばらつきを低減することができる。
【0016】
本発明の好適な実施態様では、細溝内の対向する溝側壁にそれぞれ設けられたAlを含む化合物半導体層は、埋め込み層によって相互に離隔している。これにより、本発明の効果が一層確実になる。
【0017】
細溝の寸法、即ち深さ及び幅は、また、細溝が複数本のときの細溝間のピッチは、Alを含む化合物半導体層の厚さ、及び、Al酸化層からなる電流狭窄領域と活性層との距離によって異なるので、適宜、半導体レーザ素子の構造に応じて設定すべきものである。
また、本発明では、電流狭窄領域の内縁に沿って設ける細溝は、酸化距離を長くするためのものであるから、その数は、1本又は複数本であって、本数に制約はない。しかし、製造面上の制約等と効果の比較から、現実的には、3本位までのことが多い。
また、細溝の形状は、酸化距離を長くできる限り形状に制約はなく、チャンネル状の細溝に限らず、例えばU字状のものでも、V字状のものでも良い。
【0018】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例
本実施形態例は、本発明に係る半導体レーザ素子の実施形態の一例であって、図1は本実施形態例の半導体レーザ素子の構成を示す断面図、及び図2(a)及び(b)はA部の第1のp−InPクラッド層の細溝及びp−AlInAs被酸化層の拡大断面図である。図3は、細溝の別の例を示す断面図である。
本実施形態例の半導体レーザ素子20は、ストライプ状リッジ型の端面発光型半導体レーザ素子であって、図1に示すように、厚さ約100μm のn−InP基板21上に順次形成された、膜厚0.5μmのn−InPクラッド層22、バンドギャップ波長が1.3μmの組成のSCH−MQW活性層23、膜厚0.2μmの第1のp−InPクラッド層24、膜厚0.1μmのp−AlInAs被酸化層25、膜厚2.0μmの第2のp−InPクラッド層26、及び膜厚0.3μmのp−GaInAsコンタクト層27からなる積層構造を備えている。
【0019】
積層構造のうち、第1のp−InPクラッド層24、p−AlInAs被酸化層25、第2のp−InPクラッド層26、及びp−GaInAsコンタクト層27は、幅が約10μmのストライプ状リッジ32として形成されている。
【0020】
第1のp−InPクラッド層24の上面には、2本の細溝33がリッジ32の延在方向と平行に相互に離隔した形成されていて、p−AlInAs被酸化層25は、図2(a)に示すように、第1のp−InPクラッド層24の2本の細溝33の溝壁上、及び、第1のp−InPクラッド層24上に成膜されている。
細溝33の間隔(ピッチ)Pは、3.0μmのであって、2本の細溝33間の中点は、電流注入領域(窓34)の長手方向中心線の直下にある。また、細溝33の溝深さD及び溝幅Wは、それぞれ、0.15μm及び0.3μmである。
そして、図2(b)に示すように、リッジ側面から細溝33の外側の溝壁までのp−AlInAs被酸化層25は、Alが選択的に酸化されたAl酸化層28となっている。一方、2本の細溝33の間のp−AlInAs被酸化層25は未酸化のままである。
【0021】
窓34であるリッジ上部の領域を除く領域上にSiNX 膜29が保護膜として形成されている。そして、p側電極30が、リッジ上部の窓33の領域を含めてSiNX 膜29上に、及びn側電極31がn−InP基板21の裏面にそれぞれ形成されている。
【0022】
図4及び図5を参照して、本実施形態例の半導体レーザ素子の作製方法を説明する。図4(a)から(c)及び図5(d)から(f)は、それぞれ、本実施形態例の半導体レーザ素子を作製する際の各工程の断面図である。
先ず、図4(a)に示すように、MOCVD法により、n−InP基板21上に、膜厚0.5μmのn−InPクラッド層22、バンドギャップ波長が1.3μmの組成の活性層SCH−MQW活性層23、膜厚0.2μmの第1のp−InPクラッド層24を、順次、積層する。
【0023】
次に、図2(a)及び図4(b)に示すように、フォトリソグラフィ技術及びRIBE(Reactive Ion Beam Etching )法を使ったドライエッチングにより、第1のp−InPクラッド層24をエッチングし、間隔P3.0μmで、幅W0.3μm、深さD0.15μmの2本の細溝33を形成する。
次に、図2(b)及び図4(c)に示すように、MOCVD法により、膜厚0.1μmのp−AlInAs被酸化層25を第1のp−InPクラッド層24上に細溝33の溝壁に沿って成膜する。
【0024】
続いて、図5(d)に示すように、p−AlInAs被酸化層25上に、更に、MOCVD法により、膜厚2.0μmの第2のp−InPクラッド層26、及び膜厚0.3μmのp−GaInAsコンタクト層27を、順次、積層する。
【0025】
次に、SiO2膜をコンタクト層27上に成膜し、パターニングしてエッチングマスク35を形成する。
そして、図5(e)に示すように、エッチングマスク35を使って、コンタクト層27、第2のp−InPクラッド層26、p−AlInAs被酸化層25、及びp−InPクラッド層24をエッチングして、幅10μmのストライプ状リッジ32に加工する。この時、リッジ32の長手方向中心線が細溝33の中点上に来るようにする。
【0026】
次に、リッジ状に加工したものを、水蒸気中にて約500℃の温度で120分間熱処理を施すことにより、p−AlInAs被酸化層25を側面から酸化して、p−AlInAs被酸化層25中のAlを選択的に酸化して、Al酸化層28を形成する。この際、細溝33が酸化反応の停止域の機能を果して、図2(b)及び図5(f)に示すように、Alの選択的酸化は、細溝33の外側溝壁で停止する。
次に、窓34のリッジ上部を除く部分に、SiNx膜29を形成した後、n−InP基板21を100μm程度の厚さに研磨し、p電極30及びn側電極31をそれぞれ形成する。
以上の工程を経て、図1に示す半導体レーザ素子20を作製することができる。
【0027】
本実施形態例では、例えば、Al酸化層の層幅を3.0μmにするために、間隔3.0μmの細溝33を形成した場合、電流注入領域の幅を2.8μm以上3.2μm以下の範囲に収めることができる。
一方、従来の半導体レーザ素子では、酸化工程でのAlInAs層の酸化幅のばらつきが片側で±0.25μm程度であるから、電流注入領域の幅は、2.5μm以上3.5μm以下の範囲で変動し、ばらつきが大きい。
従って、本実施形態例の半導体レーザ素子では、しきい値電流等のレーザ特性のばらつきが、従来の半導体レーザ素子に比べて小さい。
【0028】
尚、細溝33の深さや幅は、AlInAs被酸化層25の厚さ、Al酸化層28からなる電流狭窄領域と活性層23との距離等によって異なる寸法であって、本実施形態例で採用した寸法に限定されるものではない。
また、本実施形態例では、積層面に垂直方向の酸化距離のばらつきを調整する手段として、片側に1本の細溝33を形成しているが、これに限らず、複数本の細溝、例えば図3に示すように、片側3本の細溝36を形成しても良い。この時の細溝のピッチ、各細溝の幅、深さは、AlInAs被酸化層の厚さ、酸化層電流狭窄層と活性層との距離等によって異なる。
また、細溝の形状に関しても、本実施形態例で示したチャンネル状の細溝33に限らず、例えばU字状のものでも、V字状のものでも良い。
【0029】
【発明の効果】
本発明によれば、Alを含む化合物半導体層の下地層に細溝を設け、次いでAlを含む化合物半導体層を下地層上及び細溝内の溝壁上に成膜することにより、Alを含む化合物半導体層を酸化する際、細溝の外側に延在するAlを含む化合物半導体層のみを酸化することができる。即ち、細溝の酸化距離のばらつき調整機能によって、Alを含む化合物半導体層の酸化反応の積層面に垂直方向での進行を確実に制御することができるので、積層面に垂直な方向でのAl酸化層幅がばらつかない。
よって、電流注入領域幅のばらつきを抑制して、レーザ特性のばらつきを低減することができる。
【図面の簡単な説明】
【図1】実施形態例の半導体レーザ素子の構成を示す断面図である。
【図2】図2(a)及び(b)は、それぞれ、図1のA部の第1のp−InPクラッド層の細溝及びp−AlInAs被酸化層の拡大断面図である。
【図3】細溝の別の例を示す断面図である。
【図4】図4(a)から(c)は、それぞれ、実施形態例の半導体レーザ素子を作製する際の各工程の断面図である。
【図5】図5(d)から(f)は、それぞれ、図4(c)に続いて、実施形態例の半導体レーザ素子を作製する際の各工程の断面図である。
【図6】従来の半導体レーザ素子の断面図である。
【図7】図7(a)から(c)は、それぞれ、従来の半導体レーザ素子を作製する際の工程毎の断面図である。
【符号の説明】
1 n−InP基板
2 n−InPクラッド層
3 SCH−MQW活性層
4 第1のp−InPクラッド層
5 p−AlInAs層
6 第2のp−InPクラッド層
7 p−GaInAsコンタクト層
8 Al酸化層
9 SiNX 膜
10 p側電極
11 n側電極
12 ストライプ状リッジ
13 窓
14 マスク
15 従来の半導体レーザ素子
20 実施形態例の半導体レーザ素子
21 n−InP基板
22 n−InPクラッド層
23 SCH−MQW活性層
24 第1のp−InPクラッド層
25 p−AlInAs被酸化層
26 第2のp−InPクラッド層
27 p−GaInAsコンタクト層
28 Al酸化層
29 SiNX 膜
30 p側電極
31 n側電極
32 ストライプ状リッジ
33 細溝
34 窓
35 マスク
36 細溝
Claims (3)
- Alを含む化合物半導体層のAlを選択的に酸化してなるAl酸化層によって形成された電流狭窄領域を活性層の上側の下地層上で、かつ、ストライプ状電流注入領域を挟んで、ストライプ状リッジ内の両側部にそれぞれに備える半導体レーザ素子において、
少なくとも1本の細溝が、Alを含む化合物半導体層の下地層の上面に各電流狭窄領域の内縁に沿って形成され、
Alを含む化合物半導体層が、下地層の細溝の溝壁上に溝壁に沿って、及び、溝壁上に連続して下地層上に設けられ、
前記ストライプ状リッジの中心から最外側の細溝の外側に延在するAlを含む化合物半導体層は、Alが選択的に酸化されたAl酸化層に転化して電流狭窄領域を構成し、
前記ストライプ状リッジの中心から最内側の細溝の内側に延在するAlを含む化合物半導体層は、Alが未酸化の電流注入領域を構成することを特徴とする半導体レーザ素子。 - Alを含む化合物半導体層のAlを選択的に酸化してなるAl酸化層によって形成された電流狭窄領域を活性層の上側の下地層上で、かつ、電流注入領域を囲んでエアポストの外周部に備える半導体レーザ素子において、
少なくとも1本の細溝が、Alを含む化合物半導体層の下地層の上面に電流狭窄領域の内縁に沿って形成され、
Alを含む化合物半導体層が、下地層の細溝の溝壁上に溝壁に沿って、及び、溝壁上に連続して下地層上に設けられ、
前記エアポストの中心から最外側の細溝の外側に延在するAlを含む化合物半導体層は、Alが選択的に酸化されたAl酸化層に転化して電流狭窄領域を構成し、
前記エアポストの中心から最内側の細溝の内側に延在するAlを含む化合物半導体層は、Alが未酸化の電流注入領域を構成することを特徴とする半導体レーザ素子。 - 細溝内の対向する溝側壁にそれぞれ設けられたAlを含む化合物半導体層は、埋め込み層によって相互に離隔していることを特徴とする請求項1又は2に記載の半導体レーザ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27843099A JP4550189B2 (ja) | 1999-09-30 | 1999-09-30 | 半導体レーザ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27843099A JP4550189B2 (ja) | 1999-09-30 | 1999-09-30 | 半導体レーザ素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001102687A JP2001102687A (ja) | 2001-04-13 |
JP4550189B2 true JP4550189B2 (ja) | 2010-09-22 |
Family
ID=17597248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27843099A Expired - Fee Related JP4550189B2 (ja) | 1999-09-30 | 1999-09-30 | 半導体レーザ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4550189B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH104239A (ja) * | 1996-06-17 | 1998-01-06 | Furukawa Electric Co Ltd:The | 半導体発光素子 |
JPH10125999A (ja) * | 1996-09-02 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 面発光半導体レーザおよびその製造方法 |
JPH10163194A (ja) * | 1996-11-26 | 1998-06-19 | Xerox Corp | 多層半導体構造体の酸化制御方法 |
JPH1187837A (ja) * | 1997-09-08 | 1999-03-30 | Fujitsu Ltd | 半導体レーザ及びその製造方法 |
JPH11145567A (ja) * | 1997-09-26 | 1999-05-28 | Xerox Corp | 半導体レーザアレー |
JPH11186652A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | 半導体レーザの製造方法および半導体レーザ |
JP2001053385A (ja) * | 1999-08-12 | 2001-02-23 | Nec Corp | 半導体レーザ素子 |
-
1999
- 1999-09-30 JP JP27843099A patent/JP4550189B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH104239A (ja) * | 1996-06-17 | 1998-01-06 | Furukawa Electric Co Ltd:The | 半導体発光素子 |
JPH10125999A (ja) * | 1996-09-02 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 面発光半導体レーザおよびその製造方法 |
JPH10163194A (ja) * | 1996-11-26 | 1998-06-19 | Xerox Corp | 多層半導体構造体の酸化制御方法 |
JPH1187837A (ja) * | 1997-09-08 | 1999-03-30 | Fujitsu Ltd | 半導体レーザ及びその製造方法 |
JPH11145567A (ja) * | 1997-09-26 | 1999-05-28 | Xerox Corp | 半導体レーザアレー |
JPH11186652A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | 半導体レーザの製造方法および半導体レーザ |
JP2001053385A (ja) * | 1999-08-12 | 2001-02-23 | Nec Corp | 半導体レーザ素子 |
Also Published As
Publication number | Publication date |
---|---|
JP2001102687A (ja) | 2001-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8716044B2 (en) | Optical semiconductor device having ridge structure formed on active layer containing P-type region and its manufacture method | |
US7061954B2 (en) | Semiconductor optical waveguide structure | |
JPH04100291A (ja) | 半導体装置の製造方法および、光半導体装置の製造方法 | |
JPH09139550A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
US20070153856A1 (en) | Semiconductor laser device | |
JPH10233556A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
JPH09199790A (ja) | 半導体レーザ装置およびその製造方法 | |
EP2169792B1 (en) | Semiconductor laser and method for manufacturing the same | |
JP2863677B2 (ja) | 半導体レーザ及びその製造方法 | |
JP4550189B2 (ja) | 半導体レーザ素子 | |
US7508857B2 (en) | Semiconductor laser diode and method of manufacturing the same | |
JP3501676B2 (ja) | 半導体レーザ装置の製造方法 | |
JP2000188441A (ja) | 光半導体装置及びその製造方法 | |
USRE45071E1 (en) | Semiconductor laser diode and method of manufacturing the same | |
JP2003046193A (ja) | 半導体レーザおよびその製造方法 | |
KR100584376B1 (ko) | 산화 차단층들을 갖는 레이저 다이오드의 제작 방법 | |
JPH11223739A (ja) | 集積型光回路素子及びその製造方法 | |
EP1049221A1 (en) | Semiconductor laser device | |
JP2000208872A (ja) | 半導体素子及びその製造方法 | |
JPH0433380A (ja) | 半導体発光素子およびその製造方法 | |
JP5025898B2 (ja) | 半導体レーザ素子の製造方法 | |
JP2005158953A (ja) | 半導体レーザ素子およびその製造方法 | |
JP2000147284A (ja) | 半導体光導波路及びその作製方法 | |
JPH0677605A (ja) | 半導体光素子及びその製造方法 | |
JP4652493B2 (ja) | 半導体レーザ素子及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100128 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100409 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100708 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |