JPH0575215A - 埋め込み型半導体レーザおよびその製造方法 - Google Patents
埋め込み型半導体レーザおよびその製造方法Info
- Publication number
- JPH0575215A JPH0575215A JP26326591A JP26326591A JPH0575215A JP H0575215 A JPH0575215 A JP H0575215A JP 26326591 A JP26326591 A JP 26326591A JP 26326591 A JP26326591 A JP 26326591A JP H0575215 A JPH0575215 A JP H0575215A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- dielectric film
- type inp
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 埋め込み型半導体レーザのリーク電流を大幅
に低減し、しきい値電流を小さくする。 【構成】 活性領域と電流阻止層の間に絶縁体である誘
電体膜を挿入、もしくはエアギャップを形成するように
した。
に低減し、しきい値電流を小さくする。 【構成】 活性領域と電流阻止層の間に絶縁体である誘
電体膜を挿入、もしくはエアギャップを形成するように
した。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は埋め込み型半導体レー
ザおよびその製造方法に関し、特にレーザ活性領域への
電流集中効果が高く、低しきい値電流を実現できる埋め
込み型半導体レーザおよびその製造方法に関するもので
ある。
ザおよびその製造方法に関し、特にレーザ活性領域への
電流集中効果が高く、低しきい値電流を実現できる埋め
込み型半導体レーザおよびその製造方法に関するもので
ある。
【０００２】
【従来の技術】図５は従来の半導体レーザの構造を示す
断面図であり、図において１はｐ型ＩｎＰ基板、２は厚
さ２μｍのｐ型ＩｎＰクラッド層、３は厚さ０．１３μ
ｍのＩｎＧａＡｓＰ活性層、４は厚さ２μｍのｎ型Ｉｎ
Ｐクラッド層、５はｐ型ＩｎＰ層、６はｎ型ＩｎＰ層、
７はｐ型ＩｎＰ層、８はｎ型ＩｎＰ層、９はｎ型ＩｎＧ
ａＡｓＰコンタクト層、１０はｐ側電極、１１はｎ側電
極、１２は活性領域を流れる電流、１３はリーク電流で
ある。
断面図であり、図において１はｐ型ＩｎＰ基板、２は厚
さ２μｍのｐ型ＩｎＰクラッド層、３は厚さ０．１３μ
ｍのＩｎＧａＡｓＰ活性層、４は厚さ２μｍのｎ型Ｉｎ
Ｐクラッド層、５はｐ型ＩｎＰ層、６はｎ型ＩｎＰ層、
７はｐ型ＩｎＰ層、８はｎ型ＩｎＰ層、９はｎ型ＩｎＧ
ａＡｓＰコンタクト層、１０はｐ側電極、１１はｎ側電
極、１２は活性領域を流れる電流、１３はリーク電流で
ある。
【０００３】次に製造方法について説明する。ｐ型Ｉｎ
Ｐ基板１上にｐ型ＩｎＰクラッド層２，ＩｎＧａＡｓＰ
活性層３，ｎ型ＩｎＰクラッド層４を順次成長させた
後、この半導体レーザの動作電流を下げ、発振するレー
ザのモードを安定させるために活性領域は図５(a) に示
すような幅１〜２μｍのメサ形状にエッチングする。
Ｐ基板１上にｐ型ＩｎＰクラッド層２，ＩｎＧａＡｓＰ
活性層３，ｎ型ＩｎＰクラッド層４を順次成長させた
後、この半導体レーザの動作電流を下げ、発振するレー
ザのモードを安定させるために活性領域は図５(a) に示
すような幅１〜２μｍのメサ形状にエッチングする。
【０００４】その後、この半導体レーザに加える駆動電
流が活性層３に有効に集中するように、活性層３を含む
メサの両側に液相成長法でｐ型ＩｎＰ層５，ｎ型ＩｎＰ
層６，ｐ型ＩｎＰ層７の各層を埋め込み成長した後、さ
らにｎ型ＩｎＰ層８，ｎ型ＩｎＧａＡｓＰコンタクト層
９を順次成長する。
流が活性層３に有効に集中するように、活性層３を含む
メサの両側に液相成長法でｐ型ＩｎＰ層５，ｎ型ＩｎＰ
層６，ｐ型ＩｎＰ層７の各層を埋め込み成長した後、さ
らにｎ型ＩｎＰ層８，ｎ型ＩｎＧａＡｓＰコンタクト層
９を順次成長する。
【０００５】最後に、ｐ側電極１０及びｎ側電極１１を
形成する。
形成する。
【０００６】この半導体レーザのような構造では、メサ
構造の両側は、基板１側から見るとｐｎｐｎ構造を形成
しており、半導体レーザ駆動時の電流阻止層として機能
するため、駆動電流のほとんど全てが図５(b) の１２に
示す経路、すなわちｐ型ＩｎＰクラッド層２，ＩｎＧａ
ＡｓＰ活性層３，ｎ型ＩｎＰクラッド層４という経路を
通り、活性領域に集中して流れることが期待される。
構造の両側は、基板１側から見るとｐｎｐｎ構造を形成
しており、半導体レーザ駆動時の電流阻止層として機能
するため、駆動電流のほとんど全てが図５(b) の１２に
示す経路、すなわちｐ型ＩｎＰクラッド層２，ＩｎＧａ
ＡｓＰ活性層３，ｎ型ＩｎＰクラッド層４という経路を
通り、活性領域に集中して流れることが期待される。
【０００７】次に動作について説明する。ｐ側電極１０
とｎ側電極１１の間に順方向電圧を印加する。この時、
ｎ型ＩｎＰ層６とｐ型ＩｎＰ層７は逆バイアスとなるの
で、この接合を通って流れる電流はほとんどなく、電流
の大部分は図５(b) の１２に示した経路を通り、活性層
３を含む活性領域に集中して流れることになる。
とｎ側電極１１の間に順方向電圧を印加する。この時、
ｎ型ＩｎＰ層６とｐ型ＩｎＰ層７は逆バイアスとなるの
で、この接合を通って流れる電流はほとんどなく、電流
の大部分は図５(b) の１２に示した経路を通り、活性層
３を含む活性領域に集中して流れることになる。
【０００８】活性層３に注入された電流はｐ型ＩｎＰク
ラッド層２とｎ型ＩｎＰクラッド層４の上下クラッド層
からなるダブルヘテロ接合内に閉じ込められるため、効
率良く光に変換され、レーザ発振に至る。
ラッド層２とｎ型ＩｎＰクラッド層４の上下クラッド層
からなるダブルヘテロ接合内に閉じ込められるため、効
率良く光に変換され、レーザ発振に至る。
【０００９】しかし、現実には図５(b) の１３に示すよ
うなパスのリーク電流が存在する。このリーク電流は発
光に寄与しない無効電流であり、半導体レーザのしきい
値電流を増加させる要因となっている。
うなパスのリーク電流が存在する。このリーク電流は発
光に寄与しない無効電流であり、半導体レーザのしきい
値電流を増加させる要因となっている。
【００１０】
【発明が解決しようとする課題】従来の埋め込み型半導
体レーザは以上のように構成されているので、埋め込み
層へのリーク電流のため、活性領域への電流注入効率が
低下し、しきい値電流が大きくなるという問題点があっ
た。
体レーザは以上のように構成されているので、埋め込み
層へのリーク電流のため、活性領域への電流注入効率が
低下し、しきい値電流が大きくなるという問題点があっ
た。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、埋め込み層へのリーク電流を防
止し、活性領域へのダメージを低減することにより、し
きい値電流を小さくできる埋め込み型半導体レーザを得
ることを目的としており、さらに、この埋め込み型半導
体レーザに適した製造方法を提供することを目的とす
る。
ためになされたもので、埋め込み層へのリーク電流を防
止し、活性領域へのダメージを低減することにより、し
きい値電流を小さくできる埋め込み型半導体レーザを得
ることを目的としており、さらに、この埋め込み型半導
体レーザに適した製造方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】この発明に係る埋め込み
型半導体レーザは、活性領域と電流阻止層との間に誘電
体膜を挿入したものである。更にこの発明に係る製造方
法は、活性領域に隣接して誘電体膜を形成する工程と、
該誘電体膜に隣接して電流阻止層を液相成長法により形
成する工程とを含むものである。
型半導体レーザは、活性領域と電流阻止層との間に誘電
体膜を挿入したものである。更にこの発明に係る製造方
法は、活性領域に隣接して誘電体膜を形成する工程と、
該誘電体膜に隣接して電流阻止層を液相成長法により形
成する工程とを含むものである。
【００１３】また、この発明に係る埋め込み型半導体レ
ーザは、活性領域に隣接して形成した誘電体膜と電流阻
止層との間に上下クラッド層と同種の高抵抗半導体層を
備えたものである。更にこの発明に係る製造方法は、活
性領域に隣接して上下クラッド層と同種の高抵抗半導体
層を形成し、該高抵抗半導体層に隣接して誘電体膜を形
成し、該誘電体膜に隣接して電流阻止層を液相成長法に
より形成する工程とを含むものである。
ーザは、活性領域に隣接して形成した誘電体膜と電流阻
止層との間に上下クラッド層と同種の高抵抗半導体層を
備えたものである。更にこの発明に係る製造方法は、活
性領域に隣接して上下クラッド層と同種の高抵抗半導体
層を形成し、該高抵抗半導体層に隣接して誘電体膜を形
成し、該誘電体膜に隣接して電流阻止層を液相成長法に
より形成する工程とを含むものである。
【００１４】さらに、この発明に係る埋め込み型半導体
レーザは、活性領域と電流阻止層との間にエアギャップ
を備えたものである。更にこの発明に係る製造方法は、
活性領域に隣接して誘電体膜を形成し、該誘電体膜に隣
接して電流阻止層を液相成長法により形成した後、選択
的に前記誘電体膜を除去してエアギャップを形成する工
程とを含むものである。
レーザは、活性領域と電流阻止層との間にエアギャップ
を備えたものである。更にこの発明に係る製造方法は、
活性領域に隣接して誘電体膜を形成し、該誘電体膜に隣
接して電流阻止層を液相成長法により形成した後、選択
的に前記誘電体膜を除去してエアギャップを形成する工
程とを含むものである。
【００１５】さらに、この発明に係る埋め込み型半導体
レーザの製造方法は、活性領域の側面および上面をすべ
て覆うように誘電体膜を形成する工程と、有機金属気相
成長法により選択的に前記誘電体膜の側面に上記電流阻
止層を形成する工程と、前記誘電体膜の上面の誘電体膜
を除去する工程とを含むものである。
レーザの製造方法は、活性領域の側面および上面をすべ
て覆うように誘電体膜を形成する工程と、有機金属気相
成長法により選択的に前記誘電体膜の側面に上記電流阻
止層を形成する工程と、前記誘電体膜の上面の誘電体膜
を除去する工程とを含むものである。
【００１６】
【作用】この発明における埋め込み型半導体レーザおよ
び製造方法は、絶縁膜，もしくはエアギャップを形成し
たことにより活性領域と電流阻止層が分離されたため、
注入電流が電流阻止層にリークすることを防止でき、大
幅にしきい値電流を下げることが可能となる。
び製造方法は、絶縁膜，もしくはエアギャップを形成し
たことにより活性領域と電流阻止層が分離されたため、
注入電流が電流阻止層にリークすることを防止でき、大
幅にしきい値電流を下げることが可能となる。
【００１７】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による埋め込み型半導
体レーザの構造を示した断面図であり、図において１は
ｐ型ＩｎＰ基板、２はｐ型ＩｎＰクラッド層、３はＩｎ
ＧａＡｓＰ活性層、４はｎ型ＩｎＰクラッド層、５はｐ
型ＩｎＰ層、６はｎ型ＩｎＰ層、７はｐ型ＩｎＰ層、８
はｎ型ＩｎＰ層、９はｎ型ＩｎＧａＡｓＰコンタクト
層、１０はｐ側電極、１１はｎ側電極、１４はＳｉＮ膜
である。
する。図１はこの発明の一実施例による埋め込み型半導
体レーザの構造を示した断面図であり、図において１は
ｐ型ＩｎＰ基板、２はｐ型ＩｎＰクラッド層、３はＩｎ
ＧａＡｓＰ活性層、４はｎ型ＩｎＰクラッド層、５はｐ
型ＩｎＰ層、６はｎ型ＩｎＰ層、７はｐ型ＩｎＰ層、８
はｎ型ＩｎＰ層、９はｎ型ＩｎＧａＡｓＰコンタクト
層、１０はｐ側電極、１１はｎ側電極、１４はＳｉＮ膜
である。
【００１８】次に製造方法について説明する。従来例と
同様、ｐ型ＩｎＰ基板１上にｐ型ＩｎＰクラッド層２，
ＩｎＧａＡｓＰ活性層３，ｎ型ＩｎＰクラッド層４を順
次成長させた後、活性領域は幅１〜２μｍのメサ形状に
エッチングする。その後、ＣＶＤ法やスパッタ法で誘電
体膜であるＳｉＮ膜１４を、メサ構造の側面全てを覆う
ように約１０００オングストロームの厚みに形成させ
る。
同様、ｐ型ＩｎＰ基板１上にｐ型ＩｎＰクラッド層２，
ＩｎＧａＡｓＰ活性層３，ｎ型ＩｎＰクラッド層４を順
次成長させた後、活性領域は幅１〜２μｍのメサ形状に
エッチングする。その後、ＣＶＤ法やスパッタ法で誘電
体膜であるＳｉＮ膜１４を、メサ構造の側面全てを覆う
ように約１０００オングストロームの厚みに形成させ
る。
【００１９】次に、従来例と同様に液相成長によりｐ型
ＩｎＰ層５，ｎ型ＩｎＰ層６，ｐ型ＩｎＰ層７，ｎ型Ｉ
ｎＰ層８，ｎ型ＩｎＧａＡｓＰコンタクト層９の各層を
連続成長させ、ｐ側電極１０，ｎ側電極１１を形成する
ことにより、図１に示すレーザ構造を得ることができ
る。
ＩｎＰ層５，ｎ型ＩｎＰ層６，ｐ型ＩｎＰ層７，ｎ型Ｉ
ｎＰ層８，ｎ型ＩｎＧａＡｓＰコンタクト層９の各層を
連続成長させ、ｐ側電極１０，ｎ側電極１１を形成する
ことにより、図１に示すレーザ構造を得ることができ
る。
【００２０】上記実施例のレーザ構造では、ＳｉＮ膜１
４は絶縁体であるため、図５(b) に示したような従来例
におけるリーク電流１３はほとんど流れることがない。
従って、注入電流は全て図５(b) １２の経路で活性層３
に注入されるため、しきい値電流を大幅に下げることが
可能となる。
４は絶縁体であるため、図５(b) に示したような従来例
におけるリーク電流１３はほとんど流れることがない。
従って、注入電流は全て図５(b) １２の経路で活性層３
に注入されるため、しきい値電流を大幅に下げることが
可能となる。
【００２１】次にこの発明の第２の実施例について説明
する。
する。
【００２２】図２は、この発明の第２の実施例による埋
め込み型半導体レーザの構造を示した断面図であり、図
において、上記第１の実施例と同符号のものは同様のも
のを示す。１５は上下クラッド層と同種である高抵抗Ｉ
ｎＰ層であり、第１の実施例（図１）におけるＳｉＮ膜
１４とメサ部の間に設けたものである。
め込み型半導体レーザの構造を示した断面図であり、図
において、上記第１の実施例と同符号のものは同様のも
のを示す。１５は上下クラッド層と同種である高抵抗Ｉ
ｎＰ層であり、第１の実施例（図１）におけるＳｉＮ膜
１４とメサ部の間に設けたものである。
【００２３】次に製造方法について説明する。第１の実
施例と同様の方法でメサを形成し、ＳｉＮ膜１４を約１
０００オングストロームの厚みに形成した後、このＳｉ
Ｎ膜１４の側面に高抵抗ＩｎＰ層１５を約１０００オン
グストロームの厚みに形成する。その後、ｐ型ＩｎＰ層
５，ｎ型ＩｎＰ層６，ｐ型ＩｎＰ層７の各層を、高抵抗
ＩｎＰ層１５の外側に液相成長させる。
施例と同様の方法でメサを形成し、ＳｉＮ膜１４を約１
０００オングストロームの厚みに形成した後、このＳｉ
Ｎ膜１４の側面に高抵抗ＩｎＰ層１５を約１０００オン
グストロームの厚みに形成する。その後、ｐ型ＩｎＰ層
５，ｎ型ＩｎＰ層６，ｐ型ＩｎＰ層７の各層を、高抵抗
ＩｎＰ層１５の外側に液相成長させる。
【００２４】一般にＳｉＮ膜１４などの誘電体膜と半導
体の界面には高密度の界面準位が存在する。この界面準
位は非発光再結合中心として働くため、図１に示すよう
な構造、即ち発光領域となる活性層３の側面に直接Ｓｉ
Ｎ膜１４が存在するような場合、発光効率の低下を招
き、これがしきい値電流の増加を引き起こす可能性があ
る。
体の界面には高密度の界面準位が存在する。この界面準
位は非発光再結合中心として働くため、図１に示すよう
な構造、即ち発光領域となる活性層３の側面に直接Ｓｉ
Ｎ膜１４が存在するような場合、発光効率の低下を招
き、これがしきい値電流の増加を引き起こす可能性があ
る。
【００２５】上記第２の実施例のように、活性層３とＳ
ｉＮ膜１４との間に高抵抗ＩｎＰ層１５が存在する構造
の埋め込み型半導体レーザでは、上述の発光効率の低下
を招くといった問題は生じず、さらにしきい値電流が小
さく、信頼性の高い埋め込み型半導体レーザを得ること
ができる。
ｉＮ膜１４との間に高抵抗ＩｎＰ層１５が存在する構造
の埋め込み型半導体レーザでは、上述の発光効率の低下
を招くといった問題は生じず、さらにしきい値電流が小
さく、信頼性の高い埋め込み型半導体レーザを得ること
ができる。
【００２６】次に、この発明の第３の実施例について説
明する。
明する。
【００２７】図３はこの発明の第３の実施例による埋め
込み型半導体レーザの構造を示した断面図であり、図に
おいて、上記第１の実施例と同符号のものは同様のもの
を示す。１６はメサ構造とｐ型ＩｎＰ層５の間に形成さ
れたエアギャップである。
込み型半導体レーザの構造を示した断面図であり、図に
おいて、上記第１の実施例と同符号のものは同様のもの
を示す。１６はメサ構造とｐ型ＩｎＰ層５の間に形成さ
れたエアギャップである。
【００２８】次に製造方法について説明する。本構造は
メサ形成後、ＳｉＮ膜１４をメサ側面に約１０００オン
グストロームの厚みに形成し、液相成長により、まずｐ
型ＩｎＰ層５，ｎ型ＩｎＰ層６，ｐ型ＩｎＰ層７の各層
を形成する。しかるのち、ＳｉＮ膜１４のみをＨＦなど
のエッチャントにより除去し、その後、ｎ型ＩｎＰ層
８，ｎ型ＩｎＧａＡｓＰコンタクト層９を形成する。
メサ形成後、ＳｉＮ膜１４をメサ側面に約１０００オン
グストロームの厚みに形成し、液相成長により、まずｐ
型ＩｎＰ層５，ｎ型ＩｎＰ層６，ｐ型ＩｎＰ層７の各層
を形成する。しかるのち、ＳｉＮ膜１４のみをＨＦなど
のエッチャントにより除去し、その後、ｎ型ＩｎＰ層
８，ｎ型ＩｎＧａＡｓＰコンタクト層９を形成する。
【００２９】この構造では、メサ部とｐ型ＩｎＰ層５，
ｎ型ＩｎＰ層６，ｐ型ＩｎＰ層７より形成される電流阻
止部の間を完全に空間的に分離する、エアギャップ１６
が形成されているため、もはや図５(b) に示すようなリ
ーク電流１３は存在し得ない。そのため、この実施例の
埋め込み型半導体レーザでは、非常に小さなしきい値電
流を実現することが可能となる。
ｎ型ＩｎＰ層６，ｐ型ＩｎＰ層７より形成される電流阻
止部の間を完全に空間的に分離する、エアギャップ１６
が形成されているため、もはや図５(b) に示すようなリ
ーク電流１３は存在し得ない。そのため、この実施例の
埋め込み型半導体レーザでは、非常に小さなしきい値電
流を実現することが可能となる。
【００３０】次にこの発明の第４の実施例について説明
する。
する。
【００３１】図４は、この発明の第４の実施例による埋
め込み型半導体レーザの構造を示した断面図であり、図
において、上記第１の実施例と同符号のものは同様のも
のを示す。１７はＳｉＮ膜、１８は電流阻止層である。
め込み型半導体レーザの構造を示した断面図であり、図
において、上記第１の実施例と同符号のものは同様のも
のを示す。１７はＳｉＮ膜、１８は電流阻止層である。
【００３２】次に製造方法について説明する。上記第
１，第２，第３の実施例では、全て液相成長により各半
導体層を形成する場合を示したが、本発明は有機金属気
相成長（ＭＯＣＶＤ）法を用いて上記レーザ構造を実現
した。
１，第２，第３の実施例では、全て液相成長により各半
導体層を形成する場合を示したが、本発明は有機金属気
相成長（ＭＯＣＶＤ）法を用いて上記レーザ構造を実現
した。
【００３３】液相成長では、各半導体層に対応する融液
の過飽和度，成長時間等の成長条件を工夫すれば、メサ
部の頂部、つまりｎ型ＩｎＰクラッド層４の頂部には結
晶成長しない。
の過飽和度，成長時間等の成長条件を工夫すれば、メサ
部の頂部、つまりｎ型ＩｎＰクラッド層４の頂部には結
晶成長しない。
【００３４】一方、ＭＯＣＶＤ法で、液相成長で得た上
記第１，第２，第３の実施例と同じ構造を実現するため
には、まずＳｉＮ１７を約１０００オングストロームの
厚みで図４(a) に示すような形状に形成し、その後、電
流阻止層１８を成長する。この際、メサ頂部にはＳｉＮ
膜１７が存在するため、メサの側面のみに電流阻止層１
８が選択成長される。
記第１，第２，第３の実施例と同じ構造を実現するため
には、まずＳｉＮ１７を約１０００オングストロームの
厚みで図４(a) に示すような形状に形成し、その後、電
流阻止層１８を成長する。この際、メサ頂部にはＳｉＮ
膜１７が存在するため、メサの側面のみに電流阻止層１
８が選択成長される。
【００３５】その後、メサ頂部のＳｉＮ１７のみを除去
し、ｎ型ＩｎＰ層８，ｎ型ＩｎＧａＡｓＰコンタクト層
９の各層を成長すれば上記第１の実施例と同様の構造を
ＭＯＣＶＤ法によっても得ることが可能となる。
し、ｎ型ＩｎＰ層８，ｎ型ＩｎＧａＡｓＰコンタクト層
９の各層を成長すれば上記第１の実施例と同様の構造を
ＭＯＣＶＤ法によっても得ることが可能となる。
【００３６】なお、上記電流阻止層１８はＦｅをドープ
した高抵抗ＩｎＰ、もしくは液相成長の場合と同じく、
ｐ型ＩｎＰ層／ｎ型ＩｎＰ層／ｐ型ＩｎＰ層の３層構造
のいずれを用いてもさしつかえない。
した高抵抗ＩｎＰ、もしくは液相成長の場合と同じく、
ｐ型ＩｎＰ層／ｎ型ＩｎＰ層／ｐ型ＩｎＰ層の３層構造
のいずれを用いてもさしつかえない。
【００３７】また、ｎ型ＩｎＰ層８，ｎ型ＩｎＧａＡｓ
Ｐコンタクト層９の各層は液相成長を用いてもＭＯＣＶ
Ｄ法を用いてもよい。
Ｐコンタクト層９の各層は液相成長を用いてもＭＯＣＶ
Ｄ法を用いてもよい。
【００３８】
【発明の効果】以上のように、この発明によれば、活性
領域と電流阻止層の間に絶縁体である誘電体膜を挿入あ
るいはエアギャップを形成したので、リーク電流を大幅
に低減した、しきい値電流の低い埋め込み型レーザが得
られる効果がある。
領域と電流阻止層の間に絶縁体である誘電体膜を挿入あ
るいはエアギャップを形成したので、リーク電流を大幅
に低減した、しきい値電流の低い埋め込み型レーザが得
られる効果がある。
【図１】この発明の第１の実施例による埋め込み型半導
体レーザの構造を示す断面図である。
体レーザの構造を示す断面図である。
【図２】この発明の第２の実施例による埋め込み型半導
体レーザの構造を示す断面図である。
体レーザの構造を示す断面図である。
【図３】この発明の第３の実施例による埋め込み型半導
体レーザの構造を示す断面図である。
体レーザの構造を示す断面図である。
【図４】この発明の第３の実施例による埋め込み型半導
体レーザの構造を示す断面図である。
体レーザの構造を示す断面図である。
【図５】従来の埋め込み型半導体レーザの構造を示す断
面図である。
面図である。
１ ｐ型ＩｎＰ基板 ２ ｐ型ＩｎＰクラッド層 ３ ＩｎＧａＡｓＰ活性層 ４ ｎ型ＩｎＰクラッド層 ５ ｐ型ＩｎＰ層 ６ ｎ型ＩｎＰ層 ７ ｐ型ＩｎＰ層 ８ ｎ型ＩｎＰ層 ９ ｎ型ＩｎＧａＡｓＰコンタクト層 １０ ｐ側電極 １１ ｎ側電極 １４ ＳｉＮ膜 １５ 高抵抗ＩｎＰ層 １６ エアギャップ １７ ＳｉＮ膜 １８ 電流阻止層
【手続補正書】
【提出日】平成４年４月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】次に製造方法について説明する。ｐ型Ｉｎ
Ｐ基板１上にｐ型ＩｎＰクラッド層２，ＩｎＧａＡｓＰ
活性層３，ｎ型ＩｎＰクラッド層４を順次成長させた
後、この半導体レーザの動作電流を下げ、発振するレー
ザのモードを安定させるために活性領域となるｐ型Ｉｎ
Ｐクラッド層２，ＩｎＧａＡｓＰ活性層３，ｎ型ＩｎＰ
クラッド層４は、図５(a) に示すような幅１〜２μｍの
メサ形状にエッチングする。
Ｐ基板１上にｐ型ＩｎＰクラッド層２，ＩｎＧａＡｓＰ
活性層３，ｎ型ＩｎＰクラッド層４を順次成長させた
後、この半導体レーザの動作電流を下げ、発振するレー
ザのモードを安定させるために活性領域となるｐ型Ｉｎ
Ｐクラッド層２，ＩｎＧａＡｓＰ活性層３，ｎ型ＩｎＰ
クラッド層４は、図５(a) に示すような幅１〜２μｍの
メサ形状にエッチングする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【課題を解決するための手段】この発明に係る埋め込み
型半導体レーザは、メサ構造の活性領域と電流阻止層と
の間に誘電体膜を挿入したものである。更にこの発明に
係る製造方法は、活性領域に隣接して誘電体膜を形成す
る工程と、該誘電体膜に隣接して電流阻止層を液相成長
法により形成する工程とを含むものである。
型半導体レーザは、メサ構造の活性領域と電流阻止層と
の間に誘電体膜を挿入したものである。更にこの発明に
係る製造方法は、活性領域に隣接して誘電体膜を形成す
る工程と、該誘電体膜に隣接して電流阻止層を液相成長
法により形成する工程とを含むものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】また、この発明に係る埋め込み型半導体レ
ーザは、活性領域に隣接して形成した誘電体膜と活性領
域との間に上下クラッド層と同種の高抵抗半導体層を備
えたものである。更にこの発明に係る製造方法は、活性
領域に隣接して上下クラッド層と同種の高抵抗半導体層
を形成し、該高抵抗半導体層に隣接して誘電体膜を形成
し、該誘電体膜に隣接して電流阻止層を液相成長法によ
り形成する工程とを含むものである。
ーザは、活性領域に隣接して形成した誘電体膜と活性領
域との間に上下クラッド層と同種の高抵抗半導体層を備
えたものである。更にこの発明に係る製造方法は、活性
領域に隣接して上下クラッド層と同種の高抵抗半導体層
を形成し、該高抵抗半導体層に隣接して誘電体膜を形成
し、該誘電体膜に隣接して電流阻止層を液相成長法によ
り形成する工程とを含むものである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】
【作用】この発明における埋め込み型半導体レーザおよ
び製造方法は、活性領域と電流阻止層との間に絶縁膜，
もしくはエアギャップを形成したことにより、活性領域
と電流阻止層が分離されたため、注入電流が電流阻止層
にリークすることを防止でき、大幅にしきい値電流を下
げることが可能となる。
び製造方法は、活性領域と電流阻止層との間に絶縁膜，
もしくはエアギャップを形成したことにより、活性領域
と電流阻止層が分離されたため、注入電流が電流阻止層
にリークすることを防止でき、大幅にしきい値電流を下
げることが可能となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】次に製造方法について説明する。第１の実
施例と同様の方法でメサを形成し、高抵抗ＩｎＰ層１５
を約１０００オングストロームの厚みに形成した後、こ
の高抵抗ＩｎＰ層１５の側面にＳｉＮ膜１４を約１００
０オングストロームの厚みに形成する。その後、ｐ型Ｉ
ｎＰ層５，ｎ型ＩｎＰ層６，ｐ型ＩｎＰ層７の各層を、
ＳｉＮ膜１４の外側に液相成長させる。
施例と同様の方法でメサを形成し、高抵抗ＩｎＰ層１５
を約１０００オングストロームの厚みに形成した後、こ
の高抵抗ＩｎＰ層１５の側面にＳｉＮ膜１４を約１００
０オングストロームの厚みに形成する。その後、ｐ型Ｉ
ｎＰ層５，ｎ型ＩｎＰ層６，ｐ型ＩｎＰ層７の各層を、
ＳｉＮ膜１４の外側に液相成長させる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】この発明の第４の実施例による埋め込み型半導
体レーザの構造を示す断面図である。
体レーザの構造を示す断面図である。
Claims (7)
- 【請求項１】 反対導電型の上下クラッド層と、該上下
クラッド層の間に形成された活性層とから成るメサ構造
の活性領域と、 前記メサ構造に隣接して形成された電流阻止層とを備え
た埋め込み型半導体レーザにおいて、 前記活性領域と前記電流阻止層との間に誘電体膜が挿入
されたことを特徴とする埋め込み型半導体レーザ。 - 【請求項２】 請求項１記載の埋め込み型半導体レーザ
を製造する方法において、 前記活性領域に隣接して誘電体膜を形成する工程と、 液相成長法により前記誘電体膜に隣接して前記電流阻止
層を形成する工程とを含むことを特徴とする埋め込み型
半導体レーザの製造方法。 - 【請求項３】 請求項１記載の埋め込み型半導体レーザ
において、 上記誘電体膜と上記電流阻止層との間に上記上下クラッ
ド層と同種の高抵抗半導体層を備えたことを特徴とする
埋め込み型半導体レーザ。 - 【請求項４】 請求項３記載の埋め込み型半導体レーザ
を製造する方法において、 上記活性領域に隣接して上記上下クラッド層と同種の高
抵抗半導体層を形成する工程と、 液相成長法により前記高抵抗半導体層に隣接して上記電
流阻止層を形成する工程とを含むことを特徴とする埋め
込み型半導体レーザの製造方法。 - 【請求項５】 反対導電型の上下クラッド層と、該上下
クラッド層の間に形成された活性層とから成るメサ構造
の活性領域と、 前記メサ構造に隣接して形成された電流阻止層とを備え
た埋め込み型半導体レーザにおいて、 前記活性領域と前記電流阻止層との間にエアギャップが
形成されたことを特徴とする埋め込み型半導体レーザ。 - 【請求項６】 請求項５記載の埋め込み型半導体レーザ
を製造する方法において、 上記活性領域に隣接して誘電体膜を形成する工程と、 液相成長法により前記誘電体膜に隣接して上記電流阻止
層を形成する工程と、 前記誘電体膜を選択的に除去することによりエアギャッ
プを形成する工程とを含むことを特徴とする埋め込み型
半導体レーザの製造方法。 - 【請求項７】 請求項１記載の埋め込み型半導体レーザ
を製造する方法において、 上記活性領域の側面および上面をすべて覆うように誘電
体膜を形成する工程と、 有機金属気相成長法により選択的に前記誘電体膜の側面
に上記電流阻止層を形成する工程と、 前記活性領域の上面の誘電体膜を除去する工程とを含む
ことを特徴とする埋め込み型半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26326591A JPH0575215A (ja) | 1991-09-11 | 1991-09-11 | 埋め込み型半導体レーザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26326591A JPH0575215A (ja) | 1991-09-11 | 1991-09-11 | 埋め込み型半導体レーザおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575215A true JPH0575215A (ja) | 1993-03-26 |
Family
ID=17387060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26326591A Pending JPH0575215A (ja) | 1991-09-11 | 1991-09-11 | 埋め込み型半導体レーザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575215A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4844934A (en) * | 1986-03-26 | 1989-07-04 | Basf Aktiengesellschaft | Preparation of finely divided, water-dispersable carotenoid formulations |
| US6977953B2 (en) | 2001-07-27 | 2005-12-20 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device and method of fabricating the same |
| JP2010165870A (ja) * | 2009-01-15 | 2010-07-29 | Opnext Japan Inc | 半導体レーザ素子 |
| JP2013026230A (ja) * | 2011-07-14 | 2013-02-04 | Sumitomo Electric Ind Ltd | 埋め込みヘテロ構造半導体レーザの製造方法及び埋め込みヘテロ構造半導体レーザ |
| KR101346992B1 (ko) * | 2006-03-20 | 2014-01-02 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물 반도체 레이저 소자 및 그 제조 방법 |
-
1991
- 1991-09-11 JP JP26326591A patent/JPH0575215A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4844934A (en) * | 1986-03-26 | 1989-07-04 | Basf Aktiengesellschaft | Preparation of finely divided, water-dispersable carotenoid formulations |
| US6977953B2 (en) | 2001-07-27 | 2005-12-20 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device and method of fabricating the same |
| KR101346992B1 (ko) * | 2006-03-20 | 2014-01-02 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물 반도체 레이저 소자 및 그 제조 방법 |
| JP2010165870A (ja) * | 2009-01-15 | 2010-07-29 | Opnext Japan Inc | 半導体レーザ素子 |
| JP2013026230A (ja) * | 2011-07-14 | 2013-02-04 | Sumitomo Electric Ind Ltd | 埋め込みヘテロ構造半導体レーザの製造方法及び埋め込みヘテロ構造半導体レーザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4809287A (en) | Double-heterostructure semiconductor with mesa stripe waveguide | |
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| US4852111A (en) | Semiconductor laser device | |
| JPH0575215A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| US7271422B2 (en) | Semiconductor optical device | |
| KR920000079B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
| US6697407B2 (en) | Semiconductor laser attaining high efficiency and high power, and method of manufacturing the same | |
| US5218614A (en) | Semiconductor laser device | |
| US5887011A (en) | Semiconductor laser | |
| JPH0927651A (ja) | 半導体レーザ | |
| JPH0945999A (ja) | 半導体デバイス及びその製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2751306B2 (ja) | 半導体発光素子 | |
| JP3652454B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2527197B2 (ja) | 光集積化素子 | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH07235725A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0590706A (ja) | 半導体レーザ素子 | |
| JP2860207B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH06291414A (ja) | 面発光型半導体レーザ素子 | |
| JPH067621B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH03225882A (ja) | 半導体レーザ | |
| JPH01187993A (ja) | 半導体発光装置 |