JPS6364915B2 - - Google Patents
Info
- Publication number
- JPS6364915B2 JPS6364915B2 JP3756781A JP3756781A JPS6364915B2 JP S6364915 B2 JPS6364915 B2 JP S6364915B2 JP 3756781 A JP3756781 A JP 3756781A JP 3756781 A JP3756781 A JP 3756781A JP S6364915 B2 JPS6364915 B2 JP S6364915B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- type inp
- semiconductor
- striped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 claims description 12
- 238000005253 cladding Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000007791 liquid phase Substances 0.000 description 8
- 238000009826 distribution Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000004781 supercooling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
本発明は横基本モード発振する半導体レーザの
製造方法に関する。横モード制御された基本モー
ド発振する半導体レーザはPCW(Plano―
Convex Waveguide)型半導体レーザで代表さ
れる。この構造は活性層の下側に平凸状の光ガイ
ド層を設けて、接合の横方向に屈折率分布を形成
し、活性層に強い光導波作用を持たせたものであ
る。本発明に先行する従来技術として、この
PCW型半導体レーザを挙げるべきであり以下こ
の型式の製造方法及び構造について、その何処を
本発明で解決すべきか、図面を用いて簡単に説明
する。第1図は従来のPCW型半導体レーザの概
略を示す断面図である。先ずn型InPでなる半導
体基体1に拡散工程によつてZnを拡散し、P型
伝導型を有する半導体層5を形成する。次にこの
p型InP層5の表面より選択エツチング処理によ
りn型InP層1に達するストライプ状の溝を形成
する。然る後、液相エピタキシヤル成長工程によ
りn型InGaAsP光ガイド層2、InGaAsP活性層
3、p型InPクラツド層4を成長せしめて、電極
6,7を取り付けPCW型半導体レーザが製作さ
れる。光ガイド層2と活性層3の屈折率は相互に
近づけ、光ガイド層2のそれがわずかに小さくな
る様に設計する。この様な構造に於いては、活性
層厚が一定の場合光ガイド層側に活性層からレー
ザ光がしみ出す割合が、光ガイド層厚の増大にし
たがい増す傾向にある。したがつて光ガイド層2
の凸部領域とその両側部で光ガイド層2へのレー
ザのしみ出し量が異なり、それがために両領域部
間で実効屈折率分布が生じる。この実効屈折率分
布がレーザ光を接合面に平行な横方向に閉じ込め
る光導波作用をもたらし、レーザ発振の横モード
安定化がなされる。又、活性層への電流狭窄は半
導体基体内に形成されたp型半導体層5によりな
される。
製造方法に関する。横モード制御された基本モー
ド発振する半導体レーザはPCW(Plano―
Convex Waveguide)型半導体レーザで代表さ
れる。この構造は活性層の下側に平凸状の光ガイ
ド層を設けて、接合の横方向に屈折率分布を形成
し、活性層に強い光導波作用を持たせたものであ
る。本発明に先行する従来技術として、この
PCW型半導体レーザを挙げるべきであり以下こ
の型式の製造方法及び構造について、その何処を
本発明で解決すべきか、図面を用いて簡単に説明
する。第1図は従来のPCW型半導体レーザの概
略を示す断面図である。先ずn型InPでなる半導
体基体1に拡散工程によつてZnを拡散し、P型
伝導型を有する半導体層5を形成する。次にこの
p型InP層5の表面より選択エツチング処理によ
りn型InP層1に達するストライプ状の溝を形成
する。然る後、液相エピタキシヤル成長工程によ
りn型InGaAsP光ガイド層2、InGaAsP活性層
3、p型InPクラツド層4を成長せしめて、電極
6,7を取り付けPCW型半導体レーザが製作さ
れる。光ガイド層2と活性層3の屈折率は相互に
近づけ、光ガイド層2のそれがわずかに小さくな
る様に設計する。この様な構造に於いては、活性
層厚が一定の場合光ガイド層側に活性層からレー
ザ光がしみ出す割合が、光ガイド層厚の増大にし
たがい増す傾向にある。したがつて光ガイド層2
の凸部領域とその両側部で光ガイド層2へのレー
ザのしみ出し量が異なり、それがために両領域部
間で実効屈折率分布が生じる。この実効屈折率分
布がレーザ光を接合面に平行な横方向に閉じ込め
る光導波作用をもたらし、レーザ発振の横モード
安定化がなされる。又、活性層への電流狭窄は半
導体基体内に形成されたp型半導体層5によりな
される。
このPCW型半導体レーザによれば、半導体基
体1に設けたストライプ状溝の上に成長する光ガ
イド層2は、その表面が平坦になる様な状態で終
る必要がある。再現性、均一性、制御性を十分に
考慮した結晶成長条件は成長する層厚をその溝深
さ以上にすることが望ましい。しばしば、この条
件を満たさない成長の際溝が完全に埋まらず光ガ
イドその表面が凹状となることがあつた。又溝が
かなり深い場合、光ガイド層を厚く成長する必要
があり故に光導波機構を形成するに必要な屈折率
分布が得られなく、十分な横モード制御がなされ
ない。
体1に設けたストライプ状溝の上に成長する光ガ
イド層2は、その表面が平坦になる様な状態で終
る必要がある。再現性、均一性、制御性を十分に
考慮した結晶成長条件は成長する層厚をその溝深
さ以上にすることが望ましい。しばしば、この条
件を満たさない成長の際溝が完全に埋まらず光ガ
イドその表面が凹状となることがあつた。又溝が
かなり深い場合、光ガイド層を厚く成長する必要
があり故に光導波機構を形成するに必要な屈折率
分布が得られなく、十分な横モード制御がなされ
ない。
上記半導体レーザの製造方法によれば電流狭窄
作用をするp型InP層はストライプ状溝深さ以上
に厚くすることはこのましくない。なぜなら、溝
領域にわずかなp型領域が存在すると電流が流れ
なかつたり又流れても不均一に注入されるなどの
障害が生じる。従つて、p型InP層の厚さは、溝
深さに依存して決められる。溝深さは結晶成長条
件と、必要な屈折率差から設計されるが実際に
は、0.1〜0.3μmが一般的で、再現性、均一性等も
良好であつた。溝深さが0.1〜0.3μmの範囲で決め
られるならば、当然p型InP層厚もこの値以下に
しなければならない。しかし、従来の製造方法で
あるp型InP層を拡散工程で形成することは厚さ
の制御性からして非常に困難であつた。
作用をするp型InP層はストライプ状溝深さ以上
に厚くすることはこのましくない。なぜなら、溝
領域にわずかなp型領域が存在すると電流が流れ
なかつたり又流れても不均一に注入されるなどの
障害が生じる。従つて、p型InP層の厚さは、溝
深さに依存して決められる。溝深さは結晶成長条
件と、必要な屈折率差から設計されるが実際に
は、0.1〜0.3μmが一般的で、再現性、均一性等も
良好であつた。溝深さが0.1〜0.3μmの範囲で決め
られるならば、当然p型InP層厚もこの値以下に
しなければならない。しかし、従来の製造方法で
あるp型InP層を拡散工程で形成することは厚さ
の制御性からして非常に困難であつた。
InP層中へのZn拡散は速く、上記した様な0.1
〜0.3μm厚の制御は再現性に乏しい欠点を有す
る。
〜0.3μm厚の制御は再現性に乏しい欠点を有す
る。
この発明の目的は、上記従来方法に於ける上記
難点を持たず、生産性が高く、容易に実現し得る
PCW型半導体レーザの製造方法を提供すること
にある。
難点を持たず、生産性が高く、容易に実現し得る
PCW型半導体レーザの製造方法を提供すること
にある。
この発明の骨子は基体上に電流狭窄用の半導体
層を第1の成長で形成し、これを半導体基体とし
て用い、ストライプ状の溝を形成した後に、光ガ
イド層、活性層、クラツド層の成長を行うもので
ある。
層を第1の成長で形成し、これを半導体基体とし
て用い、ストライプ状の溝を形成した後に、光ガ
イド層、活性層、クラツド層の成長を行うもので
ある。
以下この発明の実施例について図面を参照して
説明する。
説明する。
第2図は本発明を実施した場合の概略断面図、
第3図は主要な製造過程を示す工程図である。
第3図は主要な製造過程を示す工程図である。
先ず第3図Aに示す如く、n型InPでなる半導
体基体8の表面に5μm幅のSiO2膜16を付着す
る。このSiO2膜をエツチングの選択マスクとし
て用い高さ1μmのメサ台形をエツチング工程で形
成する。SiO2膜16を除去してから次に第1の
液相エピタキシヤル成長で、まずメサ台形の両側
部にのみp型InP層9を成長し、続いてn型InP
層10を全面に形成して終る。ここで再度フオト
レジスト膜を塗布し、メサ台形の真上に位置する
場所にストライプ状の窓をあける(第3図B)。
第2の化学エツチング工程で、幅2μm深さ0.2μm
のストライプ状溝を形成して第3図Cに示す基体
を得る。最後に第2の液相エピタキシヤル成長を
行い、n型InGaAsP光ガイド層11、InGaAsP
活性層12、p型InP層クラツド層13が連続し
て形成される(第3図D)。p型電極14とn型
電極15をそれぞれp型InP層13とn型InP基
体8の裏側に各々形成して目的とするPCW型半
導体レーザが出来あがる(第2図)。
体基体8の表面に5μm幅のSiO2膜16を付着す
る。このSiO2膜をエツチングの選択マスクとし
て用い高さ1μmのメサ台形をエツチング工程で形
成する。SiO2膜16を除去してから次に第1の
液相エピタキシヤル成長で、まずメサ台形の両側
部にのみp型InP層9を成長し、続いてn型InP
層10を全面に形成して終る。ここで再度フオト
レジスト膜を塗布し、メサ台形の真上に位置する
場所にストライプ状の窓をあける(第3図B)。
第2の化学エツチング工程で、幅2μm深さ0.2μm
のストライプ状溝を形成して第3図Cに示す基体
を得る。最後に第2の液相エピタキシヤル成長を
行い、n型InGaAsP光ガイド層11、InGaAsP
活性層12、p型InP層クラツド層13が連続し
て形成される(第3図D)。p型電極14とn型
電極15をそれぞれp型InP層13とn型InP基
体8の裏側に各々形成して目的とするPCW型半
導体レーザが出来あがる(第2図)。
典型的な各層厚はp型InP電流狭窄層9が
1μm、n型InPクラツド層10が1μm、n型In0.8
Ga0.2As0.47P0.53光ガイド層11が0.3μm、活性層
のIn0.77Ga0.23As0.51P0.49層12が0.2μm、p型InP
クラツド層13が3μmである。
1μm、n型InPクラツド層10が1μm、n型In0.8
Ga0.2As0.47P0.53光ガイド層11が0.3μm、活性層
のIn0.77Ga0.23As0.51P0.49層12が0.2μm、p型InP
クラツド層13が3μmである。
このようにして製作されたPCW型半導体レー
ザの電極14に正、電極15に負の電圧を印加す
れば、活性層で発光した光が端面より外部に導出
される。
ザの電極14に正、電極15に負の電圧を印加す
れば、活性層で発光した光が端面より外部に導出
される。
本実施例の製法によれば液相エピタキシヤル成
長法に2、電流狭窄層のp型InP層9が形成され
その後、溝を形成した基体上に平坦なInGaAsP
光ガイド層11を成長し平凸状として、光導波機
構に必要な屈折率分布を得る。活性層12への電
流狭窄は溝の両側部分に設けられたp―n―p―
n接合ダイオードの内のp型InP層9とn型InP
層基体8との間に形成される逆方向p―n接合で
なされる。
長法に2、電流狭窄層のp型InP層9が形成され
その後、溝を形成した基体上に平坦なInGaAsP
光ガイド層11を成長し平凸状として、光導波機
構に必要な屈折率分布を得る。活性層12への電
流狭窄は溝の両側部分に設けられたp―n―p―
n接合ダイオードの内のp型InP層9とn型InP
層基体8との間に形成される逆方向p―n接合で
なされる。
以上述べたように本発明の実施例にかかる製法
によつて得られる第2図に示す装置によれば、そ
れが第1図に示すと全く同様の装置として得られ
るので詳細説明は、これを省略する。
によつて得られる第2図に示す装置によれば、そ
れが第1図に示すと全く同様の装置として得られ
るので詳細説明は、これを省略する。
本発明の製造方法の特徴は、電流狭窄用のp型
InP層を液相エピタキシヤル成長工程で形成する
ことにある。凸状台形を有する基板上に液相エピ
タキシヤル成長すると溶融液の過冷却度を適当な
温度にすることで凸形の上は成長させず、両側部
のみ成長させることが可能である。この様な液相
成長の特殊な性質を積極的に利用することで、本
発明のような電流狭窄層を形成することができ
る。したがつて、電流狭窄層の厚さは、溝深さと
は独立した設計のもとで形成可能となる。このこ
とは結晶成長工程の再現性、制御性が十分に満足
する様な条件で、p型電流狭窄層を形成できるた
め、従来の製造方法の欠点であつた所が大いに改
善された。
InP層を液相エピタキシヤル成長工程で形成する
ことにある。凸状台形を有する基板上に液相エピ
タキシヤル成長すると溶融液の過冷却度を適当な
温度にすることで凸形の上は成長させず、両側部
のみ成長させることが可能である。この様な液相
成長の特殊な性質を積極的に利用することで、本
発明のような電流狭窄層を形成することができ
る。したがつて、電流狭窄層の厚さは、溝深さと
は独立した設計のもとで形成可能となる。このこ
とは結晶成長工程の再現性、制御性が十分に満足
する様な条件で、p型電流狭窄層を形成できるた
め、従来の製造方法の欠点であつた所が大いに改
善された。
故に本発明は半導体レーザの横モード制御可能
なる構造が再現性、均一性良く、高い歩留りで得
られる等、従来の製造方法に比較して格段に優れ
たものである。
なる構造が再現性、均一性良く、高い歩留りで得
られる等、従来の製造方法に比較して格段に優れ
たものである。
別な実施例として、第1の液相エピタキシヤル
成長で、第2半導体層であるn型InP層の成長を
せずに第1半導体層であるp型InP層の成長で終
つた基体を用いて、半導体レーザを製作しても良
い。この場合、ストライプ状の溝は直接n型InP
基体面上に形成することになる。
成長で、第2半導体層であるn型InP層の成長を
せずに第1半導体層であるp型InP層の成長で終
つた基体を用いて、半導体レーザを製作しても良
い。この場合、ストライプ状の溝は直接n型InP
基体面上に形成することになる。
以上の実施例でも、得られる効果作用は同様で
ある。
ある。
第1図は従来のPCW型半導体レーザの概略的
断面図、第2図は本発明の実施により得られる半
導体レーザの概略的断面図、第3図は本発明の製
造法の主要な工程図を示す。 図において、1,8……n型InP基体、2,1
1……n型InGaAsP光ガイド層、3,12……
InGaAsP活性層、4,13……p型InPクラツド
層、5……p型不純物拡散層、6,14……p型
電極、7,15……n型電極、16……SiO2膜、
17……フオトレジスト膜、9……p型InP電流
狭窄、10……n型InPクラツド層をそれぞれ示
す。
断面図、第2図は本発明の実施により得られる半
導体レーザの概略的断面図、第3図は本発明の製
造法の主要な工程図を示す。 図において、1,8……n型InP基体、2,1
1……n型InGaAsP光ガイド層、3,12……
InGaAsP活性層、4,13……p型InPクラツド
層、5……p型不純物拡散層、6,14……p型
電極、7,15……n型電極、16……SiO2膜、
17……フオトレジスト膜、9……p型InP電流
狭窄、10……n型InPクラツド層をそれぞれ示
す。
Claims (1)
- 1 半導体基体のストライプ状凸部を有する表面
側に前記半導体基体の伝導型とは異なる伝導型を
有する第1の半導体層を前記ストライプ状凸部の
側部にのみ形成し、更に、前記半導体基体の伝導
型と同じ伝導型を有する第2の半導体層を全面に
形成する第1の結晶成長工程と、前記半導体基体
の凸部に相当する位置の前記第2の半導体層表面
にストライプ状の溝を形成するエツチング工程
と、前記ストライプ状の溝を有する前記半導体基
体上に少なくとも光ガイド層、活性層、クラツド
層を順次形成する第2の結晶成長工程から成るこ
とを特徴とする半導体レーザの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3756781A JPS57152179A (en) | 1981-03-16 | 1981-03-16 | Manufacture of semiconductor laser device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3756781A JPS57152179A (en) | 1981-03-16 | 1981-03-16 | Manufacture of semiconductor laser device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57152179A JPS57152179A (en) | 1982-09-20 |
JPS6364915B2 true JPS6364915B2 (ja) | 1988-12-14 |
Family
ID=12501098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3756781A Granted JPS57152179A (en) | 1981-03-16 | 1981-03-16 | Manufacture of semiconductor laser device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS57152179A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0238707A (ja) * | 1988-07-28 | 1990-02-08 | Sugiura Seisakusho:Kk | スタッドボルト |
-
1981
- 1981-03-16 JP JP3756781A patent/JPS57152179A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0238707A (ja) * | 1988-07-28 | 1990-02-08 | Sugiura Seisakusho:Kk | スタッドボルト |
Also Published As
Publication number | Publication date |
---|---|
JPS57152179A (en) | 1982-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6318877B2 (ja) | ||
JPH0474877B2 (ja) | ||
JPS6364915B2 (ja) | ||
JPS6342871B2 (ja) | ||
JPS6318874B2 (ja) | ||
JP2942404B2 (ja) | 埋込へテロ構造半導体レーザの製造方法 | |
JPS6184888A (ja) | 埋込みヘテロ型半導体レ−ザ | |
JPS61242091A (ja) | 半導体発光素子 | |
JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
JPS6334293Y2 (ja) | ||
JPS6358390B2 (ja) | ||
JPH0567849A (ja) | 半導体発光素子 | |
JPS6361793B2 (ja) | ||
JPS6249758B2 (ja) | ||
JPS6118879B2 (ja) | ||
JPS6136719B2 (ja) | ||
JPS6136720B2 (ja) | ||
JPS6241436B2 (ja) | ||
JPS5858783A (ja) | 半導体レ−ザ | |
JPH0680869B2 (ja) | 半導体レーザ素子 | |
JPS6241437B2 (ja) | ||
JPS62217690A (ja) | 半導体発光装置及びその製造方法 | |
JPS6237837B2 (ja) | ||
JPS58131787A (ja) | 半導体レ−ザ | |
JPS587894A (ja) | 半導体レ−ザ |