JPS6115599B2 - - Google Patents
Info
- Publication number
- JPS6115599B2 JPS6115599B2 JP14685478A JP14685478A JPS6115599B2 JP S6115599 B2 JPS6115599 B2 JP S6115599B2 JP 14685478 A JP14685478 A JP 14685478A JP 14685478 A JP14685478 A JP 14685478A JP S6115599 B2 JPS6115599 B2 JP S6115599B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor layer
- conductivity type
- refractive index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000007791 liquid phase Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 5
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 239000013078 crystal Substances 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000009036 growth inhibition Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
本発明は埋込みヘテロ構造を有する半導体レー
ザの製造方法に関する。
ザの製造方法に関する。
半導体レーザを高温下において、連続発振させ
るためには、その接合部から熱を除去する最良の
熱経路を与え、かつ同時に光の損失とむだな再結
合を最小にする特定領域に光エネルギーおよび注
入電流を閉じ込める埋込み型半導体レーザが出現
した。この構造は活性層領域が低屈折率物質によ
つて補完的に取り囲まれ、すなわち、GaAs活性
層の場合、AlGaAs層によつて包囲されて、強い
光導波路作用をもたせている。その結果かなり良
い成績を収めたものの、その一方で屈折率差が必
要以上に大きくならざる得ず、ために、ストライ
プ幅が１μｍ以内で基本モード発振するものの、
それ以上の広いストライプ幅になると高次モード
の混入が避け難くなつていた。又、ストライプ幅
が狭ければ、当然のことながら光出力が数ｍＷ以
下に制限されることはやむを得ない事ではある
が、やはり光出力が小さ過ぎる。こうした埋込み
型の諸々の欠点、小出力の問題等を改良する目的
から、ストライプ埋込み型半導体レーザが提案さ
れている。このストライプ埋込み構造では以下に
述べるように活性層と別に光導波層を設け、活性
層のみ低屈折率の半導体で取り囲み、注入キヤリ
アーの閉込めを完全になし、光は光導波層に伝播
させることで光導波作用を弱め、高次モード発振
を防ぎ、単一モード発振を大電流領域にわたつて
維持しようとするものである。
るためには、その接合部から熱を除去する最良の
熱経路を与え、かつ同時に光の損失とむだな再結
合を最小にする特定領域に光エネルギーおよび注
入電流を閉じ込める埋込み型半導体レーザが出現
した。この構造は活性層領域が低屈折率物質によ
つて補完的に取り囲まれ、すなわち、GaAs活性
層の場合、AlGaAs層によつて包囲されて、強い
光導波路作用をもたせている。その結果かなり良
い成績を収めたものの、その一方で屈折率差が必
要以上に大きくならざる得ず、ために、ストライ
プ幅が１μｍ以内で基本モード発振するものの、
それ以上の広いストライプ幅になると高次モード
の混入が避け難くなつていた。又、ストライプ幅
が狭ければ、当然のことながら光出力が数ｍＷ以
下に制限されることはやむを得ない事ではある
が、やはり光出力が小さ過ぎる。こうした埋込み
型の諸々の欠点、小出力の問題等を改良する目的
から、ストライプ埋込み型半導体レーザが提案さ
れている。このストライプ埋込み構造では以下に
述べるように活性層と別に光導波層を設け、活性
層のみ低屈折率の半導体で取り囲み、注入キヤリ
アーの閉込めを完全になし、光は光導波層に伝播
させることで光導波作用を弱め、高次モード発振
を防ぎ、単一モード発振を大電流領域にわたつて
維持しようとするものである。
本発明に先行する従来技術としては、このスト
ライプ埋込み型半導体レーザを挙げるべきであ
り、以下まず、この型式の製作方法及び構造等に
ついて、その何処を本発明で解決すべきか、図面
を用いて簡単に説明する。第１図は、その概略を
示す断面図である。第３図はその重要な製造工程
を示す図である。
ライプ埋込み型半導体レーザを挙げるべきであ
り、以下まず、この型式の製作方法及び構造等に
ついて、その何処を本発明で解決すべきか、図面
を用いて簡単に説明する。第１図は、その概略を
示す断面図である。第３図はその重要な製造工程
を示す図である。
先ず第３図Ａに示すｎ型GaAsでなる半導体基
体１上に、第１の液相エピタキシヤル成長工程に
よつて、順次ｎ型Al0.3Ga0.7As層２、ｎ型
Al0.1Ga0.9As層３、Ｐ型GaAs活性層４、ｐ型
Al0.3Ga0.7As層５を成長させる（第３図Ｂ）。こ
こで一旦成長をやめ、ｐ型Al0.3Ga0.7As層５の表
面より選択エツチング処理によりｎ型
Al0.1Ga0.9As層３に達するストライプ状の第３図
Ｃに示すメサ形状をを形成する。然る後、第２の
液相エピタキシヤル成長工程によつてＰ型
Al0.3Ga0.7As層６、ｐ−GaAs７、ｎ−
Al0.45Ga0.55As８を成長せしめて（第３図Ｄ）、ｎ
−Al0.45Ga0.55As８を再度メサエツチングし、ｐ
−GaAs７の一部分を露出させ、ここより電流が
メサ形状の活性層４に注入されるように、電極
９，１０を取り付けてストライプ埋込み型半導体
レーザが（第１図）製作される。
体１上に、第１の液相エピタキシヤル成長工程に
よつて、順次ｎ型Al0.3Ga0.7As層２、ｎ型
Al0.1Ga0.9As層３、Ｐ型GaAs活性層４、ｐ型
Al0.3Ga0.7As層５を成長させる（第３図Ｂ）。こ
こで一旦成長をやめ、ｐ型Al0.3Ga0.7As層５の表
面より選択エツチング処理によりｎ型
Al0.1Ga0.9As層３に達するストライプ状の第３図
Ｃに示すメサ形状をを形成する。然る後、第２の
液相エピタキシヤル成長工程によつてＰ型
Al0.3Ga0.7As層６、ｐ−GaAs７、ｎ−
Al0.45Ga0.55As８を成長せしめて（第３図Ｄ）、ｎ
−Al0.45Ga0.55As８を再度メサエツチングし、ｐ
−GaAs７の一部分を露出させ、ここより電流が
メサ形状の活性層４に注入されるように、電極
９，１０を取り付けてストライプ埋込み型半導体
レーザが（第１図）製作される。
この半導体レーザに、順方向バイアスを印加す
るとGaAs活性層でレーザ発振する。しかし、ｎ
−Al0.1Ga0.9As光導波層３を設けた結果、レーザ
光は、その光導波層側にも大きく浸み出る。故
に、活性層の横方向に於ける実効的な屈折率差は
小さくなるが、キヤリアーの閉込めは、従来の埋
込み型と同様、二次元的な作用を持つ。そのため
光の閉込め効果は弱まりストライプ幅の広いレー
ザでも、安定した基本モード発振が広い電流領域
にわたつて得られ、従来の埋込み型半導体レーザ
の欠点が大いに改良された、この点、このストラ
イプ埋込み型は画期的な提案であつたといえる。
るとGaAs活性層でレーザ発振する。しかし、ｎ
−Al0.1Ga0.9As光導波層３を設けた結果、レーザ
光は、その光導波層側にも大きく浸み出る。故
に、活性層の横方向に於ける実効的な屈折率差は
小さくなるが、キヤリアーの閉込めは、従来の埋
込み型と同様、二次元的な作用を持つ。そのため
光の閉込め効果は弱まりストライプ幅の広いレー
ザでも、安定した基本モード発振が広い電流領域
にわたつて得られ、従来の埋込み型半導体レーザ
の欠点が大いに改良された、この点、このストラ
イプ埋込み型は画期的な提案であつたといえる。
しかしこのストライプ埋込み型は製作が非常に
複雑であり、かつ新しい技術を必要とする点に問
題があつた。
複雑であり、かつ新しい技術を必要とする点に問
題があつた。
特に第２の液相エピタキシヤル成長はｎ型
Al0.1Ga0.9As層３面上に成長層を積もる事にな
る。その際ｎ型Al0.1Ga0.9As層は第２液相エピタ
キシヤル成長工程に先立ち、一旦大気に暴され
る。その結果Al組成が少ないとしても、やはり
その表面は若干酸化される。
Al0.1Ga0.9As層３面上に成長層を積もる事にな
る。その際ｎ型Al0.1Ga0.9As層は第２液相エピタ
キシヤル成長工程に先立ち、一旦大気に暴され
る。その結果Al組成が少ないとしても、やはり
その表面は若干酸化される。
この酸化膜が成長を阻害する源となり、第２液
相エピタキシヤル成長の均一性、再現性を非常に
悪くする。すなわち、Al0.1Ga0.9As層表面にｐ型
Al0.3Ga0.7As層を、結晶全面にわたつて均一に成
長させることが困難になる。
相エピタキシヤル成長の均一性、再現性を非常に
悪くする。すなわち、Al0.1Ga0.9As層表面にｐ型
Al0.3Ga0.7As層を、結晶全面にわたつて均一に成
長させることが困難になる。
この解決策として、活性層をメサエツチングす
る際、Al0.1Ga0.9As表面が完全に露出する迄エツ
チングすることなく、わずかにGaAs活性層が、
たとえば200Å程残してエツチングを終り、その
上に第２の液相エピタキシヤル成長を行う。
る際、Al0.1Ga0.9As表面が完全に露出する迄エツ
チングすることなく、わずかにGaAs活性層が、
たとえば200Å程残してエツチングを終り、その
上に第２の液相エピタキシヤル成長を行う。
この方法によると、前記した第２液相エピタキ
シヤル成長の不均一成長という欠点は除去され
る。その反面別な問題点が発生した。エツチング
工程で、GaAs活性層を非常に薄く、結晶の全面
に均一に残してメサエツチングする必要がある。
そのためには、エツチングの高度な制御と、エツ
チングする成長層の厚さの一様性、及びそのAl
組成の均一特性が成されることが必要条件とな
る。この製造条件を十分に満足することは現在で
は、非常に難かしい。故に、このエツチング工程
が経済性、量産性、信頼性を著しく悪くしてい
る。この発明の目的は、上記従来方法における上
記難点を持たず生産性が高く、かつ容易に実現し
得るストライプ埋込み型半導体レーザの製造方法
を提供することにある。
シヤル成長の不均一成長という欠点は除去され
る。その反面別な問題点が発生した。エツチング
工程で、GaAs活性層を非常に薄く、結晶の全面
に均一に残してメサエツチングする必要がある。
そのためには、エツチングの高度な制御と、エツ
チングする成長層の厚さの一様性、及びそのAl
組成の均一特性が成されることが必要条件とな
る。この製造条件を十分に満足することは現在で
は、非常に難かしい。故に、このエツチング工程
が経済性、量産性、信頼性を著しく悪くしてい
る。この発明の目的は、上記従来方法における上
記難点を持たず生産性が高く、かつ容易に実現し
得るストライプ埋込み型半導体レーザの製造方法
を提供することにある。
この発明の骨子は第１段階の成長で活性領域と
なる層の上に別の層を成長させ、上部の埋込みを
確保して、ストライプ状の活性層の両側部に平行
な幅の狭い溝を設け、再度溝部分に成長層を積も
り、側面の埋込みを完了しようとするものであ
る。
なる層の上に別の層を成長させ、上部の埋込みを
確保して、ストライプ状の活性層の両側部に平行
な幅の狭い溝を設け、再度溝部分に成長層を積も
り、側面の埋込みを完了しようとするものであ
る。
以下この発明の実施例について図面を参照して
説明する。
説明する。
第２図は本発明を実施した場合の概略断面図、
第４図は各主要部の製造過程を示す略線的工程図
である。
第４図は各主要部の製造過程を示す略線的工程図
である。
先ず、第４図Ａに示すｎ型GaAs１１でなる半
導体基体上に、ｎ型Al0.3Ga0.7As層１２、ｎ型
Al0.1Ga0.9As１３、ｐ型GaAs活性層１４、ｐ型
Al0.3Ga0.7As層１５を第１の液相エピタキシヤル
成長により成長させる（第４図Ｂ）。次にｐ型
Al0.3Ga0.7As層１５のその上面側に５μｍ幅の帯
状領域の両側に20μｍ幅の溝が選択エツチングさ
れるようなメサエツチング用マスクを用意し、半
導体基体上１１に形成されたｐ型Al0.3Ga0.7As層
１５をエツチングする。この20μｍ幅の溝はｎ型
Al0.1Ga0.9As層１２に達する深さにし、この部分
のみ、Al0.1Ga0.9As層１２を露出し、第４図Ｃの
結晶を準備する。フオトレジスト膜を除去し、結
晶表面の洗浄を十分に行なつた后、第２段階の液
相エピタキシヤル成長を行う。成長させる結晶は
ｎ型Al0.3Ga0.7As層１６である。
導体基体上に、ｎ型Al0.3Ga0.7As層１２、ｎ型
Al0.1Ga0.9As１３、ｐ型GaAs活性層１４、ｐ型
Al0.3Ga0.7As層１５を第１の液相エピタキシヤル
成長により成長させる（第４図Ｂ）。次にｐ型
Al0.3Ga0.7As層１５のその上面側に５μｍ幅の帯
状領域の両側に20μｍ幅の溝が選択エツチングさ
れるようなメサエツチング用マスクを用意し、半
導体基体上１１に形成されたｐ型Al0.3Ga0.7As層
１５をエツチングする。この20μｍ幅の溝はｎ型
Al0.1Ga0.9As層１２に達する深さにし、この部分
のみ、Al0.1Ga0.9As層１２を露出し、第４図Ｃの
結晶を準備する。フオトレジスト膜を除去し、結
晶表面の洗浄を十分に行なつた后、第２段階の液
相エピタキシヤル成長を行う。成長させる結晶は
ｎ型Al0.3Ga0.7As層１６である。
第４図Ｄに示したように結晶表面を平担にする
には、成長温度、冷却速度及び成長時間を適当に
制御すれば得られる。たとえば、成長時間が長す
ぎると、第２段階で成長させた結晶の方が厚く成
長し、溝部分が凸起となり、逆に成長時間が短す
ぎると、溝部分が凹となる。いずれの場合も凹凸
が極端でなければ、あまり問題とならないが、な
い方が望ましいことはいうまでもない。このよう
にして成長した結晶にｐ型電極９はSiO2膜１７
を介して、又ｎ型電極１８は基体１１の裏側に
各々形成して目的とするストライプ埋込み型半導
体レーザが出来あがる。
には、成長温度、冷却速度及び成長時間を適当に
制御すれば得られる。たとえば、成長時間が長す
ぎると、第２段階で成長させた結晶の方が厚く成
長し、溝部分が凸起となり、逆に成長時間が短す
ぎると、溝部分が凹となる。いずれの場合も凹凸
が極端でなければ、あまり問題とならないが、な
い方が望ましいことはいうまでもない。このよう
にして成長した結晶にｐ型電極９はSiO2膜１７
を介して、又ｎ型電極１８は基体１１の裏側に
各々形成して目的とするストライプ埋込み型半導
体レーザが出来あがる。
ところで、本実施例の第４図にて上述せる製法
によれば、第２回目の液相エピタキシヤル成長工
程でｎ型Al0.3Ga0.7As層が形成されるので、第３
図に上述せる従来の方法による場合と異なり、エ
ツチング処理は層の成長するストライプ状溝を設
けるのみですむ。故に広面積のエツチングに比較
して、ストライプ状溝を形成するエツチングは、
特にその幅が100μｍ以下である場合、その条件
の確立が容易で又、その制御性にもすぐれてい
る。結晶成長の際も同じ様な特徴を呈する。
によれば、第２回目の液相エピタキシヤル成長工
程でｎ型Al0.3Ga0.7As層が形成されるので、第３
図に上述せる従来の方法による場合と異なり、エ
ツチング処理は層の成長するストライプ状溝を設
けるのみですむ。故に広面積のエツチングに比較
して、ストライプ状溝を形成するエツチングは、
特にその幅が100μｍ以下である場合、その条件
の確立が容易で又、その制御性にもすぐれてい
る。結晶成長の際も同じ様な特徴を呈する。
依つて、歩留りの高い、再現性が良好なストラ
イプ埋込み型半導体レーザが容易に得られる大な
る特徴を有するものである。
イプ埋込み型半導体レーザが容易に得られる大な
る特徴を有するものである。
更に本発明の実施によれば、ｐ型GaAs活性層
の側部が、ｎ型Al0.3Ga0.7As層で埋込まれている
ため、活性層の電流狭窄が良好になされる。
の側部が、ｎ型Al0.3Ga0.7As層で埋込まれている
ため、活性層の電流狭窄が良好になされる。
以上述べたように本発明の実施例にかかる製法
によつて得られる第２図に示す装置によれば、そ
れが第１図に示すと全く同様の装置として得られ
るので、詳細説明は、これを省略する。
によつて得られる第２図に示す装置によれば、そ
れが第１図に示すと全く同様の装置として得られ
るので、詳細説明は、これを省略する。
第２図にて上述せると同様の優れた特徴を有す
るものであると共に電流を狭窄する構造が容易に
作りいる。したがつて、動作電流も小さくできる
点においては、従来の素子に比して格段に進んだ
ものである。
るものであると共に電流を狭窄する構造が容易に
作りいる。したがつて、動作電流も小さくできる
点においては、従来の素子に比して格段に進んだ
ものである。
なお、以上の実施例では活性領域はGaAs、そ
れをかこむ領域はAl0.3Ga0.7Asを用いたが、これ
はAlxGa1−xAs（０＜ｘ≦１）であつてもよ
い。更に基体としてGaAsを用いたが、他の−
化合物半導体、たとえばInP等のものでも良
く、また発光領域の物質としてGaAsを用いた
が、この物質としてInxGa1−xAsyP1−ｙ等の４
元系結晶であつても良いことは言うまでもない。
れをかこむ領域はAl0.3Ga0.7Asを用いたが、これ
はAlxGa1−xAs（０＜ｘ≦１）であつてもよ
い。更に基体としてGaAsを用いたが、他の−
化合物半導体、たとえばInP等のものでも良
く、また発光領域の物質としてGaAsを用いた
が、この物質としてInxGa1−xAsyP1−ｙ等の４
元系結晶であつても良いことは言うまでもない。
第１図は従来のストライプ埋込み型半導体レー
ザの概略断面図、第２図は本発明による一実施例
により得られたストライプ埋込み型半導体レーザ
の概略断面図、第３図は従来の製法を示す略線的
工程図、第４図は本発明の一実施例の製法を示す
略線的工程図をそれぞれ示す。 図に於いて、１，１１……ｎ型GaAs基体、
２，１２……ｎ型Al0.3Ga0.7As層、３，１３……
ｎ型Al0.1Ga0.9As層、４，１４……ｐ型活性層、
５，６，１５……ｐ型Al0.3Ga0.7As層、７……ｐ
型GaAs層、８……ｎ型Al0.45Ga0.55As層、９，１
８……ｎ型電極、１０，１９……ｐ型電極、１６
……ｎ型Al0.3Ga0.7As層、１７……SiO2膜をそれ
ぞれ示す。
ザの概略断面図、第２図は本発明による一実施例
により得られたストライプ埋込み型半導体レーザ
の概略断面図、第３図は従来の製法を示す略線的
工程図、第４図は本発明の一実施例の製法を示す
略線的工程図をそれぞれ示す。 図に於いて、１，１１……ｎ型GaAs基体、
２，１２……ｎ型Al0.3Ga0.7As層、３，１３……
ｎ型Al0.1Ga0.9As層、４，１４……ｐ型活性層、
５，６，１５……ｐ型Al0.3Ga0.7As層、７……ｐ
型GaAs層、８……ｎ型Al0.45Ga0.55As層、９，１
８……ｎ型電極、１０，１９……ｐ型電極、１６
……ｎ型Al0.3Ga0.7As層、１７……SiO2膜をそれ
ぞれ示す。
Claims (1)
- １ 第１導電型半導体基体上に少なくとも第１導
電型の第１半導体層と該第１半導体層よりも屈折
率の大きい第１導電型の第２半導体層と該第２半
導体層よりも屈折率の大きい第２導電型の活性層
と、該第２半導体層よりも屈折率の小さい第２導
電型の第４半導体層を順次形成する第１の液相エ
ピタキシヤル成長工程と、前記第４半導体層側よ
り前記第２半導体層に達する深さでかつ幅が100
μｍ以下の溝を２本平行に設ける選択エツチング
工程と、前記溝内部に少なくとも前記活性層より
屈折率が小さく、かつ、第１導電型を示す第５半
導体層を形成し、前記活性層の側面部が前記第５
半導体層に覆われている構造を構成する第２の液
相エピタキシヤル成長工程とから成ることを特徴
とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14685478A JPS5574192A (en) | 1978-11-28 | 1978-11-28 | Manufacturing semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14685478A JPS5574192A (en) | 1978-11-28 | 1978-11-28 | Manufacturing semiconductor laser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5574192A JPS5574192A (en) | 1980-06-04 |
| JPS6115599B2 true JPS6115599B2 (ja) | 1986-04-24 |
Family
ID=15417045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14685478A Granted JPS5574192A (en) | 1978-11-28 | 1978-11-28 | Manufacturing semiconductor laser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5574192A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5885584A (ja) * | 1981-11-16 | 1983-05-21 | Nec Corp | 半導体レ−ザ |
-
1978
- 1978-11-28 JP JP14685478A patent/JPS5574192A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5574192A (en) | 1980-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4883771A (en) | Method of making and separating semiconductor lasers | |
| JPH08148752A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
| JPH0474877B2 (ja) | ||
| JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JP2525788B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6237835B2 (ja) | ||
| JPS6115599B2 (ja) | ||
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPS6362292A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS6115600B2 (ja) | ||
| JPS60167488A (ja) | 半導体レ−ザ装置 | |
| JPS637691A (ja) | 半導体レ−ザ装置 | |
| JPH0634426B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6234473Y2 (ja) | ||
| JPS6118878B2 (ja) | ||
| JPS6318874B2 (ja) | ||
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS6118877B2 (ja) | ||
| JPS6355875B2 (ja) | ||
| JP2804533B2 (ja) | 半導体レーザの製造方法 | |
| JPH0195584A (ja) | 半導体レーザの製造方法 | |
| JPH01293686A (ja) | 半導体レーザ素子の製造方法 | |
| JPH01215087A (ja) | 半導体発光素子 | |
| JPS6118879B2 (ja) | ||
| JPS6354234B2 (ja) |