JP2970797B2 - 半導体レーザ装置の製造方法 - Google Patents

半導体レーザ装置の製造方法

Info

Publication number
JP2970797B2
JP2970797B2 JP33754293A JP33754293A JP2970797B2 JP 2970797 B2 JP2970797 B2 JP 2970797B2 JP 33754293 A JP33754293 A JP 33754293A JP 33754293 A JP33754293 A JP 33754293A JP 2970797 B2 JP2970797 B2 JP 2970797B2
Authority
JP
Japan
Prior art keywords
type
layer
plane
slope
region along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33754293A
Other languages
English (en)
Other versions
JPH07202315A (ja
Inventor
親志 穴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33754293A priority Critical patent/JP2970797B2/ja
Priority to US08/339,213 priority patent/US5684818A/en
Priority to DE69416291T priority patent/DE69416291T2/de
Priority to EP97111173A priority patent/EP0806823B1/en
Priority to DE69424688T priority patent/DE69424688T2/de
Priority to EP97111172A priority patent/EP0808003B1/en
Priority to DE69424689T priority patent/DE69424689T2/de
Priority to EP94118358A priority patent/EP0665618B1/en
Publication of JPH07202315A publication Critical patent/JPH07202315A/ja
Priority to US08/821,567 priority patent/US5799027A/en
Application granted granted Critical
Publication of JP2970797B2 publication Critical patent/JP2970797B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体レーザ装置に関
し、特に製造プロセスが簡単で高性能の半導体レーザ装
置とその製造方法に関する。
【0002】たとえば、ポイントオブセールス(PO
S)システムのバーコード読出し用、光ディスク装置の
記憶、読出し用、レーザプリンタの潜像形成用等の光源
として半導体レーザ装置が用いられている。近年、0.
6μm帯の可視光半導体レーザ装置は、これら光情報処
理装置の高性能化を実現できる光源として期待されてい
る。
【0003】これらの用途に用いられる可視光半導体レ
ーザは、低価格で、低閾値電流、高光出力の特性を有す
ることが望まれている。さらに、光出力−駆動電流特性
のキンクレベルが高く、効率が高く、消費電力が低く、
遠視野像が単峰であり、非点収差が小さいこと等も要求
される。
【0004】
【従来の技術】0.6μm帯可視光半導体レーザとして
AlGaInP系材料を用いるものが知られている。
【0005】バンドギャップの広いAlGaInP系材
料を用いて0.6μm帯の発光を行なうAlInP等の
活性層を埋め込もうとすると、活性層をAlを含むクラ
ッド層で挟んだ後、メサエッチを行ない、側面をAlを
含む材料で埋め込むことになる。
【0006】AlGaInP系材料は、Alの制御性の
点から有機金属気相エピタキシ(MOVPE)または分
子線エピタキシ(MBE)で成長する。ところが、Al
を含む材料は極めて酸化されやすため、一旦大気に晒す
と、Alを含む層の表面は酸化されてしまう。酸化され
たAlを含む材料の上にAlを含む材料を結晶成長させ
ることは極めて難しい。このため、Alを含む材料をA
lを含む材料で埋め込むことは非現実的である。
【0007】そこで、AlGaInP系材料を用いた半
導体レーザは、一連の結晶成長でレーザ構造を作製する
ことが望まれる。しかし、半導体レーザにおいては、活
性層に光を閉じ込めることが必要である。
【0008】下地上に屈折率の低い層、屈折率の高い
層、屈折率の低い層を連続的にエピタキシャル成長すれ
ば、縦方向の光閉じ込めは行なえる。ただし、平坦な下
地上にこのような積層を成長した場合、横方向の光閉じ
込めができない。
【0009】表面に屈曲(折れ曲り)のある下地結晶を
用いると、その上に成長したエピタキシャル層も屈曲を
持つものになる。活性層が曲がると、活性層の延長上に
クラッド層が現れ、実効的屈折率が低下する。したがっ
て、活性層を曲げることにより、横方向の光閉じ込めも
可能となる。
【0010】たとえば、基板表面をメサ状に加工し、そ
の上にエピタキシャル成長を行なうと、活性層はメサ表
面形状にならってメサ頂上部で平坦な部分を有し、メサ
側面でメサに沿って折れ曲がる。このような構成を用い
ると、縦方向および横方向で光閉じ込めを行なうことの
できるレーザ構造が実現できる。
【0011】しかしながら、半導体レーザにおいては、
光閉じ込めと同様、流れる電流も実効的に発光を行なう
実効活性領域に閉じ込めることが必要である。上述の構
造では、電流閉じ込めを行なうことができない。
【0012】ところで、III−V族化合物半導体の不
純物は、結晶の面方位によって取り込まれ確率が変化す
るものがある。たとえば、p型不純物であるZnは、
(100)面の取り込まれ率よりも(111)A面の方
が取り込まれ率が高い。
【0013】逆に、n型不純物であるSeは、(10
0)面の取り込まれ率よりも(111)A面の取り込ま
れ率が低い。したがって、このような取り込まれ率の異
なる不純物を用いることにより、一連の結晶成長で同一
層内にp型領域とn型領域を面方位に応じて選択的に形
成することができる。
【0014】図8は、特開昭62−52985号公報に
提案されたV溝レーザの構成を示す。(100)面を有
するp型GaAs基板11の表面に、(111)A面を
斜面とするV字状の溝が化学エッチングにより形成され
ている。
【0015】この基板上に、p型GaAs層12A、n
型GaAs層12Bを交互に計4層積層し、さらにp型
Ga0.55Al0.45Asクラッド層13、アンドープGa
0.9Al0.1 As活性層14、n型Ga0.55Al0.45
sクラッド層15、n型GaAsキャップ層16を順次
成長している。
【0016】結晶成長法は有機金属気相成長(MOVP
E)であり、p型ドーパントとしてジエチル亜鉛(DE
Zn)を用い、n型ドーパントとしてセレン化水素(H
2 Se)を用いている。
【0017】溝上に成長したp型、n型各々のGaAs
層においては、p型ドーパントであるZnの拡散によ
り、n型GaAs層がp型に反転する。一方、平坦部で
は、n型GaAs層のp型反転は起こらず、複数のpn
接合が形成される。これによって平坦部の上にpn多層
膜が電流ブロック層として自己整合的に形成される。し
たがって、一連の結晶成長工程によって電流閉じ込め構
造を形成することができる。この製造方法をAlGaI
nP系半導体レーザに応用することができる。
【0018】
【発明が解決しようとする課題】以上説明したように、
AlGaInP系材料を用いた半導体レーザは、一連の
結晶成長工程でレーザ構造を作製することが望まれる。
このため、通常のメサ型埋込構造を有するレーザ構造は
採用することが難しい。
【0019】V溝等を有する基板を用い、一連の結晶成
長工程で自動的に電流ブロック層を作り付ける技術が提
案されているが、高性能の半導体レーザを作製すること
は難しかった。
【0020】本発明の目的は、一連の結晶成長工程でレ
ーザ構造を作製でき、かつ高性能の半導体レーザを実現
することのできる半導体レーザ装置製造方法を提供する
ことである。
【0021】
【課題を解決するための手段】本発明の半導体レーザ装
置の製造方法は、(100)面あるいは(n11)A面
(nは7<nの実数)が表出した2つの平坦面と、前記
2つの平坦面を接続し、(m11)A面(mは2≦m≦
7の実数)の面が表出した斜面を持つIII−V族化合
物半導体の段差基板を準備する工程と、前記段差基板上
に、(100)面あるいは(n11)A面が表出した平
坦面と(k11)A面(kは3≦k≦7の実数)が表出
した斜面を有する活性層をエピタキシャルに結晶成長す
る工程と、前記活性層の斜面に沿う領域で高いp型キャ
リア濃度を有し、前記活性層の平坦面に沿う領域で低い
p型キャリア濃度を有するp側第1クラッド層を前記活
性層に接してエピタキシャルに成長する工程と、斜面に
沿う領域で高いp型不純物濃度を有し、平坦面に沿う領
域で低いp型不純物濃度を有するp型薄層と、前記斜面
に沿う領域で低いn型不純物濃度を有し、前記平坦面に
沿う領域で高いn型不純物濃度を有するn型薄層とを交
互に2周期以上前記p側第1クラッド層上にエピタキシ
ャルに成長する工程とを含む。
【0022】また、本発明の他の半導体レーザ装置の製
造方法は、前記活性層を結晶成長する工程の前に、前記
基板上に基板と同一組成のバッファ層を厚さ約1μm以
上成長する工程を有する。
【0023】
【作用】(n11)A面が表出した主面と、(m11)
A面が表出した斜面を有する段差基板を用い、面方位に
よって結晶中への取り込まれ率の異なるp型不純物とn
型不純物を用い、p型薄層とn型薄層を交互に2周期以
上成長することにより、クラッド兼ブロック層を形成し
て、高性能の半導体レーザ装置を実現することができ
る。
【0024】実効的な活性層は、折れ曲りのない斜面領
域で形成される。(k11)A面を有する活性層の上に
クラッド層を形成する場合は、均一なドーピングが可能
となる。ペアリングを防止して半導体レーザ装置として
高い特性を示すことができる。
【0025】さらに、p型不純物としてZnまたはCd
を用い、n型不純物としてSを用いると、両型不純物の
取り込まれ率の面方位依存性が高く、同時ドーピングを
行なってもペアリングを有効に低減することができる。
【0026】
【実施例】本発明の理解を容易にするため、従来技術と
本発明者らの先の研究から説明する。
【0027】図8に示す構成の半導体レーザ装置におい
ては、実効的な活性層となるV溝内の領域を均一に発光
させることが困難であった。その原因を究明すると、V
溝の最底部においては、(111)A面のみでなく、他
の様々な面方位が現れる。このため、V溝内で均一なド
ーピングを実現することが容易でなかった。V溝内で均
一なドーピングを実現しようとすると、p型ドーパント
の濃度を増大し、p型ドーパントの拡散を促進する必要
がある。
【0028】ところが、V溝内で均一なドーピングが実
現されるほどp型ドーパントの濃度を増大すると、不純
物の拡散に伴い、空格子が現れる。空格子は、非発光中
心となり、半導体レーザ装置の効率を低下させ、寿命を
短くさせる。
【0029】このような問題は、V溝によって実効的活
性層を画定しようとしたことに起因している。図1は、
本発明者らの先の提案および本発明の実施例による半導
体レーザを示す斜視図である。GaAs基板1は、(1
00)面から(111)A面へ6°オフした主面を有
し、4×1018cm-3のSiをドープしたn型基板であ
る。GaAs基板1の主面には段差が形成され、段差間
の領域は(411)A面の斜面である。この斜面は、
〔01−1〕方向に延在する。段差の高さは約0.5μ
mである。
【0030】n型GaAs基板1の上には、n型GaA
sバッファ層2が厚さ約1.5μm形成されている。こ
のGaAsバッファ層2には、n型ドーパントとしてS
iが約5×1017cm-3添加されている。
【0031】n型GaAsバッファ層2の上には、Ga
0.5 In0.5 P中間層3が厚さ約0.1μm形成されて
いる。Ga0.5 In0.5 P中間層3は、n型ドーパント
としてSiを約1×1018cm-3添加されている。
【0032】この中間層3は、下側に配置されるGaA
sと、その上に形成される(Al0. 7 Ga0.3 0.5
0.5 Pとの中間のバンドギャップを有し、ヘテロ障壁
による電位障壁を緩和する役割を果たす。
【0033】中間層3の上には、(Al0.7 Ga0.3
0.5 In0.5 Pのn型クラッド層4が厚さ約2.0μm
形成されている。このn型クラッド層4にも、n型ドー
パントとしてSiが約5×1017cm-3添加されてい
る。n型クラッド層4の上には、歪MQW活性層5が形
成されている。
【0034】この活性層5は、図2(A)に示すよう
に、光に対するガイドと電荷キャリアに対するバリアを
構成する(Al0.4 Ga0.6 0.5 In0.5 P層5a
と、発光機能を果す量子井戸層を形成するGa0.44In
0.56As0.080.92層5bの交互積層で形成されてい
る。ガイド層5aは、厚さ約5nmで4層、量子井戸層
5bは厚さ約6nmで3層を形成される。活性層5はノ
ンドープである。
【0035】活性層5の上には、(Al0.7 Ga0.3
0.5 In0.5 Pのp型第1クラッド層6が厚さ約0.4
μm形成されている。このp型第1クラッド層6には、
p型ドーパントとしてZnが添加されている。
【0036】p型ドーパントZnは、図5に示すよう
に、結晶面方位に依存して取り込まれ率が大きく変化す
る。斜面部分は(411)A面であり、主面が(10
0)面から(111)A面方向に僅かに傾斜した面であ
るため、p型第1クラッド層6内のキャリア濃度は斜面
と主面によって大きく異なる。
【0037】斜面においてp型キャリア濃度が約6×1
17cm-3になるようにZnをドープしてある。このと
き、主面でのp型キャリア濃度は約1×1017cm-3
ある。
【0038】p型第1クラッド層6の上には、(Al
0.7 Ga0.3 0.5 In0.5 Pのクラッド兼ブロック層
7が形成されている。本発明者らの先の提案では、この
クラッド兼ブロック層にZnとSeを同時にドープし
た。
【0039】図5、図6は、ZnとSeの結晶中への取
り込まれ率の面方位依存性を示す。Znの取り込まれ率
は(100)面で低く、(111)A面等で高い。逆
に、Seの取り込まれ率は(100)面で高く、(11
1)A面等で低い。したがって、同時ドープ等によって
図7に示すように、平坦面でn型領域斜面でp型領域を
形成できる。しかし、同一領域にZnとSeをドープす
るので、両者が結合するとZnSeを作り得る。
【0040】本実施例では、クラッド兼ブロック層7
は、図2(B)で示すように、4層以上の積層構造で構
成される。さらに、詳細に説明すると、図2(C)に示
すように、p型ドーパントとしてZnを添加されたp型
薄層p1、p2、…と、n型ドーパントとしてSを添加
されたn型薄層n1、n2、…が交互に積層される。
【0041】Znは、図5に示すように、斜面部分で高
く、主面部で低い取り込まれ率を有するため、p型薄層
は斜面部分でp型ドーパント濃度が高く、主面部分でp
型ドーパント濃度が低い。
【0042】n型ドーパントSは、逆に主面部分で取り
込まれ率が高く、斜面部分で取り込まれ率が低い。Sの
取り込まれ率の面方位依存性は、図6に示すSeの取り
込まれ率の面方位依存性よりも高い。
【0043】本実施例においては、斜面部分でp型キャ
リア濃度約6×1017cm-3、n型キャリア濃度約1×
1017cm-3となり、主面部分(平坦部分)でp型キャ
リア濃度約2×1017cm-3、n型キャリア濃度約8×
1017cm-3になるようにZnとSを交互に添加する。
なお、各層の厚さは約5nmであり、30周期の積層と
する。すなわち、クラッド兼ブロック層7の全体の厚さ
は約0.3μmである。
【0044】このような構成(平坦部)をSIMS等で
調べると、不純物濃度が周期的に分布していることが判
る。ただし、電気的には平坦部のp型薄層は空乏化さ
れ、平坦部は全体的にn型層として機能する。
【0045】斜面部分においては、p型不純物濃度が高
いので、p型不純物は拡散し、斜面部分7bを全体とし
てp型層とするものと考えられる。ただし、n型不純物
の周期的分布は残存しているものと考えられる。
【0046】p型不純物とn型不純物が別の位置にドー
プされるため、結合の確率が著しく低減する。n型ドー
パントとしてSの代わりにSeを用いると、Se濃度は
斜面部分で約2×1017cm-3、主面部分で8×1017
cm-3となる。Sをn型ドーパントとして用いた場合と
比較すると、斜面のp型不純物とn型不純物の補償比が
2倍程度悪化する。
【0047】図1に戻って説明すると、クラッド兼ブロ
ック層7は、主面部分でn型の電流ブロック層7aを形
成し、斜面部分でp型の第2クラッド層7bを形成す
る。クラッド兼ブロック層7の上には、(Al0.7 Ga
0.3 0.5 In0.5 Pのp型第3クラッド層が厚さ約
1.15μm形成されている。このp型第3クラッド層
8は、p型ドーパントとしてZnを添加され、約9×1
17cm-3のキャリア濃度を有する。
【0048】p型第3クラッド層8の上には、Ga0.5
In0.5 Pのp型中間層9が厚さ約0.1μm形成され
ている。p型中間層9は、p型ドーパントとしてZnを
添加され、p型キャリア濃度1×1018cm-3を有す
る。
【0049】p型中間層9の上には、p型GaAsコン
タクト層10が厚さ約1μm形成されている。p型コン
タクト層10は、p型ドーパントとしてZnを添加さ
れ、p型キャリア濃度約2×1018cm-3を有する。
【0050】なお、n型GaAs基板1下面上には、A
u層、Ge層、Au層の積層からなるn側電極21が形
成され、p型コンタクト層10の上面上には、Au−Z
n層、Au層の積層からなるp側電極22が形成されて
いる。
【0051】このような構成によれば、GaAs基板1
の上にGaAsバッファ層2が厚さ約1.5μm形成さ
れているため、斜面部分には安定に(411)A面が得
られる。斜面部分の面方位を安定化させる機能を果たす
バッファ層2は、厚さ約1.0μm以上あることが好ま
しい。
【0052】また、クラッド兼ブロック層7がp型不純
物をドープした薄層と、n型不純物をドープした薄層の
積層で形成されているため、この層内においてp型不純
物とn型不純物が結合する確率が低下し、不純物同士の
ペアリングの確率が著しく減少する。したがって、欠陥
の少ない良好な結晶性を有するクラッド兼ブロック層が
得られる。
【0053】図3は、本発明の他の実施例による半導体
レーザ装置を示す。本実施例の構成は、図1、図2に示
す実施例と、クラッド兼ブロック層7の構成が異なる
が、他の点は同様である。
【0054】図3(A)に示すように、クラッド兼ブロ
ック層7は、主面部分でn型の電流ブロック層7aを形
成し、斜面部分でp型の第2クラッド層7bを形成す
る。このクラッド兼ブロック層7には、p型不純物とし
てZnまたはCd、n型不純物としてSを同時にドープ
されている。
【0055】Znは、図5のZnの曲線に示すように、
(100)面から(411)A面方向に向かって取り込
まれ率が増大する。CdはZnよりもさらに面方位依存
性が強い。Sは、図6に示すSeよりもさらに強い面方
位依存性を有し、(100)面から(411)A面方向
に向かって取り込まれ率が急激に減少する。
【0056】したがって、n型不純物としてS、p型不
純物としてCdまたはZnを同時にドープすると、図3
(B)に示すように、主面分ではn型不純物の濃度が高
く、斜面部分ではp型不純物の濃度が高くなるようにす
ることができる。
【0057】図7は、参考のために、n型不純物として
Se、p型不純物としてZnを用いたときの同時ドーピ
ングの効果を説明するためのグラフである。SeとZn
をそれぞれ単独にドープすると、●と○で示すような面
方位依存性を示す。
【0058】これらを同時にドープすると、(100)
面ではn型不純物がp型不純物を補償して全体としてn
型となり、(n11)A面では、p型不純物がn型不純
物を補償して全体としてp型となる。
【0059】図3の実施例においては、n型不純物とし
てさらに面方位依存性の高いSを用いるため、斜面部分
におけるSの濃度をさらに低くすることができる。より
具体的には、図3(B)の斜面部分のp型第2クラッド
層7bは、p型不純物濃度約6×1017cm-3、n型不
純物濃度約5×1016cm-3を有し、平坦面部分の電流
ブロック層7aは、p型不純物濃度約1×1017
-3、n型不純物濃度約4×1017cm-3を有する。本
実施例においては、同時ドーピングを用いるため、クラ
ッド兼ブロック層7は、厚さ約0.3μmの単一の層で
形成される。
【0060】Sの代わりにSeをn型不純物として用い
ると、斜面部分でキャリア濃度が約1×1017cm-3
平坦面部分で約4×1017cm-3となる。斜面部分にお
けるp型キャリアとn型キャリアの補償比が2倍程度悪
化する。
【0061】以上説明した半導体レーザ装置の製造方法
を、以下に説明する。図4(A)に示すように、(10
0)面から(111)A面に約6°オフしたSiドープ
のn型GaAs基板1を準備する。図には、面法線の方
向を概略的に示す。〔100〕方向から〔111〕A方
向に約6°オフした方向が、GaAs基板1の面法線で
ある。
【0062】図4(B)に示すように、n型GaAs基
板1の面上に、幅約150μmのストライプ状ホトレジ
ストマスクSMを150μm間隔で形成する。ホトレジ
ストマスクSMは、〔01−1〕方向に延在するように
形成する。このホトレジストマスクSMの周期300μ
mは、半導体レーザの横幅に対応する。
【0063】図4(C)に示すように、ホトレジストマ
スクSMをエッチングマスクとし、HF系溶液によって
GaAs基板1表面を深さ約0.5μmエッチングす
る。ホトレジストマスクSMから露出している面の中央
部は、均一にエッチングされるが、ホトレジストマスク
SMとの境界部分においては斜面が現れる。すなわち、
開口部分において中央部には広い平坦面F3が現れ、両
側には斜面F2とF4が現れる。
【0064】斜面F2は、平坦面F3に対し、約14°
傾斜する。GaAs基板1の主面が(100)面から6
°オフしているため、斜面F2は(100)面から約2
0°傾く。この斜面F2の面方位は約(411)A面で
ある。ただし、エッチング直後の状態においては、斜面
部分は他の面方位の表面も有する。
【0065】エッチング後、ホトレジストマスクSMを
除去し、段差を有する面上にエピタキシャル成長を行な
う。エピタキシャル成長は全てMOVPEで行なう。成
長圧力は50torr、成長効率800μm/mol、
総流量8slmとし、キャリアガスとして水素を用い
る。
【0066】まず、図4(D)に示すように、基板温度
670℃で、ソースガスとしてトリメチルガリウム(T
MG)、アルシン(AsH3 )を用い、V/III比1
00、成長速度1μm/時で、Si2 6 をn型ドーパ
ントとし、GaAs基板1上にn型キャリア濃度約5×
1017cm-3のn型GaAsバッファ層2を厚さ約1.
5μm成長する。
【0067】厚さ約1μm以上のGaAsバッファ層2
を成長すると、バッファ層2表面には下地結晶の面方
位、段差に依存する平坦面F1a、F3aおよび斜面F
2aが現れる。さらに、バッファ層を形成することによ
り、斜面F2aは安定な(411)A面となる。
【0068】バッファ層2の成長に続いて、図1に示す
各層の成長を行なう。中間層3は、成長温度を670℃
から710℃まで緩やかに変化させ、ソースガスとして
トリエチルガリウム(TEG)、トリメチルインジウム
(TMI)、ホスフィン(PH3 )を用い、V/III
比500、成長速度1μm/時で、Si2 6 をドーパ
ントとしてn型キャリア濃度約1×1018cm-3になる
ように厚さ0.1μm成長する。
【0069】n型クラッド層4は、成長温度710℃
で、ソースガスとしてトリメチルアルミニウム(TM
A)、TEG、TMI、PH3 を用い、V/III比3
30、成長速度2μm/時で、Si2 6 をドーパント
としてn型キャリア濃度5×10 17cm-3になるように
厚さ約2.0μm成長する。
【0070】歪MQW活性層5は、成長温度710℃で
ソースガスを交換しながら、V/III比400、成長
速度1μm/時で(Al0.4 Ga0.6 0.5 In0.5
層を厚さ5nm、Ga0.4 In0.56As0.080.92の井
戸層をV/III比500、成長速度1μm/時で厚さ
6nmずつ交互に成長し、4層のガイド(バリア)層と
3層の井戸層を形成する。なお、この井戸層は、約1%
の歪を有する。
【0071】p型第1クラッド層6は、成長温度710
℃でTMA、TEG、TMI、PH 3 を用い、V/II
I比330、成長速度2μm/時で、ジメチル亜鉛(D
MZn)をドーパントとして斜面部分でp型キャリア濃
度約6×1017cm-3になるように厚さ0.4μm成長
する。このとき、基板面でのキャリア濃度は1×10 17
cm-3となる。
【0072】(Al0.7 Ga0.3 0.5 In0.5 Pのク
ラッド兼ブロック7は、成長温度710℃で、ソースガ
スとしてTMA、TEG、TMI、PH3 を用い、V/
III比330、成長速度2μm/時で、p型ドーパン
トDMZnとn型ドーパントH2 Sを交互にドーピング
することによって厚さ5nmのZnドープ層と厚さ5n
mのSドープ層を30周期成長する。
【0073】斜面部分ではp型キャリア濃度が約6×1
17cm-3、n型キャリア濃度が約1×1017cm-3
なるようにドープ量を制御する。このとき、平坦な主面
ではp型キャリア濃度約2×1017cm-3、n型キャリ
ア濃度約8×1017cm-3となる。
【0074】ただし、斜面部分においてはp型不純物は
拡散し、均一のキャリア濃度となると考えられるので、
斜面におけるp型キャリア濃度は実際のドープ量約1.
2×1018cm-3の半分となっている。
【0075】(Al0.7 Ga0.3 0.5 In0.5 Pのp
型第3クラッド層18は、成長温度710℃で、ソース
ガスとしてTMA、TEG、TMI、PH3 を用い、V
/III比330、成長速度2μm/時で、DMZnを
p型ドーパントとし、斜面部分でp型キャリア濃度9×
1017cm-3になるように厚さ1.15μm成長する。
このとき、平坦面におけるp型キャリア濃度は1.5×
1017cm-3となる。
【0076】Ga0.5 In0.5 Pのp型中間層9は、成
長温度を710℃から670℃まで緩やかに変化させ
て、ソースガスとしてTEG、TMI、PH3 を用い、
V/III比500、成長速度1μm/時で、DMZn
をp型ドーパントとし、斜面部分でp型キャリア濃度約
1×1018cm-3になるように厚さ約0.1μm成長す
る。
【0077】p型GaAsコンタクト層10は、成長温
度670℃で、ソースガスとしてTMG、AsH3 を用
い、V/III比100、成長速度1μm/時で、DM
Znをp型ドーパントとし、斜面部分でp型キャリア濃
度約2×1018cm-3になるように厚さ約1μm成長す
る。
【0078】このような一連のエピタキシャル成長を行
なうことにより、GaAs基板1の上にレーザ構造を構
成するエピタキシャル積層が連続的に成長される。この
後、100μm幅でレーザ構造を残すように上面から溝
を堀り、各レーザ素子を分離する。次に、GaAs基板
1裏面にAu層、Ge層、Au層の積層からなるn側電
極を蒸着により堆積させ、p型コンタクト層10上面に
AuZn層、Au層の積層からなるp側電極22を蒸着
によって堆積する。
【0079】電極形成後、幅300μm、長さ700μ
mのチップにへき開し、p側領域を上側にしてヒートシ
ンク状にボンディングする。図3に示す半導体レーザの
場合は、(Al0.7 Ga0.3 0.5 In0.5 Pのクラッ
ド兼ブロック層7を成長温度710℃で、ソースガスと
してTMA、TEG、TMI、PH3 を用い、V/II
I比330、成長速度2μm/時で、DMZnとH2
をドーパントとして同時にドーピングして、斜面部分で
p型不純物濃度約6×1017cm-3、n型不純物濃度約
5×1016cm-3となるように厚さ0.3μm成長す
る。このとき、平坦面部分ではp型不純物濃度が約1×
1017cm-3、n型不純物濃度が約4×1017cm-3
なる。
【0080】このようにして形成した半導体レーザは、
発光を行なう実効的活性層が折れ曲がりのない構造であ
り、クラッド兼ブロック層も活性層の形状にならって活
性層に対応する部分では折れ曲がりのない構造となる。
【0081】このため、面方位に依存する取り込まれ率
を有する不純物を用い、クラッド兼ブロック層をドープ
すると、クラッド層となる領域およびブロック層となる
領域でそれぞれ均一なドーピングを行なうことができ
る。均一なドーピングが可能なため、不純物濃度をあえ
て増大する必要が減少する。
【0082】クラッド兼ブロック層において、p型不純
物を交互にドーピングすると、p型不純物とn型不純物
との結合が減少し、ペアリングの確率を有効に減少させ
ることができる。
【0083】また、面方位に依存して結晶中への取り込
まれ率が大きく変化するp型不純物とn型不純物を用い
れば、p型不純物、n型不純物の同時ドーピングを行な
ってもp型不純物とn型不純物との結合が減少し、ペア
リングを有効に減少させることができる。
【0084】n型不純物としてSを用いると、面方位依
存性が極めて高く、不純物同士のペアリングを減少させ
るのに有効である。p型不純物としてはZn、Cdを用
いることができるが、Cdを用いた方が面方位依存性が
さらに高くなり、ペアリングを減少させるのに有効であ
る。
【0085】交互ドーピングの場合にも、SやCd等の
面方位依存性の大きなドーピング原料を用いれば、キャ
リアや不純物が拡散した場合の補償比を小さくでき、比
較的低濃度のドーピングでも抵抗率の小さなラテラルp
n接合が形成できる。
【0086】交互ドーピングを行なう場合、各ドーピン
グ層の厚さを約10nm以下とすれば、キャリアの波動
関数の拡がりによって、積層において一様なキャリア濃
度を実現することができる。
【0087】すなわち、キャリアが積層全体に均一に拡
散すると考えることができる。このため、厚さが厚い場
合と比べ、比較的低濃度のドーピングで抵抗率の小さな
ラテラルpn接合が形成できる。
【0088】なお、GaAs基板の上にAlGaInP
系III−V族化合物半導体エピタキシャル層を形成す
る場合を説明したが、用いるIII−V族化合物半導体
はこれらに制限されるものではない。たとえば、基板と
してはGaAsに代えてInP等、他の化合物を用いて
もよい。また、基板上に形成するクラッド層等の材料と
して、AlGaAs、GaInP、InP、AlInA
sを用いることもできる。さらに、混晶組成の基板や4
元以上のIII−V族化合物半導体を用いてもよい。
【0089】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【0090】
【発明の効果】以上説明したように、本発明によれば、
発光領域として機能する実効的活性層が折れ曲がりのな
い構造であり、クラッド兼ブロック層も活性層の形状に
合わせて安定な面方位を有する領域で形成できる。この
ため、均一なドーピングが可能となり、良好な発光を行
なわせることができる。
【0091】クラッド兼ブロック層を、p型不純物とn
型不純物を交互にドーピングすることによって形成する
と、p型不純物とn型不純物が結晶内で反応する確率を
有効に減少させることができる。
【0092】また、面方位依存性の大きいn型不純物S
とp型不純物ZnまたはCdを用いることにより、クラ
ッド兼ブロック層内でp型不純物とn型不純物が反応す
る確率を有効に減少させることができる。
【図面の簡単な説明】
【図1】本発明の実施例による半導体レーザ装置の斜視
図である。
【図2】図1の実施例の拡大断面図である。
【図3】本発明の他の実施例による半導体レーザ装置の
部分断面図である。
【図4】本発明の実施例による半導体レーザ装置の製造
方法を説明するための断面図である。
【図5】AlGaInP内のp型不純物Mg、Znの結
晶中への取り込まれ率の面方位依存性を示すグラフであ
る。
【図6】AlGaInP内のn型不純物Seの結晶中へ
の取り込まれ率の面方位依存性を示すグラフである。
【図7】面方位が異なる表面を有する結晶中へp型不純
物とn型不純物を同時ドーピングした場合の面方位依存
性を示すグラフである。
【図8】従来技術による半導体レーザの構成を概略的に
示す断面図である。
【符号の説明】
1 GaAs基板 2 GaAsバッファ層 3、9 Ga0.5 In0.5 P中間層 4、6、8 (Al0.7 Ga0.3 0.5 In0.5 Pクラ
ッド層 5 歪MQW活性層 7 (Al0.7 Ga0.3 0.5 In0.5 Pクラッド兼ブ
ロック層 10 GaAsコンタクト層
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01S 3/18 JICSTファイル(JOIS)

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】 (100)面あるいは(n11)A面
    (nは7<nの実数)が表出した2つの平坦面と、前記
    2つの平坦面を接続し、(m11)A面(mは2≦m≦
    7の実数)の面が表出した斜面を持つIII−V族化合
    物半導体の段差基板を準備する工程と、 前記段差基板上に、(100)面あるいは(n11)A
    面が表出した平坦面と(k11)A面(kは3≦k≦7
    の実数)が表出した斜面を有する活性層をエピタキシャ
    ルに結晶成長する工程と、 前記活性層の斜面に沿う領域で高いp型キャリア濃度を
    有し、前記活性層の平坦面に沿う領域で低いp型キャリ
    ア濃度を有するp側第1クラッド層を前記活性層に接し
    てエピタキシャルに成長する工程と、 斜面に沿う領域で高いp型不純物濃度を有し、平坦面に
    沿う領域で低いp型不純物濃度を有するp型薄層と、前
    記斜面に沿う領域で低いn型不純物濃度を有し、前記平
    坦面に沿う領域で高いn型不純物濃度を有するn型薄層
    とを交互に2周期以上前記p側第1クラッド層上にエピ
    タキシャルに成長する工程とを含む半導体レーザ装置の
    製造方法。
  2. 【請求項2】 前記n型不純物がSである請求項1記載
    の半導体レーザ装置の製造方法。
  3. 【請求項3】 前記p型薄膜と前記n型薄層の膜厚がそ
    れぞれ10nm以下である請求項1ないし2記載の半導
    体レーザ装置の製造方法。
  4. 【請求項4】 前記活性層を結晶成長する工程の前に、
    前記基板上に基板と同一組成のバッファ層を厚さ約1μ
    m以上成長する工程を有する請求項1〜3のいずれかに
    記載の半導体レーザ装置の製造方法。
  5. 【請求項5】 (100)面あるいは(n11)A面
    (nは7<nの実数)が表出した2つの平坦面と、前記
    2つの平坦面を接続し、(m11)A面(mは2≦m≦
    7の実数)の面が表出した斜面を持つIII−V族化合
    物半導体の段差基板を準備する工程と、 前記段差基板上に、(100)面あるいは(n11)A
    面が表出した平坦面と(k11)A面(kは3≦k≦7
    の実数)が表出した斜面を有する活性層をエピタキシャ
    ルに結晶成長する工程と、 前記活性層の斜面に沿う領域で高いp型キャリア濃度を
    有し、前記活性層の平坦面に沿う領域で低いp型キャリ
    ア濃度を有するp側第1クラッド層を前記活性層に接し
    てエピタキシャルに成長する工程と、 斜面に沿う領域で高いp型不純物濃度と低いS濃度を有
    し、平坦面に沿う領域で低いp型不純物濃度と高いS濃
    度を有し、前記p型不純物がZnまたはCdであり、前
    記斜面に沿う領域でp型第2クラッド層を構成し、前記
    平坦面に沿う領域でn型電流ブロック層を構成する同一
    半導体層をSとZnまたはCdとを同時ドーピングして
    前記p側第1クラッド層上にエピタキシャルに成長する
    工程とを含む半導体レーザ装置の製造方法。
  6. 【請求項6】 (100)面あるいは(n11)A面
    (nは7<nの実数)が表出した2つの平坦面と、前記
    2つの平坦面を接続し、(m11)A面(mは2≦m≦
    7の実数)の面が表出した斜面を持つIII−V族化合
    物半導体の段差基板と、 前記段差基板上に形成され、(100)面あるいは(n
    11)A面が表出した平坦面と(k11)A面(kは3
    ≦k≦7の実数)が表出した斜面を有する活性層と、 前記活性層上に接して形成され、活性領域で高いp型キ
    ャリア濃度を有し、前記活性層の平坦面に沿う領域で低
    いp型キャリア濃度を有するp側第1クラッド層と、 前記p側第1クラッド層上に形成され、斜面に沿う領域
    で高いp型不純物濃度を有し、平坦面に沿う領域で低い
    p型不純物濃度を有するp型薄層と、前記斜面に沿う領
    域で低いn型不純物濃度を有し、前記平坦面に沿う領域
    で高いn型不純物濃度を有するn型薄層とを交互に2周
    期以上積層したクラッド兼ブロック層とを有する半導体
    レーザ装置。
  7. 【請求項7】 前記n型不純物がSである請求項6記載
    の半導体レーザ装置。
  8. 【請求項8】 前記p型薄層とn型薄層が斜面領域では
    単一のp型領域を構成する請求項7記載の半導体レーザ
    装置。
  9. 【請求項9】 前記p型薄膜と前記n型薄層の膜厚がそ
    れぞれ10nm以下である請求項7ないし8記載の半導
    体レーザ装置。
  10. 【請求項10】 さらに前記基板上に接して形成され、
    基板と同じ組成で厚さ約1μm以上のバッファ層を有す
    る請求項6〜9のいずれかに記載の半導体レーザ装置。
  11. 【請求項11】 (100)面あるいは(n11)A面
    (nは7<nの実数)が表出した2つの平坦面と、前記
    2つの平坦面を接続し、(m11)A面(mは2≦m≦
    7の実数)の面が表出した斜面を持つIII−V族化合
    物半導体の段差基板と、 前記段差基板上に形成され、(100)面あるいは(n
    11)A面が表出した平坦面と(k11)A面(kは3
    ≦k≦7の実数)が表出した斜面を有する活性層と、 前記活性層上に接して形成された同一半導体層であり、
    活性層の斜面に沿う領域で高いp型キャリア濃度を有
    し、前記活性層の平坦面に沿う領域で低いp型キャリア
    濃度を有するp側第1クラッド層と、 前記p側第1クラッド層上に形成され、斜面に沿う領域
    で高いp型不純物濃度と低いS濃度を有し、平坦面に沿
    う領域で低いp型不純物濃度と高いS濃度を有し、前記
    p型不純物がZnまたはCdであり、前記斜面に沿う領
    域でp型第2クラッド層を構成し、前記平坦面に沿う領
    域でn型電流ブロック層を構成する、SとZnまたはC
    dとを同時ドーピングしたクラッド兼ブロック層とを有
    する半導体レーザ装置。
JP33754293A 1993-12-28 1993-12-28 半導体レーザ装置の製造方法 Expired - Fee Related JP2970797B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP33754293A JP2970797B2 (ja) 1993-12-28 1993-12-28 半導体レーザ装置の製造方法
US08/339,213 US5684818A (en) 1993-12-28 1994-11-10 Stepped substrate semiconductor laser for emitting light at slant portion
EP97111173A EP0806823B1 (en) 1993-12-28 1994-11-22 Stepped substrate semiconductor laser for emitting light at slant portion
DE69424688T DE69424688T2 (de) 1993-12-28 1994-11-22 Halbleiterlaser mit gestuftem Substrat zur Lichtemission aus einem schrägstehenden Abschnitt
DE69416291T DE69416291T2 (de) 1993-12-28 1994-11-22 Halbleiterlaser mit gestuftem Substrat zur Lichtemission aus einem schrägstehenden Abschnitt
EP97111172A EP0808003B1 (en) 1993-12-28 1994-11-22 Stepped substrate semiconductor laser for emitting light at slant portion
DE69424689T DE69424689T2 (de) 1993-12-28 1994-11-22 Halbleiterlaser mit gestuftem Substrat zur Lichtemission aus einem schrägstehenden Abschnitt
EP94118358A EP0665618B1 (en) 1993-12-28 1994-11-22 Stepped substrate semiconductor laser for emitting light at slant portion
US08/821,567 US5799027A (en) 1993-12-28 1997-03-19 Stepped substrate semiconductor laser for emitting light at slant portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33754293A JP2970797B2 (ja) 1993-12-28 1993-12-28 半導体レーザ装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07202315A JPH07202315A (ja) 1995-08-04
JP2970797B2 true JP2970797B2 (ja) 1999-11-02

Family

ID=18309639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33754293A Expired - Fee Related JP2970797B2 (ja) 1993-12-28 1993-12-28 半導体レーザ装置の製造方法

Country Status (1)

Country Link
JP (1) JP2970797B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171307B2 (ja) * 1995-06-26 2001-05-28 富士通株式会社 半導体レーザ装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
電子情報通信学会技術研究報告 Vol.92,No.381,pp.49−54

Also Published As

Publication number Publication date
JPH07202315A (ja) 1995-08-04

Similar Documents

Publication Publication Date Title
EP0476689B1 (en) Semiconductor laser and manufacturing method of the same
US5799027A (en) Stepped substrate semiconductor laser for emitting light at slant portion
JPH065976A (ja) 半導体レーザ装置の製造方法
JP3171307B2 (ja) 半導体レーザ装置及びその製造方法
JPH1117248A (ja) 半導体レーザ用高反射膜構造および半導体レーザ
JPH06302908A (ja) 半導体レーザ
JP2822868B2 (ja) 半導体レーザの製造方法
JP2970797B2 (ja) 半導体レーザ装置の製造方法
EP0528439A1 (en) Semiconductor laser
JP3246634B2 (ja) 半導体レーザ装置
JP2860217B2 (ja) 半導体レーザ素子およびその製造方法
JP3865827B2 (ja) 斜面発光型半導体レーザ装置及びその製造方法
JP3157671B2 (ja) 半導体レーザ装置と製造方法
JPH07263796A (ja) 半導体レーザ
US6501090B2 (en) Semiconductor laser and method of manufacturing the same
JP2751699B2 (ja) 半導体レーザ
JPH1126884A (ja) 半導体レーザ装置及びその製造方法
JP2674381B2 (ja) 半導体レーザ
JPH07135374A (ja) 半導体レーザ装置
JP2000164985A (ja) 半導体レーザ
JP3903229B2 (ja) 半導体レーザ装置及びその製造方法
JPH08316565A (ja) 半導体レーザ及びその製造方法
JPH06140714A (ja) 半導体発光装置
JPH07170015A (ja) 半導体レーザー素子の製造方法
JPH09214056A (ja) 半導体装置の製造方法,半導体レーザ及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees