JP7195431B2 - 光半導体装置の製造方法 - Google Patents
光半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7195431B2 JP7195431B2 JP2021528790A JP2021528790A JP7195431B2 JP 7195431 B2 JP7195431 B2 JP 7195431B2 JP 2021528790 A JP2021528790 A JP 2021528790A JP 2021528790 A JP2021528790 A JP 2021528790A JP 7195431 B2 JP7195431 B2 JP 7195431B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- optical semiconductor
- gas
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 230000003287 optical effect Effects 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 238000000034 method Methods 0.000 claims description 74
- 238000004140 cleaning Methods 0.000 claims description 59
- 238000005530 etching Methods 0.000 claims description 37
- 239000013078 crystal Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 21
- 230000000903 blocking effect Effects 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 12
- 239000002994 raw material Substances 0.000 claims description 12
- 229910052736 halogen Inorganic materials 0.000 claims description 4
- 150000002367 halogens Chemical class 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 44
- 230000000694 effects Effects 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- KTWOOEGAPBSYNW-UHFFFAOYSA-N ferrocene Chemical compound [Fe+2].C=1C=C[CH-]C=1.C=1C=C[CH-]C=1 KTWOOEGAPBSYNW-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- NBRKLOOSMBRFMH-UHFFFAOYSA-N tert-butyl chloride Chemical compound CC(C)(C)Cl NBRKLOOSMBRFMH-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0218—Substrates comprising semiconducting materials from other groups of the Periodic Table than the materials of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0203—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Geometry (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Description
本願は、光半導体装置の製造方法に関するものである。
レーザーダイオードや光変調器に埋め込み型の構造を用いる光半導体装置の製造方法において、半導体をドライエッチングすると、エッチング残渣としてＳｉ系の反応生成物が発生することが知られている。また、薬液にてこのＳｉ残渣を除去したとしても、その後、ウエハを結晶成長のためのチャンバに移動する際、大気中のＳｉが付着してしまい、十分に正常な表面を得ることができない。レーザーダイオードの最大光出力を大きく低下させないためには、リッジ側面のＳｉ濃度を１．０Ｅ１７／ｃｍ３以下とすることが重要である。
これに対し、特許文献１では、インサイチュエッチング(in-situ etching)として、結晶成長装置のチャンバ内で、基板をアニールしながらハロゲン系の反応性ガスを供給する方法が開示されている。ハロゲン系ガスを単純に供給するだけではＳｉを完全に除去できないため、アニールを行う方法となっている。一方、特許文献２では、アニールを用いる方法ではなく、エッチングガスと結晶成長原料の両方を供給することにより、Ｓｉをより効率的に除去する方法が開示されている。
しかしながら、特許文献１の方法では、高温で保持するというアニールを実施することにより、リッジの形状が崩れるため、素子の特性劣化および製造安定性の低下が生じるという問題があった。
また、特許文献２の方法でも、平坦なウエハ表面ではなくリッジ形成後のウエハに適用した場合は、クリーニング時にリッジ側面が優先的にエッチングされてしまうため、クリーニング効果を上げるために長時間クリーニングを実施すればするほど、リッジ形状が崩れ、素子特性の大幅な劣化を招くという問題があった。さらに、成長レートからエッチングレートを引いた値である膜厚変動速度が０付近となるとき最もクリーニング効果が高いという原理において、リッジ底面の膜厚変動速度を０とした場合、リッジ側面の膜厚変動速度は０よりもかなり小さい値となるため、リッジ側面のクリーニング効果を十分に発揮できないという問題があった。
本願は、上記のような課題を解決するための技術を開示するものであり、ウエハにリッジが形成されている場合であっても、リッジの形状を保った状態でのクリーニングを導入できる光半導体装置の製造方法を提供することを目的とする。
本願に開示される光半導体装置の製造方法は、基板の表面に半導体層を形成する工程と、前記半導体層の一部をエッチングして、リッジ部を形成するエッチング工程と、結晶成長の原料ガスとエッチングガスを供給しながら、前記エッチングした半導体層の表面への付着物を除去するクリーニング工程と前記クリーニング工程での温度よりも高い処理温度で、前記リッジ部の両側に、電流ブロック層を形成する結晶成長工程と、を含むことを特徴とする。
本願によれば、結晶成長の原料ガスとエッチングガスを供給しながら、結晶成長工程での温度よりも低い処理温度で、エッチングした半導体層の表面への付着物を除去するクリーニング工程を含むことで、リッジ形状を保った状態でクリーニングできる。
実施の形態１．
図１は、本願の実施の形態１に係る光半導体装置１０１の構成を示す断面図である。図１に示すように、光半導体装置１０１は、ｎ型ＩｎＰ基板１０の上に、中央に凸部１２ａが設けられたｎ型ＩｎＰクラッド層１２、ｎ型ＩｎＰクラッド層１２の凸部１２ａの上に、ＡｌＧａＩｎＡｓ活性層１４、ｐ型ＩｎＰクラッド層１６、と順次積層したリッジ部としての活性層リッジ２０が設けられた構造を有する。活性層リッジ２０の両側面は、ｎ型ＩｎＰ電流ブロック層４２をｐ型ＩｎＰ電流ブロック層４１とｐ型ＩｎＰ電流ブロック層４４で覆う電流ブロック層としての埋め込み層４０で埋め込まれ、埋め込み層４０および活性層リッジ２０の表面は、ｐ型ＩｎＰクラッド層４６が積層され、ｐ型ＩｎＰクラッド層４６の表面は、ｐ型ＩｎＧａＡｓコンタクト層４８が積層されている。
図１は、本願の実施の形態１に係る光半導体装置１０１の構成を示す断面図である。図１に示すように、光半導体装置１０１は、ｎ型ＩｎＰ基板１０の上に、中央に凸部１２ａが設けられたｎ型ＩｎＰクラッド層１２、ｎ型ＩｎＰクラッド層１２の凸部１２ａの上に、ＡｌＧａＩｎＡｓ活性層１４、ｐ型ＩｎＰクラッド層１６、と順次積層したリッジ部としての活性層リッジ２０が設けられた構造を有する。活性層リッジ２０の両側面は、ｎ型ＩｎＰ電流ブロック層４２をｐ型ＩｎＰ電流ブロック層４１とｐ型ＩｎＰ電流ブロック層４４で覆う電流ブロック層としての埋め込み層４０で埋め込まれ、埋め込み層４０および活性層リッジ２０の表面は、ｐ型ＩｎＰクラッド層４６が積層され、ｐ型ＩｎＰクラッド層４６の表面は、ｐ型ＩｎＧａＡｓコンタクト層４８が積層されている。
次に、本願の実施の形態１に係る光半導体装置１０１の製造方法について説明する。図２は、光半導体デバイスである半導体レーザ素子の基本構造としての光半導体装置１０１の製造工程を示すフローチャート図である。図３から図７は、図２に対応する光半導体装置１０１の各製造工程を示す断面図である。図３は、基板上への半導体層の形成工程を示す。図４は、半導体層上へのマスク形成工程を示す。図５は、半導体層のエッチング工程を示す。図６は、埋め込み層の形成工程を示す。図７は、コンタクト層の形成工程を示す。
まず最初に、図２のステップＳ２０１では（図３参照）、基板上への半導体層の形成工程として、ｎ型ＩｎＰ基板１０の上に、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition：有機金属化学気相成長法）によりｎ型ＩｎＰクラッド層１２を形成する。続いて、ｎ型ＩｎＰクラッド層１２の上に、ＡｌＧａＩｎＡｓ活性層１４を形成する。次いで、ＡｌＧａＩｎＡｓ活性層１４の上に、ｐ型ＩｎＰクラッド層１６を形成する。
続いて、図２のステップＳ２０２では（図４参照）、半導体層上へのマスク形成工程として、図３に示す半導体素子の表面のｐ型ＩｎＰクラッド層１６の上に、ＳｉＯ２層を形成した後、レジストパターンを用いたフォトエッチングにより、ＳｉＯ２層を所定のパターンにパターニングし、ＳｉＯ２マスク１８を形成する。
次いで、図２のステップＳ２０３では（図５参照）、半導体層のエッチング工程として、ウエハをＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）装置のチャンバ内へ搬送し、ＳｉＯ２マスク１８をマスクとして半導体層の一部をエッチングし、垂直メサ部となる活性層リッジ２０を形成する。エッチングには、ＳｉとＣｌを分子構造に含むガスと、Ａｒガスとを用いる。ＳｉとＣｌを分子構造に含むガスとしては、例えばＳｉＣｌ４を用いることができる。
従来はこのエッチングによりＳｉの残渣が生じてしまい、その後ウエハを結晶成長のためのチャンバに移動する際、大気中のＳｉが付着するという問題があった。そこで、本願では、エッチング工程の後で、埋め込み層の形成工程の前に、活性層リッジ２０の形状を保った状態でのクリーニングを実施することを特徴とする。
続いて、図２のステップＳ２０４では（図５参照）、クリーニング工程として、エッチング後のウエハをＭＯＣＶＤ装置のチャンバへ移動し、半導体表面のクリーニング、すなわち、活性層リッジ２０の側面およびｎ型ＩｎＰクラッド層１２の表面（メサ溝の底面）に付着したＳｉを除去する。
クリーニング工程は、例えば、ウエハ温度５６０℃で実施する。クリーニング工程の温度は、結晶成長する際に、メサ溝の底面の成長レートとリッジ側面の成長レートがおおよそ等しくなる温度を選択する。後述するが、次の埋め込み層の形成工程では、結晶成長に最適な温度として、例えば６２０℃が用いられる。クリーニング工程はこの温度よりも低い温度にする必要がある。結晶成長に最適な温度より低い温度でないとメサ溝の底面の成長レートとリッジ側面の成長レートが等しくならないためである。
クリーニング工程の温度範囲は、４００℃以上、６００℃以下が望ましい。６００℃より高いと、結晶成長する際のリッジ底面の成長レートがリッジ側面の成長レートよりも高くなってしまい、４００℃よりも低いと、結晶成長不可の温度であり、エッチングのみが行われてしまい、クリーニング効果を得ることができない。
クリーニング工程の温度を、埋め込み層の形成工程の温度と等しくした場合、リッジ上部から側面のエッチングが進み、リッジ形状が崩れてしまう。本願の発明者は、リッジ形状が崩れる原理は次のようであると突き止めた。
結晶成長に最適な温度では、メサ溝の底面の成長レートの方が、リッジ側面の成長レートよりも早くなる。これは、リッジ側面に供給されたガスの原子がメサ溝の底面に拡散するためである。
一方、エッチングガスによるエッチングレートは、メサ溝の底面とリッジ側面で同等である。原料ガスとエッチングガスを同時に供給する場合の膜厚変動速度は、成長レートからエッチングレートを差し引いたものとなるため、この場合、リッジ側面の膜厚変動速度がメサ溝の底面に比べて負の方向に大きくなる。
本願の発明者は、上記の、自らが突き止めた課題の原因を考慮し、この解決策を見出した。すなわち、結晶成長に最適な温度（埋め込み層の形成工程の温度）よりも低い温度でクリーニング工程を実施することで、リッジ側面とメサ溝の底面の膜厚変動を同等にすることができることを見出した。この原理は次のように説明できる。
結晶成長に最適な温度よりも低い温度で成長を行う場合には、原子が拡散する距離が短くなり、メサ溝の底面への拡散が抑制され、メサ溝の底面とリッジ側面の成長レートが同等となる。一方、エッチングガスのエッチングレートは、低温でもメサ溝の底面とリッジ側面とで同等である。その結果、リッジ側面とメサ溝の底面の膜厚変動が同等となる。膜厚変動速度０付近でクリーニングを実施すれば、リッジ形状を維持したまま半導体表面のSiを除去し、リッジ側面と埋め込み層の界面のＳｉ濃度を１．０Ｅ１７／ｃｍ３以下とすることが可能である。
図７は、クリーニング工程（ステップＳ２０４）から埋め込み層の形成工程（ステップＳ２０５）にかけての温度プロファイルと供給ガスの関係を示す図である。
クリーニング工程から、後述する埋め込み層の形成工程にかけて常にＶ族原料ガス（たとえばホスフィン（ＰＨ３））を供給する。これは、Ｖ族原子が表面から脱離しないようにするための一般的な措置で、ＭＯＣＶＤ装置内でウエハを加熱している際には常に供給される。
クリーニング工程では、結晶成長原料であるIII族原料ガス（例えば、トリメチルインジウム（（ＣＨ３）３Ｉｎ：ＴＭＩ））と、ハロゲン系のエッチングガス（例えば、ｔ－塩化ブチル（（ＣＨ３）３ＣＣｌ：ＴＢＣｌ））を供給する。III族原料ガスとエッチングガスを同時に供給することにより、脱離したＳｉが半導体表面に再付着することを抑制し、クリーニング効果を高めることができる。ここで、リッジ側面およびメサ溝の底面の膜厚変動が０付近となるように、原料ガスの供給量とエッチングガスの供給量を調整する。なお、供給するガスは図に記したものに限らず、たとえばエッチングガスにＨＣｌを使用するなどしてもよい。
次いで、図２のステップＳ２０５では（図６参照）、埋め込み層の形成工程として、ＭＯＣＶＤ装置内で、クリーニング工程でのウエハ温度から、例えば、６２０℃まで昇温し（ステップＳ２０５－１）、活性層リッジ２０の両側に結晶成長させて（ステップＳ２０５－２）、埋め込み層４０を形成する。
昇温工程（ステップＳ２０５－１）では、III族原料ガスとエッチングガスは供給せず、結晶成長もエッチングも実施しない。昇温させる温度は、次に結晶成長させる半導体材料に対して最適な温度とする。結晶成長に最適な温度は、たとえば、ＩｎＰは６００～６５０℃、ＧａＡｓは６５０～７５０℃である。その他の半導体材料についても適宜最適な温度を選択すればよい。
結晶成長工程（ステップＳ２０５－２）では、ＭＯＣＶＤ法により活性層リッジ２０の両側に、ｐ型ＩｎＰ電流ブロック層４１、ｎ型ＩｎＰ電流ブロック層４２、ｐ型ＩｎＰ電流ブロック層４４を順次結晶成長させることで埋め込み層４０を形成する。
続いて、図２のステップＳ２０６では（図１参照）、コンタクト層の形成工程として、ＳｉＯ２マスク１８を除去した後、ＭＯＣＶＤ法により、埋め込み層４０および活性層リッジ２０の表面に、ｐ型ＩｎＰクラッド層４６を形成する。最後に、ＭＯＣＶＤ法により、ｐ型ＩｎＰクラッド層４６の表面に、ｐ型ＩｎＧａＡｓコンタクト層４８を形成し、図１に示す光半導体装置１０１が完成する。
なお、基板１０をｎ型ＩｎＰとしたが、ｐ型ＩｎＰであっても本願の効果を得ることができる。その場合は、クラッド層、ブロック層の各層、コンタクト層の導電型が上述したものとは反対のものとなる。また、基板を半絶縁性ＩｎＰとしてもよい。その場合は、基板上のクラッド層の導電型構造が決まり、各層の導電型は適宜適切なものを用いる。
また、ブロック層には高抵抗の層を用いてもよい。たとえばＦｅドープしたＩｎＰである。また、基板はＩｎＰに限ったものでもなく、例えばＧａＡｓまたはＧａＮといった基板を用いてもよい。この場合は適宜ＧａＡｓ系またはＧａＮ系のエピタキシャル層を用いる。また、エッチング工程はＲＩＥ以外の方法でもよく、ウェットエッチングでも構わない。
また、エッチング工程とクリーニング工程の間に、薬液処理等による表面清浄化を行ってもよい。ただし、その場合でも大気中でＳｉが付着するため、本願のクリーニング工程が不可欠である。その他、本願の重要な構成要素以外は所望の特性に合わせて実施例とは異なる構成となってもよい。
以上のように、本実施の形態１に係る光半導体装置１０１の製造方法によれば、ｎ型ＩｎＰ基板１０の表面に半導体層を形成する工程と、前記半導体層の一部をエッチングして、活性層リッジ２０を形成するエッチング工程と、結晶成長の原料ガスとエッチングガスを供給しながら、エッチングした半導体層の表面に付着したＳｉを除去するクリーニング工程と、前記クリーニング工程での温度よりも高い処理温度で、活性層リッジ２０の両側に、埋め込み層４０を形成する結晶成長工程とを含むようにしたので、リッジ形状を保った状態でクリーニングできる。
実施の形態２．
実施の形態１では、膜厚変動速度を０付近としたが、実施の形態２では、膜厚変動速度を０より大きくなるように調節した場合について説明する。
実施の形態１では、膜厚変動速度を０付近としたが、実施の形態２では、膜厚変動速度を０より大きくなるように調節した場合について説明する。
本願の実施の形態２に係る光半導体装置では、クリーニング工程において、膜厚変動速度を０より大きくする。例えば、０．０５ｎｍ／ｓｅｃに調整する。この場合、十分なクリーニング効果を発揮するためにクリーニング時間を２０分実施した場合でも、膜厚は６０ｎｍしか増大しない。この値であれば結晶性の低下は生じない。実施の形態２による光半導体装置のその他の製造方法については、実施の形態１の光半導体装置の製造方法と同様であり、その説明を省略する。
膜厚変動速度を０より小さくすることは好ましくない。そうするとリッジ側面とメサ溝の底面が減少し、特にリッジ側面の膜厚減少が素子特性劣化に繋がるためである。すなわち、膜厚変動速度を０とするか、あるいは、ばらつきを考慮し、０より少し大きくなるように調整することが望ましい。
クリーニング工程における膜厚の増加量は、０ｎｍ以上、１００ｎｍ未満であることが望ましい。クリーニング工程にて１００ｎｍ以上膜厚が増大してしまうと、低温で成長したことによる結晶性の低下が生じてしまう。
したがって、クリーニング工程における膜厚の増加量が、０ｎｍ以上、１００ｎｍ未満の範囲となるように膜厚変動速度を、原料ガス供給量、エッチング性ガス供給量、およびクリーニング時間を選択することにより調整する。
このように、膜厚変動速度が０より大きい、例えば、０．０５ｎｍ／ｓｅｃであれば、クリーニング効果を十分に得ることができるだけでなく、リッジ側面の膜厚減少を確実に抑制することができる。
以上のように、本実施の形態２に係る光半導体装置の製造方法によれば、クリーニング工程が、結晶の膜厚変動速度が０より大きく、かつ、膜厚の増加量が、０以上、１００ｎｍ未満の範囲となるようにしたので、リッジ側面と埋め込み層の界面のＳｉ濃度を１．０Ｅ１７／ｃｍ３以下としながら、リッジ側面の膜厚減少を確実に抑制できるため、より安定に生産することが可能となる。
なお、実施の形態１および実施の形態２において、クリーニング工程と昇温工程の間に低温で結晶成長を実施する工程を設けてもよい。低温で成長することによりリッジ側面に確実に結晶を付着させることができるため、ブロック層を安定して形成することできる。また、この目的を果たすために、昇温工程中に結晶成長を実施してもよい。ただし、これらは低温での成長となり、厚く成長すると結晶性が低下するため、低温での結晶成長、および昇温工程での結晶成長の膜厚は１００ｎｍ以下とすることが望ましい。
実施の形態３．
実施の形態３では、基板とは異なる導電型となるドーパントを供給しながらクリーニング工程を実施する場合について説明する。
実施の形態３では、基板とは異なる導電型となるドーパントを供給しながらクリーニング工程を実施する場合について説明する。
本願の実施の形態３に係る光半導体装置では、クリーニング工程において、基板とは異なる導電型となるドーパントを有するガスを、供給ガスに加える。実施の形態１および実施の形態２でのクリーニング工程に適用した場合、クリーニング時にｐ型ＩｎＰ電流ブロック層４１と同じドーパントを供給することで、リッジ側面およびメサ溝の底面がｐ型ＩｎＰ電流ブロック層４１と同じ導電型となり、埋め込み層４０が形成された場合に、所望のブロック層効果を得ることができる。基板とは異なる導電型となるドーパントを有するガスとしては、ｐ型基板を用いる場合には硫化水素（Ｈ２Ｓ）、ｎ型基板を用いる場合にはジエチル亜鉛（（Ｃ２Ｈ５）２Ｚｎ：ＤＥＺｎ）が挙げられる。ただし、これに限るものではなく、その他のガスでも構わない。実施の形態３による光半導体装置のその他の製造方法については、実施の形態１および実施の形態２の光半導体装置の製造方法と同様であり、その説明を省略する。
クリーニング工程にてアンドープの層が形成されてしまうと、ブロック効果が弱まり、特性が劣化する。これに対し、実施の形態３では、クリーニング工程でアンドープの層が形成されない。特に、実施の形態２のクリーニング工程に適用した場合、つまり、膜厚変動速度をプラスとした場合には、ｐ型ＩｎＰ電流ブロック層４１およびｐ型ＩｎＰ電流ブロック層４４の一部をクリーニング工程で形成することになる。
以上のように、本実施の形態３に係る光半導体装置の製造方法によれば、クリーニング工程が、供給するガスに、基板と異なる導電型となるドーパントを有するガスを含むようにしたので、クリーニング工程でアンドープの層が形成されず、所望のブロック層効果を得ることができる。
実施の形態４．
実施の形態４では、高抵抗となるドーパントを供給しながらクリーニング工程を実施する場合について説明する。
実施の形態４では、高抵抗となるドーパントを供給しながらクリーニング工程を実施する場合について説明する。
本願の実施の形態４に係る光半導体装置では、クリーニング工程において、高抵抗となる半絶縁性のドーパントを有するガスを、供給ガスに加える。クリーニング時に高抵抗となる半絶縁性のドーパントを供給することで、リッジ側面およびメサ溝の底面が高抵抗となり、埋め込み層が形成された場合に、所望のブロック層効果を得ることができる。高抵抗となる半絶縁性のドーパントを有するガスとしては、フェロセン（Ｆｅ（Ｃ５Ｈ５）２：Ｃｐ２Ｆｅ）が挙げられる。これを用いた場合、Ｆｅがドープされて高抵抗となる。実施の形態４による光半導体装置のその他の製造方法については、実施の形態１および実施の形態２の光半導体装置の製造方法と同様であり、その説明を省略する。
実施の形態４では、埋め込み層に高抵抗の層を用いることで、本願を最も有効に適用することができる。なお、この場合はブロック層も高抵抗の層とするなど、所望の特性となるように適宜設計がなされる。
以上のように、本実施の形態４に係る光半導体装置の製造方法によれば、クリーニング工程が、供給するガスに、半絶縁性のドーパントを有するガスを含むようにしたので、クリーニング工程で形成される層が高抵抗となり、所望のブロック層効果を得ることができる。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１０ ｎ型ＩｎＰ基板、１２ ｎ型ＩｎＰクラッド層、１２ａ 凸部、１４ ＡｌＧａＩｎＡｓ活性層、１６ ｐ型ＩｎＰクラッド層、２０ 活性層リッジ、４０ 埋め込み層、４１ ｐ型ＩｎＰ電流ブロック層、４２ ｎ型ＩｎＰ電流ブロック層、４４ ｐ型ＩｎＰ電流ブロック層、１０１ 光半導体装置。
Claims (9)
- 基板の表面に半導体層を形成する工程と、
前記半導体層の一部をエッチングして、リッジ部を形成するエッチング工程と、
結晶成長の原料ガスとエッチングガスを供給しながら、前記エッチングした半導体層の表面への付着物を除去するクリーニング工程と、
前記クリーニング工程での温度よりも高い処理温度で、前記リッジ部の両側に、電流ブロック層を形成する結晶成長工程と、
を含むことを特徴とする光半導体装置の製造方法。 - 前記クリーニング工程は、加熱温度の範囲が、４００℃以上、６００℃以下であることを特徴とする請求項１に記載の光半導体装置の製造方法。
- 前記原料ガスは、第一の原料ガスと第二の原料ガスを含むことを特徴とする請求項１または請求項２に記載の光半導体装置の製造方法。
- 前記クリーニング工程と前記結晶成長工程との間の昇温工程では、前記第一の原料ガスを供給することを特徴とする請求項３に記載の光半導体装置の製造方法。
- 前記第一の原料ガスはＶ族のガスであり、前記第二の原料ガスはIII族のガスであることを特徴とする請求項３または請求項４に記載の光半導体装置の製造方法。
- 前記エッチングガスは、ハロゲン系のガスであることを特徴とする請求項５に記載の光半導体装置の製造方法。
- 前記クリーニング工程は、前記結晶の膜厚の変動速度が０より大きく、かつ、前記膜厚の増加量が、０以上、１００ｎｍ未満の範囲となることを特徴とする請求項１から請求項６のいずれか１項に記載の光半導体装置の製造方法。
- 前記クリーニング工程は、前記供給するガスに、前記基板と異なる導電型となるドーパントを有するガスを含むことを特徴とする請求項１から請求項７のいずれか１項に記載の光半導体装置の製造方法。
- 前記クリーニング工程は、前記供給するガスに、半絶縁性のドーパントを有するガスを含むことを特徴とする請求項１から請求項７のいずれか１項に記載の光半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2019/025627 WO2020261493A1 (ja) | 2019-06-27 | 2019-06-27 | 光半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2020261493A1 JPWO2020261493A1 (ja) | 2020-12-30 |
| JP7195431B2 true JP7195431B2 (ja) | 2022-12-23 |
Family
ID=74061566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021528790A Active JP7195431B2 (ja) | 2019-06-27 | 2019-06-27 | 光半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220190548A1 (ja) |
| JP (1) | JP7195431B2 (ja) |
| CN (1) | CN114008748A (ja) |
| WO (1) | WO2020261493A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7347726B1 (ja) * | 2023-05-15 | 2023-09-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057142A (ja) | 2000-08-08 | 2002-02-22 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
| JP2003282455A (ja) | 2002-03-26 | 2003-10-03 | Nec Corp | 清浄処理方および半導体装置の製造方法 |
| JP2005150181A (ja) | 2003-11-12 | 2005-06-09 | Hitachi Ltd | 半導体レーザの製造方法 |
| JP2008053630A (ja) | 2006-08-28 | 2008-03-06 | Mitsubishi Electric Corp | 半導体レーザ素子の製造方法 |
| JP2013222804A (ja) | 2012-04-16 | 2013-10-28 | Mitsubishi Electric Corp | 半導体デバイスの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068756A (en) * | 1989-02-16 | 1991-11-26 | Texas Instruments Incorporated | Integrated circuit composed of group III-V compound field effect and bipolar semiconductors |
| JP2001127326A (ja) * | 1999-08-13 | 2001-05-11 | Oki Electric Ind Co Ltd | 半導体基板及びその製造方法、並びに、この半導体基板を用いた太陽電池及びその製造方法 |
| JP4511092B2 (ja) * | 2000-12-11 | 2010-07-28 | セイコーエプソン株式会社 | 半導体素子の製造方法 |
| CN114121747A (zh) * | 2020-09-30 | 2022-03-01 | 广东晶相光电科技有限公司 | 一种发光二极管及其应用 |
| JPWO2023027077A1 (ja) * | 2021-08-25 | 2023-03-02 |
-
2019
- 2019-06-27 CN CN201980097657.5A patent/CN114008748A/zh active Pending
- 2019-06-27 JP JP2021528790A patent/JP7195431B2/ja active Active
- 2019-06-27 WO PCT/JP2019/025627 patent/WO2020261493A1/ja active Application Filing
- 2019-06-27 US US17/600,415 patent/US20220190548A1/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057142A (ja) | 2000-08-08 | 2002-02-22 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
| JP2003282455A (ja) | 2002-03-26 | 2003-10-03 | Nec Corp | 清浄処理方および半導体装置の製造方法 |
| JP2005150181A (ja) | 2003-11-12 | 2005-06-09 | Hitachi Ltd | 半導体レーザの製造方法 |
| JP2008053630A (ja) | 2006-08-28 | 2008-03-06 | Mitsubishi Electric Corp | 半導体レーザ素子の製造方法 |
| JP2013222804A (ja) | 2012-04-16 | 2013-10-28 | Mitsubishi Electric Corp | 半導体デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2020261493A1 (ja) | 2020-12-30 |
| CN114008748A (zh) | 2022-02-01 |
| US20220190548A1 (en) | 2022-06-16 |
| WO2020261493A1 (ja) | 2020-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4048191B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP4412827B2 (ja) | 窒化物半導体厚膜基板 | |
| JP7195431B2 (ja) | 光半導体装置の製造方法 | |
| JP2003023179A (ja) | ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置およびその作製方法 | |
| JP2002232082A (ja) | 埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子 | |
| JP4103309B2 (ja) | ｐ型窒化物半導体の製造方法 | |
| US9705287B2 (en) | Method of fabricating a P type nitride semiconductor layer doped with carbon | |
| JP2007042759A (ja) | 半導体発光素子を作製する方法 | |
| JP4186489B2 (ja) | 清浄処理方法および半導体装置の製造方法 | |
| JP5935472B2 (ja) | 半導体デバイスの製造方法 | |
| JP2000260714A (ja) | 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法 | |
| JP4853008B2 (ja) | 半導体光素子を作製する方法 | |
| JP2006140530A (ja) | ｐ型窒化物半導体の製造方法 | |
| JP5734098B2 (ja) | 半導体レーザの製造方法 | |
| JPWO2009048056A1 (ja) | 化合物半導体エピタキシャルウェーハおよびその製造方法 | |
| JP4833456B2 (ja) | 半導体デバイスの製造方法 | |
| JPWO2005031829A1 (ja) | 半導体素子および半導体集積素子 | |
| JPH10504685A (ja) | 半導体基板を準備すること | |
| JP2018101752A (ja) | 半導体光素子およびその製造方法 | |
| JP4900126B2 (ja) | 半導体デバイスの作製方法 | |
| JP2004055881A (ja) | 光半導体装置の製造方法 | |
| JP2001332796A (ja) | 半導体レーザ装置の製造用トレー及びそれを用いた半導体レーザ装置の製造方法 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP2006086199A (ja) | 半導体光デバイス及び半導体光デバイスの製造方法 | |
| JP2001007441A (ja) | 半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221213 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7195431 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |