JP2003282455A - 清浄処理方および半導体装置の製造方法 - Google Patents

清浄処理方および半導体装置の製造方法

Info

Publication number
JP2003282455A
JP2003282455A JP2002084968A JP2002084968A JP2003282455A JP 2003282455 A JP2003282455 A JP 2003282455A JP 2002084968 A JP2002084968 A JP 2002084968A JP 2002084968 A JP2002084968 A JP 2002084968A JP 2003282455 A JP2003282455 A JP 2003282455A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
cleaning
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002084968A
Other languages
English (en)
Other versions
JP4186489B2 (ja
Inventor
Koichi Nanbae
宏一 難波江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002084968A priority Critical patent/JP4186489B2/ja
Publication of JP2003282455A publication Critical patent/JP2003282455A/ja
Application granted granted Critical
Publication of JP4186489B2 publication Critical patent/JP4186489B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】もとの半導体層中の不純物拡散や結晶欠陥の発
生を誘起することなく、また形状変化を最小限にして、
結晶成長前の半導体基板表面や再成長前の半導体表面の
不純物汚染や物理的ダメージを再現性良く安定的に除去
する手法を提供すること。 【解決手段】結晶成長装置内で、半導体ウエハ表面に、
エッチング作用のある原料と結晶成長原料を同時に供給
し、エッチング速度と結晶成長速度をバランスさせるこ
とで、効率良く残留不純物を除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体層表面を清
浄化する技術に関するものである。
【0002】
【従来の技術】半導体素子の製造工程においては、半導
体基板上への同種または異種の半導体層の結晶成長工
程、誘電体等をマスクとしたフォトリソグラフィーと化
学エッチングまたはドライエッチングによるパターンニ
ング工程、電流ブロック構造や光閉じ込め構造のための
同種または異種の半導体層の再成長工程を繰り返すこと
が多い。この場合、結晶成長前の基板表面や再成長前の
半導体成長層表面は、大気暴露やエッチング、洗浄等の
プロセスにより不純物汚染や物理的ダメージを受け易
く、それらの表面にそのまま結晶成長を行うと素子特性
や寿命が大幅に劣化してしまう。このため、不純物汚染
や物理的ダメージ層を除去するために、結晶成長室内で
エッチングを行い、その後、続けて結晶成長を行う手法
が用いられてきた。
【0003】このような技術として、特許第31586
51号では、成長原料としてトリメチルガリウム(TM
G)及びアルシン(AsH)、エッチングガスとして
塩化水素(HCl)を用いてGaAsの再成長直前に、
成長室内でエッチングを施すことにより、炭素(C)、
酸素(O)、シリコン(Si)などの不純物を除去で
き、またエッチング中にHClと共にTMGを同時に供
給すると、エッチングにより結晶表面に生じるストイキ
オメトリーからのずれが補償され、再成長界面でのキャ
リアの蓄積が抑制されるとされている。
【0004】また、特開昭59−65434号公報に
は、GaAs半導体の気相成長において、塩化水素とと
もにIII族元素のアルキル化合物およびV族元素の水
酸化物もしくはアルキル化合物の蒸気を同時に導入して
半導体層をエッチングする技術が開示されている。エッ
チングの速さは、毎分0.1μmのエッチング速度の例
が示されている。こうすることにより、成長開始前の下
地表面を鏡面にすることができるとされている。
【0005】また、特開昭51−74580号公報に
は、III−V族元素から成る半導体物質の気相エッチ
ングをV族元素のハロゲン化物および同水酸化物を含む
不活性ガス雰囲気下で実施し、V族元素の水酸化物を同
時に導入する技術が記載されている。同公報によれば、
平坦で、かつ鏡面性に優れた基板表面を得ることができ
ると記載されている。
【0006】
【発明が解決しようとする課題】しかしながら上記従来
技術では、半導体結晶の構成元素に比べてエッチング速
度が遅い汚染物質が表面に残留しやすく、例えばアイト
リプルイー ジャーナルオブ セレクティド トピック
ス イン カンタム エレクトロニクス 第3巻 第3
号 845ページ目から853ページ目(IEEE J
ournalof Selected Topics
in Quantum Electronics,Vo
l.3,N0.3,p845〜p853)に報告されて
いるように、エッチングガスとしてPClを用い、I
nP表面を成長室内でエッチングしてもSiはほとんど
エッチングされず、表面に残留してしまう。また本発明
者らの実験結果では、通常の結晶成長温度付近では、特
許第3158651号で示されているような結晶成長室
内でのエッチングを施しても再成長界面の残留Siを除
去することは容易でなかった。また、残留Siを除去し
ようとして基板温度を上げ過ぎたり、エッチングを深く
し過ぎると、もとの半導体層の内部で不純物拡散や結晶
欠陥を生じたり、エッチングにより形状変化が起き、設
計通りのデバイス構造が作製できないという問題があっ
た。
【0007】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、もとの半導体層中の不
純物拡散や結晶欠陥の発生を誘起することなく、また形
状変化を最小限にして、結晶成長前の半導体基板表面や
再成長前の半導体表面の不純物汚染や物理的ダメージを
再現性良く安定的に除去する手法を提供することにあ
る。
【0008】
【課題を解決するための手段】半導体表面に付着した特
定の汚染物質の除去が困難な理由について、本発明者ら
は以下のように推察した。半導体層表面に付着した汚染
物質に対してエッチング性物質を作用させた場合、エッ
チング性物質と上記特定の汚染物質が化学反応を起こ
す。しかし、この化学反応によって生じた結合の結合力
は比較的弱く、汚染物質がエッチング性物質と結合し化
合物を形成して半導体表面から脱離しても、またすぐに
結合が切れて半導体表面に再付着してしまうものと予想
される。このように、半導体表面に付着した特定の汚染
物質は、半導体層へ再付着するため、除去が困難である
と推察される。
【0009】こうした推察のもと、本発明者は、エッチ
ング作用のある原料と結晶成長原料の両方を、清浄処理
対象となる半導体層表面に接触せしめることにより、再
付着を抑制しつつ汚染物質を効率的にエッチング除去で
きることを見いだし、本発明を完成した。
【0010】本発明によれば、半導体層の表面に付着し
た汚染物質を除去する清浄処理方法であって、前記半導
体層に対してエッチング作用を有するエッチング性物質
と、結晶成長原料とを、同時に、または交互に、前記半
導体層に接触せしめる清浄処理工程を含むことを特徴と
する清浄処理方法が提供される。
【0011】また、本発明によれば、半導体層の表面に
付着した汚染物質を除去する清浄処理方法であって、前
記半導体層に対してエッチング作用を有するエッチング
性物質と結晶成長原料とを含む雰囲気に前記半導体層の
表面を暴露する清浄処理工程を含むことを特徴とする清
浄処理方法が提供される。
【0012】さらに、本発明によれば、半導体層の表面
に付着した汚染物質を除去する清浄処理方法であって、
前記半導体層に対してエッチング作用を有するエッチン
グ性物質を含む第一のガスと結晶成長原料を含む第二の
ガスとを同時に前記半導体層の表面に供給する清浄処理
工程を含むことを特徴とする清浄処理方法が提供され
る。
【0013】半導体層表面にエッチング性物質が作用す
ると、半導体層表面に付着した汚染物質が表面から脱離
する。しかしながら、その脱離した汚染物質の一部が再
度半導体層表面に付着することがある。半導体層の清浄
度を高めるためにはこうした汚染物質の再付着を充分に
抑制することが必要となる。そこで本発明では、エッチ
ング性物質と、結晶成長原料とを半導体層表面に接触さ
せ、再付着を抑制しつつ汚染物質を効率的にエッチング
除去する。このような手法により汚染物質の再付着を防
止できる理由は必ずしも明らかではないが、汚染物質が
半導体層表面から脱離した後、それまで汚染物質が占有
していたサイトが結晶成長原料によって速やかに占有さ
れることによるものと推察される。
【0014】本発明の清浄処理方法において、前記第一
のガスおよび前記第二のガスが、間欠的に供給される構
成とすることができる。こうすることによって、半導体
層の表面の汚染を一層効率的に除去することができる。
【0015】本発明の清浄処理方法において、前記清浄
処理工程を実施する前後における前記半導体層の層厚の
差が、100nm以下である構成とすることができる。
こうすることにより、充分に高い清浄度を実現すること
ができる。
【0016】本発明の清浄処理方法において、前記清浄
処理工程を実施する際に、前記半導体層の層厚が実質的
に減少しないようにした構成とすることができる。ここ
で、「実質的に減少しない」とは、前記半導体層の層厚
がまったく減少しないか、若干の層厚の減少があっても
その層厚変化速度が0.1nm/sec以下であること
をいう。前記半導体層の層厚が実質的に減少しないよう
に構成することで、半導体層表面に関し、充分に高い清
浄度を実現することができる。
【0017】上記のように、清浄処理の対象となる半導
体層の層厚変化を制御することによって充分に高い清浄
度を実現できる。この理由は必ずしも明らかではない
が、汚染物質が半導体層表面から脱離した後、それまで
汚染物質が占有していたサイトが結晶成長原料によって
確実に占有されることによるものと推察される。こうし
た前記半導体層の層厚変化を制御は、たとえば、エッチ
ング性物質および前記結晶成長原料の量比を調整するこ
とができる。たとえばエッチング性ガスと原料ガスの量
比を適切に調整して半導体層表面に供給することによ
り、清浄処理対象となる半導体層が実質的にエッチング
されず、また、当該半導体層の上部に新たな半導体層が
実質的に成長しないようにすることができる。エッチン
グ性物質と、結晶成長原料とのバランスが崩れ、エッチ
ング側に傾くと、エッチングされた物質の再付着が生
じ、充分な清浄度が得られない場合がある。一方、成膜
の方に傾いた場合、汚染物質が充分に除去されないまま
新たな半導体層が積層し、充分な清浄度が得られない。
【0018】本発明の清浄処理方法において、前記半導
体層の層厚変化速度の符号を、層厚が増加する場合を
正、層厚が減少する場合を負と定義し、前記清浄処理工
程を実施した際の前記半導体層の層厚変化速度をR、前
記半導体層表面に対して前記第一のガスのみを供給した
場合の前記半導体層の層厚変化速度をr、前記半導体
層表面に対して前記第二のガスのみを供給した場合の前
記半導体層の層厚変化速度をrとしたときに、これら
の層厚変化速度の絶対値が、 |R|<|r|<|r| となるように、前記第一のガスと前記第二のガスの供給
量を調整する構成とすることができる。
【0019】こうすることにより、エッチング性物質お
よび結晶成長原料の供給バランスが適切となり、半導体
層表面に付着した汚染物質が効率よく除去されるととも
に、脱離した汚染物質の半導体層への再付着を抑制する
ことができる。
【0020】本発明の清浄処理方法において、R<0で
ある構成とすることができる。こうすることによって、
半導体層表面に関し、充分に高い清浄度を実現すること
ができる。
【0021】本発明の清浄処理方法において、|R|が
0.1nm/sec以下である構成とすることができ
る。こうすることにより、エッチング性物質および結晶
成長原料の供給バランスがさらに適切となり、半導体層
表面に付着した汚染物質が効率よく除去されるととも
に、脱離した汚染物質の半導体層への再付着を抑制する
ことができる。また、素子構造の設計も容易となる。
【0022】本発明の清浄処理方法において、前記結晶
成長原料が、有機金属を含む構成とすることができる。
【0023】本発明の清浄処理方法において、前記エッ
チング性物質がハロゲン元素またはその化合物である構
成とすることができる。
【0024】本発明の清浄処理方法において、前記半導
体層が化合物半導体からなる構成とすることができる。
【0025】本発明の清浄処理方法において、前記半導
体層がIII−V族化合物半導体からなるものとするこ
とができる。
【0026】結晶成長原料を、前記半導体層を構成する
III族元素を含む化合物とした場合、エッチング性物
質によって形成された半導体層中の空格子位置を当該半
導体層の構成元素で占有させることができ、表面に変成
層等が形成することを防止できる。
【0027】前記半導体層を構成するIII族元素が一
種類からなるものとすることができる。こうすることに
より、半導体層表面の清浄処理中に変成層の形成や組成
変化が起こることを抑えることができる。
【0028】本発明の清浄処理方法において、前記半導
体層を構成するIII族元素がインジウム(In)であ
る構成とすることができる。InPの気相成長において
は、通常、600℃から650℃の成長温度が採用され
る。これは、V族元素であるリンが脱離することを防止
するとともに結晶に伝導性を与えるために故意に添加さ
れた、たとえば亜鉛等の不純物の拡散を防ぎ、設計通り
の不純物プロファイルを得るためのものである。しかし
ながら、このような比較的低温の成長温度を採用した場
合、成長界面の清浄処理がよりいっそう困難となる。一
般に、エッチング性ガスによる成長界面の清浄処理は、
雰囲気温度を高温にするほど除去効率が高くなる。とこ
ろが、InP半導体系においては、清浄処理温度に上限
が存在するため、成長界面の汚染が除去されにくく、特
にシリコンの汚染が深刻な問題となる。本発明によれ
ば、かかる成長界面の汚染の問題を有効に解決すること
ができる。
【0029】さらに本発明によれば、以下に示す半導体
装置の製造方法が提供される。ここで、半導体装置と
は、発光素子、受光素子、光変調器等の光素子や、電界
効果トランジスタ、バイポーラトランジスタ等の電子素
子を含む。
【0030】本発明によれば、半導体基板の上部に第一
の半導体層を形成する工程と、前記第一の半導体層の表
面を清浄処理する工程と、前記第一の半導体層上に第二
の半導体層を形成する工程とを含み、前記第一の半導体
層の表面を清浄処理する前記工程は、前記半導体層に対
してエッチング作用を有するエッチング性物質と、結晶
成長原料とを、前記半導体層の表面に接触せしめる工程
を含むことを特徴とする半導体装置の製造方法が提供さ
れる。
【0031】また本発明によれば、半導体基板の上部に
第一の半導体層を形成する工程と、前記第一の半導体層
の表面を清浄処理する工程と、前記第一の半導体層上に
第二の半導体層を形成する工程とを含み、前記第一の半
導体層の表面を清浄処理する前記工程は、前記半導体層
に対してエッチング作用を有するエッチング性物質と結
晶成長原料とを含む雰囲気に前記半導体層の表面を暴露
する工程を含むことを特徴とする半導体装置の製造方法
が提供される。
【0032】また本発明によれば、半導体基板の上部に
第一の半導体層を形成する工程と、前記第一の半導体層
の表面を清浄処理する工程と、前記第一の半導体層上に
第二の半導体層を形成する工程とを含み、前記第一の半
導体層の表面を清浄処理する前記工程は、前記半導体層
に対してエッチング作用を有するエッチング性物質を含
む第一のガスと結晶成長原料を含む第二のガスとを同時
に前記半導体層の表面に供給する工程を含むことを特徴
とする半導体装置の製造方法が提供される。
【0033】半導体層表面にエッチング性物質が作用す
ると、半導体層表面に付着した汚染物質が表面から脱離
する。しかしながら、その脱離した汚染物質の一部が再
度半導体層表面に付着することがある。半導体層の清浄
度を高めるためにはこうした汚染物質の再付着を充分に
抑制することが必要となる。そこで本発明では、エッチ
ング性物質と、結晶成長原料とを半導体層表面に接触さ
せ、再付着を抑制しつつ汚染物質を効率的にエッチング
除去する。このような手法により汚染物質の再付着を防
止できる理由は必ずしも明らかではないが、汚染物質が
半導体層表面から脱離した後、それまで汚染物質が占有
していたサイトが結晶成長原料によって速やかに占有さ
れることによるものと推察される。
【0034】本発明の半導体装置の製造方法において、
前記第一のガスおよび前記第二のガスが、間欠的に供給
される構成とすることができる。こうすることによっ
て、半導体層の表面の汚染を一層効率的に除去すること
ができる。
【0035】本発明の半導体装置の製造方法において、
前記第一の半導体層の表面を清浄処理する前記工程を実
施する前後における前記第一の半導体層の層厚の差が、
100nm以下である構成とすることができる。こうす
ることにより、充分に高い清浄度を実現することができ
る。
【0036】本発明の半導体装置の製造方法において、
前記第一の半導体層の表面を清浄処理する前記工程を実
施する際に、前記第一の半導体層の層厚が実質的に減少
しないようにした構成とすることができる。ここで、
「実質的に減少しない」とは、第一の半導体層の層厚が
まったく減少しないか、若干の層厚の減少があってもそ
の層厚変化速度が0.1nm/sec以下であることを
いう。第一の半導体層の層厚が実質的に減少しないよう
に構成することで、半導体層表面に関し、充分に高い清
浄度を実現することができる。
【0037】上記のように、清浄処理の対象となる第一
の半導体層の層厚変化を制御することによって充分に高
い清浄度を実現できる。この理由は必ずしも明らかでは
ないが、汚染物質が半導体層表面から脱離した後、それ
まで汚染物質が占有していたサイトが結晶成長原料によ
って確実に占有されることによるものと推察される。こ
うした第一の半導体層の層厚変化を制御は、たとえば、
エッチング性物質および前記結晶成長原料の量比を調整
することができる。たとえばエッチング性ガスと原料ガ
スの量比を適切に調整して半導体層表面に供給すること
により、清浄処理対象となる半導体層が実質的にエッチ
ングされず、また、当該半導体層の上部に新たな半導体
層が実質的に成長しないようにすることができる。エッ
チング性物質と、結晶成長原料とのバランスが崩れ、エ
ッチング側に傾くと、エッチングされた物質の再付着が
生じ、充分な清浄度が得られない場合がある。一方、成
膜の方に傾いた場合、汚染物質が充分に除去されないま
ま新たな半導体層が積層し、充分な清浄度が得られな
い。
【0038】本発明の半導体装置の製造方法において、
前記第一の半導体層の層厚変化速度の符号を、層厚が増
加する場合を正、層厚が減少する場合を負と定義し、前
記第一の半導体層の表面を清浄処理する前記工程を実施
した際の前記第一の半導体層の層厚変化速度をR、前記
第一の半導体層表面に対して前記第一のガスのみを供給
した場合の前記第一の半導体層の層厚変化速度をr
前記第一の半導体層表面に対して前記第二のガスのみを
供給した場合の前記第一の半導体層の層厚変化速度をr
としたときに、 これらの層厚変化速度の絶対値が、|
R|<|r|<|r|となるように、前記第一のガ
スと前記第二のガスの供給量を調整する構成とすること
ができる。こうすることにより、エッチング性物質およ
び結晶成長原料の供給バランスがさらに適切となり、半
導体層表面に付着した汚染物質が効率よく除去されると
ともに、脱離した汚染物質の半導体層への再付着を抑制
することができる。
【0039】本発明の半導体装置の製造方法において、
R<0である構成とすることができる。こうすることに
よって、半導体層表面に関し、充分に高い清浄度を実現
することができる。
【0040】本発明の半導体装置の製造方法において、
|R|が0.1nm/sec以下である構成とすること
ができる。こうすることにより、エッチング性物質およ
び結晶成長原料の供給バランスがさらに適切となり、半
導体層表面に付着した汚染物質が効率よく除去されると
ともに、脱離した汚染物質の半導体層への再付着を抑制
することができる。
【0041】本発明の半導体装置の製造方法において、
前記結晶成長原料が、有機金属を含む構成とすることが
できる。
【0042】本発明の半導体装置の製造方法において、
前記エッチング性物質がハロゲン元素またはその化合物
である構成とすることができる。
【0043】本発明の半導体装置の製造方法において、
前記第一の半導体層が化合物半導体からなる構成とする
ことができる。
【0044】本発明の半導体装置の製造方法において、
第一の半導体層がIII−V族化合物半導体からなるも
のとすることができる。このとき、記結晶成長原料が、
第一の半導体層を構成するIII族元素を含む化合物で
ある構成とすることができる。また、第一の半導体層を
構成するIII族元素が一種類からなるものとすること
ができる。こうすることにより、半導体層表面の清浄処
理中に変成層の形成や組成変化が起こることを抑えるこ
とができる。
【0045】本発明の半導体装置の製造方法において、
第一の半導体層を構成するIII族元素がインジウム
(In)である構成とすることができる。InPの気相
成長においては、通常、600℃から650℃の成長温
度が採用される。これは、V族元素であるリンが脱離す
ることを防止するとともに不純物の亜鉛の拡散を防ぎ、
設計通りの不純物プロファイルを得るためのものであ
る。しかしながら、このような比較的低温の成長温度を
採用した場合、成長界面の清浄処理がよりいっそう困難
となる。一般に、エッチング性ガスによる成長界面の清
浄処理は、雰囲気温度を高温にするほど除去効率が高く
なる。ところが、InP半導体系においては、清浄処理
温度に上限が存在するため、成長界面の汚染が除去され
にくく、特にシリコンの汚染が深刻な問題となる。本発
明によれば、係る成長界面の汚染の問題を有効に解決す
ることができる。
【0046】本発明の半導体装置の製造方法において、
前記第一の半導体層および前記第二の半導体層を気相成
長により形成する構成とすることができる。
【0047】本発明の半導体装置の製造方法において、
前記第一の半導体層を形成する工程の後、前記第一の半
導体層上にマスクを形成し、つづいて前記マスクを除去
した後、前記第一の半導体層の表面を清浄処理する前記
工程を実施する構成とすることができる。こうした工程
を経た場合、第一の半導体層表面は再成長表面となり、
大気による汚染、マスク材料の残存等により、表面に多
くの不純物が付着しやすい。本発明によれば、こうした
不純物を効率的に除去することができる。
【0048】
【発明の実施の形態】本発明における清浄処理の対象と
なる半導体層は、InGaAs、InGaAsP、Al
GaInAs、InAsPなどのInP系、AlGaA
s、InGaP、AlGaInP、GaAsSb、In
GaAsNなどのGaAs系、GaN,AlGaN,G
aInN,AlGaInN、BAlGaInNなどのG
aN系等のIII−V族化合物半導体;ZnSe、Zn
Te、MgZnSSe、MgZnCdSe、MgZnS
eTe、ZnSeTe、ZnO,MgZnO,MgCd
ZnO等のII−VI族化合物半導体;等の化合物半導
体のほか、シリコンおよびその化合物、ゲルマニウムお
よびその化合物等の半導体により構成される。なお、本
発明における清浄処理の対象となる半導体層は、3元系
でも4元系以上の組成でもよい。
【0049】このうち、III−V族化合物半導体層の
表面に、素子の作製プロセスもしくは大気暴露によって
付着した汚染物質の除去に本発明を適用した場合、顕著
な効果が得られる。特に、従来技術によっては充分に除
去することが困難であったシリコンの除去に適用する
と、特に効果的である。
【0050】本発明におけるエッチング性物質として
は、大多数の元素と結合して揮発性の化合物を形成す
る、ハロゲン元素またはその化合物を例示することがで
きる。このうち、取り扱いが容易である点で、塩素(C
l)を含む原料であることが好ましく用いられる。
【0051】本発明におけるエッチング性物質として
は、t−塩化ブチル((CHCCl:TBC
l)、ビスジメチルアミノホスフィンクロライド
([(CH]NPCl:BDMAPCl)、塩
化水素(HCl)や、塩化メチル(CHCl)、四塩
化炭素(CCl)、ビスジメチルアミノアルシンクロ
ライド([(CH]NAsCl)、三塩化燐
(PCl)、三塩化砒素AsCl、塩素(Cl
や、同様のBr系原料、I系原料、F系原料を例示する
ことができる。このうち、t−塩化ブチルを用いると、
清浄処理の対象となる半導体層のストイキメトリを比較
的良好に維持しつつ効果的にエッチングを行うことがで
きる。たとえば、上記半導体層がIII−V族半導体
で、エッチングガスが特定のV族元素を含んでいる場
合、清浄処理の対象となる半導体層がエッチングガス中
に含まれるものと異なる種類のV族元素を含んでいる
と、清浄処理中に表面に変性層が形成されてしまう問題
がしばしば起こるが、t−塩化ブチルはV族元素を含ま
ないため、清浄処理中に変性層が形成されることがな
く、好ましい。また、ビスジメチルアミノホスフィンク
ロライドを用いた場合、エッチング能力の温度依存性が
比較的抑制されるため、安定した清浄処理を行うことが
できる。
【0052】また、清浄処理の対象となる半導体層を構
成するIII族元素が一種類からなる場合、本発明の表
面処理中に変成層の形成や組成変化を起こしにくいため
望ましく、さらには第一の半導体を構成するIII族元
素がインジウム(In)で、たとえばInP、InA
s、InN、InSbなど、であるか、またはガリウム
(Ga)、たとえばGaAs、GaP、GaN、GaS
bなど、である場合、より顕著な効果が現れる。
【0053】本発明は、半導体層の成長を気相成長装置
を用いて実施する場合、顕著な効果が得られ、成長原料
に有機金属を用いた有機金属気相成長(MOCVD:M
etal Organic Vapor Phase
Epitaxy)法の場合に、より顕著な効果が現れ
る。またこの場合、結晶成長原料である水素化合物及び
有機金属ガスについては特に限定はされず、所望の化合
物半導体を得るのに必要な水素化合物及び有機金属化合
物ガスを用いればよい。
【0054】
【実施例】本発明の上記および他の目的、特徴および利
点を明確にすべく、添付した図面を参照しながら、本発
明の実施例を以下に詳述するが、本発明は、その要旨を
超えない限り実施例に限定されるものではない。
【0055】第一の実施例 本実施例では、MOVPE法を用いて、InP上にIn
Pを再成長させる場合の成長界面の残留不純物除去につ
いて説明する。エッチング作用を有する原料として、t
−塩化ブチル((CHCCl:TBCl)を用
い、結晶成長原料としては、トリメチルインジウム(T
MIn)及びホスフィン(PH)を用いた。図1のよ
うにSnドープ{001}InP基板101上に減圧
(60Torr)MOVPE法で1回目の成長層として
アンドープInP層103を1.0μm成長させた後、
一旦ウエハをMOVPE炉から取り出し、12時間大気
曝露する。ウエット処理等は実施しない。その後、この
ウエハを再びMOVPE炉内に投入し、2回目の成長層
として0.5μmのアンドープInP層105を成長再
成長させた。
【0056】2回目の成長開始直前の第二の成長界面1
04で、MOVPE炉内でTBClとTMIn及びPH
をウエハの表面に10分間供給して、表面清浄処理を
行った(サンプルA)。この表面清浄処理の際のTBC
lの供給量は19.4μmol/minで、これはIn
Pのエッチング速度にして20.5nm/min相当
し、TMInの供給量は15.08μmol/min、
PHの供給量は2.68mmol/minであり、こ
れらはInPの成長速度にして20.5nm/minに
相当する。従って、TBClによるInPのエッチング
速度と、TMIn及びPHによるInPの成長速度は
等しく、この表面清浄処理中に1回目に成長したアンド
ープInP層103の層厚変化はない。また表面清浄処
理時の基板温度は、625℃とした。
【0057】比較の為に2回目のInP層成長開始直前
の第二の成長界面104でのTBCl、TMIn、及び
PHによる表面清浄処理を行わずに2回目のアンドー
プInP層105の成長を開始したサンプル(サンプル
B)も作製した。
【0058】サンプルA及びサンプルBの二つのサンプ
ルの再成長界面での残留不純物濃度について2次イオン
質量分析法(SIMS)を用い、アンドープInP層1
05をスパッタリングしながら深さ方向の分析を行っ
た。
【0059】第二の成長界面104でTBCl、TMI
n、及びPHによる表面清浄処理を行わなかったサン
プルBでは、第二の成長界面104に残留不純物として
C,O、Siが検出され、その濃度はそれぞれ、面密度
にしてC:6.4×1010atoms/cm、O:
6.9×1011atoms/cm、Si:1.2×
1012atoms/cm相当であった。一方、第二
の成長界面104でTBCl(19.4μmol/mi
n)、TMIn(15.08μmol/min)、及び
PH(2.68mmol/min)による表面清浄処
理を行ったサンプルAでは、第二の成長界面104での
C,O,Si等の残留不純物はいずれも検出限界以下で
あった。ここで本測定での検出下限はそれぞれ、C:6
×10atoms/cm、O:6×10atom
s/cm、Si:6×10atoms/cm
当であった。またエッチングガスとして導入したClも
全く検出されなかった。ここでClの検出下限は、3×
10atoms/cm程度であった。
【0060】なお、本実施例では第二の成長界面104
の清浄処理を例にあげて説明したが、第一の成長界面1
02の清浄処理に本発明を適用することもできる。
【0061】第二の実施例 本実施例では、本発明をInP系半導体レーザ素子に適
用した。本実施例では、活性層を最上層とする半導体多
層膜を形成した後、活性層表面の一部を覆うマスクを形
成し、このマスクの両脇の部分をエッチングにより除去
し、メサストライプを設ける。その後、マスクをウエッ
トエッチングにより除去した後、活性層表面に対して本
発明に係る清浄処理を実施する。また、上記メサストラ
イプを設けた後、その表面に対しても本発明に係る清浄
処理を実施する。以下、図10を参照して本実施例につ
いて説明する。
【0062】まず通常の結晶成長プロセスにより、n型
InP基板301上にInGaAsP/InGaAsP
量子井戸307を活性層とするダブルヘテロ構造を作製
し、SiOをマスクとして、ドライエッチングにより
深さ2μm程度の幅2μmのメサストライプ310を形
成した。その後、このウエハをMOVPE炉内に導入
し、第一の再成長界面308に第一の実施例と同じ条件
で上記本発明の表面清浄処理を施した後に、p型InP
層302、n型InP層303、p型InP層304を
順次積層して電流ブロック構造を形成した。
【0063】次にこのウエハをMOVPE炉外に取り出
し、SiOマスクを通常のウエットエッチングプロセ
スにより除去した後、再びMOVPE炉内に投入し、第
二の再成長界面309に再度本発明の上記表面清浄処理
を第一の実施例と同様の条件下で実施した後、p型In
Pクラッド層305、p−InGaAsコンタクト層3
06を形成した。その後、通常の電極形成プロセス、素
子分離プロセスを行い、埋め込み型レーザ素子を完成さ
せた。
【0064】この素子の電圧−電流特性、電流−光出力
特性を測定したところ、本発明の表面清浄処理を用いな
い従来の素子に比べて、スロープ効率が大幅に改善され
ると共に、高光出力時の電力−光出力変換特性が大幅に
改善され、同じ光出力を得るのに必要な駆動電圧が大幅
に低減されていることが確認された。これは、本発明の
表面清浄処理により電流ブロック層形成前の第一の再成
長界面308のSi等のn型残留不純物が減少したこと
により、リーク電流が減少し、またクラッド、コンタク
ト層形成前の第二の再成長界面309のSi等のn型残
留不純物が減少したことにより、電流障壁が取り除か
れ、駆動電圧の低下した効果によるものであると考えら
れる。なお、本実施例では、第一の再成長界面308お
よび第二の再成長界面309の両方に表面清浄処理を施
したが、いずれか一方、たとえば第二の再成長界面30
9に対してのみ清浄処理を施してもよい。
【0065】第三の実施例 本実施例では、清浄処理の条件を変更したこと以外は第
一の実施例と同様にして半導体多層構造を作製し、第二
の成長界面104でのC,O,Si等の残留不純物密度
を測定した。清浄処理の条件は表1に示した。表1の
「処理条件」における各項目について、以下、説明す
る。
【0066】(i)ガスの種類 t−塩化ブチル((CHCCl:TBCl)、ビ
スジメチルアミノホスフィンクロライド([(CH
]NPCl:BDMAPCl)を用いた。 (ii)ガスの流量 MOVPE炉内へのガスの供給量を示す。 (iii)エッチング速度 表中に示された流量でエッチングガスのみを供給した場
合のエッチング速度を示す。この値は予備実験により求
められたものである。 (iv)成長速度 表中に示された流量で成長ガスのみを供給した場合の成
長速度を示す。この値は予備実験により求められたもの
である。 (v)膜厚変化指数 層厚が増加する場合を正、層厚が減少する場合を負と定
義し、成長速度とエッチング速度の和を「膜厚変化指
数」と定義した。清浄処理工程の前後における層厚変化
の指標となる。 (vi)ガス供給方式 連続方式とは、エッチングガスおよび成長ガスを一定時
間連続的に供給する方式である。間欠方式とは、エッチ
ングガスおよび成長ガスを一定時間、間欠的に供給する
方式であり、ガスを供給する時間とガスの供給を停止す
る時間を交互に繰り返す。 (vii)ウエットエッチング アンドープInP層103の清浄処理の前に、エッチン
グ液を用いたエッチング処理を行った場合、ウエットエ
ッチング「有り」と表記した。
【0067】(試料1〜4)エッチング作用を有する原
料として、t−塩化ブチル((CHCCl:TB
Cl)またはビスジメチルアミノホスフィンクロライド
([(CH]NPCl:BDMAPCl)を用
い、結晶成長原料としては、トリメチルインジウム(T
MIn)及びホスフィン(PH)を用いた。図1のよ
うにSnドープ{001}InP基板101上に減圧
(60Torr)MOVPE法で1回目の成長層として
アンドープInP層103を1.0μm成長させた後、
一旦ウエハをMOVPE炉から取り出し、12時間大気
曝露する。その後、アンドープInP層103の表面を
硫酸含有液によりウエットエッチングし、つづいて純水
によりリンスを行った。
【0068】その後、このウエハを再びMOVPE炉内
に投入し、表1に示す条件で清浄処理を行った後、2回
目の成長層として0.5μmのアンドープInP層10
5を再成長させた。
【0069】各試料における清浄処理は以下のとおりで
ある。
【0070】試料1では清浄処理を行わなかった。
【0071】試料2では、2回目の成長開始直前の第二
の成長界面104で、MOVPE炉内でTBClとTM
In及びPHをウエハの表面に10分間供給して、表
面清浄処理を行った。各ガスの供給量等は表1に示した
とおりである。ガスの供給は連続方式とした。清浄処理
時の基板温度は、625℃とした。処理前後におけるア
ンドープInP層103の層厚変化は認められなかっ
た。
【0072】試料3では、2回目の成長開始直前の第二
の成長界面104で、MOVPE炉内で以下のような処
理を行った。すなわち、(i)TBClとTMIn及び
PH をウエハの表面に1分間供給した後、(ii)1
5秒間、PHを大量に供給してパージを行う、という
ステップを、20回繰り返して実施した。各ガスの供給
量等は表1に示したとおりである。清浄処理時の基板温
度は、625℃とした。処理前後におけるアンドープI
nP層103の層厚変化は100nm以下であった。
【0073】試料4では、2回目の成長開始直前の第二
の成長界面104で、MOVPE炉内でビスジメチルア
ミノホスフィンクロライド(BDMAPCl)とTMI
n及びPHをウエハの表面に10分間供給して、表面
清浄処理を行った。各ガスの供給量等は表1に示したと
おりである。ガスの供給は連続方式とした。清浄処理時
の基板温度は、625℃とした。処理前後におけるアン
ドープInP層103の層厚変化は認められなかった。
【0074】(試料5〜6)エッチング作用を有する原
料として、t−塩化ブチル((CHCCl:TB
Cl)またはビスジメチルアミノホスフィンクロライド
([(CH]NPCl:BDMAPCl)を用
い、結晶成長原料としては、トリメチルインジウム(T
MIn)及びホスフィン(PH)を用いた。図1のよ
うにSnドープ{001}InP基板101上に減圧
(60Torr)MOVPE法で1回目の成長層として
アンドープInP層103を1.0μm成長させた後、
一旦ウエハをMOVPE炉から取り出し、12時間大気
曝露する。その後、ウエットエッチングを行うことな
く、このウエハを再びMOVPE炉内に投入し、表1に
示す条件で清浄処理を行った。その後、2回目の成長層
として0.5μmのアンドープInP層105を再成長
させた。
【0075】各試料における清浄処理は以下のとおりで
ある。
【0076】試料5では清浄処理を行わなかった。
【0077】試料6では、2回目の成長開始直前の第二
の成長界面104で、MOVPE炉内でTBClとTM
In及びPHをウエハの表面に10分間供給して、表
面清浄処理を行った。各ガスの供給量等は表1に示した
とおりである。ガスの供給は連続方式とした。清浄処理
時の基板温度は、625℃とした。処理前後におけるア
ンドープInP層103の層厚変化は認められなかっ
た。
【0078】上記各試料の清浄処理中の層厚変化は、い
ずれも100nm以下であった。上記各試料について、
第一の実施例と同様にしてSIMSにより残留不純物綿
密度を測定した。結果を表1および図2〜7に示す。図
2〜7は、それぞれ、試料1〜6の測定結果に対応す
る。表1中、「n.d.」とは、検出不可であったこと
を意味する。試料NO.5においては、該当するピーク
に対応する濃度は算出されたものの、ノイズとの判別が
困難であったため、参考値として数値を示した。なお、
図2〜7では、不純物濃度(単位:atoms/c
)として算定された数値(縦軸)を、面密度として
換算し、この値を該当ピークに対応させて図中に記載し
た(単位:atoms/cm)。
【0079】得られた結果より、以下のことが明らかに
なった。すなわち、膜厚変化指数が6nm以下(0.1
nm/sec以下)となるようにエッチングガスと成長
ガスの供給比を調整することにより、残留不純物面密度
が顕著に低減される。特にSiが効果的に除去される。
また、ガス供給方式は、間欠式が効果的である。間欠供
給とすることによって残留不純物密度が顕著に低減され
る。清浄処理前のウエットエッチングは、実施しない方
が残留不純物密度が小さい。
【表1】
【0080】第四の実施例 本実施例では、第三の実施例と同様の実験を、ガス流量
比を変化させて行ったものである。
【0081】図1と同様のサンプル構造において第二の
成長界面104での表面清浄処理条件としては、エッチ
ングガスであるTBClの供給量を19.4μmol/
min(InPのエッチング速度にして20.5nm/
min相当)、PH供給量を2.68mmol/mi
nと一定にし、TMInの供給量を0〜30μmol/
minの間で変化させて、10分間表面清浄処理を行
い、続けてアンドープInP層105を成長した。続け
てSIMS分析により第2界面の残留Si濃度について
調べた。
【0082】図8は、第三の実施例における試料2のT
MIn流量を変化させたもの(図中、「残留Si(連続
型)」と表示)と、第三の実施例における試料3のTM
In流量を変化させたもの(図中、「残留Si(間欠
型)」と表示)とが示されている。
【0083】図9は、第三の実施例における試料4のT
MIn流量を変化させたものが示されている。
【0084】図8および図9には、残留Siの面密度と
共に、TBCl及びTMInによるInPの成長速度
(即ちアンドープInP層103(第一の半導体層)の
膜厚変化速度)を成長を正、エッチングを負として示し
た。
【0085】いずれの系においてもTMInの供給量と
共に残留Si濃度が減少し、成長速度が0nm/sec
になる付近で、残留Si濃度は最小値を示し、さらにT
MIn流量を増やすと、再び残留Si濃度は上昇した。
これは、エッチングガスのTBClのみを第二の成長界
面104に供給した場合、表面の残留Siは揮発性の塩
化物SiClとして一旦は表面から脱離するものの、
Si−Clの結合が、Si−Pの結合に比べて弱く、S
i−Clの結合がすぐに切れてまた表面に際付着してし
まうが、TMInをTBClと同時に供給すると、Si
がSiClとして表面から脱離すると同時に、それま
でSiが占有していた安定なIII族サイトがInで埋
まり、一旦表面から脱離したSiが再びInP表面に付
着出来ずに表面から脱離していくためと考えられる。従
ってSiの脱離効率はTBClによるInPのエッチン
グ速度とTMInによるInPの成長速度が丁度釣り合
うあたりで最大となる。TMInによるInPの成長速
度がTBClによるInPのエッチング速度を上回る
と、今度はSiが脱離する前に、InP層が成長してし
まい、表面の清浄処理が行われなくなるため第二の成長
界面104での残留Si濃度が上昇するものと考えられ
る。
【0086】図8および図9の結果から、0.1nm/
sec以内の層厚変化速度とした場合、特に層厚変化が
実質的にない場合に、残留Si密度が顕著に低減される
ことが判明した。
【0087】以上、実施例に基づいて本発明を説明した
が、本発明は上記各実施例に限定されず、本発明の技術
思想の範囲内において、各実施例は適宜変更され得るこ
とは明らかである。
【0088】たとえば上記実施例では、エッチング作用
を有する原料として、TBCl、ビスジメチルアミノホ
スフィンクロライド([(CH]NPCl)を
用いたが、他のCl系原料、例えば塩化水素(HCl)
や、塩化メチル(CHCl)、四塩化炭素(CC
)、ビスジメチルアミノアルシンクロライド
([(CH]NAsCl)、三塩化燐(PCl
)、三塩化砒素AsCl、塩素(Cl)や、同様
のBr系原料、I系原料、F系原料を用いてもよい。他
の原料を用いる場合、原料の分解効率やエッチング効率
は原料によって異なるが、基本的には上記実施例に示し
たようにエッチング原料による半導体層のエッチング速
度と結晶成長原料による半導体層の成長速度をバランス
させることで最大のエッチング効率が得られ、同様の効
果が得られる。
【0089】また上記実施例では、結晶成長法としてM
OVPE法を使った場合を例として説明したが、他の成
長手法、たとえば分子線エピタキシー(MBE)法やガ
スソースMBE(GSMBE)法、有機金属MBE(M
OMBE)法、化学ビーム成長(CBE)法などを使っ
ても良い。また上記実施例では、InP系材料について
説明したが、本発明はこれに制限されるものではなく、
GaAs、InAs、GaP、GaNなどの他のIII
−V族化合物半導体やII‐VI族化合物半導体などの
半導体材料に適用可能である。
【0090】また基板温度については、上記実施例で
は、625℃としたが、通常の結晶成長が可能な温度範
囲例えばInPであれば400℃〜700℃程度の間、
GaAsであれば400℃から800℃の間であればよ
く、エッチング原料による半導体層のエッチング速度や
結晶成長原料による半導体層の成長速度の基板温度によ
る変化を補正して、両者がバランスさせることで最大の
エッチング効率が得られ、同様の効果がある。
【0091】また、上記実施例では半導体層に対してエ
ッチング作用を有するエッチング性物質を含む第一のガ
スと結晶成長原料を含む第二のガスとを同時に半導体層
表面に供給したが、これらを交互に供給する方式とする
こともできる。この場合、半導体層の成長が過度に進行
してしまうと充分な清浄度を実現することが困難となる
ため、1〜3原子層程度の厚みの成長が進行した後、エ
ッチングが行われるというように、成長ガスとエッチン
グガスの切り替えを迅速に行うことが望ましい。
【0092】
【発明の効果】以上説明したように、本発明によれば、
もとの半導体層中の不純物拡散や結晶欠陥の発生を誘発
することなく、また形状変化を最小限にして、結晶成長
前の半導体基板表面や再成長前の半導体表面の不純物汚
染や物理的ダメージを再現性良く安定的に除去すること
が可能であり、成長界面を有する半導体素子の性能改善
に大きな効果がある。
【図面の簡単な説明】
【図1】実施例で作製した半導体層の構造を示す図であ
る。
【図2】実施例における残留不純物濃度のSIMS測定
結果を示す図である。
【図3】実施例における残留不純物濃度のSIMS測定
結果を示す図である。
【図4】実施例における残留不純物濃度のSIMS測定
結果を示す図である。
【図5】実施例における残留不純物濃度のSIMS測定
結果を示す図である。
【図6】実施例における残留不純物濃度のSIMS測定
結果を示す図である。
【図7】実施例における残留不純物濃度のSIMS測定
結果を示す図である。
【図8】実施例における残留Si濃度のTMIn供給量
依存性を示す図である。
【図9】実施例における残留Si濃度のTMIn供給量
依存性を示す図である。
【図10】第二の実施例における埋め込み型半導体レー
ザ構造を示す図である。
【符号の説明】
101 InP基板 102 第一の成長界面 103 アンドープInP層 104 第二の成長界面 105 アンドープInP層 301 n型InP基板 302 p型InP層 303 n型InP層 304 p型InP層 305 p型InPクラッド層 306 p−InGaAsコンタクト層 307 InGaAsP/InGaAsP量子井戸 308 第一の再成長界面 309 第二の再成長界面 310 メサストライプ

Claims (38)

    【特許請求の範囲】
  1. 【請求項1】 半導体層の表面に付着した汚染物質を除
    去する清浄処理方法であって、前記半導体層に対してエ
    ッチング作用を有するエッチング性物質と、結晶成長原
    料とを、同時に、または交互に、前記半導体層に接触せ
    しめる清浄処理工程を含むことを特徴とする清浄処理方
    法。
  2. 【請求項2】 半導体層の表面に付着した汚染物質を除
    去する清浄処理方法であって、前記半導体層に対してエ
    ッチング作用を有するエッチング性物質と結晶成長原料
    とを含む雰囲気に前記半導体層の表面を暴露する清浄処
    理工程を含むことを特徴とする清浄処理方法。
  3. 【請求項3】 半導体層の表面に付着した汚染物質を除
    去する清浄処理方法であって、前記半導体層に対してエ
    ッチング作用を有するエッチング性物質を含む第一のガ
    スと結晶成長原料を含む第二のガスとを同時に前記半導
    体層の表面に供給する清浄処理工程を含むことを特徴と
    する清浄処理方法。
  4. 【請求項4】 請求項3に記載の清浄処理方法におい
    て、前記第一のガスおよび前記第二のガスが、間欠的に
    供給されることを特徴とすることを特徴とする清浄処理
    方法。
  5. 【請求項5】 請求項1乃至4いずれかに記載の清浄処
    理方法において、前記清浄処理工程を実施する前後にお
    ける前記半導体層の層厚の差が、100nm以下である
    ことを特徴とする清浄処理方法。
  6. 【請求項6】 請求項1乃至5いずれかに記載の清浄処
    理方法において、前記清浄処理工程を実施する際に、前
    記半導体層の層厚が実質的に減少しないようにしたこと
    を特徴とする清浄処理方法。
  7. 【請求項7】 請求項5または6に記載の清浄処理方法
    において、前記エッチング性物質および前記結晶成長原
    料の量比を調整することにより前記半導体層の層厚変化
    を制御することを特徴とする清浄処理方法。
  8. 【請求項8】 請求項3または4に記載の清浄処理方法
    において、前記半導体層の層厚変化速度の符号を、層厚
    が増加する場合を正、層厚が減少する場合を負と定義
    し、前記清浄処理工程を実施した際の前記半導体層の層
    厚変化速度をR、前記半導体層表面に対して前記第一の
    ガスのみを供給した場合の前記半導体層の層厚変化速度
    をr、前記半導体層表面に対して前記第二のガスのみ
    を供給した場合の前記半導体層の層厚変化速度をr
    したときに、 これらの層厚変化速度の絶対値が、 |R|<|r|<|r| となるように、前記第一のガスと前記第二のガスの供給
    量を調整することを特徴とする清浄処理方法。
  9. 【請求項9】 請求項8に記載の清浄処理方法におい
    て、R<0であることを特徴とする清浄処理方法。
  10. 【請求項10】 請求項8または9に記載の清浄処理方
    法において、|R|が0.1nm/sec以下であるこ
    とを特徴とする清浄処理方法。
  11. 【請求項11】 請求項1乃至10いずれかに記載の清
    浄処理方法において、前記結晶成長原料が、前記半導体
    層を構成する元素を含むことを特徴とする清浄処理方
    法。
  12. 【請求項12】 請求項1乃至11いずれかに記載の清
    浄処理方法において、前記結晶成長原料が、有機金属を
    含むことを特徴とする清浄処理方法。
  13. 【請求項13】 請求項1乃至12いずれかに記載の清
    浄処理方法において、前記エッチング性物質がハロゲン
    元素またはその化合物であることを特徴とする清浄処理
    方法。
  14. 【請求項14】 請求項1乃至13いずれかに記載の清
    浄処理方法において、前記半導体層が化合物半導体から
    なることを特徴とする清浄処理方法。
  15. 【請求項15】 請求項14に記載の清浄処理方法にお
    いて、前記半導体層がIII−V族化合物半導体からな
    ることを特徴とする清浄処理方法。
  16. 【請求項16】 請求項15に記載の清浄処理方法にお
    いて、前記結晶成長原料が、前記半導体層を構成するI
    II族元素を含む化合物であることを特徴とする清浄処
    理方法。
  17. 【請求項17】 請求項15または16に記載の清浄処
    理方法において、前記半導体層を構成するIII族元素
    が一種類からなることを特徴とする清浄処理方法。
  18. 【請求項18】 請求項15乃至17いずれかに記載の
    清浄処理方法において、前記半導体層を構成するIII
    族元素がインジウム(In)であることを特徴とする清
    浄処理方法。
  19. 【請求項19】 半導体基板の上部に第一の半導体層を
    形成する工程と、前記第一の半導体層の表面を清浄処理
    する工程と、前記第一の半導体層上に第二の半導体層を
    形成する工程とを含み、 前記第一の半導体層の表面を清浄処理する前記工程は、
    前記半導体層に対してエッチング作用を有するエッチン
    グ性物質と、結晶成長原料とを、前記半導体層の表面に
    接触せしめる工程を含むことを特徴とする半導体装置の
    製造方法。
  20. 【請求項20】 半導体基板の上部に第一の半導体層を
    形成する工程と、前記第一の半導体層の表面を清浄処理
    する工程と、前記第一の半導体層上に第二の半導体層を
    形成する工程とを含み、 前記第一の半導体層の表面を清浄処理する前記工程は、
    前記半導体層に対してエッチング作用を有するエッチン
    グ性物質と結晶成長原料とを含む雰囲気に前記半導体層
    の表面を暴露する工程を含むことを特徴とする半導体装
    置の製造方法。
  21. 【請求項21】 半導体基板の上部に第一の半導体層を
    形成する工程と、前記第一の半導体層の表面を清浄処理
    する工程と、前記第一の半導体層上に第二の半導体層を
    形成する工程とを含み、 前記第一の半導体層の表面を清浄処理する前記工程は、
    前記半導体層に対してエッチング作用を有するエッチン
    グ性物質を含む第一のガスと結晶成長原料を含む第二の
    ガスとを同時に前記半導体層の表面に供給する工程を含
    むことを特徴とする半導体装置の製造方法。
  22. 【請求項22】 請求項21に記載の半導体装置の製造
    方法において、前記第一のガスおよび前記第二のガス
    が、間欠的に供給されることを特徴とすることを特徴と
    する半導体装置の製造方法。
  23. 【請求項23】 請求項19乃至22いずれかに記載の
    半導体装置の製造方法において、前記第一の半導体層の
    表面を清浄処理する前記工程を実施する前後における前
    記第一の半導体層の層厚の差が、100nm以下である
    ことを特徴とする半導体装置の製造方法。
  24. 【請求項24】 請求項19乃至23いずれかに記載の
    半導体装置の製造方法において、前記第一の半導体層の
    表面を清浄処理する前記工程を実施する際に、前記第一
    の半導体層の層厚が実質的に減少しないようにしたこと
    を特徴とする半導体装置の製造方法。
  25. 【請求項25】 請求項23または24に記載の半導体
    装置の製造方法において、前記エッチング性物質および
    前記結晶成長原料の量比を調整することにより前記第一
    の半導体層の層厚変化を制御することを特徴とする半導
    体装置の製造方法。
  26. 【請求項26】 請求項21または22に記載の半導体
    装置の製造方法において、前記第一の半導体層の層厚変
    化速度の符号を、層厚が増加する場合を正、層厚が減少
    する場合を負と定義し、前記第一の半導体層の表面を清
    浄処理する前記工程を実施した際の前記第一の半導体層
    の層厚変化速度をR、前記第一の半導体層表面に対して
    前記第一のガスのみを供給した場合の前記第一の半導体
    層の層厚変化速度をr、前記第一の半導体層表面に対
    して前記第二のガスのみを供給した場合の前記第一の半
    導体層の層厚変化速度をrとしたときに、 これらの層
    厚変化速度の絶対値が、 |R|<|r|<|r| となるように、前記第一のガスと前記第二のガスの供給
    量を調整することを特徴とする半導体装置の製造方法。
  27. 【請求項27】 請求項26に記載の半導体装置の製造
    方法において、R<0であることを特徴とする半導体装
    置の製造方法。
  28. 【請求項28】 請求項26または27に記載の半導体
    装置の製造方法において、|R|が0.1nm/sec
    以下であることを特徴とする半導体装置の製造方法。
  29. 【請求項29】 請求項19乃至28いずれかに記載の
    半導体装置の製造方法において、前記結晶成長原料が、
    前記第一の半導体層を構成する元素を含むことを特徴と
    する半導体装置の製造方法。
  30. 【請求項30】 請求項19乃至29いずれかに記載の
    半導体装置の製造方法において、前記結晶成長原料が、
    有機金属を含むことを特徴とする半導体装置の製造方
    法。
  31. 【請求項31】 請求項19乃至30いずれかに記載の
    半導体装置の製造方法において、前記エッチング性物質
    がハロゲン元素またはその化合物であることを特徴とす
    る半導体装置の製造方法。
  32. 【請求項32】 請求項19乃至31いずれかに記載の
    半導体装置の製造方法において、前記第一の半導体層が
    化合物半導体からなることを特徴とする半導体装置の製
    造方法。
  33. 【請求項33】 請求項32に記載の半導体装置の製造
    方法において、前記第一の半導体層がIII−V族化合
    物半導体からなることを特徴とする半導体装置の製造方
    法。
  34. 【請求項34】 請求項33に記載の半導体装置の製造
    方法において、前記結晶成長原料が、前記半導体層を構
    成するIII族元素を含む化合物であることを特徴とす
    る半導体装置の製造方法。
  35. 【請求項35】 請求項34に記載の半導体装置の製造
    方法において、前記半導体層を構成するIII族元素が
    一種類からなることを特徴とする半導体装置の製造方
    法。
  36. 【請求項36】 請求項35に記載の半導体装置の製造
    方法において、前記半導体層を構成するIII族元素が
    インジウム(In)であることを特徴とする半導体装置
    の製造方法。
  37. 【請求項37】 請求項19乃至36いずれかに記載の
    半導体装置の製造方法において、前記第一の半導体層お
    よび前記第二の半導体層を気相成長により形成すること
    を特徴とする半導体装置の製造方法。
  38. 【請求項38】 請求項19乃至37いずれかに記載の
    半導体装置の製造方法において、前記第一の半導体層を
    形成する工程の後、前記第一の半導体層上にマスクを形
    成し、つづいて前記マスクを除去した後、前記第一の半
    導体層の表面を清浄処理する前記工程を実施することを
    特徴とする半導体装置の製造方法。
JP2002084968A 2002-03-26 2002-03-26 清浄処理方法および半導体装置の製造方法 Expired - Fee Related JP4186489B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002084968A JP4186489B2 (ja) 2002-03-26 2002-03-26 清浄処理方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002084968A JP4186489B2 (ja) 2002-03-26 2002-03-26 清浄処理方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003282455A true JP2003282455A (ja) 2003-10-03
JP4186489B2 JP4186489B2 (ja) 2008-11-26

Family

ID=29232096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002084968A Expired - Fee Related JP4186489B2 (ja) 2002-03-26 2002-03-26 清浄処理方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4186489B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005031829A1 (ja) * 2003-09-24 2005-04-07 Nec Corporation 清浄処理方法および半導体装置の製造方法
JP2008060554A (ja) * 2006-07-28 2008-03-13 Iqe Rf Llc 共通化合物半導体第3〜5族ウエハ上に集積デバイス用のエピタキシャルウエハを製造する方法
JP2013222804A (ja) * 2012-04-16 2013-10-28 Mitsubishi Electric Corp 半導体デバイスの製造方法
JP2019026526A (ja) * 2017-08-01 2019-02-21 株式会社サイオクス 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
JPWO2020261493A1 (ja) * 2019-06-27 2020-12-30

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005031829A1 (ja) * 2003-09-24 2005-04-07 Nec Corporation 清浄処理方法および半導体装置の製造方法
JP2008060554A (ja) * 2006-07-28 2008-03-13 Iqe Rf Llc 共通化合物半導体第3〜5族ウエハ上に集積デバイス用のエピタキシャルウエハを製造する方法
JP2013222804A (ja) * 2012-04-16 2013-10-28 Mitsubishi Electric Corp 半導体デバイスの製造方法
JP2019026526A (ja) * 2017-08-01 2019-02-21 株式会社サイオクス 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
JPWO2020261493A1 (ja) * 2019-06-27 2020-12-30
WO2020261493A1 (ja) * 2019-06-27 2020-12-30 三菱電機株式会社 光半導体装置の製造方法
JP7195431B2 (ja) 2019-06-27 2022-12-23 三菱電機株式会社 光半導体装置の製造方法

Also Published As

Publication number Publication date
JP4186489B2 (ja) 2008-11-26

Similar Documents

Publication Publication Date Title
US20110177678A1 (en) Method for manufacturing nitride semiconductor device
JP3898798B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
US20100252914A1 (en) Optical semiconductor device with a concentration of residual silicon
JP4186489B2 (ja) 清浄処理方法および半導体装置の製造方法
JP3158651B2 (ja) 化合物半導体及びその製造方法
US9705287B2 (en) Method of fabricating a P type nitride semiconductor layer doped with carbon
KR101476143B1 (ko) 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법
US20220190548A1 (en) Method for producing photosemiconductor device
JP2000031596A (ja) 半導体レーザ及び半導体レーザの製造方法
JP2956619B2 (ja) Iii−v族化合物半導体結晶の成長方法
JP3333346B2 (ja) 半導体装置
JP4833456B2 (ja) 半導体デバイスの製造方法
JPH0684805A (ja) 化合物半導体結晶成長方法
JPH10504685A (ja) 半導体基板を準備すること
JP3564811B2 (ja) 3族窒化物半導体発光素子
JP2003173977A (ja) 化合物半導体の製造方法
JP2004055881A (ja) 光半導体装置の製造方法
JP3435083B2 (ja) 半導体薄膜再成長方法
JP3213551B2 (ja) Iii−v族化合物半導体の気相成長方法及びその装置
JPH11145061A (ja) Iii−v族化合物半導体の気相成長方法及び発光素子
JP5673600B2 (ja) 半導体光装置の製造方法
JPH10308551A (ja) Iii−v族化合物半導体発光素子
JPH11154765A (ja) 窒化ガリウム系化合物半導体基板及び窒化ガリウム系化合物半導体発光素子とその製造方法
JPH02156522A (ja) 半導体装置の製造方法
JP3316828B2 (ja) 半導体薄膜再成長法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080901

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees