TW201405669A - 基板處理方法和半導體裝置之製造方法，及基板處理裝置 - Google Patents

基板處理方法和半導體裝置之製造方法，及基板處理裝置 Download PDF

Info

Publication number
TW201405669A
TW201405669A TW102120506A TW102120506A TW201405669A TW 201405669 A TW201405669 A TW 201405669A TW 102120506 A TW102120506 A TW 102120506A TW 102120506 A TW102120506 A TW 102120506A TW 201405669 A TW201405669 A TW 201405669A
Authority
TW
Taiwan
Prior art keywords
germanium
single crystal
doped
substrate
wafer
Prior art date
Application number
TW102120506A
Other languages
English (en)
Other versions
TWI497610B (zh
Inventor
Atsushi Moriya
Kiyohisa Ishibashi
Tatsuya Tominari
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201405669A publication Critical patent/TW201405669A/zh
Application granted granted Critical
Publication of TWI497610B publication Critical patent/TWI497610B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明提供一種可確保成膜速度、且可形成具有所需之摻雜劑濃度之源極/汲極區域的基板處理方法和半導體裝置之製造方法、及基板處理裝置。本發明之基板處理方法係用以處理基板者，上述基板具有如下構造：於表面之至少一部分包含絕緣膜並且於基板上包含源極部、汲極部及閘極部，且在配置於上述閘極部之下方之閘極通道中使用單晶矽；且上述基板處理方法包含如下步驟：供給至少含有矽之氣體與摻雜氣體，使摻雜非晶矽與摻雜單晶矽成長之步驟；及藉由加熱上述摻雜非晶矽與上述摻雜單晶矽而以上述摻雜單晶矽作為晶種使上述摻雜非晶矽單晶化之步驟。

Description

基板處理方法和半導體裝置之製造方法，及基板處理裝置
本發明係關於一種固相磊晶成長中之基板處理裝置和半導體裝置之製造方法、及基板製造方法。
於半導體裝置之高性能化中，已接近元件微細化之物理界限，作為達成性能提高之新技術之一，應變Si技術正受到期待。其係當於MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應電晶體)之通道部分施加壓縮應力、拉伸應力之任一者而使Si之晶格應變時，使等向性之Si晶體之帶構造之對稱性崩潰，產生能階之分裂而使帶構造變化，藉此，藉由因晶格振動所產生之載子散射之減少或有效質量之降低而提高電洞與電子之移動度。
作為對通道部分施加應變之方法，已知有如下方法：於源極/汲極部使已添加晶格常數大於Si之Ge而成之SiGe膜進行磊晶成長，從而間接地對通道部施加壓縮應力之方法；及相反地使已添加晶格常數小於Si之C而成之SiC膜進行磊晶成長從而施加拉伸應力之方法(例如專利文獻1)。
藉由施加壓縮應力而使電洞之移動度提高，因此SiGe係適用於pMOS(p channel MOSFET，p通道金屬氧化物半導體場效應電晶體)，藉由施加拉伸應力而使電子之移動度提高，因此SiC係適用於nMOS(n channel MOSFET，n通道金屬氧化物半導體場效應電晶體)。
於藉由拉伸應力而使電子之移動度提高之nMOS中，當於源極/汲極部使SiC進行磊晶時，通常摻雜P作為n型之雜質。
然而，已知於CVD(Chemical Vapor Deposition，化學氣相沈積)裝置中，在同時流入SiH4等含有Si之氣體與PH3等含有P之氣體，並於原位(in-situ)摻雜P的Si之磊晶成長中，當P濃度變高、即含有P之氣體之分壓變高時，成長速度會顯著變慢(例如非專利文獻1之圖2(a))。其原因在於：例如因在高PH3分壓下晶圓表面係由P被覆而導致Si之懸鍵(共價鍵結之鍵)被封閉，故而DR(Deposition Rate：成膜速度)變慢，因此，存在無法使P濃度提高至所需之濃度而使SiC膜進行磊晶成長，或於提高P濃度之情形時生產性會顯著惡化的問題。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2006-13106號公報
[非專利文獻]
[非專利文獻1]Surf. Interface Anal., 34(2002)423
本發明鑒於該實情，提供一種可確保成膜速度、且可形成具有所需之摻雜劑濃度之源極/汲極區域的基板處理方法和半導體裝置之製造方法、及基板處理裝置。
根據本發明之一態樣，提供一種基板處理方法，其係處 理於表面之至少一部分包含絕緣膜並且包含源極部、汲極部及閘極部的基板者，且包含如下步驟：供給至少含有矽之氣體與摻雜氣體，使摻雜非晶矽成長，且在設置於上述閘極部之下方之閘極通道中使摻雜單晶矽成長之步驟；及藉由加熱上述摻雜非晶矽與上述摻雜單晶矽，而以上述摻雜單晶矽作為晶種使上述摻雜非晶矽單晶化之步驟。
又，根據本發明之另一態樣，提供一種半導體裝置之製造方法，其係處理於表面之至少一部分包含絕緣膜、並且包含源極部、汲極部及閘極部的基板者，且包含如下步驟：供給至少含有矽之氣體與摻雜氣體，使摻雜非晶矽成長，且在設置於上述閘極部之下方之閘極通道中使摻雜單晶矽成長之步驟；及藉由加熱上述摻雜非晶矽與上述摻雜單晶矽，而以上述摻雜單晶矽作為晶種使上述摻雜非晶矽單晶化之步驟。
進而，根據本發明之一態樣，提供一種基板處理裝置，其包含：基板，其於表面之至少一部分包含絕緣膜，並且包含源極部、汲極部及閘極部；處理室，用以處理上述基板；加熱機構，用以加熱上述處理室內；氣體供給部，其對上述處理室供給至少含有矽之氣體與摻雜氣體；及控制部，至少控制上述加熱機構與上述氣體供給部；且上述控制部係以如下方式控制上述氣體供給部與上述加熱機構：藉由供給上述含有矽之氣體與上述摻雜氣體而使摻雜非晶矽成長，且在設置於上述閘極部之下方之閘極通道中使摻雜單晶矽成長後，藉由加熱上述摻雜非晶矽與上述摻雜單晶矽而使上述摻雜非晶矽單晶化。
根據本發明，可提供一種可確保成膜速度、且可形成具有所需之摻雜劑濃度之源極/汲極區域的基板處理方法和半導體裝置之 製造方法、及基板處理裝置。
101‧‧‧半導體製造裝置
103‧‧‧正面維護口
104‧‧‧正面維護門
105‧‧‧晶匣架
106‧‧‧滑動平台
107‧‧‧緩衝架
110‧‧‧晶匣
111‧‧‧殼體
111a‧‧‧正面壁
112‧‧‧晶匣搬入搬出口
113‧‧‧前擋板
114‧‧‧晶匣平台
115‧‧‧晶舟升降機
118‧‧‧晶匣搬送裝置
118a‧‧‧晶匣升降機
118b‧‧‧晶匣搬送機構
125‧‧‧晶圓移載機
125a‧‧‧晶圓移載裝置
125b‧‧‧晶圓移載裝置升降機
125c‧‧‧鉗子
134a‧‧‧潔淨單元
140‧‧‧耐壓殼體
140a‧‧‧正面壁
141‧‧‧加載互鎖室
142‧‧‧晶圓搬入搬出口
143、147‧‧‧閘閥
144‧‧‧氣體供給管
161‧‧‧爐口
177、178、179‧‧‧閥
180‧‧‧第1氣體供給源
181‧‧‧第2氣體供給源
182‧‧‧第3氣體供給源
183、184、185‧‧‧MFC
200‧‧‧晶圓
201‧‧‧反應室
202‧‧‧處理爐
205‧‧‧反應管
206‧‧‧加熱器
209‧‧‧歧管
217‧‧‧晶舟
217a‧‧‧晶舟隔熱部
219‧‧‧密封蓋
231‧‧‧氣體排放管
232‧‧‧氣體供給管
235‧‧‧氣體流量控制部
236‧‧‧壓力控制部
237‧‧‧驅動控制部
238‧‧‧溫度控制部
239‧‧‧主控制部
240‧‧‧控制器
242‧‧‧APC閥
244‧‧‧滾珠螺桿
245‧‧‧下基板
246‧‧‧真空排氣裝置
247‧‧‧上基板
248‧‧‧升降馬達
249‧‧‧升降台
250‧‧‧升降軸
251‧‧‧頂板
252‧‧‧升降基板
253‧‧‧驅動部外罩
254‧‧‧旋轉機構
255‧‧‧旋轉軸
256‧‧‧驅動部收納箱
257‧‧‧冷卻機構
258‧‧‧電力供給電纜
259‧‧‧冷卻水流路
260‧‧‧冷卻水配管
264‧‧‧導軸
265‧‧‧波紋管
301、309‧‧‧O型環
401、601‧‧‧Si基板
402‧‧‧a-Si膜
403‧‧‧絕緣膜
404、504‧‧‧單晶Si
501‧‧‧BOX層
502、604‧‧‧絕緣蓋
503‧‧‧STI層
505、605‧‧‧非晶SiCP
506、606‧‧‧單晶SiCP
507、607‧‧‧單晶SiCP膜
602‧‧‧STI膜
603‧‧‧氧化膜
圖1係本發明中適用之基板處理裝置之立體透視圖。
圖2係本發明中適用之基板處理裝置之處理爐周邊之概略構成圖。
圖3係表示使用原位方式進行本發明中之基板處理步驟之情形的流程圖。
圖4(a)至(c)係對固相磊晶成長法進行記載之概略圖式。
圖5(a)至(d)係表示本發明之第1實施形態中之單晶SiCP膜之成膜步驟的步驟圖。
圖6(a)至(d)係表示本發明之第2實施形態中之單晶SiCP膜之成膜步驟的步驟圖。
圖7係表示使用異位(ex-situ)方式進行本發明中之基板處理步驟之情形的流程圖。
以下，一面參照圖式，一面說明本發明之實施形態。以下之實施形態中，作為基板處理裝置之一例而使用固相磊晶成長方法之裝置中，於高度方向上排列晶圓的所謂批次式縱型裝置等進行說明。再者，藉由設為批次式縱型裝置，可一次處理之晶圓數量變多，產出量提高。
<第1實施形態>
圖1係表示為本發明中適用之基板處理裝置之立體透視圖。
如圖1所示，本發明之基板處理裝置101使用收納有由矽等所構 成之基板(亦稱為晶圓)200而作為晶圓載體之晶匣(亦稱為FOUP(Front Opening Unified Pod，前開式晶圓盒)晶圓盒)110，且基板處理裝置101包含殼體111。於殼體111之正面壁111a之下方，開設有以可進行維護之方式設置作為開口部的正面維護口103，安裝有用以開關該正面維護口103之正面維護門104。於正面維護門104，以連通殼體111內外之方式開設有晶匣搬入搬出口(基板收容器搬入搬出口)112，晶匣搬入搬出口112係藉由前擋板(基板收容器搬入搬出口開關機構)113而開關。於晶匣搬入搬出口112之殼體111內側設置有晶匣平台(基板收容器交接台)114。晶匣110係藉由步驟內搬送裝置(未圖示)而搬入至晶匣平台114上，且，又自晶匣平台114上搬出。晶匣平台114係構成為藉由步驟內搬送裝置而以使晶匣110內之晶圓200成為垂直姿勢，且使晶匣110之晶圓取放口朝向上方向之方式載置。
於殼體111內之前後方向之大致中央下部，設置有晶匣架(基板收容器載置架)105，晶匣架105係以複數段複數行地保管複數個晶匣110，且可取放晶匣110內之晶圓200之方式配置。晶匣架105係設置成可在滑動平台(水平移動機構)106上橫移。
又，於晶匣架105之上方設置有緩衝架(基板收容器保管架)107，以保管晶匣110之方式構成。
於晶匣平台114與晶匣架105之間，設置有晶匣搬送裝置(基板收容器搬送裝置)118。晶匣搬送裝置118係以可保持晶匣110之狀態下直接進行升降之晶匣升降機(基板收容器升降機構)118a、與作為搬送機構之晶匣搬送機構(基板收容器搬送機構)118b所構成，並構成為藉由晶匣升降機118a與晶匣搬送機構118b之連續動作，而在晶匣平台114、晶匣架105、緩衝架107之間搬送晶匣110。
於晶匣架105之後方，設置有晶圓移載機構(基板移載機構)125，晶圓移載機構125係以可使晶圓200沿水平方向旋轉乃至於進行線性運動之晶圓移載裝置(基板移載裝置)125a、及用以使晶圓移載裝置125a升降之晶圓移載裝置升降機(基板移載裝置升降機構)125b所構成。
如圖1示意性地表示，晶圓移載裝置升降機125b係設置於耐壓殼體140左側端部。且構成為：藉由該等晶圓移載裝置升降機125b及晶圓移載裝置125a之連續動作，以晶圓移載裝置125a之鉗子(基板保持體)125c作為晶圓200之載置部，而相對於具有隔熱部217a之晶舟(基板保持具)217裝填(進料)及卸除(卸料)晶圓200。
如圖1所示，於緩衝架107之後方，設置有潔淨單元134a，其包含供給風扇及防塵過濾器以便供給作為經淨化之環境氣體的潔淨空氣，並構成為可使潔淨空氣於殼體111之內部流通。又，於與晶圓移載裝置升降機125b側呈相反側之右側端部，設置有未圖示之潔淨單元，其包含供給風扇及防塵過濾器以便供給潔淨空氣，自潔淨單元吹出之潔淨空氣係在晶圓移載裝置125a中流通後，被吸入未圖示之排氣裝置，從而排放至殼體111之外部。
於晶圓移載裝置(基板移載裝置)125a之後側，設置有殼體(以下稱為耐壓殼體)140，其具有可維持未滿大氣壓之壓力(以下稱為負壓)之氣密性能，且形成有加載互鎖室141，其係具有可藉由該耐壓殼體140而收容晶舟217之容積的加載互鎖方式之待機室。
於耐壓殼體140之正面壁140a開設有晶圓搬入搬出口(基板搬入搬出口)142，晶圓搬入搬出口142係藉由閘閥(基板搬入搬出口開關機構)143而開關。於耐壓殼體140之一對側壁分別連接有用以對加載互 鎖室141供給氮氣等惰性氣體的氣體供給管144、及用以將加載互鎖室141排氣至負壓的氣體排放管(未圖示)。
於加載互鎖室141上方，設置有處理爐202。處理爐202之下端部係以藉由爐口閘閥(爐口開關機構)147而開關之方式構成。
如圖1示意性地表示，於加載互鎖室141中設置有用以使晶舟217升降之晶舟升降機(基板保持具升降機構)115。於連結於晶舟升降機115之作為連結具的未圖示之臂體，水平地固定有作為蓋體之密封蓋219，密封蓋219係以垂直地支撐晶舟217，且可堵塞處理爐202之下端部之方式構成。
晶舟217係構成為：包含複數根保持構件，且在使中心一致地沿垂直方向排列複數片(例如50片~150片左右)晶圓200之狀態下，分別水平地保持。
其次，對本發明之一實施形態中之處理裝置之動作進行說明。
如圖1所示，於將晶匣110供給至晶匣平台114之前，晶匣搬入搬出口112藉由前擋板113而打開。其後，晶匣110係自晶匣搬入搬出口112搬入，於晶匣平台114之上晶圓200係以垂直姿勢、且晶匣110之晶圓取放口朝向上方向之方式載置。
其次，晶匣110係藉由晶匣搬送裝置118而自晶匣平台114被舉起，並且以使晶匣110內之晶圓200成為水平姿勢，使晶匣110之晶圓取放口朝向殼體後方之方式，朝向殼體後方向右縱方向旋轉90°。
繼而，晶匣110係藉由晶匣搬送裝置118而自動地搬送至晶匣架105乃至緩衝架107之指定之架位置並進行交接，於暫時地保管後，藉由晶匣搬送裝置118而移載至晶匣架105或直接地搬送至晶匣架105。
滑動平台106使晶匣架105水平移動，以使成為移載之對象之晶匣110與晶圓移載裝置125a對向之方式進行定位。
當預先將內部設為大氣壓狀態之加載互鎖室141之晶圓搬入搬出口142藉由閘閥143之動作而打開時，晶圓200係自晶匣110藉由晶圓移載裝置125a之鉗子125c而通過晶圓取放口被抓起，並通過晶圓搬入搬出口142而搬入加載互鎖室141中，並移載至晶舟217而進行裝填(晶圓進料)。對晶舟217交接晶圓200後之晶圓移載裝置125a會返回至晶匣110，並將下一個晶圓200裝填於晶舟217中。
當將預先指定之片數之晶圓200裝填於晶舟217中時，晶圓搬入搬出口142藉由閘閥143而關閉，加載互鎖室141係藉由自排氣管進行抽真空而減壓。當加載互鎖室141減壓至與處理爐202內之壓力同壓時，處理爐202之下端部係藉由爐口閘閥147而打開。繼而，密封蓋219係藉由晶舟升降機115而上升，由密封蓋219而支撐之晶舟217係搬入(裝載)至處理爐202內。
裝載後，於處理爐202中對晶圓200實施任意之處理。
處理後，藉由晶舟升降機115而抽出晶舟217，進而，於使加載互鎖室141內部恢復為大氣壓後打開閘閥143。其後，以大致上述之相反程序將晶圓200及晶匣110送出至殼體111之外部。
圖2係上述基板處理裝置101之處理爐202及處理爐202周邊之概略構成圖，且表示為縱剖面圖。
如圖2所示，處理爐202包含作為加熱機構之加熱器206。
加熱器206係圓筒形狀，由加熱器線與設置於其周圍之隔熱構件所構成，且藉由未圖示之保持體支撐而垂直地固定。
於加熱器206之內側，與加熱器206呈同心圓狀地配設 有作為反應管之外管205。外管205係由石英(SiO2)或碳化矽(SiC)等耐熱材料所構成，且形成為上端閉塞而下端開口之圓筒形狀。於外管205之內側之筒中空部，形成有處理室201，且構成為可在藉由上述晶舟217而以水平姿勢沿垂直方向多段地排列之狀態下收容作為基板之晶圓200。
於外管205之下方，與外管205呈同心圓狀地配設有歧 管209。歧管209例如由不鏽鋼等構成，且形成為上端及下端開口之圓筒形狀。該歧管209係以支撐外管205之方式設置。再者，於歧管209與外管205之間，設置有作為密封構件之O型環309。藉由以未圖示之保持體支撐該歧管209，而外管205成為垂直地固定之狀態。如此，藉由外管205與歧管209而形成反應容器。
於歧管209中，設置有氣體排放管231，並且以貫通之 方式設置有氣體供給管232。氣體供給管232於上游側一分為三，且經由閥177、178、179與作為氣體流量控制裝置之MFC(Mass Flow Controller，流量控制器)183、184、185，而分別連接至第1氣體供給源180、第2氣體供給源181、及第3氣體供給源182。於MFC183、184、185及閥177、178、179電性連接有氣體流量控制部235，且構成為以所需之時序進行控制以使所供給之氣體之流量成為所需之流量。
於氣體排放管231之下游側，經由未圖示之作為壓力檢測器之壓力感測器及作為壓力調整器之APC(Automatic Power Control，自動功率控制)閥242而連接有真空泵等真空排氣裝置246。
於壓力感測器及APC閥242電性連接有壓力控制部236，壓力控 制部236係構成為：藉由基於利用壓力感測器檢測之壓力來調節APC閥242之開度，而以所需之時序進行控制以使處理室201內之壓力成為所需之壓力。
於歧管209之下方，設置有上述密封蓋219作為用以氣 密地堵塞歧管209之下端開口之爐口蓋體。密封蓋219例如由不鏽鋼等金屬構成，且形成為圓盤狀。於密封蓋219之上表面設置有與歧管209之下端抵接之作為密封構件之O型環301。
於密封蓋219設置有旋轉機構254。
旋轉機構254之旋轉軸255係構成為貫通密封蓋219而連接於上述晶舟217，且藉由使晶舟217旋轉而使晶圓200旋轉。
密封蓋219係構成為藉由設置於處理爐202之外側之作為升降機構的下述升降馬達248而沿垂直方向升降，藉此，可將晶舟217相對於處理室201搬入搬出。
於旋轉機構254及升降馬達248電性連接有驅動控制部237，且構成為以所需之時序進行控制以便進行所需之動作。
於加熱器206附近，設置有用以檢測處理室201內之溫度之作為溫度檢測體的溫度感測器(未圖示)。
於加熱器206及溫度感測器電性連接有溫度控制部238，且構成為藉由基於利用溫度感測器檢測出之溫度資訊來調節對加熱器206之通電情況，而以所需之時序進行控制以使處理室201內之溫度成為所需之溫度分佈。
於該處理爐202之構成中，第1處理氣體係自第1氣體供給源180供給，藉由MFC183而調節其流量後，經由閥177而藉由氣體供給管232供給至處理室201內。
又，第2處理氣體係自第2氣體供給源181供給，藉由MFC184而調節其流量後，經由閥178而藉由氣體供給管232供給至處理室201內。
第3處理氣體係自第3氣體供給源182供給，藉由MFC185而調節其流量後，經由閥179而藉由氣體供給管232供給至處理室201內。
又，處理室201內之氣體係藉由連接於氣體排放管231之作為真空排氣裝置246的真空泵而自處理室201排放。
其次，對本發明中使用之基板處理裝置101之處理爐202周邊之構成進行具體說明。
於作為預備室之上述加載互鎖室141之外表面設置有下基板245。
於下基板245設置有與升降台249嵌合之導軸264、及與升降台249螺合之滾珠螺桿244。在立設於下基板245之導軸264及滾珠螺桿244之上端設置有上基板247。
滾珠螺桿244係藉由設置於上基板247之升降馬達248而旋轉。且構成為藉由使滾珠螺桿244旋轉而使升降台249升降。
於升降台249垂設有中空之升降軸250，升降台249與升降軸250之連結部係成為氣密。升降軸250與升降台249共同升降。升降軸250係滑動貫通於加載互鎖室141之頂板251。升降軸250所貫通之頂板251之貫通孔係以不接觸升降軸250之方式具有充分之孔徑。
於加載互鎖室141與升降台249之間，為了使加載互鎖室141保持氣密，而以覆蓋升降軸250之周圍之方式設置有具有伸縮性之作為中空伸縮體的波紋管265。
波紋管265係構成為具有可對應升降台249之升降量之充分的伸 縮量，波紋管265之內徑與升降軸250之外徑相比足夠大，且不會因波紋管265之伸縮而接觸。
於升降軸250之下端水平地固著有升降基板252。於升降基板252之下表面，經由O型環等密封構件而氣密地安裝有驅動部外罩253。藉由升降基板252與驅動部外罩253而構成驅動部收納箱256。藉由該構成，驅動部收納箱256內部係與加載互鎖室141內之環境氣體隔離。
又，於驅動部收納箱256之內部設置有晶舟217之旋轉機構254，旋轉機構254之周邊係藉由冷卻機構257而冷卻。
電力供給電纜258自升降軸250之上端通過升降軸250之中空部而引導連接至旋轉機構254。又，於冷卻機構257、密封蓋219形成有冷卻流路259，於冷卻流路259連接用以供給冷卻水之冷卻水配管260，自升降軸250之上端而通過升降軸250之中空部。
藉由驅動升降馬達248使滾珠螺桿244旋轉而經由升降台249及升降軸250使驅動部收納箱256升降。
藉由使驅動部收納箱256上升，而氣密地設置於升降基板252之密封蓋219係堵塞作為處理爐202之開口部之爐口161，從而成為可進行晶圓處理之狀態。藉由使驅動部收納箱256下降，而使密封蓋219與晶舟217共同降下，從而成為可將晶圓200搬出至外部之狀態。
氣體流量控制部235、壓力控制部236、驅動控制都237、及溫度控制部238亦構成操作部、輸入輸出部，且電性連接於控制基板處理裝置101整體之主控制部239。該等氣體流量控制部235、壓力控制部236、驅動控制部237、溫度控制部238、主控制部239係作為 控制器240而構成。
其次，使用圖3，對使用上述構成之處理爐202，作為 半導體裝置之製造步驟之一步驟而於晶圓200等基板上進行成膜的方法進行說明。
再者，於以下之說明中，構成基板處理裝置101之各部分之動作係藉由控制器240而控制。
圖3係表示使用原位方式進行本發明中之基板處理步驟 之情形的流程圖。
當將複數片晶圓200裝填於晶舟217中(STEP：01)時， 如圖2所示，保持有複數片晶圓200之晶舟217係藉由利用升降馬達248之升降台249及升降軸250之升降動作而搬入(晶舟裝載)處理室201內(STEP：02)。於該狀態下，密封蓋219係透過O型環而成為將歧管209之下端密封之狀態。
以使處理室201內成為所需之壓力(真空度)之方式，藉 由真空排氣裝置246而進行真空排氣(STEP：03)。此時，處理室201內之壓力係藉由壓力感測器而測定，基於該測定之壓力，作為壓力調整器之APC閥242進行反饋控制。又，以使處理室201內成為所需之溫度之方式藉由加熱器206而進行加熱(STEP：04)。此時，以使處理室201內成為所需之溫度分佈之方式，基於由溫度感測器檢測出之溫度資訊，反饋控制對加熱器206之通電情況(STEP：05)。繼而，藉由利用旋轉機構254使晶舟217旋轉，而使晶圓200旋轉。
例如，於第1氣體供給源180、第2氣體供給源181、 第3氣體供給源182中，作為處理氣體，分別封入有如SiH4或Si2H6之含有Si之氣體、如CH3SiH3之含有C之氣體、及如PH3之含有P之 氣體，繼而，自該等處理氣體供給源而供給各處理氣體。以成為所需之流量之方式調節MFC183、184、185之開度後，閥177、178、179打開，各處理氣體於氣體供給管232中流通，從而自處理室201之上部供給至處理室201內。所供給之氣體通過處理室201內，自氣體排放管231而排放。
處理氣體於通過處理室201內時與晶圓200接觸，從而於晶圓200之表面上堆積(沈積)SiCP(P doped SiC，摻磷碳化矽)膜(STEP：06)。
上述氣體供給管232之氣體供給口係自處理室201之天花板附近之位置面向處理室201之下部而鉛垂向下呈開口。再者，亦可堵塞氣體供給管232之前端部，以於在上下方向上相鄰接之上下之晶圓200間分別供給處理氣體之方式，將複數個氣體供給口設置於氣體供給管232之側壁部。又，於該情形時，亦能夠以使自各氣體供給口供給至晶圓200間之處理氣體之流量成為相同之方式，基於氣體供給管232之壓力損耗而調節氣體供給管之開口面積乃至開口徑。進而，上述氣體供給管232亦可構成為設置於處理室下部而自處理室下部向上部方向供給氣體。
SiCP成膜後，藉由既定之沖洗氣體(例如H2氣體)而沖 洗處理室內之環境氣體(STEP：07)，並升溫至既定之熱處理溫度為止(STEP：08)。
當升溫至既定之熱處理溫度時，進行固定時間之熱處理 (退火)(STEP：09)而進行非晶SiCP膜之單晶化。經過預先規定之熱處理時間後，進行於該熱處理中未單晶化之非晶SiCP膜之蝕刻。其後，使處理室內降溫(STEP：10)，並恢復為大氣壓(STEP：11)。
當處理室內之壓力恢復為大氣壓時，保持有複數片晶圓 200之晶舟係搬出至處理室外(晶舟卸載)(STEP：12)。當搬出晶舟時，使晶圓200冷卻至作為收容容器之晶匣110可收容之溫度為止(STEP：13)，將晶圓搬送至晶匣110(STEP：14)。
其次，對藉由基板處理裝置而進行之利用橫方向固相磊晶成長之基板處理步驟進行說明。
圖4係對固相磊晶成長法(Solid Phase Epitaxial Growth：SPE)進行記載之概略圖式。
首先，如圖4(a)記載，於部分地形成有絕緣膜403之Si基板401之表面成膜非晶之a-Si(amorphous-Silicon，非晶矽)膜402。
其次，進行Si基板之熱處理。即，以約500℃~700℃之溫度加熱Si基板。藉由對Si基板進行熱處理，而如圖4(b)記載，以Si開口部作為晶種而使絕緣膜上之a-Si膜402開始單晶化。然後，藉由持續固定時間進行熱處理，而如圖4(c)記載，絕緣膜上之a-Si膜402全部單晶化，從而可成膜單晶Si4O4。
其次，使用圖5，對本實施形態中之向源極/汲極部之單晶SiCP(Epitaxial-P doped SiC)的成膜方法進行說明。
圖5係表示本發明之第1實施形態中之單晶SiCP膜之成膜步驟之步驟圖，且為特別地表示基板處理製程(STEP：06~STEP：09)之步驟圖。
首先，如圖5(a)記載，於具有BOX層(Buried Oxide Layer，內埋氧化物層)501之SOI(Silicon on Insulator，絕緣層上矽)基板上形成MOS電晶體。該MOS電晶體係以藉由蝕刻而刻入源極/汲極部，於源極/汲極部之底部使BOX層501露出之方式構成，且設置於絕緣蓋502下部之成為閘極部之通道的單晶Si5O4係以至少側壁露出有Si之方式構成。
其次，藉由基板處理裝置101，於450~600℃之溫度帶、 1~1000Pa之壓力帶、且例如以處理溫度530℃、壓力90Pa、SiH4供給流量2000sccm、1%PH3流量100sccm而供給SiH4等含有矽之氣體、CH3SiH3等含有碳之氣體、及作為摻雜氣體之PH3等含有磷之氣體，並進行成膜處理，藉此如圖5(b)記載，於氧化膜(SOI晶圓之BOX層501或STI(Shallow Trench Isolation，淺槽隔離)層503)上使非晶之SiCP(amorphous-P doped SiC)膜505成長，於閘極通道之Si膜504之側壁部，使單晶之SiCP506成長(STEP：06)。
又，單晶之SiCP會因高P濃度而成膜速度變慢，但由於非晶之SiCP之成長速度不會變慢，因此能夠以所需之P濃度較厚地成膜。
例如，於未使用本發明之情形時，即，若欲設為所需之P濃度而成膜Epi-Si膜，則成為以1Å/min之DR成膜，但藉由使用本發明而可維持15~20Å/min左右之成膜速度。
其次，藉由於500℃~700℃之溫度帶、例如於550℃之 處理溫度下，進行固定時間之熱處理(退火)，而如圖5(c)所示，圖5(b)中成長於Si膜504之側壁部之單晶SiCP506成為晶種，使非晶之SiCP505單晶化從而使單晶SiCP膜507成長(STEP：09)。
此時，若將處理溫度設為上述溫度帶域以上之高溫而進行熱處理，則會使非晶之SiCP多晶化，而導致無法獲得單晶之SiCP，因此重要的是在使如上述之非晶之SiCP不會成為多晶，且進行SPE而形成單晶SiCP的較低之溫度帶中進行熱處理。
於圖5(c)之處理後，如圖5(d)所示，藉由回蝕未單晶化 之非晶之SiCP膜505，而可於源極/汲極部對已維持所需P濃度之SiCP磊晶膜507進行成膜。
此時，較理想為以使應摻雜於源極/汲極部之SiC膜之P的濃度成為1×1020~1×1021atoms/cm3之方式進行成膜。
此處，於第1實施形態中，為了簡化說明，說明STEP 06 至STEP 09作為基板處理製程，但並不限定於此，勿庸置疑亦可將STEP 03至STEP 11為止設為基板處理製程。
如上所述，根據第1實施形態，可獲得以既定之速度於 源極/汲極部對於具有所需P濃度之SiCP磊晶膜進行成膜的效果，藉此可使產出量提高。又，成為對閘極通道施加拉伸應力，可使nMOS中之電子移動度變大從而可實現nMOS之提高。
<第2實施形態>
其次，對本發明之第2實施形態進行說明。
第2實施形態係以Si基板而不是SOI基板為對象，與第1實施形態不同之方面在於：於刻入Si基板之源極/汲極部之底部形成氧化膜從而成膜單晶SiCP。
圖6係表示本發明之第2實施形態中之單晶SiCP膜之 成膜步驟之步驟圖。
成為處理對象之MOS電晶體具有如下之狀態之構造：包含作為絕緣膜之STI(Shallow Trench Isolation)膜602，於刻入Si基板601之源極/汲極部之狀態下，於源極/汲極部之底部形成氧化膜603(例如SiO2)，在設置於絕緣蓋604之下部之作為閘極通道部的單晶Si部601之側壁露出有單晶Si。
於具有圖6(a)之構造之狀態下，藉由與第1實施形態相 同之製程進行基板處理。即，藉由基板處理裝置101，於450~600℃ 之溫度帶、1~1000Pa之壓力帶、且例如以處理溫度530℃、壓力90Pa、SiH4供給流量2000sccm、1%PH3流量100sccm而供給SiH4等含有矽之氣體、CH3SiH3等含有碳之氣體、及作為摻雜氣體之PH3等含有磷之氣體，並進行成膜處理，藉此於氧化膜上使非晶之SiCP(amorphous-P doped SiC)膜成長，於閘極通道之Si膜601之側壁部，使單晶之SiCP(Epitaxial-P doped Silicon)606成長。
其次，藉由於500℃~700℃之溫度帶、例如於550℃之 處理溫度下，進行固定時間之熱處理(退火)，而如圖6(c)所示，圖6(b)中成長於Si膜601之側壁部之單晶SiCP606成為晶種，使非晶之SiCP605單晶化從而使單晶SiCP膜607成長。
此時，若將處理溫度設為上述溫度帶域以上之高溫進行熱處理，則會使非晶之SiCP多晶化，而導致無法獲得單晶之SiCP，因此重要的是在使如上述之非晶之SiCP不會成為多晶，且進行SPE而形成單晶SiCP的較低之溫度帶中進行熱處理。
於圖6(c)之處理後，如圖6(d)所示，藉由回蝕未單晶化 之非晶之SiCP膜605，而可於源極/汲極部對已維持所需之P濃度之SiCP磊晶膜607進行成膜。
此時，較理想為以使應摻雜於源極/汲極部之SiC膜之P的濃度成為1×1020~1×1021atoms/cm3之方式進行成膜。
如上所述，根據第2實施形態，除藉由第1實施形態而 獲得之效果以外，不僅SOI基板，於通常之Si基板中亦可效率良好地成膜Epi-SiCP膜。
<第3實施形態>
其次，對第3實施形態進行說明。
第3實施形態與第1實施形態不同之方面在於：在以不同裝置實施成膜處理和熱處理(退火處理)之情形，即，不同點在於藉由異位退火而進行基板處理。
圖7係表示使用異位方式進行本發明中之基板處理步驟之情形的流程圖。
於本實施例中，至STEP：07之處理室內沖洗為止係與上述第1及第2實施形態進行相同之處理，因此省略詳細說明。
於STEP：07中沖洗處理室內之環境氣體後，使處理室內之壓力恢復為大氣壓(STEP：101)。當使處理室內之壓力恢復為大氣壓時，搬出(晶舟卸載)晶舟(STEP：102)，進行冷卻直至晶圓200成為既定之溫度為止(STEP：103)。其後，當晶圓200充分冷卻時，搬送晶圓(STEP：104)
如上所述，根據第3實施形態，除可獲得與第1或第2實施形態相同之效果的效果以外，藉由使用異位方式，可在不同裝置進行成膜處理和熱處理，從而可實現成膜處理之產出量提高。
以上，使用圖式對本發明進行了說明，但可在不脫離本發明之主旨之範圍內進行各種變更。
例如於上述第1及第2實施形態中，記載有於閘極通道部分之單晶Si部設置絕緣蓋(Insulator cap)，但亦可不設置該絕緣蓋而於閘極通道部之單晶Si表面亦露出Si而進行成膜處理。
又，於上述本發明之一實施形態中，說明了混合3種氣體而藉由1根氣體供給管對處理室內供給氣體，但並不限定於此，既可設置複數根氣體供給管，亦可針對每種氣體設置獨立之氣體供給管，並於供給 至處理室內後進行混合。
進而，於上述本發明之一實施形態中，使用縱型批次式之基板處理裝置而進行說明，但並不限定於此，於特定條件下亦可應用於藉由單片方式之基板處理裝置。
進而，於上述本發明之一實施形態中，說明了為了對含有導電性雜質之摻雜矽進行成膜而利用磷(P)作為摻雜劑，但並不限定於此，亦可藉由以砷(As)、或銻(Sb)作為摻雜劑，並利用包含該等元素之氣體作為摻雜氣體而摻雜雜質。
以上，依照實施形態對本發明進行了說明，此處，附記本發明之主要態樣。
(附記1)
一種基板處理方法，其係處理於表面之至少一部分包含絕緣膜並且包含源極部、汲極部及閘極部的基板者，且包含如下步驟：供給至少含有矽之氣體與摻雜氣體，使摻雜非晶矽成長，且在設置於上述閘極部之閘極通道中使摻雜單晶矽成長之步驟；及藉由加熱上述摻雜非晶矽與上述摻雜單晶矽，而以上述摻雜單晶矽作為晶種使上述摻雜非晶矽單晶化之步驟。
(附記2)
如附記1中記載之基板處理方法，其中，於上述閘極通道之側壁部露出有單晶矽，且上述摻雜單晶矽係成膜於露出之部分。
(附記3)
如附記1或2中記載之基板處理方法，其中，使上述摻雜非晶矽單晶化之步驟係於400℃~700℃之溫度帶中進行。
(附記4)
如附記1至3中記載之基板處理方法，其中，於上述源極部與上述汲極部之底部成膜有氧化膜，且於上述閘極通道之側壁部露出有上述單晶矽。
(附記5)
如附記1至4中記載之基板處理方法，其中，上述單晶化之步驟係藉由固相磊晶成長而進行。
(附記6)
一種半導體裝置之製造方法，其係處理於表面之至少一部分包含絕緣膜並且包含源極部、汲極部及閘極部之基板者，且包含如下步驟：供給至少含有矽之氣體與摻雜氣體，使摻雜非晶矽成長，且在設置於上述閘極部之下方之閘極通道中使摻雜單晶矽成長之步驟；及藉由加熱上述摻雜非晶矽與上述摻雜單晶矽，而以上述摻雜單晶矽作為晶種使上述摻雜非晶矽單晶化之步驟。
(附記7)
一種基板處理裝置，其包含： 基板，其於表面之至少一部分包含絕緣膜並且包含源極部、汲極部及閘極部；處理室，用以處理上述基板；氣體供給部，其對上述處理室供給至少含有矽之氣體與摻雜氣體；及控制部，至少控制上述氣體供給部；上述控制部係以藉由供給上述含有矽之氣體與上述摻雜氣體，而使摻雜非晶矽成長，且在設置於上述閘極部之閘極通道中使摻雜單晶矽成長之方式控制上述氣體供給部。
(附記8)
如附記7中記載之基板處理裝置，其進而包含用以加熱上述處理室內之加熱機構，且上述控制部係以於使上述摻雜非晶矽與摻雜單晶矽成長後，藉由加熱上述摻雜非晶矽與摻雜單晶矽而使上述摻雜非晶矽單晶化之方式控制上述加熱機構。

Claims (8)

  1. 一種基板處理方法，其係處理於表面之至少一部分包含絕緣膜並且包含源極部、汲極部及閘極部的基板者，且包含如下步驟：供給至少含有矽之氣體與摻雜氣體，使摻雜非晶矽成長，且在設置於上述閘極部之閘極通道中使摻雜單晶矽成長之步驟，及藉由加熱上述摻雜非晶矽與上述摻雜單晶矽，而以上述摻雜單晶矽作為晶種使上述摻雜非晶矽單晶化之步驟。
  2. 如申請專利範圍第1項之基板處理方法，其中，於上述閘極通道之側壁部露出有單晶矽，且上述摻雜單晶矽係成膜於露出之部分。
  3. 如申請專利範圍第1項之基板處理方法，其中，使上述摻雜非晶矽單晶化之步驟係於400℃~700℃之溫度帶中進行。
  4. 如申請專利範圍第1項之基板處理方法，其中，於上述源極部與上述汲極部之底部成膜有氧化膜，且於上述閘極通道之側壁部露出有上述單晶矽。
  5. 如申請專利範圍第1項之基板處理方法，其中，上述單晶化之步驟係藉由固相磊晶成長而進行。
  6. 一種半導體裝置之製造方法，其係處理於表面之至少一部分包含絕緣膜並且包含源極部、汲極部及閘極部之基板者，且包含如下步驟：供給至少含有矽之氣體與摻雜氣體，使摻雜非晶矽成長，且在設置於上述閘極部之下方之閘極通道中使摻雜單晶矽成長之步驟；藉由加熱上述摻雜非晶矽與上述摻雜單晶矽，而以上述摻雜單晶矽作為晶種使上述摻雜非晶矽單晶化之步驟。
  7. 一種基板處理裝置，其包含：基板，其於表面之至少一部分包含絕緣膜並且包含源極部、汲極部及閘極部；處理室，用以處理上述基板；氣體供給部，其對上述處理室供給至少含有矽之氣體與摻雜氣體；及控制部，至少控制上述氣體供給部；上述控制部係藉由供給上述含有矽之氣體與上述摻雜氣體，以使摻雜非晶矽成長，且在設置於上述閘極部之閘極通道中使摻雜單晶矽成長之方式控制上述氣體供給部。
  8. 如申請專利範圍第7項之基板處理裝置，其中，進而包含用以加熱上述處理室內之加熱機構，且上述控制部係於使上述摻雜非晶矽與摻雜單晶矽成長後，藉由加熱上述摻雜非晶矽與摻雜單晶矽以使上述摻雜非晶矽單晶化之方式控制上述加熱機構。
TW102120506A 2012-06-11 2013-06-10 Semiconductor device manufacturing method and substrate processing device TWI497610B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012131857A JP2013258188A (ja) 2012-06-11 2012-06-11 基板処理方法と半導体装置の製造方法、および基板処理装置

Publications (2)

Publication Number Publication Date
TW201405669A true TW201405669A (zh) 2014-02-01
TWI497610B TWI497610B (zh) 2015-08-21

Family

ID=49774780

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120506A TWI497610B (zh) 2012-06-11 2013-06-10 Semiconductor device manufacturing method and substrate processing device

Country Status (4)

Country Link
US (1) US20130344689A1 (zh)
JP (1) JP2013258188A (zh)
KR (1) KR101455251B1 (zh)
TW (1) TWI497610B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555111B (zh) * 2014-03-24 2016-10-21 Screen Holdings Co Ltd Substrate processing device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560991B2 (ja) * 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7199286B2 (ja) * 2019-03-29 2023-01-05 東京エレクトロン株式会社 基板処理装置
US11245044B2 (en) * 2020-01-14 2022-02-08 Hoon Kim Plasmonic field-enhanced photodetector and image sensor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158879A (ja) * 1984-08-29 1986-03-26 Nec Corp シリコン薄膜結晶の製造方法
JPH05226657A (ja) * 1992-02-10 1993-09-03 Nippondenso Co Ltd 薄膜トランジスタおよびその製造方法
JP3009979B2 (ja) * 1993-07-05 2000-02-14 シャープ株式会社 半導体装置及びその製造方法
JPH0982651A (ja) * 1995-09-14 1997-03-28 Toshiba Corp 半導体装置の製造方法
TW328650B (en) * 1996-08-27 1998-03-21 United Microelectronics Corp The MOS device and its manufacturing method
US5908307A (en) * 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
JPH10326837A (ja) * 1997-03-25 1998-12-08 Toshiba Corp 半導体集積回路装置の製造方法、半導体集積回路装置、半導体装置、及び、半導体装置の製造方法
US6068928A (en) * 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
JP3886085B2 (ja) * 1999-05-14 2007-02-28 株式会社東芝 半導体エピタキシャル基板の製造方法
US6346732B1 (en) * 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
JP3492973B2 (ja) * 2000-03-30 2004-02-03 株式会社東芝 半導体装置の製造方法
JP2001291850A (ja) 2000-04-10 2001-10-19 Hitachi Cable Ltd 結晶シリコン薄膜の製造方法
KR100770460B1 (ko) * 2000-05-31 2007-10-26 인터내셔널 비지네스 머신즈 코포레이션 컨택 스터드 형성 방법
EP1296361A1 (en) * 2001-09-13 2003-03-26 STMicroelectronics S.r.l. A process of forming an interface free layer of silicon on a substrate of monocrystalline silicon
KR100680946B1 (ko) * 2004-04-28 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
US7361563B2 (en) * 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
JP2007329200A (ja) * 2006-06-06 2007-12-20 Toshiba Corp 半導体装置の製造方法
US7776698B2 (en) * 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
JP5023004B2 (ja) * 2008-06-30 2012-09-12 株式会社日立国際電気 基板処理方法及び基板処理装置
JP2010141079A (ja) * 2008-12-11 2010-06-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US8313999B2 (en) * 2009-12-23 2012-11-20 Intel Corporation Multi-gate semiconductor device with self-aligned epitaxial source and drain

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555111B (zh) * 2014-03-24 2016-10-21 Screen Holdings Co Ltd Substrate processing device
US10424496B2 (en) 2014-03-24 2019-09-24 SCREEN Holdings Co., Ltd. Substrate treating method

Also Published As

Publication number Publication date
KR20130138674A (ko) 2013-12-19
TWI497610B (zh) 2015-08-21
KR101455251B1 (ko) 2014-10-27
JP2013258188A (ja) 2013-12-26
US20130344689A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
US7851379B2 (en) Substrate processing method and substrate processing apparatus
US8466049B2 (en) Semiconductor device producing method with selective epitaxial growth
US8282733B2 (en) Manufacturing method of semiconductor apparatus
JP4809175B2 (ja) 半導体装置の製造方法
US20110207302A1 (en) Semiconductor device manufacturing method, and substrate processing method and apparatus
JP5235142B2 (ja) 半導体装置の製造方法及び基板処理装置
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
TWI497610B (zh) Semiconductor device manufacturing method and substrate processing device
KR20160003225A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기판 처리 방법
TW201537660A (zh) 處理基板的設備
US8012885B2 (en) Manufacturing method of semiconductor device
US8293592B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP2012204691A (ja) 半導体装置の製造方法及び基板処理装置
JP4324632B2 (ja) 半導体装置の製造方法および基板処理装置
JP2008053605A (ja) 半導体装置の製造方法及び層生成制御方法
JP2009260015A (ja) 基板の製造方法及び基板処理装置
JP5032059B2 (ja) 半導体装置の製造方法、基板処理方法、及び基板処理装置
JP2008171958A (ja) 半導体装置の製造方法
JP2009289807A (ja) 半導体装置の製造方法
JP2008103508A (ja) 半導体デバイスの製造方法
JP2010073860A (ja) 基板処理装置
JP2010073714A (ja) 基板処理方法
JP2007056288A (ja) 半導体デバイスの製造方法
JP2015173212A (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置