TW585941B - Method for preparing polycrystalline silicon structure - Google Patents
Method for preparing polycrystalline silicon structure Download PDFInfo
- Publication number
- TW585941B TW585941B TW087120678A TW87120678A TW585941B TW 585941 B TW585941 B TW 585941B TW 087120678 A TW087120678 A TW 087120678A TW 87120678 A TW87120678 A TW 87120678A TW 585941 B TW585941 B TW 585941B
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon structure
- doping
- doped
- silicon
- oxygen
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 24
- 239000000463 material Substances 0.000 claims abstract description 43
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- 238000011282 treatment Methods 0.000 claims abstract description 4
- 239000002244 precipitate Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 6
- 230000008025 crystallization Effects 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000001953 recrystallisation Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910017464 nitrogen compound Inorganic materials 0.000 claims description 2
- 239000004576 sand Substances 0.000 claims description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical group [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims 1
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 claims 1
- 239000002245 particle Substances 0.000 claims 1
- 239000013049 sediment Substances 0.000 abstract 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 230000007547 defect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 235000008733 Citrus aurantifolia Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 235000011941 Tilia x europaea Nutrition 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010888 cage effect Methods 0.000 description 1
- 230000003047 cage effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000004571 lime Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- SYHGEUNFJIGTRX-UHFFFAOYSA-N methylenedioxypyrovalerone Chemical compound C=1C=C2OCOC2=CC=1C(=O)C(CCC)N1CCCC1 SYHGEUNFJIGTRX-UHFFFAOYSA-N 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
585941 經濟部智慧財產局員工消費合作社印製 A7 _____B7_五、發明説明(I ) 本發明關於半導體基材上製備一種具有特定晶核尺寸 之多晶矽結構的方法。 在製備積體電路時,多晶矽結構通常是必須的,其尤 其是作爲電路元件之間的電性連接,或作爲電路元件 (如:電容器電極)本身。此時,多晶矽的結晶結構有重 要的特性,其可影響(例如)導電性、雜原之子擴散、結 構化成窄導電軌之可能性、粘度性等,詳細細節描述於 Widmann 、 Mader 、 Friedrich 等人之"Technologie hochintegrierter Schaltungen 丨’,第 3、8 章,Springer 1996 年出版,或 Wolf· Tauber 之 MSilicon Processing"第 1 卷, 第6章,Lattice出版社1 987出版。在半導體技術中, 一般僅有這些具有廣泛之恆定晶核尺寸或窄的晶核尺寸 分佈之多晶矽層是可使用的。 多晶矽層一般係藉由CVD方法,如前述Widmann等人 之文獻所述,而製成。平均晶核尺寸及晶核尺寸分佈能 藉由溫度預算(溫度及時間)予以控制,其中一般以硼、 磷、砷或類似物質所進行之摻雜也會對所得到之晶核尺 寸分佈有所影響。 經摻雜的多晶矽通常作爲單晶矽區的電性終端。此種 電性終端的一個例子是MOS-電晶體之源極或汲極區或 雙極性電晶體之射極、基極或集極。對此,單晶區主要 係由一個在矽基板中所產生之摻雜之矽區所構成。此構 成電性終端所用的多晶矽結構是由多晶矽層或由非晶 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 585941 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(> ) 形矽層(其在隨後之步驟中變成多晶化)所構成。 在接下來之熱步驟中,產生非晶或多晶矽結構之結晶 化或再結晶化。此時要注意:介於單晶矽區及矽結構之 間的界面大部份具有薄的氧化物或者另一方面其會受到 污染或品質較差。這樣會導致未受控制的(再)結晶化, 亦即,空間強烈波動的晶核尺寸。因此而產生的機械應 力能經由單晶矽中的結晶缺陷的形成(例如,錯位)而消 除。此結晶缺陷藉由例如增高的漏電流而使基板的電氣 特性惡化,因此存在此種危險,即,在基材中所配置的 元件或活性結構(例如電晶體、溝渠式電容器,p/n接面) 並不具有預定之電氣特性,而是開始時就已經具有缺陷 或還有中、長期性的品質損失。 此種接觸區的第一個例子是DRAM記憶體中的位元線 接觸區,其中記憶胞型式可以是任何一種(例如所謂的堆 疊式晶胞或或溝渠式晶胞)。其他的一個例子是此種晶胞 中之電容器接觸區,因而是此種介於記憶體電極與選擇 電晶體之間的接觸區,其中上述問題是由於結晶缺陷(尤 其在具有溝渠式電容器之記憶胞中)而產生,並且在由本 申請人在相同的申請日所提出的德國專利申請案(其標題 爲)· "Kontak zwischen einem monokristallinen Siliziumgebiet und einer polykristallinen Siliziumstruktur u nd Herstellverfahren fur einen solchen Kontakt" 本紙張尺度適用中國國家標準(CNS ) A4規格(2l〇X297公釐) ----------0------、玎------yi (請先閲讀背面之注意事項再填寫本頁) 585941 A7 B7 五、發明説明(3 ) (“介於單晶矽區域與多晶矽結構間之接觸區以及此種接 觸區之製造方法”)中 (請先閱讀背面之注意事項再填寫本頁) 以及本申請人於1 998年2月25日所提出之美國專利申 請案號請No. 09/0 30 2 27中已詳細說明。 基於前述一般問題,本發明之目的在於提供一種製備 多晶矽結構之方法,其具有確定之晶核尺寸或確定之晶 核尺寸分佈。多晶矽結構適合作爲單晶矽區之終端,而 不會發生上述之問題。結晶結構在經歷可能之後繼的溫 度負荷時不會大大地改變或劣化。 該目的係由具申請專利範圍第1項特徵的方法予以完 成。 經濟部智慧財產局員工消費合作社印製 本發明所使用之摻雜材料,其選自氧、氧/氮混合物、 氧/氮化合物、其他含氧混合物或化合物,這些材料摻雜 至非單晶之初級(primary)砂結構,其中摻雜材料的濃度 (尤其是氧)係經由選擇而使摻雜材料的溶解度極限(limit) 被超過(所謂之摻雜材料也可稱爲含氧之摻雜材料)。藉 此,在後繼之加熱步驟時,在初級矽結構中使摻雜材料 析出,同時初級矽結構藉結晶或再結晶而轉變成多晶之 第二(secondary)矽結構。此時,摻雜材料之析出只允許 第二矽結構中晶核生長至一特定之尺寸。此晶核尺寸係 由摻雜材料析出物之密度(亦即平均距離)所決定。此摻 雜材料析出物在一定程度(guasi)上具有籠蔽(cage)效應。 摻雜材料析出物之密度愈大,在矽結構中最大及平均多
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 585941 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(斗) 晶矽晶核尺寸愈小。摻雜材料析出物之平均數(亦即密度) 可藉由摻雜材料過飽和(摻雜材料濃度除以溶解度濃度) 以及熱預算(傾斜速率(ramp rate),保持溫度(hold-temperature))而在後繼熱處理時予以控制。其它材料, 如As、P、Sb、N、B之Co摻雜也能延緩(As,P)此種含 氧之析出或加速其析出㈣。 若本發明所製成之多晶矽結構用作單晶矽區之終端, 則可避免在單晶矽內形成結晶缺陷,這起因於矽結構中 .未受控制之(再)結晶不會發生。同時,多晶矽結構及單 晶矽區之間的接面(junction)阻抗較低。 氧特別適合作爲摻雜材料,因爲氧之低溶解性而使析 出物特別容易形成。因而不需較高之摻雜。矽結構或矽 區之導電性不會大大地下降。氧析出物係以SiOx形式存 在,其中χβ 2。 摻雜材料析出物之密度約1015〜1019cnT3。 可使用之摻雜方法特別是離子植入、電漿摻雜或電漿 浸入離子植入(PIII)。這些方法對本項技術人士而言係常 見的且更詳細地解釋於(例如)USP 5,354,3 8 1以及 4,93 7,205。在電漿摻雜時,劑量能特別良好地受到控制。 可進行此種摻雜,使矽結構中之摻雜材料均句地分佈, 即,基本上所有之摻雜材料濃度都相同(其超過溶解度極 限)。另一方面,在矽區或矽結構的預定區中能產生摻雜 材料-最大値,例如在接觸區附近或在預定之深度中可 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
585941 五、發明說明(6) 種摻雜可藉由(例如)垂直離子植入予以完成。如果此種 植入可與其餘半導體電路相容(c Q m p a t i b 1 e ),則此種植 入係整面性實行。此時,植入參數係經過選擇,使多晶 矽結構4中之摻雜材料濃度超過溶解度極限。如果是氧 摻雜物,則摻雜材料在初級矽結構中之濃度較佳爲1 〇17 至1021cm·3,尤其係1018至l〇2()cm·3。例如在300nm厚之 多晶矽層時可選用3至5 X 1 0 13 cm '2之劑量以及約5 k e V 之能量。 第 2 圖:接著進行溫度步驟,例如30分鐘,900〜 1 000°C,藉此,摻雜材料析出物6 (在此爲SiOx析出物) 在多晶矽結構4中形成。如前文所述,這樣可限制矽結 構中之晶核生長(籠蔽(c a g e )作用),在第二多晶矽中可 得到窄的晶核尺寸分佈。可防止摻雜區2中及基材1中 (第2圖)結晶缺陷之擴大。 摻雜也能由其他方法完成,例如,氧電漿摻雜(時間: 1 0秒,能源1 k e V,在給定之層厚時)。 若不進行均勻性之摻雜,則可在預定位置上產生局部 性之最大摻雜度之材料,這例如可藉由傾斜植入而達 成。另外亦可產生最大預定深度之矽結構。如果(例如圖 式所示)應產生一種至下層基材之接觸區’則此種方式特 別有利,此種最大摻雜度之材料位於基材表面附近中° 爲此,首先只在基材表面產生一薄的S i結構作爲初級矽 結構,這例如可藉由沈積30ηπι厚之非晶形矽層而達成° 585941 五、發明說明(7) 此種層被摻雜,然後施加所需殘餘厚度之矽,並進行溫 度步驟。 第3圖:在本實施例中,初級矽結構施加在2個部 分結構4 a及4b中,其中首先施加未摻雜之非晶形之單_ 或多砂層4a且接著施加高摻雜之非晶形之單-或多矽層 4 b於基材上。此二個部分之層能由(例如)CVD方法來施 加。如在第1個實施例中所述,須進行溫度步驟。 第4圖圖示摻雜材料濃度D對深度y之關係 (dependency)。 第5圖:在溫度處理後,在部分層4 a、4 b中形成此 摻雜材料析出物,其厚度在高摻雜之部分層4 b中係大於 4a中者。在高摻雜之部分層4b中所可達成的晶核尺寸因 此小於4 a中者。 部分層能如此地安排,使高摻雜者位於低摻雜者之下 方。 經由本發明,也能製成晶核尺寸明確之多晶矽層而不 接觸單晶基材。可全面地沈積多晶矽層,以氧而超越溶 解度極限來摻雜,然後結構化成導電軌或其他結構。 在許多情況下,多晶矽結構另外經由已知方法而以N-或P導電型之摻雜材料予以摻雜,以達成所要之導電 性。此額外之摻雜較佳係在沈積時以當場方法(i η - s i t Lime t hod)予 以完成 。由 於多晶 矽層之 (再)結 晶亦受 摻雜所 影響’則本發明之摻雜及溫度處理須依此而校準。 585941 五、發明說明(8) 圖式之簡單說明 第1 _ 2圖係具有單晶矽區之半導體基材之橫斷面圖, 其中示出本發明的一個實施例; 第3-5圖係具有單晶矽區之半導體基材之橫斷面圖,其 中示出本發明另一實施例,其中第4圖示出所得之摻雜材 料曲線(p r 〇 f i 1 e )。 參考符號說明 1.....矽基材 2 .. ...經摻雜單 晶 區 η ...隔離區 4 .. ...多晶ί夕結 構 4a. ____部分層( 較 低 摻 雜 的) 4b . ....部分層( 較 高 摻 雜 的) 5.. ...摻雜 6 .. ...摻雜材料 析 出 物 D··· ..摻雜材料濃度 Y... ..深度 -10
Claims (1)
- 六、申請專利範圍 第87 1 20678號「製備多晶矽結構的方法」專利案 (9 2年9月修正). 六申請專利範圍: 1. 一種在基材上製備具有經界定之晶核尺寸之多晶矽 結構之方法,其包括以下之步驟: -在基材上形成非晶形或多晶形之初級矽結構 ; -以含氧之摻雜材料來摻雜此初級矽結構,使該摻 雜材料濃度係超過其在初級矽結構中之溶解度極 限; -實施熱處理,以使摻雜材料析出物,依預定之密 度而於矽結構中形成;並進行此初級矽結構之結 晶化或再結晶化;而且藉由所摻雜材料析出物之 密度而發展出具有預定平均/最大晶核粒徑之第二 矽結構;其中在初級矽結構內產生1〇”至10u cm · 3之摻雜材料濃度;其中在溫度處理時矽結構加熱 至 700 至 1100°C。 2. 如申請專利範圍第1項之方法,其中在初級矽結構 內產生1018至102Gcni·3之摻雜材料濃度。 3. 如申請專利範圍第1項之方法,其中在溫度處理時 矽結構加熱至900至1 000°C。 4. 如申請專利範圍第1項之方法,其中在第二矽結構 中摻雜材料析出物之密度係1015至10I9cm·3。 5. 如申請專利範圍第1項之方法,其中爲產生η或p 585941 六、申請專利範圍 導電性,矽結構額外地以η或p導電型摻雜材料 予以摻雜。 6.如申請專利範圍第1至5項中任一項之方法,# 中矽結構係在空間中均勻地被摻雜。 7·如申請專利範圍第1至5項中任一項之方法,其 中矽結構係在空間中不均勻地被摻雜。 8·如申請專利範圍第7項之方法,其中矽結構 之_ 定的深度中形成最大摻雜之材料分佈。 9·如申請專利範圍第1至5項中任一項之方法,其中 石夕結構是鄰接於單晶砂區而產生,且此砂結構是作 爲矽區之電性終端。 10·如申請專利範圍第丨至5項中任一項之方法,其中 含有氧之摻雜材料是由氧、氧-氮-混合物或氧-氮_ 化合物所構成。 如申請專利範圍第1至5項中任一項之方法,其中 該摻雜材料析出物由SiOx(X〜2)所構成。 U如申請專利範圍第丨至5項中任一項之方法,其係 藉由初級矽結構之摻雜使摻雜材料濃度超過該氧之 溶解度極限。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/030,406 US6068928A (en) | 1998-02-25 | 1998-02-25 | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
Publications (1)
Publication Number | Publication Date |
---|---|
TW585941B true TW585941B (en) | 2004-05-01 |
Family
ID=21854054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087120678A TW585941B (en) | 1998-02-25 | 1998-12-11 | Method for preparing polycrystalline silicon structure |
Country Status (5)
Country | Link |
---|---|
US (1) | US6068928A (zh) |
EP (1) | EP0939430A3 (zh) |
JP (1) | JPH11288883A (zh) |
KR (1) | KR100642627B1 (zh) |
TW (1) | TW585941B (zh) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429101B1 (en) * | 1999-01-29 | 2002-08-06 | International Business Machines Corporation | Method of forming thermally stable polycrystal to single crystal electrical contact structure |
DE10208774B4 (de) | 2002-02-28 | 2005-09-15 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzelle |
DE10228547C1 (de) * | 2002-06-26 | 2003-10-30 | Infineon Technologies Ag | Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle |
DE102007010563A1 (de) * | 2007-02-22 | 2008-08-28 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche |
JP2013258188A (ja) * | 2012-06-11 | 2013-12-26 | Hitachi Kokusai Electric Inc | 基板処理方法と半導体装置の製造方法、および基板処理装置 |
US9209069B2 (en) | 2013-10-15 | 2015-12-08 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI substrate with reduced interface conductivity |
US9768056B2 (en) | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
KR102360695B1 (ko) | 2014-01-23 | 2022-02-08 | 글로벌웨이퍼스 씨오., 엘티디. | 고 비저항 soi 웨이퍼 및 그 제조 방법 |
US9853133B2 (en) | 2014-09-04 | 2017-12-26 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity silicon-on-insulator substrate |
US10312134B2 (en) | 2014-09-04 | 2019-06-04 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
US9899499B2 (en) | 2014-09-04 | 2018-02-20 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
JP6650463B2 (ja) | 2014-11-18 | 2020-02-19 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 |
US10224233B2 (en) | 2014-11-18 | 2019-03-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation |
EP3573094B1 (en) | 2014-11-18 | 2023-01-04 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
EP3367424B1 (en) | 2015-03-03 | 2022-10-19 | GlobalWafers Co., Ltd. | Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress |
CN107408532A (zh) | 2015-03-17 | 2017-11-28 | 太阳能爱迪生半导体有限公司 | 用于绝缘体上半导体结构的制造的热稳定电荷捕获层 |
US9881832B2 (en) | 2015-03-17 | 2018-01-30 | Sunedison Semiconductor Limited (Uen201334164H) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof |
JP6592534B2 (ja) | 2015-06-01 | 2019-10-16 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 多層構造体及びその製造方法 |
EP3304586B1 (en) | 2015-06-01 | 2020-10-07 | GlobalWafers Co., Ltd. | A method of manufacturing silicon germanium-on-insulator |
US10529616B2 (en) | 2015-11-20 | 2020-01-07 | Globalwafers Co., Ltd. | Manufacturing method of smoothing a semiconductor surface |
WO2017142704A1 (en) | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface |
US9831115B2 (en) | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
WO2017142849A1 (en) | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a buried high resistivity layer |
US10026642B2 (en) | 2016-03-07 | 2018-07-17 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof |
WO2017155806A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
WO2017155804A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment |
WO2017155808A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
JP7002456B2 (ja) | 2016-03-07 | 2022-01-20 | グローバルウェーハズ カンパニー リミテッド | 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法 |
CN111201341B (zh) | 2016-06-08 | 2023-04-04 | 环球晶圆股份有限公司 | 具有经改进的机械强度的高电阻率单晶硅锭及晶片 |
US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
SG10201913373WA (en) | 2016-10-26 | 2020-03-30 | Globalwafers Co Ltd | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency |
CN110352484B (zh) | 2016-12-05 | 2022-12-06 | 环球晶圆股份有限公司 | 高电阻率绝缘体上硅结构及其制造方法 |
WO2018125565A1 (en) | 2016-12-28 | 2018-07-05 | Sunedison Semiconductor Limited | Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield |
TWI739720B (zh) | 2017-02-10 | 2021-09-11 | 環球晶圓股份有限公司 | 用於評估半導體結構的方法 |
EP3993018A1 (en) | 2017-07-14 | 2022-05-04 | Sunedison Semiconductor Limited | Method of manufacture of a semiconductor on insulator structure |
JP7160943B2 (ja) | 2018-04-27 | 2022-10-25 | グローバルウェーハズ カンパニー リミテッド | 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成 |
CN112262467A (zh) | 2018-06-08 | 2021-01-22 | 环球晶圆股份有限公司 | 将硅薄层移转的方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5193874A (en) * | 1975-02-15 | 1976-08-17 | Handotaisochino seizohoho | |
JPS51121263A (en) * | 1975-04-17 | 1976-10-23 | Sony Corp | Method of manufacturing a semiconductor divice |
JPS5640269A (en) * | 1979-09-11 | 1981-04-16 | Toshiba Corp | Preparation of semiconductor device |
US4755865A (en) * | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
US4901133A (en) * | 1986-04-02 | 1990-02-13 | Texas Instruments Incorporated | Multilayer semi-insulating film for hermetic wafer passivation and method for making same |
JPH0766922B2 (ja) * | 1987-07-29 | 1995-07-19 | 株式会社村田製作所 | 半導体装置の製造方法 |
KR930003857B1 (ko) * | 1987-08-05 | 1993-05-14 | 마쯔시다덴기산교 가부시기가이샤 | 플라즈마 도우핑방법 |
JPH05343316A (ja) * | 1991-09-30 | 1993-12-24 | Nec Corp | 半導体装置の製造方法 |
US5354381A (en) * | 1993-05-07 | 1994-10-11 | Varian Associates, Inc. | Plasma immersion ion implantation (PI3) apparatus |
US5460983A (en) * | 1993-07-30 | 1995-10-24 | Sgs-Thomson Microelectronics, Inc. | Method for forming isolated intra-polycrystalline silicon structures |
-
1998
- 1998-02-25 US US09/030,406 patent/US6068928A/en not_active Expired - Lifetime
- 1998-12-01 EP EP98122835A patent/EP0939430A3/de not_active Withdrawn
- 1998-12-11 TW TW087120678A patent/TW585941B/zh not_active IP Right Cessation
-
1999
- 1999-02-23 JP JP11045103A patent/JPH11288883A/ja active Pending
- 1999-02-24 KR KR1019990006032A patent/KR100642627B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0939430A2 (de) | 1999-09-01 |
JPH11288883A (ja) | 1999-10-19 |
US6068928A (en) | 2000-05-30 |
EP0939430A3 (de) | 2001-11-21 |
KR19990072884A (ko) | 1999-09-27 |
KR100642627B1 (ko) | 2006-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW585941B (en) | Method for preparing polycrystalline silicon structure | |
TW396498B (en) | A DRAM cell and a method of fabricating an electrical connection between a trench storage capacitor and an access transistor in a DRAM cell | |
TW447113B (en) | Semiconductor device and the manufacturing method thereof | |
TW434697B (en) | Semiconductor wafer, manufacture thereof, semiconductor device and manufacture thereof | |
JP3078223B2 (ja) | 半導体メモリ装置とその製造方法 | |
EP0281276B1 (en) | Fabrication of polycrystalline silicon resistors | |
TW409296B (en) | Improved policide | |
JPH10303368A (ja) | 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ | |
JP2000188401A (ja) | 半導体素子のゲ―ト電極形成方法 | |
US20150017797A1 (en) | Method of manufacturing semiconductor device including metal-containing conductive line | |
JPH11150195A (ja) | 半導体装置及びその製造方法 | |
TW543154B (en) | Optimized reachthrough implant for simultaneously forming an MOS capacitor | |
JPH1117133A (ja) | コンデンサの形成方法およびdramセルの形成方法 | |
JPH1070249A (ja) | キャパシタの製造方法及び半導体装置 | |
KR100574587B1 (ko) | 단결정 실리콘 영역과 다결정 실리콘 구조물 사이의 콘택 및 그것의 제조 방법 | |
US5240511A (en) | Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient | |
JP2795316B2 (ja) | 半導体装置の製造方法 | |
TW501206B (en) | Manufacturing method of buried strap diffusion area | |
TW413935B (en) | Semiconductor device and its manufacturing method | |
TW200828421A (en) | Method of ion implantation and method of fabricating a semiconductor device | |
TW490811B (en) | Control of oxide thickness in vertical transistor structures | |
FR2760895A1 (fr) | Procede d'implantation d'ions dans un substrat de facon a minimiser la formation de defauts | |
US6194266B1 (en) | Method for forming a capacitor having selective hemispherical grained polysilicon | |
JP3078109B2 (ja) | 半導体装置の製造方法 | |
JPH10313099A (ja) | 半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |