FR2760895A1 - Procede d'implantation d'ions dans un substrat de facon a minimiser la formation de defauts - Google Patents
Procede d'implantation d'ions dans un substrat de facon a minimiser la formation de defauts Download PDFInfo
- Publication number
- FR2760895A1 FR2760895A1 FR9705289A FR9705289A FR2760895A1 FR 2760895 A1 FR2760895 A1 FR 2760895A1 FR 9705289 A FR9705289 A FR 9705289A FR 9705289 A FR9705289 A FR 9705289A FR 2760895 A1 FR2760895 A1 FR 2760895A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- surface layer
- implantation
- defects
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Abstract
Un procédé pour déterminer une épaisseur désirée pour une couche de surface (128) à travers laquelle une implantation ionique doit avoir lieu dans un substrat (132) , dans le but de minimiser la formation de défauts, comprend le choix d'un angle maximal theta entre des fronts de recroissance épitaxiale en phase solide, la détermination d'une distance projetée d'implantation ionique, Rp, dans le substrat, et d'écarts-types projetés, DeltaRp et DeltaY dans deux directions d'axes. Ces valeurs sont ensuite substituées dans l'équation suivante : t = Rp + costheta [[(DELTAYsintheta)2 + (DELTARpcostheta)2 ]0,5 ] . Il est également possible de modifier la morphologie de la surface à travers laquelle l'implantation a lieu, pour commander les directions de recristallisation au moment du recuit.
Description
PROCEDE D'IMPLANTATION D'IONS DANS UN SUBSTRAT
DE FACON A MINIMISER LA FORMATION DE DEFAUTS
La présente invention concerne un procédé visant à réduire la probabilité que des défauts se forment au cours de la fabrication de dispositifs à semiconducteurs. La présente invention concerne plus particulièrement un procédé visant à limiter la formation de défauts par la maîtrise de la morphologie d'un profil d'implantation dans un substrat semiconducteur.
DE FACON A MINIMISER LA FORMATION DE DEFAUTS
La présente invention concerne un procédé visant à réduire la probabilité que des défauts se forment au cours de la fabrication de dispositifs à semiconducteurs. La présente invention concerne plus particulièrement un procédé visant à limiter la formation de défauts par la maîtrise de la morphologie d'un profil d'implantation dans un substrat semiconducteur.
II existe une tendance continue à l'augmentation de la densité de stockage de mémoires à circuits intégrés, pour atteindre des niveaux de stockage de données plus élevés sur une seule puce. Des mémoires de densité supérieure procurent un stockage qui, de façon générale, tient moins de place et est souvent plus économique, par bit, qu'un stockage de capacité équivalente réalisé sur plusieurs puces. De façon générale, il a été possible d'obtenir ces niveaux de stockage plus élevés avec des niveaux de performances équivalents ou améliorés, en comparaison avec des puces antérieures, ayant une plus faible densité de stockage. D'un point de vue historique, la densité de dispositifs à circuits intégrés a été augmentée en partie en réduisant la taille de structures telles que des lignes d'interconnexion et des grilles de transistors, et en partie en diminuant la séparation entre les structures qui constituent le dispositif à circuit intégré. La réduction de la taille de structures de circuit correspond à ce que l'on appelle de façon générale la diminution des "règles de conception" utilisées pour la fabrication du dispositif à circuit intégré.
Dans des mémoires vives dynamiques (ou DRAM), I'information est enregistrée de façon caractéristique en chargeant ou en déchargeant sélectivement chaque condensateur d'un réseau de condensateurs qui est formé sur la surface d'un substrat semiconducteur. Le plus souvent, un seul bit d'information binaire est enregistré dans chaque condensateur en associant un état déchargé du condensateur à un "zéro" logique, et un état chargé du condensateur à un "un" logique. L'aire de surface des électrodes des condensateurs de mémoire détermine la quantité de charge qui peut être stockée dans chacun des condensateurs pour une tension d'alimentation donnée, pour l'écartement entre les électrodes qui peut être réalisé de façon fiable, et pour la constante diélectrique du diélectrique de condensateur qui est utilisé de façon caractéristique entre les électrodes du condensateur de stockage de charge. Des opérations de lecture et d'écriture sont effectuées dans la mémoire en connectant sélectivement le condensateur de stockage de charge à une ligne de bit, pour transférer une charge vers le condensateur de stockage de charge, ou à partir de celui-ci. La connexion sélective du condensateur de stockage de charge à la ligne de bit est accomplie de façon caractéristique en utilisant un transistor à effet de champ (ou FET) de transfert. Le contact de ligne de bit est réalisé de façon caractéristique avec l'une des électrodes de source/drain du transistor à effet de champ de transfert, et le condensateur de stockage de charge est formé de façon caractéristique de façon à être en contact avec l'autre des électrodes de source/drain du transistor de transfert. Des signaux de ligne de mot sont appliqués à la grille du transistor à effet de champ pour connecter une électrode du condensateur de stockage de charge au contact de ligne de bit, par l'intermédiaire du transistor à effet de champ de transfert, de façon à faciliter le transfert de charge entre le condensateur de stockage de charge et la ligne de bit.
La figure 1 est une coupe schématique de deux cellules de mémoire d'une mémoire DRAM, à un stade intermédiaire de la fabrication.
Les cellules de DRAM qui sont illustrées sont formées sur un substrat 10 de type P et elles comprennent des régions 12 d'oxyde de champ épais pour assurer l'isolation vis-à-vis d'autres cellules de mémoire adjacentes.
Une couche d'oxyde de grille 14 est formée par oxydation thermique sur une partie de la région de dispositif actif entre les régions d'oxyde de champ, et des électrodes de grille 16 en silicium polycristallin sont formées sur la couche d'oxyde de grille 14. Les deux électrodes de grille 16 qui sont illustrées sur la figure 1 font partie de deux transistors à effet de champ de transfert indépendants, pour les deux cellules de mémoire qui sont illustrées. Les électrodes de grille en silicium polycristallin 16 sont formées en déposant sur le substrat une couche de silicium polycristallin non dopé, de façon caractéristique en utilisant le dépôt chimique en phase vapeur à basse pression (ou LPCVD), et ensuite en implantant des impuretés dans le silicium polycristallin et en activant les impuretés pour rendre la couche de silicium polycristallin conductrice. On définit ensuite les motifs des électrodes de grille en utilisant des techniques photolithographiques classiques. On forme une couche d'oxyde de silicium 18 sur les électrodes de grille en silicium polycristallin 16, pour protéger les électrodes de grille au cours d'étapes de traitement suivantes, et souvent pour remplir la fonction d'une couche d'arrêt d'attaque pour des étapes d'attaque suivantes. On forme également des structures d'espacement de paroi latérale, 20, en oxyde, dans des positions adjacentes aux électrodes de grille, pendant le processus d'implantation de source/drain (qui est envisagé ci-dessous). Simultanément à la formation des électrodes de grille 16, on forme sur les régions d'oxyde de champ 12 des lignes d'interconnexion 22 qui connectent différentes électrodes de grille. Du fait que les lignes d'interconnexion sont généralement formées dans le processus qui est utilisé pour former les électrodes de grille 16, les lignes d'interconnexion ont une structure similaire, consistant en lignes en silicium polycristallin 22 recouvertes par des couches d'oxyde 24, avec des structures d'espacement de paroi latérale 26, en oxyde, formées le long des lignes d'interconnexion 22.
On forme des régions de source/drain dopées 28, 30 et 32 de part et d'autre des électrodes de grille en silicium polycristallin 16, pour définir les régions de canal des transistors à effet de champ de transfert.
La région de source/drain 30 qui est commune aux transistors à effet de champ de transfert remplira la fonction du contact de ligne de bit pour les deux cellules de mémoire qui sont représentées. On utilise souvent des structures à drain faiblement dopé (ou LDD) dans des transistors de mémoire basés sur une règle de conception correspondant à une dimension réduite, du type utilisé essentiellement dans des dispositifs logiques et de mémoire modernes. Des régions de source/drain 28, 30 et 32 de type
LDD sont formées de façon caractéristique dans un processus à deux étapes, en commençant avec une implantation de dopant à relativement faible niveau, qui est auto-alignée sur les électrodes en silicium polycristallin 16. On forme ensuite des régions d'oxyde d'espacement 20 de part et d'autre des électrodes de grille 16, en déposant tout d'abord sur le dispositif une couche d'oxyde formée par dépôt chimique en phase vapeur (ou CVD), et en réduisant ensuite l'épaisseur de la couche d'oxyde, par attaque anisotrope, de façon à mettre à nu le substrat sur les régions de source/drain 28, 30 et 32. Le fait de réduire par attaque l'épaisseur de la couche d'oxyde déposée par CVD produit les régions d'oxyde d'espacement 20 de part et d'autre des électrodes de grille en silicium polycristallin 16, et de part et d'autre des lignes d'interconnexion en silicium polycristallin 22. Après que les régions d'oxyde d'espacement 20 ont été formées de part et d'autre des électrodes de grille en silicium polycristallin 16, on effectue une seconde implantation ionique, plus forte, dans les régions de source/drain 28, 30 et 32, de maniére auto-alignée vis-à-vis des régions d'oxyde d'espacement 20, pour achever les régions de source/drain.
LDD sont formées de façon caractéristique dans un processus à deux étapes, en commençant avec une implantation de dopant à relativement faible niveau, qui est auto-alignée sur les électrodes en silicium polycristallin 16. On forme ensuite des régions d'oxyde d'espacement 20 de part et d'autre des électrodes de grille 16, en déposant tout d'abord sur le dispositif une couche d'oxyde formée par dépôt chimique en phase vapeur (ou CVD), et en réduisant ensuite l'épaisseur de la couche d'oxyde, par attaque anisotrope, de façon à mettre à nu le substrat sur les régions de source/drain 28, 30 et 32. Le fait de réduire par attaque l'épaisseur de la couche d'oxyde déposée par CVD produit les régions d'oxyde d'espacement 20 de part et d'autre des électrodes de grille en silicium polycristallin 16, et de part et d'autre des lignes d'interconnexion en silicium polycristallin 22. Après que les régions d'oxyde d'espacement 20 ont été formées de part et d'autre des électrodes de grille en silicium polycristallin 16, on effectue une seconde implantation ionique, plus forte, dans les régions de source/drain 28, 30 et 32, de maniére auto-alignée vis-à-vis des régions d'oxyde d'espacement 20, pour achever les régions de source/drain.
Après la formation des transistors à effet de champ de transfert des cellules de DRAM, on poursuit le traitement de façon à former les condensateurs de stockage de charge et les contacts de ligne de bit, en déposant tout d'abord une couche isolante d'oxyde de silicium 34 sur la structure de la figure 1, en utilisant le dépôt chimique en phase vapeur (CVD). La structure résultante est représentée sur la figure 2. On forme ensuite des ouvertures 36, par une technique photolithographique classique, à travers la couche d'oxyde de silicium 34, pour mettre à nu les régions de source/drain 28, 342 du substrat. En se référant maintenant à la figure 3, on note que l'on dépose ensuite une couche de silicium polycristallin non dopé, 38, par dépôt chimique en phase vapeur à basse pression (LPCVD), sur la surface du dispositif et à l'intérieur des ouvertures 36, en contact avec les régions de source/drain 28, 32. La couche de silicium polycristallin 38 formera une partie de l'électrode inférieure du condensateur de stockage de charge pour les cellules de mémoire DRAM.
On effectue ensuite sur la couche une implantation ionique et une opération de recuit, après quoi on définit par lithographie les électrodes inférieures 38. On forme sur les surfaces des électrodes inférieures 38 une couche diélectrique de condensateur 40, comme une structure à deux couches consistant en nitrure de silicium et en oxyde de silicium. On forme des électrodes de condensateur supérieures 42 en déposant une couche de silicium polycristallin, en dopant cette couche et en définissant un motif dans celle-ci, ce qui produit la structure qui est illustrée sur la figure 4.
Le traitement se poursuit par un dépôt général d'une couche de matériau diélectrique inter-couche, comme un verre dopé, déposé par
CVD à la pression atmosphérique à partir d'un gaz de source consistant en tétraéthylorthosilicate (TEOS), sur la structure de la figure 4. On ouvre un contact de ligne de bit 46 à travers la couche diélectrique 44, par une technique photolithographique classique, de façon à mettre à nu le contact de source/drain commun 30. On forme ensuite le contact de ligne de bit 50, de façon caractéristique en effectuant une implantation ionique de contact de ligne de bit supplémentaire, et en formant ensuite une ou plusieurs couches de métal, déposées par pulvérisation cathodique ou par CVD, sur la surface de la couche 44 et à l'intérieur de l'ouverture 46, comme représenté sur la figure 5. On définit ensuite le motif de la ligne de bit et on effectue un traitement ultérieur pour achever le dispositif.
CVD à la pression atmosphérique à partir d'un gaz de source consistant en tétraéthylorthosilicate (TEOS), sur la structure de la figure 4. On ouvre un contact de ligne de bit 46 à travers la couche diélectrique 44, par une technique photolithographique classique, de façon à mettre à nu le contact de source/drain commun 30. On forme ensuite le contact de ligne de bit 50, de façon caractéristique en effectuant une implantation ionique de contact de ligne de bit supplémentaire, et en formant ensuite une ou plusieurs couches de métal, déposées par pulvérisation cathodique ou par CVD, sur la surface de la couche 44 et à l'intérieur de l'ouverture 46, comme représenté sur la figure 5. On définit ensuite le motif de la ligne de bit et on effectue un traitement ultérieur pour achever le dispositif.
Le fait de réduire les règles de conception qui sont utilisées pour former le dispositif illustré sur la figure 7 impose des exigences accrues à un grand nombre des structures qui sont illustrées sur la figure 5, ainsi qu'aux techniques de traitement qui sont utilisées pour former les structures. La formation des régions de source/drain devient plus critique, du fait des régions de source/drain relativement moins profondes et plus étroites qui sont incorporées dans des cellules de mémoire de dimensions réduites. II est davantage nécessaire de maîtriser les énergies d'implantation et l'étendue de diffusion des régions de source/drain, pour obtenir de petites tailles de dispositif. II est également nécessaire de maintenir des régions de source/drain fortement conductrices pour maintenir les performances élevées de ces structures. Un aspect du maintien de niveaux de conduction élevés consiste à éviter la formation de structures de défauts dans les régions de source/drain.
Plusieurs types de structures de défauts de réseau cristallin peuvent se former dans les processus d'implantation d'ions de dopants dans des substrats semiconducteurs et de recuit des substrats pour activer les dopants implantés. Les doses d'implantation ionique que l'on utilise dans la formation de nombreux composants de circuits à semiconducteurs peuvent rendre amorphe le substrat semiconducteur en silicium cristallin dans lequel les ions de dopants sont implantés. Le substrat doit ensuite être recuit pour activer l'implantation et souvent pour recristalliser la zone amorphe. Une recristallisation de substrats en silicium implantés a lieu par recroissance épitaxiale en phase solide (ou SPE). La recroissance SPE est un processus dans lequel le substrat est chauffé à une température inférieure au point de fusion du matériau du substrat.
Une croissance cristalline se produit par transport à l'état solide et progresse à la frontière entre la partie cristalline (implantée ou non implantée) du substrat et ia région implantée, amorphe, du substrat. La recristallisation a lieu de façon incrémentielle, la direction de recristallisation de chaque région amorphe incrémentielle étant déterminée par l'orientation de la région cristalline sur laquelle la recristallisation a lieu. Par conséquent, I'orientation du substrat cristallin à l'interface entre la région cristalline et la région amorphe déterminera les directions de recroissance SPE.
Du fait de la forme de la frontière de la région amorphe, il est possible que le recroissance SPE progresse le long de plans cristallins différents. Diverses études ont indiqué qu'une recroissance SPE se développant le long de différents plans cristallins peut entraîner la formation de défauts dans le cristal. Par exemple, la rencontre de fronts de croissance correspondant à deux plans cristallins différents peut entraîner la formation de structures de défauts étendues dans des substrats en silicium recristallisé. D'autres formes de défauts résiduels peuvent être introduites dans le réseau cristallin, à la fois du fait de l'implantation et du fait d'autres processus. Par exemple, la présence de couches de grille et de couches d'espacement de paroi latérale sur le substrat peut introduire des contraintes de compression dans le matériau sous-jacent, en particulier pendant des étapes de traitement thermique ultérieures. La présence de telles contraintes peut générer des défauts tels que des dislocations et peut conduire à une multiplication de dislocations.
Certains types de défauts que l'on appelle des défauts de plage projetée (ou PRD pour "projected range defect") et des défauts de fin de plage (ou ERD pour "end of range defect") peuvent être formés dans des régions implantées et recuites du substrat. Les défauts PRD et ERD sont des défauts secondaires (dislocations ou défauts linéaires), et les défauts PRD se trouvent au voisinage de la région de concentration maximale d'ions implantés, tandis que les défauts ERD se trouvent au voisinage de l'interface entre les régions amorphe et cristalline après l'implantation. On pense que ces défauts résultent d'une recroissance SPE verticale du silicium amorphe, c'est-à-dire une recroissance perpendiculaire à la surface du silicium, et les défauts peuvent induire des boucles de dislocation enterrées à l'intérieur de la région implantée. L'emplacement et la densité de défauts PRD et ERD sont liés à l'énergie et à la dose des ions implantés. Un autre type de défaut lié à la recristallisation d'un silicium rendu amorphe par implantation ionique est le défaut de bord de masque (ou MED pour "mask edge defect"). On pense que les défauts MED sont des dislocations qui résultent de la rencontre de fronts de recristallisation de recroissance SPE verticale et latérale. Pendant le processus de recuit et de recristallisation, les dislocations qui sont formées à partir des fronts de recroissance SPE qui se rencontrent ont tendance à s'agglomérer lorsque des couches épitaxiales supplémentaires sont formées, les défauts se développant sous la forme d'une structure qui a été décrite comme étant similaire à un joint de grain. Cette structure de défaut étendue peut affecter le transport d'électrons si elle est positionnée le long d'une direction principale de circulation de courant.
De telles structures de défauts peuvent être formées au voisinage des bords latéraux de la zone d'implantation, ou au voisinage de la surface du substrat, souvent à l'emplacement auquel la surface du substrat qui se recristallise est adjacente à une autre structure sur la surface du substrat, et elles peuvent conduire à des problèmes de fuite de jonction.
Des modes de réalisation de la présente invention comprennent des procédés pour inhiber des défauts qui sont formés au moment de la recristallisation de substrats semiconducteurs en silicium qui sont rendus amorphes, par exemple par implantation ionique. Certains modes de réalisation préférés de l'invention comprennent un procédé pour définir la forme d'une interface de recristallisation, de façon qu'une recroissance
SPE (recroissance épitaxiale en phase solide) ait lieu principalement le long d'un jeu de directions préférées. Des modes spécifiques parmi ces modes de réalisation procurent une couche de surface sur le substrat, à travers laquelle une implantation ionique aura lieu. L'épaisseur de la couche de surface est sélectionnée de préférence de façon à limiter la profondeur à laquelle des ions sont implantés dans le substrat. Selon une variante, I'épaisseur, la topographie de surface ou d'autres caractéristiques de la couche de surface sont choisies de façon que la frontière entre le substrat cristallin et la région implantée amorphe ait une forme préférée. Une sélection appropriée de la forme du profil d'implantation peut limiter la recroissance SPE à des directions préférées spécifiques, réduisant ainsi la possibilité que la recristallisation forme des structures de défauts de la sorte susceptible de dégrader les performances.
SPE (recroissance épitaxiale en phase solide) ait lieu principalement le long d'un jeu de directions préférées. Des modes spécifiques parmi ces modes de réalisation procurent une couche de surface sur le substrat, à travers laquelle une implantation ionique aura lieu. L'épaisseur de la couche de surface est sélectionnée de préférence de façon à limiter la profondeur à laquelle des ions sont implantés dans le substrat. Selon une variante, I'épaisseur, la topographie de surface ou d'autres caractéristiques de la couche de surface sont choisies de façon que la frontière entre le substrat cristallin et la région implantée amorphe ait une forme préférée. Une sélection appropriée de la forme du profil d'implantation peut limiter la recroissance SPE à des directions préférées spécifiques, réduisant ainsi la possibilité que la recristallisation forme des structures de défauts de la sorte susceptible de dégrader les performances.
Dans un mode de réalisation particulièrement préféré, on peut déterminer une épaisseur de couche de surface appropriée en choisissant un angle maximal e entre des fronts de recroissance épitaxiale en phase solide pour inhiber des défauts, en déterminant une valeur projetée de distance d'implantation ionique, Rp, dans le substrat, en déterminant un écart-type projeté ARp le long d'une première direction d'axe, en déterminant un écart-type projeté SY le long d'une seconde direction d'axe, et en établissant une épaisseur de couche de surface t supérieure ou égale à la valeur donnée par
t = Rp + cos0[[(AYsin0)2 + (ARpcos0)2j005]
Après avoir placé la couche de surface sur le substrat, on effectue une implantation. Ensuite, une opération de recuit active le dopant implanté et recristallise toute région amorphe.
t = Rp + cos0[[(AYsin0)2 + (ARpcos0)2j005]
Après avoir placé la couche de surface sur le substrat, on effectue une implantation. Ensuite, une opération de recuit active le dopant implanté et recristallise toute région amorphe.
Dans d'autres modes de réalisation, on forme un contact de ligne de bit pour un dispositif de mémoire en fournissant un substrat ayant une région de source/drain. On forme une dépression dans le substrat et on effectue une implantation à travers la dépression, dans la région de source/drain du substrat, pour renforcer la conductivité du contact de ligne de bit. On recuit la région implanté et on forme une ligne de bit en contact avec la région de source/drain dans la dépression sur la surface du substrat.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés, qui ne sont pas à l'échelle, et dans lesquels
Les figures 1-5 montrent des coupes d'un dispositif DRAM classique de l'art antérieur à divers stades de fabrication.
Les figures 1-5 montrent des coupes d'un dispositif DRAM classique de l'art antérieur à divers stades de fabrication.
La figure 6 montre une coupe d'une zone d'implantation ionique pour un contact de ligne de bit.
La figure 7 montre une coupe de défauts de bord de contact qui sont formés pendant la recristallisation et le recuit de la zone d'implantation de la figure 6.
La figure 8 montre une coupe d'un profil d'implantation dans un substrat ayant une surface de forme générale plane.
La figure 9 montre une coupe d'un substrat avec une couche de surface à travers laquelle une implantation est effectuée.
La figure 10 montre diverses dimensions liées à l'implantation à travers une couche de surface et dans un substrat.
La figure 11 montre une coupe d'un substrat avec une partie de surface courbe, conforme à des modes de réalisation de la présente invention.
La figure 12 montre une coupe d'un substrat avec une surface courbe et une couche de surface courbe correspondant à des modes de réalisation de la présente invention.
La figure 13 montre une coupe d'un substrat avec une surface de forme générale plane et une couche de surface courbe, correspondant à des modes de réalisation de la présente invention.
La figure 14 montre une coupe d'un dispositif DRAM à un stade de traitement intermédiaire, conforme à des modes de réalisation de la présente invention.
La figure 15 montre une coupe d'un dispositif DRAM comprenant un contact de ligne de bit formé conformément à des modes de réalisation de la présente invention.
La figure 16 montre une coupe d'un dispositif DRAM à un stade de traitement intermédiaire, ayant une surface courbe à travers laquelle une implantation doit être effectuée, conformément à des modes de réalisation de la présente invention.
Comme représenté sur la figure 5, une région de contact de ligne de bit 30 caractéristique peut être soumise à trois étapes d'implantation ionique, et à une à trois étapes de recuit, dans un processus de fabrication caractéristique. Au moins une étape de recuit est habitueliement nécessaire pour activer électriquement les dopants et pour réparer au moins une partie de l'endommagement du réseau cristallin qui est occasionné par les étapes d'implantation ionique. Des doses d'implantation caractéristiques pour des dispositifs à jonction peu profonde et à densité élevée peuvent rendre amorphe une partie ou la totalité de la région de contact. Une opération de recuit est accomplie dans de tels cas pour recristalliser la zone amorphe. On considère que la recristallisation se produit par une recroissance épitaxiale en phase solide (SPE) dans laquelle a lieu une transformation de phase qui transforme la zone amorphe en une structure cristalline, par transport et réorganisation atomiques à la frontière entre les régions amorphe et cristalline. La recristallisation peut progresser dans des directions qui sont de façon générale perpendiculaire à la frontière de la région amorphe. Par conséquent, I'orientation de chaque région recristallisée incrémentielle dépend de l'orientation de la région cristalline à partir de laquelle la recristallisation progresse. II en résulte que l'orientation du substrat cristallin à l'interface entre la partie cristalline du substrat et la partie amorphe détermine les directions cristallines le long desquelles la recristallisation progresse.
La recristallisation de régions de silicium amorphe peut occasionner la formation d'une variété de défauts. Des défauts de plage projetée (ou PRD) et des défauts de fin de plage (ou ERD) sont des défauts secondaires (de façon caractéristique des boucles de dislocation) qui sont formés à l'intérieur de la région implantée du substrat, pendant la recristallisation SPE de silicium amorphe. On trouve des défauts PRD au voisinage de la région de concentration maximale d'ions implantés, et on trouve des défauts ERD au voisinage de l'interface entre les régions amorphe et cristalline après l'implantation. On considère que ces défauts résultent d'une recroissance SPE verticale du silicium amorphe. La posi tion et la densité des défauts PRD et ERD sont liées à l'énergie et à la dose des ions utilisés pour l'implantation. Le défaut de bord de masque (ou MED) est un autre type de défaut lié à la recristallisation d'un silicium rendu amorphe par implantation ionique. Les défauts MED se trouvent de façon caractéristique au voisinage des coins de la zone recristallisée, sous ou près de bords de masque. La formation de défauts MED pendant la recristallisation de la zone amorphe est fonction de la direction de recroissance cristallographique. Des vitesses de recroissance SPE sont différentes le long de différentes directions cristallographiques, et on considère que des défauts MED résultent de la rencontre de fronts de recristallisation de recroissance SPE verticale et latérale.
Les figures 6 et 7 illustrent la formation de défauts de bord de masque dans une région de contact de ligne de bit implantée et recuite, dans laquelle une implantation ionique est accomplie sur un substrat 110 ayant une zone d'implantation qui est définie par exemple par l'utilisation de techniques photolithographiques (comme représenté) ou d'écriture directe par faisceau. L'implantation est accomplie de façon caractéristique dans une direction normale à la surface du substrat 110, dans une direction 112, et elle forme une zone d'implantation 114, qui est amorphe.
Comme représenté sur la figure 6, la forme de la zone d'implantation correspond approximativement à une distribution gaussienne, avec une concentration d'implantation maximale située dans la partie la plus large de la zone 114. Après l'implantation, une étape de recuit est accomplie pour recristalliser la zone amorphe 114. Pendant le recuit, une recristallisation a lieu par recroissance épitaxiale en phase solide (SPE) le long de la frontière entre la partie cristalline du substrat et la région amorphe du substrat. La recristallisation se produit par couches, et la direction de recristallisation de chaque couche est déterminée par l'orientation de la région cristalline sur laquelle la recristallisation a lieu. Par conséquent, les directions de croissance cristalline dépendent de l'orientation de la région cristalline à l'interface.
Comme on le voit sur la figure 7, la recristallisation peut se produire dans de multiples directions, à savoir verticalement dans la direction [001] et latéralement dans la direction [110]. La recristallisation commence généralement à l'interface entre la zone amorphe et des ré gions cristallines dans le substrat, et elle se produit à différentes vitesses dans différentes directions. Lorsque les fronts cristallins qui croissent dans différentes directions se rencontrent, des défauts peuvent être produits et fixés aux intersections entre les fronts de croissance cristalline, comme illustré par des flèches 113 et 115 sur la figure 7. Au fur et à mesure que la croissance cristalline se développe à travers la zone amorphe, les défauts s'accumulent et sont fixés le long des plans auxquels les fronts de croissance cristalline se rencontrent au cours de la recristallisation, ce qui fait apparaître dans le substrat des structures de défauts 116 étendues, qui s'étendent de façon caractéristique au voisinage du bord des structures de surface 111.
En définissant la profondeur et la forme de la zone amorphe à l'intérieur du substrat, on peut réduire la formation de défauts tels que les défauts 116 qui sont représentés sur la figure 7. Une conception appropriée du processus d'implantation et de recristallisation procure un processus qui favorise des directions de croissance particulières dans le processus de recristallisation. Dans certains modes de réalisation, il est souhaitable que les directions de recroissance soient dominées par les directions comprenant les directions [100], [111], [211], [311] et [511], et/ou soient limitées à ces directions. Par exemple, L'angle entre la direction [100] et d'autres directions peut être calculé ou mesuré aisément.
L'angle entre les directions [100] et [111] est d'environ 54,7 degrés pour un cristal cubique. On a trouvé que la formation de défauts de bords est inhibée lorsque l'angle entre des directions de recroissance est d'environ 54,7 degrés ou moins pour un substrat orienté dans la direction [100].
Les angles entre la direction [100] et les directions [211], [311] et [511] sont tous inférieurs à 54,7 degrés, L'angle entre les directions [100] et [211] étant d'environ 35,3 degrés, L'angle entre les directions [100] et [311] étant d'environ 25,2 degrés, et l'angle entre les directions [100] et [511] étant d'environ 15,8 degrés. Le présent inventeur a développé une variété de processus qui font en sorte que la recristallisation progresse le long de directions cristallographiques qui forment avec la direction [100] des angles inférieurs ou égaux à environ 54,7 degrés.
Dans certains modes de réalisation, une couche de surface d'un matériau qui pourrait être du silicium polycristallin ou un isolant tel que de l'oxyde de silicium, est placée sur la surface du substrat, de façon que la zone d'implantation se trouve partiellement dans la couche de surface et partiellement dans le substrat. La couche peut de préférence avoir une épaisseur pratiquement uniforme. En commandant l'épaisseur de la couche de surface, on peut commander la forme de la zone de recristallisation dans le substrat. Un aspect de l'invention procure un procédé pour déterminer une épaisseur minimale pour la couche de surface, pour garantir que des fronts de recroissance cristalline se rencontreront sous un angle choisi par l'utilisateur, qui est inférieur à l'angle maximal entre des plans de recroissance qui est approprié pour éviter la formation de structures de défauts étendues. Le procédé est décrit ci-dessous en se référant à la configuration géométrique qui est illustrée sur la figure 8. Le profil d'implantation ionique 120 dans une direction 124 normale à une surface de substrat 122, de forme générale plane, peut être décrit par une distribution gaussienne, comme représenté sur la figure 8. Le profil distribution d'implantation 130 située dans le substrat 132. On peut former la couche de surface à partir d'une grande variété de matériaux, comme par exemple du silicium polycristallin, d'autres conducteurs tels que des métaux réfractaires ou des siliciures, de l'oxyde de silicium et diverses compositions de verre. Lorsque l'invention est appliquée à la région de contact de ligne de bit, il est particulièrement préférable que la couche de surface soit un conducteur, tel que du silicium polycristallin, un métal réfractaire tel que du titane, du tungstène ou du tantale, ou un siliciure d'un métal réfractaire. De cette manière, il n'est pas nécessaire d'enlever la couche de surface avant la formation du reste du contact de ligne de bit. Le présent inventeur a observé que pour certains modes de réalisation, la formation de défauts de bord est minimisée lorsque l'angle d'intersection entre des directions de recroissance est de 54,7 degrés ou moins. Pour déterminer une épaisseur désirée t pour la couche de surface, on suppose que la distribution spatiale du profil d'implantation est donnée de façon approchée par un contour elliptique. Le triangle rectangle qui est formé par le rayon de l'ellipse à e = 54,7 degrés, la face inférieure de la couche de surface 128 et le bord de la distribution d'implantation 130, peut être utilisé pour déterminer l'épaisseur minimale t pour la couche de surface 128 qui est disposée sur le substrat 132. Comme on le voit sur la figure 10, le rayon d de l'ellipse à 0 = 54,7 degrés est déterminé par l'équation suivante
d = [(AYsin0)2 + (ARpcos0) 2]O 5 (1) dans laquelle tY est l'écart-type projeté dans la direction y, et ARp est l'écart-type projeté dans la direction x. De plus,
t - Rp = dcos0 (2) en désignant par Rp la valeur projetée de profondeur d'implantation, et en résolvant cette équation vis-à-vis de l'épaisseur t, on obtient:
t = dcos0 + Rp (3)
En substituant l'équation ci-dessus donnant le rayon d, on obtient
t = Rp + cos0[[(AYsin0) + (#Rpcos#)2]0,5] (4)
Lorsque 0 = 54,7 degrés
t = Rp + 0,578[[AY)2(0,666) + (ARp)2(0,334)] t5] (5)
Les valeurs de Rp, AY et ARp dépendent de l'énergie qui est utilisée pour l'implantation. Le Tableau 1 donne des résultats publiés pour certains éléments. On a calculé l'épaisseur minimale t de la couche de surface pour un certain nombre d'espèces ioniques, avec diverses énergies d'implantation ionique, et elle a les valeurs qui sont indiquées dans le Tableau 1.
d = [(AYsin0)2 + (ARpcos0) 2]O 5 (1) dans laquelle tY est l'écart-type projeté dans la direction y, et ARp est l'écart-type projeté dans la direction x. De plus,
t - Rp = dcos0 (2) en désignant par Rp la valeur projetée de profondeur d'implantation, et en résolvant cette équation vis-à-vis de l'épaisseur t, on obtient:
t = dcos0 + Rp (3)
En substituant l'équation ci-dessus donnant le rayon d, on obtient
t = Rp + cos0[[(AYsin0) + (#Rpcos#)2]0,5] (4)
Lorsque 0 = 54,7 degrés
t = Rp + 0,578[[AY)2(0,666) + (ARp)2(0,334)] t5] (5)
Les valeurs de Rp, AY et ARp dépendent de l'énergie qui est utilisée pour l'implantation. Le Tableau 1 donne des résultats publiés pour certains éléments. On a calculé l'épaisseur minimale t de la couche de surface pour un certain nombre d'espèces ioniques, avec diverses énergies d'implantation ionique, et elle a les valeurs qui sont indiquées dans le Tableau 1.
Energie (keV) 20 40 60 80
Rp (nm) 15,0 26,2 36,8 47,3
As ARp 5,6 9,6 13,3 16,9
ho 4,1 6,9 9,6 12,1
t 17,7 30,8 43,1 55,3
Rp 65,8 127,7 184,7 238,0
B #Rp 27,0 42,3 52,6 60,5
#Y 29,0 48,3 63,8 76,1
t 82,2 154,5 219,5 279,2
Rp 25,3 48,8 72,9 97,4
P #Rp 11,4 20,1 28,8 36,7
tu 9,4 17,5 24,9 32,3
t 31,1 59,4 88,1 117,0
Rp 13,0 22,0 29,9 37,5
Sb #Rp 3,9 6,8 9,2 11,5
#Y 3,0 4,9 6,6 8,2
t 14,9 25,2 34,3 43,0
Tableau 1. Valeurs publiées pour Rp, AY et ARp en manomètres et va
leurs calculées pour l'épaisseur t de la couche de surface, en
nanomètres, pour des ions As, B, P et Sb, implantés dans un
substrat en silicium à 20, 40, 60 et 80 keV.
Rp (nm) 15,0 26,2 36,8 47,3
As ARp 5,6 9,6 13,3 16,9
ho 4,1 6,9 9,6 12,1
t 17,7 30,8 43,1 55,3
Rp 65,8 127,7 184,7 238,0
B #Rp 27,0 42,3 52,6 60,5
#Y 29,0 48,3 63,8 76,1
t 82,2 154,5 219,5 279,2
Rp 25,3 48,8 72,9 97,4
P #Rp 11,4 20,1 28,8 36,7
tu 9,4 17,5 24,9 32,3
t 31,1 59,4 88,1 117,0
Rp 13,0 22,0 29,9 37,5
Sb #Rp 3,9 6,8 9,2 11,5
#Y 3,0 4,9 6,6 8,2
t 14,9 25,2 34,3 43,0
Tableau 1. Valeurs publiées pour Rp, AY et ARp en manomètres et va
leurs calculées pour l'épaisseur t de la couche de surface, en
nanomètres, pour des ions As, B, P et Sb, implantés dans un
substrat en silicium à 20, 40, 60 et 80 keV.
On notera que bien que l'épaisseur t qui est indiquée dans le
Tableau 1 soit une valeur minimale pour éviter la formation de structures de défauts étendues, t sera également souvent une épaisseur optimale.
Tableau 1 soit une valeur minimale pour éviter la formation de structures de défauts étendues, t sera également souvent une épaisseur optimale.
Du fait de variations de traitement normales, il y aura souvent une variation de l'épaisseur de la couche de surface. Dans la plupart des cas,
I'épaisseur de couche de surface t aura une variation d'environ 10% ou moins. Pour une énergie d'implantation donnée, lorsque l'épaisseur de la couche de surface t devient plus élevée, la dose d'implantation totale dans le substrat devient plus faible et elle a moins d'effet sur la conductivité de la région de contact. Par conséquent il est souhaitable de façon caractéristique de maintenir l'épaisseur de la couche de surface à une valeur faible si c'est possible, bien que ceci soit un facteur moins sensible dans les performances globales d'un dispositif.
I'épaisseur de couche de surface t aura une variation d'environ 10% ou moins. Pour une énergie d'implantation donnée, lorsque l'épaisseur de la couche de surface t devient plus élevée, la dose d'implantation totale dans le substrat devient plus faible et elle a moins d'effet sur la conductivité de la région de contact. Par conséquent il est souhaitable de façon caractéristique de maintenir l'épaisseur de la couche de surface à une valeur faible si c'est possible, bien que ceci soit un facteur moins sensible dans les performances globales d'un dispositif.
Comme on le voit dans le Tableau 1, pour une implantation d'ions As utilisant une énergie de 20 keV, par exemple, I'épaisseur de la couche de surface 128 de la figure 10 doit être au moins d'environ 17,7 nm. Lorsqu'on utilise une couche de surface ayant une épaisseur d'au moins 17,7 nm, la formation de défauts de bord de masque sera réduite du fait que l'angle entre la direction [100] et les directions de recroissance cristalline sera de 54,7 degrés ou moins. La forme de la région amorphe résultante définira les directions de recroissance, de façon à minimiser la formation de défauts comprenant des défauts MED résultant d'interactions entre des recroissances SPE verticale et latérale. D'autres modes de réalisation de la présente invention peuvent donner des valeurs différentes pour 0, en fonction par exemple de l'orientation et/ou de la structure cristalline du substrat.
Des modes de réalisation de la présente invention peuvent utiliser une variété de morphologies de surface du substrat et de couche de surface. Par exemple un substrat peut être formé initialement avec une dépression dans sa surface. D'autre part, on peut appliquer à un substrat ayant une surface de forme générale plane des étapes de traitement destinées à enlever du matériau pour former une dépression. Comme représenté sur la figure 11, par exemple, un substrat 130 peut avoir une dépression 136 de façon à donner une zone d'implantation 134 ayant une interface avec une forme similaire à celle de la dépression 136. La zone d'implantation 134 qui est représentée sur la figure 11 conduit à certains avantages, du fait de la configuration géométrique du front de recroissance pendant la recristallisation. On peut modifier l'angle entre la zone d'implantation amorphe 134 et la région cristalline du substrat 130 en commandant la courbure de la dépression 136. En commandant la courbure, on peut minimiser les interactions entre des recroissances SPE verticale et latérale pendant la recristallisation. Certains modes de réalisation de l'invention ont une dépression qui s'étend au-dessous de la surface plane d'origine du substrat, la dépression étant définie par des régions de paroi latérale 137, inclinées vers l'intérieur, et par une région centrale plus plane ou aplanie, 139, comme représenté sur la figure 11.
La dépression 136 dans le substrat 130 peut être formée par exemple en accomplissant une étape d'attaque isotrope après qu'une ouverture de contact de ligne de bit a été formée dans la région de source/ drain existante du transistor à effet de champ de transfert. Dans certains modes de réalisation préférés, la dépression peut avoir une forme concave sur au moins une partie de sa longueur, et elle peut être entièrement courbée sur sa longueur, ou bien elle peut être courbée à chaque extrémité avec une région de forme générale plane au milieu. En fonction de l'agent ou des agents d'attaque qui sont utilisés, la surface de forme pratiquement concave peut avoir un aspect plus aplani ou plus courbé.
La dépression qui est formée peut surcreuser les parois latérales de la couche isolante qui s'étend au-dessus du contact de ligne de bit. Dans certains modes de réalisation, un objectif est d'éviter des angles vifs entre des surfaces. Après l'achèvement de l'étape d'attaque, on effectue une implantation pour former une zone d'implantation 134 résultante. La zone d'implantation 134 aura une interface avec le reste du substrat ayant une configuration géométrique similaire à celle de la surface courbe 136, ce qui donnera des interactions de fixation de défauts minimales entre des régions latérales et verticales de recroissance épitaxiale en phase solide. II en résulte que la formation de défauts sera réduite.
Pour définir davantage la forme et/ou la profondeur d'une zone d'implantation, on peut placer une couche de surface 146 au-dessus d'une surface de forme pratiquement concave, 142, d'un substrat 140, avant l'implantation, comme représenté sur la figure 12. Selon une va riante, un dispositif similaire à celui qui est représenté sur la figure 12 peut avoir une surface de substrat 152 de forme générale plane, sur laquelle est placée une couche de surface 156 de forme générale concave, comme représenté sur la figure 13. Une telle couche de surface courbe 156 peut être formée par exemple en déposant sur le substrat une couche de surface de forme générale plane, et en attaquant ensuite une partie de la couche de surface, à l'aide d'un agent d'attaque isotrope.
Une implantation ultérieure donnera une zone d'implantation 154 dans le substrat 150, avec l'interface entre la zone d'implantation amorphe 154 et le substrat cristallin 150 courbée d'une manière similaire à la courbure de la couche de surface 156.
La figure 14 montre un exemple d'un dispositif DRAM qui est fabriqué conformément à des modes de réalisation de la présente invention. Les cellules de DRAM qui sont illustrées sont formées sur un substrat 50 de type P et elles comprennent des régions d'oxyde de champ 52 pour l'isolation par rapport à des cellules de mémoire adjacentes. Des électrodes de grille 56, en silicium polycristallin, sont formées sur une couche d'oxyde de grille 14. Des régions de source/drain faiblement dopées, 68, 70 et 72, sont formées de part et d'autre des électrodes de grille en silicium polycristallin 56, pour définir les régions de canal des transistors à effet de champ de transfert. La région de source/drain 70 qui est commune aux transistors à effet de champ de transfert remplira la fonction du contact de ligne de bit pour les deux transistors à effet de champ de transfert qui sont illustrés. Des régions de source/drain dopées, 68, 70 et 72, peuvent être formées dans un processus en deux étapes, comprenant premièrement une implantation de dopant avec un niveau relativement faible, effectuée de façon auto-alignée par rapport aux électrodes de grille en silicium polycristallin 56. Des régions d'oxyde 64 constituant des structures d'espacement de paroi latérale, sont ensuite formées dans des positions adjacentes aux électrodes de grille, en déposant sur le dispositif une couche d'oxyde formée par CVD, et ensuite en effectuant une attaque anisotrope de la couche d'oxyde pour mettre à nu le substrat au-dessus des régions de source/drain 68, 70 et 72. Une seconde implantation ionique, plus forte, est ensuite effectuée dans les régions de source/drain 68, 70 et 72, de façon auto-alignée par rapport aux régions d'oxyde de structures d'espacement 64. Des lignes d'interconnexion 60 qui connectent différentes électrodes de grille sont formées sur des régions d'oxyde de champ 52 simultanément à la formation des électrodes de grille 56. De façon similaire, des structures d'espacement de paroi latérale 66, en oxyde, sont formées le long de lignes d'interconnexion 60, simultanément à la formation des structures d'espacement de paroi latérale 64, en oxyde.
Après la formation des transistors à effet de champ de transfert, on forme des condensateurs de stockage et des contacts de ligne de bit. Conformément à des modes de réalisation de la présente invention, on peut ouvrir un contact de ligne de bit à travers le dispositif pour mettre à nu la région de source/drain 70 à travers une ouverture 80, en utilisant une technique telle que la photolithographie et l'attaque anisotrope, jusqu'à la surface de source/drain. On dépose ensuite une couche de surface 82 sur la surface de la région de source/drain 70, et on effectue une étape d'implantation à travers cette couche de façon à améliorer encore la conductivité du contact de ligne de bit. L'épaisseur de la couche de surface sera liée à la mesure dans laquelle on désire limiter les directions de recroissance, et elle peut être déterminée en utilisant les équations 1-5 ci-dessus. On accomplit ensuite une ou plusieurs étapes de recuit pour activer les ions implantés et pour recristalliser la zone amorphe.
On enlève de préférence la couche de surface 82 avant la formation du contact de ligne de bit 84 dans l'ouverture 80, lorsqu'on utilise un isolant pour la couche de surface 82. Dans d'autres modes de réalisation dans lesquels on utilise un matériau conducteur pour former la couche 82, il peut être préférable de laisser le matériau en place, de façon à réduire le nombre d'étapes de traitement. Le contact de ligne de bit 84 (voir la figure 15) peut être constitué par une ou plusieurs couches de métal déposé par pulvérisation cathodique ou par CVD à l'intérieur de l'ouverture 80 et sur une partie du dispositif.
Dans un autre mode de réalisation, on peut former une structure de DRAM similaire à celle qui est représentée sur la figure 14, ayant une surface 86 qui a une morphologie courbe, à travers laquelle une implantation a lieu, afin de définir la forme de la zone d'implantation. On peut former une telle structure en effectuant tout d'abord un masquage et en utilisant un agent d'attaque anisotrope pour attaquer une partie de l'ouverture 80. Après l'étape d'attaque anisotrope, le fond de l'ouverture 80 aura une surface relativement plane. On effectue ensuite une autre étape d'attaque en utilisant un agent d'attaque isotrope, tel qu'un plasma produit à partir de SF6, pour former la surface courbe 86, comme illustré sur la figure 16. En effectuant l'implantation à travers la surface courbe 86, la zone d'implantation a, comme on le désire, une frontière courbée de façon similaire, ce qui fait qu'au moment du recuit la recristallisation aura lieu le long de directions qui minimisent la formation de défauts de bord.
La structure de DRAM de la figure 14 pourrait également avoir une couche de surface à travers laquelle une implantation est effectuée, de façon similaire à la couche de surface 136 qui est représentée sur la figure 12. On pourrait par exemple obtenir une telle couche de surface courbe en attaquant la surface, comme décrit ci-dessus en relation avec la figure 16, et en déposant ensuite la couche de surface sur la surface courbe. On peut déterminer l'épaisseur minimale désirée d'une telle couche de surface en utilisant les équations 1-5 ci-dessus. De façon similaire, le substrat de DRAM pourrait également avoir une surface de substrat de forme générale plane avec une couche de surface courbe similaire à la couche de surface 156 qui est représentée sur la figure 13. Des modes de réalisation exigeant de nombreuses étapes de traitement, comprenant par exemple de multiples étapes d'attaque pour la surface du substrat et la couche de surface, ne sont généralement pas préférés, du fait de la complexité et du temps supplémentaire qui interviennent pour accomplir les étapes.
Bien que les procédés visant à empêcher la formation de défauts aient été décrits ici en relation avec des structures telles que la mémoire DRAM sur les figures 14-16, les procédés qui sont décrits ici peuvent être utilisés avec d'autres structures et d'autres étapes de traitement. Par exemple, on peut appliquer des modes de réalisation de la présente invention à la fois à l'implantation avec masque et à l'implantation sans masque (écriture directe par faisceau d'ions), du fait que la zone d'implantation qui résulte d'une implantation sans masque peut avoir la même morphologie qu'une zone d'implantation résultant d'une implantation classique utilisant un masque. De plus, bien que l'on ait décrit la présente invention en se référant à certains modes de réalisation préférés, il faut noter que l'invention n'est pas limitée aux modes de réalisation particuliers qui sont décrits ici. Le cadre de la présente invention doit au contraire être déterminé d'après les revendications annexées.
Claims (12)
1. Procédé pour implanter des ions dans un substrat (132) de manière à minimiser la formation de défauts au moment d'un recuit ultérieur, caractérisé en ce qu'il comprend les étapes suivantes : on détermine une épaisseur uniforme désirée (t) d'une couche de surface à travers laquelle une implantation peut être effectuée, de façon à minimiser la formation de défauts; on forme une couche de surface (28) ayant l'épaisseur de couche de surface désirée; et on implante des ions dans le substrat (132) à travers la couche de surface.
2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les étapes suivantes : on forme dans le substrat (140) une région de surface (142) de forme concave; on donne à la couche de surface (146) une partie de surface de forme concave; et on implante des ions dans le substrat (140) à travers la partie de surface de forme concave et la région de surface de forme concave.
3. Procédé selon la revendication 1, caractérisé en ce que le substrat (140) contient du silicium et la surface du substrat à travers laquelle l'implantation a lieu est un plan cristallographique (100).
4. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'utilisation d'un matériau conducteur pour la couche de surface (146).
5. Procédé pour empêcher la formation de défauts dans un substrat (132) soumis à une implantation ionique suivie par un recuit, caractérisé en ce qu'il comprend les étapes suivantes : on forme une première couche de surface (128) sur au moins une partie du substrat (132), la première couche de surface ayant une épaisseur qui est au minimum inférieure d'environ 10% à une valeur t qui est déterminée de la façon suivante : on choisit un angle e désiré entre des directions de recroissance cristalline; on détermine une valeur projetée de distance d'implantation ionique, Rp, dans le substrat; on détermine un écart type projeté ARp dans une première direction d'axe; on détermine un écart-type projeté tY dans une seconde direction d'axe; et on calcule t en résolvant l'équation suivante
t = Rp + cosO[[(AYsin0)2 + (ARpcos0)2]0 5];
on Implante des ions dans le substrat (132) à travers la premiére couche
de surface (128), et on recuit le substrat.
6. Procédé selon la revendication 5. caractérisé en ce que la
première couche de surface (128) a une épaisseur qui est dans une plage d'environ 10% autour de la valeur t.
7. Procédé selon la revendication 5, caractérisé en ce que la première couche de surface (128) a une épaisseur approximativement égale à la valeur t.
8. Procédé selon la revendication 5, caractérisé en ce qu'il comprend en outre les étapes suivantes : on forme dans le substrat (140) une région de surface (142) de forme concave; on donne à la couche de surface (146) une partie de surface de forme concave; et on implante des ions dans le substrat (140) à travers la partie de surface de forme concave et la région de surface de forme concave.
9. Procédé selon la revendication 5, caractérisé en ce qu'il comprend en outre l'utilisation d'un matériau conducteur pour la couche de surface (146).
10. Procédé selon la revendication 5, caractérisé en ce qu'il comprend en outre les étapes suivantes : on forme une première dépression dans le substrat (140); et on implante des ions dans le substrat, à travers la première dépression.
11. Procédé selon la revendication 10, caractérisé en ce qu'il comprend en outre les étapes suivantes : on forme une seconde dépression dans la couche de surface (146); et on implante des ions à travers la seconde dépression et dans le substrat (140).
12. Procédé selon la revendication 10, caractérisé en ce que la première dépression comprend une partie plane.
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW86103096 | 1997-03-13 | ||
| GB9706080A GB2323703B (en) | 1997-03-13 | 1997-03-24 | Method to inhibit the formation of ion implantation induced edge defects |
| SG1997000956A SG67382A1 (en) | 1997-03-25 | 1997-03-25 | Method to inhibit the formation of ion implantation induced edge defects |
| DE19716368A DE19716368A1 (de) | 1997-03-13 | 1997-04-18 | Verfahren zum Verhindern der Ausbildung von durch Ionenimplantierung hervorgerufener Randdefekte |
| NL1005932A NL1005932C2 (nl) | 1997-03-13 | 1997-04-29 | Werkwijze voor het verhinderen van de vorming van ionenimplantatiegeïnduceerde randdefecten. |
| CN97110966A CN1072390C (zh) | 1997-03-13 | 1997-04-29 | 在半导体基底上进行离子注入的方法 |
| US08/857,733 US5989986A (en) | 1997-03-13 | 1997-05-16 | Method to inhibit the formation of ion implantation induced edge defects |
| JP15851097A JPH1116847A (ja) | 1997-06-16 | 1997-06-16 | イオン打ち込みに起因する端部欠陥形成の抑制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2760895A1 true FR2760895A1 (fr) | 1998-09-18 |
| FR2760895B1 FR2760895B1 (fr) | 1999-05-21 |
Family
ID=27570426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9705289A Expired - Fee Related FR2760895B1 (fr) | 1997-03-13 | 1997-04-29 | Procede d'implantation d'ions dans un substrat de facon a minimiser la formation de defauts |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5989986A (fr) |
| CN (1) | CN1072390C (fr) |
| DE (1) | DE19716368A1 (fr) |
| FR (1) | FR2760895B1 (fr) |
| GB (2) | GB2323706B (fr) |
| NL (1) | NL1005932C2 (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403454B1 (en) * | 1999-10-29 | 2002-06-11 | Agere Systems Guardian Corp. | Silicon semiconductor devices with δ-doped layers |
| US7429775B1 (en) | 2005-03-31 | 2008-09-30 | Xilinx, Inc. | Method of fabricating strain-silicon CMOS |
| US7423283B1 (en) | 2005-06-07 | 2008-09-09 | Xilinx, Inc. | Strain-silicon CMOS using etch-stop layer and method of manufacture |
| US7655991B1 (en) * | 2005-09-08 | 2010-02-02 | Xilinx, Inc. | CMOS device with stressed sidewall spacers |
| US7936006B1 (en) | 2005-10-06 | 2011-05-03 | Xilinx, Inc. | Semiconductor device with backfilled isolation |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245675A (ja) * | 1986-04-18 | 1987-10-26 | Citizen Watch Co Ltd | Ｌｄｄ型ｍｏｓトランジスタとその製造方法 |
| EP0671760A2 (fr) * | 1994-03-07 | 1995-09-13 | Oki Electric Industry Co., Ltd. | Procédé pour la fabrication d'un dispositif à semi-conducteur utilisant une implantation à haute dose |
| US5482876A (en) * | 1995-05-25 | 1996-01-09 | United Microelectronics Corporation | Field effect transistor without spacer mask edge defects |
| US5576230A (en) * | 1994-09-02 | 1996-11-19 | Texas Instruments Incorporated | Method of fabrication of a semiconductor device having a tapered implanted region |
| EP0762490A2 (fr) * | 1995-08-25 | 1997-03-12 | Oki Electric Industry Co., Ltd. | Méthode de fabrication d'un MOSFET à LDD |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1332932A (en) * | 1970-01-15 | 1973-10-10 | Mullard Ltd | Methods of manufacturing a semiconductor device |
| GB1485269A (en) * | 1974-06-26 | 1977-09-08 | Labaz | Pharmaceutical compositions containing acetic acid derivatives |
| JPS6041458B2 (ja) * | 1975-04-21 | 1985-09-17 | ソニー株式会社 | 半導体装置の製造方法 |
| US4044452A (en) * | 1976-10-06 | 1977-08-30 | International Business Machines Corporation | Process for making field effect and bipolar transistors on the same semiconductor chip |
| GB2115609B (en) * | 1982-02-25 | 1986-04-30 | Raytheon Co | Semiconductor structure manufacturing method |
| JPS5935425A (ja) * | 1982-08-23 | 1984-02-27 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60223165A (ja) * | 1984-04-19 | 1985-11-07 | Toshiba Corp | 半導体装置の製造方法 |
| NL8502765A (nl) * | 1985-10-10 | 1987-05-04 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| US4748103A (en) * | 1986-03-21 | 1988-05-31 | Advanced Power Technology | Mask-surrogate semiconductor process employing dopant protective region |
| US4968634A (en) * | 1988-05-20 | 1990-11-06 | Siemens Aktiengesellschaft | Fabrication process for photodiodes responsive to blue light |
| US5217924A (en) * | 1989-05-12 | 1993-06-08 | Texas Instruments Incorporated | Method for forming shallow junctions with a low resistivity silicide layer |
| JPH03190221A (ja) * | 1989-12-20 | 1991-08-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04155830A (ja) * | 1990-10-18 | 1992-05-28 | Sharp Corp | 半導体装置の製造方法 |
| DE4306565C2 (de) * | 1993-03-03 | 1995-09-28 | Telefunken Microelectron | Verfahren zur Herstellung eines blauempfindlichen Photodetektors |
| US5523244A (en) * | 1994-12-19 | 1996-06-04 | Hughes Aircraft Company | Transistor fabrication method using dielectric protection layers to eliminate emitter defects |
| US5498556A (en) * | 1995-01-10 | 1996-03-12 | United Microelectronics Corp. | Metal-oxide-semiconductor field-effect transistor and its method of fabrication |
| GB9512089D0 (en) * | 1995-06-14 | 1995-08-09 | Evans Jonathan L | Semiconductor device fabrication |
| US5552331A (en) * | 1995-07-11 | 1996-09-03 | Advanced Micro Devices, Inc. | Process for self-aligned source for high density memory |
-
1997
- 1997-03-24 GB GB9716401A patent/GB2323706B/en not_active Expired - Fee Related
- 1997-03-24 GB GB9706080A patent/GB2323703B/en not_active Expired - Fee Related
- 1997-04-18 DE DE19716368A patent/DE19716368A1/de not_active Withdrawn
- 1997-04-29 CN CN97110966A patent/CN1072390C/zh not_active Expired - Fee Related
- 1997-04-29 NL NL1005932A patent/NL1005932C2/nl not_active IP Right Cessation
- 1997-04-29 FR FR9705289A patent/FR2760895B1/fr not_active Expired - Fee Related
- 1997-05-16 US US08/857,733 patent/US5989986A/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245675A (ja) * | 1986-04-18 | 1987-10-26 | Citizen Watch Co Ltd | Ｌｄｄ型ｍｏｓトランジスタとその製造方法 |
| EP0671760A2 (fr) * | 1994-03-07 | 1995-09-13 | Oki Electric Industry Co., Ltd. | Procédé pour la fabrication d'un dispositif à semi-conducteur utilisant une implantation à haute dose |
| US5576230A (en) * | 1994-09-02 | 1996-11-19 | Texas Instruments Incorporated | Method of fabrication of a semiconductor device having a tapered implanted region |
| US5482876A (en) * | 1995-05-25 | 1996-01-09 | United Microelectronics Corporation | Field effect transistor without spacer mask edge defects |
| EP0762490A2 (fr) * | 1995-08-25 | 1997-03-12 | Oki Electric Industry Co., Ltd. | Méthode de fabrication d'un MOSFET à LDD |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 012, no. 115 (E - 599) 12 April 1988 (1988-04-12) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1197999A (zh) | 1998-11-04 |
| US5989986A (en) | 1999-11-23 |
| FR2760895B1 (fr) | 1999-05-21 |
| GB2323706A (en) | 1998-09-30 |
| DE19716368A1 (de) | 1998-10-22 |
| GB2323706B (en) | 2002-02-13 |
| GB9716401D0 (en) | 1997-10-08 |
| GB2323703A (en) | 1998-09-30 |
| NL1005932C2 (nl) | 1998-11-02 |
| CN1072390C (zh) | 2001-10-03 |
| GB2323703B (en) | 2002-02-13 |
| GB9706080D0 (en) | 1997-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2763174A1 (fr) | Procede de fabrication d'une memoire vive dynamique | |
| EP0203836B1 (fr) | Procédé de fabrication de transistors à effet de champ, et transistors bipolaires latéraux sur un même substrat | |
| US9608106B2 (en) | Semiconductor device and method for forming the same | |
| JP2006024946A (ja) | 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法 | |
| TWI517222B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| US6150266A (en) | Local interconnect formed using silicon spacer | |
| FR2784229A1 (fr) | Procede de formation d'un contact autoaligne dans un dispositif a semiconducteur | |
| US7407871B2 (en) | Method for passivation of plasma etch defects in DRAM devices | |
| FR2760895A1 (fr) | Procede d'implantation d'ions dans un substrat de facon a minimiser la formation de defauts | |
| US6261898B1 (en) | Method for fabricating a salicide gate | |
| US7745809B1 (en) | Ultra high density phase change memory having improved emitter contacts, improved GST cell reliability and highly matched UHD GST cells using column mirco-trench strips | |
| JP2000058790A (ja) | 半導体装置およびその製造方法 | |
| JP4950373B2 (ja) | 半導体製造方法 | |
| KR100745066B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| FR2767965A1 (fr) | Procede de fabrication d'un dispositif a circuit integre ayant differentes epaisseurs d'oxyde de grille | |
| JP2003060086A (ja) | 半導体素子のビットライン形成方法 | |
| FR2752486A1 (fr) | Procede de fabrication d'une structure de condensateur pour un dispositif de memoire a semiconducteurs | |
| KR100732771B1 (ko) | 리세스 게이트를 가지는 반도체 소자의 제조방법 | |
| JP3623682B2 (ja) | 半導体装置の製造方法 | |
| KR100270265B1 (ko) | 이온주입으로유도된에지결함형성의방지방법 | |
| FR2767222A1 (fr) | Procede de fabrication d'un transistor a effet de champ mos a hautes performances | |
| FR2752491A1 (fr) | Structure d'electrode de condensateur de stockage pour un dispositif de memoire | |
| JP2003142608A (ja) | 半導体記憶装置およびその製造方法 | |
| NL1010154C2 (nl) | Werkwijze voor het verhinderen van de vorming van ionenimplantatie-geïnduceerde randdefecten. | |
| US20110068379A1 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20091231 |