DE19716368A1 - Verfahren zum Verhindern der Ausbildung von durch Ionenimplantierung hervorgerufener Randdefekte - Google Patents

Verfahren zum Verhindern der Ausbildung von durch Ionenimplantierung hervorgerufener Randdefekte

Info

Publication number
DE19716368A1
DE19716368A1 DE19716368A DE19716368A DE19716368A1 DE 19716368 A1 DE19716368 A1 DE 19716368A1 DE 19716368 A DE19716368 A DE 19716368A DE 19716368 A DE19716368 A DE 19716368A DE 19716368 A1 DE19716368 A1 DE 19716368A1
Authority
DE
Germany
Prior art keywords
substrate
surface layer
ions
source
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19716368A
Other languages
English (en)
Inventor
Yong-Fen Hsieh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to GB9716401A priority Critical patent/GB2323706B/en
Priority to GB9706080A priority patent/GB2323703B/en
Priority claimed from SG1997000956A external-priority patent/SG67382A1/en
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to DE19716368A priority patent/DE19716368A1/de
Priority to CN97110966A priority patent/CN1072390C/zh
Priority to FR9705289A priority patent/FR2760895B1/fr
Priority to NL1005932A priority patent/NL1005932C2/nl
Priority to US08/857,733 priority patent/US5989986A/en
Priority claimed from JP15851097A external-priority patent/JPH1116847A/ja
Priority to NL1010154A priority patent/NL1010154C2/nl
Publication of DE19716368A1 publication Critical patent/DE19716368A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652Through-implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Verringerung der Wahrscheinlichkeit des Auftretens von Defekten oder Fehlern während der Herstellung von Halbleitergeräten. Insbesondere betrifft die vorliegende Erfindung ein Verfahren zur Begrenzung der Ausbildung von Defekten durch Steuern der Morphologie eines Ionenimplantierungsprofils in einem Halbleitersubstrat.
Die Speicherdichte von Speichern integrierter Schaltungen nimmt ständig zu, so daß immer mehr Datenspeicherkapazität auf einem einzige Chip zur Verfügung gestellt wird. Speicher mit höherer Dichte stellen Speicherkapazität zur Verfügung, die im allgemeinen kompakter und häufiger pro Bit billiger ist als die entsprechende Speicherkapazität, wenn diese auf mehreren Chips zur Verfügung gestellt wird. Es ist allgemein möglich, diese höheren Speicherkapazitäten bei entsprechender oder verbesserter Leistung zur Verfügung zu stellen, verglichen mit früheren Chips mit geringerer Dichte. In der Vergangenheit wurde die Dichte integrierter Schaltungsgeräte teilweise dadurch erhöht, daß die Abmessungen von Strukturen wie beispielsweise Verdrahtungsleitungen und Transistorgates verringert wurden, und daß der Abstand zwischen den Strukturen verringert wurde, welche das integrierte Schaltungsgerät bilden. Die Verringerung der Abmessungen von Schaltungsstrukturen wird allgemein als Verkleinerung der "Designregeln" bezeichnet, die zur Herstellung des integrierten Schaltungsgeräts eingesetzt werden.
Bei dynamischen Speichern mit wahlfreiem Zugriff (DRAMs) wird Information typischerweise dadurch gespeichert, daß selektiv jeder Kondensator eines Kondensatorfelds geladen oder entladen wird, welches auf der Oberfläche eines Halbleitersubstrats vorgesehen ist. Meist wird ein einziges Bit an Binärinformation in jedem Kondensator dadurch gespeichert, daß dem Zustand eines entladenen Kondensators eine logische Null und dem Zustand eines geladenen Kondensators eine logische Eins zugeordnet wird. Die Oberfläche der Elektroden der Speicherkapazitoren bestimmt die Ladungsmenge, die in jedem Kondensator für eine vorgegebene Betriebsspannung gespeichert werden kann, bei einem Elektrodenabstand, der in verläßlicher Weise hergestellt werden kann, und bei der Dielektrizitätskonstanten des Dielektrikums des Kondensators, welches typischerweise zwischen den Elektroden des Ladungsspeicherkondensators verwendet wird. Lese- und Schreiboperationen werden im Speicher dadurch durchgeführt, daß selektiv der Ladungsspeicherkondensator mit einer Bitleitung verbunden wird, um Ladung entweder zum Ladungsspeicherkondensator oder von diesem weg zu befördern. Die selektive Kopplung des Ladungsspeicherkondensators an die Bitleitung wird typischerweise unter Einsatz eines Feldeffekttransistors (FET) durchgeführt. Der Bitleitungskontakt besteht normalerweise aus einer der Source/Drainelektroden des Transfer-FET, und der Ladungsspeicherkondensator wird normalerweise so ausgebildet, daß er in Kontakt mit der anderen Elektrode (Drain bzw. Source) des Transfer-FET steht. Wortleitungssignale werden dem Gate des FET zugeführt, um eine Elektrode des Ladungsspeicherkondensators über den Transfer-FET mit dem Bitleitungskontakt zu verbinden, welcher die Übertragung der Ladung zwischen dem Ladungsspeicherkondensator und der Bitleitung erleichtert.
Fig. 1 zeigt schematisch im Querschnitt zwei Speicherzellen eines DRAM in einem Herstellungszwischenschritt. Die dargestellten DRAM-Zellen sind auf einem Substrat 10 des P-Typs ausgebildet, und weisen dicke Feldoxidbereiche 12 auf, um eine Isolation gegenüber anderen, benachbarten Speicherzellen zu erreichen. Eine Gateoxidschicht 14 wird durch thermische Oxidation auf einem Teil des aktiven Gerätebereiches zwischen den Feldoxidationsbereichen ausgebildet, und Gateelektroden 16 aus Polysilizium werden auf der Gateoxidschicht 14 hergestellt. Die beiden in Fig. 1 dargestellten Gateelektroden 16 sind ein Teil von zwei unabhängigen Transfer-FETs für die beiden dargestellten Speicherzellen. Die Polysilizium-Gateelektroden 16 werden dadurch hergestellt, daß eine Schicht aus undotiertem Polysilizium über dem Substrat abgelagert wird, typischerweise unter Einsatz einer chemischen Dampfablagerung unter niedrigem Druck (LPCVD), wobei dann Verunreinigungen in das Polysilizium implantiert werden, und die Verunreinigungen aktiviert werden, damit die Polysiliziumschicht leitend wird. Die Gateelektroden werden dann unter Verwendung konventioneller Photolithographieverfahren mit einem Muster versehen. Eine Schicht aus Siliziumoxid 18 wird über den Polysilizium- Gateelektroden 16 vorgesehen, um die Gateelektroden bei darauffolgenden Verarbeitungsschritten zu schützen, und diese Schicht dient häufig als Ätzstop für darauffolgende Ätzschritte. Seitenwand-Oxidabstandsteile 20 werden ebenfalls neben den Gateelektroden während des Implantierungsvorgangs für Source/Drain vorgesehen (der nachstehend genauer erläutert wird). Gleichzeitig zur Ausbildung der Gateelektroden 16 werden Verdrahtungsleitungen 22, welche unterschiedliche Gateelektroden verbinden, auf Feldoxidbereichen 12 hergestellt. Da die Verdrahtungsleitungen üblicherweise in demselben Vorgang ausgebildet werden, der zur Herstellung der Gateelektroden 16 eingesetzt wird, weisen die Verdrahtungsleitungen einen ähnlichen Aufbau auf, und bestehen aus Polysiliziumleitungen 22, die durch Oxidschichten 24 abgedeckt sind, wobei Seitenwand-Oxidabstandsstücke 26 entlang den Verdrahtungsleitungen 22 vorgesehen sind.
Dotierte Source/Drainbereiche 28, 30 und 32 werden auf beiden Seiten der Polysilizium-Gateelektroden 16 hergestellt, um die Kanalbereiche der Transfer-FETs auszubilden. Der Source/Drainbereich 30, der von den Transfer-FETs gemeinsam genutzt wird, dient dann als der Bitleitungskontakt für die beiden dargestellten Speicherzellen. Anordnungen mit leicht dotiertem Drain (LDE) werden häufig in Speichertransistoren mit "kleinen Designregeln" jenes Typs verwendet, der hauptsächlich bei modernen Speicher- und Logikgeräten verwendet wird. Source/Drainbereiche 28, 30 und 32 des LDD-Typs werden normalerweise in einem zweistufigen Vorgang ausgebildet, beginnend mit einer Implantierung mit einem Dotiermittel mit relativ niedrigem Pegel, unter Selbstausrichtung auf die Polysilizium-Gateelektroden 16. Abstands-Oxidbereiche 20 werden dann auf beiden Seiten der Gateelektroden 16 dadurch ausgebildet, daß zuerst eine Schicht aus CVD-Oxid über dem Gerät abgelagert wird, und dann eine anisotrope Rückätzung der Oxidschicht erfolgt, um das Substrat über den Source/Drainbereichen 28, 30 und 32 freizulegen. Die Rückätzung der CVD-Oxidschicht erzeugt die Abstands-Oxidbereiche 20 auf beiden Seiten der Polysilizium-Gateelektroden 16 und auf beiden Seiten der Polysilizium-Verdrahtungsleitungen 22. Nachdem die Abstands-Oxidbereiche 20 auf beiden Seiten der Polysilizium- Gateelektroden hergestellt wurden, erfolgt eine zweite, stärkere Implantierung in die Source/Drainbereiche 29, 30 und 32 unter Selbstausrichtung zu den Abstands-Oxidbereichen 20, um die Source/Drainbereiche fertigzustellen.
Nach der Herstellung der Transfer-FETs der DRAM-Zellen geht der Herstellungsvorgang weiter mit der Herstellung der Ladungsspeicherkondensatoren und der Bitleitungskontakte, wobei zuerst eine isolierende Siliziumoxidschicht 34 über der Anordnung von Fig. 1 unter Einsatz der chemischen Dampfablagerung (CVD) abgelagert wird. Die sich ergebende Anordnung ist in Fig. 2 dargestellt. Dann werden unter Einsatz konventioneller Photolithographie Öffnungen 36 durch die Siliziumoxidschicht 34 hindurch ausgebildet, um die Source/Drainbereiche 28, 32 des Substrats freizulegen. Wie aus Fig. 3 hervorgeht, wird als nächstes eine Schicht aus undotiertem Polysilizium 38 durch chemische Dampfablagerung unter niedrigem Druck (LPCVD) über der Oberfläche des Geräts abgelagert, sowie innerhalb der Öffnungen 36, in Kontakt mit den Source/Drainbereichen 28, 32. Die Polysiliziumschicht 38 bildet später einen Teil der unteren Elektrode des Ladungsspeicherkondensators für die DRAM-Speicherzelle. Die Schicht wird durch Ionenimplantierung dotiert, wärmebehandelt, und dann werden die unteren Elektroden 38 photolithographisch ausgebildet. Eine Kondensator-Dielektrizitätsschicht 40, beispielsweise eine Doppelschichtanordnung aus Siliziumnitrid und Siliziumoxid wird über den Oberflächen der unteren Elektroden 38 vorgesehen. Obere Kondensatorelektroden 42 werden dadurch ausgebildet, daß eine Schicht aus Polysilizium abgelagert, dotiert und mit einem Muster versehen wird, wodurch die in Fig. 4 dargestellte Anordnung entsteht.
Die Verarbeitung geht dann weiter mit der Ablagerung einer Schicht aus einem Zwischenschicht-Dielektrikumsmaterial, beispielsweise dotiertes Glas, welches mittels CVD unter Atmosphärendruck aus einem TEOS-Ausgangsgas abgeschieden wird, über der Anordnung von Fig. 4. Ein Bitleitungskontakt 46 wird durch die Dielektrikumsschicht 44 hindurch geöffnet, mittels konventioneller Photolithographie, um den gemeinsamen Source/Drainkontakt 30 freizulegen. Dann wird der Bitleitungskontakt 50 ausgebildet, typischerweise durch Bereitstellung einer zusätzlichen Bitleitungskontakt- Ionenimplantierung und Bereitstellung einer oder mehrerer Schichten aus Metall, die durch Sputtern oder mittels CVD auf der Oberfläche der Schicht 44 abgelagert werden, und innerhalb der Öffnung 46, wie in Fig. 5 gezeigt ist. Dann wird die Bitleitung mit einem Muster versehen und weiter bearbeitet, um das Gerät fertigzustellen.
Eine Verkleinerung der Designregeln, die zur Ausbildung des in Fig. 5 dargestellten Gerätes eingesetzt werden, bringt höhere Anforderungen an viele der in Fig. 4 dargestellten Strukturen mit sich, sowie Anforderungen an die Herstellungsverfahren, die zur Ausbildung dieser Strukturen verwendet werden. Die Herstellung von Source/Drainbereichen wird kritischer, infolge der vergleichsweise flacheren und engeren Source/Drainbereiche, die bei Speicherzellen mit verringerten Abmessungen vorgesehen sind. Es ist in stärkerem Ausmaß erforderlich, Implantierungsenergien und das Ausmaß der Diffusion von Source/Drainbereichen zu steuern, um kleine Geräteabmessungen zu erzielen. Darüber hinaus ist es erforderlich, hochleitfähige Source/Drainbereiche beizubehalten, um das hohe Leistungsvermögen dieser Strukturen aufrechterhalten zu können. Ein Aspekt der Aufrechterhaltung eines hohen Leitfähigkeitniveaus besteht in der Verhinderung der Ausbildung von Defektstrukturen in den Source/Drainbereichen.
Verschiedene Arten von Kristallgitterfehlerstrukturen können bei den Vorgängen der Implantierung von Dotierionen in Halbleitersubstrate und der Wärmebehandlung der Substrate zur Aktivierung der implantierten Dotiermittel auftreten. Die Ionenimplantierungsdosen, die zur Herstellung vieler Halbleiterschaltungsbauteile eingesetzt werden, können dazu führen, daß das kristalline Siliziumhalbleitersubstrat amorph wird, in welches die Dotierionen implantiert werden. Das Substrat muß daraufhin einer Wärmebehandlung unterzogen werden, um die Implantierung zu aktivieren, und häufig deswegen, damit die amorphe Zone erneut kristallin wird. Die erneute Kristallisierung implantierter Siliziumsubstrate erfolgt über Neuwachstum von Festphasenepitaxie (SPE). Festphasenepitaxie- Neuwachstum ist ein Vorgang, bei welchem das Substrat auf eine Temperatur unterhalb des Schmelzpunktes des Substratmaterials erwärmt wird. Kristallwachstum tritt durch Festkörpertransportphänomene auf, und dehnt sich über die Grenze zwischen dem kristallinen Abschnitt (implantiert oder nicht implantiert) des Substrats und den amorphen, implantierten Bereich des Substrats hinaus aus. Die erneute Kristallisierung tritt schrittweise auf, wobei die Richtung der erneuten Kristallisierung jedes schrittweise auftretenden, amorphen Bereiches durch die Orientierung des kristallinen Bereiches festgelegt ist, in welchem die erneute Kristallisierung stattfindet. Die Orientierung des kristallinen Substrats an der Grenzfläche des kristallinen Bereiches und des amorphen Bereiches legt daher die Richtungen des SPE- Neuwachstums fest.
Infolge der Form der Grenzfläche des amorphen Bereiches kann das SPE-Neuwachstum entlang unterschiedlicher Kristallebenen fortschreiten. Verschiedene Untersuchungen haben ergeben, daß ein SPE-Neuwachstum, welches entlang unterschiedlicher Kristallebenen verläuft, zur Ausbildung von Defekten in dem Kristall führen kann. Beispielsweise kann die Vereinigung von Wachstumsfronten entsprechend zwei unterschiedlichen Kristallebenen zur Ausbildung vergrößerter Defektstrukturen in neu kristallisierten Siliziumsubstraten führen. Andere Arten bleibender Defekte können bei dem Kristallgitter auftreten, sowohl aufgrund von Implantierungsvorgängen als auch von anderen Vorgängen. Beispielsweise kann das Vorhandensein von Gateschichten und Seitenwand-Abstandsschichten auf dem Substrat Druckspannungen auf das darunterliegende Material ausüben, insbesondere während nachfolgenden Wärmebehandlungsschritten. Das Vorhandensein derartiger Spannungen kann Defekte wie beispielsweise Versetzungen hervorrufen, und zu sich ausbreitenden Versetzungen führen.
Gewisse Arten an Defekten, die als projizierte Bereichsdefekte (PRDs) und als Bereichsendedefekte (ERDs) bekannt sind, können in implantierten und wärmebehandelten Bereichen des Substrats auftreten. PRDs und ERDs stellen Sekundärdefekte (Versetzungen oder Liniendefekte) dar, wobei PRDs nahe am Bereich der maximalen implantierten Ionenkonzentration auftreten, und ERDs in der Nähe der amorph-kristallinen Grenzfläche nach der Implantierung. Man nimmt an, daß diese Defekte von einem vertikalen SPE-Neuwachstum des amorphen Silizium herrühren, also einem Neuwachstum senkrecht zur Siliziumoberfläche, und diese Defekte können Versetzungsschleifen umfassen, die in dem implantierten Bereich vergraben sind. Der Ort und die Dichte von PRDs und ERDs stehen in Beziehung zur Energie und Dosis der implantierten Ionen. Eine andere Art eines Defekts, die in Beziehung auf die Neukristallisierung von Silizium steht, welches über Ioneninplantierung amorph ausgebildet wurde, stellt der Maskenranddefekt (MED) dar. Man nimmt an, daß MEDs Versetzungen sind, die von der Vereinigung von Neukristallisierungsfronten des SPE-Neuwachstums in Vertikalrichtung und Querrichtung herrühren. Während des Wärmebehandlungs- und Neukristallisierungvorgangs neigen die Versetzungen, die durch die sich vereinigenden SPE-Neuwachstumsfronten gebildet werden, dazu, zu agglomerieren, wenn zusätzliche Epitaxieschichten ausgebildet werden, wobei die Defekte zu einer Anordnung anwachsen, die als ähnlich einer Korngrenze beschrieben wurden. Diese vergrößerte Defektanordnung kann den Elektronentransport beeinträchtigen, wenn sie entlang der Primärrichtung des Stromflusses angeordnet ist. Derartige Defektanordnungen können in der Nähe der Querränder der Implantierungszone an der Substratoberfläche oder in deren Nähe ausgebildet werden, häufig an einem Ort, an welchem eine neukristallisierte Substratoberfläche eine andere Anordnung auf der Oberfläche des Substrats berührt, und kann zu Übergangs-Kriechstromproblemen führen.
Ausführungsformen der vorliegenden Erfindung umfassen Verfahren zum Verhindern von Defekten, die bei der Neukristallisierung von Siliziumhalbleitersubstraten entstehen, welche amorph wurden, beispielsweise durch Ionenimplantierung. Bestimmte bevorzugte Ausführungsformen der Erfindung umfassen ein Verfahren zum Steuern der Form einer Neukristallisierungsgrenzfläche, so daß das SPE-Neuwachstum (SPE: Festkörperphasenepitaxie) hauptsächlich entlang einer Gruppe bevorzugter Richtungen auftritt. Bestimmte dieser Ausführungsformen stellen eine Oberflächenschicht auf dem Substrat zur Verfügung, durch welche die Ionenimplantierung hindurch stattfindet. Die Dicke der Oberflächenschicht wird vorzugsweise so gewählt, daß die Tiefe begrenzt wird, mit welcher die Ionen in das Substrat implantiert werden. Alternativ hierzu wird die Dicke, die Oberflächentopographie oder andere Eigenschaften der Oberflächenschicht so gewählt, daß die Grenze zwischen dem kristallinen Substrat und dem amorphen, implantierten Bereich eine bevorzugte Form aufweist. Eine geeignete Auswahl der Form des Implantierungsprofils kann das SPE-Neuwachstum auf bestimmte, bevorzugte Richtungen begrenzen, wodurch die Wahrscheinlichkeit dafür verringert wird, daß die Neukristallisierung Defektstrukturen jener Art ausbildet, welche die Leistung beeinträchtigen können.
Bei einer besonders bevorzugten Ausführungsform kann eine geeignete Oberflächenschichtdicke dadurch festgelegt werden, daß ein Maximalwinkel θ zwischen Festkörperepitaxie- Neuwachstumsfronten so gewählt wird, daß Defekte verhindert werden, ein geplanter Bereich für die Ionenimplantierungsentfernung Rp in das Substrat festgelegt wird, eine geplante Standardabweichung ΔRp entlang der Richtung einer ersten Achse festgelegt wird, eine geplante Standardabweichung ΔY entlang der Richtung einer zweiten Achse festgelegt wird, und eine Oberflächenschichtdicke t zur Verfügung gestellt wird, die größer oder gleich dem sich aus nachstehender Gleichung ergebenden Wert ist:
t = Rp + cosθ[[(ΔY sinθ)2 + (ΔRpcosθ)2]0,5]
Nachdem die Oberflächenschicht auf dem Substrat so angeordnet wurde, wird die Implantierung durchgeführt. Eine Wärmebehandlung aktiviert dann das Implantat und führt zu einer Neukristallisierung irgendwelchen amorphen Bereiches.
Bei anderen Ausführungsformen wird ein Bitleitungskontakt für ein Speichergerät dadurch ausgebildet, daß ein Substrat zur Verfügung gestellt wird, welches eine Source/Drainbereich aufweist. Eine Vertiefung wird in dem Substrat ausgebildet, und eine Implantierung wird durch die Vertiefung hindurch in den Source/Drainbereich des Substrats ausgeführt, um die Leitfähigkeit des Bitleitungskontakts zu erhöhen. Mit dem implantierten Bereich wird eine Wärmebehandlung durchgeführt, und es wird eine Bitleitung in Kontakt mit dem Source/Drainbereich an der Vertiefung auf der Oberfläche des Substrats ausgebildet.
Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen; die Zeichnungen sind schematisch und nicht maßstabsgetreu. Es zeigt:
Fig. 1 bis 5 Querschnittsansichten eines konventionellen DRAM nach dem Stand der Technik in verschiedenen Herstellungsstufen;
Fig. 6 eine Querschnittsansicht einer Ionenimplantierungszone für einen Bitleitungskontakt;
Fig. 7 eine Querschnittsansicht von Kontaktranddefekten, die während der Neukristallisierung und Wärmebehandlung der Implantierungszone von Fig. 6 entstehen;
Fig. 8 eine Querschnittsansicht eines Implantierungsprofils in einem Substrat, welches eine im wesentlichen flache Oberfläche aufweist;
Fig. 9 eine Querschnittsansicht eines Substrats mit einer Oberflächenschicht, durch welche hindurch die Implantierung durchgeführt wird;
Fig. 10 verschiedene Abmessungen in Bezug auf die Implantierung durch eine Oberflächenschicht hindurch und in ein Substrat hinein;
Fig. 11 eine Querschnittsansicht eines Substrats mit einem gekrümmten Oberflächenabschnitt gemäß Ausführungsformen der vorliegenden Erfindung;
Fig. 12 eine Querschnittsansicht eines Substrats mit einer gekrümmten Oberfläche und einer gekrümmten Oberflächenschicht gemäß Ausführungsformen der vorliegenden Erfindung;
Fig. 13 eine Querschnittsansicht eines Substrats mit einer im wesentlichen ebenen Oberfläche und einer gekrümmten Oberflächenschicht gemäß Ausführungsformen der vorliegenden Erfindung;
Fig. 14 eine Querschnittsansicht eines DRAM in einer Zwischenstufe des Herstellungsverfahrens gemäß Ausführungsformen der vorliegenden Erfindung;
Fig. 15 eine Querschnittsansicht eines DRAM mit einem Bitleitungskontakt, der gemäß Ausführungsformen der vorliegenden Erfindung ausgebildet wird; und
Fig. 16 eine Querschnittsansicht eines DRAM in einer Zwischenstufe des Herstellungsverfahrens, der eine gekrümmte Oberfläche zum Implantieren aufweist, gemäß Ausführungsformen der vorliegenden Erfindung.
Ein typischer Bitleitungskontaktbereich 30, wie er in Fig. 5 dargestellt ist, kann bei einem typischen Herstellungsverfahren drei Ionenimplantierungsschritten und einem bis drei Wärmebehandlungsschritten ausgesetzt werden. Zumindest ein Wärmebehandlungsschritt ist normalerweise dazu erforderlich, die Dotiermittel elektrisch zu aktivieren, und zumindest einige der Beschädigungen das Gitters zu beseitigen, die durch die Ionenimplantierungsschritte hervorgerufen wurden. Typische Implantierungsdosen für Geräte mit hoher Dichte und Übergängen mit geringer Tiefe können dazu führen, daß ein Abschnitt des Kontaktbereichs oder der gesamte Kontaktbereich amorph wird. In derartigen Fällen wird eine Wärmebehandlung durchgeführt, um eine erneute Kristallisierung der amorphen Zone zu erreichen. Man nimmt an, daß die erneute Kristallisierung (Neukristallisierung) über Festkörperphasenepitaxie-Neuwachstum (SPE) erfolgt, wobei eine Feststofftransformation auftritt, über welche die amorphe Zone in eine kristalline Struktur über Atomtransport und Umordnung an der Grenze zwischen dem amorphen und dem kristallinen Bereich umgewandelt wird. Die Neukristallisierung kann in Richtungen fortschreiten, die im wesentlichen senkrecht zur Grenze des amorphen Bereiches verlaufen. Die Orientierung jedes inkrementalen, umkristallisierten Bereichs hängt von der Orientierung des kristallinen Bereiches ab, von welchem die Neukristallisierung ausgeht. Dies führt dazu, daß die Orientierung des kristallinen Substrats an der Grenzfläche zwischen dem kristallinen Bereich des Substrats und dem amorphen Bereich die kristallinen Richtungen festlegt, entlang derer die Neukristallisierung erfolgt.
Die Neukristallisierung von Bereichen aus amorphem Silizium kann die Ausbildung verschiedener Fehler hervorrufen. Projektionsbereichdefekte (PRDs) und Bereichsendedefekte (ERDs) stellen Sekundärdefekte (normalerweise Versetzungsschleifen) dar, die in dem implantierten Bereich des Substrats während der SPE-Neukristallisierung amorphen Siliziums auftreten. PRDs finden sich nahe dem Bereich der maximalen Konzentration implantierter Ionen, und ERDs nahe der amorph-kristallinen Grenzfläche nach der Implantierung. Man nimmt an, daß diese Defekte von einem vertikalen SPE-Neuwachstum amorphen Siliziums herrühren. Der Ort und die Dichte von PRDs und ERDs stehen in Beziehung zur Energiedosis der implantierten Ionen. Eine weitere Art eines Defekts, die in Beziehung zur Neukristallisierung amorph gewordenen Siliziums über Ionenimplantierung steht, ist der Maskenranddefekt (MED). MEDs finden sich typischerweise nahe den Ecken der neu- oder umkristallisierten Zone unter Maskenrändern oder in deren Nähe. Die Ausbildung von MEDs während der Neukristallisierung der amorphen Zone hängt von der Richtung des Kristall-Neuwachstums ab. SPE-Neuwachstumsraten sind entlang unterschiedlichen Kristallrichtungen verschieden, und man nimmt an, daß MEDs von der Vereinigung der Neukristallisierungsfronten des vertikalen und lateralen SPE-Neuwachstums herrühren.
Die Fig. 6 und 7 erläutern die Ausbildung von Maskenranddefekten in einem implantierten und einem wärmebehandelten Bitleitungskontaktbereich, wobei die Ionenimplantierung mit dem Substrat 110 durchgeführt wird, bei welchem ein Implantierungsbereich beispielsweise durch Photolithographie (wie dargestellt) festgelegt wird, oder durch Verfahren mit einem direkten Strahl. Die Implantierung wird typischerweise normal zur Oberfläche des Substrats 110 in der Richtung 112 durchgeführt, wodurch die amorphe Implantierungszone 114 ausgebildet wird. Wie aus Fig. 6 hervorgeht, ist die Form der Implantierungszone annähernd eine Gaussverteilung, wobei sich die maximale Implantierungskonzentration im breitesten Abschnitt der Zone 114 befindet. Nach der Implantierung wird ein Wärmebehandlungsschritt durchgeführt, um die amorphe Zone 114 erneut kristallin auszubilden. Während der Wärmebehandlung tritt eine Neukristallisierung durch Festkörperphasenepitaxie- Neuwachstum (SPE-Neuwachstum) entlang der Grenze zwischen dem kristallinen Bereich des Substrats und dem amorphen Bereich des Substrats auf. Die Neukristallisierung erfolgt in Schichten, wobei die Richtung der Neukristallisierung jeder Schicht durch die Orientierung des kristallinen Bereiches festgelegt wird, auf welchem die Neukristallisierung stattfindet. Die Richtungen des Kristallwachstums hängen daher von der Orientierung des kristallinen Bereichs an der Grenzfläche ab.
Wie aus Fig. 7 hervorgeht, kann die Neukristallisierung in mehreren Richtungen auftreten, einschließlich vertikal in der Richtung [001] und lateral (in Querrichtung) entlang der Richtung [110]. Die Neukristallisierung beginnt im allgemeinen an der Grenzfläche zwischen der amorphen Zone und kristallinen Bereichen in dem Substrat, und erfolgt mit unterschiedlichen Raten in unterschiedlichen Richtungen. Wenn sich die in unterschiedlichen Richtungen wachsenden Kristallfronten schneiden, können Defekte erzeugt werden, und an den Schnitten zwischen den Kristallwachstumsfronten festgelegt werden, wie durch die Pfeile 113 und 115 in Fig. 7 angedeutet ist. Wenn das Kristallwachstum durch die amorphe Zone weitergeht, sammeln sich die Defekte, und werden entlang den Ebenen festgelegt, in welchen sich die Kristallwachstumsfronten während der Neukristallisierung geschnitten haben, was zu vergrößerten Defektanordnungen 116 in dem Substrat führt, die typischerweise in der Nähe des Randes der Oberflächenstrukturen 111 verlaufen.
Durch Steuern der Tiefe und der Form der amorphen Zone innerhalb des Substrats kann die Defektausbildung verringert werden, beispielsweise die Ausbildung der in Fig. 7 gezeigten Defekte 116. Eine geeignete Auslegung des Implantierungs- und Neukristallisierungsverfahrens stellt ein Verfahren zur Verfügung, welches bestimmte Wachstumsrichtungen in dem Neukristallisierungsvorgang bevorzugt. Bei bestimmten Ausführungsformen ist es wünschenswert, daß die Richtungen des Neuwachstums in folgende Richtungen dominiert oder auf diese begrenzt werden: Die Richtungen [100], [111], [211], [311] und [511]. Beispielsweise der Winkel zwischen der Richtung [100] und anderen Richtungen kann einfach berechnet oder gemessen werden. Der Winkel zwischen den Richtungen [100] und [111] beträgt etwa 54,7° für einen kubischen Kristall. Es hat sich herausgestellt, daß die Ausbildung von Randdefekten verhindert wird, wenn der Winkel zwischen Neuwachstumsrichtungen etwa 54,7° oder weniger beträgt, wenn ein Substrat in der Richtung [100] orientiert ist. Der Winkel zwischen der Richtung [100] und den Richtungen [211], [311] und [511] beträgt jeweils weniger als 54,7°, wobei der Winkel zwischen den Richtungen [100] und [211] etwa 35,3 beträgt, der Winkel zwischen den Richtungen [100] und [311] etwa 25,2°, und der Winkel zwischen den Richtungen [100] und [511] etwa 15,8°. Von dem Erfinder der vorliegenden Erfindung wurden verschiedene Verfahren entwickelt, um sicherzustellen, daß die Neukristallisierung entlang Kristallrichtungen fortschreitet, die Winkel von kleiner gleich etwa 54,7° mit der Richtung [100] bilden.
Bei bestimmten Ausführungsformen wird eine Oberflächenschicht aus einem Material, etwa Polysilizium oder einem Isolator wie Siliziumoxid, auf die Oberfläche des Substrats aufgebracht, so daß die Implantierungszone teilweise innerhalb der Oberflächenschicht und teilweise innerhalb des Substrats liegt. Die Schicht weist vorzugsweise eine im wesentlichen gleichmäßige Dicke auf. Durch Steuern der Dicke der Oberflächenschicht kann die Form und der Neukristallisierungszone in dem Substrat gesteuert werden. Eine Zielrichtung der Erfindung stellt ein Verfahren zur Festlegung einer Minimaldicke für die Oberflächenschicht zur Verfügung, um sicherzustellen, daß Kristallneuwachstumsfronten sich in einem Winkel nach Wahl des Benutzers schneiden, der kleiner als der Maximalwinkel zwischen Neuwachstumsebenen ist, welcher eine Ausbildung vergrößerter Defektstrukturen vermeidet. Das Verfahren wird nachstehend unter Bezugnahme auf die in Fig. 8 dargestellte Anordnung beschrieben. Das Ionenimplantierungsprofil 120 in einer Richtung 124 normal zur im wesentlichen ebenen Substratoberfläche 122 kann durch eine Gaussverteilung beschrieben werden, wie aus Fig. 8 hervorgeht. Das Implantierungsprofil 120 erstreckt sich in das Substrat entlang der Richtung 124 und breitet sich in Querrichtung (lateral) bis zu einer Maximalbreite in einer mittleren Tiefe innerhalb des implantierten Substrats aus. Der Ort des Spitzenwertes der Konzentration implantierter Ionen verläuft entlang einer Linie 126-126', die im allgemeinen an dem Abschnitt maximaler Breite oder in dessen Nähe des Profils 120 liegt. Das zweidimensionale Profil kann durch einen geplanten Bereich Rp, eine geplante Standardabweichung entlang der X-Richtung ΔRp und eine geplante Standardabweichung entlang der Y-Richtung ΔY beschrieben werden. Diese Entfernungen sind charakteristisch für den Ionenimplantierungsvorgang, und werden durch das jeweilige Ion, das Substrat, die Energie der implantierten Ionen und den Variationsbereich der Energie der Ionen beeinflußt. Man nimmt an, daß das Profil der amorphen Zone im wesentlichen dieselbe Form hat wie das Profil der Implantierungskonzentration, wobei die Größe der amorphen Zone durch eine Schwellenenergie festgelegt wird.
Um die amorphe Zone so zu steuern, daß bei der erneuten Kristallisation ein Neuwachstum in Richtungen auftritt, welche die Ausbildung von Randdefekten verhindern, kann die Implantierung über eine im wesentlichen gleichmäßig dicke Oberflächenschicht 128 gemäß Fig. 8 hindurch durchgeführt werden, wobei ein Abschnitt der Implantierungsverteilung 130 sich in der Oberflächenschicht 128 befindet, und sich ein Abschnitt der Implantierungsverteilung 130 in dem Substrat 132 befindet. Die Oberflächenschicht kann aus vielen verschiedenen Materialien hergestellt werden, beispielsweise aus Polysilizium, anderen Leitern wie beispielsweise hochschmelzenden Metallen (Feuerfestmetallen), oder Siliziden, aus Siliziumoxid, und verschiedenen Glasmischungen. Wenn die Erfindung bei dem Bitleitungskontaktbereich eingesetzt wird, so wird besonders vorgezogen, daß die Oberflächenschicht ein Leiter wie beispielsweise Polysilizium, ein hochschmelzendes Metall wie etwa Titan, Wolfram, Tantal oder ein Silizid eines hochschmelzenden Metalls ist. Auf diese Art und Weise muß die Oberflächenschicht nicht vor der Ausbildung des restlichen Bitleitungskontakts entfernt werden. Der Erfinder der vorliegenden Erfindung hat erkannt, daß bei bestimmten Ausführungsformen die Ausbildung eines Randdefekts minimalisiert wird, wenn der Schnitt zwischen Neuwachstumsrichtungen kleiner oder gleich 54,7° ist. Um die gewünschte Dicke einer Oberflächenschicht t zu bestimmen, wird angenommen, daß die räumliche Verteilung des Implantierungsprofils von einer elliptischen Kontur approximiert wird. Das rechtwinkelige Dreieck, welches durch den Radius der Ellipse bei θ = 54,7° gebildet wird, den Boden der Oberflächenschicht 128, und den Rand der Implantierungsverteilung 130, kann zur Bestimmung der minimalen Dicke t der Oberflächenschicht 128 verwendet werden, die auf dem Substrat 132 angeordnet ist. Wie aus Fig. 10 hervorgeht, wird der Radius d der Ellipse bei θ = 54,7° durch folgende Gleichung bestimmt.
d = [(ΔYsinθ)2 - (ΔRpcosθ)2]0,5 (1)
wobei θY die projizierte oder geplante Standardabweichung entlang der y-Richtung ist, und θRp die projizierte oder geplante Standardabweichung entlang der x-Richtung. Zusätzlich gilt:
t - Rp = dcosθ (2)
wobei Rp der projizierte oder geplante Bereich der Implantierungstiefe ist, und die Auflösung nach t ergibt:
t = dcosθ + Rp (3)
Setzt man hier die obige Gleichung für den Radius d ein, so erhält man:
t = Rp + cosθ[[(ΔYsindθ)2 + (ΔRpcosθ)2]0,5] (4)
Für θ = 54,7 ergibt sich:
t = Rp + 0,578[[(ΔY)2(0,666) + (ΔRp)2(0,334)]0,5] (5)
Die Werte für Rp, ΔY und ΔRp hängen von der zur Implantierung verwendeten Energie ab. Veröffentlichte Ergebnisse für bestimmte Elemente sind Tabelle 1 angegeben. Die minimale Oberflächenschichtdicke t für eine Anzahl an Ionenarten mit verschiedenen Ionenimplantierungsenergien können berechnet werden und weisen die in Tabelle 1 angegebenen Werte auf.
Veröffentlichte Werte für Rp, ΔY und ΔRp in Angström, und berechnete Werte für die Oberflächenschichtdicke in Angström, für As-, B-, P und Sb-Ionen, die in ein Siliziumsubstrat bei 20, 40, 60 bzw. 80 keV implantiert werden
Veröffentlichte Werte für Rp, ΔY und ΔRp in Angström, und berechnete Werte für die Oberflächenschichtdicke in Angström, für As-, B-, P und Sb-Ionen, die in ein Siliziumsubstrat bei 20, 40, 60 bzw. 80 keV implantiert werden
Zwar stellt die in Tabelle 1 aufgeführte Dicke t einen Minimalwert zur Vermeidung der Ausbildung vergrößerte Defektstrukturen dar, jedoch kann t häufig eine optimale Dicke darstellen. Infolge normaler Verfahrensschwankungen tritt häufig eine Variation der Oberflächenschichtdicke auf. In den meisten Fällen weist die Oberflächenschichtdicke t eine Variation von etwa 10% oder weniger auf. Bei vorgegebener Implantierungsenergie wird mit wachsender Oberflächenschichtdicke t die Gesamtimplantierungsdosis in das Substrat hinein kleiner, und hat geringere Auswirkungen auf die Leitfähigkeit des Kontaktbereichs. Daher ist es normalerweise wünschenswert, die Oberflächenschichtdicke auf einem Wert zu halten, der so klein wie möglich ist, obwohl dies bezüglich der Gesamtleistung des Geräts einen weniger empfindlichen Faktor darstellt.
Aus Tabelle 1 geht hervor, daß für beispielsweise die Implantierung von As-Ionen bei einer Energie von keV die Dicke der Oberflächenschicht 128 von Fig. 10 zumindest annähernd 177 Angström betragen sollte. Wird eine Oberflächenschicht mit einer Dicke von zumindest 177 Angström verwendet, wird die Ausbildung von Maskierungsranddefekten verringert, da der Winkel zwischen der Richtung [100] und den Neuwachstumsrichtungen für das Kristallwachstum 54,7° oder weniger beträgt. Die Form des sich ergebenden amorphen Bereiches steuert die Neuwachstumsrichtungen, so daß die Ausbildung von Defekten einschließlich MEDs aufgrund von Wechselwirkungen zwischen dem vertikalen und dem lateralen SPE-Neuwachstum minimalisiert wird. Andere Ausführungsformen der vorliegenden Erfindung können unterschiedliche Werte für θ zeigen, abhängig beispielsweise von der Substratorientierung und/oder der Kristallstruktur.
Ausführungsformen der vorliegenden Erfindung können verschiedene Substratoberflächen- und Oberflächenschichten- Morphologien verwenden. Beispielsweise kann ein Substrat so ausgebildet werden, daß es anfangs eine Vertiefung in seiner Oberfläche aufweist. Alternativ hierzu können mit einem Substrat, welches eine im wesentlichen flache Oberfläche aufweist, Verarbeitungsschritte zur Entfernung von Material zur Ausbildung einer Vertiefung durchgeführt werden. Wie beispielsweise aus Fig. 11 hervorgeht, kann ein Substrat 130 eine Vertiefung 136 aufweisen, um eine Implantierungszone 134 zu erzielen, die eine Grenzfläche mit ähnlicher Form wie jener der Vertiefung 136 aufweist. Die in Fig. 11 gezeigte Implantierungszone 134 bringt bestimmte Vorteile mit sich, infolge der Geometrie der Neuwachstumsfront während der Neukristallisierung. Der Winkel zwischen der amorphen Implantierungszone 134 und dem kristallinen Bereich des Substrats 130 kann dadurch geändert werden, daß die Krümmung der Vertiefung 136 gesteuert wird. Durch Steuern der Krümmung kann man die Wechselwirkungen zwischen dem vertikalen und dem lateralen SPE-Neuwachstum während der Neukristallisierung minimalisieren. Bestimmte Ausführungsformen der Erfindung weisen eine Vertiefung auf, die sich bis unterhalb der ursprünglichen ebenen Oberfläche des Substrats erstreckt, wobei die Vertiefung durch nach innen geneigte Seitenwandabschnitte 137 und einen ebeneren oder ebenen Zentralbereich 139 gemäß Fig. 11 gebildet wird.
Die Vertiefung 136 in dem Substrat 130 kann beispielsweise dadurch hergestellt werden, daß ein isotroper Ätzschritt durchgeführt wird, nachdem eine Bitleitungskontaktöffnung bei dem vorhandenen Source/Drainbereich des Transfer-FET ausgebildet wurde. Bei bestimmten bevorzugten Ausführungsformen kann die Vertiefung konkavförmig zumindest über einen Abschnitt ihrer Länge ausgebildet sein, und kann entlang ihrer Länge vollständig gekrümmt sein, oder kann an beiden Enden gekrümmt sein, wobei in der Mitte ein im wesentlichen ebener Bereich vorgesehen ist. Abhängig von dem Ätzmittel oder den Ätzmitteln, die verwendet werden, kann die im wesentlichen konkavförmige Oberfläche ein ebeneres oder mehr gekrümmtes Erscheinungsbild zeigen. Die ausgebildete Vertiefung kann die Seitenwände der Isolierschicht unterschneiden, welche oberhalb des Bitleitungskontakts verläuft. Bei bestimmten Ausführungsformen wird angestrebt, steile Oberflächenwinkel zu vermeiden. Nachdem der Ätzschritt beendet ist, wird eine Implantierung durchgeführt, um eine sich ergebende Implantierungszone 134 auszubilden. Die Implantierungszone 134 weist eine Grenzfläche mit dem Rest des Substrats auf, welche ein entsprechende Geometrie wie die gekrümmte Oberfläche 136 aufweist, was zu minimalen Defekt-Pinning-Wechselwirkungen zwischen lateralen und vertikalen Feststoffphasenepitaxie-Neuwachstumsbereichen führt. Dies führt dazu, daß eine Defektausbildung verringert wird.
Um die Form und/oder Tiefe einer Implantierungszone darüber hinaus zu kontrollieren, kann eine Oberflächenschicht 146 oben auf einer im wesentlichen konkavförmigen Oberfläche 142 eines Substrats 140 vor der Implantierung angebracht werden, wie in Fig. 12 gezeigt ist. Alternativ hierzu kann ein Gerät ähnlich jenem, wie es in Fig. 12 gezeigt ist, eine im wesentlichen ebene Substratoberfläche 152 aufweisen, auf welcher eine im wesentlichen konkavförmige Oberflächenschicht 156 angeordnet ist, wie in Fig. 13 gezeigt ist. Eine derartige gekrümmte Oberflächenschicht 156 kann beispielsweise dadurch ausgebildet werden, daß eine im wesentlichen ebene Oberflächenschicht über dem Substrat abgelagert wird, und dann ein Teil der Oberflächenschicht unter Verwendung eines isotropen Ätzmittels geätzt wird. Eine darauffolgende Implantierung führt zu einer Implantierungszone 154 in dem Substrat 150, wobei die Grenzfläche zwischen der amorphen Implantierungszone 154 und dem kristallinen Substrat 150 auf ähnliche Weise gekrümmt ist wie die Krümmung der Oberflächenschicht 156.
Ein Beispiel für ein DRAM-Gerät, welches gemäß Ausführungsformen der vorliegenden Erfindung hergestellt wurde, ist in Fig. 14 gezeigt. Die dargestellten DRAM-Zellen sind auf einem Substrat 50 des P-Typs vorgesehen, und weisen Feldoxidbereiche 52 zur Isolierung gegenüber benachbarten Speicherzellen auf. Polysilizium-Gateelektroden 56 sind auf einer Gateoxidschicht 14 vorgesehen. Leicht dotierte Source/Drainbereiche 68, 70 und 72 sind auf beiden Seiten der Polysilizium-Gateelektroden 56 vorgesehen, um die Kanalbereiche der Transfer-FETs auszubilden. Der Source/Drainbereich 70, der dem Transfer-FETs gemeinsam ist, dient als der Bitleitungskontakt für die beiden dargestellten Transfer-FETs. Die dotierten Source/Drainbeeiche 68, 70 und 72 können durch ein zweistufiges Verfahren hergestellt werden, wobei zunächst eine Implantierung eines Dotiermittels auf relativ niedrigem Pegel unter Selbstausrichtung zu den Polysilizium- Gateelektroden 56 erfolgt. Daraufhin werden Seitenwand- Abstandsoxidbereiche 64 neben den Gateelektroden ausgebildet, durch Ablagerung einer Schicht aus CVD-Oxid über dem Gerät, und nachfolgende anisotrope Ätzung der Oxidschicht, um das Substrat über den Source/Drainbereichen 68, 70 und 72 freizulegen. Daraufhin folgt eine zweite, stärkere Ionenimplantierung in die Source/Drainbereiche 68, 70 und 72 hinein, unter Selbstausrichtung zu den Abstandsoxidbereichen 64. Verdrahtungsleitungen 60, welche unterschiedliche Gateelektroden verbinden, werden auf den Feldoxidbereichen 52 gleichzeitig mit der Ausbildung der Gateelektroden 56 hergestellt. Entsprechend werden Seitenwand- Oxidabstandsstrukturen 66 entlang den Verdrahtungslinien 60 zur gleichen Zeit hergestellt, zu welcher die Seitenwand- Oxidabstandsstrukturen 64 erzeugt werden.
Nachdem die Transfer-FETs hergestellt wurden, werden Speicherkondensatoren und Bitleitungskontakte ausgebildet. Gemäß Ausführungsformen der vorliegenden Erfindung kann ein Bitleitungskontakt durch das Gerät geöffnet werden, um den Source/Drainbereich 70 über die Öffnung 80 freizulegen, unter Verwendung eines Verfahrens wie beispielsweise Photolithographie und anisotrope Ätzung zur Source/Drainoberfläche. Dann wird eine Oberflächenschicht 82 auf der Oberfläche des Source/Drainbereiches 70 abgelagert, durch welche hindurch ein Implantierungsschritt durchgeführt wird, um die Leitfähigkeit des Bitleitungskontakts noch weiter zu erhöhen. Die Dicke der Oberflächenschicht hängt von dem Ausmaß ab, in welchem man die Richtungen des Neuwachstums begrenzen möchte, und kann unter Verwendung der voranstehenden Gleichungen 1.1 bis 1.5 bestimmt werden. Daraufhin werden ein oder mehrere Wärmebehandlungsschritte durchgeführt, um die implantierten Ionen zu aktivieren, und die amorphe Zone erneut kristallin auszubilden. Die Oberflächenschicht 82 wird vorzugsweise vor der Ausbildung des Bitleitungskontakts 84 in der Öffnung 80 entfernt, wenn ein Isolator als Oberflächenschicht 82 verwendet wird. Bei anderen Ausführungsformen, bei welchen ein leitfähiges Material zur Ausbildung der Schicht 82 verwendet wird, kann es vorzuziehen sein, das Material an seinem Ort verbleiben zu lassen, um die Anzahl an Verarbeitungsschritten zu verringern. Der Bitleitungskontakt 84 (siehe Fig. 15) kann aus einer oder mehreren Schichten aus Metall bestehen, die durch Sputtern oder CVD abgelagert werden, und zwar innerhalb der Öffnung 80 und über einem Abschnitt des Geräts.
Bei einer weiteren Ausführungsform kann eine ähnliche DRAM- Anordnung wie in Fig. 14 gezeigt ausgebildet werden, die mit einer Oberfläche 86 versehen ist, die gekrümmt ist, und durch welche die Implantierung stattfindet, um die Form der Implantierungszone zu steuern. Eine derartige Anordnung kann dadurch ausgebildet werden, daß zuerst maskiert und ein anisotropes Ätzmittel verwendet wird, um einen Abschnitt der Öffnung 80 zu ätzen. Nach dem anisotropen Ätzschritt weist der Boden der Öffnung 80 eine relativ ebene Oberfläche auf. Dann wird ein weiterer Ätzschritt unter Verwendung eines isotropen Ätzmittels, beispielsweise eines SF6-Plasmas, durchgeführt, um die gekrümmte Oberfläche 86 auszubilden, welche in Fig. 16 gezeigt ist. Durch eine Implantierung durch die gekrümmte Oberfläche 86 hindurch weist die Implantierungszone in wünschenswerter Weise eine entsprechend gekrümmte Grenze auf, so daß nach der Wärmebehandlung eine Neukristallisierung entlang Richtungen auftritt, welche die Ausbildung von Randdefekten minimalisieren.
Der DRAM von Fig. 14 könnte auch eine Oberflächenschicht aufweisen, durch welche die Implantierung durchgeführt wird, entsprechend der in Fig. 12 gezeigten Oberflächenschicht 136. Eine derartige gekrümmte Oberflächenschicht läßt sich beispielsweise dadurch erhalten, daß das voranstehend unter Bezugnahme auf Fig. 16 geschilderte Ätzmittel für die Oberfläche verwendet wird, und dann die Oberflächenschicht auf der gekrümmten Oberfläche abgelagert wird. Die gewünschte Minimaldicke einer derartigen Oberflächenschicht kann unter Verwendung der voranstehenden Gleichungen 1 bis 5 bestimmt werden. Auf ähnliche Weise könnte das DRAM-Substrat auch eine im wesentlichen ebene Substratoberfläche mit einer gekrümmten Oberflächenschicht ähnlich wie bei der in Fig. 13 gezeigten Oberflächenschicht 156 aufweisen. Ausführungsformen, die zahlreiche Verarbeitungsschritte erfordern, beispielsweise mehrfach Ätzschritte für die Substratoberfläche und die Oberflächenschicht, sind in allgemeinen nicht vorzuziehen, infolge der zusätzlichen Komplexizität und Zeit, die zur Durchführung der Schritte erforderlich sind.
Zwar wurden die Verfahren zur Verhinderung einer Defektausbildung hier unter Bezugnahme auf Anordnungen wie beispielsweise den DRAM in den Fig. 14 bis 16 beschrieben, jedoch können die hier geschilderten Verfahren auch bei anderen Anordnungen und Verarbeitungsschritten eingesetzt werden. Beispielsweise lassen sich Ausführungsformen der vorliegenden Erfindung bei einer Implantierung unter Verwendung einer Maske einsetzen, aber auch wenn keine Maske verwendet wird (direkter Ionenstrahl), da die Implantierungszone, die sich bei einer Implantierung ohne Maske ergibt, dieselbe Morphologie aufweisen kann wie eine Implantierungszone, die sich bei der konventionellen Implantierung unter Verwendung einer Maske ergibt. Darüber hinaus wurde zwar die vorliegende Erfindung unter Bezugnahme auf bestimmte bevorzugte Ausführungsformen beschrieben, jedoch wird darauf hingewiesen, daß die vorliegende Erfindung nicht auf diese speziellen Ausführungsformen beschränkt ist. Der Umfang der vorliegenden Erfindung ergibt sich aus der Gesamtheit der vorliegenden Anmeldeunterlagen und soll von den beigefügten Patentansprüchen umfaßt sein.

Claims (27)

1. Verfahren zum Implantieren von Ionen in ein Substrat zur Minimalisierung der Ausbildung von Defekten nach einer darauffolgenden Wärmebehandlung, mit folgenden Schritten:
Bestimmung einer gewünschten gleichmäßigen Oberflächenschichtdicke, durch welche die Implantierung hindurch durchgeführt werden kann, um die Defektausbildung zu minimalisieren;
Bereitstellung einer Oberflächenschicht mit der gewünschten Oberflächenschichtdicke; und
Implantieren von Ionen in das Substrat durch die Oberflächenschicht hindurch.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß:
das Substrat mit einem konkavförmigen Oberflächenbereich versehen wird;
die Oberflächenschicht mit einem konkavförmigen Oberflächenabschnitt versehen wird; und
Ionen in das Substrat durch den konkavförmigen Oberflächenabschnitt und den konkavförmigen Oberflächenabschnitt hindurch implantiert werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat aus Silizium besteht, und die implantierte Substratoberfläche eine [100]-Kristallebene ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein leitfähiges Material als die Oberflächenschicht vorgesehen wird.
5. Verfahren zur Verhinderung der Defektausbildung in einem Substrat, mit welchem eine Ionenimplantierung gefolgt von einer Wärmebehandlung durchgeführt wird, mit folgenden Schritten:
Ausbildung einer ersten Oberflächenschicht zumindest über einem Abschnitt des Substrats, wobei die erste Oberflächenschicht eine Dicke aufweist, die minimal etwa 10% kleiner ist als ein Wert t, der folgendermaßen bestimmt wird:
Auswahl eines gewünschten Winkels θ zwischen Kristallneutwachstumsrichtungen;
Bestimmung eines Projektionsbereiches der Ionenimplantierungsentfernung Rp in das Substrat;
Bestimmung einer projizierten Standardabweichung ΔRp entlang der Richtung einer ersten Achse;
Bestimmung einer projizierten Standardabweichung ΔY entlang der Richtung einer zweiten Achse; und Lösung der folgenden Gleichung für t:
t = Rp + cosθ[[(ΔY sinθ)2 + (ΔRpcosθ)2]0,5];
Implantieren von Ionen in das Substrat durch die erste Oberflächenschicht; und
Wärmebehandlung des Substrats.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die erste Oberflächenschicht eine Dicke aufweist, die innerhalb von 10% des Wertes t liegt.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Oberflächenschicht eine Dicke entsprechend annähernd dem Wert von t aufweist.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß:
das Substrat mit einem konkavförmigen Oberflächenbereich versehen wird;
die Oberflächenschicht mit einem konkavförmige Oberflächenabschnitt versehen wird; und
Ionen in das Substrat durch den konkavförmigen Oberflächenabschnitt und den konkavförmigen Oberflächenabschnitt implantiert werden.
9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß ein leitfähiges Material als die erste Oberflächenschicht vorgesehen wird.
10. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß:
eine erste Vertiefung in dem Substrat vorgesehen wird; und
Ionen durch die erste Vertiefung in das Substrat implantiert werden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß:
eine zweite Vertiefung in der Oberflächenschicht vorgesehen wird; und
Ionen durch die zweite Vertiefung und in das Substrat implantiert werden.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß in der ersten Vertiefung ein ebener Abschnitt vorgesehen wird.
13. Verfahren zur Ausbildung eines Bitleitungskontakts zu einem Source/Drainbereich, mit folgenden Schritten:
Bereitstellung eines Substrats, in welchem ein Source/Drainbereich vorgesehen ist;
Bereitstellung einer Vertiefung in dem Substrat;
Implantieren von Ionen in den Source/Drainbereich durch die Vertiefung; und
Ausbildung einer Bitleitung, welche in Kontakt mit dem Source/Drainbereich steht.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß eine Wärmebehandlung des Source/Drainbereiches nach Implantierung von Ionen in den Source/Drainbereich über die Vertiefung vorgesehen ist.
15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das Substrat eine Oberfläche aufweist, die senkrecht zur [100]-Kristallrichtung angeordnet ist.
16. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Vertiefung durch Ätzung zumindest eines Abschnitts des Substrats unter Verwendung eines isotropen Ätzmittels ausgebildet wird.
17. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß:
eine Oberflächenschicht auf dem Substrat über der Vertiefung vorgesehen wird; und
Ionen in den Source/Drainbereich durch die Oberflächenschicht hindurch implantiert werden.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die Oberflächenschicht von dem Substrat entfernt wird, und dann eine Wärmebehandlung mit dem Source/Drainbereich durchgeführt wird.
19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß eine Wärmebehandlung des Source/Drainbereiches durchgeführt wird, und dann die Oberflächenschicht von dem Substrat entfernt wird.
20. Verfahren zur Verhinderung der Ausbildung von Defekten in einem Substrat, mit welchem eine Ionenimplantierung gefolgt von einer Wärmebehandlung durchgeführt wird, mit folgenden Schritten:
Bereitstellung eines mit einer Oberfläche versehenen Substrats;
Entfernen von Material von der Oberfläche zur Ausbildung eines ersten Bereiches;
Implantieren von Ionen in das Substrat durch den ersten Bereich hindurch; und
Wärmebehandlung des Substrats.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß der erste Bereich im wesentlichen konkavförmig ausgebildet ist.
22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß der Schritt des Entfernen von Material von der Oberfläche zur Ausbildung eines ersten Bereiches die Ausbildung einer Vertiefung umfaßt, die zwei Seitenwandabschnitte und einen zentralen Abschnitt zwischen den Seitenwandabschnitten aufweist.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß der zusätzliche Schritt der Ausbildung der Vertiefung auf solche Weise durchgeführt wird, daß die Form des zentralen Abschnitts ebener ist als die Form der Seitenwandabschnitte.
24. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß der zusätzliche Schritt der Bereitstellung einer Oberflächenschicht auf dem ersten Bereich vorgesehen ist, wobei die Oberflächenschicht eine im wesentlichen gleichförmige Dicke über den ersten Bereich aufweist.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß die Minimaldicke der Oberflächenschicht durch folgende Schritte festgelegt wird:
Auswahl eines gewünschten Winkels θ zwischen Neukristallisierungsrichtungen;
Bestimmung eines Projektionsbereiches der Ionenimplantierungsentfernung Rp in das Substrat hinein;
Bestimmung einer projizierten Standardabweichung ΔRp entlang der Richtung einer ersten Achse;
Bestimmung einer projizierten Standardabweichung ΔY entlang der Richtung einer zweiten Achse; und
Lösung der folgenden Gleichung für die Dicke t der Oberflächenschicht:
t = Rp + cosθ[[(ΔY sinθ)2 + (ΔRpcosθ)2]0,5].
26. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß:
eine Oberflächenschicht auf dem ersten Bereich vor der Implantierung von Ionen in das Substrat durch den ersten Bereich hindurch bereitgestellt wird; und
Ionen in das Substrat durch die Oberflächenschicht und den ersten Bereich hindurch implantiert werden.
27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß zusätzlich der Schritt der Entfernung von Material von der Oberflächenschicht vorgesehen ist.
DE19716368A 1997-03-13 1997-04-18 Verfahren zum Verhindern der Ausbildung von durch Ionenimplantierung hervorgerufener Randdefekte Withdrawn DE19716368A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
GB9716401A GB2323706B (en) 1997-03-13 1997-03-24 Method to inhibit the formation of ion implantation induced edge defects
GB9706080A GB2323703B (en) 1997-03-13 1997-03-24 Method to inhibit the formation of ion implantation induced edge defects
DE19716368A DE19716368A1 (de) 1997-03-13 1997-04-18 Verfahren zum Verhindern der Ausbildung von durch Ionenimplantierung hervorgerufener Randdefekte
NL1005932A NL1005932C2 (nl) 1997-03-13 1997-04-29 Werkwijze voor het verhinderen van de vorming van ionenimplantatiegeïnduceerde randdefecten.
FR9705289A FR2760895B1 (fr) 1997-03-13 1997-04-29 Procede d'implantation d'ions dans un substrat de facon a minimiser la formation de defauts
CN97110966A CN1072390C (zh) 1997-03-13 1997-04-29 在半导体基底上进行离子注入的方法
US08/857,733 US5989986A (en) 1997-03-13 1997-05-16 Method to inhibit the formation of ion implantation induced edge defects
NL1010154A NL1010154C2 (nl) 1997-03-13 1998-09-22 Werkwijze voor het verhinderen van de vorming van ionenimplantatie-geïnduceerde randdefecten.

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
TW86103096 1997-03-13
GB9706080A GB2323703B (en) 1997-03-13 1997-03-24 Method to inhibit the formation of ion implantation induced edge defects
SG1997000956A SG67382A1 (en) 1997-03-25 1997-03-25 Method to inhibit the formation of ion implantation induced edge defects
DE19716368A DE19716368A1 (de) 1997-03-13 1997-04-18 Verfahren zum Verhindern der Ausbildung von durch Ionenimplantierung hervorgerufener Randdefekte
NL1005932A NL1005932C2 (nl) 1997-03-13 1997-04-29 Werkwijze voor het verhinderen van de vorming van ionenimplantatiegeïnduceerde randdefecten.
CN97110966A CN1072390C (zh) 1997-03-13 1997-04-29 在半导体基底上进行离子注入的方法
US08/857,733 US5989986A (en) 1997-03-13 1997-05-16 Method to inhibit the formation of ion implantation induced edge defects
JP15851097A JPH1116847A (ja) 1997-06-16 1997-06-16 イオン打ち込みに起因する端部欠陥形成の抑制方法

Publications (1)

Publication Number Publication Date
DE19716368A1 true DE19716368A1 (de) 1998-10-22

Family

ID=27570426

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19716368A Withdrawn DE19716368A1 (de) 1997-03-13 1997-04-18 Verfahren zum Verhindern der Ausbildung von durch Ionenimplantierung hervorgerufener Randdefekte

Country Status (6)

Country Link
US (1) US5989986A (de)
CN (1) CN1072390C (de)
DE (1) DE19716368A1 (de)
FR (1) FR2760895B1 (de)
GB (2) GB2323706B (de)
NL (1) NL1005932C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403454B1 (en) * 1999-10-29 2002-06-11 Agere Systems Guardian Corp. Silicon semiconductor devices with δ-doped layers
US7429775B1 (en) 2005-03-31 2008-09-30 Xilinx, Inc. Method of fabricating strain-silicon CMOS
US7423283B1 (en) 2005-06-07 2008-09-09 Xilinx, Inc. Strain-silicon CMOS using etch-stop layer and method of manufacture
US7655991B1 (en) * 2005-09-08 2010-02-02 Xilinx, Inc. CMOS device with stressed sidewall spacers
US7936006B1 (en) 2005-10-06 2011-05-03 Xilinx, Inc. Semiconductor device with backfilled isolation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756793A (en) * 1985-10-10 1988-07-12 U.S. Philips Corp. Method of manufacturing a semiconductor device
EP0671760A2 (de) * 1994-03-07 1995-09-13 Oki Electric Industry Co., Ltd. Verfahren und Herstellung eines Halbleiterbauelementes unter Verwendung einer Implantation unter hoher Dosis
EP0762490A2 (de) * 1995-08-25 1997-03-12 Oki Electric Industry Co., Ltd. Verfahren zur Herstellung einer LDD-MOSFET

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1332931A (en) * 1970-01-15 1973-10-10 Mullard Ltd Methods of manufacturing a semiconductor device
GB1485269A (en) * 1974-06-26 1977-09-08 Labaz Pharmaceutical compositions containing acetic acid derivatives
JPS6041458B2 (ja) * 1975-04-21 1985-09-17 ソニー株式会社 半導体装置の製造方法
US4044452A (en) * 1976-10-06 1977-08-30 International Business Machines Corporation Process for making field effect and bipolar transistors on the same semiconductor chip
GB2115609B (en) * 1982-02-25 1986-04-30 Raytheon Co Semiconductor structure manufacturing method
JPS5935425A (ja) * 1982-08-23 1984-02-27 Toshiba Corp 半導体装置の製造方法
JPS60223165A (ja) * 1984-04-19 1985-11-07 Toshiba Corp 半導体装置の製造方法
US4748103A (en) * 1986-03-21 1988-05-31 Advanced Power Technology Mask-surrogate semiconductor process employing dopant protective region
JPS62245675A (ja) * 1986-04-18 1987-10-26 Citizen Watch Co Ltd Ldd型mosトランジスタとその製造方法
US4968634A (en) * 1988-05-20 1990-11-06 Siemens Aktiengesellschaft Fabrication process for photodiodes responsive to blue light
US5217924A (en) * 1989-05-12 1993-06-08 Texas Instruments Incorporated Method for forming shallow junctions with a low resistivity silicide layer
JPH03190221A (ja) * 1989-12-20 1991-08-20 Fujitsu Ltd 半導体装置の製造方法
JPH04155830A (ja) * 1990-10-18 1992-05-28 Sharp Corp 半導体装置の製造方法
DE4306565C2 (de) * 1993-03-03 1995-09-28 Telefunken Microelectron Verfahren zur Herstellung eines blauempfindlichen Photodetektors
US5576230A (en) * 1994-09-02 1996-11-19 Texas Instruments Incorporated Method of fabrication of a semiconductor device having a tapered implanted region
US5523244A (en) * 1994-12-19 1996-06-04 Hughes Aircraft Company Transistor fabrication method using dielectric protection layers to eliminate emitter defects
US5498556A (en) * 1995-01-10 1996-03-12 United Microelectronics Corp. Metal-oxide-semiconductor field-effect transistor and its method of fabrication
US5482876A (en) * 1995-05-25 1996-01-09 United Microelectronics Corporation Field effect transistor without spacer mask edge defects
GB9512089D0 (en) * 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
US5552331A (en) * 1995-07-11 1996-09-03 Advanced Micro Devices, Inc. Process for self-aligned source for high density memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756793A (en) * 1985-10-10 1988-07-12 U.S. Philips Corp. Method of manufacturing a semiconductor device
EP0671760A2 (de) * 1994-03-07 1995-09-13 Oki Electric Industry Co., Ltd. Verfahren und Herstellung eines Halbleiterbauelementes unter Verwendung einer Implantation unter hoher Dosis
EP0762490A2 (de) * 1995-08-25 1997-03-12 Oki Electric Industry Co., Ltd. Verfahren zur Herstellung einer LDD-MOSFET

Also Published As

Publication number Publication date
FR2760895B1 (fr) 1999-05-21
US5989986A (en) 1999-11-23
NL1005932C2 (nl) 1998-11-02
GB2323703A (en) 1998-09-30
CN1197999A (zh) 1998-11-04
GB9716401D0 (en) 1997-10-08
CN1072390C (zh) 2001-10-03
GB2323703B (en) 2002-02-13
GB9706080D0 (en) 1997-05-14
GB2323706B (en) 2002-02-13
FR2760895A1 (fr) 1998-09-18
GB2323706A (en) 1998-09-30

Similar Documents

Publication Publication Date Title
DE69736460T2 (de) Verfahren zur Herstellung von gerichtet abgeschiedenem Silizid über Transistorelektroden
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE102007033454A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE4219319A1 (de) Mos-fet und herstellungsverfahren dafuer
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
EP1417707A2 (de) Speicherzelle mit grabenkondensator und vertikalem auswahltransistor und einem zwischen diesen geformten ringförmigen kontaktierungsbereich
DE69434268T2 (de) Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren
DE10330070A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19853441A1 (de) MOS-Transistor für Hochgeschwindigkeits- und Hochleistungsbetrieb und Verfahren zu seiner Herstellung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
EP0317934B1 (de) Dreidimensionale 1-Transistorzellenanordnung für dynamische Halbleiterspeicher mit Grabenkondensator und Verfahren zu ihrer Herstellung
EP1145320A1 (de) Dram-zellenanordnung und verfahren zur deren herstellung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE10052680C2 (de) Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE4138057C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19720193A1 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE69637500T2 (de) Bipolartransistor mit epitaxialer Basis und Verfahren zur Herstellung
DE10215365B4 (de) Transistorstruktur unter Verwendung von Epitaxialschichten und Verfahren zur Herstellung derselben
DE19716368A1 (de) Verfahren zum Verhindern der Ausbildung von durch Ionenimplantierung hervorgerufener Randdefekte
DE19957123B4 (de) Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee