CN109923660A - 高压退火及降低湿蚀刻速率 - Google Patents

高压退火及降低湿蚀刻速率 Download PDF

Info

Publication number
CN109923660A
CN109923660A CN201780066416.5A CN201780066416A CN109923660A CN 109923660 A CN109923660 A CN 109923660A CN 201780066416 A CN201780066416 A CN 201780066416A CN 109923660 A CN109923660 A CN 109923660A
Authority
CN
China
Prior art keywords
substrate
gap
dielectric
gap fill
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780066416.5A
Other languages
English (en)
Other versions
CN109923660B (zh
Inventor
柯蒂斯·S·莱斯基斯
基思·塔特森·王
史蒂文·维哈沃贝克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN109923660A publication Critical patent/CN109923660A/zh
Application granted granted Critical
Publication of CN109923660B publication Critical patent/CN109923660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

描述通过在沉积过程中流动材料进入间隙来降低形成在图案化基板上的介电膜的湿蚀刻速率的方法。以此方式沉积的膜可能最初呈现提高的湿蚀刻速率。通过暴露图案化基板至气相水蒸汽的高压力来处理介电膜。处理可降低介电膜的湿蚀刻速率，特别是介电膜的间隙填充部分。扫描电子显微镜已经确认通过本文所述的工序降低或排除孔的数量与/或尺寸。也已经发现处理降低了例如由介电膜填充的间隙的底部处的蚀刻速率。

Description

高压退火及降低湿蚀刻速率
技术领域
本申请主张名称为“高压退火及降低湿蚀刻速率(HIGH-PRESSURE ANNEALING ANDREDUCING WET ETCH RATES)”且在2016年11月1日申请的美国临时专利申请第62/415,757号以及名称为“高压退火及降低湿蚀刻速率(HIGH-PRESSURE ANNEALING AND REDUCINGWET ETCH RATES)”且在2016年11月23日申请的美国非临时申请第15/360,016号的优先权。通过参照其全文的方式在此将62/415,757与15/360,016的公开内容并入而用于所有用途。
本文公开的实施方式涉及降低间隙-填充可流动膜的湿蚀刻速率。
背景技术
半导体电路元件的微型化已经达到在商业规模上制造特征尺寸约10nm的地步。随着尺寸持续变小，如以避免电串扰的介电材料填充电路元件之间的间隙的工艺步骤出现新的挑战。随着元件之间的宽度持续缩小，元件之间的间隙通常变得较高与较窄，这使得间隙填充难以实现不使电介质材料卡住而产生孔洞或不牢缝隙。传统化学气相沉积(CVD)技术通常在已经完全填满间隙之前经历间隙的顶部处的材料过度生长。这可在间隙中产生孔洞或缝隙，其中沉积的介电材料已经过早地由过度生长所切断；此问题有时称为面包块化(breadloafing)。
面包块化问题的一个解决方案已经使用更容易流入间隙的液体前驱物作为电介质起始材料。执行此方案的商业上应用的当前技术被称为旋涂式玻璃(SOG)。最近，已经发展给予可流动特征至由CVD沉积的介电材料的技术。这些技术可沉积可流动前驱物而以多孔材料填充高窄间隙，同时降低产生孔洞或不牢缝隙的发生率。虽然新的可流动CVD技术在以多孔材料(例如，低-k介电材料)填充高窄(即，高-深宽比)间隙中表现显著突破，仍然有需求提高沉积之后的间隙填充材料的密度。
发明内容
描述通过在沉积过程中流动材料进入间隙来降低形成在图案化基板上的多孔膜的湿蚀刻速率的方法。可通过可流动化学气相沉积来沉积膜，在可流动化学气相沉积中，来自气相的前驱物在图案化基板上反应或者由来自液相的前驱物沉积(诸如，旋涂式玻璃(SOG)或旋涂式电介质(SOD))。多孔膜可为进一步包含碳、氧与氮的至少一者的含硅与氢层。在沉积后不久，通过暴露图案化基板至气相水蒸汽的高压力来处理多孔膜。在暴露图案化基板至水蒸汽的高压力之前，多孔膜可经固化或未经固化。处理可降低多孔膜的湿蚀刻速率，特别是沟槽与间隙(多孔膜的“间隙填充”部分)内部的多孔膜部分。扫描电子显微镜已经确认通过本文所述的工序降低或排除孔的数量或尺寸。也已经发现处理降低了例如由介电膜填充的间隙的底部处的蚀刻速率。
本文所述的实施方式包括处理图案化基板上的间隙填充电介质的方法。方法包括在图案化基板上的间隙中形成间隙填充电介质。间隙填充电介质包括孔但除此之外仍填充图案化基板上的间隙。方法进一步包括放置图案化基板进入基板处理腔室的基板处理区域中。方法进一步包括通过暴露间隙填充电介质至分压大于14.7psi的气相H2O来致密化间隙填充电介质以形成致密化的间隙填充电介质。
间隙填充电介质可包括硅与氢。方法可进一步包括在致密化间隙填充电介质之前暴露间隙填充电介质至(UV)-光。方法可进一步包括在致密化间隙填充电介质之前暴露间隙填充电介质至臭氧。方法可进一步包括以HF或缓冲氧化物蚀刻溶液蚀刻间隙填充电介质。图案化基板的温度在间隙填充电介质的致密化过程中可在300℃与700℃之间。基板处理区域中的暴露表面的最低温度可大于220℃。方法可进一步包括在致密化间隙填充电介质之后自基板处理区域移除图案化基板。形成间隙填充电介质可包括在间隙填充电介质开始被沉积于图案化基板上别处之后流动材料进入间隙中。形成间隙填充电介质可包括流动来自液相前驱物的材料至图案化基板上。形成间隙填充电介质可包括流动来自气相前驱物的材料至图案化基板上。在形成间隙填充电介质之后，间隙填充电介质除了硅、碳、氮、氢与氧以外不包含其他元素。
本文所述的实施方式包括填充图案化基板中的沟槽的方法。方法包括形成介电膜于图案化基板上。形成介电膜包括在开始沉积至图案化基板上别处之后流动介电材料进入沟槽中。方法进一步包括放置图案化基板进入基板处理腔室的基板处理区域中。方法进一步包括通过在基板处理区域中的H2O分压下暴露介电材料至气相H2O来致密化沟槽中的介电材料，以形成致密化间隙填充电介质。
基板处理区域中暴露的最冷表面的温度可在180℃与275℃之间。基板处理区域中H2O的分压可在145psi与864psi之间。工艺压力(以psi计)可低于(14.7/760)*10(a-b/(T+c))，其中a＝7.96681、b＝1668.21、c＝228而T是基板处理区域中任何暴露表面的最低温度。T可在100℃与374℃之间。在实施方式中致密化介电材料时没有凝结可形成于基板处理区域中。在根据实施方式暴露介电材料至气相H2O时没有液体H2O可形成于基板处理腔室中。沟槽可为密集沟槽阵列的部分。
额外的实施方式与特征部分提出于下方的描述内容，且部分将在本领域技术人员检验说明书后变得显而易见或可学自实施方式的执行。可通过说明书所述的手段、组合与方法来实现与实现实施方式的特征与优点。
附图说明
可通过参照说明书的剩余部分与附图来实现实施方式的本质与优点的进一步理解。
图1A是描绘在根据实施方式的处理之前的间隙填充电介质的侧视图。
图1B是描绘在根据实施方式的处理之后的间隙填充电介质的侧视图。
图2是在根据实施方式的多种处理之前与之后的湿蚀刻速率的图表。
图3是在根据实施方式的水相图与操作温度与压力中的压力比温度的图表。
图4是描绘根据实施方式的致密化图案化基板上的多孔膜的方法中的挑选步骤的流程图。
图5是描绘根据实施方式的致密化图案化基板上的多孔膜的方法中的挑选步骤的流程图。
图6A显示根据实施方式的基板处理腔室。
图6B显示根据实施方式的基板处理腔室。
图7A显示根据实施方式的基板处理腔室。
图7B显示根据实施方式的气体分配喷头。
图8显示根据实施方式的基板处理系统。
在附图中，相似的部件与/或特征可具有相同的组件符号。再者，可通过在组件符号后标示短划与在相似部件中作为区别的第二符号来区别相同类型的多个部件。若在说明书中仅使用第一个组件符号，描述内容适用于具有相同第一个组件符号(不论第二组件符号)的相似部件的任何一个。
具体实施方式
描述通过在沉积过程中流动材料进入间隙来降低形成在图案化基板上的多孔膜的湿蚀刻速率的方法。可通过可流动化学气相沉积来沉积膜，在可流动化学气相沉积中，来自气相的前驱物在图案化基板上反应或者由来自液相的前驱物沉积(诸如，旋涂式玻璃(SOG)或旋涂式电介质(SOD))。多孔膜可为进一步包含碳、氧与氮的至少一者的含硅与氢层。在沉积后不久，通过暴露图案化基板至气相水蒸汽的高压力来处理多孔膜。在暴露图案化基板至水蒸汽的高压力之前，多孔膜可经固化或未经固化。处理可降低多孔膜的湿蚀刻速率，特别是沟槽与间隙(多孔膜的“间隙填充”部分)内部的多孔膜部分。扫描电子显微镜已经确认通过本文所述的工序降低或排除孔的数量或尺寸。也已经发现处理降低了例如由介电膜填充的间隙的底部处的蚀刻速率。
可流动地形成介电膜而以低-k介电材料填充图案化基板的间隙与沟槽。介电材料可在介电膜的形成过程中流动进入间隙与沟槽中。图1A是描绘根据实施方式在图案化基板101上形成介电膜后的间隙填充电介质111-1与负载过多电介质121-1的侧视图。图1A描述在本文所述的处理之前的间隙填充电介质111-1与负载过多电介质121-1。在本文所述的处理之前，孔112可存在于间隙填充电介质111-1中。孔112可造成间隙填充电介质111-1的远远更高的蚀刻速率与湿蚀刻速率。间隙填充电介质111-1可在远比负载过多电介质121-1高的速率下蚀刻，这在例如再生地使间隙填充电介质111-1成凹状的实例中并不乐见。本文所述的处理的优点是间隙填充电介质111-1的远远较低(且更加可控制)的湿蚀刻速率。
可通过包括可流动沉积技术的多种方法来形成多孔膜。可流动沉积方法通过让多孔膜穿透进入图案化基板101中的间隙中而是有用的。形成过程中流动的介电膜可在间隙填充部分(图1A中的间隙填充电介质111-1)中呈现(100:1)HF稀释水溶液中超过75nm/分的湿蚀刻速率(WERs)。作为比较，对常用的氧化硅而言，热形成氧化硅具有最低的湿蚀刻速率且呈现约3nm/分的湿蚀刻速率。降低可流动地沉积的间隙填充电介质111-1的湿蚀刻速率的传统方法包括UV光处理、臭氧处理与在低于或约为1大气压(≤760Torr，≤14.7psi)的多个压力下暴露至H2O。UV光处理与臭氧处理可降低间隙填充电介质111-1的湿蚀刻速率至50nm/分与75nm/分之间。传统蒸气退火包括在次大气压力下暴露至H2O且同时将基板温度提高至～500℃，且已经发现进一步降低间隙填充电介质111-1的湿蚀刻速率至15与33nm/分之间。
图1B是描绘在根据实施方式的处理之后的间隙填充电介质的侧视图。可完美地工艺集成至多个工艺流程的期望湿蚀刻速率是低于或约为热氧化硅的湿蚀刻速率的两倍。换句话说，本文所述的处理的优点是形成低于或约为热氧化硅的湿蚀刻速率的两倍的间隙填充电介质111-2。热氧化硅的湿蚀刻速率在多种HF溶液(例如，缓冲氧化物蚀刻溶液)中可低于4nm/分。本文所述的处理可产生在HF溶液中在低于8nm/分下蚀刻的间隙填充电介质111-2。本文所述的处理可致密化间隙填充电介质111-1以移除孔112并形成间隙填充电介质111-2(图1B中显示为不具有孔112)。比起图案化基板101的稀疏沟槽与隔离电介质区域而言，密集沟槽阵列(例如，由间隙填充电介质111-1所填充的那些)被致密化至较高的程度。本文所述的数据将适用于密集沟槽阵列，因为密集区域的间隙填充电介质111-2的低湿蚀刻速率提供最主要的优点给广泛的应用。负载过多电介质121-2相较于负载过多电介质121-1也可具有较低的湿蚀刻速率，但乘法因子可低于间隙填充电介质111-2与间隙填充电介质111-1之间的乘法差异。
图2是在根据实施方式的多个处理之前与之后的湿蚀刻速率的图表。利用(100:1)HF蚀刻稀释水溶液来测量沟槽中的蚀刻速率。所有数据以每分钟多少纳米来呈现利用成像技术检测间隙填充电介质111-2的移除速率来测量的间隙填充电介质的湿蚀刻速率。标示“未退火”的湿蚀刻速率代表在UV-处理之后但在执行任何其他处理之前的间隙填充电介质111-2的蚀刻速率。在仅有UV-处理之后的湿蚀刻速率相当地高于“靶材”蚀刻速率，“靶材”蚀刻速率是“热氧化物”湿蚀刻速率的两倍。在1巴水气(14.7psi，Ts＝500C)的额外处理之后，湿蚀刻速率减半但仍高于靶材湿蚀刻速率。也利用UV-处理后跟随有10巴(147psi)与25巴(368psi)H2O处理来形成样本，且这两者数据点造成湿蚀刻速率低于靶材湿蚀刻速率。基板温度在这两者高压力H2O处理过程中再度为500℃。利用UV-处理后跟随有高压氧(O2)处理来产生另一样本，以确定干燥氧气的高压来源是否足够。基板温度再度为500℃且氧气暴露的压力为221psi。自间隙填充电介质121-1转变至间隙填充电介质121-2的机制显然比单纯的高压力的任何氧气来源更加复杂。
图3是根据实施方式的水相图与操作温度与压力中的压力比温度的图表。图表可被用来避免本文所述的工艺过程中的凝结。凝结可形成于用于在暴露图案化基板至高压水气(H2O)时容纳图案化基板的基板处理区域的表面上。由于凝结可造成基板处理腔室的硬件的过早劣化并可造成水滴形成或落至图案化基板上，半导体工艺中并不乐见凝结。自图案化基板蒸发的水可留下降低产率的非挥发性残余物。降低或排除基板处理区域中的凝结是本文所述的工艺的优点。
若没有腔室的部分低于工艺压力下的水凝结温度的话可避免凝结。传统基板处理腔室可称为“冷壁式”腔室，因为形成真空密封的壁在图案化基板的处理过程中接近室温。图3中的曲线是水相图的凝结曲线。曲线开始于0℃接近0.46psi。曲线的斜率持续提高，以致凝结所需的压力在温度朝向接近374℃与3200psi的临界点提高时快速地增加。基板处理区域的最冷暴露内部表面的温度是用来计算在可能发生凝结之前所允许的最大压力。温度并非必然(且将很少地)为图案化基板的温度。以虚线组的形式在图3中显示少数相关实例。若基板处理区域中最冷的暴露表面是220℃的话，处理过程中基板处理区域中的最高压力应低于338psi。若暴露至基板处理区域的最冷表面是230℃的话，基板处理区域中的最高压力应低于408psi。若暴露至基板处理区域的最冷表面是260℃的话，基板处理区域中的最高压力应低于683psi。可颠倒这些关系以实现靶材压力以符合关于致密化与期望湿蚀刻速率实现的工艺目标。举例而言，基板处理区域中的最冷暴露表面的温度应维持在高于230℃以在400psi下执行本文所述的处理。
一般而言，可通过在较高工艺压力下执行本文所述的处理来提高间隙填充电介质111-2的密度并降低间隙填充电介质111-2的湿蚀刻速率。然而，图案化基板101必须能够以具成本效应方式进入与离开基板处理区域。现成有可容许相当高到进入200℃温度的多种操作温度的O形环。可通过以可取得的可重复使用的密封O形环平衡低湿蚀刻速率来实现某些期望的操作范围。根据本文所述的处理过程实施方式，基板处理区域中暴露的最冷表面的温度可在180℃与275℃之间、220℃与260℃之间、225℃与255℃之间或者230℃与250℃之间。在处理过程实施方式中，基板处理区域中的压力可在145psi与864psi之间、339psi与684psi之间、372psi与630psi之间或者408psi与580psi之间。工艺压力(以psi计)可低于数值(14.7/760)*10(a-b/(T+c))，其中a＝7.96681、b＝1668.21、c＝228而T是在摄氏中测量在100℃与374℃之间的基板处理区域中任何暴露表面的最低温度。
在本文所述处理过程实施方式中，基板可为基板处理区域内部暴露表面上的最高温度位置。基板温度可被维持在提高的温度下以提高间隙填充电介质的致密化。处理过程的基板温度可被维持在低的足够温度下以留在某些工艺流程与靶材装置相关的“热封套”允许的温度中。已经发现水气(H2O)促进在较低温度下的操作并因此留在热封套中。在实施方式中，处理过程的基板温度可在300℃与700℃之间、350℃与600℃之间或者400℃与550℃之间。这些高到足以允许孔渗出膜外但不高到挑战线路前端(FEOL)处理热预算的程度。在实施方式中，基板处理区域可在250℃与550℃之间、300℃与500℃之间或者350℃与450℃之间。后方温度可用来避免挑战线路后端(BEOL)处理的热预算。
现在参照图4以更佳地了解与理解实施方式，图4是描绘根据实施方式致密化图案化基板上的多孔膜的方法401中挑选步骤的流程图。在操作410中将多孔含硅与氢膜初步地形成于图案化基板上。可接着将图案化基板放置于基板处理区域中。在选择性操作420过程中以紫外线(UV)光照射图案化基板。根据实施方式，由于本文所述的高压处理的效力，传统处理选项(如照射紫外线光于图案化基板上、暴露图案化基板至臭氧(O3)与在14.7psi下或低于14.7psi在蒸气(H2O)中退火图案化基板)不包含于工艺中。在某些实施方式中，在随后超过14.7psi的压力下暴露至H2O之前，可使用臭氧固化或同时臭氧与UV固化处理。在操作430中在大于14.7psi(760托)的工艺压力下暴露图案化基板至H2O。在操作440中将基板处理腔室中的基板处理区域的边界所有暴露内部表面维持在大于220℃并保持压力低于338psi以避免在基板处理区域内部形成凝结。在操作450中在暴露至高压H2O的过程中将基板温度维持在300℃与500℃之间。在操作460中自基板处理区域移除图案化基板。根据实施方式，操作430、440与450可同时发生。在各个、任何或所有的操作430、440与450过程中，基板处理区域可缺乏等离子体或不具等离子体。
在操作410中，可通过诸如旋涂式玻璃(SOG)、旋涂式电介质(SOD)的多种方法或通过化学气相沉积(CVD)来沉积多孔膜。多孔膜可在初步沉积后流动，这有助于填充图案化基板上的窄间隙。多孔膜可被称为可流动的多孔膜，并可具有在固化后测量的低介电常数(低-k)。在根据实施方式的完成装置的沟槽中，低-k介电膜可具有2.2与3.0之间的介电常数。在实施方式中，多孔膜包括硅与氢，并可为S-C-H膜、Si-N-H膜、Si-O-H膜、Si-C-N-H膜、Si-O-C-H膜或Si-O-N-H膜。根据实施方式，多孔膜可包括硅、碳与氢或由硅、碳与氢所构成。根据实施方式，多孔膜可包括硅、氮与氢或由硅、氮与氢所构成。根据实施方式，多孔膜可包括硅、氧与氢或由硅、氧与氢所构成。根据实施方式，多孔膜可包括硅、碳、氮与氢或由硅、碳、氮与氢所构成。根据实施方式，多孔膜可包括硅、碳、氧与氢或由硅、碳、氧与氢所构成。根据实施方式，多孔膜可包括硅、氧、氮与氢或由硅、氧、氮与氢所构成。
在除了来自UV光的离子化以外的实施方式中的选择性操作420过程中，基板处理区域也可缺乏等离子体或不具等离子体。利用本文所述的技术填充的间隙(例如，过孔与沟槽)可具有的高度与宽度界定高度比宽度(即，H/W)的深宽比(AR)明显大于1：1(诸如，大于5：1、大于6：1、大于8：1、大于10：1、或者大于12：1)。根据实施方式，在多个实例中高AR是因为低于32nm、低于28nm、低于22nm或者低于16nm的小间隙宽度。在实施方式中，本文界定的密集沟槽阵列具有至少五个沟槽与相邻者分隔小于沟槽宽度的5或3倍。根据实施方式，高度可大于100nm、大于150nm、大于250nm或大于0.5μm。本文将使用“顶”与“上”来描述自基板平面垂直地远离并进一步在垂直方向中离开基板的质量中心的部分/方向。将使用“垂直的”来描述对齐于朝向“顶”的“上”方向中的物品。可应用涵义现在将会清楚的其他相似词汇(诸如“高度”与“宽度”)。
现在参照图5，图5是描绘根据实施方式致密化图案化基板上的多孔膜的方法501中挑选步骤的流程图。在操作510中通过流动材料进入图案化基板上的密集沟槽来形成多孔间隙填充电介质。接着在操作520中可选择性地将图案化基板传送并放置于基板处理区域中。在操作530中，将基板处理区域的所有暴露内部表面加热至230℃或更高。在操作540中也将图案化基板加热至230℃或更高。在操作550中流动H2O进入基板处理区域中以实现大于14.7psi的分压。在操作560中通过暴露至高压的H2O来致密化多孔间隙填充电介质。自基板处理区域移除H2O(操作570)并接着排空腔室以移除图案化基板(操作580)。在实施方式中，基板处理区域可如同前述般在操作550与/或560过程中不具有等离子体。根据实施方式，基板处理区域在本文所述的所有操作过程中不具有等离子体。
图6A显示根据实施方式配置为暴露图案化基板(诸如，605-1、605-3与605-5)至高分压的H2O的基板处理腔室。图标在放置图案化基板605进入基板处理区域中之前的基板处理腔室。将图案化基板605负载至固定至腔室凸缘601的基板支撑件603上。图示接触于腔室凸缘601中的O形环槽的未压缩O形环611。O形环可为KalrezTM或VitonTM以确保高温兼容性。在实施方式中，O形环611仍可能无法容忍用于图案化基板605的温度。在基板处理过程中，O形环611与腔室凸缘601相较于基板605可处于较低温度。图6A也显示腔室顶602与围绕腔室顶602的加热器621。
图6B显示根据实施方式配置为暴露图案化基板605至高分压的H2O的基板处理腔室。图6B显示基板处理腔室经组装以致O形环611被压缩以形成腔室凸缘601与腔室顶602之间的密封。一旦O形环611被压缩，基板处理区域是腔室凸缘601与腔室顶602中封围的空间。图案化基板605存在于基板处理区域中。加热器621可为电阻式加热器元件并可更密集地缠绕腔室顶602的顶部附近以优先地加热基板605同时允许腔室顶602的底部保持较冷。腔室凸缘601可为基板处理区域中暴露的最冷部分以保持O形环611处于制造商指定的热操作界限中。举例而言，腔室顶602的底部部分、O形环611与腔室凸缘601可为基板处理区域中的最冷暴露表面并可在基板处理过程中先前指定的温度范围中(例如，如图所示的230℃下)。腔室顶602的顶部部分可接近500℃(如图所示)以维持处理过程中图案化基板605的较高温度。较低的温度可用于线路后端(BEOL)基板处理。先前已经给过图案化基板的处理温度范围并为了简洁将不在此重复。
对于本文所述的所有实例而言，自形成多孔膜于图案化基板的操作至暴露图案化基板至含氢前驱物与以UV光照射图案化基板或在利用本文所述的方法致密化之前暴露图案化基板至臭氧的操作，图案化基板可不暴露于外部大气压(半导体处理主框架或腔室外的清洁室的大气压)。
根据实施方式，任何或所有的本文所述沉积方法可在沉积过程中具有低电子温度于基板处理区域中以确保在多孔膜中深处的有益化学反应。可利用基板处理区域中的Langmuir探针测量电子温度。在实施方式中，电子温度可低于0.5eV、低于0.45eV、低于0.4eV或者低于0.35eV。介绍替代术语，可将基板处理区域在本文描述成在本文所述的沉积工艺过程中“不具有等离子体”。“不具有等离子体”并不必然意指区域缺少等离子体。等离子体区域中产生的离子化物种与自由电子可在非常小浓度下移动经过隔板(喷头)中的孔(间隙)。腔室等离子体区域中的等离子体边界难以界定并可能通过喷头中的间隙侵犯基板处理区域。再者，可在基板处理区域中产生低密度的等离子体而不消除本文所述的沉积工艺的期望特征。使等离子体具有比激发等离子体排出物产生过程中的腔室等离子体区域远远较低强度的离子密度的所有原因并不偏离本文所用的“不具有等离子体”的范围。
图7A是根据实施方式的基板处理腔室1101。远程等离子体系统(RPS)1110可处理稍后移动经过气体入口组件1111的气体。可在气体入口组件1111中看见两个不同的气体供应通道。第一通道1112携带通过远程等离子体系统(RPS)1110的气体，而第二通道1113绕过RPS 1110。在实施方式中，第一通道1112可用于工艺气体而第二通道1113可用于处理气体。图示以绝缘环1124在盖(或传导性顶部部分)1121与穿孔隔板1153之间，这允许相对于穿孔隔板1153施加AC电位至盖1121。工艺气体移动经过第一通道1112进入腔室等离子体区域1120中，并可由腔室等离子体区域1120单独或搭配RPS 1110中的等离子体所激发。可在本文中将腔室等离子体区域1120与/或RPS 1110的组合称为远程等离子体系统。穿孔隔板(也称为喷头)1153分隔腔室等离子体区域1120与喷头1153下方的基板处理区域1170。喷头1153允许等离子体存在于腔室等离子体区域1120中以避免直接激发基板处理区域1170中的气体，同时仍允许激发的物种(等离子体排出物)自腔室等离子体区域1120移动进入基板处理区域1170中。
喷头1153配置于腔室等离子体区域1120与基板处理区域1170之间，并允许腔室等离子体区域1120中产生的等离子体排出物(前驱物或其他气体的激发衍生物)通过横跨板的厚度的多个通孔1156。喷头1153也具有一个或多个中空空间1151，中空空间1151填充有蒸汽或气体(例如，含硅与碳前驱物)形式的前驱物(例如，TSA)，且通过小孔1155进入基板处理区域1170而非直接进入腔室等离子体区域1120中。
在图示实施方式中，喷头1153可分散(经由通孔1156)包含由腔室等离子体区域1120中的等离子体激发的工艺气体的等离子体排出物的工艺气体。可流动含氮前驱物(例如，NH3)通过RPS 1110以在产生的等离子体排出物碰到TSA时形成Si-N-H膜。前驱物可经选择以形成本文通过化学气相沉积处理的多个膜。可使用其他技术以不使用化学气相沉积来形成多孔膜(例如，SOD或SOG)。工艺气体也可包括载气，诸如氦、氩、氮(N2)等等。第二通道1113也可输送工艺气体与/或载气、与/或用于自生长或刚沉积膜移除不欲成分的膜-处理或固化气体。等离子体排出物可包括工艺气体的离子化或中性衍生物，并也可在本文中提及导入工艺气体的原子组成时被称为自由基-氧前驱物。
图7B是根据实施方式用于处理腔室的喷头1153的底视图。喷头1153对应于图7A中所示的喷头。通孔1156描绘成在喷头1153的底部上的较大内径(ID)与在顶部处的较小ID。小孔1155实质上均匀地(甚至在通孔1156之间)分散于喷头的表面上，这有助于提供更均匀的混合。
当通过喷头1153中的通孔1156抵达的等离子体排出物与源自中空空间1151通过小孔1155抵达的含硅与碳前驱物结合时，在由基板处理区域1170中的基座(未图示)支撑的基板上产生示范性膜。虽然基板处理区域1170可经装设以支持其他工艺(例如，固化)所用的等离子体，但在示范膜生长过程中不存在有等离子体。基座可配置为冷却或加热支撑的基板以维持相当低温(自室温至约120℃)。
可在喷头1153上方的腔室等离子体区域1120或喷头1153下方的基板处理区域1170任一者中点燃等离子体。等离子体存在于腔室等离子体区域1120中以自流入的未激发前驱物产生自由基前驱物。在沉积过程中，在处理腔室的传导性顶部部分1121与喷头1153之间施加通常在射频(RF)范围中的AC电压，以在腔室等离子体区域1120中点燃等离子体。RF功率供应器产生13.56MHz的高RF频率但也可单独或搭配13.56MHz频率产生其他频率。示范性RF频率包括例如2.4GHz的微波频率。在实施方式中，在可流动膜的沉积过程中，远程等离子体功率可大于或约为1000瓦、大于或约为2000瓦、大于或约为3000瓦或者大于或约为4000瓦。基板处理系统由系统控制器所控制。可利用由系统控制器所执行的计算机程序产品来实施在基板上沉积膜堆叠的工艺。
图8显示根据实施方式沉积与致密化膜的示范性处理系统2101。FOUP(前开式标准舱)2102由机器人臂2104供应基板进入低压固持区域2106中。第二机器人臂2110可被用来自固持区域2106传送基板晶片至基板处理腔室2108a-f与回来。
基板处理腔室2108a-f可配置为沉积或在沉积层上执行多个处理。在一个配置中，两对处理腔室(例如，2108c-d与2108e-f)可被用来沉积可流动介电材料于基板上，而第三对处理腔室(例如，2108a-b)可被用来利用紫外光或电子束照射来固化介电材料。
本文所用的“基板”可为上方有层形成或没有层形成的支撑基板。支撑基板可为绝缘体或多种掺杂浓度与分布的半导体，并可例如为用于制造集成电路的半导体基板类型。词汇“前驱物”被用来代表参与反应中以自表面移除材料或沉积材料至表面上任一者的任何工艺气体或液体。可用液体前驱物或气相前驱物来输送前驱物。“激发状态”下的气体描述其中有至少某些气体分子处于震荡激发、分解与/或离子化状态的气体。气体(或前驱物)可为两个或多个气体(或前驱物)的组合。“自由基前驱物”被用来描述参与反应中以自表面移除材料或沉积材料与表面上任一者的等离子体排出物(离开等离子体的激发状态下的气体)。词汇“惰性气体”指的是在蚀刻膜或被并入膜中时不形成化学键的任何气体。示范性惰性气体包括稀有气体，但可包括其他气体只要当(典型上)微量的其他气体陷于膜中时没有形成化学键即可。
通篇应用的词汇“间隙”并无暗示蚀刻的几何形状具有大水平式深宽比。自表面上方来看，间隙可呈现圆形、椭圆形、多角形、矩形或多个其他形状。“沟槽”是长间隙(例如，具有大于5或大于10的长度比宽度比)。沟槽可为围绕材料岛的壕沟形状，沟槽的深宽比是壕沟的长度或周长除以壕沟的宽度。词汇“过孔”被用来代表低深宽比间隙(如自上方所看)，过孔可填充有金属以形成垂直电连接或不经填充。
已经描述多种实施方式，本领域技术人员将可理解可在不背离实施方式的精神下使用多个修饰、替代构造与等效物。此外，已经未描述多个已知工艺与元件以避免不必要地模糊实施方式。因此，上方描述内容不应被视为限制权利要求的范围。
当提供数值范围时，除非内文清楚地另有要求，将可理解此还明确地公开范围的上限与下限之间的各个中间数值至下限单位的十分之一。包含了标明范围中任何标明数值或中间数值与标明范围中任何其他标明或中间数值之间的各个较小范围。这些较小范围的上限与下限可独立地包含或排除于范围中，且较小范围中包含任一限值或两者限值或不包含任一限值的各个范围也包含于所公开的实施方式中，受限于标明范围中的任何明确排除限值。当标明范围包括一个或两个限值，也包含了排除那些包含限值的任一者或两者的范围。
除非内文清楚地另有要求，否则本文与随附权利要求中所用的单数形式“一”与“该”包括多个参照物。因此，举例而言，提及“一工艺”包括多个上述工艺，而提及“该前驱物”包括提及一个或多个前驱物及本领域技术人员已知的等效物等等。
再者，词汇“包括”与“包含”当用于本说明书与后续申请权利要求中时意图详述所称特征、整数、部件或步骤的存在，但并不妨碍一个或更多个其他特征、整数、部件、步骤、行为或群组的存在或添加。

Claims (15)

1.一种处理图案化基板上的间隙填充电介质的方法，所述方法包括以下步骤：
形成间隙填充电介质于所述图案化基板上的间隙中，其中所述间隙填充电介质包括孔但除此之外仍填充所述图案化基板上的所述间隙；
放置所述图案化基板进入基板处理腔室的基板处理区域中；和
通过暴露所述间隙填充电介质至分压大于14.7psi的气相H2O来致密化所述间隙填充电介质，以形成致密化的间隙填充电介质。
2.如权利要求1所述的方法，其中所述间隙填充电介质包括硅与氢。
3.如权利要求1所述的方法，进一步包括以下步骤：在致密化所述间隙填充电介质之前暴露所述间隙填充电介质至UV-光。
4.如权利要求1所述的方法，进一步包括以下步骤：以HF或缓冲氧化物蚀刻溶液蚀刻所述间隙填充电介质。
5.如权利要求1所述的方法，其中所述图案化基板的温度在所述间隙填充电介质的致密化过程中为在300℃与700℃之间。
6.如权利要求1所述的方法，其中所述基板处理区域中的暴露表面的最低温度为大于180℃。
7.如权利要求1所述的方法，进一步包括以下步骤：在致密化所述间隙填充电介质之后自所述基板处理区域移除所述图案化基板。
8.如权利要求1所述的方法，其中形成所述间隙填充电介质的步骤包括在所述间隙填充电介质开始被沉积于所述图案化基板上别处之后流动材料进入所述间隙中。
9.如权利要求1所述的方法，其中形成所述间隙填充电介质的步骤包括自液相前驱物流动材料至所述图案化基板上。
10.如权利要求1所述的方法，其中在形成所述间隙填充电介质之后所述间隙填充电介质除了硅、碳、氮、氢与氧以外不包含其他元素。
11.一种填充图案化基板中的沟槽的方法，所述方法包括以下步骤：
形成介电膜于所述图案化基板上，其中形成所述介电膜的步骤包括在开始沉积至所述图案化基板上别处之后流动介电材料进入所述沟槽中；和
放置所述图案化基板进入基板处理腔室的基板处理区域中；和
通过在所述基板处理区域中的H2O分压下暴露所述介电材料至气相H2O来致密化所述沟槽中的所述介电材料，以形成致密化的间隙填充电介质。
12.如权利要求11所述的方法，其中所述基板处理区域中的最冷暴露表面的温度为在180℃与275℃之间。
13.如权利要求11所述的方法，其中所述基板处理区域中所述H2O分压为在145psi与864psi之间。
14.如权利要求11所述的方法，其中工艺压力(以psi计)为低于(14.7/760)*10(a -b/(T+c))，其中a＝7.96681、b＝1668.21、c＝228而T为所述基板处理区域中的任何暴露表面的最低温度，且其中T为在100℃与374℃之间。
15.如权利要求11所述的方法，其中在致密化所述介电材料时没有凝结形成于所述基板处理区域中。
CN201780066416.5A 2016-11-01 2017-10-23 高压退火及降低湿蚀刻速率 Active CN109923660B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662415757P 2016-11-01 2016-11-01
US62/415,757 2016-11-01
US15/360,016 US10062561B2 (en) 2016-11-01 2016-11-23 High-pressure annealing and reducing wet etch rates
US15/360,016 2016-11-23
PCT/US2017/057911 WO2018085072A1 (en) 2016-11-01 2017-10-23 High-pressure annealing and reducing wet etch rates

Publications (2)

Publication Number Publication Date
CN109923660A true CN109923660A (zh) 2019-06-21
CN109923660B CN109923660B (zh) 2023-05-05

Family

ID=62020540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780066416.5A Active CN109923660B (zh) 2016-11-01 2017-10-23 高压退火及降低湿蚀刻速率

Country Status (5)

Country Link
US (1) US10062561B2 (zh)
JP (1) JP7048596B2 (zh)
CN (1) CN109923660B (zh)
TW (1) TWI743242B (zh)
WO (1) WO2018085072A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019213001A1 (en) * 2018-05-04 2019-11-07 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Implanted dopant activation for wide bandgap semiconductor electronics
US11037781B2 (en) * 2018-06-29 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for high pressure anneal

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077477A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Surface treatment of C-doped Si02 film to enhance film stability during 02 ashing
JP2001189275A (ja) * 1999-12-27 2001-07-10 Sony Corp 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2003068757A (ja) * 2001-08-30 2003-03-07 Sony Corp アクティブマトリクス基板及びその製造方法
JP2005229028A (ja) * 2004-02-16 2005-08-25 Ishikawajima Harima Heavy Ind Co Ltd 半導体装置の製造方法
JP2008124517A (ja) * 2008-02-15 2008-05-29 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US20090104755A1 (en) * 2007-10-22 2009-04-23 Applied Materials, Inc. High quality silicon oxide films by remote plasma cvd from disilane precursors
TW201203315A (en) * 2010-04-12 2012-01-16 Applied Materials Inc Preferential dielectric gapfill
CN102668061A (zh) * 2009-10-05 2012-09-12 应用材料公司 后平坦化致密化
JP2012204777A (ja) * 2011-03-28 2012-10-22 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2013065885A (ja) * 2007-10-22 2013-04-11 Applied Materials Inc トレンチ内に誘電層を形成する方法
US20130230987A1 (en) * 2012-03-05 2013-09-05 Nerissa Draeger Flowable oxide film with tunable wet etch rate
US20150118863A1 (en) * 2013-10-25 2015-04-30 Lam Research Corporation Methods and apparatus for forming flowable dielectric films having low porosity

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
JP5211645B2 (ja) 2007-11-01 2013-06-12 大日本印刷株式会社 薄膜トランジスタ基板及びその製造方法
JPWO2013065771A1 (ja) 2011-11-01 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
US8871656B2 (en) * 2012-03-05 2014-10-28 Applied Materials, Inc. Flowable films using alternative silicon precursors
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9343293B2 (en) 2013-04-04 2016-05-17 Applied Materials, Inc. Flowable silicon—carbon—oxygen layers for semiconductor processing
US20140329027A1 (en) 2013-05-02 2014-11-06 Applied Materials, Inc. Low temperature flowable curing for stress accommodation
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
JP6104785B2 (ja) 2013-12-09 2017-03-29 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9362107B2 (en) 2014-09-30 2016-06-07 Applied Materials, Inc. Flowable low-k dielectric gapfill treatment

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077477A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Surface treatment of C-doped Si02 film to enhance film stability during 02 ashing
JP2001189275A (ja) * 1999-12-27 2001-07-10 Sony Corp 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2003068757A (ja) * 2001-08-30 2003-03-07 Sony Corp アクティブマトリクス基板及びその製造方法
JP2005229028A (ja) * 2004-02-16 2005-08-25 Ishikawajima Harima Heavy Ind Co Ltd 半導体装置の製造方法
US20090104755A1 (en) * 2007-10-22 2009-04-23 Applied Materials, Inc. High quality silicon oxide films by remote plasma cvd from disilane precursors
JP2013065885A (ja) * 2007-10-22 2013-04-11 Applied Materials Inc トレンチ内に誘電層を形成する方法
JP2008124517A (ja) * 2008-02-15 2008-05-29 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
CN102668061A (zh) * 2009-10-05 2012-09-12 应用材料公司 后平坦化致密化
TW201203315A (en) * 2010-04-12 2012-01-16 Applied Materials Inc Preferential dielectric gapfill
JP2012204777A (ja) * 2011-03-28 2012-10-22 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US20130230987A1 (en) * 2012-03-05 2013-09-05 Nerissa Draeger Flowable oxide film with tunable wet etch rate
US20150118863A1 (en) * 2013-10-25 2015-04-30 Lam Research Corporation Methods and apparatus for forming flowable dielectric films having low porosity

Also Published As

Publication number Publication date
TWI743242B (zh) 2021-10-21
JP2019534566A (ja) 2019-11-28
US20180122630A1 (en) 2018-05-03
TW201829821A (zh) 2018-08-16
JP7048596B2 (ja) 2022-04-05
WO2018085072A1 (en) 2018-05-11
CN109923660B (zh) 2023-05-05
US10062561B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
US9837284B2 (en) Oxide etch selectivity enhancement
US9378969B2 (en) Low temperature gas-phase carbon removal
US9406523B2 (en) Highly selective doped oxide removal method
US9496167B2 (en) Integrated bit-line airgap formation and gate stack post clean
KR102586618B1 (ko) 고 종횡비 비아들의 세정
US9165786B1 (en) Integrated oxide and nitride recess for better channel contact in 3D architectures
US9378978B2 (en) Integrated oxide recess and floating gate fin trimming
KR102439785B1 (ko) 무-할로겐 기상 실리콘 에칭
US9202708B1 (en) Doped silicon oxide etch
US20180025900A1 (en) Alkali metal and alkali earth metal reduction
US20150371865A1 (en) High selectivity gas phase silicon nitride removal
TWI463566B (zh) 低溫氧化矽轉換
US20160042968A1 (en) Integrated oxide and si etch for 3d cell channel mobility improvements
KR20210049975A (ko) 고종횡비 구조들을 위한 제거 방법들
TW201133623A (en) Post-planarization densification
TWI555086B (zh) Deposit removal method
TW201017753A (en) Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
WO2020217266A1 (ja) プラズマ処理方法およびプラズマ処理装置
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
CN109923660A (zh) 高压退火及降低湿蚀刻速率
US10283324B1 (en) Oxygen treatment for nitride etching
US10128086B1 (en) Silicon pretreatment for nitride removal
CN107851558A (zh) 以uv辅助方式将材料注入多孔膜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant