KR100737911B1 - 저온 다결정 실리콘형 박막 트랜지스터 제조 방법 - Google Patents

저온 다결정 실리콘형 박막 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR100737911B1
KR100737911B1 KR1020010004810A KR20010004810A KR100737911B1 KR 100737911 B1 KR100737911 B1 KR 100737911B1 KR 1020010004810 A KR1020010004810 A KR 1020010004810A KR 20010004810 A KR20010004810 A KR 20010004810A KR 100737911 B1 KR100737911 B1 KR 100737911B1
Authority
KR
South Korea
Prior art keywords
film
silicon
forming
polycrystalline silicon
polycrystalline
Prior art date
Application number
KR1020010004810A
Other languages
English (en)
Other versions
KR20020064123A (ko
Inventor
노남석
김봉주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010004810A priority Critical patent/KR100737911B1/ko
Publication of KR20020064123A publication Critical patent/KR20020064123A/ko
Application granted granted Critical
Publication of KR100737911B1 publication Critical patent/KR100737911B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 저온 다결정 실리콘형 박막트랜지스터 제조 방법에 관한 것으로, 글래스 기판에 실리콘 예비막을 형성하는 단계, 오존수 및 아노드수 중 적어도 하나를 상기 실리콘 예비막에 작용시켜 상기 실리콘 예비막에 산소를 함유시키는 단계 및 상기 실리콘 예비막의 다결정 실리콘화를 실시하는 단계를 포함한다. 본 발명에 따르면 박막트랜지스터에서 전하 캐리어의 이동도가 향상되면서 안정적이 되고 트랜지스터 동작 기능이 향상된다.

Description

저온 다결정 실리콘형 박막 트랜지스터 제조 방법 {A Method of Forming A Low Temperature Polycrystaline Silicon Type TFT}
도1 내지 도4는 본 발명의 일 실시예에 따른 저온 다결정 실리콘형 박막트랜지스터의 형성 방법을 나타내는 공정 단면도;
※도면의 주요 부분에 대한 부호의 설명
10: 글래스 기판 11: 버퍼(buffer)막
13,13': 아몰퍼스 실리콘막 15: 다결정 실리콘막
17: 게이트 절연막 19: 게이트 전극
21: 절연막 23: 소오스/드레인 전극
본 발명은 저온 다결정 실리콘형 박막트랜지스터 제조 방법에 관한 것으로서, 보다 상세하게는 전하 캐리어의 이동도를 높일 수 있는 다결정 실리콘형 박막트랜지스터 제조 방법에 관한 것이다.
일반적으로 액정표시장치는 두 장의 기판 사이에 액정을 주입하고 기판의 내측에 형성된 두 전극에 전압을 인가하여 사이에 존재하는 액정의 배열을 조절함으 로써 기판에 부착되는 편광판과의 관계에서 빛을 투과시키거나 차단시키는 원리를 이용한 것이다. 그리고, 박막트랜지스터 액정표시장치는 표시장치의 화면를 이루는 개개 화소의 전극을 비선형 소자인 트랜지스터를 이용하여 조절하는 것으로 이때 트랜지스터는 반도체 박막을 이용하여 유리기판상에 형성된다.
박막트랜지스터 액정표시장치는 사용되는 반도체 박막의 특성에 따라 아몰퍼스 실리콘 타입과 다결정 실리콘 타입으로 크게 나눌 수 있다. 아몰퍼스 실리콘의 경우 낮은 온도에서 CVD를 이용하여 형성할 수 있으므로 유리기판을 이용하는 LCD의 특성상 유리한 점이 있다. 그러나 아몰퍼스 실리콘의 경우 전하 캐리어의 이동도(mobility)가 낮아서 빠른 동작특성을 요하는 구동회로의 트랜지스터 소자를 형성하는 용도로는 적합하지 않다. 따라서, 액정표시장치의 구동을 위한 IC(Integrated Circuit)는 별도로 제작하여 액정표시장치의 판넬 주변부에 부착하여 사용해야 한다.
한편, 다결정 실리콘은 아몰퍼스 실리콘에 비해 전하 캐리어의 이동도가 훨씬 크고 따라서 구동회로용 IC를 제작하기 위해서도 사용할 수 있다. 그러므로 일련의 공정을 통해 동일 유리기판에 화소전극을 위한 박막트랜지스터 소자와 구동회로용 박막트랜지스터 소자를 함께 형성하여 공정의 비용을 절감하고 장치의 소비전력을 낮출 수 있도록 한다.
그러나, 다결정 실리콘을 사용하는 경우, 글래스 기판은 고온에 매우 취약하므로 글래스 기판에 다결정 실리콘 박막을 형성하기 위해서는 먼저 아몰퍼스 실리콘 박막을 저온 CVD 공정을 통해 형성하고 여기에 레이저 광선을 부분적으로 조사 하면서 스캐닝하는 등의 결정화를 위한 부가 공정이 필요하다.
또한, 구동 회로의 박막트랜지스터는 대개 P형 트랜지스터와 N형 트랜지스터를 동시에 형성하므로 두 가지 형태의 트랜지스터를 형성하기 위한 포토리소그래피 공정의 수를 늘리게 되므로 액정표시장치용 다결정 실리콘형 박막트랜지스터의 제조는 그만큼 어렵게 된다.
한편으로, 다결정 실리콘형 박막트랜지스터는 단결정 위에 형성되는 트랜지스터에 비해서는 다결정 실리콘 내의 결정 구역간 경계와 다결정 실리콘과 게이트 절연막 사이의 계면에 많은 결정 결함(defect)을 가지고 있다. 그리고 이들 결정 결함은 다결정 실리콘 내에서의 캐리어의 이동도를 낮추어 트랜지스터의 성능 향상에 장애가 되고 있다. 저온 다결정 실리콘형 박막트랜지스터의 성능을 개선하고 액정표시장치의 성능에 대한 요구에 부응하기 위해 이들 결정 결함의 문제를 해결하는 방법이 요청되고 있다.
결정 결함은 결정 내에서 원소가 규칙적인 결합을 이루고 있는 가운데 규칙성이 깨어진 부분이며, 결정이 연속되지 못하는 단면 부분에도 원소가 결정 구조를 가지기 위해 결합해야할 다른 원소가 없기 때문에 결함이 생기게 된다. 이들 부분에서는 구성 원소에서 결합에 사용되지 못한 여분의 최외각 전자가 있어 전하 캐리어가 이동할 때 캐리어와 결합하려는 경향을 가지므로 전하 캐리어의 이동을 방해하는 역할을 하여 전체적인 전하 캐리어의 이동도를 낮추고 따라서 당해 물질의 전도성을 낮추는 역할을 한다.
종래의 다결정 실리콘형 박막트랜지스터를 제조하는 경우에는 이러한 결정 결함을 치유하여 다결정 실리콘층의 전도성을 향상시키고 트랜지스터의 성능을 개선하기 위해 다결정 실리콘에 수소를 함유시키는 방법을 사용하였다. 이들 수소는 결정 내의 결함 부분에서 결합을 이루지 못한 여분의 전자와 결합할 전자를 제공함으로써 결함 부분의 결정 구성 원소의 여분의 최외각 전자가 전하 캐리어와 결합하여 전기 이동도(field effective mobility)를 낮추는 것을 억제하였다.
그러나, 다결정 실리콘형 박막트랜지스터를 제조하는 과정에서 결함 치유용으로 다결정 실리콘에 수소를 함유시키는 경우에는 수소와 실리콘의 결합 에너지가 낮기 때문에 아몰퍼스 실리콘막을 다결정 실리콘화 시키는 과정에서의 300℃ 정도의 온도에서도 결함부 실리콘 원자에 결합된 수소가 열에 의해 해리되어 결정 결함에 대한 치유 효과를 충분히 거둘 수 없었다. 특히, 장시간을 사용하는 경우에는 발생 열에 의해 실리콘 원소에 탈수소화가 이루어질 확률이 높은 것으로 알려져 있다. (I.W. Wu, W.B. Jackoson, T.Y. Huang, A.G. Lewis and A. Ciang, "Mechanism of device degradation in n- and p-channel TFTs by electrical stressing", IEEE Electron Device Lett, vol.12, p.181, Apr. 1991 : I.W. Wu, W.B. Jackoson, T.Y. Huang, A.G. Lewis and A. Ciang, "Passivation kinetics of two types of defecs in polysilicon TFT by plasma hydrogenation", IEEE Electron Device Lett, vol.11, p.167, Apr. 1990)
본 발명은 저온 다결정 실리콘형 박막트랜지스터를 제조함에 있어서 트랜지스터의 성능 개선에 한계로 작용하던, 결정 구역간의 혹은 다른 물질과의 계면에 있는 결정 결함을 줄여 액정표시장치의 품질을 개선할 수 있도록 하는 새로운 저온 다결정 실리콘형 박막트랜지스터 제조 방법을 제공하는 것을 목적으로 한다.
상술한 본 발명의 목적을 달성하기 위한 저온 다결정 박막트랜지스터 제조방법은 글래스 기판에 실리콘 예비막을 형성하는 단계, 오존수 및 아노드(anode)수 중 적어도 하나를 상기 실리콘 예비막에 작용시켜 상기 실리콘 예비막에 산소를 함유시키는 단계 및 상기 실리콘 예비막의 다결정 실리콘화를 실시하는 단계를 포함하는 것을 특징으로 한다.
통상, 트랜지스터 특성에 가장 큰 영향을 주는 것으로 채널의 반도체층과 게이트 절연막 사이의 계면 상태를 들 수 있다. 메모리와 같은 반도체 장치의 경우 활성영역의 표면을 고온에서 열산화하여 반도체층과 게이트 절연막 사이에 결정 결함이 적어진다. 그러나 액정표시장치는 유리 기판을 사용하므로 열산화막 형성은 불가능하고, 반도체 표면에 미리 결함을 줄이는 것이 필요하다. 따라서 반도체층을 형성한 상태에서 그 표면에 산화처리를 하고, 다음으로 레이져 어닐링 등의 다결정화 공정을 실시하면서 산소와 실리콘의 강한 결합을 형성시켜 반도체층 표면의 산소와 미결합에 의한 결함과 약한 결합에 의한 결함을 치유하는 것이다.
본 발명에서 상기 실리콘 예비막은 주로 아몰퍼스 실리콘막을 의미하며, 다결정 실리콘화에는 레이져 빔 스캐닝에 의한 부분적인 용융 방법을 주로 사용한다. 통상 실리콘막과 산소의 결합은 수소에 비해 결합 에너지가 높고, 특히 고온의 열산화막의 경우 결합 에너지가 높아 바람직하다.
본 발명과 관련하여, 실리콘 예비막에 산소를 함유시키는 방법으로는 실리콘 예비막에 산소를 자연침투시키는 방법과, 산소를 포함하는 플라즈마를 실리콘 예비막에 가속시켜 투입하는 방법도 생각할 수 있다. 산소를 자연침투시키는 방법에는 상온 침투와 300도 정도로 예비막을 형성한 상태에서 즉시 산소 분위기에 예비막을 노출시켜 산화 속도를 높이는 고온 침투를 더 생각할 수 있다. (대한민국 특허출원 2000-03467, 2000년 1월 25일, 삼성전자 주식회사)
그러나, 이들 방법에서는 산소를 자연침투시키는 경우는 많은 시간이 필요하므로 공정의 지체를 불러올 가능성이 있고, 그 산소의 침투에 따라 형성되는 표면 산화막의 두께가 환경에 따라 큰 변이를 가져올 수 있다. 표면 산화막의 두께의 변이는 기판에 형성되는 트랜지스터의 동작의 균일성, 신뢰성을 떨어뜨린다.
또한, 산소 함유 원소의 플라즈마를 형성하여 산소 함유 라디칼을 기판 예비막에 직접 작용시키는 것은 시간들 단축할 수 있다는 장점이 있다. 그러나, 기판이 플라즈마 CVD 장비 등을 거쳐야 할 필요가 있으므로 공정 단순화에 불리한 점도 있다.
한편, 본 발명과 같이 오존수 또는 아노드수를 사용하여 실리콘 예비막 산화를 실시할 경우, 상기 실리콘 예비막 형성 후의 세정 과정에서 세정액과 함께, 혹은 세정액과 순차적으로 오존수 또는 아노드수를 사용함으로써 상기 실리콘 예비막 표면에 산소를 함유시킬 수 있다. 특히, 오존수 또는 아노드수의 산화력을 조절함으로써 상기 실리콘 예비막 표면의 산화막을 균일하게 관리할 수 있다. 또한, 실리콘 예비막에 산소를 함유시키는 단계를 세정과 같은 공정 단계에서 동시에 혹은 인 시튜로 진행함으로써 플라즈마 처리와 같은 별도의 공정 부담을 가지지 않게 된다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 좀 더 살펴보기로 한다.
도1 내지 도4는 본 발명의 일 실시예에 따른 저온 다결정 실리콘형 박막트랜지스터의 형성 방법을 나타내는 공정 단면도이다.
도1을 참조하면, 하부 글래스 기판(10)에 실리콘 산화막으로 이루어지는 버퍼막(11)을 형성하고 버퍼막(11) 위에 아몰퍼스 실리콘막(13)을 다결정 실리콘막 형성을 위한 예비막으로 형성한다. 아몰퍼스 실리콘막은 300℃ 이하의 저온 CVD(Chemical Vapour Deposition)를 통해 형성된다.
도2는 도1에서 형성된 아몰퍼스 실리콘막(13)을 산화력을 가진 기능수를 이용하여 세정하는 산소 함유 단계를 나타내는 도면이다. 본 단계는 산화력을 가진 기능수를 바로 세정액으로 사용하지 않고, 아몰퍼스 실리콘막 표면에 산화막 제거, 세정, 산소 함유 처리를 나누어 실시할 수 있다. 이는 자연산화막에 의해 아몰퍼스 반도체막 표면의 산소 함유 처리에 변이가 생기는 것을 막기 위한 것이다. 즉, 자연 산화막은 20 내지 40 옹스트롬 정도로 미세하나, 산소 함유 처리에서 발생하는 표면 산화막 자체가 20 내지 100 옹스트롬의 미세량만큼 필요하므로 트랜지스터 기능의 안정화를 위해 산소 함유 처리단계에서 형성되는 산화막의 두께를 정밀하게 조절할 필요가 있기 때문이다.
박막트랜지스터에서 다결정 실리콘층이 채널을 형성할 때, 채널의 주요 작용인 전류의 통로로서의 역할이 주로 계면 100Å 이내에서 이루어진다고 생각하면 다결정 실리콘막의 결함은 표면에서의 깊이 100Å 이내의 부분에서만 치유되면 충분 한 것이다. 그리고, 작지만 실제적인 효과를 얻을 수 있는 수치는 산화 처리에 의한 표면 산화막의 두께가 20Å 이상이 되는 점이다. 물론 산소의 농도가 너무 많아 실리콘 원소와 비교가 될 정도라면 이는 부도체인 실리콘 산화막을 의미하여 역으로 트랜지스터 작동을 저해하게 될 것이나
산화 처리 단계에서 사용하는 기능수로는 오존 농도 5 내지 30PPM의 오존수나, 산화 환원 전위(ORP: Oxidation Reduction Potential) +1000 mV 이상인 이온수인 아노드(anode)수를 사용하는 것이 바람직하다. 아노드수는 순수 혹은 미량의 불순물이 포함된 물을 전기분해 하여 양극쪽에서 얻어내는 이온수를 의미하며 실리콘 결합을 절단하고 기능수 내에 반응성이 높은 산소 라디칼과 실리콘이 결합하여 산화막을 단시간에 형성할 수 있다. 10 내지 20ppm의 오존수에서 아몰퍼스 실리콘막 표면은 분당 10 옹스트롬 정도의 비율로 표면 산화 처리가 이루어진다. 산화력이 높은 기능수로 과산화수소(H2O2)도 고려할 수 있다.
산화 처리 단계에서 자연산화막 식각액, 세정액과 산화용 기능수를 기판에 별도로 처리하는 경우에도 공정을 줄이기 위해 인 시튜 방식 혹은 기판 플로우 방식으로 공정을 실시할 수 있을 것이다.
도3은 도2와 같은 산소 처리를 통해 산소를 함유한 아몰퍼스 실리콘막(13')을 레이져 빔으로 스캐닝하여 다결정 실리콘막(15)으로 전환시키는 상태를 나타낸다. 이때, 아몰퍼스 실리콘막(13')에 함유되는 산소는 주로 막의 상부의 산화막 혹은 산화막과 아몰퍼스 실리콘막의 계면에 존재하다가 결정화가 진행될 때 레이져 빔 조사에 따른 순간적인 고열에 의해 실리콘과 분해되고 보다 강한 에너지를 가지 고 실리콘 원소와 재결합을 이루어 결정 구역 경계 및 게이트 절연막과의 계면에서 여분의 실리콘 최외각 전자와 강한 결합을 하여 높은 신뢰성을 가지고 결함을 치유하는 역할을 한다.
일반적으로 반도체 공정에서 실리콘막에 열산화막을 형성시키는 경우에는 공정에서 가해지는 열에너지에 의해 산소가 기존의 산화막을 통과하여 확산되면서 산화막 아래쪽의 실리콘 원소와 결합을 하여 산화막이 두껍게 형성되는 형태가 되지만, 본 발명에서 산소를 함유시키는 과정에서는 사전에 미량의 산소를 실리콘층 내부, 실리콘층과 자연 산화막 계면에 유입시킨 다음 결정화에서 가해지는 열을 이용하여 산소와 실리콘 원소를 강하게 결합시킨다는 점에서 차이가 있다.
레이져 빔 스캐닝은 글래스 기판의 이미 언급한 바와 같이 평면 상태에 변형을 가하지 않고 아몰퍼스 실리콘을 다결정 실리콘화시키는 데 사용한다. 글래스 기판은 열에 의해 평면 상태가 변형될 수 있으므로 300 내지 400℃ 이상의 온도를 가하는 공정은 실시하기 어렵고 재결정 작업에 의한 다결정 실리콘의 형성 온도는 400℃를 훨씬 넘어서므로 액정표시장치 판넬의 박막트랜지스터 형성에는 국부적인 용융에 의한 재결정 작업을 하여야 한다. 그리고, 이런 작업에 적합한 것이 레이져 빔 스캐닝에 의한 부분 용융 방법이다. 레이져 빔의 스캐닝 속도에 따라 주변 온도의 상승 정도가 결정될 것이나 기존의 스캐닝 속도를 가지고 부분적으로 900℃ 이상의 온도를 조성하여 실리콘 재결정을 실시할 수 있다. 그러나 이 온도는 가령, 1μsec 이하의 시간동안만 적용되도록 할 수 있으므로 글래스 기판에는 영향을 미치지 않고 거시적인 온도 수준은 300℃ 이하로 유지될 수 있다.
도4는 본 발명의 일 실시예에 따라 다결정 실리콘형 박막트랜지스터를 형성한 상태를 나타내는 단면도이다. 도면과 같은 단면 구성을 가지도록 하는 본 실시예의 방법은 도3과 같이 버퍼막(11) 위에 다결정 실리콘막(15)으로 패턴을 형성한 상태에서, 게이트 절연막(17)을 글래스 기판 전면에 걸쳐 형성하는 단계, 게이트 절연막(17) 위로 게이트 전극(19) 및 게이트 라인 등의 게이트 패턴을 형성하는 단계, 다결정 실리콘막의 각 영역에 맞는 소오스 /드레인 형성용 이온 주입을 실시하는 단계, 게이트 패턴 위로 절연막(21)을 전면에 적층하고 그 상태에서 소오스/드레인 콘택홀을 형성하는 단계, 콘택홀 위로 도전층을 적층 패터닝하여 드레인 전극, 소오스 전극(23) 및 데이타 라인을 형성하는 단계를 구비하게 된다.
본 도면과 같은 상태에서 다시 유기절연막을 형성하고 드레인 전극 상으로 콘택을 형성하여 화소전극을 적층과 패터닝을 통해 형성할 수도 있으며, 드레인 전극의 형성 단계에서 화소 전극을 함께 형성할 수도 있을 것이다.
본 발명의 오존수 및 아노드수 중 적어도 하나를 이용한 산소 함유 처리를 통해 형성되는 박막트랜지스터는 기존의 수소처리나 무처리로 형성된 저온 다결정 실리콘형 박막트랜지스터에 비해 트랜지스터에서의 전하 캐리어의 이동도가 향상되고 안정적이 되며, 박막트랜지스터 기능 향상에 따라 이를 사용하는 액정표시장치의 화질향상 및 소비전력의 감소 등 효과를 가져온다.

Claims (10)

  1. 글래스 기판에 실리콘 예비막을 형성하는 단계;
    오존수 및 아노드(anode)수 중 적어도 하나를 상기 실리콘 예비막에 작용시켜 상기 실리콘 예비막에 산소를 함유시키는 단계; 및
    상기 실리콘 예비막의 다결정 실리콘화를 실시하는 단계를 포함하는 것을 특징으로 하는 저온 다결정 실리콘형 박막트랜지스터 제조 방법.
  2. 제 1 항에 있어서, 상기 오존수는 5 내지 30 PPM의 오존 농도를 갖는 것을 특징으로 하는 저온 다결정 실리콘형 박막트랜지스터 제조 방법.
  3. 제 1 항에 있어서, 상기 아노드수는 +1000mV 이상의 산화환원전위(Oxidation Reduction Potential)를 갖는 것을 특징으로 하는 저온 다결정 실리콘형 박막트랜지스터 제조 방법.
  4. 제 1 항에 있어서, 상기 실리콘 예비막에 산소를 함유시키는 단계에서 상기 실리콘 예비막 표면에 20 내지 100 옹스트롬(Å) 두께를 갖는 산화막이 형성되는 것을 특징으로 하는 저온 다결정 실리콘형 박막트랜지스터 제조 방법.
  5. 제 1 항에 있어서, 상기 다결정 실리콘화를 실시하는 단계에서 레이져 빔 스캐닝 방법을 실시할 때 레이져 빔 조사부를 900℃ 이상의 온도로 1μsec이하의 시간동안 유지하는 것을 특징으로 하는 저온 다결정 실리콘형 박막트랜지스터 제조 방법.
  6. 제 1 항에 있어서, 상기 실리콘 예비막에 산소를 함유시키는 단계는 상기 실리콘 예비막에 대한 세정과 동시에 이루어지는 것을 특징으로 하는 저온 다결정 실리콘형 박막트랜지스터 제조 방법.
  7. 글래스 기판에 아몰퍼스 실리콘막을 형성하는 단계;
    오존수 및 아노드(anode)수 중 적어도 하나를 상기 아몰퍼스 실리콘막에 작용시켜 상기 아몰퍼스 실리콘막에 산소를 함유시키는 단계;
    산소가 함유된 상기 아몰퍼스 실리콘막에 레이져 빔을 조사하여 다결정 실리콘층으로 변화시키는 단계;
    상기 다결정 실리콘층 위에 게이트 절연막을 글래스 기판 전면에 걸쳐 형성하는 단계;
    상기 게이트 절연막 위로 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 이온주입 마스크로 이용하여 상기 다결정 실리콘층에 불순물 이온주입을 실시하여 소오스 영역 및 드레인 영역을 형성하는 단계;
    상기 소오스 영역 및 상기 드레인 영역이 형성된 글래스 기판에 절연막을 전면에 적층하고, 상기 소오스 영역 및 상기 드레인 영역 위로 콘택홀을 형성하는 단계; 및
    상기 콘택홀 위로 도전층을 적층 패터닝하여 전극 및 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 저온 다결정 실리콘형 박막트랜지스터 제조 방법.
  8. 제 7 항에 있어서, 상기 오존수는 5 내지 30 PPM의 오존 농도를 갖는 것을 특징으로 하는 저온 다결정 실리콘형 박막트랜지스터 제조 방법.
  9. 제 7 항에 있어서, 상기 아노드수는 +1000mV 이상의 산화환원전위를 갖는 것을 특징으로 하는 저온 다결정 실리콘형 박막트랜지스터 제조 방법.
  10. 제 7 항에 있어서, 상기 다결정 실리콘층으로 변화시키는 단계에서 상기 레이져 빔 조사부를 900℃ 이상의 온도로 1μsec이하의 시간동안 유지하는 것을 특징으로 하는 저온 다결정 실리콘형 박막트랜지스터 제조 방법.
KR1020010004810A 2001-02-01 2001-02-01 저온 다결정 실리콘형 박막 트랜지스터 제조 방법 KR100737911B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010004810A KR100737911B1 (ko) 2001-02-01 2001-02-01 저온 다결정 실리콘형 박막 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010004810A KR100737911B1 (ko) 2001-02-01 2001-02-01 저온 다결정 실리콘형 박막 트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
KR20020064123A KR20020064123A (ko) 2002-08-07
KR100737911B1 true KR100737911B1 (ko) 2007-07-10

Family

ID=27693001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010004810A KR100737911B1 (ko) 2001-02-01 2001-02-01 저온 다결정 실리콘형 박막 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR100737911B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945648B1 (ko) * 2002-10-29 2010-03-04 매그나칩 반도체 유한회사 반도체 소자의 트랜지스터 및 그 제조 방법
CN1324388C (zh) * 2003-03-14 2007-07-04 友达光电股份有限公司 低温多晶矽薄膜电晶体液晶显示器的制造方法
CN103681244B (zh) * 2013-12-25 2016-09-14 深圳市华星光电技术有限公司 低温多晶硅薄膜的制备方法及其制作系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794756A (ja) * 1993-07-27 1995-04-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR950012461A (ko) * 1993-10-20 1995-05-16 가네꼬 히사시 정적형 반도체 메모리 디바이스
JPH102000A (ja) * 1996-06-18 1998-01-06 Yodogawa Steel Works Ltd 開閉式溝蓋
JPH101995A (ja) * 1996-07-04 1998-01-06 Nippon Soda Co Ltd トイレ排水管のスケール防止方法
KR20000014381A (ko) * 1998-08-20 2000-03-15 구본준, 론 위라하디락사 박막트랜지스터 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794756A (ja) * 1993-07-27 1995-04-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR950012461A (ko) * 1993-10-20 1995-05-16 가네꼬 히사시 정적형 반도체 메모리 디바이스
JPH102000A (ja) * 1996-06-18 1998-01-06 Yodogawa Steel Works Ltd 開閉式溝蓋
JPH101995A (ja) * 1996-07-04 1998-01-06 Nippon Soda Co Ltd トイレ排水管のスケール防止方法
KR20000014381A (ko) * 1998-08-20 2000-03-15 구본준, 론 위라하디락사 박막트랜지스터 및 그 제조방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
07094756
10-1995-12461
10-2000-14381

Also Published As

Publication number Publication date
KR20020064123A (ko) 2002-08-07

Similar Documents

Publication Publication Date Title
US7635861B2 (en) Semiconductor device and method of manufacturing the same
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
US5646424A (en) Transistor device employing crystallization catalyst
US5946560A (en) Transistor and method of forming the same
US6261875B1 (en) Transistor and process for fabricating the same
US20030094625A1 (en) Semiconductor device and method for fabricating the same
US6300659B1 (en) Thin-film transistor and fabrication method for same
US8603870B2 (en) Semiconductor device and method of manufacturing the same
JP4271413B2 (ja) 半導体装置の作製方法
JPH09260680A (ja) 半導体装置およびその作製方法
KR100737911B1 (ko) 저온 다결정 실리콘형 박막 트랜지스터 제조 방법
KR100509660B1 (ko) 피막제조방법
KR100543008B1 (ko) 평판 표시 장치 및 그의 제조 방법
JP2004055838A (ja) 薄膜トランジスタの製造方法
JP4044176B2 (ja) 半導体装置
KR100710800B1 (ko) 저온 다결정 실리콘형 박막 트랜지스터 제조 방법
JP3923141B2 (ja) 半導体装置およびその作製方法
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP4801520B2 (ja) 半導体装置およびその作製方法
KR100187387B1 (ko) 박막트랜지스터의 오우믹층 활성화방법
JP3140304B2 (ja) 半導体装置およびその作製方法
JP2009147232A (ja) 半導体装置の製造方法及び半導体製造装置
JP3181817B2 (ja) 薄膜トランジスタ
KR20010098269A (ko) 저온 다결정 실리콘형 박막 트랜지스터 및 그 제조 방법
JP4801619B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13