TWI693460B - 畫素結構 - Google Patents

Abstract

畫素結構包含電晶體，且電晶體包含分隔設置的源極與汲極、覆蓋源極與汲極的半導體層、設置於半導體層上的第一閘極介電層、設置於第一閘極介電層上的導電遮罩層、設置於導電遮罩層上的第二閘極介電層、設置於第二閘極介電層上且對應源極與汲極的閘極、設置於閘極上的介電層以及設置於介電層上且與汲極電連接的電極層。

Description

畫素結構

本發明一般係關於畫素結構，具體而言，本發明係關於包含具有導電遮罩層之電晶體的畫素結構。

習知畫素結構的有機半導體層通常是藉由光阻直接進行圖案化，然而在圖案化後去除光阻時，容易損傷圖案化後的有機半導體層側壁，造成電性不佳。因此，去除圖案化有機半導體層的光阻時，必須選用特殊的去光阻劑，以降低對有機半導體層的傷害。然而，特殊光阻劑的選用使得製程相對複雜且製造成本顯著增加。

再者，習知畫素結構的電容設計通常是兩層導電層夾設一層介電層的電容結構(MIM)，無法滿足高電容需求。

本發明之一目的在於提供一種畫素結構，其具有藉由光阻圖案化的遮罩層，可於去除光阻時作為保護其下半導體層的保護層，並可於去除光阻後作為圖案化半導體層的硬遮罩，以確保半導體層的圖案完整性，並增進一般商用去光阻劑的可用性，降低製程成本。

本發明之另一目的在於提供一種畫素結構，其具有導電性遮罩層，不僅作為圖案化半導體層的硬遮罩，更可作為畫素結構中電容結構的其中一層導電層，以構成具有三層導電層的電容結構，提升電容，以滿足高電容需求。

於一實施例，本發明之畫素結構包含電晶體，其中電晶體包含源極與汲極、半導體層、第一閘極介電層、導電遮罩層、第二閘極介電層、閘極、介電層及電極層，其中源極與汲極分隔設置；半導體層覆蓋源極與汲極；第一閘極介電層設置於半導體層上；導電遮罩層設置於第一閘極介電層上；第二閘極介電層設置於導電遮罩層上；閘極設置於第二閘極介電層上且對應源極與汲極；介電層設置於閘極上； 電極層設置於介電層上且與汲極電連接。

於一實施例，導電遮罩層、第一閘極介電層及半導體層的形狀實質相同，且導電遮罩層為電性浮置。

於一實施例，電晶體更包含接觸墊，其中接觸墊與汲極部分重疊，且電極層經由接觸墊電連接汲極。

於一實施例，第一閘極介電層與第二閘極介電層的厚度總和為100~1200nm。

於一實施例，本發明的畫素結構更包含電容結構，其中電容結構依序包含第一導電層、第一介電層、第二導電層、第二介電層及第三導電層。

於一實施例，第一導電層與導電遮罩層為同一層，第二導電層與閘極為同一層，且電極層自電晶體延伸形成第三導電層並電連接第一導電層。

於一實施例，第一介電層與第二閘極介電層為同一層，且第二介電層與介電層為同一層。

於一實施例，第二導電層電連接另一畫素結構的掃描線。

於一實施例，本發明的畫素結構更包含資料線及掃描線，其中資料線電連接源極，且掃描線電連接閘極。

於一實施例，源極自電晶體延伸形成資料線，且半導體層至少部分包覆資料線的頂面及側面。

相較於習知技術，本發明的畫素結構具有遮罩層，其可作為去除光阻時保護其下半導體層的保護層，並可作為去除光阻後圖案化半導體層的硬遮罩，以增進一般商用去光阻劑的可用性，降低製程成本。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件”上”或”連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為”直接在另一元件上”或”直接連接到”另一元件時，不存在中間元件。如本文所使用的，”連接”可以指物理及/或電性連接。再者，”電性連接”或”耦合”係可為二元件間存在其它元件。

應當理解，儘管術語”第一”、”第二”、”第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的”第一元件”、”部件”、”區域”、”層”或”部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式”一”、”一個”和”該”旨在包括複數形式，包括”至少一個”。”或”表示”及/或”。如本文所使用的，術語”及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語”包括”及/或”包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。

此外，諸如”下”或”底部”和”上”或”頂部”的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的”下”側的元件將被定向在其他元件的”上”側。因此，示例性術語”下”可以包括”下”和”上”的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件”下方”或”下方”的元件將被定向為在其它元件”上方”。因此，示例性術語”下面”或”下面”可以包括上方和下方的取向。

本文使用的”約”、”近似”、或”實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，”約”可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的“約”、”近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。

圖1為本發明一實施例之畫素結構之上視圖。圖1A及圖1B分別為沿圖1中的截面線A-A’及B-B’的截面示意圖。如圖1及圖1A所示，畫素結構10設置於基板110上，且畫素結構10包含電晶體100。電晶體100包含源極122與汲極124、半導體層132、第一閘極介電層142、導電遮罩層152、第二閘極介電層162、閘極172、介電層182及電極層192。源極122與汲極124分隔設置。半導體層132覆蓋源極122與汲極124。第一閘極介電層142設置於半導體層132上。導電遮罩層152設置於第一閘極介電層142上。第二閘極介電層162設置於導電遮罩層152上。閘極172設置於第二閘極介電層162上且對應源極122與汲極124。介電層182設置於閘極172上。電極層192設置於介電層182上且與汲極124電連接。

具體而言，電晶體100較佳為有機薄膜電晶體，且設置於畫素結構10的主動區。基板110可為硬質基板、可撓性基板或其他合宜的基板。舉例而言，硬質基板可為玻璃基板或藍寶石基板。可撓性基板可為例如聚醯胺(polyamide，PA)、聚亞醯胺(polyimide，PI)、聚甲基丙烯酸甲酯(poly(methyl methacrylate)，PMMA)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、玻璃纖維強化塑膠(fiber reinforced plastics，FRP)、聚醚醚酮(polyetheretherketone，PEEK)、環氧樹脂、或其它合宜的材料、或上述材料的組合，但不限於此。其他合宜的基板可為例如石英、不透光/反射材料(例如：導電材料、金屬、陶瓷、或其它可適用的材料)、上述材料之組合、或其它可適用的材料。

源極122與汲極124分隔地設置於基板110上。具體而言，源極122與汲極124較佳由同一層導電層藉由圖案化而形成。舉例而言，形成源極122與汲極124的方法包含先形成一層導電層於基板110上，接著對導電層進行圖案化製程(例如微影、蝕刻等)，以形成相互分離的源極122與汲極124。於一實施例，形成源極122與汲極124的導電層較佳為金屬層，例如金、銀、銅、鉬、鈦、鋁或其合金，但不以此為限。於一實施例，源極122與汲極124的材料較佳為銀。

於此實施例，半導體層132較佳為有機半導體層，且其材料包含五苯(pentacene)、寡噻吩(oligothiophene)、酞菁(phtalocyanine)、碳六十或其衍生物、多芳胺(polyarylamine)、聚芴(polyfluorene)、聚噻吩(polythiophene)、或前述之衍生物、或其它合適的材料。半導體層132設置於基板110上，且覆蓋源極122與汲極124。舉例而言，半導體層132較佳包覆源極122與汲極124裸露的表面，例如頂面及側壁表面，以避免源極122與汲極124於後續的製程中被破壞並污染設備腔體，且半導體層132填充於源極122與汲極124之間的空間，以於源極122與汲極124之間形成對應的通道區。形成半導體層132的方法包含例如全面形成一層半導體材料層於基板110上，並對半導體材料層進行圖案化，以定義半導體層132的圖案。於此實施例，半導體層132的圖案化製程較佳與後續其他層(例如第一閘極介電層142、導電遮罩層152)一起施行，以達到簡化製程及確保半導體層132的圖案完整性，如後詳述。

第一閘極介電層142設置於半導體層132上，且第一閘極介電層142位於半導體層132及導電遮罩層152之間。第一閘極介電層142可為一層或多層的介電層所形成。於此實施例，第一閘極介電層142較佳為一層或多層的有機絕緣層，例如但不限於：聚亞醯胺(polyimide，PI)、聚乙烯基苯酚(poly vinyl phenol，PVP)、聚苯乙烯(polystyrene，PS)、聚甲基丙烯酸甲酯(poly(methyl methacrylate)，PMMA)、聚乙烯醇(polyvinyl alcohol)， PVA)、聚氯乙烯(Polyvinyl chloride，PVC)、聚四氟乙烯(Polytetrafluoroethylene，PTFE)、環氧樹脂、或其組合。形成第一閘極介電層142的方法包含例如全面形成一層或多層的閘極絕緣層於半導體層132上，並對閘極絕緣層進行圖案化，以定義第一閘極介電層142的圖案。於此實施例，第一閘極介電層142的圖案化製程較佳與其他層(例如半導體層132、導電遮罩層152)一起施行，以簡化製程，如後詳述。

導電遮罩層152設置於第一閘極介電層142上，且導電遮罩層152位於第一閘極介電層142及第二閘極介電層162之間。於此實施例，導電遮罩層152較佳為導電材料製成且為電性浮置，亦即導電遮罩層152較佳不與其他電極層或線路層電連接，以避免閘極寄生電容過大。舉例而言，導電遮罩層152的材料例如但不限於：金屬、金屬氧化物材料、金屬氮化物導電材料、或其組合。金屬材料包含例如鈦、鉬、鎢、金、鉑、鉻、鎳、鉬、鈷、其複合層、或其合金。金屬氧化物材料包含例如銦錫氧化物、銦鋅氧化物、摻氟之氧化銦。金屬氮化物導電材料包含例如氮化鈦或氮化鉬。導電遮罩層152較佳作為圖案化第一閘極介電層142及半導體層132的硬遮罩，以免除特殊去光阻劑的使用，降低製造成本。

圖2A及圖2B為本發明一實施例導電遮罩層152、第一閘極介電層142及半導體層132之圖案化步驟的截面示意圖。具體而言，如圖2A所示，在依序形成半導體材料層130於基板110上及形成閘極絕緣層140於半導體材料層130上後，全面形成導電層於閘極絕緣層140上，並藉由塗佈、曝光、顯影等程序形成圖案化的光阻155於導電層上，以定義出半導體層132的圖案。然後，藉由圖案化的光阻155為遮罩，將光阻155的圖案藉由例如蝕刻轉移至導電層，以圖案化導電層形成導電遮罩層152。形成導電遮罩層152後，可藉由導電遮罩層152的保護，利用一般商用去光阻劑剝除光阻155。具體而言，在此階段閘極絕緣層140及半導體材料層130並未圖案化而尚未形成第一閘極介電層142及半導體層132，使用一般商用去光阻劑剝除光阻155對於閘極絕緣層140及半導體材料層130造成的傷害，並不會影響導電遮罩層152下方的閘極絕緣層140及半導體材料層130的圖案化。

如圖2B所示，於去除光阻155後，利用導電遮罩層152作為圖案化的遮罩，藉由例如蝕刻圖案化閘極絕緣層140及半導體材料層130，以形成第一閘極介電層142及半導體層132，而使得導電遮罩層152、第一閘極介電層142及半導體層132的形狀(或圖案)實質相同。換言之，導電遮罩層152、第一閘極介電層142及半導體層132於基板110的垂直投影範圍實質相同。於此實施例，導電遮罩層152、第一閘極介電層142及半導體層132的圖案化僅使用一個光罩製程，無需額外增加光罩而可輕易整合於現行製程。再者，第一閘極介電層142及半導體層132的圖案化是在去除光阻155後進行，因此可保持半導體層132及第一閘極介電層142的圖案完整性，且去光阻劑的選用不受第一閘極介電層142及/或半導體層132的材料影響，可與現行製程整合免除特殊去光阻劑的使用，降低製造成本。

如圖1及圖1A所示，第二閘極介電層162設置於導電遮罩層152上，且第二閘極介電層162位於閘極172與導電遮罩層152之間。具體而言，第二閘極介電層162可為一層或多層的介電層所形成。第二閘極介電層162設置於基板110上，且覆蓋導電遮罩層152及其下的各層(例如第一閘極介電層142、半導體層132、源極122與汲極124等)。第二閘極介電層162的材料可與第一閘極介電層142相同或不同。於一實施例，第二閘極介電層162的介電常數較佳大於第一閘極介電層142，但不限於此。此外，可藉由調整第一閘極介電層142及第二閘極介電層162的厚度，以使電晶體100達到所需的電性。於一實施例，第一閘極介電層142及第二閘極介電層162的厚度總和較佳為100~1200nm。

閘極172設置於第二閘極介電層162上，且對應源極122與汲極124。具體而言，閘極172較佳與源極122與汲極124之間的通道區重疊。閘極172的材料例如金屬、金屬氧化物材料、金屬氮化物導電材料、或其組合。金屬材料例如鈦、鉬、鎢、金、銀、鉑、鉻、鎳、鉬、鈷、其複合層、或其合金。金屬氧化物材料例如銦錫氧化物、銦鋅氧化物、摻氟之氧化銦。金屬氮化物導電材料例如氮化鈦或氮化鉬。形成閘極172的方法例如形成一層導電材料層於第二閘極介電層162，然後藉由例如微影、蝕刻技術圖案化導電材料層，以形成閘極172。

介電層182較佳設置於第二閘極介電層162上且覆蓋閘極172，以作為保護層。介電層182的材料可與第一閘極介電層142與第二閘極介電層162相同或不同。

電極層192設置於介電層182上且與汲極124電連接，以作為畫素結構的畫素電極。於此實施例，電極層192的材料較佳為透明導電材料，例如氧化銦錫，但不限於此。於其他實施例，依據實際應用，電極層192的材料可為非透明導電材料，例如前述的金屬材料。

再者，如圖1及圖1A所示，電晶體100可更包含接觸墊102。接觸墊102與汲極124部分重疊，且電極層192可經由接觸墊102電連接汲極124。具體而言，接觸墊102可設置於基板110，且部分與汲極124重疊，而作為汲極124後續電性連接的延伸部分。接觸墊102可在形成源極122與汲極124之前或之後形成。於此實施例，可在形成源極122與汲極124之前，先形成接觸墊102，以使得汲極124部分疊置於接觸墊102，且半導體層132、第一閘極介電層142、導電遮罩層152較佳僅覆蓋部分的接觸墊102。電極層192可經由介電層182中的接觸孔與第二閘極介電層162中的接觸孔與接觸墊102接觸，以與汲極124形成電連接。依據實際應用，介電層182中的接觸孔與第二閘極介電層162中的接觸孔可分別形成或同時形成。於一實施例，可於第二閘極介電層162形成後且閘極172形成前，形成第二閘極介電層162中的接觸孔，且接觸孔通達接觸墊102。形成介電層182後且形成電極層192前，於介電層182形成與第二閘極介電層162的接觸孔連通的接觸孔。形成電極層192的方法例如形成一層導電層於介電層182上，並填充介電層182與第二閘極介電層162的接觸孔，以與接觸墊102接觸。接著，圖案化導電層，而形成電極層192。

如圖1及圖1A所示，畫素結構10更包含資料線200及掃描線300。資料線200電連接電晶體100的源極122，且掃描線300電連接閘極172。具體而言，資料線200可由合宜的導電材料形成，且可在源極122與汲極124形成之前、之後或同時形成。舉例而言，於此實施例，資料線200可在源極122與汲極124形成之前形成，且資料線200可與接觸墊102為同一層導電材料層或不同層導電材料層所形成。資料線200的材料例如上述的金屬、金屬氧化物材料、金屬氮化物導電材料、或其組合。掃描線300較佳與閘極172為同一層導電材料層所形成。舉例而言，於圖案化閘極172時，同時定義掃描線300的圖案，以使得閘極172自電晶體100延伸而形成掃描線300。

如圖1及圖1B所示，畫素結構10更包含電容結構400，且電容結構400較佳為包含三層導電層的電容結構，以增加電容。具體而言，電容結構400依序包含第一導電層154、第一介電層164、第二導電層174、第二介電層184及第三導電層194。於一實施例，第一導電層154與導電遮罩層152為同一層，第一介電層164與第二閘極介電層162為同一層，第二導電層174與閘極172為同一層，第二介電層184與介電層182為同一層，且電極層192自電晶體100延伸形成第三導電層194並電連接第一導電層154。

舉例而言，當圖案化導電材料層以形成導電遮罩層152時，在畫素結構10的主動區界定出導電遮罩層152的圖案，且同時於畫素結構10的非主動區界定出第一導電層154的圖案，以在不增加畫素結構10的光罩數量下可增加電容的堆疊結構中導電層的數量，以增加電容。在此須注意，於非主動區的半導體材料層130及閘極絕緣層140亦同時與第一導電層154一起圖案化。當形成第二閘極介電層162時，第二閘極介電層162延伸至畫素結構10的非主動區並覆蓋第一導電層154及其下的半導體材料層130及閘極絕緣層140，以作為電容結構400的第一介電層164。類似地，當圖案化閘極172時，同時界定出第二導電層174的圖案，且第二導電層174隔著第一介電層164與第一導電層154部分重疊。類似地，當形成介電層182時，介電層172延伸至畫素結構10的非主動區並覆蓋第二導電層174，以作為電容結構400的第二介電層184。於開設第二閘極介電層162中的接觸孔的步驟及開設介電層182中的接觸孔的步驟，分別於畫素結構10的非主動區開設於第一介電層164及第二介電層184中的接觸孔，以通達第一導電層154。形成電極層192時，電極層192的導電材料填充於第一介電層164及第二介電層184的接觸孔，以與第一導電層154接觸。於圖案化電極層192時，使得電極層192自主動區延伸至非主動區，不僅可作為畫素電極，同時可作為第三導電層194並電連接第一導電層154。藉此，第一導電層154可與第三導電層194(即電極層192)具有相同的電位。

再者，如圖1所示，於一實施例，電容結構400的第二導電層174可電連接另一畫素結構的掃描線301。具體而言，當複數畫素結構10相鄰設置時，第二導電層174可為自另一畫素結構的掃描線301於其閘極相反側延伸而出的部分。舉例而言，在同一畫素結構10中，第二導電層174較閘極172遠離掃描線300，且第二導電層174係自相鄰畫素結構的掃描線301朝閘極172的方向延伸而出。

圖3為本發明另一實施例之畫素結構之上視圖。圖3A及圖3B分別為沿圖3中的截面線A-A’及B-B’的截面示意圖。如圖3至圖3B所示，於另一實施例，畫素結構10’包含電晶體100’、資料線200’、掃描線300及電容結構400。圖3之畫素結構10’與圖1之畫素結構10的差異在於源極122’自電晶體’延伸形成資料線200’， 且半導體層132’至少部分包覆資料線200’的頂面及側面。於後的說明著重於圖3之畫素結構10’與圖1之畫素結構10的差異，畫素結構10’的其餘細節可參考圖1之畫素結構10的相關說明，於此不再贅述。

具體而言，資料線200’係和源極122’與汲極為同一層導電層藉由同一圖案化製程而形成。舉例而言，形成源極122’與汲極124時，不僅界定出源極122’與汲極124的圖案，更同時界定出資料線200’的圖案，因此對導電層進行圖案化製程(例如微影、蝕刻等)，可在形成相互分離的源極122’與汲極124時，也同時形成與源極122’一體連接的資料線200’。再者，在圖案化導電遮罩層152’時，可將導電遮罩層152’的圖案設計成延伸以至少部分覆蓋資料線200’。藉此，在利用導電遮罩層152’作為硬遮罩圖案化閘極絕緣層140及半導體材料層130時，可使得半導體層132’自電晶體100’延伸以至少部分包覆資料線200’的頂面及側面，以避免資料線200’於後續的製程中被破壞或產生缺陷。

在此須注意。上述實施例所述的各層，例如接觸墊、源極與汲極、半導體層、第一閘極介電層、導電遮罩層、第二閘極介電層、閘極、介電層、電極層、資料線、掃描線等，依據實際應用，可具有單層或多層的結構，且上述各層的材料僅為例示說明，不以實施例所示為限。

本發明已由上述相關實施例加以描述，然而上述實施例僅為實施本發明之範例。必需指出的是，已揭露之實施例並未限制本發明之範圍。相反地，包含於申請專利範圍之精神及範圍之修改及均等設置均包含於本發明之範圍內。

10、10’:畫素結構 100、100’:電晶體 102:接觸墊 110:基板 122:源極 124:汲極 130:半導體材料層 132:半導體層 140:閘極絕緣層 142:第一閘極介電層 152:導電遮罩層 154:第一導電層 155:光阻 162:第二閘極介電層 164:第一介電層 172:閘極 174:第二導電層 182:介電層 184:第二介電層 192:電極層 194:第三導電層 200、200’:資料線 300、301:掃描線 400:電容結構

圖1為本發明一實施例之畫素結構之上視圖。 圖1A及圖1B分別為沿圖1中的截面線A-A’及B-B’的截面示意圖。 圖2A及圖2B為本發明一實施例導電遮罩層、第一閘極介電層及半導體層之圖案化步驟的截面示意圖。 圖3為本發明另一實施例之畫素結構之上視圖。 圖3A及圖3B分別為沿圖3中的截面線A-A’及B-B’的截面示意圖。

100:電晶體

102:接觸墊

110:基板

122:源極

124:汲極

132:半導體層

142:第一閘極介電層

152:導電遮罩層

162:第二閘極介電層

172:閘極

182:介電層

192:電極層

Claims (10)

1. 一種畫素結構，該畫素結構包含一電晶體，該電晶體包含：一源極與一汲極，該源極與該汲極分隔設置；一半導體層，覆蓋該源極與該汲極；一第一閘極介電層，設置於該半導體層上；一導電遮罩層，設置於該第一閘極介電層上；一第二閘極介電層，設置於該導電遮罩層上；一閘極，設置於該第二閘極介電層上且對應該源極與該汲極；一介電層，設置於該閘極上；以及一電極層，設置於該介電層上且與該汲極電連接。
2. 如請求項1所述的畫素結構，其中該導電遮罩層、該第一閘極介電層及該半導體層的形狀實質相同，且該導電遮罩層為電性浮置。
3. 如請求項1所述的畫素結構，其中該電晶體更包含一接觸墊，該接觸墊與該汲極部分重疊，且該電極層經由該接觸墊電連接該汲極。
4. 如請求項1所述的畫素結構，其中該第一閘極介電層與該第二閘極介電層的厚度總和為100~1200nm。
5. 如請求項1所述的畫素結構，更包含一電容結構，其中該電容結構依序包含一第一導電層、一第一介電層、一第二導電層、一第二介電層及一第三導電層。
6. 如請求項5所述的畫素結構，其中該第一導電層與該導電遮罩層為同一層，該第二導電層與該閘極為同一層，且該電極層自該電晶體延伸形成該第三導電層並電連接該第一導電層。
7. 如請求項5所述的畫素結構，其中該第一介電層與該第二閘極介電層為同一層，且該第二介電層與該介電層為同一層。
8. 如請求項5所述的畫素結構，其中該第二導電層電連接另一畫素結構的一掃描線。
9. 如請求項1所述的畫素結構，更包含一資料線及一掃描線，其中該資料線電連接該源極，且該掃描線電連接該閘極。
10. 如請求項9所述的畫素結構，其中該源極自該電晶體延伸形成該資料線，且該半導體層至少部分包覆該資料線的頂面及側面。

Images