JPH05265036A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH05265036A
JPH05265036A JP6220992A JP6220992A JPH05265036A JP H05265036 A JPH05265036 A JP H05265036A JP 6220992 A JP6220992 A JP 6220992A JP 6220992 A JP6220992 A JP 6220992A JP H05265036 A JPH05265036 A JP H05265036A
Authority
JP
Japan
Prior art keywords
electrode
auxiliary capacitance
line
capacitor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6220992A
Other languages
English (en)
Inventor
Yutaka Senoo
豊 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6220992A priority Critical patent/JPH05265036A/ja
Publication of JPH05265036A publication Critical patent/JPH05265036A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 ホールドキャパシタの容量を確保するため補
助容量電極が短絡により容量が形成されない場合であっ
てもTFTを正常に駆動させる。 【構成】 補助容量電極(4)と補助容量ライン(5)
とを異なる層に独立且つ重畳させて形成し、表示電極
(11)と補助容量電極(4)間で第1の容量を形成
し、補助容量電極(4)と補助容量ライン(5)間で第
2の容量を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置に関し、
特に短絡による補助容量の欠陥を防止する液晶表示装置
に関する。
【0002】
【従来の技術】以下液晶表示装置を例に説明を行う。図
4は従来開発された液晶表示装置用の薄膜トランジスタ
(以下TFTと略す)アレイのほぼ一画素分に相当する
部分平面図と、図5は図4のB−B線上の断面図、図6
は従来のTFTアレイを用いた液晶表示装置の部分回路
図である。
【0003】従来の液晶表示装置用TFTアレイは図4
に示したように、透光性基板(30)上に、導電性薄膜
による(31),(32)の行電極配線(以下ゲート配
線と称する)を選択的に形成し、ついで絶縁層(39)
を形成し、つぎに半導体層(35)を選択形成し、つぎ
に透光性導電膜による画素電極(37)をゲート配線と
重なることなく選択形成し、その後に(33)と(3
4)の列電極配線(以下ソース配線と称する)およびド
レイン電極(36)、画素電極(37)に接続されたキ
ャパシタ電極(38)を導電性薄膜により選択形成して
いる。図5に示される様にキャパシタ電極(38)は絶
縁層(39)をゲート配線(31)との間に挾むことに
より、この部分にホールドキャパシタを形成している。
また、ゲート配線(32)の一部、絶縁層(39)の一
部、ソース配線(33)の一部、ドレイン電極(36)
の一部は半導体層(35)部において1つのTFTを形
成している。
【0004】図6は上記の従来の液晶表示装置のほぼ一
画素分に相当する回路図である。(51)と(52)は
ゲート配線、(53)と(54)はソース配線、(5
5)はTFT、(56)はホールドキャパシタ、(5
7)は画素電極と対向電極に挾まれた液晶を表す。上記
従来例については例えば、1985ソサイアティフォー
インフォーメーションデスプレイセミナー(SOCIE
TY FOR INFORMATIONDISPLA
Y:SEMINAR)3.2に示されている。
【0005】
【発明が解決しようとする課題】図6のごとくの回路を
多数繰り返しマトリックス状に配した液晶表示装置にお
いては、ゲート配線(52)は走査信号配線として用い
られ走査信号を印加することによりスイッチング素子と
して用いるTFT(55)をオン状態とし、ホールドキ
ャパシタ(56)にソース配線(53)に印加された駆
動信号を保持し、液晶(57)を駆動する。
【0006】TV画像などを表示する場合、TFTはほ
とんどの時間がオフ状態(例えば240本の走査線の場
合通常オン時間はオフ時間の1/239以下)であり、
その期間液晶はホールドキャパシタに保持された駆動信
号により駆動される。そのため通常の液晶表示装置では
スイッチング素子の充電能力の許される範囲内でホール
ドキャパシタを大きく取るほど、オフ時間に外部から加
わる変動要素による駆動信号の変化(たとえば、TFT
のゲート電極とドレイン電極のオーバーラップ容量に蓄
積した電荷が、TFTがオンからオフに変化する際にホ
ールドキャパシタに保持された駆動信号を変化させる現
象など)を小さくし、表示画質を安定させる働きが増
す。ホールドキャパシタの容量値は、使用するTFTの
性能と材料、液晶材料、周辺回路の能力などにより総合
的に決定されるものであるが、上記の理由により設計上
の許容範囲内でホールドキャパシタの容量を大きく取る
ことが表示画質を効率よく向上する一つの大きな要因と
なる。
【0007】しかしながら図4の様な従来の構成でホー
ルドキャパシタの容量を単純に増加させる手法として、
キャパシタ電極(38)およびゲート配線(31)の面
積を大きく取ることは、画素電極(37)の面積を減少
させ有効表示面積を減少させ画面が暗くなる、また絶縁
層(39)を薄くする事は、層間の絶縁能力を低下させ
装置の耐電圧特性が減下するばかりかダストや段差のカ
バレージ不良により画像の点状の欠陥を招く、などの表
示画質の良否を決める他の要因に深く影響を与えるた
め、しばしば十分なホールドキャパシタの容量を確保す
ることに困難をきたした。
【0008】更に、仮にホールドキャパシタの容量を確
保することができたとしても、従来構造の液晶表示装置
では、絶縁層(39)にピンホール又はゴミが付着し、
ゲート配線(31)とキャパシタ電極(38)とがショ
ートした場合には、再生することが困難であり、この画
素が正常に動作せず表示欠陥となる問題があった。この
発明は上述した課題に鑑みて為されたものであり、この
発明の目的は、ホールドキャパシタの容量を確保するた
めの補助電極が絶縁層を介してショートした場合におい
ても正常に使用することが可能な液晶表示装置を提供す
ることを目的とする。
【0009】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、この発明に係る液晶表示装置
は、透明な絶縁性基板上にマトリックス状に配置された
表示電極と、この表示電極を駆動するスイッチング素子
と、前記表示電極と少なくとも一部が絶縁膜を介して重
畳された補助容量電極と、この補助容量電極と異なる層
に位置し、且つその電極と重畳するように形成された補
助容量ラインと、を備えたことを特徴としている。
【0010】
【作用】以上のように構成される液晶表示装置において
は、補助容量ラインと補助容量電極とを異なる位置に形
成し、それらの電極を重畳させる構造にすることによ
り、表示電極と補助容量電極、補助容量電極と補助容量
ライン間に形成される2つの補助容量が直列に形成され
ることにより、いずれか、一方の補助容量がショートし
所定の容量が充電されないとしても、他方の補助容量が
存在するために完全不良とはならない。
【0011】
【実施例】以下に、図1〜図3に基づいて本発明の液晶
表示装置を説明する。まず、透明な絶縁性基板(1)上
に形成された補助容量ライン(5)、その補助容量ライ
ン(5)を覆う第1の絶縁層(7)、その第1の絶縁層
(7)上に形成された複数のゲート(2)、このゲート
(2)と一体の複数のゲートライン(3)と、複数の補
助容量電極(4)と、前記ゲート(2)、ゲートライン
(3)、補助容量電極(4)を覆う第2の絶縁層(6)
とがある。
【0012】補助容量ライン(5)は、例えば左右に約
1500ÅのCr又はITOより成っており、後述する
ゲートライン(3)と略平行に位置する基板(1)上に
形成され対向配置される基板上に形成された対向電極と
同電位となる様に接続される。基板(1)の略全面に
は、補助容量ライン(5)を被覆する、例えば、SiN
xあるいはSiO2等の第1の絶縁層(7)がCVD、
スピンコート等の手段を用いて形成される。
【0013】ゲートライン(3)およびゲート(2)
は、一点鎖線で示され、約1500ÅのCr等で構成さ
れている。ゲートライン(3)は、左右に延在し、ゲー
ト(2)と一体で設けられると同じに、ゲートライン
(3)及びゲート(2)と同一層に補助容量電極(4)
が形成されている。この補助容量電極(4)は三点鎖線
で示され、約1500ÅのITOで構成されている。以
上の構成が繰り返されている。そして、そのゲートライ
ン(3)、ゲート(2)及び補助容量電極(4)はSi
Nxより成る第2の絶縁層(6)によって被覆保護され
ている。
【0014】また前記ゲート(2)に対応する前記絶縁
層上に積層された不純物がドープされていない非単結晶
シリコン膜(9)と、前記ゲート(2)を一構成とする
スイッチング素子(TFT)のソース領域およびドレイ
ン領域に対応する非単結晶シリコン膜(9)上に形成さ
れた不純物がドープされた非単結晶シリコン膜(10)
と、前記非単結晶シリコン膜(10)に近接して設けら
れ、前記第1の補助容量電極(4)と少なくとも一部が
重畳された表示電極(11)とがある。
【0015】ここで不純物がドープされていない非単結
晶シリコン膜(9)は、ゲート(2)上に活性層として
設けられ、図1の2点鎖線の四角形で示された領域に、
約1000Åの厚さのa−Siが設けられて成してい
る。前記活性層(9)と重畳する不純物がドープされた
非単結晶シリコン膜(10)が設けられ、ここでは約5
00ÅのN+型a−Siが設けられている。また表示電
極(11)は点線で示され、約1000ÅのITOより
成っている。
【0016】またソース領域に対応する不純物がドープ
された非単結晶シリコン膜(10)と前記表示電極(1
1)を電気的に接続するソース電極(12)と、前記ド
レイン領域に対応する不純物がドープされた非単結晶シ
リコン膜(10)と電気的に接続されたドレイン電極
(13)およびこのドレイン電極(9)と一体のドレイ
ンライン(14)とがある。
【0017】ソース電極(12)、ドレイン電極(1
3)およびドレインライン(14)は、実線で示されて
おり、約1000ÅのMoと約7000ÅのAlの積層
体で成っている。またソース電極(12)は、ITOと
接続しており、ドレインライン(14)は、ドレイン電
極(13)と一体で上下に延在されている。本発明の特
徴とするところは、上述したように、補助容量電極
(4)と補助容量ライン(5)とを異なる位置に形成
し、そして、それらの両電極(4)(5)を重畳させる
ことにある。即ち、補助容量電極(4)は表示電極(1
1)と重畳されているために、それらの間に存在する第
2の絶縁層(6)を介して第1の容量C1が形成され
る。そして、上述した補助容量電極(4)と補助容量ラ
イン(5)とが重畳する領域では第1の絶縁層(7)を
介して第2の容量C2とが形成されることになる。
【0018】それら、第1及び第2の容量C1,C2は
図3に示す如く、直列に接続されることになり、第1あ
るいは第2の絶縁層(7)(6)形成時にピンホール又
はゴミ等が付着し、表示電極(11)と補助容量電極
(4)とが短絡し、第1の容量C1が形成されない場合
であっても、補助容量電極(4)と補助容量ライン
(5)とで形成される第2の容量C2が存在するため
に、その容量C2に充電された電荷によって表示電極
(11)のON状態が一定期間のみ保たれることにな
る。
【0019】又、この場合、TFTのチャンネル寸法W
/Lは直列接続された第1の容量C1と第2の容量C2
との容量で十分駆動できる大きさに設定されているため
に、仮に上述したようにいずれか1つの容量C1又はC
2がショートした場合であっても表示品位を何んら低下
させることなく表示することができる。最後に、基板
(1)全面上にはパッシベーション膜を介して配向膜が
形成され、ここでは図示されないが、対向電極が形成さ
れた対向基板と一体化され、所望のアクティブ表示が行
われる。
【0020】上述したこの実施例では、表示電極(1
1)、補助容量電極(4)及び補助容量ライン(5)の
3つの電極を全て重畳させて容量C1,C2を形成して
いるが、この発明では結果的に直列する容量を形成すれ
ばよいのであるから、それらすべての電極(11)
(4)(5)が同じ領域で重畳する必要はない。例え
ば、図4に示す如く、表示電極(11)の終端辺から補
助容量電極(4)の一部を導出させ、その導出された補
助容量電極(4)と重畳するように補助容量ライン
(5)を形成すればよい。この場合、表示画素の開口率
を向上させることが可能となる。
【0021】また、補助容量ライン(5)を表示電極
(11)とゲートライン(3)及びドレインライン(1
4)との領域と重畳する位置(斜線領域)に形成すれ
ば、補助容量ライン(5)を遮光膜として用いることが
でき、対向基板側に遮光膜を設ける必要性がなくなるた
め基板貼合せの精度を考慮することがないため表示電極
の開口率を最大限向上させることができる。
【0022】
【発明の効果】以上に詳述した如く、本発明に依れば、
補助容量ラインと補助容量電極とを異なる位置に形成
し、それらの電極を重畳させることにより、表示電極と
補助容量電極、補助容量電極と補助容量ライン間に形成
される2つの容量C1,C2が直列に存在することにな
り、いずれか一方の補助容量C1(C2)が製造工程中
に不良となった場合であっても他方の補助容量C2(C
1)が存在するために、TFTには他方の補助容量C2
(C1)に充電された電荷が放電され表示電極(11)
を駆動することができ、表示欠陥を完全に防止すること
ができる。その結果、製造歩留りを著しく向上させるこ
とができる。
【0023】また、補助容量ラインを表示電極とドレイ
ンライン、ゲートライン間の領域にまで形成することに
より、補助容量ラインを遮光膜として用いることがで
き、開口率を著しく向上させることができる。
【図面の簡単な説明】
【図1】本発明の液晶表示装置を示す平面図である。
【図2】図1のA−A断面図である。
【図3】本発明の液晶表示装置の回路図である。
【図4】他の実施例を示す平面図である。
【図5】従来の液晶表示装置を示す平面図である。
【図6】図5のB−B断面図である。
【図7】従来の液晶表示装置の回路図である。
【符号の説明】
(1) 基板 (2) ゲート (3) ゲートライン (4) 補助容量電極 (5) 補助容量ライン (6)(7) 第1,第2の絶縁層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 透明な絶縁性基板上にマトリックス状に
    配置された表示電極と、この表示電極を駆動するスイッ
    チング素子と、前記表示電極と少なくとも一部が重畳さ
    れた補助容量電極と、この補助容量電極と独立し且つそ
    の電極と重畳するように形成された補助容量ラインと、
    を備えたことを特徴とする液晶表示装置。
  2. 【請求項2】 透明な絶縁性基板上にマトリックス状に
    配置された表示電極と、この表示電極を駆動するスイッ
    チング素子と、前記表示電極と少なくとも一部が絶縁膜
    を介して重畳された補助容量電極と、この補助容量電極
    と異なる層に位置し、且つその電極と重畳するように形
    成された補助容量ラインと、を備えたことを特徴とする
    液晶表示装置。
  3. 【請求項3】 透明な絶縁性基板上に形成されたゲート
    およびこのゲートと一体のゲートラインと、 このゲートラインと交差しないように設けられた補助容
    量ラインと、 この補助容量ラインと電気的に独立して形成された補助
    容量電極と、 前記ゲートラインおよび補助容量電極あるいは補助容量
    ラインを覆うゲート絶縁膜と、 前記ゲートを一構成とするTFTの半導体層となり、前
    記ゲート絶縁膜の上層に積層された非単結晶シリコン膜
    と、 前記TFTの近傍に形成され、前記ゲート絶縁膜の上層
    に積層された透明電極よりなる表示電極と、 この表示電極と前記TFTのソースに対応する非単結晶
    シリコン膜を電気的に接続するソース電極と、 前記TFTのドレインに対応する非単結晶シリコン膜と
    電気的に接続し前記ゲートラインと交差する方向に延在
    されたドレインラインおよびこのドレインラインと一体
    のドレイン電極とを少なくとも有する液晶表示装置にお
    いて、 前記補助容量ラインは前記補助容量電極と異なる層に位
    置し、少なくとも前記補助容量ラインと補助容量電極と
    が重畳したことを特徴とする液晶表示装置。
JP6220992A 1992-03-18 1992-03-18 液晶表示装置 Pending JPH05265036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6220992A JPH05265036A (ja) 1992-03-18 1992-03-18 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6220992A JPH05265036A (ja) 1992-03-18 1992-03-18 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH05265036A true JPH05265036A (ja) 1993-10-15

Family

ID=13193522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6220992A Pending JPH05265036A (ja) 1992-03-18 1992-03-18 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH05265036A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517342A (en) * 1993-03-04 1996-05-14 Samsung Electronics Co., Ltd. Liquid crystal display having additional capacitors formed from pixel electrodes and a method for manufacturing the same
JPH10142630A (ja) * 1996-11-13 1998-05-29 Mitsubishi Electric Corp 液晶ディスプレイ装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517342A (en) * 1993-03-04 1996-05-14 Samsung Electronics Co., Ltd. Liquid crystal display having additional capacitors formed from pixel electrodes and a method for manufacturing the same
US5995175A (en) * 1993-03-04 1999-11-30 Samsung Electronics Co., Ltd. Liquid crystal display and a method for manufacturing the same
JPH10142630A (ja) * 1996-11-13 1998-05-29 Mitsubishi Electric Corp 液晶ディスプレイ装置及びその製造方法

Similar Documents

Publication Publication Date Title
US4821092A (en) Thin film transistor array for liquid crystal display panel
US6356318B1 (en) Active-matrix liquid crystal display having storage capacitors of area smaller than that of pixel electrodes
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
JP4277874B2 (ja) 電気光学装置の製造方法
US5982460A (en) Electro-optical display
TWI431377B (zh) 光電裝置及電子機器
JP3433779B2 (ja) アクティブマトリクス基板およびその製造方法
WO2011030583A1 (ja) 液晶表示装置及びその製造方法
JP3134866B2 (ja) 液晶表示装置とその製造方法
JPH0816756B2 (ja) 透過型アクティブマトリクス液晶表示装置
JPH04163528A (ja) アクティブマトリクス表示装置
JP2007293072A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
JPH08179351A (ja) 表示装置用アレイ基板
JP2711015B2 (ja) マトリクス形表示装置
JP2002116712A (ja) 表示装置および表示装置の製造方法
JP3031664B2 (ja) Tftアレイ基板およびこれを用いた液晶表示装置
JP2870072B2 (ja) 液晶表示装置
JPH05216067A (ja) 薄膜トランジスタアレイ
JPH05265036A (ja) 液晶表示装置
JPH06160901A (ja) 液晶表示装置
JPH0656461B2 (ja) マトリックスアレー
JPH0915623A (ja) 液晶表示装置およびその製造方法
JPH117044A (ja) 表示装置用アレイ基板
JPH05265035A (ja) 液晶表示装置
JPH09274202A (ja) 薄膜トランジスタアレイ基板