JPH05265035A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH05265035A JPH05265035A JP6220892A JP6220892A JPH05265035A JP H05265035 A JPH05265035 A JP H05265035A JP 6220892 A JP6220892 A JP 6220892A JP 6220892 A JP6220892 A JP 6220892A JP H05265035 A JPH05265035 A JP H05265035A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- auxiliary capacitance
- line
- gate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ホールドキャパシタの容量を確保するため補
助容量電極が短絡により容量が形成されない場合であっ
てもＴＦＴを正常に駆動させる。 【構成】 第１の補助容量電極（４）を補助容量ライン
（５）と独立に形成し、第１の補助容量電極（４）と表
示電極（１１）とを重畳させ、補助容量ライン（５）と
接続された第２の補助容量電極（８）を第１の補助容量
電極（４）と重畳配置させる。
助容量電極が短絡により容量が形成されない場合であっ
てもＴＦＴを正常に駆動させる。 【構成】 第１の補助容量電極（４）を補助容量ライン
（５）と独立に形成し、第１の補助容量電極（４）と表
示電極（１１）とを重畳させ、補助容量ライン（５）と
接続された第２の補助容量電極（８）を第１の補助容量
電極（４）と重畳配置させる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に関し、
特に短絡による補助容量の欠陥を防止する液晶表示装置
に関する。
特に短絡による補助容量の欠陥を防止する液晶表示装置
に関する。
【０００２】
【従来の技術】以下液晶表示装置を例に説明を行う。図
４は従来開発された液晶表示装置用の薄膜トランジスタ
（以下ＴＦＴと略す）アレイのほぼ一画素分に相当する
部分平面図と、図５は図４のＢ−Ｂ線上の断面図、図６
は従来のＴＦＴアレイを用いた液晶表示装置の部分回路
図である。
４は従来開発された液晶表示装置用の薄膜トランジスタ
（以下ＴＦＴと略す）アレイのほぼ一画素分に相当する
部分平面図と、図５は図４のＢ−Ｂ線上の断面図、図６
は従来のＴＦＴアレイを用いた液晶表示装置の部分回路
図である。
【０００３】従来の液晶表示装置用ＴＦＴアレイは図４
に示したように、透光性基板（３０）上に、導電性薄膜
による（３１），（３２）の行電極配線（以下ゲート配
線と称する）を選択的に形成し、ついで絶縁層（３９）
を形成し、つぎに半導体層（３５）を選択形成し、つぎ
に透光性導電膜による画素電極（３７）をゲート配線と
重なることなく選択形成し、その後に（３３）と（３
４）の列電極配線（以下ソース配線と称する）およびド
レイン電極（３６）、画素電極（３７）に接続されたキ
ャパシタ電極（３８）を導電性薄膜により選択形成して
いる。図５に示される様にキャパシタ電極（３８）は絶
縁層（３９）をゲート配線（３１）との間に挾むことに
より、この部分にホールドキャパシタを形成している。
また、ゲート配線（３２）の一部、絶縁層（３９）の一
部、ソース配線（３３）の一部、ドレイン電極（３６）
の一部は半導体層（３５）部において１つのＴＦＴを形
成している。
に示したように、透光性基板（３０）上に、導電性薄膜
による（３１），（３２）の行電極配線（以下ゲート配
線と称する）を選択的に形成し、ついで絶縁層（３９）
を形成し、つぎに半導体層（３５）を選択形成し、つぎ
に透光性導電膜による画素電極（３７）をゲート配線と
重なることなく選択形成し、その後に（３３）と（３
４）の列電極配線（以下ソース配線と称する）およびド
レイン電極（３６）、画素電極（３７）に接続されたキ
ャパシタ電極（３８）を導電性薄膜により選択形成して
いる。図５に示される様にキャパシタ電極（３８）は絶
縁層（３９）をゲート配線（３１）との間に挾むことに
より、この部分にホールドキャパシタを形成している。
また、ゲート配線（３２）の一部、絶縁層（３９）の一
部、ソース配線（３３）の一部、ドレイン電極（３６）
の一部は半導体層（３５）部において１つのＴＦＴを形
成している。
【０００４】図６は上記の従来の液晶表示装置のほぼ一
画素分に相当する回路図である。（５１）と（５２）は
ゲート配線、（５３）と（５４）はソース配線、（５
５）はＴＦＴ、（５６）はホールドキャパシタ、（５
７）は画素電極と対向電極に挾まれた液晶を表す。上記
従来例については例えば、１９８５ソサイアティフォー
インフォーメーションデスプレイセミナー（ＳＯＣＩＥ
ＴＹ ＦＯＲ ＩＮＦＯＲＭＡＴＩＯＮＤＩＳＰＬＡ
Ｙ：ＳＥＭＩＮＡＲ）３．２に示されている。
画素分に相当する回路図である。（５１）と（５２）は
ゲート配線、（５３）と（５４）はソース配線、（５
５）はＴＦＴ、（５６）はホールドキャパシタ、（５
７）は画素電極と対向電極に挾まれた液晶を表す。上記
従来例については例えば、１９８５ソサイアティフォー
インフォーメーションデスプレイセミナー（ＳＯＣＩＥ
ＴＹ ＦＯＲ ＩＮＦＯＲＭＡＴＩＯＮＤＩＳＰＬＡ
Ｙ：ＳＥＭＩＮＡＲ）３．２に示されている。
【０００５】
【発明が解決しようとする課題】図６のごとくの回路を
多数繰り返しマトリックス状に配した液晶表示装置にお
いては、ゲート配線（５２）は走査信号配線として用い
られ走査信号を印加することによりスイッチング素子と
して用いるＴＦＴ（５５）をオン状態とし、ホールドキ
ャパシタ（５６）にソース配線（５３）に印加された駆
動信号を保持し、液晶（５７）を駆動する。
多数繰り返しマトリックス状に配した液晶表示装置にお
いては、ゲート配線（５２）は走査信号配線として用い
られ走査信号を印加することによりスイッチング素子と
して用いるＴＦＴ（５５）をオン状態とし、ホールドキ
ャパシタ（５６）にソース配線（５３）に印加された駆
動信号を保持し、液晶（５７）を駆動する。
【０００６】ＴＶ画像などを表示する場合、ＴＦＴはほ
とんどの時間がオフ状態（例えば２４０本の走査線の場
合通常オン時間はオフ時間の１／２３９以下）であり、
その期間液晶はホールドキャパシタに保持された駆動信
号により駆動される。そのため通常の液晶表示装置では
スイッチング素子の充電能力の許される範囲内でホール
ドキャパシタを大きく取るほど、オフ時間に外部から加
わる変動要素による駆動信号の変化（たとえば、ＴＦＴ
のゲート電極とドレイン電極のオーバーラップ容量に蓄
積した電荷が、ＴＦＴがオンからオフに変化する際にホ
ールドキャパシタに保持された駆動信号を変化させる現
象など）を小さくし、表示画質を安定させる働きが増
す。ホールドキャパシタの容量値は、使用するＴＦＴの
性能と材料、液晶材料、周辺回路の能力などにより総合
的に決定されるものであるが、上記の理由により設計上
の許容範囲内でホールドキャパシタの容量を大きく取る
ことが表示画質を効率よく向上する一つの大きな要因と
なる。
とんどの時間がオフ状態（例えば２４０本の走査線の場
合通常オン時間はオフ時間の１／２３９以下）であり、
その期間液晶はホールドキャパシタに保持された駆動信
号により駆動される。そのため通常の液晶表示装置では
スイッチング素子の充電能力の許される範囲内でホール
ドキャパシタを大きく取るほど、オフ時間に外部から加
わる変動要素による駆動信号の変化（たとえば、ＴＦＴ
のゲート電極とドレイン電極のオーバーラップ容量に蓄
積した電荷が、ＴＦＴがオンからオフに変化する際にホ
ールドキャパシタに保持された駆動信号を変化させる現
象など）を小さくし、表示画質を安定させる働きが増
す。ホールドキャパシタの容量値は、使用するＴＦＴの
性能と材料、液晶材料、周辺回路の能力などにより総合
的に決定されるものであるが、上記の理由により設計上
の許容範囲内でホールドキャパシタの容量を大きく取る
ことが表示画質を効率よく向上する一つの大きな要因と
なる。
【０００７】しかしながら図４の様な従来の構成でホー
ルドキャパシタの容量を単純に増加させる手法として、
キャパシタ電極（３８）およびゲート配線（３１）の面
積を大きく取ることは、画素電極（３７）の面積を減少
させ有効表示面積を減少させ画面が暗くなる、また絶縁
層（３９）を薄くする事は、層間の絶縁能力を低下させ
装置の耐電圧特性が減下するばかりかダストや段差のカ
バレージ不良により画像の点状の欠陥を招く、などの表
示画質の良否を決める他の要因に深く影響を与えるた
め、しばしば十分なホールドキャパシタの容量を確保す
ることに困難をきたした。
ルドキャパシタの容量を単純に増加させる手法として、
キャパシタ電極（３８）およびゲート配線（３１）の面
積を大きく取ることは、画素電極（３７）の面積を減少
させ有効表示面積を減少させ画面が暗くなる、また絶縁
層（３９）を薄くする事は、層間の絶縁能力を低下させ
装置の耐電圧特性が減下するばかりかダストや段差のカ
バレージ不良により画像の点状の欠陥を招く、などの表
示画質の良否を決める他の要因に深く影響を与えるた
め、しばしば十分なホールドキャパシタの容量を確保す
ることに困難をきたした。
【０００８】更に、仮にホールドキャパシタの容量を確
保することができたとしても、従来構造の液晶表示装置
では、絶縁層（３９）にピンホール又はゴミが付着し、
ゲート配線（３１）とキャパシタ電極（３８）とがショ
ートした場合には、再生することが困難であり、この画
素が正常に動作せず表示欠陥となる問題があった。この
発明は上述した課題に鑑みて為されたものであり、この
発明の目的は、ホールドキャパシタの容量を確保するた
めの補助電極が絶縁層を介してショートした場合におい
ても正常に使用することが可能な液晶表示装置を提供す
ることを目的とする。
保することができたとしても、従来構造の液晶表示装置
では、絶縁層（３９）にピンホール又はゴミが付着し、
ゲート配線（３１）とキャパシタ電極（３８）とがショ
ートした場合には、再生することが困難であり、この画
素が正常に動作せず表示欠陥となる問題があった。この
発明は上述した課題に鑑みて為されたものであり、この
発明の目的は、ホールドキャパシタの容量を確保するた
めの補助電極が絶縁層を介してショートした場合におい
ても正常に使用することが可能な液晶表示装置を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、この発明に係る液晶表示装置
は、透明な絶縁性基板上にマトリックス状に配置された
表示電極と、この表示電極を駆動するスイッチング素子
と、前記表示電極と少なくとも一部が絶縁膜を介して重
畳された第１の補助容量電極と、この補助容量電極と同
一平面上に且つ独立形成された補助容量ラインと、この
補助容量ラインと接続され且つ絶縁膜を介して前記第１
の補助容量電極と重畳した第２の補助容量電極とを備え
たことを特徴としている。
目的を達成するために、この発明に係る液晶表示装置
は、透明な絶縁性基板上にマトリックス状に配置された
表示電極と、この表示電極を駆動するスイッチング素子
と、前記表示電極と少なくとも一部が絶縁膜を介して重
畳された第１の補助容量電極と、この補助容量電極と同
一平面上に且つ独立形成された補助容量ラインと、この
補助容量ラインと接続され且つ絶縁膜を介して前記第１
の補助容量電極と重畳した第２の補助容量電極とを備え
たことを特徴としている。
【００１０】
【作用】以上のように構成される液晶表示装置において
は、第１の補助容量電極と第２の補助容量電極とにより
２つの補助容量が直列に形成されることになり、第１あ
るいは第２の補助容量がショートし所定の容量が充電さ
れないとしても、第２あるいは第１の補助容量が存在す
るために完全不良とはならない。
は、第１の補助容量電極と第２の補助容量電極とにより
２つの補助容量が直列に形成されることになり、第１あ
るいは第２の補助容量がショートし所定の容量が充電さ
れないとしても、第２あるいは第１の補助容量が存在す
るために完全不良とはならない。
【００１１】
【実施例】以下に図１〜図３に基づいて本発明の液晶表
示装置を説明する。まず、透明な絶縁性基板（１）上に
形成された複数のゲート（２）、このゲート（２）と一
体の複数のゲートライン（３）と、複数の第１の補助容
量電極（４）と、この第１の補助容量電極（２）と電気
的に独立した補助容量ライン（５）と、前記ゲート
（２）、ゲートライン（３）、第１の補助容量電極
（４）および補助容量ライン（５）を覆う絶縁層（６）
と、補助容量ライン（５）に設けられたコンタクト孔
（７）を介して接続された第２の補助容量電極（８）と
がある。
示装置を説明する。まず、透明な絶縁性基板（１）上に
形成された複数のゲート（２）、このゲート（２）と一
体の複数のゲートライン（３）と、複数の第１の補助容
量電極（４）と、この第１の補助容量電極（２）と電気
的に独立した補助容量ライン（５）と、前記ゲート
（２）、ゲートライン（３）、第１の補助容量電極
（４）および補助容量ライン（５）を覆う絶縁層（６）
と、補助容量ライン（５）に設けられたコンタクト孔
（７）を介して接続された第２の補助容量電極（８）と
がある。
【００１２】ゲートライン（３）およびゲート（２）
は、一点鎖線で示され、約１５００ÅのＣｒ等で構成さ
れている。ゲートライン（３）は、左右に延在し、ゲー
ト（２）と一体で設けられ、以上の構成が繰り返されて
いる。補助容量ライン（５）は、例えば左右に約１５０
０ÅのＣｒまたはＩＴＯより成っており、対向配置され
る基板上に形成される対向電極（図示しない）と同電位
となる様に接続される。更には基板全面を覆うＳｉＮｘ
より成る絶縁層（６）が設けられている。
は、一点鎖線で示され、約１５００ÅのＣｒ等で構成さ
れている。ゲートライン（３）は、左右に延在し、ゲー
ト（２）と一体で設けられ、以上の構成が繰り返されて
いる。補助容量ライン（５）は、例えば左右に約１５０
０ÅのＣｒまたはＩＴＯより成っており、対向配置され
る基板上に形成される対向電極（図示しない）と同電位
となる様に接続される。更には基板全面を覆うＳｉＮｘ
より成る絶縁層（６）が設けられている。
【００１３】また前記ゲート（２）に対応する前記絶縁
層上に積層された不純物がドープされていない非単結晶
シリコン膜（９）と、前記ゲート（２）を一構成とする
スイッチング素子（ＴＦＴ）のソース領域およびドレイ
ン領域に対応する非単結晶シリコン膜（９）上に形成さ
れた不純物がドープされた非単結晶シリコン膜（１０）
と、前記非単結晶シリコン膜（１０）に近接して設けら
れ、前記第１の補助容量電極（４）と少なくとも一部が
重畳された表示電極（１１）とがある。
層上に積層された不純物がドープされていない非単結晶
シリコン膜（９）と、前記ゲート（２）を一構成とする
スイッチング素子（ＴＦＴ）のソース領域およびドレイ
ン領域に対応する非単結晶シリコン膜（９）上に形成さ
れた不純物がドープされた非単結晶シリコン膜（１０）
と、前記非単結晶シリコン膜（１０）に近接して設けら
れ、前記第１の補助容量電極（４）と少なくとも一部が
重畳された表示電極（１１）とがある。
【００１４】ここで不純物がドープされていない非単結
晶シリコン膜（９）は、ゲート（２）上に活性層として
設けられ、図１の２点鎖線の四角形で示された領域に、
約１０００Åの厚さのａ−Ｓｉが設けられて成してい
る。前記活性層（９）と重畳する不純物がドープされた
非単結晶シリコン膜（１０）が設けられ、ここでは約５
００ÅのＮ+型ａ−Ｓｉが設けられている。また表示電
極（１１）は点線で示され、約１０００ÅのＩＴＯより
成っている。
晶シリコン膜（９）は、ゲート（２）上に活性層として
設けられ、図１の２点鎖線の四角形で示された領域に、
約１０００Åの厚さのａ−Ｓｉが設けられて成してい
る。前記活性層（９）と重畳する不純物がドープされた
非単結晶シリコン膜（１０）が設けられ、ここでは約５
００ÅのＮ+型ａ−Ｓｉが設けられている。また表示電
極（１１）は点線で示され、約１０００ÅのＩＴＯより
成っている。
【００１５】またソース領域に対応する不純物がドープ
された非単結晶シリコン膜（１０）と前記表示電極（１
１）を電気的に接続するソース電極（１２）と、前記ド
レイン領域に対応する不純物がドープされた非単結晶シ
リコン膜（１０）と電気的に接続されたドレイン電極
（１３）およびこのドレイン電極（９）と一体のドレイ
ンライン（１４）とがある。
された非単結晶シリコン膜（１０）と前記表示電極（１
１）を電気的に接続するソース電極（１２）と、前記ド
レイン領域に対応する不純物がドープされた非単結晶シ
リコン膜（１０）と電気的に接続されたドレイン電極
（１３）およびこのドレイン電極（９）と一体のドレイ
ンライン（１４）とがある。
【００１６】ソース電極（１２）、ドレイン電極（１
３）およびドレインライン（１４）は、実線で示されて
おり、約１０００ÅのＭｏと約７０００ÅのＡｌの積層
体で成っている。またソース電極（１２）は、ＩＴＯと
接続しており、ドレインライン（１４）は、ドレイン電
極（１３）と一体で上下に延在されている。本発明の特
徴とするところは、上述したように、先ず第１の補助容
量電極（４）と補助容量ライン（５）とを電気的に独立
させ、そして、その補助容量ライン（５）と接続された
第２の補助容量電極（８）と第１の補助容量電極（４）
とを重畳させることにある。更に具体的に述べると、図
１及び図２に示す如く、第１の補助容量電極（４）は絶
縁層（６）上に形成された表示電極（１１）の一部と重
畳するように形成され、そして、隣接する位置に形成さ
れた補助容量ライン（５）とは所定の間隔だけ離間させ
電気的に独立するように形成されている。また、この第
１の補助容量電極（４）はＣｒ２はＩＴＯにより構成さ
れるために補助容量ライン（５）と同一の工程で形成さ
れる。
３）およびドレインライン（１４）は、実線で示されて
おり、約１０００ÅのＭｏと約７０００ÅのＡｌの積層
体で成っている。またソース電極（１２）は、ＩＴＯと
接続しており、ドレインライン（１４）は、ドレイン電
極（１３）と一体で上下に延在されている。本発明の特
徴とするところは、上述したように、先ず第１の補助容
量電極（４）と補助容量ライン（５）とを電気的に独立
させ、そして、その補助容量ライン（５）と接続された
第２の補助容量電極（８）と第１の補助容量電極（４）
とを重畳させることにある。更に具体的に述べると、図
１及び図２に示す如く、第１の補助容量電極（４）は絶
縁層（６）上に形成された表示電極（１１）の一部と重
畳するように形成され、そして、隣接する位置に形成さ
れた補助容量ライン（５）とは所定の間隔だけ離間させ
電気的に独立するように形成されている。また、この第
１の補助容量電極（４）はＣｒ２はＩＴＯにより構成さ
れるために補助容量ライン（５）と同一の工程で形成さ
れる。
【００１７】一方、補助容量ライン（５）は、補助容量
ライン（５）上に設けられた絶縁層（６）に形成された
所望形状のコンタクト孔（７）を介して第２の補助容量
電極（８）と接続される。そして、その第２の補助容量
電極（８）の一部は絶縁層（６）を介して第１の補助容
量電極（４）と重畳される。この第２の補助容量電極
（８）はアルミニウム等の金属で形成されるために前述
したソース電極（９）及びドレイン電極（１０）と同一
の工程で形成される。
ライン（５）上に設けられた絶縁層（６）に形成された
所望形状のコンタクト孔（７）を介して第２の補助容量
電極（８）と接続される。そして、その第２の補助容量
電極（８）の一部は絶縁層（６）を介して第１の補助容
量電極（４）と重畳される。この第２の補助容量電極
（８）はアルミニウム等の金属で形成されるために前述
したソース電極（９）及びドレイン電極（１０）と同一
の工程で形成される。
【００１８】この構造によれば、図３に示す如く、第１
の補助容量電極（４）と表示電極（１１）間に第１の容
量Ｃ１が形成され、第２の補助容量電極（８）と第１の
補助容量電極（４）間に第１の容量Ｃ１と直列に接続さ
れた第２の容量Ｃ２が形成されることになる。従って、
絶縁層（６）形成時にピンホール又はゴミ等が付着し、
仮に第１の補助容量電極（４）と表示電極（１１）とが
ショートし、第１の容量Ｃ１が形成されない場合であっ
ても、第２の補助容量電極（８）と第１の補助容量電極
（４）間で形成される第２の補助容量Ｃ２が存在するた
めに第２の補助容量Ｃ２に充電された電荷はＴＦＴに放
電され表示電極（１１）が表示されないことはない。
の補助容量電極（４）と表示電極（１１）間に第１の容
量Ｃ１が形成され、第２の補助容量電極（８）と第１の
補助容量電極（４）間に第１の容量Ｃ１と直列に接続さ
れた第２の容量Ｃ２が形成されることになる。従って、
絶縁層（６）形成時にピンホール又はゴミ等が付着し、
仮に第１の補助容量電極（４）と表示電極（１１）とが
ショートし、第１の容量Ｃ１が形成されない場合であっ
ても、第２の補助容量電極（８）と第１の補助容量電極
（４）間で形成される第２の補助容量Ｃ２が存在するた
めに第２の補助容量Ｃ２に充電された電荷はＴＦＴに放
電され表示電極（１１）が表示されないことはない。
【００１９】又、この場合、ＴＦＴのチャンネル寸法Ｗ
／Ｌは直列接続された第１の容量と第２の容量との容量
で十分駆動できる大きさに設定されているために、仮に
上述したようにいずれか１つの容量Ｃ１又はＣ２がショ
ートした場合であっても表示品位を何んら低下させるこ
となく表示することができる。最後に、基板（１）全面
上にはパッシベーション膜を介して配向膜が形成され、
ここでは図示されてないが、対向電極が形成された対向
基板と一体化され、所望のアクティブ表示が行われる。
／Ｌは直列接続された第１の容量と第２の容量との容量
で十分駆動できる大きさに設定されているために、仮に
上述したようにいずれか１つの容量Ｃ１又はＣ２がショ
ートした場合であっても表示品位を何んら低下させるこ
となく表示することができる。最後に、基板（１）全面
上にはパッシベーション膜を介して配向膜が形成され、
ここでは図示されてないが、対向電極が形成された対向
基板と一体化され、所望のアクティブ表示が行われる。
【００２０】
【発明の効果】以上に詳述した如く、本発明に依れば、
第１の補助容量電極（４）と第２の補助容量電極（８）
とを設け、それらの電極（４）（８）により形成される
夫々の容量Ｃ１，Ｃ２を直列接続することにより、いず
れか一方の補助容量Ｃ１（Ｃ２）が製造工程中に不良と
なった場合であっても他方の補助容量Ｃ２（Ｃ１）が存
在するために、ＴＦＴには他方の補助容量Ｃ２（Ｃ１）
に充電された電荷が放電され表示電極（１１）を駆動す
ることができ、表示欠陥を完全に防止することができ
る。その結果、製造歩留りを著しく向上させることがで
きる。
第１の補助容量電極（４）と第２の補助容量電極（８）
とを設け、それらの電極（４）（８）により形成される
夫々の容量Ｃ１，Ｃ２を直列接続することにより、いず
れか一方の補助容量Ｃ１（Ｃ２）が製造工程中に不良と
なった場合であっても他方の補助容量Ｃ２（Ｃ１）が存
在するために、ＴＦＴには他方の補助容量Ｃ２（Ｃ１）
に充電された電荷が放電され表示電極（１１）を駆動す
ることができ、表示欠陥を完全に防止することができ
る。その結果、製造歩留りを著しく向上させることがで
きる。
【図１】本発明の液晶表示装置を示す平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】本発明の液晶表示装置の回路図である。
【図４】従来の液晶表示装置を示す平面図である。
【図５】図４のＢ−Ｂ断面図である。
【図６】従来の液晶表示装置の回路図である。
（１） 基板 （２） ゲート （３） ゲートライン （４） 第１の補助容量電極 （５） 補助容量ライン （６） 絶縁層 （７） コンタクト孔 （８） 第２の補助容量電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (3)
- 【請求項１】 透明な絶縁性基板上にマトリックス状に
配置された表示電極と、この表示電極を駆動するスイッ
チング素子と、前記表示電極と少なくとも一部が重畳さ
れた第１の補助容量電極と、この補助容量電極と独立し
て形成された補助容量ラインと、この補助容量ラインと
接続された第２の補助容量電極とを備えたことを特徴と
する液晶表示装置。 - 【請求項２】 透明な絶縁性基板上にマトリックス状に
配置された表示電極と、この表示電極を駆動するスイッ
チング素子と、前記表示電極と少なくとも一部が絶縁膜
を介して重畳された第１の補助容量電極と、この補助容
量電極と同一平面上に且つ独立して形成された補助容量
ラインと、この補助容量ラインと接続され且つ絶縁膜を
介して前記第１の補助容量電極と重畳された第２の補助
容量電極とを備えたことを特徴とする液晶表示装置。 - 【請求項３】 透明な絶縁性基板上に形成されたゲート
およびこのゲートと一体のゲートラインと、 このゲートラインと交差しないように設けられた補助容
量ラインと、 前記ゲートラインおよび補助容量ラインを覆うゲート絶
縁膜と、 前記ゲートを一構成とするＴＦＴの半導体層となり、前
記ゲート絶縁膜の上層に積層された非単結晶シリコン膜
と、 前記ＴＦＴの近傍に形成され、前記ゲート絶縁膜の上層
に積層された透明電極よりなる表示電極と、 この表示電極と前記ＴＦＴのソースに対応する非単結晶
シリコン膜を電気的に接続するソース電極と、 前記ＴＦＴのドレインに対応する非単結晶シリコン膜と
電気的に接続し前記ゲートラインと交差する方向に延在
されたドレインラインおよびこのドレインラインと一体
のドレイン電極とを少なくとも有する液晶表示装置にお
いて、 第１の補助容量電極は前記補助容量ラインと電気的に独
立し、その一部が前記表示電極と重畳形成され、第２の
補助容量電極はその一部が前記補助容量ラインと接続さ
れると共に他の部分が前記第１の補助容量電極と重畳形
成されたことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6220892A JPH05265035A (ja) | 1992-03-18 | 1992-03-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6220892A JPH05265035A (ja) | 1992-03-18 | 1992-03-18 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05265035A true JPH05265035A (ja) | 1993-10-15 |
Family
ID=13193496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6220892A Pending JPH05265035A (ja) | 1992-03-18 | 1992-03-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05265035A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000014689A (ko) * | 1998-08-24 | 2000-03-15 | 김영환 | 액정 표시 소자 |
-
1992
- 1992-03-18 JP JP6220892A patent/JPH05265035A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000014689A (ko) * | 1998-08-24 | 2000-03-15 | 김영환 | 액정 표시 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821092A (en) | Thin film transistor array for liquid crystal display panel | |
| US6356318B1 (en) | Active-matrix liquid crystal display having storage capacitors of area smaller than that of pixel electrodes | |
| JPH0816756B2 (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| WO2011030583A1 (ja) | 液晶表示装置及びその製造方法 | |
| JPH07128685A (ja) | 液晶表示装置 | |
| JPH08179351A (ja) | 表示装置用アレイ基板 | |
| JP2711015B2 (ja) | マトリクス形表示装置 | |
| JPH05173183A (ja) | 液晶表示装置 | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| JPH10339888A (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP3031664B2 (ja) | Ｔｆｔアレイ基板およびこれを用いた液晶表示装置 | |
| JP2870072B2 (ja) | 液晶表示装置 | |
| JPH0772506A (ja) | 薄膜トランジスタパネル | |
| JPH07140489A (ja) | 液晶表示装置 | |
| JPH05216067A (ja) | 薄膜トランジスタアレイ | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH05265035A (ja) | 液晶表示装置 | |
| JPH0656461B2 (ja) | マトリックスアレー | |
| JPH05265036A (ja) | 液晶表示装置 | |
| JPH117044A (ja) | 表示装置用アレイ基板 | |
| JPH11282386A (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4265144B2 (ja) | 電気光学装置用基板およびその製造方法、電気光学装置、電子機器 |