KR100308155B1 - 액정표시소자및그제조방법 - Google Patents
액정표시소자및그제조방법 Download PDFInfo
- Publication number
- KR100308155B1 KR100308155B1 KR1019970013349A KR19970013349A KR100308155B1 KR 100308155 B1 KR100308155 B1 KR 100308155B1 KR 1019970013349 A KR1019970013349 A KR 1019970013349A KR 19970013349 A KR19970013349 A KR 19970013349A KR 100308155 B1 KR100308155 B1 KR 100308155B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- semiconductor layer
- wiring
- data
- metal layer
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 98
- 239000002184 metal Substances 0.000 claims abstract description 98
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 158
- 239000010408 film Substances 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims description 2
- 241000270730 Alligator mississippiensis Species 0.000 claims 1
- 239000011159 matrix material Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- -1 or the like Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
- G02F2201/506—Repairing, e.g. with redundant arrangement against defective part
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명의 액정표시소자는 게이트절연막이 박막트랜지스터 영역에만 형성되어 있으며, 데이터배선과 동일한 금속으로 이루어진 게이트전극 위에 금속층이 형성되어 있다. 금속층은 데이터배선과 동일한 금속으로 이루어져 데이터 배선의 형성과 동시에 형성되어 데이터배선 및 소스/드레인전극의 에칭시 게이트배선이 에칭되는 것을 방지한다. 반도체층은 게이트배선의 일부와 데이터배선을 따라 형성되며, 일부가 에칭되어 금속층과 소스/드레인전극 사이 및 금속층과 데이터전극 사이로 누설전류가 흐르는 것을 방지한다.
Description
본 발명은 액정표시소자에 관한 것으로, 특히 게이트배선을 데이터배선과 동일한 금속으로 형성하며 상기한 게이트배선 위에 데이터배선과 동일한 금속으로 이루어진 금속층을 적층하여 공정이 간단함과 동시에 게이트배선의 단선을 방지할 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
텔레비젼이나 퍼스널컴퓨터 등의 표시장치로서 주로 사용되고 있는 CRT(cathod ray tube)는 대면적의 화면을 만들 수 있다는 장점이 있지만, 이러한 대면적의 화면을 만들기 위해서는 전자총(electron gun)과 발광물질이 도포된 스크린이 일정 거리 이상을 유지해야만 하기 때문에 그 부피가 커지는 문제가 있었다. 따라서, CRT는 현재 활발하게 연구되고 있는 벽걸이용 텔레비젼 등에 적용할 수 없을 뿐만 아니라, 근래에 주목받고 있는 휴대용 텔레비젼이나 노트북 컴퓨터 등과 같이 저전력을 필요로 하며 소형화를 요구하는 전자제품에도 적용할 수가 없었다.
이러한 표시장치의 요구에 부응하여 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electroluminescent Display), VFD(Vacuum Fluorescent Display)와 같은 여러가지의 평판표시장치가 연구되고 있지만, 그중에서도 LCD(액정표시소자)가 여러가지의 단점에도 불구하고 화질이 우수하며 저전력을 사용한다는 점에서 근래에 가장 활발하게 연구되고 있다. 이러한 LCD로는 단순매트릭스(Passive Matrix) 구동방식 LCD와 액티브매트릭스(Active Matrix) 구동방식 LCD가 있다. 단순매트릭스 구동방식 LCD가 게이트배선(gate bus line)에 연결된 복수의 화소에 신호전압을 인가하는데 비해, 액티브매트릭스 구동방식 LCD는 각각의 화소에 다이오우드(diode)나 박막트랜지스터(thin film transistor)와 같은 능동소자(active element)를 부착하여 각각의 화소를 독립적으로 구동하여 인접화소의 데이터신호에 의한 영향을 최소화시켜 콘트라스트비(contrast ratio)를 높이면서 게이트배선 수를 증가시키는 구동방식이다.
도 1은 능동소자로서 TFT가 적용된 종래 액티브매트릭스 구동방식 LCD의 평면도이다. 도면에 나타낸 바와 같이, 기판(1)에는 게이트배선(2) 및 데이터배선(3)이 종횡으로 배치되어 화소영역을 정의한다. 게이트배선(2)과 데이터배선(3)의 교차점에는 TFT가 형성되어, 게이트전극(5)이 게이트배선(2)에 연결되고 소스/드레인전극(12)이 데이터배선(3) 및 화소전극(17)에 연결된다. 도면에서는 비록 한 화소만을 나타내고 있지만, 이러한 화소가 액정패널(liquid crystal pannel) 전체에 걸쳐서 대단히 많은 수가 존재한다. 또한, 액정패널은 도면표시하지 않은 외부구동회로에 전기적으로 연결되어 각 화소에 신호전압이 인가된다.
도 2는 도 1의 A-A'선 단면도로서, 설명의 편의를 위해 화소영역, 게이트패드영역, 데이터패드영역을 한 도면에 나타낸다. 도면에 나타낸 바와 같이, 기판(1)의 화소영역 및 게이트패드영역에는 금속을 적층하고 패터닝(patterning)하여 게이트전극(5) 및 게이트패드(20)가 형성되며, 그 위에 게이트절연막(6)이 적층된다.화소영역의 게이트절연막(6) 위에는 반도체층(8) 및 n+층(10)이 적층되며, 그 위에 소스/드레인전극(12)이 형성됨과 동시에 데이터 패드영역의 게이트절연막(6) 위에 데이터패드(24)가 형성된다. 그리고, 상기한 기판(1) 전체에 걸쳐서 보호막(14)이 적층되는데, 화소영역, 게이트패드영역 및 데이터패드영역의 보호막(14)에는 도면에 나타낸 바와 같이 각각 콘택홀(contact hole)(15, 27,28)이 형성된다. 화소영역에는 화소전극(17)이 형성되어 홀(15)을 통해 소스/드레인전극(12)에 전기적으로 접속되며, 게이트패드영역과 데이터패드영역에는 금속층(22)이 적층되어 게이트패드(20)와 데이터패드(24)가 외부구동회로에 접속된다.
도면에 나타낸 바와 같이, 화소영역과 데이터패드영역의 홀(15, 28)은 보호막(14)에만 형성되지만, 게이트패드영역의 홀(27)은 게이트절연막(6)과 보호막(14)에 형성된다. 각각의 홀(15, 27, 28)은 드라이에칭과 같은 에칭방법에 의해 동시에 형성되기 때문에, 보호막(14)이 모두 에칭된 후 게이트패드영역의 게이트절연막(6)이 에칭되는 동안 데이터패드(24)가 에칭용 가스 등에 접촉하여 데이터패드(24) 표면이 변질된다. 이 변질에 의해 데이터패드(24)에 접촉저항이 생기게 되어 외부구동회로로부터 데이터배선으로 입력되는 신호전압이 지연된다. 또한, 게이트패드(20) 위의 게이트절연막(6)과 보호막(14)이 에칭될 때, 양막의 에칭선택비(etching selectivity)가 다른 경우에는 게이트절연막(6)에 언더컷(undercut)이 발생하게 되어 외부구동회로로부터의 신호가 화소영역에 전달되지 못하는 문제가 있었다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 게이트절연막을 박막트랜지스터 영역에만 형성하고, 게이트배선의 일부분 위에 금속층을 형성해서 보호막만이 게이트패드영역과 데이터패드영역을 덮고 있도록 하여 패드오픈시 데이터패드에 접촉저항이 발생하는 것을 방지함으로써 신호전압의 지연을 방지할 수 있는 액정표시소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 게이트배선과 데이터배선을 동일한 금속으로 형성함으로써 제조공정이 간단한 액정표시소자 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 게이트배선 위에 금속층을 형성하여 게이트 배선의 단선을 방지할 수 있는 액정표시소자 및 그 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 화소영역, 게이트패드영역, 데이터패드영역으로 구성된 기판과, 상기한 기판의 화소영역에 형성된 게이트전극 및 게이트배선과 게이트패드영역에 형성된 게이트패드와, 상기한 게이트전극 위에 형성된 게이트절연막과, 상기한 화소영역에 형성된 반도체층과, 상기한 화소영역의 반도체층의 위에 형성된 소스/드레인전극, 데이터배선, 게이트배선의 일부분 위에 형성된 금속층, 게이트패드 위에 형성된 금속층 및 데이터패드영역에 형성된 데이터패드와, 상기한 기판 전체에 걸쳐서 적층된 보호막과, 상기한 보호막 위의 화소영역에 형성된 화소전극 및 게이트패드 영역과 데이터패드영역에 형성된 패드전극으로 구성된다. 게이트전극, 게이트배선, 소스/드레인전극, 데이터배선, 게이트패드, 데이터패드는 동일한 금속으로 형성되며, 게이트배선 위의 금속층의 일부분이 반도체층과 겹치기 때문에 소스/드레인전극 및 데이터배선의 에칭시 게이트배선이 에칭되는 것을 방지하는 동시에 게이트배선이 단선되는 것을 방지한다. 상기한 금속층과 반도체층이 겹치는 영역에는 홀이 형성되어 게이트배선 위의 금속층과 소스/드레인전극 사이 및 금속층과 데이터배선 사이로 누설전류가 흐르는 것을 방지한다.
상기한 구성의 액정표시소자를 제조하는 방법은, 기판 위에 금속을 적층하고 에칭하여 화소영역에 게이트전극 및 게이트배선을 형성하고 게이트패드영역에 게이트패드를 형성하는 단계와, 화소영역에 반도체층을 형성하는 단계와, 금속을 적층하고 에칭하여 화소영역의 반도체층 위에 소스/드레인전극, 데이터배선 및 금속층을 형성하고 데이터패드영역에 데이터패드를 형성하는 단계와, 상기한 기판 전체에 걸쳐서 보호막을 형성하는 단계와, 게이트배선 위의 반도체층을 에칭하는 단계와, 상기한 화소영역, 게이트패드여역, 데이터패드영역을 에칭하여 컨택홀을 형성하는 단계와, 상기한 보호막 위의 화소영역에 화소전극을 형성하고 게이트패드영역 및 데이터패드영역에 패드전극을 형성하는 단계로 구성된다.
도 1은, 종래 액정표시소자의 평면도.
도 2는, 도 1의 A-A'선 단면도.
도 3은 본 발명에 따른 액정표시소자를 나타내는 도면.
도 4는, 도 3의 B-B'선 단면도.
도 5는, 본 발명의 박막트랜지스터 제조방법을 나타내는 도면.
도 6(a)는, 도 3의 C-C'선 단면도.
도 6(b)는, 도 3의 D-D'선 단면도.
- 도면의 주요부분에 대한 부호의 설명 -
101 : 기판102 : 게이트배선
103 : 데이터배선105 : 게이트전극
106 : 게이트절연막108 : 반도체층
110 : 오믹콘택층112 : 소스/드레인전극
114 : 보호막115 : 콘택홀
117 : 화소전극120 : 게이트패드
122 : 패드전극124 : 데이터패드
127,128,132 : 홀130 : 금속층
도 3 및 도 4는 본 발명에 따른 LCD를 나타내는 도면으로, 도 3은 평면도이고, 도 4는 도 3의 B-B'선 단면도이다. 도 4는 비록 화소영역의 TFT영역의 단면도이지만, 설명의 편의를 위해 게이트패드영역, 데이터패드영역을 한 도면에 나타낸다. 종래의 LCD에서 반도체층 및 소스/드레인전극이 TFT영역에만 형성되는 것에 비해, 도면에 도시된 본 발명의 LCD에서는 반도체층(108)이 게이트배선(102) 및 데이터배선(103)을 따라 형성된다. 이때, 데이터배선(103) 아래의 반도체층(108)은 전체 데이터배선(103)을 따라 형성되지만, 게이트베선(102) 위의 반도체층(108)은 상기한 게이트배선(102)을 따라 일정한 길이만큼 형성된다.
또한, 상기한 반도체층(108)이 게이트배선(102)과 데이터배선(103) 전체을 따라 형성되는 것도 가능하며, 게이트배선(102)과 데이터배선(103)의 교차부분에만 형성되어 상기한 게이트배선(102)과 데이터배선(103)을 절연시키는 것도 가능하다. 물론, 이러한 경우에도 게이트전극(105)과 소스/드레인전극(112) 사이의 반도체층(108)은 활성층의 역할을 한다. 게이트전극(105) 위에 적층되는 게이트절연막(106)도 종래의 LCD에서는 액정패널 전체에 걸쳐서 적층되는데 비해, 본 발명에서는 TFT영역에만 적층된다. 따라서, 외부구동회로와 연결되는 데이터패드(124)와 게이트패드(120) 위에는 보호막(114)만이 형성되기 때문에, 패드오픈시 게이트패드영역에서 2중막의 에칭에 의한 언더컷이 발생하지 않게 될 뿐만 아니라, 게이트패드영역의 막이 에칭되는 동안 데이터패드에 가스 등이 작용하여 패드가 변질되는 것을 방지할 수 있게 된다.
그러나, 상기한 구조의 LCD에서도 게이트배선(102)과 데이터배선(103)을 동일한 금속이나 에칭선택비가 같은 금속으로 형성할 때에는 게이트절연막(106)이 TFT영역에만 적층되어 있기 때문에 소스/드레인전극(112)을 형성하기 위해 금속을 에칭할 때 게이트배선(102) 및 게이트패드(120)가 에칭되는 문제가 있다. 이러한 문제를 해결하기 위해, 도면에 나타낸 바와 같이 게이트배선(102)의 일부분과 게이트패드(120) 위에 금속층(130)을 형성하여 상기한 게이트배선(102) 및게이트패드(120)를 덮도록 하는데, 금속층(130)은 데이터배선(103)과 동일한 금속을 사용할 수도 있지만 다른 금속을 사용할 수도 있다. 이때, 반도체층(108)의 모양에 관계없이 금속층(130)과 반도체층(108)의 일부분이 겹쳐야만 데이터배선(103)의 에칭시 게이트배선(102)이 영향받는 것을 방지할 수 있게된다. 도면에서, 도면부호 132는 게이트배선(102) 위의 보호막(114)과 반도체층(108)을 에칭하여 형성된 홀로서, 반도체층(108)을 통해 금속층(130)과 소스/드레인전극(112)사이 및 금속층(130)과 데이터전극(103) 사이로 누설전류가 흐르는 것을 방지해 준다. 또한, 도면부호 115는 소스/드레인전극(12) 위의 보호막(114)에 형성된 콘택홀(115)로서, 상기한 콘택홀(115)을 통해 화소영역에 형성된 화소전극(117)이 상기한 소스/드레인전극(12)에 접속된다.
이하, 도 5을 참조하여 상기한 LCD 제조공정에 대해 상세히 설명한다.
우선, 도 5(a)에 나타낸 바와 같이 스퍼터링(sputtering)방법으로 Cr, Ti, Al, Al합금 등과 같은 금속을 적층한 후 에칭하여 기판(101)의 화소영역 및 게이트패드영역에 게이트전극(105) 및 게이트패드(120)를 형성한다. 이어서, 도 5(b)에 나타낸 바와 같이 상기한 기판(101) 전체에 걸쳐서 SiNx나 SiOx 등으로 이루어진 절연막, 비정질 실리콘(a-Si), n+a-Si을 플라즈마 CVD(Plasma Chemical Vapor Deposition) 방법으로 연속 적층하고 이를 한꺼번에 에칭하여 화소영역에 게이트절연막(106), 반도체층(108) 및 n+층을 형성한다. 반도체층(108)은 도 3에 나타낸 바와 같이 데이터배선(103) 전체를 따라, 그리고 게이트배선(102)의 일부분을 따라형성된다. 게이트절연막(106) 위에 형성된 반도체층(108)은 활성층이지만, 게이트배선(102)과 데이터배선(103)을 따라 형성된 반도체층(108)은 절연막의 기능을 한다. 따라서, 반도체층(108)을 게이트배선(102)과 데이터배선(103) 전체를 따라 형성하는 것이 가능하며, 게이트배선(102)과 데이터배선(103)의 교차부분에만 형성하는 것도 가능하다.
그 후 , 도 5(c)에 나타낸 바와 같이 기판(101) 전체에 걸쳐서 상기한 데이터전극(105) 및 게이트배선(102)과 동일한 금속인 Cr, Ti, Al, Al합금 등을 스퍼터링방법에 의해 적층한 후 에칭하여 화소영역, 게이트패드영역, 데이터패드영역에 소스/드레인전극(112), 데이터배선(103), 금속층(130) 및 데이터패드(124)을 형성하고, 상기한 소스/드레인전극(112)을 마스크로 하여 n+층(110)을 에칭하여 반도체층(108) 위에 채널영역을 형성한다. 금속층(130)은 소스/드레인전극(112) 및 데이터배선(103)과 동시에 에칭되어 게이트배선(102)의 일부분 위에 배치되기 때문에, 데이터배선(103)의 에칭시 게이트배선(102)이 에칭되는 것을 방지한다. 이때, 금속층(130)의 폭을 게이트배선(102)의 폭 보다 크게 하여 도 6(a)에 나타낸 바와 같이 금속층(130)이 완전히 게이트배선(102)을 덮도록 한다.
상기한 방법에서는 게이트전극(105)과 소스/드레인전극(112)으로 동일한 금속을 사용하지만, 각각 다른 금속을 사용하는 것도 가능하다. 상기한 게이트전극(105) 및 소스/드레인전극(112)을 다른 금속, 즉 에칭선택비가 다른 금속으로 형성하는 경우에는 소스/드레인전극(112) 및 데이터배선(103)을 에칭할 때게이트배선(102)이 에칭되지 않기 때문에, 상기한 금속층(130)을 형성할 필요가 없게 된다. 또한, 소스/드레인전극(112)과 금속층(130)을 동일한 물질로 동시에 형성하는 것도 가능하지만, 다른 물질을 사용하여 전극(112)을 형성한 후 금속층(130)을 형성하는 것도 가능하고 금속층(130)을 형성한 후 전극(105)을 형성하는 것도 물론 가능하다.
금속층(130)이 게이트배선(102)의 일부분 위에 형성될 때에는 금속층(130)의 일부분이 반도체층(108)을 덮고 있어야만 한다. 그 이유는 금속층(130)과 반도체층 (108) 사이에 간격이 생기면, 소스/드레인전극(112) 및 데이터배선(103) 에칭시 상기한 간격 아래의 게이트배선(102)이 영향을 받기 때문이다. 가장 좋은 방법은 금속층(130)과 반도체층(108)을 정밀하게 형성하여 간격의 발생을 방지하는 것이지만, 이것은 공정상 대단히 어려운 일이다. 그런데, 상기한 바와 같이 금속층(130)의 일부분이 반도체층(130)을 덮고 있는 경우 반도체층(130)을 통해 금속층(130)과 데이터배선(103) 사이와 금속층(130)과 소스/드레인전극(112) 사이에 누설전류가 발생하여 단락의 원인이 된다. 그러므로, 상기한 누설전류의 발생을 방지하기 위해 반도체층(108)의 에칭공정이 필요하게 된다.
상기한 에칭공정이 도 5(d) 및 도 6(b)에 도시되어 있다. 도면에 나타낸 바와 같이, 기판(101) 전체에 걸쳐서 SiNx나 SiOx 등과 같은 보호막(114)을 도포한 후, 에칭하여 화소영역, 게이트패드영역, 데이터패드영역에 각각 콘택홀(115, 127 , 128)을 형성한다. 이때, 상기한 게이트패드(120)와 데이터패드(124) 위에는 보호막(114)만이 적층되어 있기 때문에, 게이트패드(120)와 데이터패드(124)가 동시에오픈되어 데이터패드(124)에 에칭용 가스 등에 의한 패드의 변질이 발생하지 않게 된다. 이와 동시에, 게이트배선(102) 위의 금속층(130)과 반도체층(108)이 겹치는 영역의 보호막(114), 금속층(130) 및 반도체층(108)을 한꺼번에 에칭해서 홀(132)을 형성하여 금속층(130)과 데이터배선(103) 사이와 금속층(130)과 소스/드레인전극(112) 사이에 누설전류가 발생하는 것을 방지한다.
그 후, 기판(101) 전체에 걸쳐서 ITO(indium tin oxide)를 스퍼터링방법으로 적층하고 에칭하여 화소전극을 형성한다. 이와 동시에, 도 5(d)에 나타낸 바와 같이 게이트패드(120)와 데이터패드(124) 위 및 홀(127,128)에 패드전극(122)을 형성한다.
본 발명은 상기한 바와 같이, 게이트배선과 데이터배선을 동일한 금속으로 형성하기 때문에 제조공정을 간단하게 할 수 있게 된다. 또한, 게이트패드 및 데이터패드에 보호막만이 적층되도록 게이트절연막을 박막트랜지스터 영역에만 적층하기 때문에, 패드오픈시 에칭선택비에 의한 언터컷의 발생과 에칭용 가스에 의한 데이터패드의 변질을 방지할 수 있게 된다. 더욱이, 게이트배선 위에 금속층이 형성되어 있기 때문에 게이트배선의 단선이 상기한 금속층이 리던던시의 역할을 하게 되어 수율이 좋은 액정표시장치를 얻을 수 있게 된다.
Claims (38)
- 기판 위에 제1금속을 적층하고 에칭하여 게이트전극 및 게이트배선을 형성하는 단계와;상기한 게이트전극 위에 절연막을 형성하는 단계와;반도체층을 형성하는 단계와;제2금속을 적층하고 에칭하여 상기한 반도체층 위에 소스/드레인전극과 데이터배선을 형성하고 게이트배선 위에 금속층을 형성하는 단계와;상기한 기판 전체에 걸쳐서 보호막을 형성하는 단계와;상기한 보호막 위에 화소전극을 형성하는 단계로 구성된 액정표시소자.
- 제1항에 있어서, 상기한 게이트전극, 게이트배선, 소스/드레인전극, 데이터배선이 동일한 금속으로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
- 제1항에 있어서, 상기한 반도체층을 형성하는 단계가,상기한 기판 전체에 비정질실리콘을 적층하는 단계와;상기한 비정질실리콘을 에칭하여 전체 게이트배선 및 데이터배선을 따라 반도체층을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
- 제1항에 있어서, 상기한 반도체층을 형성하는 단계가,상기한 기판 전체에 비정질실리콘을 적층하는 단계와;상기한 비정질실리콘을 에칭하여 게이트배선의 일부분 및 전체 데이터배선을 따라 반도체층을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
- 제1항에 있어서, 상기한 반도체층을 형성하는 단계가,상기한 기판 전체에 비정질실리콘을 적층하는 단계와;상기한 비정질실리콘을 에칭하여 게이트배선 및 데이터배선의 교차부분에 반도체층을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
- 제1항에 있어서, 상기한 금속층의 일부분이 반도체층과 겹치는 것을 특징으로 하는 액정표시소자 제조방법.
- 제6항에 있어서, 상기한 게이트배선 위의 반도체층을 에칭하여 금속층과 소스/드레인전극 사이 및 금속층과 데이터배선 사이로 전류가 흐르는 것을 방지하는 단계가 추가로 포함되는 것을 특징으로 하는 액정표시소자 제조방법.
- 제7항에 있어서, 상기한 금속층, 반도체층, 보호막이 한꺼번에 에칭되는 것을 특징으로 하는 액정표시소자 제조방법.
- 화소영역, 게이트패드영역, 데이터패드영역으로 구성된 기판을 제공하는 단계와;제1금속을 적층하고 에칭하여 화소영역에 게이트전극과 게이트배선을 형성하고 게이트패드영역에 게이트패드를 형성하는 단계와;상기한 화소영역의 게이트전극 위에 게이트절연막을 적층하는 단계와;상기한 화소영역에에 반도체층을 형성하는 단계와;제2금속을 적층하고 에칭하여 화소영역에 소스/드레인전극과 데이터배선을 형성하고, 화소영역의 게이트배선 및 게이트 전극 위와 게이트패드영역에 제1금속층을 형성하며, 데이터패드영역에 데이터패드를 형성하는 단계와;상기한 기판 전체에 걸쳐 홀을 가진 보호막을 형성하는 단계와;상기한 보호막 위의 화소영역에 화소전극을 형성하는 단계와;상기한 게이트패드영역 및 데이터패드영역에 제2금속층 형성하는 단계로 구성된 액정표시소자 제조방법.
- 제9항에 있어서, 상기한 게이트전극, 게이트배선, 데이터전극, 데이터배선, 게이트패드, 데이터패드가 동일 금속으로 이루어진 것을 특징으로 하는 액정표시소자.
- 제9항에 있어서, 상기한 반도체층을 형성하는 단계가,상기한 기판 전체에 비정질실리콘을 적층하는 단계와;상기한 비정질실리콘을 에칭하여 전체 게이트배선 및 데이터배선을 따라 반도체층을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
- 제9항에 있어서, 상기한 반도체층을 형성하는 단계가,상기한 기판 전체에 비정질실리콘을 적층하는 단계와;상기한 비정질실리콘을 에칭하여 게이트배선의 일부분 및 전체 데이터배선을 따라 반도체층을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
- 제9항에 있어서, 상기한 반도체층을 형성하는 단계가,상기한 기판 전체에 비정질실리콘을 적층하는 단계와;상기한 비정질실리콘을 에칭하여 게이트배선 및 데이터배선의 교차부분에 반도체층을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
- 제9항에 있어서, 상기한 제1금속층이 반도체층의 일부분과 겹치는 것을 특징으로 하는 액정표시소자 제조방법.
- 제14항에 있어서, 상기한 게이트배선 위의 반도체층을 에칭하여 제1금속층과 소스/드레인전극 사이 및 제1금속층과 데이터배선 사이로 전류가 흐르는 것을 방지하는 단계가 추가로 포함되는 것을 특징으로 하는 액정표시소자 제조방법.
- 제15항에 있어서, 상기한 제1금속층, 반도체층, 보호막이 한꺼번에 에칭되는 것을 특징으로 하는 액정표시소자 제조방법.
- 제9항에 있어서, 상기한 화소전극과 제2금속층이 동시에 형성되는 것을 특징으로 하는 액정표시소자 제조방법.
- 제17항에 있어서, 상기한 제2금속층이 ITO(indium tin oxide)인 것을 특징으로 하는 액정표시소자 제조방법.
- 기판과;상기한 기판 위에 형성된 게이트배선 및 게이트전극과;상기한 게이트전극 위에 형성된 절연막과;상기한 절연막과 게이트배선의 일부 영역 및 기판 위에 적층된 반도체층과;상기한 반도체층 위에 형성된 소스/드레인전극 및 데이터배선과;상기한 게이트배선을 따라 형성된 금속층과;상기한 기판 전체에 걸쳐서 적층된 보호막과;상기한 보호막 위에 형성된 화소전극으로 구성된 액정표시소자.
- 제19항에 있어서, 상기한 게이트전극, 게이트배선, 소스/드레인전극, 데이터배선이 동일 금속인 것을 특징으로 하는 액정표시소자.
- 제19항에 있어서, 상기한 금속층이 소스/드레인전극 및 데이터배선과 동일 금속인 것을 특징으로 하는 액정표시소자.
- 제19항에 있어서, 상기한 반도체층이 전체 게이트배선 및 데이터배선을 따라 형성된 것을 특징으로 하는 액정표시소자 제조방법.
- 제19항에 있어서, 상기한 반도체층이 게이트배선의 일부분 및 전체 데이터배선을 따라 형성된 것을 특징으로 하는 액정표시소자 제조방법.
- 제19항에 있어서, 상기한 반도체층이 게이트배선 및 데이터배선의 교차부분에 형성된 것을 특징으로 하는 액정표시소자 제조방법.
- 제19항에 있어서, 상기한 금속층의 일부분이 반도체층과 겹치는 것을 특징으로 하는 액정표시소자.
- 제25항에 있어서, 상기한 반도체층에 형성되어 금속층과 소스/드레인전극 사이 및 금속층과 데이터배선 사이의 누설전류를 방지하는 복수의 홀이 추가로 포함된 것을 특징으로 하는 액정표시소자.
- 화소영역, 게이트패드영역, 데이터패드영역으로 구성된 기판과;상기한 기판의 화소영역에 형성된 게이트배선 및 게이트전극과 게이트패드영역에 형성된 게이트패드와;상기한 게이트전극 위에 형성된 절연막과;상기한 화소영역에 적층된 반도체층과;상기한 화소영역의 반도체층 위에 형성된 소스/드레인전극 및 데이터배선과 데이터패드영역에 형성된 데이터패드와;상기한 게이트배선의 일부분과 게이트패드영역의 게이트패드 위에 형성된 제1금속층과;상기한 기판 전체에 걸쳐서 적층되며, 화소영역, 게이트패드영역, 데이터패드영역에 각각 컨택홀이 형성된 보호막과;상기한 화소영역의 보호막 위에 형성된 화소전극과;상기한 게이트패드영역 및 데이터패드영역에 형성된 제2금속층으로 구성된 액정표시소자.
- 제27항에 있어서, 상기한 게이트전극, 게이트배선, 소스/드레인전극, 데이터배선, 게이트패드, 게이터패드가 동일 금속인 것을 특징으로 하는 액정표시소자.
- 제27항에 있어서, 상기한 제1금속층이 소스/드레인전극 및 데이터배선과 동일 금속인 것을 특징으로 하는 액정표시소자.
- 제27항에 있어서, 상기한 반도체층이 전체 게이트배선 및 데이터배선을 따라 형성된 것을 특징으로 하는 액정표시소자 제조방법.
- 제27항에 있어서, 상기한 반도체층이 게이트배선의 일부분 및 전체 데이터배선을 따라 형성된 것을 특징으로 하는 액정표시소자 제조방법.
- 제27항에 있어서, 상기한 반도체층이 게이트배선 및 데이터배선의 교차부분에 형성된 것을 특징으로 하는 액정표시소자 제조방법.
- 제27항에 있어서, 상기한 제1금속층의 일부분이 반도체층과 겹치는 것을 특징으로 하는 액정표시소자.
- 제33항에 있어서, 상기한 반도체층에 형성되어 제1금속층과 소스/드레인 전극 사이 및 제1금속층과 데이터배선 사이의 누설전류를 방지하는 복수의 홀을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
- 기판과;상기한 기판 위에 종횡으로 배열된 동일 금속의 게이트배선 및 데이터 배선과;상기한 게이트배선과 데이터배선의 교차점에 배치된 박막트랜지스터와;상기한 게이트배선 및 데이터배선과 동일 금속으로 게이트배선 위에 형성된 금속층으로 구성된 액정표시소자.
- 제35항에 있어서, 상기한 박막트랜지스터가,게이트배선에 접속된 게이트전극과;상기한 게이트전극 위에 적층된 게이트절연막과;상기한 게이트절연막 위에 적층된 반도체층과;상기한 반도체층 위에 형성된 소스/드레인전극으로 구성된 것을 특징으로 하는 액정표시소자.
- 제36항에 있어서, 상기한 반도체층이 게이트배선 및 데이터배선을 따라 적층된 것을 특징으로 하는 액정표시소자.
- 제37항에 있어서, 상기한 게이트배선 위의 반도체층에 형성되어 금속층과 소스/드레인전극 사이 및 금속층과 데이터배선 사이의 누설전류를 방지하는 복수의 홀을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970013349A KR100308155B1 (ko) | 1997-04-11 | 1997-04-11 | 액정표시소자및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970013349A KR100308155B1 (ko) | 1997-04-11 | 1997-04-11 | 액정표시소자및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980076580A KR19980076580A (ko) | 1998-11-16 |
| KR100308155B1 true KR100308155B1 (ko) | 2002-07-18 |
Family
ID=37530522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970013349A KR100308155B1 (ko) | 1997-04-11 | 1997-04-11 | 액정표시소자및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100308155B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100710142B1 (ko) * | 2000-08-30 | 2007-04-20 | 엘지.필립스 엘시디 주식회사 | 저저항 배선 액정표시장치 |
| KR100711756B1 (ko) * | 2005-01-05 | 2007-04-30 | 삼성전자주식회사 | 액정표시장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185522A (ja) * | 1988-01-19 | 1989-07-25 | Toshiba Corp | 表示装置駆動用基板 |
-
1997
- 1997-04-11 KR KR1019970013349A patent/KR100308155B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185522A (ja) * | 1988-01-19 | 1989-07-25 | Toshiba Corp | 表示装置駆動用基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980076580A (ko) | 1998-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100241287B1 (ko) | 액정표시소자 제조방법 | |
| US5874326A (en) | Method for fabricating thin film transistor | |
| JP2001264804A (ja) | 液晶表示装置およびその作製方法 | |
| KR20040024666A (ko) | 액정 표시 장치 및 이의 제조방법 | |
| JPS6045219A (ja) | アクテイブマトリクス型表示装置 | |
| US20200348784A1 (en) | Touch display substrate, method of manufacturing the same and display device | |
| JP2006114907A (ja) | 薄膜保護膜及びこれを有する表示基板 | |
| JPH0843860A (ja) | 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント | |
| JP2001117115A (ja) | アクティブマトリクス型表示装置 | |
| JP3251401B2 (ja) | 半導体装置 | |
| KR100720445B1 (ko) | 액정표시소자의 콘택 배선 및 그 형성방법 | |
| US20050001943A1 (en) | Thin film array panel | |
| KR20140142064A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR100308155B1 (ko) | 액정표시소자및그제조방법 | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US11221532B2 (en) | Display substrate, method of manufacturing the same, display panel and display device | |
| KR20080012448A (ko) | 액정표시장치 및 그의 제조방법 | |
| US6927832B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100202224B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100499570B1 (ko) | 액정표시장치의 입력배선 형성방법 | |
| KR100394027B1 (ko) | 저저항 배선을 갖는 액정 디스플레이 패널 및 그 제조방법 | |
| KR100203382B1 (ko) | 박막트랜지스터 어레이기판 및 그 제조방법 | |
| KR101340992B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100256045B1 (ko) | 단선방지용금속층을가진액정표시소자및금속층을이용한액정표시소자의단선방지방법 | |
| KR100205258B1 (ko) | 액정표시소자의 박막트랜지스터 어레이기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19991207 Effective date: 20010430 Free format text: TRIAL NUMBER: 1999101004460; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19991207 Effective date: 20010430 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 16 |
|
| EXPY | Expiration of term |