以下、本発明に係る表示装置及びその製造方法について、実施の形態を示して詳しく説明する。ここで、以下に示す実施形態においては、表示画素を構成する発光素子として有機EL素子を適用し、特に、高分子系の有機材料からなる有機EL層を備えた有機EL素子を適用した場合について説明する。
<第1の実施形態>
(表示パネル)
まず、本発明に係る表示装置に適用される表示パネルについて説明する。
図1は、本発明の適用された有機ELディスプレイを示した図面である。図1に示されるように、有機ELディスプレイ1は、外部回路101によって制御された表示装置であり、基本構造として、有機EL表示パネル2と、外部回路101から出力されるクロック信号や輝度階調信号を含む制御信号群DCNTに応じて階調電流Idataの電流値を制御するデータドライバ3と、外部回路101から出力されるクロック信号を含む制御信号群GCNTに応じて選択信号Sselを出力する選択走査ドライバ5と、を備える。
有機EL表示パネル2は、画像が実質的に表示される表示部4が絶縁性基板11に設けられた構造となっている。表示部4の周囲に選択走査ドライバ5、データドライバ3が配設されている。選択走査ドライバ5及びデータドライバ3は、絶縁性基板11上に設けられていても良いし、絶縁性基板11の周辺に配された基板(図示略)上に設けられても良い。
表示部4においては、(m×n)個の画素(表示画素)P1,1〜Pm,nがマトリクス状となって絶縁性基板11上に設けられており、縦方向(列方向)にm個の画素Pi,jが配列され、横方向(行方向)にn個の画素Pi,jが配列されている。ここで、m,nは1以上の整数であり、iは1以上m以下の或る整数であり、jは1以上n以下の或る整数であり、縦にi番目(つまり、i行目)であって横にj番目(つまり、j列目)である画素を画素Pi,jと記す。
また、表示部4においては、m本の選択走査ラインLsと、複数本の供給電圧ラインLaと、n本のデータラインLdとが絶縁性基板11上に形成されている。選択走査ラインLsは、互いに平行となって横方向に延在している。供給電圧ラインLaは、縦方向に配列されている。データラインLdは、互いに平行となって縦方向に延在し、選択走査ラインLsに対して垂直に交差している。これら選択走査ラインLs、供給電圧ラインLa及びデータラインLdは層間絶縁膜等によって互いに絶縁されている。また、選択走査ラインLsは選択走査ドライバ5のそれぞれの出力端子に接続されており、供給電圧ラインLaは互いに導電しており、発振回路6の出力端子に接続されている。
また、各選択走査ラインLsには、横方向に配列されたn個の画素Pi,1〜Pi,nが接続されており、各供給電圧ラインLaには、縦方向に配列されたトランジスタTr13のドレイン又はソースの一方に接続されており、各データラインLdには、縦方向に配列されたm個の画素P1,j〜Pm,jが接続されており、選択走査ラインLsとデータラインLdとの交差部に画素Pi,jが配されている。
画素Pi,jは、発光駆動電流の電流値に従った輝度で発光する有機EL素子Ei,jと、有機EL素子Ei,jの周辺に設けられている画素回路Di,j(画素回路DC)と、を備える。
有機EL素子Ei,j(16)は、後述するように、画素電極15、有機EL層16、対向電極17が順に積層した積層構造となっている。画素電極15は、画素P1,1〜Pm、nごとにパターニングされており、データラインLdと選択走査ラインLsとによって囲繞された各囲繞領域に形成されている。
次に、表示部4の周囲に配設されたデータドライバ3、選択走査ドライバ5及び発振回路6について説明する。
図2は、本発明の適用された有機ELディスプレイにおける駆動制御動作を示すタイミングチャートである。
詳細には図2に示されるように、選択走査ドライバ5は、選択信号Sselとしてハイレベルのオン電位VON(例えば共通電位Vcomより十分高い。)又はローレベルのオフ電位VOFF(例えば共通電位Vcom以下である。)の何れかのレベルの電位を選択走査ラインLsに個別に印加することによって、所定周期で各選択走査ラインLsを選択する。
即ち、選択走査ラインLsが選択される選択期間TSEでは、選択走査ドライバ5が選択信号としてオン電位VONを選択走査ラインLsに印加することにより、選択走査ラインLsに接続されたトランジスタTr12(画素回路Di,1〜Di,n全てのトランジスタTr12である。)がオン状態になる。トランジスタTr12がオン状態になることによってデータラインLdに流れる電流が画素回路DCに流れ得るようになる。一方、選択期間TSE以外の非選択期間TNSEでは、オフ電位VOFFを選択走査ラインLsに印加することにより、トランジスタTr12がオフ状態になる。トランジスタTr12がオフ状態になることで、データラインLdに流れる電流は画素回路DCに流れ得ないようになる。ここで、TSE+TNSE=TSCで表される期間が一走査期間であり、選択走査ラインLsの選択期間TSEは互いに重ならない。
発振回路6は、水晶発振器等を備え、ハイレベル電位VHIGHとローレベル電位VLOWの矩形波を出力する供給電圧信号Sscを全ての供給電圧ラインLaに同期して出力するものである。
詳細には図2に示されるように、発振回路6から出力される周期的信号の周期は、選択期間TSEに等しい。そして、発振回路6から出力される周期的信号は、各々の行の選択期間TSEの間に、一回ローレベルになり、周期的信号がローレベルになっている期間とハイレベルになっている期間は同じである。また、発振回路6から出力された周期的信号がハイレベルからローレベルに下がる時に、選択走査ドライバ5によって選択走査ラインLsの何れかに出力される選択信号が立ち上がる。
発振回路6から出力されるローレベルの電位VLOWは、共通電位Vcom以下であるが、ここでは、共通電位Vcomと同じである。そのため、トランジスタTr13がオン状態となっていても、有機EL素子Ei,jにゼロ電圧又は逆バイアス電圧が印加されていることになるから有機EL素子Ei,jに電流が流れない。一方、発振回路6から出力されるハイレベルの電位VHIGHが共通電位Vcomより高く、トランジスタTr13がオン状態となっていれば、有機EL素子Ei,jに順バイアス電圧が印加されていることになるから供給電圧ラインLaから有機EL素子Ei,jへと電流が流れる。
次に、データドライバ3について説明する。データドライバ3の出力端子OUT1〜OUTnには、それぞれデータラインLdが接続されている。データドライバ3には外部回路101からクロック信号や輝度階調信号を含む制御信号群DCNTが入力され、入力したクロック信号のタイミングによって輝度階調信号をラッチする。データドライバ3はデータラインLdからそれぞれの出力端子OUT1〜OUTnに流れる階調電流Idataを、表示データとなる輝度階調信号にしたがった電流値に制御する。具体的には、選択走査ラインLsが選択されている各々の選択期間TSEの時に、データドライバ3がデータラインLdから全ての出力端子OUT1〜OUTnに向かって階調指定シンク電流(階調電流Idata)が同期して流れる。階調電流Idataとは、外部回路101からの輝度階調信号にしたがった輝度で有機EL素子Ei,1〜Ei,nを発光するために、画素回路DCに流れる電流であって、データラインLdからそれぞれの出力端子OUT1〜OUTnに向かって流れる電流である。
図3は、本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す要部概略平面図である。なお、図3に示す平面図においては、図示の都合上、表示パネル(有機EL表示パネル2)の視野側から見た各表示画素PIX(色画素PXr、PXg、PXb)の配列と、供給電圧ライン(アノードライン)La及び共通電圧ライン(カソードライン)Lcの配設構造との関係を示し、図1に示す画素回路DC内のトランジスタ等を省略した。ここで、図3においては、隣接する赤(R)、緑(G)、青(B)の3色からなる色画素PXr、PXg、PXbを一組として一の表示画素PIXを備える場合を示す。
本発明に係る表示装置(表示パネル)は、図3に示すように、ガラス基板等の絶縁性基板11の一面側に、列方向(図面上下方向)に配設された供給電圧ライン(アノードライン)Laと、行方向(図面左右方向)に配設された共通電圧ライン(カソードライン)Lcとを備え、当該供給電圧ラインLaと共通電圧ラインLcの各交点を含む領域に各表示画素PIX(色画素PXr、PXg、PXb)が配置されている。
供給電圧ラインLaは、外部回路101に直接又は間接的に接続され、書込動作期間となる選択期間TSEに画素回路DCに階調電流Idataを流すための所定の低電圧電位VLOWが印加され、発光動作期間となる非選択期間TNSEに有機EL素子OELに表示データに応じた階調で発光するための発光駆動電流を供給するための所定の高電圧電位VHIGHが印加される。共通電圧ラインLcは、所定の低電位電源に直接又は間接的に接続され、有機EL素子OELのカソード端子(カソード電極)に所定の低電圧を印加するように制御されている。ここで、供給電圧ラインLaには、表示パネルに2次元配列された表示画素PIXの行ごとにそれぞれ設定された発光動作期間に、上記高電圧(供給電圧)が独立して印加され、一方、共通電圧ラインLcには、表示パネルに2次元配列された全ての表示画素PIXに対して、一括して上記低電圧(共通電圧Vcom)が印加されるように制御されていてもよく、また、表示画素PIXの全行ともに発光動作期間が同期するように設定され、全行の供給電圧ラインLaに上記高電圧を同期して一括に印加され、共通電圧ラインLcには、全行の表示画素PIXに対して、一括して上記低電圧が印加されるように設定されていてもよい。
表示画素PIXとなる各色画素PXr、PXg、PXbはいずれも、具体的には、図1に示すように、絶縁性基板11上に1乃至複数のトランジスタ(例えば、アモルファスシリコン薄膜トランジスタ等)からなる画素回路(発光駆動手段)DCと、当該画素回路DCにより生成される発光駆動電流により発光駆動する有機EL素子(発光素子)OELと、を備えている。ここで、表示画素PIXは、従来技術に示したように、絶縁性基板11の上に画素回路DCの複数のトランジスタ及び配線層が形成された後、絶縁性材料等からなる平坦化膜により絶縁性基板表面が平坦化され、その上層に有機EL素子OELが形成されている。
画素回路DCは、例えば図1に示すように、ゲート端子が表示パネル(絶縁性基板11)の行方向に配設された選択走査ラインLs(図3においては省略)に、ドレイン端子が表示パネルの行方向に配設され、供給電圧ライン(アノードライン)Laに、ソース端子が接点N11に各々接続されたトランジスタTr11と、ゲート端子が選択走査ラインLsに、ソース端子が表示パネルの列方向に配設されたデータラインLd(図3においては省略)に、ドレイン端子が接点N12に各々接続されたトランジスタTr12と、ゲート端子が接点N11に、ドレイン端子が発光動作期間に所定の高電圧である供給電圧信号Sscが印加される供給電圧ラインLaに、ソース端子が接点N12に各々接続されたトランジスタTr13と、接点N11及び接点N12間(トランジスタTr13のゲート−ソース間)に接続されたキャパシタCsと、を備えている。ここでは、トランジスタTr11〜Tr13はいずれもnチャネル型薄膜トランジスタである。
有機EL素子OELは、アノード端子が上記画素回路DCの接点N12に接続され、カソード端子が表示パネルの列方向に配設された共通電圧ライン(カソードライン)Lc及び集合配線Lcom2を介して所定の低電圧である共通電圧Vcom(例えば、接地電位Vgnd)に接続されている。また、図1において、CsはトランジスタTr13のゲート−ソース間に形成される寄生容量(保持容量)、又は、該ゲート−ソース間に付加的に形成される補助容量である。
そして、このような回路構成を有する画素回路DCを備えた表示画素PX(表示パネル)における駆動制御動作は、まず、書込動作期間(選択期間TSE)において、図示を省略した選択走査ドライバ5から選択走査ラインLsに対して、選択レベル(ハイレベル)の選択信号Sselを印加するとともに、該選択信号Sselに同期して図示を省略した発振回路6から反転極性を有するローレベルの供給電圧信号Sscを供給電圧ライン(アノードライン)Laに対して印加する。また、このタイミングに同期して、図示を省略したデータドライバ3から表示データに応じた電流値の階調電流IdataがデータラインLdを流れるように制御する。つまり、データドライバ3は、表示データに応じた階調電流Idataの電流値を制御するために、固定電圧である供給電圧信号Sscに対してデータラインLdの電位を低くして、表示画素PIX(画素回路DC)側からデータラインLd方向に当該電流を引き抜くように流すものとする。
書込動作時に選択走査ドライバ5から出力された選択信号Sselにより、画素回路DCのトランジスタTr11及びTr12がオン動作して、ローレベルの供給電圧信号Sscが接点N11に印加されるとともに、階調電流Idataの引き込み動作によりトランジスタTr12を介してローレベルの供給電圧信号Sscよりも低電位の電圧レベルが接点N12に印加され、トランジスタTr13にはデータドライバ3で設定された強制的に階調電流Idataが流されることになる。nチャネル型トランジスタでは一般にドレイン−ソース間を流れる電流の電流値は、ゲート−ソース間の電位に依存する。このとき、トランジスタTr13では、階調電流Idataの電流値に応じた接点N11及びN12間(トランジスタTr13のゲート−ソース間)に電位差に自動的に設定されることになる。
このとき、キャパシタCsには、接点N11及びN12間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される(充電される)。この蓄積された電荷の量は、書込動作時にトランジスタTr13のドレイン−ソース間を流れる階調電流Idataの電流値によって自動的に設定される。また、このとき、ローレベルの供給電圧信号Sscは、共通電圧ライン(カソードライン)Lcを介してカソード端子に印加される共通電位Vcom(接地電位Vgnd)以下なので、階調電流Idataは、供給電圧ラインLaから、トランジスタTr13のドレイン−ソース間を経由して、有機EL素子OELに流れることなくデータラインLdに流れるため、書込動作時にトランジスタTr13のドレイン−ソース間を流れる階調電流Idataの電流値は、書込動作時にデータラインLdに流れる階調電流Idataの電流値と一致する。したがって、有機EL素子OELには、順バイアス電圧が印加されないため、書込動作時に有機EL素子OELには発光駆動電流が流れず、発光動作は行われない。
次いで、発光動作期間(非選択期間TNSE)においては、選択走査ドライバ5から選択走査ラインLsに対して、非選択レベル(ローレベル)の選択信号Sselを印加するとともに、発振回路6から供給電圧ラインLaに対して、ハイレベルの供給電圧信号Sscを印加する。また、このタイミングに同期して、データドライバ3による階調電流Idataの引き抜き動作を停止する。
これにより、トランジスタTr11及びTr12がオフ動作して、接点N11への供給電圧信号Sscの印加が遮断されるとともに、接点N12への階調電流Idataの引き込み動作に起因する電圧レベルの印加が遮断されるので、キャパシタCsは、上述した書込動作において蓄積された電荷を保持する。
このように、キャパシタCsが書込動作時に蓄積された電荷(充電電圧)を保持することにより、接点N11及びN12間(トランジスタTr13のゲート−ソース間)の電位差が保持されることになり、トランジスタTr13が階調電流Idataの電流値に応じた電流値の電流を流すことができるような状態を維持する。また、供給電圧ラインLaには、共通電圧Vcom(接地電位Vgnd)よりも高い電圧レベルで且つ、発光動作期間にトランジスタTr13を流れる電流が飽和電流となるようにドレイン−ソース間電位差が十分高くなるような所定の電圧値の供給電圧信号Sscが印加されると、トランジスタTr13は、書込動作時に蓄積された電荷によるゲート−ソース間電位差によって、書込動作時に流れる階調電流Idataの電流値に応じた発光駆動電流を有機EL素子OELに順バイアス方向に流し、有機EL素子OELは、階調電流Idataひいては表示データにしたがった輝度で発光動作する。
すなわち、キャパシタCsが、書込動作時に蓄積された充電電圧を発光動作時まで保持しているので、トランジスタTr13は、上記書込動作時においてデータドライバ3によって制御されていた階調電流Idataを流す状態を、発光動作時にトランジスタTr12がオフ状態となってデータドライバ3と電気的な接続を絶たれても、保持し続けることになるため、発光動作時に有機EL素子OELに流れる発光駆動電流の電流値は、上記階調電流Idataの電流値にしたがうこととなり、有機EL素子OELは次の書込動作時まで表示データに応じた所望の輝度階調で発光する動作を継続する。
そして、このような一連の駆動制御動作を、表示パネルに2次元配列された全ての表示画素PIX(各色画素PXr、PXg、PXb)について、例えば、各行ごとに順次繰り返し実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。
次いで、上述したような回路構成を有する表示画素(画素回路及び有機EL素子)の具体的なデバイス構造(平面レイアウト及び断面構造)について説明する。
図4は、第1の実施形態に係る表示装置(表示パネル)に適用可能な表示画素の一例を示す平面レイアウト図であり、図5は、本実施形態に係る表示画素の平面レイアウトの要部詳細図である。ここでは、図3に示した表示画素PIXの赤(R)、緑(G)、青(B)の各色画素PXr、PXg、PXbのうちの、特定の一の色画素の平面レイアウトを示す。なお、図4においては、表示画素PIXの平面構成を簡明にするために、画素回路DCの各トランジスタ及び配線層等が形成された層を中心に示し、図5においては、図4に示した平面レイアウトのうち、共通電圧ラインLcの下層に形成される各トランジスタ及び配線層等を具体的に示す。なお、図5において、括弧数字は、各導電層(配線層を含む)の上下の順を表し、数字が小さいほど下層(絶縁性基板11側)に形成され、大きいほど上層(有機EL素子OEL側)に形成されていることを示す。また、図6、図7は、各々、図4に示した平面レイアウトを有する表示画素PIXにおけるX1−X1断面、Y1−Y1断面を示す概略断面図である。なお、図6、図7においては、表示画素PIXが形成された絶縁性基板11上に形成される封止層(封止樹脂層や封止基板等)を省略して示す。
表示画素PIX(色画素PXr、PXg、PXb)は、図4〜図7に示すように、絶縁性基板11の一面側に設定された画素形成領域(各色画素の形成領域)Rpxにおいて、上方及び下方の縁辺部にX方向(図4左右方向;行方向)に選択走査ラインLs及び供給電圧ラインLaが各々配設されるとともに、これらに直行するように、上記画素形成領域Rpxの左方及び右方の縁辺部にY方向(図4上下方向:列方向)にデータラインLd及び共通電圧ラインLcが各々配設されている。ここで、供給電圧ラインLaは、共通電圧ラインLcよりも下層側(絶縁性基板11側)に設けられ、選択走査ラインLs及びデータラインLdは、供給電圧ラインLaよりも下層側に設けられている。選択走査ラインLsは、トランジスタTr11〜Tr13のソース、ドレインを形成するためのソース、ドレインメタル層をパターニングすることによってソース、ドレインとともに形成される。データラインLdは、トランジスタTr11〜Tr13のゲートを形成するためのゲートメタル層をパターニングすることによってゲートとともに形成される。
すなわち、表示画素PIXは、図6、図7に示すように、絶縁性基板11上に表示画素PIXの画素回路DCの複数のトランジスタTr11〜Tr13やキャパシタCs、及び、選択走査ラインLsやデータラインLdを含む各種配線層が設けられ、当該トランジスタTr11〜Tr13及び配線層を被覆するように順次形成された保護絶縁膜13及び平坦化膜14を介して、その上層に、上記画素回路DCに接続されて所定の発光駆動電流が供給される画素電極(例えば、アノード電極)15、有機EL層16、及び、共通電圧が印加される対向電極(例えば、カソード電極)17からなる有機EL素子OELが形成されている。ここで、平坦化膜14としては、パターニングに容易な点では、感光性ポリイミド等や感光性ポリシラン等の感光性樹脂(例えばJSR社製 PC403)が好ましく、高い平坦度が要求される場合は、非感光性平坦化材料(例えば長瀬産業製 SRK-762)が好ましい。
画素駆動回路DCは、より具体的には、図4、図5に示すように、図1に示したトランジスタTr11が選択走査ラインLsに沿ってX方向に延在するように配置され、トランジスタTr12がデータラインLdに沿ってY方向に延在するように配置され、トランジスタTr13が供給電圧ラインLaに沿ってY方向に延在するように配置されている。
ここで、各トランジスタTr11〜Tr13は、周知の電界効果型トランジスタ構造を有し、各々、絶縁性基板11上に形成されたゲート電極Tr11g〜Tr13gと、ゲート絶縁膜12を介して各ゲート電極Tr11g〜Tr13gに対応する領域に形成された半導体層SMCと、該半導体層SMCの両端部に延在するように形成されたソース電極Tr11s〜Tr13s及びドレイン電極Tr11d〜Tr13dと、を有している。なお、各トランジスタTr11〜Tr13のソース電極とドライバ電極が対向する半導体層SMC上には当該半導体層SMCへのエッチングダメージを防止するための酸化シリコン又は窒化シリコン等のブロッキング層BLが形成され、また、ソース電極とドレイン電極が接触する半導体層SMC上には、当該半導体層SMCとソース電極及びドレイン電極とのオーミック接続を実現するための不純物層OHMが形成されている。トランジスタTr11〜Tr13のゲート電極Tr11g〜Tr13gはいずれも同一のゲートメタル層をパターニングすることによって形成されている。トランジスタTr11〜Tr13のソース電極Tr11s〜Tr13s及びドレイン電極Tr11d〜Tr13dはいずれも同一のソース、ドレインメタル層をパターニングすることによって形成されている。
そして、図1に示した画素回路DCの回路構成に対応するように、トランジスタTr11は、図4、図5に示すように、ゲート電極Tr11gが、平坦化膜14等に設けられたコンタクトホールHLaを介して選択走査ラインLsに接続され、同ソース電極Tr11sが、平坦化膜14等に設けられたコンタクトホールHLbを介してキャパシタCsの一端側(接点N11側)の電極Ecaに接続され、同ドレイン電極Tr11dが供給電圧ラインLaの配線層(下層配線層)La1と一体的に形成されている。
また、トランジスタTr12は、図4〜図6に示すように、ゲート電極Tr12gがコンタクトホールHLaを介して選択走査ラインLsに接続され、同ソース電極Tr12sが、平坦化膜14等に設けられたコンタクトホールHLcを介してデータラインLdに接続され、同ドレイン電極Tr12dがキャパシタCsの他端側(接点N12側)の電極Ecbと一体的に形成されている。
トランジスタTr13は、図4〜図6に示すように、ゲート電極Tr13gがキャパシタCsの一端側(接点N11側)の電極Ecaと一体的に形成され、同ソース電極Tr13sがキャパシタCsの他端側(接点N12側)の電極Ecbと一体的に形成され、同ドレイン電極Tr13dがその上部に配置された供給電圧ラインLaに接続されている。供給電圧ラインLaは、平坦化膜14等に設けられたコンタクトホールHLeに埋設されている。
また、キャパシタCsは、トランジスタTr13のゲート電極Tr13gと一体的に形成された一端側の電極Ecaと、ソース電極Tr13sと一体的に形成された他端側の電極Ecbと、がゲート絶縁膜12を介して対向して延在してなしている。
さらに、トランジスタTr13のソース電極Tr13s(キャパシタCsの電極Ecb)上の保護絶縁膜13及び平坦化膜14には、図6に示すように、コンタクトホールHLdが形成され、当該ソース電極Tr13sと有機EL素子OELの画素電極15とが電気的に接続されるように、金属材料(コンタクトメタルMTL)が埋め込まれている。
供給電圧(アノードライン)Laは、図4〜図6に示すように、コンタクトメタルMTLとともに同一工程で堆積された配線構造を有し、平坦化膜14等に形成されたコンタクトホールHLe内に形成され、上記トランジスタTr11のドレイン電極Tr11d、及び、トランジスタTr13のドレイン電極Tr13dと接続されており、また、上面が窒化シリコン等の下地層18xによって絶縁されている。
そして、上記平坦化膜14上の各画素形成領域Rpxには、例えばアノード電極となる画素電極15、正孔輸送層16a(電荷輸送層)及び電子輸送性発光層16b(電荷輸送層)からなる有機EL層16、及び、例えばカソード電極となる対向電極17を順次積層した有機EL素子が設けられている。ここで、表示パネル10が各表示画素PIX(各色画素PXr、PXg、PXb)の有機EL層16において発光した光を、画素回路DCが形成されている絶縁性基板11を介して出射するボトムエミッション構造の場合、画素電極15が光透過性を有し、対向電極17が光反射特性を有することになり、表示パネル10が表示画素PIX(各色画素PXr、PXg、PXb)の有機EL層16において発光した光を、後述する封止基板を介して出射するトップエミッション構造の場合、画素電極15が少なくとも光反射特性を有し、対向電極17が光透過性を有することになり、画素電極15は、光反射特性を有する単層の導電層からなる電極構造を有するものであってもよいし、例えば、図6、図7に示すように、反射金属層15aと透明な酸化金属層15bからなる積層構造を有しているものであってもよい。
また、画素形成領域Rpx、あるいは、各画素形成領域Rpx間(厳密には、各表示画素PIXの有機EL素子OELの形成領域相互の境界領域)には、有機EL素子OELの形成領域(厳密には、有機EL層16の形成領域)を画定するためのバンク(隔壁)18が平坦化膜14(絶縁性基板11)から突出するように設けられている。ここで、本実施形態においては、当該バンク18は、例えば、図6、図7に示すように、格子状に複数の開口部を有するように設けられ、層間絶縁膜としての機能も果たす下地層18xと、列方向に延在する下地層18x上に設けられる絶縁性バンク部18bからなる積層構造並びに図7に示すように、下層に設けられた下地層18xと、行方向に延在する下地層18x上に設けられる導電性バンク部18aからなる積層構造を有している。絶縁性バンク部18bは、図3に示す供給電圧ラインLaに沿って列方向に形成され、各色画素PXr、PXg、PXbごとに有機化合物含有液を仕切る隔壁として形成されている。
バンク18は、より具体的には、隣接する表示画素PIX間の境界領域付近に露出する平坦化膜14上から、有機EL素子OELの画素電極15上に一部が延在するようにシリコン窒化膜(SiN)等からなる下地層18xが設けられ、当該下地層18x上に、感光性樹脂等の絶縁性材料からなる絶縁性バンク部18bが突出するように積層形成されている。
特に、本実施形態においては、導電性バンク部18a及び絶縁性バンク部18bを備えるバンク18を表示パネル(絶縁性基板11)上に格子状に配設することにより、各表示画素PIXにおける有機EL素子OELの形成領域が画定されるとともに、図3に示すように、導電性バンク部18aが表示パネルの全域に配列された表示画素PIX(有機EL素子OEL)に所定の電圧を印加することができる配線層(共通電圧ラインLc)として機能することができる。
すなわち、導電性バンク部18a上に、有機EL素子OELを備える対向電極17が延在するように形成されるとともに、当該対向電極17がバンク18を備える導電性バンク部18aと電気的に接続するように接合されることにより、導電性バンク部18aを有する共通電圧ラインLcを、共通のカソードラインとして適用することができる。
また、本実施形態においては、例えば、図4、図6、図7に示すように、画素回路DCのトランジスタTr11〜13及びキャパシタCs上に形成される保護絶縁膜13及び平坦化膜14、並びにゲート絶縁膜12の所定領域に、溝部(又は、スリット)DITを設けている。この溝部DITは、各表示画素PIXの画素形成領域Rpxの縁辺領域(すなわち、隣接する表示画素PIXとの境界領域近傍)であって、例えば、供給電圧ラインLa及び共通電圧ラインLcの近傍に、それらの延在方向に沿って伸延するように設けられている。なお、図4においては、図示を簡明にするために、溝部DITにハッチングを施して示した。
ここで、溝部DITは、図6、図7に示すように、平坦化膜14の上面から絶縁性基板11方向(厚さ方向)にゲート絶縁膜12、平坦化膜14及び保護絶縁膜13を除去した断面形状を有し、当該溝部DITの底部に絶縁性基板11の上面が露出するものであってもよいし、平坦化膜14の上面から保護絶縁膜13の上面が露出するように、平坦化膜14のみを除去したものであってもよい。また、平坦化膜14及び保護絶縁膜13の一部のみを除去して、ゲート絶縁膜12の上面が露出するように残すようにした断面形状を有するものであってもよい。
なお、上述した表示パネルにおいては、各表示画素PIXの画素形成領域Rpxの縁辺領域に設けられる溝部DITを、データラインLd及び選択走査ラインLsの延在方向に沿って、連続的かつ一体的(図4では逆L字型)に設けた構成について説明したが、本発明はこれに限定されるものではなく、画素形成領域Rpxの全縁辺領域(全周)に設けるものであってもよいし、各辺の縁辺領域の一部分にのみ設けるものであってもよい。また、溝部DITを複数に分断して断続的(不連続)に設けるものであってもよいし、各辺の縁辺領域に設けられる溝部DIT相互を離間して配置するものであってもよい。
また、図6、図7においては、図示を省略したが、上記有機EL素子及びバンク18を含む絶縁性基板11上には、透明な封止層を被覆形成されている。
そして、このような構成を有する表示パネルにおいては、例えば、表示パネルの下層(有機EL素子OELの絶縁性基板11側の層)に設けられたトランジスタTr11〜Tr13やキャパシタCs、選択走査ラインLsやデータラインLd、アノードライン(電源ライン)La等の配線層からなる画素回路DCにおいて、データラインLdを介して供給された階調信号(表示データ)に基づいて、所定の電流値を有する発光駆動電流がトランジスタTr13のドレイン−ソース間に流れ、当該トランジスタTr13(ソース電極Tr13s)からコンタクトホールHLd(コンタクトメタルMTL)を介して、有機EL素子OELの画素電極15に供給されることにより、各表示画素PIX(各色画素PXr、PXg、PXb)の有機EL素子OELが表示データに応じた所望の輝度階調で発光動作する。
このとき、本実施形態に示した表示パネル(すなわち、有機EL素子OELがトップエミッション型である場合)、つまり、画素電極15が光反射特定性を有し、対向電極17が光透過性を有する場合においては、各表示画素PIX(各色画素PXr、PXg、PXb)の有機EL層16において発光した光は、光透過性を有する対向電極17を介して直接、あるいは、光反射特性を有する画素電極15で反射してから、絶縁性基板11(表示パネル)を介さずに有機ELディスプレイ1の上面側(図6、図7の図面上方)に出射される。
一方、表示パネルに設けられる有機EL素子OELがボトムエミッション型である場合、つまり、画素電極15が光透過性を有し、対向電極17が光反射特定性を有する場合においては、各表示画素PIX(各色画素PXr、PXg、PXb)の有機EL層16において発光した光は、光透過性を有する画素電極15及び絶縁性基板11を介して直接、あるいは、光反射特性を有する対向電極17で反射してから画素電極15及び絶縁性基板11を介さずに有機ELディスプレイ1の下面側(図6、図7の図面下方)に出射される。
なお、本実施形態に係る表示画素においては、共通電圧ラインLcを行方向に延在し供給電圧ラインLaを列方向に延在したが、これに限らず、共通電圧ラインLcを列方向に延在し供給電圧ラインLaを行方向に延在させてもよい。つまり、図4、図5に示す、共通電圧ラインLcの位置に供給電圧ラインLaを配置し、供給電圧ラインLaの位置に共通電圧ラインLcを供給電圧ラインLaの上方で且つ互いに絶縁するように配置し、共通電圧ラインLcを導電性バンク部としてもよい。このときも図1に示す接続に設定されている。共通電圧ラインLcを導電性バンク部としたときに、画素回路DCのトランジスタTr11及びTr13を下層に形成してもよく、全て又はほとんどのトランジスタTr11〜Tr13及び配線層等を、表示画素PIXの画素形成領域Rpxを画定するバンク18の下層に配置されるように設計レイアウトを行うものであってもよく、この場合には、上述したボトムエミッション型の有機EL素子OELにおいて、有機EL層16において発光した光を、画素回路DCのトランジスタTr11〜Tr13等に遮断(遮光)されることなく絶縁性基板11側に放射させることができ、十分な開口率を有する表示パネルを実現することができる。
(表示装置の製造方法)
次に、上述した構成を有する表示装置(表示パネル)の製造方法について説明する。
図8乃至図10は、本実施形態に係る表示装置(表示パネル)の製造方法の一例を示す工程断面図である。ここで、図8乃至図10においては、図4に示したX1−X1断面における工程断面図を示す。なお、以下の製造方法においては、上述したトップエミッション型の発光構造を有する表示パネルを備えた表示装置について説明するが、ボトムエミッション型の発光構造を有する表示パネルについても、以下のトップエミッション型の製造方法を踏襲して製造することができる。
上述したような表示装置(表示パネル)の製造方法は、まず、図8(a)に示すように、ガラス基板等の絶縁性基板11の一面側(図面上面側)に設定された表示画素PIXの画素形成領域Rpxに、画素回路DCのトランジスタTr11〜Tr13やキャパシタCs、各種配線層等を形成する。具体的には、絶縁性基板11上に成膜されたゲートメタル層をパターニングして、ゲート電極Tr11g〜Tr13g、及び、ゲート電極Tr13gと一体的に形成されるキャパシタCsの一方側の電極Eca、データラインLdを形成し、その後、絶縁性基板11の全域にゲート絶縁膜12を被覆形成する。
次いで、ゲート絶縁膜12上の上記各ゲート電極Tr11g〜Tr13gに対応する領域に、例えば、アモルファスシリコンやポリシリコン等からなる半導体層SMCを形成し、当該半導体層SMCの両端部にオーミック接続のための不純物層OHMを形成する。その後、絶縁性基板11の全域に成膜されたソース、ドレインメタル層をパターニングして、ソース電極Tr11s〜Tr13s及びドレイン電極Tr11d〜Tr13d、キャパシタCsの他方側の電極Ecb、選択ラインLs(図6参照)を同時に形成する。
ここで、ソース電極Tr11s〜Tr13s及びドレイン電極Tr11d〜Tr13d並びに選択走査ラインLsは、配線抵抗を低減し、かつ、マイグレーションを低減する目的で、例えば、アルミニウム合金と遷移金属からなる積層配線構造を有しているものであってもよい。
次いで、図8(b)に示すように、上記トランジスタTr11〜Tr13及びキャパシタCs、選択走査ラインLs、供給電圧ラインLaの下層配線層La1を含む絶縁性基板11の一面側全域を被覆するように、窒化シリコン(SiN)等からなる保護絶縁膜(パッシベーション膜)13及び樹脂材料等の絶縁性材料からなる平坦化膜14を順次形成した後、当該平坦化膜14、保護絶縁膜13及びゲート絶縁膜12を貫通して、トランジスタTr13(発光駆動トランジスタ)のソース電極Tr13s(又は、キャパシタCsの他方側の電極Ecb)の上面が露出するコンタクトホールHLd、及び、絶縁性基板11が露出する溝部DIT、並びに、トランジスタTr13のドレイン電極Tr13dの上面が露出するコンタクトホールHLeを同時に、又は、順次形成する。
ここで、平坦化膜14は、例えば樹脂材料等からなる液滴を塗布するスピンコート法や、従来技術に示したような感光性の樹脂フィルム(ドライフィルム)を絶縁性基板11上に貼り付けて露光し、定着させる手法により形成される。
また、保護絶縁膜13及び平坦化膜14のうち、少なくとも平坦化膜14は、例えば半導体製造プロセス等における露光工程(フォトリソグラフィ技術)で多用される感光性の樹脂材料を適用して形成されていることが望ましく、上記コンタクトホールHLdや溝部DIT、供給電圧ラインLaの配線用溝部に対応した所定のパターンを有するフォトマスクを用いて平坦化膜14を露光処理してパターニングした後、ドライエッチングにより平坦化膜14及び保護絶縁膜13を除去することにより、平坦化膜14及び保護絶縁膜13を貫通する上記コンタクトホールHLdや、溝部DIT、コンタクトホールHLeの上部が形成される。その後、適宜ゲート絶縁膜12にエッチングを施してコンタクトホールHLeの下部を形成する。したがって、平坦化膜14としては、例えばアクリル系感光性樹脂等を良好に適用することができる。
なお、平坦化膜14は、上述した感光性の樹脂材料に限定されるものではなく、非感光性の絶縁性材料を適用するものであってもよく、この場合においては、当該平坦化膜14上にクロム(Cr)等の金属膜を蒸着法等により形成した後、所定のパターンを有するフォトマスクにより当該金属膜を露光処理してパターニングしてメタルマスクを形成し、当該メタルマスクを用いてドライエッチングにより平坦化膜14及び保護絶縁膜13、必要に応じてゲート絶縁膜12を除去する。その後、ウェットエッチングにより金属膜(メタルマスク)を除去することにより、上記コンタクトホールHLdや溝部DIT、コンタクトホールHLeが形成される。
次いで、図8(c)、図9(d)に示すように、上記コンタクトホールHLdにコンタクトメタルMTLを埋め込み、また、コンタクトホールHLeに供給電圧ラインLaとなる導電性材料(金属材料等)を埋め込む。供給電圧ラインLa及びコンタクトメタルMTLは、例えば、銅(Cu)や銀(Ag)、又は、これらを主成分とした金属単体又は合金等の、低抵抗の金属材料を有し、ソース電極Tr13s及びドレイン電極Tr13dを下地層とした電解メッキにより堆積されるようにしてもよい。この後、有機EL素子OELの形成領域(すなわち、隣接する表示画素PIXとの境界領域及び溝部DITを除く領域、又は、後述するバンク18に囲まれた領域に相当する)に当該コンタクトメタルMTLに電気的に接続された画素電極15を形成する。ここで、画素電極15は、有機ELディスプレイ1がトップエミッション型の場合、例えば、光反射特性を有する反射金属層15aと、光透過特性を有する酸化金属層15bを積層した電極構造を適用することができる。
具体的には、例えば、アルミニウム(Al)等の光反射特性を有する反射金属層15aを薄膜形成してパターニングした後、当該反射金属層15aを被覆するように、ITOや亜鉛ドープ酸化インジウム等の酸化金属層15bを薄膜形成してパターニングする。上層の酸化金属層15bのパターニングの際に下層の反射金属層15aとの間で電池反応を引き起こさないように、反射金属層15aをパターニング後に酸化金属層15bとなる膜を被膜して反射金属層15aが露出しないようにして当該酸化金属層15bをパターニングすることが好ましい。これにより、酸化金属層15bをパターニングする際に下層の反射金属層15aがオーバーエッチングされたり、エッチングダメージを受けたりすることを防止することができる。
なお、光反射特性を有する反射金属層15aは、平坦化膜14上に形成する構成に限定されず、平坦化膜14の下層に形成するものであってもよいが、この場合には、平坦化膜14の膜厚や光学特性(屈折率等)に起因して、後述する有機EL層16で放射された光の経路(光軸)にずれが生じて、画像情報に視差が発生する可能性があるため、図9(d)に示したように、画素電極15の各層を平坦化膜14上に形成することが好ましい。
また、有機ELディスプレイ1がボトムエミッション型の場合、画素電極15は、光透過特性を有する酸化金属層15bの透明電極構造を適用することができる。
次いで、隣接する表示画素PIXに形成された画素電極15との間の領域(すなわち、隣接する表示画素PIXとの境界領域)に、図9(e)に示すように、例えば、シリコン酸化膜やシリコン窒化膜等の無機の絶縁性材料からなる下地層18xを化学気相成長法(CVD法)等を用いて供給電圧ラインLaを覆いながら、格子状の平面パターンに形成する。この後、下地層18xにおいて行方向に延在している部分上に、図3、図4、図7に示すように、供給電圧ライン(カソードライン)Lcを形成する。供給電圧ライン(カソードライン)Lcは、例えば、銅(Cu)や銀(Ag)、又は、これらを主成分とした金属単体又は合金等の、低抵抗の金属材料からなる。ここで、導電性バンク部18aは、酸化を防止するためにその表面に金メッキ等の酸化防止膜を形成してもよく、有機化合物含有液をはじくため、撥水処理が施されていてもよい。そして、図3、図4、図9(f)に示すように、下地層18xにおいて列方向に延在している部分上に、ポリイミド等の感光性樹脂を有する絶縁性バンク部18bを形成する。
これにより、絶縁性バンク部18bと、下地層18xからなるバンク(隔壁)18に囲まれた領域が、各表示画素PiXの有機EL素子OELの形成領域(発光領域)として規定(画定)される。これにより、後述する有機EL層16を構成する発光層(電子輸送性発光層16b)を形成する際に、当該発光材料の水溶液(インク)を液滴状にして塗布した場合であっても、隣接する表示画素PIX(色画素PXr、PXg、PXb)相互で発光材料が混合することがなく、隣接する色画素間での混色を防止することができる。ここで、上述した溝部DITは、バンク18の外側(有機EL素子OELの形成領域外)に設けられている。
次いで、上記バンク18により囲まれた(画定された)各表示画素PIXの有機EL素子OELの形成領域に、インクジェット法等を適用して正孔輸送材料の溶液又は分散液(化合物含有液)を塗布した後、当該化合物含有液を加熱乾燥させて正孔輸送層16aを形成し、続いて、電子輸送性発光材料の溶液又は分散液(化合物含有液)を塗布した後、当該化合物含有液を加熱乾燥させて電子輸送性発光層16bを形成することにより、有機EL層16が得られる。
具体的には、有機高分子系の正孔輸送材料を含む有機化合物含有液(化合物含有液)として、例えば、ポリエチレンジオキシチオフェン/ポリスチレンスルホン酸水溶液(PEDOT/PSS;導電性ポリマーであるポリエチレンジオキシチオフェンPEDOTと、ドーパントであるポリスチレンスルホン酸PSSを水系溶媒に分散させた分散液)を、上記画素電極15(酸化金属膜15b)上に塗布した後、乾燥処理を行って溶媒を除去することにより、当該画素電極15上に有機高分子系の正孔輸送材料を定着させて、電荷輸送層である正孔輸送層16aを形成する。
また、有機高分子系の電子輸送性発光材料を含む有機化合物含有液(化合物含有液)として、例えば、ポリパラフェニレンビニレン系等の共役二重結合高分子を含む発光材料を、水、或いは、テトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解した溶液を、上記正孔輸送層16a上に塗布した後、乾燥処理を行って溶媒を除去することにより、正孔輸送層16a上に有機高分子系の電子輸送性発光材料を定着させて、電荷輸送層であり発光層でもある電子輸送性発光層16bを形成する。
なお、上記正孔輸送層16aの形成に先立って、各表示画素PIXの有機EL素子OELの形成領域に形成された画素電極15(酸化金属層15b)表面を、正孔輸送材料の化合物含有液になじみやすくするために親液化処理を施すものであってもよいし、さらに、バンク18表面を、正孔輸送材料の化合物含有液及び電子輸送性発光材料の化合物含有液をはじくように撥液化処理を施すものであってもよい。
その後、少なくとも上記溝部DITを除く、各表示画素PIXの画素形成領域Rpxを含む絶縁性基板11上にITO等の光透過性を有する導電層(透明電極層)を形成し、少なくとも、上記有機EL層16(正孔輸送層16a及び電子輸送性発光層16b)を介して画素電極15に対向する対向電極(カソード電極)17を形成する。ここで、対向電極17は、有機ELディスプレイ1がトップエミッション型の場合、例えば、蒸着法等により電子注入層となる、バリウム、マグネシウム、フッ化リチウム(LiF)の金属材料からなる電子注入層を形成した後、その上層にスパッタ法等によりITO等の透明電極膜を積層形成した構造を有している。またボトムエミッション型の場合、上記電子注入層とその上層にアルミ等の高仕事関数の金属層を積層した反射性の構造を適用することができる。
このとき、対向電極17は、上記画素電極15に対向する領域のみならず、導電性バンク部18aと電気的に接続されるように形成される。これにより、導電性バンク部18aを各表示画素PIXに共通に接続された共通電圧ライン(カソードライン)Lcとして適用することができる。ここで、表示パネルの行方向に配設された各共通電圧ラインLcは、表示部4の外に配置された集合配線Lcom2を介して共通電圧Vcomに接続されている。同様に、各供給電圧ラインLaは、表示部4の外に配置された集合配線Lcom1に接続され、供給電圧信号Sscが出力されている。
そして、図示を省略するが、上記対向電極17を形成した後、絶縁性基板11の一面側全域に保護絶縁膜(パッシベーション膜)としてシリコン酸化膜やシリコン窒化膜等からなる封止層を、CVD法等を用いて形成することにより(さらに、封止蓋や封止基板を接合してもよい)、複数の表示画素PIX(各色画素PXr、PXg、PXbの組み合わせ)が2次元配列された表示パネルが完成する。
上述したような有機ELディスプレイ1において、有機EL素子OEL及び導電性バンク部18aの下層に形成される平坦化膜14に適用されるアクリル系感光性樹脂の一般的な線膨張係数は、概ね70〜80ppm/℃であるのに対して、当該平坦化膜14に直接密着する下地層18xに適用されるシリコン窒化膜(SiN)においては、概ね2〜5ppm/℃であり、また、導電性バンク部18aや供給電圧ラインLaに適用される銅(Cu)の線膨張係数は、概ね16.5ppm/℃であるので、平坦化膜14を構成する部材であるアクリル系感光性樹脂とバンク18を構成する部材であるシリコン窒化膜及び銅とは、その線膨張係数が数倍以上異なっている。
例えば、表示パネルの大画面化、高輝度高精細化に伴って表示画素数を増加させ、さらに、各表示画素(有機EL素子)のサイズを大型化すると、表示パネルに配設される供給電圧ラインLaや共通電圧ラインLc等の配線層に流れる電流量も多くなり、発熱量(ジュール熱)の増加による温度上昇も大きくなる。また、有機EL層16の形成工程(有機材料からなる液状材料を塗布した後に施す加熱乾燥処理)における熱処理や、表示パネル完成後の加熱冷却の熱サイクル処理においても、上述した表示パネルに熱的な影響が及ぶことになる。そのため、このような熱的な影響により平坦化膜14やバンク18等における線膨張係数の違いに起因して膨張、収縮に大きな違いが生じて平坦化膜14にクラックや層間剥離等が生じる可能性がある。
そこで、本実施形態に係る表示装置(表示パネル)においては、例えば、各表示画素PIXの画素形成領域Rpxの縁辺領域に、少なくとも平坦化膜14が除去されて離間するように構成された溝部DITが設けられているので、当該表示画素PIXの外側の領域の平坦化膜14にクラックや層間剥離等が発生し、当該クラック等が成長(拡大)した場合であっても、画素形成領域Rpxの縁辺領域に設けられた溝部DITによりクラック等の拡大が堰き止められ(伝搬が遮断され)、表示画素PIXの有機EL素子OELの形成領域(すなわち、発光領域)にその影響(クラックの拡大)が及ぶことを防止することができ、発光輝度の低下や発光不能を抑制して表示パネルの表示品位の低下を抑制することができる。
また、表示画素PIXに形成される有機EL素子OELの画素電極15と対向電極17間の短絡(ショート)等による異常電流に起因して発熱(温度上昇)が生じて、当該表示画素PIX内(有機EL素子OELの形成領域)で平坦化膜14にクラックや層間剥離等が発生した場合であっても、縁辺領域に設けられた溝部DITにより隣接する表示画素PIXへの影響を防止することができ、表示品位の低下を最小限に留めることができる。
さらに、各表示画素PIXの縁辺領域に溝部DITが設けられた構成を有していることにより、各表示画素PIX内で発生した温度上昇に伴う膨張、収縮による平坦化膜14の応力ひずみが、開放端を形成する溝部DITにおいて開放されて緩和されるので、平坦化膜14のクラックや層間剥離の発生自体を抑制することができる。
なお、上述した実施形態においては、導電性バンク部18aとして、銅(Cu)やその合金を適用する場合について説明したが、本発明はこれに限定されるものではなく、例えば、アルミニウム(Al)や銀(Ag)、金(Au)、ニッケル(Ni)、チタン(Ti)、クロム(Cr)、タングステン(W)等の金属、又は、これらを主成分とする合金等の、低抵抗の金属材料を適用し、これらの金属層の単層あるいは複数層の積層からなる構成を良好に適用することができる。
また、下地層18xとして、シリコン酸化膜(SiO2)やシリコン窒化膜(SiN)を適用する場合について説明したが、本発明はこれに限定されるものではなく、例えば、ポリイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ポリベンゾオキサゾール(PBO)系樹脂、シリカ系樹脂等の絶縁性材料(樹脂材料)を良好に適用することができる。
さらに、平坦化膜14として、アクリル系感光性樹脂を適用する場合について説明したが、本発明はこれに限定されるものではなく、例えば、ポリイミド系樹脂やエポキシ系樹脂、ポリベンゾオキサゾール(PBO)系樹脂、シリカ系樹脂等の樹脂材料を適用した場合であっても、絶縁性基板11上の凹凸をむらなく被覆して均一に塗布することができ、画素回路DCのトランジスタや配線層等に起因する基板表面の凹凸を良好に平坦化することができる。
また、本実施形態においては、有機ELディスプレイ1の表示画素PIX(各色画素PXr、PXg、PXb)に設けられる画素回路DCとして、nチャネル型のトランジスタ(すなわち、単一のチャネル極性を有する薄膜トランジスタ)Tr11〜Tr13を適用した回路構成を示した。このような回路構成によれば、nチャネル型の薄膜トランジスタのみを適用することができるので、既に製造技術が確立されたアモルファスシリコン半導体製造技術を用いて、動作特性が安定したトランジスタを簡易に製造することができる。
<第2の実施形態>
次に、本発明に係る表示装置の第2の実施形態について説明する。
図11は、本発明に係る表示装置(表示パネル)の第2の実施形態を適用可能な配線構造部の一例を示す要部概略図である。また、図12は、本発明に係る表示装置(表示パネル)の第2の実施形態の第1の例を示す概略構成図であり、図13は、本発明に係る表示装置(表示パネル)の第2の実施形態の第2の例を示す概略構成図であり、図14は、本発明に係る表示装置(表示パネル)の第2の実施形態の第3の例を示す概略構成図である。ここで、上述した第1の実施形態と同等の構成については、同一の符号を付してその説明を簡略化する。
上述した第1の実施形態においては、表示パネルに2次元配列された表示画素PIXの各々について、配線層に大電流が流れることにより生じる熱や、表示パネル(有機EL層16)の形成工程及び検査工程等において印加される熱による膨張、収縮に起因して平坦化膜14や下地層18xに発生するクラックや層間剥離の拡大を防止するために、当該表示画素PIXの画素形成領域Rpxの縁辺領域に沿って溝部DITを設けた構成を示したが、第2の実施形態においては、表示パネルの表示動作(発光駆動動作)に伴って供給される電流が集中する配線構造部における平坦化膜や下地層18xのクラックや層間剥離を防止する構造を有している。
本実施形態が適用される表示パネルの配線構造部は、上述した各表示画素PIXに設けられる有機EL素子OELの対向電極(カソード電極)17に共通電圧Vcom(例えば、接地電位Vgnd)を印加する共通電圧ラインLc、あるいは、各表示画素PIXの有機EL素子OELの画素電極15に画素駆動回路DCを介して供給電圧信号Sscを印加する供給電圧ラインLaである。
このような共通電圧ラインLcや供給電圧ラインLaにおいては、表示パネル(絶縁性基板11上)に配列された全ての表示画素PIX、あるいは、各行ごとの表示画素PIXに対して一括して所定の電圧(共通電圧Vcom、供給電圧信号Ssc)を印加し、複数の表示画素PIXごとに発光駆動動作が行われるため、例えば図3、図11に示すように、各表示画素PIX(色画素PXr、PXg、PXb)に接続された共通電圧ラインLcが単一の集合配線Lcom2に接続され、さらに単一の電源コンタクトVCTを介して共通電圧Vcomが印加された電源供給ラインLvsに接続されるように配線パターンが形成されている。電源供給ラインLvsは、外部回路101に接続されている。
そして、基板上に薄膜配線を形成した電子回路装置においては、一般に当該配線の配線抵抗や配線相互のコンタクト抵抗による電圧降下を抑制するために、配線幅を広く設計したり、コンタクト面積を広く設計したりすることが行われるが、このような技術思想を表示装置(表示パネル)に適用した場合、表示パネルの基板サイズの増大を招いたり、配線層やコンタクト部の設置面積に制約を受けたりするため、例えば上述した第1の実施形態(図6、図7参照)に示したように、配線層(供給電圧ラインLaや共通電圧ラインLc)の膜厚を厚くした構造や積層配線構造を適用することにより、配線抵抗を低減する手法が有効であると考えられている。
しかしながら、このような配線構造を適用した場合であっても、図11に示したような電源供給ラインLvsや集合配線Lcom2のような配線層、電源コンタクトVCTにおいては、表示パネルの大きさや表示画素PIX(有機EL素子OEL)の発光輝度等の仕様に応じて大電流が集中して流れるため、表示パネルの表示画素PIXが配列された領域に比較して発熱量が大きくなり(温度上昇が顕著になり)、当該配線層の周辺の平坦化膜14や下地層18x等に生じる応力ひずみも大きくなって、上述したクラックや層間剥離が生じる可能性が極めて高くなる。このようなクラックや層間剥離が発生すると、電源供給ラインLvsや集合配線Lcom2、電源コンタクトVCTの断線による表示画素PIX(有機EL素子OEL)の発光不能、表示画素PIXの形成領域へのクラックの拡大による発光輝度の低下等を招く可能性がある。
そこで、本実施形態に係る表示装置(表示パネル)においては、第1の構成例として、例えば図12に示すように、絶縁性基板11上に形成された平坦化膜14に電源供給ライン(電源ライン)Lvsが埋め込み形成された構造において、当該電源供給ラインの延在方向に沿って、平坦化膜14に連続的又は断続的に溝部DITを設けた構造を有している。ここで、図12においては、電源供給ラインLvsが埋め込み形成される絶縁層として、平坦化膜14のみを示したが、上述した第1の実施形態に示した保護絶縁膜13であってもよいし、保護絶縁膜13と平坦化膜14が積層形成されたものであってもよいし、ゲート絶縁膜12、保護絶縁膜13及び平坦化膜14が積層形成されたものであってもよい(以下に示す各構成例においても同じ)。このような構造は、集合配線Lcom2に接続された電源供給ラインLvsに限らず、集合配線Lcom1に接続された電源供給ラインLvsにも同様に適用できる。
また、第2の構成例においては、例えば図13に示すように、絶縁性基板11上に形成された平坦化膜14に埋め込み形成された電源供給ラインLvsと各表示画素PIX(有機EL素子OEL)の対向電極17(共通電圧ラインLc)が共通に接続された集合配線Lcom2とのコンタクト部(電源コンタクトVCT)において、当該コンタクト部を取り囲むように平坦化膜14に溝部DITを設けた構造を有している。このような構造は、集合配線Lcom2に接続された電源供給ラインLvsに限らず、集合配線Lcom1に接続された電源供給ラインLvsにも同様に適用できる。
さらに、第3の構成例においては、例えば図14に示すように、第2の構成例(図13)に示した電源供給ラインLvsと集合配線Lcom2とのコンタクト部(電源コンタクトVCT)において、当該コンタクト部を取り囲むように平坦化膜14に溝部DITを設けた構造に加え、コンタクト部における電源供給ラインLvsと集合配線Lcom2の形状(すなわち、先端部の平面形状)を、各々分岐(図14では2叉に分岐)するように形成し、各分岐突出部相互で電源供給ラインLvsと集合配線Lcom2を電気的に接続するとともに、当該分岐突出部間に形成された平坦化膜14に溝部DITを設けている。このような構造は、集合配線Lcom2に接続された電源供給ラインLvsに限らず、集合配線Lcom1に接続された電源供給ラインLvsにも同様に適用できる。
このようなデバイス構造を有する表示パネルによれば、表示パネルの表示動作(発光駆動動作)に伴って供給される電流が集中する電源電圧供給部において、少なくとも電源供給ラインLvsや集合配線Lcom2等の配線層、電源コンタクトVCTに直接接触する平坦化膜14等の絶縁膜に、開放端を形成する溝部DITが設けられているので、表示パネルの表示動作(発光駆動動作)に伴う発熱に起因する膨張、収縮によって生じる応力ひずみを開放して緩和することができ、絶縁膜(平坦化膜14等)にクラックや層間剥離の発生自体を抑制することができる。
したがって、電源電圧供給部における断線による表示画素PIX(有機EL素子OEL)の発光不能、表示画素PIXの形成領域へのクラックの拡大による発光輝度の低下等を防止、抑制することができ、表示パネルの表示品位や歩留まりの向上を図ることができる
。
なお、上述した第1乃至第3の構成例においては、表示画素PIXの有機EL素子OELに共通電圧Vcomを印加する電源供給ラインLvs、集合配線Lcom1、集合配線Lcom2及び電源コンタクトVCTに、本発明の技術思想を適用した場合について説明したが、複数の有機EL素子OELに電流を加える配線であれば、上記画素回路DC以外の画素回路に接続された他の配線層においても適用できる。
また上記各実施形態では、画素回路DC内のトランジスタTr11〜トランジスタTr13は全てnチャネル型であるが、pチャネルが含まれていてもよい。この場合、pチャネル型トランジスタのソース、ドレインはそれぞれ、nチャネル型トランジスタのソース、ドレインと逆の関係になる。またトランジスタTr11〜トランジスタTr13として、アモルファスシリコン薄膜トランジスタ以外にポリシリコン薄膜トランジスタを適用するものであってもよい。すなわち、画素回路は、nチャネル型又はpチャネル型のいずれか一方のチャネル極性を有するトランジスタのみを備えるものであってもよいし、nチャネル型及びpチャネル型の双方のチャネル極性を有するトランジスタを備えるものであってもよい。
また、各実施形態においては、表示パネルを構成する表示画素PIX(各色画素PXr、PXg、PXb)として、トランジスタを3個備え、表示データに応じた階調電流Idataを供給することにより、有機EL素子OELの輝度階調を設定する電流指定型の画素回路を示したが、本発明に係る表示装置はこれに限定されるものではなく、少なくとも各表示画素において、表示データに基づいて発光駆動電流の電流値が設定され、該電流値に応じた輝度階調で有機EL素子を駆動制御するものであれば、電流指定(電流階調制御)型の他の回路構成を有するものであってもよいし、従来技術(図16参照)に示したような電圧指定(電圧階調制御)型の画素回路を適用するものであってもよい。
また、上記各実施形態では、電荷輸送層である有機EL層16は、正孔輸送層16a及び電子輸送性発光層16bを有していたが、これに限らず、正孔輸送性発光層及び電子輸送層を有していてもよく、正孔輸送性兼電荷輸送性発光層の単層のみでもよく、正孔輸送層、発光層、電荷輸送層の三層構造でもよく、その他の積層構造であってもよい。
また、上記各実施形態では、互いに異なる有機化合物を有する有機EL層16が形成され且つ隣接し合う表示画素PIX同士の境界領域であって、供給電圧ラインLaの配設経路上の下地層18x上に設けられた絶縁性バンク部18bとして、ポリイミド系樹脂の代わりにノボラック系樹脂を適用してもよい。これら樹脂製のバンクは、導電性バンク部18aと同様に、有機EL層16となる有機化合物を含有した溶液又は分散液である有機化合物含有液を所定の表示画素PIXに被着した際に、異なる有機化合物を成膜すべき隣接する色画素PXr、PXg、PXbに有機化合物含有液を漏洩することを防止する仕切りとして機能することができる。