JP3624703B2

JP3624703B2 - Electro-optical device and projection display device using the same

Info

Publication number: JP3624703B2
Application number: JP21298498A
Authority: JP
Inventors: 正夫村出
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-07-28
Filing date: 1998-07-28
Publication date: 2005-03-02
Anticipated expiration: 2018-07-28
Also published as: JP2000047602A

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学物質を有する電気光学装置、およびそれを用いた投射型表示装置に関するものである。さらに詳しくは、電気光学装置用基板（例えば、液晶装置用基板）と対向基板との間のギャップを制御しながらこれらの基板を貼り合わせるシール材形成領域の構造に関するものである。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶装置等の電気光学装置では、一般に複数の画素がマトリクス状に構成された画素領域を備えた液晶装置用基板と、対向電極が形成された対向基板とを所定のギャップを設けてシール材で貼り合わせた後、これらの基板間に液晶等の電気光学物質を封入した構造になっている。シール材を形成した領域は、表示に寄与しないことから、画素領域の外側に形成されている。ここで、シール材は、液晶の封入領域を区画する機能と、それに配合されたギャップ材によって、基板間のギャップを規定する機能とを有する。従って、シール材を形成する領域は、ギャップを制御できるだけの平坦さが求められる。
【０００３】
そこで、従来、液晶装置用基板のシール材に対向する領域には、画素領域から基板外周側に向かって直線的に延びるダミーの配線を形成しておき、この領域を実質的に平坦にしておく方法が案出されている。
【０００４】
【発明が解決しようとする課題】
液晶装置に対しては表示品位の向上や信頼性の向上が求められる状況にあって、シール材の形成についても、表示品位や信頼性の面からの制御が必要である。たとえば、シール材を形成する際に未硬化のシール材が画素領域の方に流出すると、その分、表示面積が狭くなるという問題がある。また、対向基板に画像表示領域を区切るための遮光膜（額縁）が形成され、かつ対向基板側から紫外線を照射してシール材を光硬化させる場合には、未硬化のシール材が画素領域まで流出していなくても額縁に重なる領域に流出すると、その領域のシール材が硬化しない。その結果、一対の基板を安定に接着させることができず、また画素領域の周辺部分でのコントラストが低下するという問題もある。
【０００５】
そこで、本発明の課題は、一対の基板がシール材により貼り合わされてなる電気光学装置において、一方の基板上のシール材に対向する領域を通る配線を利用して、シール材の形成領域を所定の範囲内に設定することのできる電気光学装置およびそれを用いた投射型表示装置を提供することにある。
【０００６】
上記課題を解決するために、本発明において、一対の基板は光硬化性樹脂でなるシール材により互いに接着され、前記一対の基板間にはマトリクス状に形成された複数の画素からなる画素領域を有する電気光学装置であって、前記一対の基板の一方の基板上には、前記一対の基板間に形成された前記画素領域から延設され、並列配置された複数の引き出し配線を具備し、前記複数の引き出し配線の各々は、第１導電膜と、層間絶縁膜を介して前記第１導電膜に重なるように積層された第２導電膜と、前記第１導電膜と第２導電膜とを接続する複数のコンタクトホールと、前記引き出し配線の前記複数のコンタクトホールが形成された箇所において、前記第１導電膜及び前記第２導電膜のうち少なくとも一方の導電膜を部分的に突出させた複数の幅広部と、を有し、前記シール材は前記複数の引き出し配線における前記複数の幅広部と重なることを特徴とする。
【０００７】
本発明のかかる構成によれば、一方の基板上のシール材に対向する領域を通る引き出し配線には、配線幅を広げた幅広部が形成されている。従って、この引き出し配線の上に塗布された未硬化のシール材は、たとえ画素領域の方に流出しようとしても幅広部によりせき止めることができる。それ故、シール材の形成領域を所定の範囲内に設定することができ、シール材の流出に起因する表示品位の低下や信頼性の低下を防ぐことができる。
【０００８】
本発明において、前記シール材は光硬化性樹脂からなることが好ましい。
【０００９】
本発明のかかる構成によれば、配線と配線との間から光を透過させて一対の基板を固着させることができる。
【００１０】
仮にシール材の形成領域にアルミニウム等の金属が一面に形成されていたとすると、シール材の形成領域には光が透過されず、シール材を硬化させることができないものとなってしまう。その場合、熱硬化性のシール材を利用すれば良いが、熱硬化性のシール材の場合には硬化時の熱に対して基板に歪みが発生するおそれがある。従って、光硬化性樹脂によりシール材を硬化させたほうが、熱による基板の問題を引き起こさずにすむことになる。本発明のかかる構成によれば、配線同士の隙間から光を透過させることができるため、光硬化性樹脂を利用してシール材を確実に硬化させることができる。
【００１１】
本発明において、前記幅広部は、前記引き出し配線に複数形成されていると良い。
【００１２】
本発明のかかる構成によれば、幅広部が複数形成されているため、シール材の流出を複数箇所で留めることができるため、シール材の流出の防止に効果的である。
【００１３】
本発明において、前記幅広部は、前記引き出し配線の延設方向に対して等間隔に形成されていることが好ましい。
【００１４】
本発明のかかる構成によれば、シール材を塗布する際に、幅広部のいくつ分に相当する量のシール材を塗布したかが容易にわかる。
【００１５】
本発明において、前記複数の幅広部のうち少なくとも１つに対しては、前記画素領域に対する当該幅広部の相対位置を示す指標が付されていると良い。
【００１６】
本発明のかかる構成によれば、シール材を塗布する際に、指標を目安にシール材の塗布範囲を決めることができる。
【００１７】
本発明において、前記複数の引き出し配線は、第１導電膜と、第１層間絶縁膜を介して前記第１導電膜に重なるように形成された第２導電膜とからなり、前記第１導電膜と前記第２導電膜のうちの少なくとも一方が前記幅広部を有することが好ましい。
【００１８】
本発明のかかる構成によれば、引き出し配線は、第１導電膜と第２導電膜とが積層されてなるため、一方の基板上のシール材に対向する領域には第１導電膜と第２導電膜が積層された均一な高さを有することになる。従って、一対の基板間のギャップを精度よく制御することができる。また、光硬化性樹脂からなるシール材を硬化させる際に、引き出し配線の隙間を通って光がシール材に到達することができるため、シール材を均一に硬化させることができる。
【００１９】
本発明において、前記第１導電膜と前記第２導電膜とは層間絶縁膜に形成されたコンタクトホールを介して接続されていることが好ましい。
【００２０】
本発明のかかる構成によれば、第１導電膜と第２導電膜が接続されるため、冗長配線構造とすることができる。
【００２１】
本発明において、前記コンタクトホールは、平面的にみて前記幅広部に重なるように形成されていることが好ましい。
【００２２】
本発明のかかる構成によれば、コンタクトホールが形成される箇所は幅広部であるため、引き出し配線の他の部分よりも面積が大きい。従って、たとえアライメントずれがあったとしても断線を防ぐことができる。
【００２３】
本発明において、前記複数の引き出し配線は、配線幅と配線間隔とがほぼ等しいことが好ましい。
【００２４】
仮に配線幅が狭すぎると、光が進入する領域が狭くなり、シール材の硬化が十分に行えない。また、配線と配線との間が広すぎると、例えばシール材に含まれている粒径のギャップ材が配線と配線との間に挟まってしまうことになり、ギャップを精度よく制御することができなくなってしまう。これに対して、本発明のかかる構成によれば、配線幅と配線間隔とをほぼ等しいため、シール材が形成された領域に十分な光量を取り込むことができ、シール材を確実に硬化させることができる。また例えば、配線上に粒径のギャップ材を形成することが可能となり、基板間のギャップを精度良く制御することができる。
【００２５】
本発明において、前記第１導電膜と第２導電膜は、前記第１層間絶縁膜を誘電体膜として容量を構成することが好ましい。
【００２６】
本発明のかかる構成によれば、シール材の形成領域を利用して大容量を形成することができる。例えば、データ線を介して画素領域にプリチャージ電位を供給するときの他のデータ線への電荷の回り込みを防止することができる。
【００２７】
本発明は、一対の基板間に電気光学物質が封入されてなり、前記一対の基板はシール材により相互に接着されてなる電気光学装置であって、前記一対の基板の一方の基板上には、互いに交差する複数のデータ線と複数の走査線と、前記シール材に対向する領域に前記複数のデータ線と複数の走査線の少なくとも一方に接続される複数の引き出し配線とが配置されてなり、前記引き出し配線は配線幅を広げた幅広部を有することを特徴とする。
【００２８】
本発明のかかる構成によれば、引き出し配線は配線幅を広げた幅広部を有しているため、未硬化のシール材が画素領域に流出するのをせき止めることができる。したがって、シール材の流出に起因する表示品位の劣化や信頼性の低下を防ぐことができる。
【００２９】
本発明において、前記複数の引き出し配線は、第１導電膜と、第１層間絶縁膜を介して前記第１導電膜に重なるように形成された第２導電膜とからなり、前記第１導電膜と前記第２導電膜のうちの少なくとも一方が前記幅広部を有することが好ましい。
【００３０】
本発明のかかる構成によれば、引き出し配線は、第１導電膜と第２導電膜とが積層されているため、一方の基板上のシール材に対向する領域は第１導電膜と第２導電膜が積層された均一な高さを有することになる。従って、一対の基板間のギャップを精度よく制御することができる。また、光硬化性樹脂からなるシール材を硬化させる場合は、引き出し配線の隙間を通って光をシール材に到達させることができるため、シール材を均一に硬化させることができる。
【００３１】
本発明において、前記第１導電膜と前記第２導電膜とは層間絶縁膜に形成されたコンタクトホールを介して接続されていることが好ましい。
【００３２】
本発明のかかる構成によれば、第１導電膜と第２導電膜が接続されるため、冗長配線構造とすることができる。
【００３３】
本発明において、前記コンタクトホールは、平面的にみて前記幅広部に重なるように形成されていることが好ましい。
【００３４】
本発明のかかる構成によれば、コンタクトホールの形成箇所には幅広部があるため、たとえアライメントずれがあったとしても断線を防ぐことができる。
【００３５】
本発明に係る電気光学装置は、たとえば、光源部と、該光源部から出射された光を前記電気光学装置で光変調した光を投射面に投射する投射手段とを有する投射型表示装置などの電子機器に用いることができる。
【００３６】
【発明の実施形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００３７】
（第１実施形態）
本発明による電気光学装置の一例として液晶装置の第１実施形態の構成及び動作について図１から図１０に基づいて説明する。また、図２から図１０においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３８】
（第１実施形態における液晶装置の構成）
図１に本発明の第１実施形態における液晶装置の液晶装置用基板上に設けられた複数の画素や各種配線等の構成を示すブロック図を示す。
【００３９】
図１において、ガラス基板、ハードガラス基板、石英基板、シリコン基板等からなる液晶装置用基板１０上の画像表示領域には、Ｘ方向に複数配列されて各々がＹ方向に沿って伸びており、画像信号が供給されるデータ線６ａと、Ｙ方向に複数配列されて各々がＸ方向に沿って伸びており、走査信号が供給される走査線３ａと、各データ線６ａと各走査線３ａに接続された画素スイッチング用ＴＦＴ３０と、当該ＴＦＴ３０に接続された画素電極９ａとが形成されている。また、図示を省略しているが、液晶装置用基板１０上には、蓄積容量のための配線である容量線が、走査線３ａに沿ってほぼ平行に形成しても良い。あるいは、容量線は前段あるいは後段の走査線３ａを利用して形成される場合もある。
【００４０】
図１に示すように、本実施形態における液晶装置１００の画素領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａを制御するための画素スイッチング用ＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給される。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０に形成された対向電極との間で一定期間保持される。液晶装置用基板１０及び対向基板２０の間に介在する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置１００からは画像信号に応じたコントラストを持つ光が出射する。
【００４１】
ここで、画像信号Ｓ１、Ｓ２、…、Ｓｎは、駆動ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄ）を液晶装置用基板１０上に設けた実装端子１０２にＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）方式やＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式等により実装し、当該実装端子１０２から延設された第１引き出し配線４１を介してデータ線６ａに電気的に接続することで、データ線６ａに供給される。一方、走査信号Ｇ１、Ｇ２、…、Ｇｍも同様に駆動ＬＳＩを実装端子１０２に実装し、当該実装端子１０２から延設された第２引き出し配線４２を介して走査線３ａに電気的に接続することで、走査線３ａに供給される。
【００４２】
また、液晶装置１００は、液晶装置用基板１０と対向基板２０を画像表示領域より外側で、シール材５２により貼り合わされている。ここで、データ線６ａから延設された第１引き出し配線４１及び走査線３ａから延設された第２引き出し配線４２は、シール材５２の領域を通過して実装端子１０２に接続される。更に、シール材５２の内側に並行して、画像表示領域を規定するための遮光性の額縁５３が設けられる。額縁５３は、金属や金属合金あるいは黒色有機膜等の遮光膜により形成され、液晶装置用基板１０上に設けても良いし、対向基板２０上に設けるようにしても良い。
【００４３】
また、液晶装置１００は、直流成分による液晶の劣化を防止するために対向基板２０の対向電極に対向電極電位を供給して、交流反転駆動を行う必要がある。ＩＣチップを液晶装置用基板１０上の実装端子１０２に実装し、実装端子１０２から延設された対向電極電位配線２４を介して上下導通端子１０７に対向電極電位が供給されるようにする。これにより、上下導通端子１０７上に設けられた導電性の導通材１０６を介して対向基板２０の対向電極に対向電極電位を印加することができる。
【００４４】
（画素領域の構成）
次に液晶装置用基板１０の画像表示領域における構成について、図２及び図３を参照して説明する。
図２は、データ線、走査線、画素電極等が形成された液晶装置用基板１０の隣接した画素群の平面図である。図３は、図２のＣ−Ｃ’断面図である。
【００４５】
図２及び図３において、各画素は、マトリクス状に複数の透明な画素電極９ａと各画素電極９ａに接続されたスイッチング素子の一例である画素スイッチング用ＴＦＴ３０とにより構成されている。画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられており、データ線６ａは、第１層間絶縁膜４に形成されたコンタクトホール５ａを介してＴＦＴ３０のアモルファスシリコン膜やポリシリコン膜等からなる半導体層１ａのうち後述のソース領域１ｄに電気的接続されている。画素電極９ａは、第１層間絶縁膜４及び第２層間絶縁膜７に形成されたコンタクトホール８を介して薄膜トランジスタ３０の半導体層１ａのうち後述のドレイン領域１ｅに電気的接続されている。また、ゲート絶縁膜２を介して半導体層１ａのうちのチャネル形成用領域１ａ’（図２中右下りの斜線の領域）に対向するように走査線３ａ（ゲート電極）が配置されている。蓄積容量は、画素スイッチング用ＴＦＴ３０の半導体層１ａから延設された第１蓄積容量電極１ｆを一方の電極とし、ゲート絶縁膜２と同時に形成された絶縁膜を誘電体膜とし、走査線３ａと同時に形成された容量線３ｂを他方の電極（第２蓄積容量電極）として構成されている。このような構成を採れば、薄膜で緻密なゲート絶縁膜２を誘電体とすることで、第１蓄積容量電極１ｆと第２蓄積容量電極３ｂの重なり面積が小さくても、十分な蓄積容量が得られるため、画素の高開口率化や微細化が容易に実現することができる。
【００４６】
画素電極９ａの上側には、図３に示すようにラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００４７】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。更に、画素スイッチング用ＴＦＴ３０や液晶のディスクリネーションが発生する領域を覆うように非光透過性の金属膜、金属合金膜、或いは黒色有機膜等により遮光膜２３を設けても良い。これにより、コントラスト比の高い画像表示を実現することができる。遮光膜２３は液晶装置用基板１０に設けるようにしても良い。このような構成を採れば、液晶装置用基板１０と対向基板２０を貼り合わせる際の精度を考慮する必要がないため、透過率のばらつかない液晶装置１００を安定して提供することができる。
【００４８】
上記の構成を有する液晶装置用基板１０と、対向基板２０との間には、シール材５２（図１参照）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態を採る。
【００４９】
ここで、一般には、半導体層１ａのチャネル形成用領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等を形成するアモルファスシリコン膜あるいはポリシリコン膜は、光が入射すると光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、第１実施形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ（アルミニウム）等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル形成用領域１ａ’及びソース側ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域１ｂ、ドレイン側ＬＤＤ領域１ｃへの投射光（即ち、図３で上側からの光）の入射を効果的に防ぐことが出来る。また、ＴＦＴ３０の下側に、層間絶縁膜を介して、少なくとも半導体層１ａのチャネル形成用領域１ａ’及びＬＤＤ領域１ｂ、１ｃを覆うように遮光膜（図示せず）を設ければ戻り光（即ち、図３で下側からの光）の入射を効果的に防ぐことが出来る。
【００５０】
（シール材形成領域の構成）
このように構成した液晶装置１００において、液晶装置用基板１０のシール材５２に対向する領域について図４から図７を参照して説明する。
【００５１】
図４は、図１の円形領域Ａ内の液晶装置用基板１０の拡大平面図であり、データ線６ａから延設された第１引き出し配線４１を示している。図５は、図４のＤ−Ｄ’に沿った断面図であり、図６は、図４のＥ−Ｅ’に沿った断面図を示している。また、図７は、図１の円形領域Ｂ内の液晶装置用基板１０の拡大平面図であり、走査線３ａから延設された第２引き出し配線４２を示している。
【００５２】
図４及び図５に示すように、データ線６ａから延設された第１引き出し配線４１は、シール材５２に対向する部分は、それぞれ走査線３ａと同一工程で形成された第１導電膜３ｃと、第１層間絶縁膜４を介してデータ線６ａと同一工程で形成された第２導電膜６ｂとからの２層構造になっている。第１導電膜３ｃと第２導電膜６ｂとは第１層間絶縁膜４に形成した複数のコンタクトホール５ｂを介して複数箇所で電気的に接続して冗長配線構造としても良い。このように冗長配線構造とすることにより、第１引き出し配線４１は、ギャップ材５６含有のシール材５２が対向配置されていても、断線を防ぐことができる。
【００５３】
また、第１導電膜３ｃ及び第２導電膜６ｂを電気的に接続しないようにし、第１層間絶縁膜４を誘電体として容量を形成するようにしても良い。このような構成を採れば、データ線６ａと画素電極９ａとのカップリング容量による電位変動を低減することができ、ムラやクロストーク等の表示品位の劣化のない液晶装置１００を提供できる。
【００５４】
さらに第１実施形態では、図４に示されるように、第１引き出し配線４１を構成する第１導電膜３ｃと第２導電膜６ｂのうちの少なくとも一方の導電膜は、線幅を広げた幅広部４５を有し、この幅広部４５は配線幅方向に対して隣接する配線との短絡を防止するために１μｍ以上の間隔をおいて形成されている。
【００５５】
図６に示すように、幅広部４５は第２導電膜６ｂを部分的に突出することにより、隣接する引き出し配線４１との隙間でシール材５２が流れ出すのを防ぐためのストッパーを形成する。これにより、シール材５２が遮光性の額縁５３が形成される領域まで達することがないので、確実に光照射により硬化する事ができる。仮にシール材５２の形成領域に遮光性の金属等が一面に形成されていたとすると、シール材５２の形成領域には光が透過されず、シール材５２を硬化させることができない。その場合、熱硬化性のシール材を利用すれば良いが、熱硬化性のシール材の場合には硬化時の熱に対して基板に歪みが発生するおそれがある。従って、光硬化性樹脂によりシール材を硬化させたほうが、熱による基板の問題を引き起こさずにすむことになる。本発明のかかる構成によれば、引き出し配線同士の隙間から光を透過させることができるため、光硬化性樹脂を利用してシール材５２を確実に硬化させることができる。シール材５２は、未硬化になることがないので、液晶層５０を汚染することがなくなり、画質表示品位の劣化を防ぐことができる。
【００５６】
このように第１導電膜３ｃと第２導電膜６ｂのうちの少なくとも一方に、幅広部４５を設けることにより、第１引き出し配線４１上に塗布された未硬化のシール材は、たとえ複数の画素３００がマトリクス状に形成された画素領域に流出しようとしても幅広部４５でせき止めることができる。それ故、シール材５２の形成位置を所定の範囲内に留めることができ、またシール材５２の流出に起因する表示品位の低下や信頼性の低下を防ぐことができる。また幅広部４５は、第２導電膜６ｂに複数形成すれば、未硬化のシール材５２が流出するのを防ぐためにさらに効果的である。しかも、第１引き出し配線４１の幅広部４５は、第２導電膜６ｂに等間隔に複数形成すれば、シール材５２を塗布する際に、第１引き出し配線の幅広部４５のいくつ分に相当する量のシール材５２を塗布したかが容易に認識できる。
【００５７】
さらに、第１引き出し配線４１の幅広部４５は、コンタクトホール５ｂの形成位置に対応して形成すると良い。つまり、コンタクトホール５ｂは平面的にみて幅広部４５に重なるように形成すればよい。このような構成にすれば、第２導電膜６ｂをパターニング形成する際にアライメントずれがあったとしても、第１導電膜３ｃが誤ってエッチングされて断線することを防ぐことができる。
【００５８】
次に図７において、走査線３ａから延設された第２引き出し配線４２について説明する。構成や効果においては、上記で説明した第１引き出し配線４１と何ら変わらないので説明を省く。第２引き出し配線４２は、少なくともシール材５２が形成されている領域では、第１引き出し配線４１と同様に、第１導電膜３ｃ及び第２導電膜６ｂから構成される。第１導電膜３ｃと第２導電膜６ｂは、第１層間絶縁膜４を開孔して形成されるコンタクトホール５ｂにおいて、電気的に接続すると良い。このような冗長配線構造で第２引き出し配線４２を形成すれば、ギャップ材５６含有のシール材５２が対向配置されていても、断線を防ぐことができる。
【００５９】
また、図７に示すように第１導電膜３ｃを使って幅広部４５’を形成しても良い。このような構成を採っても、幅広部４５’において、シール材５２が流れ出すのを防ぐためのストッパーとして機能する。３次元構造は図５，図６に示した構造とほぼ同じになることは言うまでもない。
【００６０】
以上述べたように、第１引き出し配線４１及び第２引き出し配線４２に設けられる幅広部は、第１導電膜３ｃおよび第２導電膜６ｂの少なくとも一方で形成するようにする。また、第１導電膜３ｃ及び第２導電膜６ｂに加えて更に別の導電膜を付加して、３層以上の導電膜から成る引き出し配線を形成しても良い。言うなれば、液晶装置用基板１０上に形成される全ての導電膜を第１引き出し配線４１及び第２引き出し配線４２用の導電膜として用いることが可能である。このような構成を採れば、冗長配線構造としての効果が更に高められ、ギャップ材５６による断線を確実に防止することができる。
【００６１】
なお、第１引き出し配線４１及び第２引き出し配線４２の幅広部４５及び４５’は、少なくともシール材５２の形成領域のうち画素３００にできるだけ近い側に形成すればよい。すなわち、対向基板２０の周辺には額縁５３が形成され、かつ対向基板２０から紫外線を照射してシール材５２を光硬化させる場合には、未硬化のシール材５２が画素３００が形成された領域に流出していなくても、額縁５３に重なる領域に流出してしまうおそれがある。その場合、額縁５３は遮光性を有するため、額縁５３に重なる領域には光が侵入されず、その結果額縁領域に流出したシール材５２は硬化されないことになる。そのため、シール材５２の流出による画素３００が形成された領域への影響が大きいため、画素３００に近い側に幅広部４５及び４５’を設ければ、額縁５３方向へのシール材５２の流出を防ぐために効果的である。
【００６２】
さらに、第１実施形態では、幅広部４５及び４５’を所定の等間隔で形成した場合、対向基板端２０’を基準位置として、そこから例えば５００μｍの位置に相当する幅広部には「５００」と指標４４が記されている。このような指標４４は、データ線６ａを形成する膜や走査線３ａを形成する膜と同時にパターニング形成されている。このような構成によれば、シール材５２を塗布する際には、指標４４を目安にシール材５２の塗布範囲を認識できるため、シール材５２の流出検査を効率的に実施でき、被害を未然に防ぐことができる。
【００６３】
尚、第１実施形態では、第１引き出し配線４１および第２引き出し配線４２の幅Ｌと、隣り合う引き出し配線との間の間隔Ｓはほぼ等しくなるように設定されている。このように配線幅Ｌと配線間隔Ｓをほぼ等しくすることにより、配線間の短絡を防ぐことができるとともに配線間から光を十分にシール材５２に取り込むことができるため、シール材の硬化に効果的である。仮に、隣り合う引き出し配線の隙間の間隔が狭くなり過ぎると、光が侵入する領域が狭くなり、その結果、シール材５２の硬化が十分に行えないことになる。また、隣接する引き出し配線の間隔が広すぎると、例えばシール材５２に含まれるギャップ材５６が引き出し配線間に挟まってしまうことになり、ギャップを精度良く制御することができなくなってしまう。従ってシール材５２の硬化に支障がない程度に隙間を設けることは必要である。
【００６４】
このように、データ線６ａの延長線上のシール材５２に対向する領域に形成された第１引き出し配線４１、走査線３ａの延長線上のシール材５２に対向する領域に形成された第２引き出し配線４２は、それぞれ第１導電膜３ｃと第２導電膜６ｂとの２層構造になっているため、周囲より１段高く対向基板２０に向けて突出し、且つ隣り合う配線とは所定の間隔を介して並んでいる。このため、これらの第１導電膜３ｃと第２導電膜６ｂは全体として均一に突出することになり、液晶装置用基板１０と対向基板２０との間の精度の高いギャップ制御として機能することができる。
【００６５】
また、本第１実施例の第１引き出し配線４１から突出させる幅広部４５および第２引き出し配線４２から突出させる幅広部４５’は平面的に見て正方形や長方形、多角形であっても良いし、円形でも構わない。
【００６６】
（液晶装置用基板の製造方法）
以上のような構成を持つ液晶装置１００において、第１引き出し配線４１および第２引き出し配線４２は、スイッチング素子であるＴＦＴ３０、走査線３ａ、およびデータ線６ａの製造工程を利用して形成される。これらの製造方法を図８から図１０を参照して説明する。図８から図１０は本実施形態の液晶装置用基板の製造方法を示す工程断面図であり、いずれの図においても、その左側部分には図２のＣ−Ｃ′線における断面（画素スイッチング用ＴＦＴ３０の断面、以下画素ＴＦＴ部を称す）、図８から図１０の中央部は図４のＤ−Ｄ′線における断面（シール材５２に対向する領域の引き出し配線、以下引き出し配線部と称す。）、図８から図１０の右側部は図４のＥ−Ｅ′線における断面（シール材５２に対向する領域の引き出し配線部）を示してある。
【００６７】
まず、図８（Ａ）に示すように、無アルカリガラス基板、石英基板、シリコン基板等からなる液晶装置用基板１０の表面全体に直接、あるいは液晶装置用基板１０の表面全体に、減圧ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法などにより厚さが約５０ｎｍ〜約２００ｎｍ、好ましくは約１００ｎｍのアモルファスシリコン膜あるいはポリシリコン膜からなる半導体膜１を形成した後、それをフォトリソグラフィ技術を用いて、図８（Ｂ）に示すように、パターニングし、画素ＴＦＴ部に島状の半導体層１ａ（能動層）を形成する。これに対して、引き出し配線部は半導体膜１を完全に除去する。
【００６８】
次に、図８（Ｃ）に示すように、熱酸化法などにより半導体層１ａの表面に厚さが約６０ｎｍ〜約１５０ｎｍのゲート絶縁膜２を形成する。その結果、半導体膜１ａの厚さは、約３０ｎｍ〜約１５０ｎｍ、好ましくは３５ｎｍ〜約４５ｎｍとなる。尚、ゲート絶縁膜２はＣＶＤ法によりシリコン酸化膜やシリコン窒化膜を直接形成しても良い。
【００６９】
次に、図８（Ｄ）に示すように、ポリシリコン膜３をスパッタ法等で液晶装置用基板１０全面に形成した後、それをフォトリソグラフィ技術を用いて、図８（Ｅ）に示すように、パターニングし、画素ＴＦＴ部のゲート電極（走査線）３ａおよび容量線３ｂを形成する。これに対して、シール材に対向する引き出し配線領域にはポリシリコン膜からなる第１導電膜３ｃを形成する。尚、ゲート電極（走査線）３ａ、容量線３ｂおよび第１導電膜３ｃを構成する導電膜は、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｔｉ（チタニウム）等の低抵抗な金属や金属合金膜で形成しても良い。
【００７０】
次に、図８（Ｆ）に示すように、画素スイッチング用ＴＦＴ３０をｎチャネルＴＦＴにするには、ゲート電極３ａをマスクとして、約０．１×１０^１３／ｃｍ^２〜約１０×１０^１３／ｃｍ^２のドーズ量で低濃度の不純物イオン８０（リンイオン等）の打ち込みを行い、画素ＴＦＴ部には、ゲート電極３ａに対して自己整合的に低濃度のソース領域１ｂ、および低濃度のドレイン領域１ｃを形成する。ここで、ゲート電極３ａの真下の不純物イオン８０が導入されなかった部分はチャネル領域１ａ’となり、容量線（第２蓄積容量電極）３ｂの真下は第１蓄積容量電極１ｆとなる。
【００７１】
次に、図８（Ｇ）に示すように、画素ＴＦＴ部では、ゲート電極３ａより幅の広いレジストマスク８２を形成して高濃度の不純物イオン８１（リンイオン等）を約０．１×１０^１５／ｃｍ^２〜約１０×１０^１５／ｃｍ^２のドーズ量で打ち込み、高濃度のソース領域１ｄおよびドレイン領域１ｅを形成する。このように、画素スイッチング用ＴＦＴ３０をＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）構造とすることにより、チャネル領域１ａ’との接合領域での電界集中を緩和し、ＴＦＴ３０がオフ時におけるリーク電流を大幅に低減することができる。
【００７２】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極３ａより幅の広いレジストマスク８２を形成した状態で高濃度の不純物（リンイオン等）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、ゲート電極３ａの上に高濃度の不純物（リンイオン等）を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもとよいことは勿論である。尚、画素スイッチング用ＴＦＴ３０は、ｐチャネルＴＦＴでも良いことは言うまでもない。
【００７３】
また、このようにしてイオン打ち込みを行った際には、ゲート電極３ａとして形成されていたポリシリコン膜と、シール材５２に対向する領域の第１導電膜３ｃとして形成されていたポリシリコン膜にも不純物が導入されて更に導電化することになる。
【００７４】
ところで、図示を省略するが、画素スイッチング用ＴＦＴ３０を制御するための周辺回路を液晶装置基板１０上に集積することも可能である。この場合、ｎチャネルＴＦＴおよびｐチャネルＴＦＴから成る相補型トランジスタを構成する必要がある。そこで、ｐチャネルＴＦＴを形成するために、画素領域およびｎチャネルＴＦＴをレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０^１５／ｃｍ^２〜約１０×１０^１５／ｃｍ^２のドーズ量でボロンイオンを打ち込むことにより、自己整合的にｐチャネルＴＦＴのソース・ドレイン領域を形成する。なお、ｎチャネル型ＴＦＴの形成時と同様に、ゲート電極をマスクとして、約０．１×１０^１３／ｃｍ^２〜約１０×１０^１３／ｃｍ^２のドーズ量で低濃度の不純物（ボロンイオン等）を導入して、半導体層１ａに低濃度領域を形成した後、ゲート電極より幅の広いマスクを形成して高濃度の不純物（ボロンイオン等）を約０．１×１０^１５／ｃｍ^２〜約１０×１０^１５／ｃｍ^２のドーズ量で打ち込み、ＬＤＤ構造のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極３ａより幅の広いマスクを形成した状態で高濃度の不純物（ボロンイオン等）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、相補型トランジスタの形成が可能になり、周辺回路を液晶装置用基板１０上に同時に形成することが可能となる。
【００７５】
次に、図９（Ａ）に示すように、ゲート電極３ａおよび第１導電膜３ｃの表面側に、ＣＶＤ法などによりたとえば８００℃程度の温度条件下で厚さが約５００ｎｍ〜約１５００ｎｍのＮＳＧ膜（ボロンやリンを含まないシリケートガラス膜）などからなる第１層間絶縁膜４を形成した後、図９（Ｂ）に示すように、画素ＴＦＴ部においては、フォトリソグラフィ技術を用いて、第１層間絶縁膜４のうち、ソース領域１ｄに対応する部分にコンタクトホール５ａを形成する。また、シール材に対向する領域においては第１導電膜３ｃに対応する部分に複数のコンタクトホール５ｂを形成する。
【００７６】
次に、図９（Ｃ）に示すように、第１層間絶縁膜４の表面側に、ソース電極６ａを構成するためのアルミニウム膜６などの低抵抗導電膜をスパッタ法などで形成した後、図９（Ｄ）に示すように、フォトリソグラフィ技術を用いて、アルミニウム膜６をパターニングし、画素領域のＴＦＴにおいては、データ線６ａの一部としてソース電極６ａを形成し、シール材に対向する領域においては第２導電膜６ｂを形成する。
【００７７】
次に、図１０（Ａ）に示すように、ソース電極６ａおよび第２導電膜６ｂの表面側に、ＣＶＤ法などにより例えば５００℃程度の低い温度条件下で厚さが約５００ｎｍ〜約１５００ｎｍのＰＳＧ膜（ボロンやリンを含むシリケートガラス膜）などからなる第２層間絶縁膜７を形成した後、図１０（Ｂ）に示すように、画素ＴＦＴ部は、フォトリソグラフィ技術およびドライエッチング法などを用いて、第１層間絶縁膜４および第２層間絶縁膜７のうち、ドレイン領域１ｅに対応する部分にコンタクトホール８ａを形成する。
【００７８】
次に、図１０（Ｃ）に示すように、第２層間絶縁膜７の表面側に、ドレイン電極を構成するための厚さが約５０ｎｍ〜約１５０ｎｍのＩＴＯ膜９をスパッタ法などで形成した後、図１０（Ｄ）に示すように、フォトリソグラフィ技術を用いて、ＩＴＯ膜９をパターニングし、画素ＴＦＴ部においては画素電極９ａを形成する。シール材に対向する領域においては、ＩＴＯ膜９を完全に除去する。ここで、画素電極９ａとしては、ＩＴＯ膜に限らず、ＳｎＯ_Ｘ膜やＺｎＯ_Ｘ膜などの高融点の金属酸化物などからなる透明電極材料を使用することも可能であり、これらの材料であれば、コンタクトホール８内でのステップカバレージも実用に耐えるものである。
【００７９】
このようにして、画素スイッチング用ＴＦＴ３０、走査線３ａ、およびデータ線６ａを形成する工程を兼用して引き出し配線の第１導電膜３ｃおよび第２導電膜６ｂを形成できるため、第１引き出し配線４１および第２引き出し配線４２を形成するための新たな工程を避けることができる。
【００８０】
尚、画素スイッチング用ＴＦＴ３０の構成を、一つのゲート電極３ａから成るシングルゲート構造としたが、二つ以上のゲート電極から構成しても良い。このような構成を採れば、更に、ＴＦＴ３０がオフ時のリーク電流を低減でき、高いコントラスト比を有する液晶装置を提供できる。
【００８１】
また、第１実施形態では、一例として、画素スイッチング用ＴＦＴ３０がトップゲート構造を有する液晶装置を説明してきたが、本発明では、ゲート電極３ａが半導体層１ａと液晶装置用基板１０の間に形成される逆スタガ構造等のボトムゲート構造の画素スイッチング用ＴＦＴを有する液晶装置にも適用できる。
【００８２】
（第２実施形態）
次に、本発明の第２実施形態について図１１に基づいて説明する。
【００８３】
図１１は、図４で説明した第１実施形態の第１引き出し配線４１の変形例であり、隣接する配線間で幅広部４５の形成される位置が異なり、その他の構成は同じである。尚、図１１において、図１から図１０に示した第１実施形態と同じ構成要素には同じ参照符号を付し、また第１実施形態と異なる構成のみを説明する。また、図１１においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。更に、本第２実施例は、図７で示した第２引き出し配線に適用しても、何ら問題はない。
【００８４】
図１１に示すように、第２実施形態では少なくともシール材５２が塗布される領域において、隣接する第１引き出し配線４１間で、幅広部４５を互い違いに設けるように構成する。すなわち、幅広部４５は第１導電膜３ｃおよび第２導電膜６ｂの少なくとも一方の導電膜を部分的に突出することにより、隣接する第１引き出し配線４１との隙間でシール材５２が流れ出すのを防ぐためのストッパーを、隣接する第１引き出し配線４１間で互いにずらして形成する。これにより、シール材５２が遮光性の額縁５３が形成される領域まで達することがないので、確実に光照射により硬化する事ができる。本発明のかかる構成によれば、引き出し配線同士の隙間から光を透過させることができるため、光硬化性樹脂を利用してシール材５２を確実に硬化させることができる。シール材５２は、未硬化になることがないので、液晶を汚染することがなくなり、画質表示品位の劣化を防ぐことができる。また、隣接する第１引き出し配線４１間同士で幅広部４５が互いに重なることがないので、第１引き出し配線４１間同士の短絡を大幅に低減できるだけでなく、液晶装置に液晶を容易に封入することができる利点がある。尚、隣接する第１引き出し配線４１間同士で幅広部４５をずらす方法としては、図１１に示すように隣接する第１引き出し配線４１を奇数列と偶数列でずらしても良いし、隣接する引き出し配線４１を３ライン以上で１グループとしてずらすようにしても良い。
【００８５】
また、本第２実施例の第１引き出し配線４１から突出させる幅広部４５は、平面的にみて正方形や長方形、多角形であっても良いし円形でも構わない。
【００８６】
（第３実施形態）
次に、本発明の第３実施形態について図１２に基づいて説明する。
【００８７】
図１２は、図４で説明した第１実施形態の第１引き出し配線４１の変形例であり、幅広部の形が異なり、その他の構成は同じである。尚、図１２において、図１から図１０に示した第１実施形態と同じ構成要素には同じ参照符号を付し、また第１実施形態と異なる構成のみを説明する。また、図１２においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。更に、本第３実施例は、図７で示した第２引き出し配線に適用しても、何ら問題はない。
【００８８】
図１２に示すように、第３実施形態では少なくともシール材５２が塗布される領域において、第１引き出し配線４１を構成する第１導電膜３ｃおよび第２導電膜６ｂの少なくともどちらかのの導電膜が、配線側面の一方を突出させて、幅広部４６を設けるように構成する。すなわち、幅広部４６は第１導電膜３ｃおよび第２導電膜６ｂの少なくとも一方の導電膜を部分的に突出することにより、隣接する第１引き出し配線４１との隙間でシール材５２が流れ出すのを防ぐためのストッパーを形成する。これにより、シール材５２が遮光性の額縁５３が形成される領域まで達することがないので、確実に光照射により硬化する事ができる。本発明のかかる構成によれば、第１引き出し配線４１同士の隙間から光を透過させることができるため、光硬化性樹脂を利用してシール材５２を確実に硬化させることができる。シール材５２は、未硬化になることがないので、液晶を汚染することがなくなり、画質表示品位の劣化を防ぐことができる。また、このような構成を採っても、第１引き出し配線４１間同士の短絡を大幅に低減できる。
【００８９】
また、本第３実施例の引き出し配線４１から突出させる幅広部４６は、平面的にみて正方形や長方形、多角形であっても良いし円形でも構わない。
【００９０】
（第４実施形態）
次に、本発明の第４実施形態について図１３から図１７に基づいて説明する。
【００９１】
図１３は、第４実施形態の液晶装置の構成を示すブロック図であり、画素のスイッチング用ＴＦＴを制御するための画像信号をデータ線を介して供給するデータ線駆動回路やサンプリング回路と、走査信号を走査線を介して供給する走査線駆動回路等の周辺回路が、画素と同一基板上に内蔵されている点が、第１実施例と異なる。図１４は、第４実施形態の一例としての液晶装置の平面図であり、図１５は図１４におけるＨ−Ｈ’線に沿った断面図を示している。
【００９２】
また、図１６は図１４のＦで囲った領域を拡大した平面図であり、図１７は図１４のＧで囲った領域を拡大した平面図を示している。
【００９３】
（第４実施形態における液晶装置の構成）
図１３において、液晶装置１００は、例えば石英基板、ハードガラス基板、シリコン基板等からなる液晶装置用基板１０を備えている。液晶装置用基板１０上には、マトリクス状に設けられた複数の画素電極９ａと、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線６ａと、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３ａと、各データ線６ａと画素電極９ａとの間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線３ａを介して夫々供給される走査信号に応じて夫々制御するスイッチング素子の一例としての複数の画素スイッチング用ＴＦＴ３０とが形成されている。また液晶装置用基板１０上には、各画素単位毎に蓄積容量７０を形成するための配線である容量線３ｂ（第２蓄積容量電極）が、走査線３ａとほぼ平行に形成されている。
【００９４】
更に、液晶装置用基板１０上には、データ線６ａに画像信号を供給するためのデータ線駆動回路１０１およびサンプリング回路３０１と、走査線３ａに走査信号を供給するための走査線駆動回路１０２が形成される。また、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して夫々供給するプリチャージ回路２０１が形成されている。
【００９５】
走査線駆動回路１０４はシフトレジスタ回路やバッファ回路等から構成され、外部制御回路から実装端子１０２を介して供給される正電源ＶＤＤＹ、負電源ＶＳＳＹ、基準クロック信号ＣＬＹＡおよびその反転信号ＣＬＹＢ、スタート信号ＤＹ等に基づいて、所定タイミングで走査線３ａに走査信号をＧ１，Ｇ２，…，Ｇｍの順に順次供給する。また、走査線３ａから延設されて走査線駆動回路１０４へ至るまでの間にシール材が形成される領域は、上述した第１から第３実施形態で説明した第２引き出し配線４２を適用すると良い。
【００９６】
データ線駆動回路１０１はシフトレジスタ回路や波形制御回路およびバッファ回路等から構成され、外部制御回路から実装端子１０２を介して供給される正電源ＶＤＤＸ、負電源ＶＳＳＸ、基準クロック信号ＣＬＸＡおよびその反転信号ＣＬＸＢ、スタート信号ＤＸ等に基づいて、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、データ線６ａ毎にサンプリング回路駆動信号をサンプリング回路３０１にサンプリング回路駆動信号線３０６を介して所定タイミングで順次供給する。
【００９７】
サンプリング回路３０１は、外部制御回路から実装端子１０２を介して供給される画像信号をデータ線駆動回路１０１からの出力信号のタイミングに合わせて順次あるいは複数同時に選択され、画像信号をデータ線６ａにＳ１，Ｓ２，…，Ｓｎの順に供給する働きをする。本第４実施形態では、一例として６相に展開されて周波数を低減した画像信号ＶＩＤ１〜ＶＩＤ６を画像信号線３０４および中継配線３０５を介してサンプリング回路３０１に供給するように構成されている。このように、画像信号を相展開することにより、ドット周波数の高い表示モードに対しても、画質品位を低下させることのない液晶装置を提供できる。また、画像信号の相展開数に応じて、画像信号線３０４が必要であることは言うまでもない。ここで、サンプリング回路３０１を画像表示領域を規定するための額縁５３領域内に形成することで、液晶装置用基板１０上の周辺回路形成領域の小型化を実現している。そこで、データ線駆動回路１０１から延設されるサンプリング回路駆動信号線３０６および画像信号線３０４から延設される中継配線３０５がシール領域を通過する際には、上述した本発明の第１から第３実施形態の第１引き出し配線４１を適用すると良い。
【００９８】
次に、プリチャージ回路２０１について説明する。データ線６ａの一方側にはデータ線駆動回路１０１が設けられているが、プリチャージ回路２０１は、データ線６ａの他方側に、各データ線６ａ毎に備えている。プリチャージ回路２０１のソース電極またはドレイン電極はプリチャージ信号線２０４に接続されている。プリチャージ回路２０１のゲート電極はプリチャージ回路駆動信号線２０６に接続されている。各データ線６ａへの画像信号Ｓ１、Ｓ２、…、Ｓｎの供給に先行して、プリチャージ回路駆動信号ＮＲＧの供給に応じて、プリチャージ信号線２０４から供給されるプリチャージ信号ＮＲＳ、好ましくは中間階調レベルのプリチャージ信号ＮＲＳが各データ線６ａに供給される。
【００９９】
プリチャージ信号線２０４には、配線インピータンスを低くして、書き込み能力を駆動するために、データ線駆動回路１０１の負電源ＶＳＳＸから延設された定電位線７１の間で付加容量７１を形成すると良い。尚、この定電位線７１は、各画素に付加される蓄積容量７０を形成するための容量線３ｂと共通の配線であっても構わない。また、定電位配線７１はデータ線駆動回路１０１の電源だけでなく走査線駆動回路１０４の電源等の定電位配線でも構わないし、対向電極電位配線２４でも良い。このような構成を採れば、専用の実装端子および供給配線を削減できるので、液晶装置１００の小型化が実現できる。
【０１００】
更に、液晶装置用基板１０上には対向基板に対向電極電位ＬＣＣＯＭを供給するための上下導通端子１０７が設けられている。上下導通端子１０７へは、外部制御回路から供給される対向電極電位ＬＣＣＯＭを実装端子１０２および対向電極電位配線２４を介して供給される。上下導通端子１０７は、図１３に示すように何カ所かに設けても良い。この際、上下導通端子１０７から延設された対向電極電位配線２４は、額縁５３が形成された領域を走査線３ａを層間絶縁膜を介して重畳するように配設することにより、スペースの有効利用が図れ、液晶装置１００の小型化が実現できる。また、シール材を形成する領域には、対向電極電位配線２４を格子状に形成するように第３引き出し配線４３を形成するようにすると良い。
【０１０１】
次に、図１３で示した第４実施形態の液晶装置を更に詳細に説明する。図１４は、液晶装置用基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１４は、対向基板２０を含めて示す図１３のＨ−Ｈ’断面図である。
【０１０２】
図１４および図１５において、液晶装置用基板１０上は、画像表示領域を規定するための額縁５３が設けられており、当該額縁５３領域の外側で対向基板２０と液晶装置用基板１０を貼り合わせるためのシール材５２の領域が設けられる。シール材５２の領域は、液晶が流れ出ないように額縁５３領域の外側を囲むように形成され、その一部に液晶を封入するための封入孔５４が設けられている。この封入孔５４の近傍に液晶を真空下で滴下し、大気開放することで、液晶を液晶装置１００内に封入する。液晶を封入して液晶層５０を形成した後は、モールド材５５により封止孔５４を塞ぐ。また、シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２が液晶装置用基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路１０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更に液晶装置用基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の接続配線１０５が設けられており、更に、額縁５３の下にサンプリング回路３０１およびプリチャージ回路２０１が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、液晶装置用基板１０と対向基板２０との間で電気的導通をとるための上下導通端子１０７および上下導通材１０６が設けられている。そして、図１５に示すように、図１４に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２により液晶装置用基板１０に固着されている。
【０１０３】
次に、図１４のＦで囲った領域およびＧで囲った領域を各々拡大して、更に詳細に説明する。
【０１０４】
図１６に示すように、Ｆを拡大した領域は、データ線駆動回路１０１から出力されるサンプリング回路駆動信号線３０６および画像信号線３０４からサンプリング回路３０１までを中継接続するための中継配線３０５は、シール材５２が塗布されたシール領域において、本発明の第１実施例を用いた第１引き出し配線４１を用いている。すなわち、走査線３ａと同一工程で形成される第１導電膜３ｃと、データ線６ａと同一工程で形成される第２導電膜６ｂをコンタクトホール５ｂで接続することにより、２重配線を形成する。これにより、シール材５２に含有されたギャップ材によって、第１引き出し配線４１が断線する確率が大幅に低減する。またこの際、シール領域において、サンプリング回路駆動信号線３０６と中継配線３０５に電気的に接続される第１引き出し配線４１は、その配線幅と隣接する配線間の距離が、ほぼ１対１になるように形成し、均一で精度の高いギャップ制御とシール材５２を硬化させるための光透過領域形成を同時に達成できるようにする。更に、容量線３ｂに定電位を供給するための定電位配線７１をサンプリング回路駆動信号線３０６および中継配線３０５に隣接して設けても良い。この場合も、シール領域における配線は、第１引き出し配線と同様な構成で形成すると良い。
【０１０５】
同様に、走査線駆動回路１０４から画像表示領域に延設される走査線３ｂも、シール領域では、第１導電膜３ｃおよび第２導電膜６ｂからなる第２引き出し配線４２を適用すると良い。また、上下導通端子１０７から延設された対向電極電位配線２４やプリチャージ回路駆動信号線２０６がシール領域を通過する場合も第２引き出し配線４２を用いるようにする。この場合、走査線３ａとその他の配線が少なくともシール領域を通過する部分においては、配線幅および隣接する配線間の距離をほぼ１対１になるようにすると良い。
【０１０６】
このように、データ線６ａの一方側に形成されたデータ線駆動回路１０１からの第１引き出し配線４１と、走査線３ａの一方側に形成された走査駆動回路１０４からの第２引き出し配線４２が形成することにより、液晶装置用基板１００のシール材５２が形成される領域の高さが全体に均一となり、安定したギャップを提供することができ、また均一にシール材５２を硬化させることができる。
【０１０７】
更に、額縁５３領域には、サンプリング回路３０１や、定電位配線７１、対向電極電位配線２４、プリチャージ回路駆動信号線２０６等の各種配線を設けることにより、従来デッドスペースだった領域の有効利用を図ることが可能となり、小型の液晶装置を実現することができる。また、画像表示領域を形成する画素３００の周囲には、ダミー画素３００’を設けても良い。これにより、画像表示領域外周において、液晶が電界によって不安定な挙動を示す領域を取り除き、コントラスト比の高い液晶装置を提供することができる。
【０１０８】
次に、図１７に示すようにＧを拡大した領域は、対向電極電位配線２４が画像表示領域を囲うように配線され、シール領域において短冊状に第３引き出し配線４３を形成する。このように、短冊状に配線を形成することにより、対向電極電位配線を低抵抗化し、且つギャップ制御とシール材５２の硬化を実現することができる。第３引き出し配線４３は、第１実施形態で説明した第１引き出し配線４１と構造および形成工程はほぼ同様である。すなわち、第３引き出し配線４３は、走査線３ａと同一工程で形成される第１導電膜３ｃおよびデータ線６ａと同一工程で形成される第２導電膜６ｂから成り、コンタクトホール５ｂで接続することにより、２重配線を形成する。この際、第３引き出し配線４３は、隣接する配線間の幅広部で接続して格子状にすることにより、更に低抵抗化することができる。
【０１０９】
また、第３引き出し配線４３は、その配線幅および隣接する配線間の距離をほぼ１対１になるようにすると良い。更に図１６で示した、第１引き出し配線４１と配線幅および配線間の距離をほぼ同一に形成すれば、ギャップ制御が更に安定化する利点がある。
【０１１０】
更に、額縁５３領域には、プリチャージ回路２０１や、定電位配線７１、対向電極電位配線２４、プリチャージ信号線２０４等の各種配線を設けることにより、従来デッドスペースだった領域の有効利用を図ることが可能となり、小型の液晶装置を実現することができる。また、定電位配線７１を対向電極とし、プリチャージ信号線２０４との間で付加容量２０５を形成することにより、プリチャージ信号線のインピータンスを低減し、プリチャージ信号を書き込む際の駆動能力を大幅に高めることができる。
【０１１１】
また、第４実施形態における液晶装置１００の液晶装置用基板１０上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１１２】
以上、本発明の第１から第４実施形態で説明した液晶装置１００は、少なくともシール領域においては、第１導電膜３ｃおよび第２導電膜６ｂから成る引き出し配線を有しているため、均一で精度の高いギャップ制御が実現できる。また、第１引き出し配線４１、第２引き出し配線４２、第３引き出し配線４３のうち少なくとも一方は配線幅を広げた幅広部を有するように構成する。これにより、シール材による液晶の汚染を防止することができる。
【０１１３】
更に、対向基板２０の投射光が入射する側及び液晶装置用基板１０の出射光が出射する側には各々、例えば、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード、ＶＡ（ＶｅｒｔｉｃａｌＡｌｉｇｎｅｄ）、ＰＤＬＣ（ＰｏｌｙｍｅｒＤｉｓｐｅｒｓｅｄＬｉｑｕｅｄＣｒｙｓｔａｌ）等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向および位置に配置される。
【０１１４】
尚、上述の実施の形態は、画素のスイッチング素子として薄膜トランジスタを用いた構成について説明したが、本発明はこのような構成に限るものではない。例えば、単純マトリックス型の液晶装置、あるいは薄膜トランジスタ以外のスイッチング素子を有する電気光学装置において、画像表示領域から基板の周辺に引き出された引き出し配線上にシール材が形成される構成において、引き出し配線に幅広部を設けることにより、シール材の流出を防止することができる。また、引き出し配線は、少なくとも第１及び第２の導電膜との２層構造とし、周囲よりも高くなるように構成すれば、ギャップ制御のために効果的である。
【０１１５】
また、本発明は液晶ではなく有機ＥＬ（ＥｌｅｃｔｒｉｃＬｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイやプラズマディスプレイ等の自発光材料等の電気光学物質を用いた電気光学装置にも適用できることは言うまでもない。
【０１１６】
（電子機器）
次に、以上詳細に説明した本実施形態における液晶装置を備えた電子機器の実施の形態について図１８から図２０を参照して説明する。
【０１１７】
先ず図１８に、本実施形態の液晶装置を備えた電子機器の概略構成を示す。
【０１１８】
図１８において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号ＣＬに基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号ＣＬに基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成する液晶装置用基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１１９】
次に図１９および図２０に、このように構成された電子機器の具体例を夫々示す。
【０１２０】
図１９において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４が液晶装置用基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１２１】
本実施形態では特に、液晶装置用基板と対向基板が、シール材にて確実に硬化されているため、液晶プロジェクタのような強い光源を用いる電子機器であっても、シール材が液晶層に溶け出す心配がない。これにより、液晶層が汚染されることにより生じるムラ等の表示品位の劣化を防ぐことができる。
【０１２２】
また、３枚のライトバルブ１００Ｒ、１００Ｇ、１００Ｂを構成する各々の液晶装置の明視方向を合わせることにより、色ムラの発生やコントラスト比の低下を抑制することができる。そこで液晶としてＴＮ液晶を用いる場合には、ライトバルブ１００Ｇのみ他のライトバルブ１００Ｒ及び１００Ｂと液晶の明視方向が画像表示領域に対して左右反転にする必要がある。ここで、本実施形態の液晶装置を備えたライトバルブを用いれば、ＴＮ液晶が右回りであっても、左回りであっても画素の開口形状が左右でほぼ同じになるため、液晶のディスクリネーションが発生したとしても、同じように認識される。これにより、液晶の回転方向が違うライトバルブ１００Ｇと１００Ｒ及び１００Ｂをプリズム等により合成した際に、表示画像で色ムラやコントラスト比の低下を招くことがないため、高品位な液晶プロジェクタを実現できる。
【０１２３】
図２０において、電子機器の他の例たるマルチメディア対応のノート型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置１００がトップカバーケース内に備えられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１２４】
以上図１９および図２０を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１８に示した電子機器の例として挙げられる。
【０１２５】
以上説明したように、本実施形態によれば、比較的簡単な構成を用いることにより、画素が微細化しても工程歩留まりや画素開口率の低下を招かない液晶装置及び当該液晶装置を備えた各種の電子機器を実現できる。
【０１２６】
【発明の効果】
以上説明したように、本発明に係る液晶装置では、液晶装置用基板のシール材に対向する領域に配置される配線が、配線幅を広げた幅広部を有する。従って、この配線の上に塗布された未硬化のシール材は、たとえば画素領域の側に流出しようとしても幅広部で所定の位置でせき止められる。それ故、シール材の形成領域を所定の範囲内に設定することができ、シール材の流出に起因する表示品位の低下や信頼性の低下は発生しない。
【図面の簡単な説明】
【図１】本発明の第１実施形態の液晶装置の構成を示すブロック図である。
【図２】本実施形態の隣接した画素群の平面図である。
【図３】図２のＣ−Ｃ’の断面図である。
【図４】図１のＡで示す領域の拡大図である。
【図５】図４のＤ−Ｄ’線に沿った断面図である。
【図６】図４のＥ−Ｅ’線に沿った断面図である。
【図７】図１のＢで示す領域の拡大図である。
【図８】本実施形態の製造方法を示す工程断面図である。
【図９】図８に続いて行う工程を示す工程断面図である。
【図１０】図９に続いて行う工程を示す工程断面図である。
【図１１】第２実施形態の各引き出し配線を示した拡大図である。
【図１２】第３実施形態の各引き出し配線を示した拡大図である。
【図１３】本発明の第４実施形態の液晶装置の構成を示すブロック図である。
【図１４】本発明の第４実施形態の液晶装置を示す平面図である。
【図１５】図１４のＨ−Ｈ’線に沿った断面図である。
【図１６】図１４のＦで示す領域の拡大図である。
【図１７】図１４のＧで示す領域の拡大図である。
【図１８】本発明による電子機器の実施形態の概略構成を示すブロック図である。
【図１９】電子機器の一例としての投射型プロジェクタを示す断面図である。
【図２０】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【符号の説明】
１ … 半導体膜
１ａ… 半導体層
１ａ’… チャネル領域
１ｂ … 低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ … 低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ … 高濃度ソース領域
１ｅ … 高濃度ドレイン領域
２ … ゲート絶縁膜
３ … ポリシリコン膜
３ａ … 走査線（ゲート電極）
３ｂ … 容量線
３ｃ … 第１導電膜
４ … 第１層間絶縁膜
５ａ … コンタクトホール
５ｂ … コンタクトホール
６ … アルミニウム膜
６ａ … 第２導電膜
７ … 第２層間絶縁膜
８ … コンタクトホール
９ … ＩＴＯ膜
９ａ … 画素電極
９ａ’… 画素電極端
１０ … 液晶装置用基板
１０’… 液晶装置用基板端
１６ … 配向膜
２０ … 対向基板
２０’… 対向基板端
２１ … 対向電極
２２ … 配向膜
２３ … 遮光膜
２４ … 対向電極電位配線
３０ … 画素スイッチング用ＴＦＴ
４１ … 第１引き出し配線
４２ … 第２引き出し配線
４３ … 第３引き出し配線
４４ … 指標
４５、４５’、４６ … 幅広部
５０ … 液晶層
５２ … シール材
５３ … 額縁
５４ … 封入孔
５５ … モールド材
５６ … ギャップ材
７０ … 蓄積容量
７１ … 定電位線
８０ … 低濃度イオン
８１ … 高濃度イオン
８２ … レジストマスク
１００ … 液晶装置
１０１ … データ線駆動回路
１０２ … 実装端子
１０３ … 検査端子
１０４ … 走査線駆動回路
１０５ … 接続配線
１０６ … 上下導通材
１０７ … 上下導通端子
２０１ … プリチャージ回路
２０４ … プリチャージ信号線
２０５ … 付加容量
２０６ … プリチャージ回路駆動信号線
３００ … 画素
３００’… ダミー画素
３０１ … サンプリング回路
３０４ … 画像信号線
３０５ … 中継配線
３０６ … サンプリング回路駆動信号線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical device having an electro-optical material, and a projection display device using the same. More specifically, the present invention relates to a structure of a sealing material forming region in which these substrates are bonded together while controlling a gap between a substrate for an electro-optical device (for example, a substrate for a liquid crystal device) and a counter substrate.
[0002]
[Prior art]
In an electro-optical device such as an active matrix liquid crystal device, a predetermined gap is generally provided between a liquid crystal device substrate having a pixel region in which a plurality of pixels are arranged in a matrix and a counter substrate on which a counter electrode is formed. After bonding with a sealing material, an electro-optical material such as liquid crystal is sealed between these substrates. Since the region where the sealant is formed does not contribute to display, it is formed outside the pixel region. Here, the sealing material has a function of partitioning a liquid crystal sealing region and a function of defining a gap between the substrates by a gap material mixed therewith. Therefore, the region where the sealing material is formed is required to be flat enough to control the gap.
[0003]
Therefore, conventionally, dummy wirings that extend linearly from the pixel region toward the outer peripheral side of the substrate are formed in the region facing the sealing material of the substrate for the liquid crystal device, and this region is made substantially flat. A method has been devised.
[0004]
[Problems to be solved by the invention]
Liquid crystal devices are required to be improved in display quality and reliability, and the formation of the sealing material also needs to be controlled in terms of display quality and reliability. For example, when an uncured sealing material flows out toward the pixel region when forming the sealing material, there is a problem that the display area is reduced accordingly. In addition, when a light-shielding film (frame) for dividing the image display area is formed on the counter substrate, and the seal material is photocured by irradiating ultraviolet rays from the counter substrate side, the uncured seal material extends to the pixel area. Even if it has not flowed out, if it flows into the area overlapping the frame, the sealing material in that area will not be cured. As a result, there is a problem that the pair of substrates cannot be stably bonded and the contrast in the peripheral portion of the pixel region is lowered.
[0005]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a predetermined sealing material formation region by using a wiring passing through a region facing a sealing material on one substrate in an electro-optical device in which a pair of substrates are bonded together by a sealing material. It is an object of the present invention to provide an electro-optical device that can be set within the above range and a projection display device using the same.
[0006]
In order to solve the above problems, in the present invention, a pair of substrates is Made of photo-curing resin An electro-optical device having a pixel region composed of a plurality of pixels bonded to each other by a sealing material and formed in a matrix between the pair of substrates, wherein the pair of substrates includes the pair of substrates Extending from the pixel region formed between the substrates, Arranged in parallel Comprising a plurality of lead wires, plural Drawer wiring Each includes a first conductive film, a second conductive film stacked so as to overlap the first conductive film with an interlayer insulating film interposed therebetween, and a plurality of connecting the first conductive film and the second conductive film A contact hole and a plurality of wide portions in which at least one of the first conductive film and the second conductive film partially protrudes at a position where the plurality of contact holes of the lead-out wiring are formed The sealing material overlaps the plurality of wide portions of the plurality of lead-out wirings. It is characterized by that.
[0007]
According to this configuration of the present invention, a wide portion with a wide wiring width is formed in the lead-out wiring that passes through the region facing the sealing material on one substrate. Therefore, the uncured sealing material applied on the lead-out wiring can be blocked by the wide portion even if it is about to flow out toward the pixel region. Therefore, the formation region of the sealing material can be set within a predetermined range, and deterioration of display quality and reliability due to the outflow of the sealing material can be prevented.
[0008]
In the present invention, the sealing material is preferably made of a photocurable resin.
[0009]
According to this configuration of the present invention, a pair of substrates can be fixed by transmitting light from between the wirings.
[0010]
If a metal such as aluminum is formed on one surface in the sealing material formation region, light is not transmitted to the sealing material formation region, and the sealing material cannot be cured. In that case, a thermosetting sealing material may be used, but in the case of a thermosetting sealing material, there is a possibility that the substrate may be distorted with respect to the heat at the time of curing. Therefore, curing the sealing material with the photocurable resin eliminates the problem of the substrate due to heat. According to this configuration of the present invention, light can be transmitted through the gap between the wirings, so that the sealing material can be reliably cured using the photocurable resin.
[0011]
In the present invention, it is preferable that a plurality of the wide portions are formed in the lead wiring.
[0012]
According to this configuration of the present invention, since the plurality of wide portions are formed, the seal material can be prevented from flowing out at a plurality of locations, which is effective in preventing the seal material from flowing out.
[0013]
In this invention, it is preferable that the said wide part is formed at equal intervals with respect to the extending direction of the said extraction wiring.
[0014]
According to this configuration of the present invention, it can be easily understood how much sealing material is applied to the wide portion when the sealing material is applied.
[0015]
In the present invention, at least one of the plurality of wide portions may be provided with an index indicating a relative position of the wide portion with respect to the pixel region.
[0016]
According to this configuration of the present invention, when the sealing material is applied, the application range of the sealing material can be determined based on the index.
[0017]
In the present invention, the plurality of lead-out wirings include a first conductive film and a second conductive film formed so as to overlap the first conductive film via a first interlayer insulating film, and the first conductive film It is preferable that at least one of the second conductive film has the wide portion.
[0018]
According to this configuration of the present invention, since the lead wiring is formed by laminating the first conductive film and the second conductive film, the first conductive film and the second conductive film are formed in the region facing the sealing material on one substrate. The conductive film has a uniform height. Therefore, the gap between the pair of substrates can be accurately controlled. Further, when the sealing material made of the photo-curing resin is cured, light can reach the sealing material through the gaps in the lead-out wiring, so that the sealing material can be uniformly cured.
[0019]
In the present invention, the first conductive film and the second conductive film are preferably connected via a contact hole formed in an interlayer insulating film.
[0020]
According to this configuration of the present invention, since the first conductive film and the second conductive film are connected, a redundant wiring structure can be obtained.
[0021]
In the present invention, the contact hole is preferably formed so as to overlap the wide portion in plan view.
[0022]
According to such a configuration of the present invention, the portion where the contact hole is formed is a wide portion, and thus has a larger area than the other portion of the lead-out wiring. Therefore, disconnection can be prevented even if there is misalignment.
[0023]
In the present invention, it is preferable that the plurality of lead-out lines have a substantially equal wiring width and wiring interval.
[0024]
If the wiring width is too narrow, the area where light enters becomes narrow, and the sealing material cannot be sufficiently cured. In addition, if the distance between the wirings is too wide, for example, a gap material having a particle size contained in the sealing material will be sandwiched between the wirings, and the gap can be controlled accurately. It will disappear. On the other hand, according to the configuration of the present invention, since the wiring width and the wiring interval are substantially equal, a sufficient amount of light can be taken into the region where the sealing material is formed, and the sealing material is reliably cured. Can do. In addition, for example, a gap material having a particle diameter can be formed on the wiring, and the gap between the substrates can be controlled with high accuracy.
[0025]
In the present invention, it is preferable that the first conductive film and the second conductive film constitute a capacitor using the first interlayer insulating film as a dielectric film.
[0026]
According to this configuration of the present invention, it is possible to form a large capacity by using the formation region of the sealing material. For example, it is possible to prevent a charge from flowing into another data line when a precharge potential is supplied to the pixel region via the data line.
[0027]
The present invention is an electro-optical device in which an electro-optical material is sealed between a pair of substrates, and the pair of substrates are bonded to each other with a sealing material, and is disposed on one of the pair of substrates. A plurality of data lines and a plurality of scanning lines intersecting each other, and a plurality of lead lines connected to at least one of the plurality of data lines and the plurality of scanning lines in a region facing the seal material. The lead-out wiring has a wide portion in which the wiring width is widened.
[0028]
According to such a configuration of the present invention, since the lead-out wiring has the wide portion where the wiring width is widened, the uncured sealing material can be prevented from flowing into the pixel region. Therefore, it is possible to prevent display quality deterioration and reliability deterioration due to the outflow of the sealing material.
[0029]
In the present invention, the plurality of lead-out wirings include a first conductive film and a second conductive film formed so as to overlap the first conductive film via a first interlayer insulating film, and the first conductive film It is preferable that at least one of the second conductive film has the wide portion.
[0030]
According to such a configuration of the present invention, since the first conductive film and the second conductive film are stacked in the lead-out wiring, the region facing the sealing material on one substrate is the first conductive film and the second conductive film. It will have a uniform height where the films are stacked. Therefore, the gap between the pair of substrates can be accurately controlled. Further, when the sealing material made of a photocurable resin is cured, the light can reach the sealing material through the gaps in the lead-out wiring, so that the sealing material can be uniformly cured.
[0031]
In the present invention, the first conductive film and the second conductive film are preferably connected via a contact hole formed in an interlayer insulating film.
[0032]
According to this configuration of the present invention, since the first conductive film and the second conductive film are connected, a redundant wiring structure can be obtained.
[0033]
In the present invention, the contact hole is preferably formed so as to overlap the wide portion in plan view.
[0034]
According to such a configuration of the present invention, since the contact hole is formed at the wide portion, the disconnection can be prevented even if there is misalignment.
[0035]
The electro-optical device according to the present invention includes, for example, a projection display device including a light source unit and a projection unit that projects light, which is light modulated from the light source unit by the electro-optical device, onto a projection surface. It can be used for electronic equipment.
[0036]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0037]
(First embodiment)
As an example of an electro-optical device according to the present invention, the configuration and operation of a liquid crystal device according to a first embodiment will be described with reference to FIGS. Further, in FIGS. 2 to 10, the scales of the respective layers and members are made different from each other in order to make each layer and each member recognizable on the drawings.
[0038]
(Configuration of Liquid Crystal Device in First Embodiment)
FIG. 1 is a block diagram illustrating a configuration of a plurality of pixels, various wirings, and the like provided on a liquid crystal device substrate of the liquid crystal device according to the first embodiment of the present invention.
[0039]
In FIG. 1, a plurality of image display areas on a liquid crystal device substrate 10 made of a glass substrate, a hard glass substrate, a quartz substrate, a silicon substrate, and the like are arranged in the X direction and each extend along the Y direction. A plurality of data lines 6a to which image signals are supplied and a plurality of data lines 6a arranged in the Y direction, each extending along the X direction. A connected pixel switching TFT 30 and a pixel electrode 9 a connected to the TFT 30 are formed. Although not shown, capacitor lines that are wiring for storage capacitors may be formed on the liquid crystal device substrate 10 substantially in parallel along the scanning lines 3a. Alternatively, the capacitor line may be formed using the scanning line 3a at the preceding stage or the succeeding stage.
[0040]
As shown in FIG. 1, a plurality of pixels formed in a matrix form that constitutes a pixel region of the liquid crystal device 100 according to the present embodiment includes a plurality of pixel switching TFTs 30 for controlling the pixel electrodes 9a. The data line 6 a to which the image signal is supplied is electrically connected to the source of the TFT 30. Image signals S1, S2,..., Sn to be written to the data line 6a are supplied line-sequentially in this order. In addition, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,... It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 as a switching element for a certain period. Write at a predetermined timing. Image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 9a are held for a certain period with the counter electrode formed on the counter substrate 20. The liquid crystal interposed between the liquid crystal device substrate 10 and the counter substrate 20 modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, incident light cannot pass through the liquid crystal part according to the applied voltage. In the normally black mode, incident light passes through the liquid crystal part according to the applied voltage. The liquid crystal device 100 as a whole emits light having a contrast according to the image signal.
[0041]
Here, the image signals S 1, S 2,..., Sn are a TAB (Tape Automated Bonding) method or a COG (Chip On Glass) method on a mounting terminal 102 in which a driving LSI (Large Scale Integrated) is provided on the liquid crystal device substrate 10. The data line 6a is supplied to the data line 6a by being electrically connected to the data line 6a via the first lead wiring 41 extending from the mounting terminal 102. On the other hand, the scanning signals G1, G2,..., Gm are similarly mounted on the mounting terminal 102 and electrically connected to the scanning line 3a via the second lead wiring 42 extended from the mounting terminal 102. Thus, the signal is supplied to the scanning line 3a.
[0042]
In the liquid crystal device 100, the liquid crystal device substrate 10 and the counter substrate 20 are bonded to each other with a sealant 52 outside the image display region. Here, the first lead wiring 41 extending from the data line 6 a and the second lead wiring 42 extending from the scanning line 3 a are connected to the mounting terminal 102 through the region of the seal material 52. Further, a light-shielding frame 53 for defining an image display area is provided in parallel with the inside of the sealing material 52. The frame 53 is formed of a light-shielding film such as a metal, a metal alloy, or a black organic film, and may be provided on the liquid crystal device substrate 10 or may be provided on the counter substrate 20.
[0043]
In addition, the liquid crystal device 100 needs to perform AC inversion driving by supplying a counter electrode potential to the counter electrode of the counter substrate 20 in order to prevent deterioration of the liquid crystal due to a DC component. The IC chip is mounted on the mounting terminal 102 on the liquid crystal device substrate 10, and the counter electrode potential is supplied to the vertical conduction terminal 107 through the counter electrode potential wiring 24 extending from the mounting terminal 102. Thus, the counter electrode potential can be applied to the counter electrode of the counter substrate 20 via the conductive conductive material 106 provided on the vertical conductive terminal 107.
[0044]
(Configuration of pixel area)
Next, the configuration of the image display region of the liquid crystal device substrate 10 will be described with reference to FIGS.
FIG. 2 is a plan view of adjacent pixel groups on the liquid crystal device substrate 10 on which data lines, scanning lines, pixel electrodes, and the like are formed. 3 is a cross-sectional view taken along the line CC ′ of FIG.
[0045]
2 and 3, each pixel includes a plurality of transparent pixel electrodes 9a in a matrix and pixel switching TFTs 30 as an example of a switching element connected to each pixel electrode 9a. A data line 6a, a scanning line 3a, and a capacitor line 3b are provided along the vertical and horizontal boundaries of the pixel electrode 9a. The data line 6a is connected to the TFT 30 via a contact hole 5a formed in the first interlayer insulating film 4. Of the semiconductor layer 1a made of an amorphous silicon film, a polysilicon film, or the like, it is electrically connected to a source region 1d described later. The pixel electrode 9 a is electrically connected to a drain region 1 e described later in the semiconductor layer 1 a of the thin film transistor 30 through a contact hole 8 formed in the first interlayer insulating film 4 and the second interlayer insulating film 7. In addition, the scanning line 3a (gate electrode) is disposed so as to face the channel forming region 1a ′ (the hatched region in the lower right in FIG. 2) of the semiconductor layer 1a with the gate insulating film 2 interposed therebetween. The storage capacitor has a first storage capacitor electrode 1f extending from the semiconductor layer 1a of the pixel switching TFT 30 as one electrode, an insulating film formed simultaneously with the gate insulating film 2 as a dielectric film, and a scanning line 3a. The capacitor line 3b formed at the same time is configured as the other electrode (second storage capacitor electrode). By adopting such a configuration, by using the thin and dense gate insulating film 2 as a dielectric, even if the overlapping area of the first storage capacitor electrode 1f and the second storage capacitor electrode 3b is small, a sufficient storage capacitor can be obtained. Therefore, it is possible to easily realize a high aperture ratio and miniaturization of the pixel.
[0046]
On the upper side of the pixel electrode 9a, as shown in FIG. 3, an alignment film 16 subjected to a predetermined alignment process such as a rubbing process is provided. The pixel electrode 9a is made of a transparent conductive thin film such as an ITO film (Indium Tin Oxide film). The alignment film 16 is made of an organic thin film such as a polyimide thin film.
[0047]
On the other hand, a counter electrode 21 is provided over the entire surface of the counter substrate 20, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 21. The counter electrode 21 is made of a transparent conductive thin film such as an ITO film. The alignment film 22 is made of an organic thin film such as a polyimide thin film. Further, the light shielding film 23 may be provided by a non-light-transmitting metal film, a metal alloy film, a black organic film, or the like so as to cover the pixel switching TFT 30 or a region where the liquid crystal disclination occurs. Thereby, an image display with a high contrast ratio can be realized. The light shielding film 23 may be provided on the liquid crystal device substrate 10. By adopting such a configuration, it is not necessary to consider the accuracy when the liquid crystal device substrate 10 and the counter substrate 20 are bonded to each other, so that it is possible to stably provide the liquid crystal device 100 in which the transmittance does not vary.
[0048]
Between the liquid crystal device substrate 10 having the above configuration and the counter substrate 20, liquid crystal is sealed in a space surrounded by a sealing material 52 (see FIG. 1), and a liquid crystal layer 50 is formed. The liquid crystal layer 50 takes a predetermined alignment state by the alignment film in a state where an electric field from the pixel electrode 9a is not applied.
[0049]
Here, in general, an amorphous silicon film or a polysilicon film that forms the channel forming region 1a ′, the low concentration source region 1b, the low concentration drain region 1c, and the like of the semiconductor layer 1a is light-induced by photoelectric conversion effect when light enters. Although current is generated and the transistor characteristics of the TFT 30 deteriorate, in the first embodiment, the data line 6a is formed of a light-shielding metal thin film such as Al (aluminum) so as to cover the scanning line 3a from above. Therefore, the incident light (that is, the light from the upper side in FIG. 3) is effectively incident on at least the channel forming region 1a ′ of the semiconductor layer 1a, the source side LDD (Lightly Doped Drain) region 1b, and the drain side LDD region 1c. Can be prevented. Further, if a light shielding film (not shown) is provided below the TFT 30 so as to cover at least the channel formation region 1a ′ and the LDD regions 1b and 1c of the semiconductor layer 1a via an interlayer insulating film, return light ( That is, the incidence of light from the lower side in FIG. 3 can be effectively prevented.
[0050]
(Configuration of sealing material formation area)
In the liquid crystal device 100 configured as described above, a region facing the sealing material 52 of the liquid crystal device substrate 10 will be described with reference to FIGS.
[0051]
FIG. 4 is an enlarged plan view of the liquid crystal device substrate 10 in the circular area A of FIG. 1, and shows the first lead wiring 41 extended from the data line 6a. FIG. 5 is a cross-sectional view taken along the line DD ′ of FIG. 4, and FIG. 6 is a cross-sectional view taken along the line EE ′ of FIG. FIG. 7 is an enlarged plan view of the liquid crystal device substrate 10 in the circular region B of FIG. 1, and shows the second lead wirings 42 extending from the scanning lines 3a.
[0052]
As shown in FIGS. 4 and 5, the first lead wiring 41 extending from the data line 6a has a first conductive film 3c formed in the same process as the scanning line 3a at a portion facing the seal material 52. And a second conductive film 6b formed in the same process as the data line 6a with the first interlayer insulating film 4 interposed therebetween. The first conductive film 3c and the second conductive film 6b may be electrically connected at a plurality of locations through a plurality of contact holes 5b formed in the first interlayer insulating film 4 to form a redundant wiring structure. By adopting the redundant wiring structure in this way, the first lead-out wiring 41 can prevent disconnection even when the sealing material 52 containing the gap material 56 is disposed oppositely.
[0053]
Alternatively, the first conductive film 3c and the second conductive film 6b may not be electrically connected, and a capacitor may be formed using the first interlayer insulating film 4 as a dielectric. By adopting such a configuration, it is possible to reduce the potential fluctuation due to the coupling capacitance between the data line 6a and the pixel electrode 9a, and it is possible to provide the liquid crystal device 100 without display quality deterioration such as unevenness and crosstalk.
[0054]
Furthermore, in the first embodiment, as shown in FIG. 4, at least one of the first conductive film 3 c and the second conductive film 6 b constituting the first lead-out wiring 41 has a wide line width. The wide portion 45 is formed with an interval of 1 μm or more in order to prevent a short circuit with the adjacent wiring in the wiring width direction.
[0055]
As shown in FIG. 6, the wide portion 45 partially protrudes from the second conductive film 6 b to form a stopper for preventing the sealing material 52 from flowing out in the gap with the adjacent lead wiring 41. Thereby, since the sealing material 52 does not reach the region where the light-shielding frame 53 is formed, it can be reliably cured by light irradiation. If a light-shielding metal or the like is formed on the entire surface of the sealing material 52 formation region, light is not transmitted to the sealing material 52 formation region, and the sealing material 52 cannot be cured. In that case, a thermosetting sealing material may be used. However, in the case of a thermosetting sealing material, there is a possibility that the substrate may be distorted with respect to heat during curing. Therefore, curing the sealing material with the photo-curing resin eliminates the problem of the substrate due to heat. According to this configuration of the present invention, light can be transmitted through the gap between the lead-out wirings, so that the sealing material 52 can be reliably cured using a photocurable resin. Since the sealing material 52 does not become uncured, the liquid crystal layer 50 is not contaminated, and deterioration in image quality display quality can be prevented.
[0056]
As described above, by providing the wide portion 45 in at least one of the first conductive film 3c and the second conductive film 6b, the uncured sealing material applied on the first lead-out wiring 41 can have a plurality of pixels. Even if 300 is about to flow out to the pixel region formed in a matrix, it can be blocked by the wide portion 45. Therefore, the formation position of the sealing material 52 can be kept within a predetermined range, and the deterioration of display quality and the reliability due to the outflow of the sealing material 52 can be prevented. Further, if a plurality of wide portions 45 are formed in the second conductive film 6b, it is more effective for preventing the uncured sealing material 52 from flowing out. In addition, if a plurality of wide portions 45 of the first lead-out wiring 41 are formed at equal intervals on the second conductive film 6b, it corresponds to the number of wide portions 45 of the first lead-out wiring when the sealing material 52 is applied. It can be easily recognized whether an amount of the sealing material 52 is applied.
[0057]
Furthermore, the wide portion 45 of the first lead wiring 41 is preferably formed corresponding to the position where the contact hole 5b is formed. That is, the contact hole 5b may be formed so as to overlap the wide portion 45 in plan view. With such a configuration, even if there is a misalignment when the second conductive film 6b is formed by patterning, the first conductive film 3c can be prevented from being accidentally etched and disconnected.
[0058]
Next, referring to FIG. 7, the second lead wiring 42 extending from the scanning line 3a will be described. Since the configuration and effects are the same as those of the first lead wiring 41 described above, the description thereof is omitted. Similar to the first lead wiring 41, the second lead wiring 42 is composed of the first conductive film 3c and the second conductive film 6b at least in the region where the sealing material 52 is formed. The first conductive film 3c and the second conductive film 6b are preferably electrically connected in a contact hole 5b formed by opening the first interlayer insulating film 4. If the second lead wiring 42 is formed with such a redundant wiring structure, disconnection can be prevented even if the sealing material 52 containing the gap material 56 is disposed oppositely.
[0059]
Further, as shown in FIG. 7, the wide portion 45 ′ may be formed using the first conductive film 3c. Even if such a configuration is adopted, the wide portion 45 ′ functions as a stopper for preventing the sealing material 52 from flowing out. Needless to say, the three-dimensional structure is substantially the same as the structure shown in FIGS.
[0060]
As described above, the wide portion provided in the first lead wiring 41 and the second lead wiring 42 is formed at least one of the first conductive film 3c and the second conductive film 6b. In addition to the first conductive film 3c and the second conductive film 6b, another conductive film may be added to form a lead wiring composed of three or more conductive films. In other words, all the conductive films formed on the liquid crystal device substrate 10 can be used as the conductive films for the first lead wiring 41 and the second lead wiring 42. By adopting such a configuration, the effect as a redundant wiring structure is further enhanced, and disconnection due to the gap material 56 can be reliably prevented.
[0061]
The wide portions 45 and 45 ′ of the first lead wiring 41 and the second lead wiring 42 may be formed at least on the side where the sealant 52 is formed as close as possible to the pixel 300. That is, a frame 53 is formed around the counter substrate 20, and when the seal material 52 is photocured by irradiating the counter substrate 20 with ultraviolet rays, an uncured seal material 52 is an area where the pixels 300 are formed. Even if it does not flow out to the frame 53, it may flow out to the area overlapping the frame 53. In that case, since the frame 53 has a light shielding property, light does not enter the region overlapping the frame 53, and as a result, the sealing material 52 that has flowed out into the frame region is not cured. Therefore, the outflow of the sealing material 52 has a large influence on the region where the pixel 300 is formed. Therefore, if the wide portions 45 and 45 ′ are provided on the side close to the pixel 300, the outflow of the sealing material 52 toward the frame 53 is prevented. It is effective to prevent.
[0062]
Further, in the first embodiment, when the wide portions 45 and 45 ′ are formed at a predetermined equal interval, the counter substrate end 20 ′ is set as the reference position, and “500” is set in the wide portion corresponding to a position of, for example, 500 μm therefrom. And an index 44 are written. Such an index 44 is formed by patterning simultaneously with the film forming the data line 6a and the film forming the scanning line 3a. According to such a configuration, when the sealing material 52 is applied, the application range of the sealing material 52 can be recognized using the index 44 as a guideline. Can be prevented.
[0063]
In the first embodiment, the width L between the first lead-out wiring 41 and the second lead-out wiring 42 and the spacing S between adjacent lead-out wirings are set to be substantially equal. Thus, by making the wiring width L and the wiring interval S substantially equal, it is possible to prevent a short circuit between the wirings and to sufficiently take in light into the sealing material 52 from between the wirings, which is effective in curing the sealing material. Is. If the gap between adjacent lead wires becomes too narrow, the area where light enters becomes narrow, and as a result, the sealing material 52 cannot be sufficiently cured. Further, if the interval between the adjacent lead wires is too wide, for example, the gap material 56 included in the seal material 52 is sandwiched between the lead wires, and the gap cannot be controlled with high accuracy. Therefore, it is necessary to provide a gap so as not to hinder the curing of the sealing material 52.
[0064]
Thus, the first lead wiring 41 formed in the region facing the seal material 52 on the extension line of the data line 6a, and the second lead wiring formed in the region facing the seal material 52 on the extension line of the scanning line 3a. Since each has a two-layer structure of the first conductive film 3c and the second conductive film 6b, it protrudes one step higher than the surroundings toward the counter substrate 20, and is adjacent to the adjacent wiring via a predetermined interval. Are lined up. Therefore, the first conductive film 3c and the second conductive film 6b are projected uniformly as a whole, and can function as a highly accurate gap control between the liquid crystal device substrate 10 and the counter substrate 20. it can.
[0065]
In addition, the wide portion 45 protruding from the first lead wire 41 and the wide portion 45 ′ protruding from the second lead wire 42 of the first embodiment may be square, rectangular, or polygonal in plan view. It does not matter if it is circular.
[0066]
(Method for manufacturing substrate for liquid crystal device)
In the liquid crystal device 100 having the above-described configuration, the first lead-out wiring 41 and the second lead-out wiring 42 are formed by using a manufacturing process of the TFT 30, which is a switching element, the scanning line 3a, and the data line 6a. These manufacturing methods will be described with reference to FIGS. 8 to 10 are process cross-sectional views showing a method for manufacturing a substrate for a liquid crystal device according to the present embodiment. In any of the drawings, a cross section taken along the line CC ′ of FIG. The cross section of the TFT 30, hereinafter referred to as the pixel TFT portion, and the central portion of FIGS. 8 to 10 are referred to as the cross section along the line DD 'in FIG. 4 (drawing wiring in the region facing the seal material 52, hereinafter referred to as leading wiring portion). 8 to 10 show a cross section taken along the line E-E 'of FIG. 4 (leading wiring portion in a region facing the sealing material 52).
[0067]
First, as shown in FIG. 8A, low pressure CVD (directly on the entire surface of the liquid crystal device substrate 10 made of an alkali-free glass substrate, a quartz substrate, a silicon substrate, or the like, or on the entire surface of the liquid crystal device substrate 10. After the semiconductor film 1 made of an amorphous silicon film or a polysilicon film having a thickness of about 50 nm to about 200 nm, preferably about 100 nm is formed by a chemical vapor deposition method or the like, it is formed using a photolithography technique as shown in FIG. As shown in B), patterning is performed to form an island-shaped semiconductor layer 1a (active layer) in the pixel TFT portion. On the other hand, the lead-out wiring part completely removes the semiconductor film 1.
[0068]
Next, as shown in FIG. 8C, a gate insulating film 2 having a thickness of about 60 nm to about 150 nm is formed on the surface of the semiconductor layer 1a by a thermal oxidation method or the like. As a result, the thickness of the semiconductor film 1a is about 30 nm to about 150 nm, preferably 35 nm to about 45 nm. As the gate insulating film 2, a silicon oxide film or a silicon nitride film may be directly formed by a CVD method.
[0069]
Next, as shown in FIG. 8D, after the polysilicon film 3 is formed on the entire surface of the liquid crystal device substrate 10 by sputtering or the like, it is used as shown in FIG. Then, patterning is performed to form the gate electrode (scanning line) 3a and the capacitor line 3b of the pixel TFT portion. In contrast, a first conductive film 3c made of a polysilicon film is formed in the lead-out wiring region facing the seal material. The conductive film constituting the gate electrode (scanning line) 3a, the capacitor line 3b, and the first conductive film 3c is W (tungsten), Mo (molybdenum), Ta (tantalum), Al (aluminum), Cu (copper). Alternatively, a low resistance metal such as Ti (titanium) or a metal alloy film may be used.
[0070]
Next, as shown in FIG. 8 (F), in order to make the pixel switching TFT 30 into an n-channel TFT, the gate electrode 3a is used as a mask and the thickness is about 0.1 × 10. ¹³ / Cm ² ~ About 10 × 10 ¹³ / Cm ² A low concentration of impurity ions 80 (phosphorus ions, etc.) is implanted at a dose of 5 nm, and a low concentration source region 1b and a low concentration drain region 1c are formed in the pixel TFT portion in a self-aligned manner with respect to the gate electrode 3a. Form. Here, the portion where the impurity ions 80 directly under the gate electrode 3a are not introduced becomes the channel region 1a ', and the portion immediately below the capacitor line (second storage capacitor electrode) 3b becomes the first storage capacitor electrode 1f.
[0071]
Next, as shown in FIG. 8G, in the pixel TFT portion, a resist mask 82 having a width wider than that of the gate electrode 3a is formed, and high-concentration impurity ions 81 (phosphorus ions or the like) are about 0.1 × 10 × 10. ¹⁵ / Cm ² ~ About 10 × 10 ¹⁵ / Cm ² Then, a high concentration source region 1d and drain region 1e are formed. Thus, by making the pixel switching TFT 30 have an LDD (Lightly Doped Drain) structure, the electric field concentration in the junction region with the channel region 1a ′ is alleviated, and the leakage current when the TFT 30 is off is greatly reduced. Can do.
[0072]
In place of these impurity introduction steps, a high concentration impurity (phosphorus ion or the like) is implanted in a state where a resist mask 82 wider than the gate electrode 3a is formed without implanting a low concentration impurity, and a source region having an offset structure And a drain region may be formed. Needless to say, high-concentration impurities (phosphorus ions or the like) may be implanted on the gate electrode 3a to form a source region and a drain region having a self-aligned structure. Needless to say, the pixel switching TFT 30 may be a p-channel TFT.
[0073]
When ion implantation is performed in this manner, the polysilicon film formed as the gate electrode 3 a and the polysilicon film formed as the first conductive film 3 c in the region facing the seal material 52 Impurities are also introduced to make it more conductive.
[0074]
By the way, although not shown, it is possible to integrate a peripheral circuit for controlling the pixel switching TFT 30 on the liquid crystal device substrate 10. In this case, it is necessary to form a complementary transistor composed of an n-channel TFT and a p-channel TFT. Therefore, in order to form a p-channel TFT, the pixel region and the n-channel TFT are covered and protected with a resist, and the gate electrode is used as a mask to provide about 0.1 × 10 × 10. ¹⁵ / Cm ² ~ About 10 × 10 ¹⁵ / Cm ² By implanting boron ions at a dose of 1%, a source / drain region of the p-channel TFT is formed in a self-aligned manner. As in the formation of the n-channel TFT, the gate electrode is used as a mask and the thickness is about 0.1 × 10 ¹³ / Cm ² ~ About 10 × 10 ¹³ / Cm ² After introducing a low concentration impurity (boron ions or the like) at a dose of 1 to form a low concentration region in the semiconductor layer 1a, a mask wider than the gate electrode is formed to form a high concentration impurity (boron ions or the like). About 0.1 × 10 ¹⁵ / Cm ² ~ About 10 × 10 ¹⁵ / Cm ² The source region and drain region of the LDD structure may be formed by implanting at a dose amount of Further, without implanting low-concentration impurities, high-concentration impurities (boron ions or the like) are implanted in a state where a mask wider than the gate electrode 3a is formed, thereby forming a source region and a drain region having an offset structure. Also good. By these ion implantation processes, complementary transistors can be formed, and peripheral circuits can be simultaneously formed on the liquid crystal device substrate 10.
[0075]
Next, as shown in FIG. 9A, NSG having a thickness of about 500 nm to about 1500 nm is formed on the surface side of the gate electrode 3a and the first conductive film 3c by a CVD method or the like under a temperature condition of about 800 ° C., for example. After forming the first interlayer insulating film 4 made of a film (a silicate glass film that does not contain boron or phosphorus) or the like, as shown in FIG. A contact hole 5a is formed in a portion corresponding to the source region 1d in the one interlayer insulating film 4. In the region facing the sealing material, a plurality of contact holes 5b are formed in a portion corresponding to the first conductive film 3c.
[0076]
Next, as shown in FIG. 9C, after a low resistance conductive film such as an aluminum film 6 for forming the source electrode 6a is formed on the surface side of the first interlayer insulating film 4 by sputtering, As shown in FIG. 9D, the aluminum film 6 is patterned by using a photolithography technique, and in the TFT in the pixel region, a source electrode 6a is formed as a part of the data line 6a and faces the sealing material. In the region, the second conductive film 6b is formed.
[0077]
Next, as shown in FIG. 10A, a thickness of about 500 nm to about 1500 nm is formed on the surface side of the source electrode 6a and the second conductive film 6b by a CVD method or the like under a low temperature condition of about 500 ° C., for example. After forming the second interlayer insulating film 7 made of a PSG film (a silicate glass film containing boron or phosphorus), as shown in FIG. 10B, the pixel TFT portion is formed by a photolithography technique and a dry etching method. Then, a contact hole 8a is formed in a portion corresponding to the drain region 1e in the first interlayer insulating film 4 and the second interlayer insulating film 7.
[0078]
Next, as shown in FIG. 10C, an ITO film 9 having a thickness of about 50 nm to about 150 nm for forming the drain electrode is formed on the surface side of the second interlayer insulating film 7 by sputtering or the like. Thereafter, as shown in FIG. 10D, the ITO film 9 is patterned by using a photolithography technique, and a pixel electrode 9a is formed in the pixel TFT portion. In the region facing the sealing material, the ITO film 9 is completely removed. Here, the pixel electrode 9a is not limited to the ITO film, but is SnO. _X Film and ZnO _X It is also possible to use a transparent electrode material made of a metal oxide having a high melting point such as a film. With these materials, step coverage in the contact hole 8 can be practically used.
[0079]
Thus, since the first conductive film 3c and the second conductive film 6b of the extraction wiring can be formed by using the process of forming the pixel switching TFT 30, the scanning line 3a, and the data line 6a, the first extraction wiring 41 can be formed. In addition, a new process for forming the second lead wiring 42 can be avoided.
[0080]
Although the pixel switching TFT 30 has a single gate structure composed of one gate electrode 3a, it may be composed of two or more gate electrodes. By adopting such a configuration, it is possible to further reduce a leakage current when the TFT 30 is turned off and provide a liquid crystal device having a high contrast ratio.
[0081]
In the first embodiment, a liquid crystal device in which the pixel switching TFT 30 has a top gate structure has been described as an example. In the present invention, the gate electrode 3a is formed between the semiconductor layer 1a and the liquid crystal device substrate 10. The present invention can also be applied to a liquid crystal device having a pixel switching TFT having a bottom gate structure such as an inverted staggered structure.
[0082]
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG.
[0083]
FIG. 11 is a modification of the first lead wiring 41 of the first embodiment described in FIG. 4, and the position where the wide portion 45 is formed differs between adjacent wirings, and the other configurations are the same. In FIG. 11, the same components as those in the first embodiment shown in FIGS. 1 to 10 are denoted by the same reference numerals, and only the components different from those in the first embodiment will be described. Further, in FIG. 11, the scales are different for each layer and each member so that each layer and each member can be recognized on the drawing. Furthermore, even if the second embodiment is applied to the second lead wiring shown in FIG. 7, there is no problem.
[0084]
As shown in FIG. 11, in the second embodiment, at least in the region where the sealing material 52 is applied, the wide portions 45 are alternately provided between the adjacent first lead wires 41. That is, the wide portion 45 partially protrudes at least one of the first conductive film 3c and the second conductive film 6b, so that the sealing material 52 flows out in the gap between the adjacent first lead wires 41. Stoppers for prevention are formed so as to be shifted from each other between the adjacent first lead wires 41. Thereby, since the sealing material 52 does not reach the region where the light-shielding frame 53 is formed, it can be reliably cured by light irradiation. According to this configuration of the present invention, light can be transmitted through the gap between the lead-out wirings, so that the sealing material 52 can be reliably cured using a photocurable resin. Since the sealing material 52 does not become uncured, the liquid crystal is not contaminated and deterioration in image quality display quality can be prevented. Further, since the wide portions 45 do not overlap each other between the adjacent first lead-out wirings 41, not only can the short circuit between the first lead-out wirings 41 be greatly reduced, but also liquid crystal can be easily enclosed in the liquid crystal device. There is an advantage that can be. As a method of shifting the wide portion 45 between the adjacent first lead wires 41, the adjacent first lead wires 41 may be shifted in the odd and even columns as shown in FIG. The wiring 41 may be shifted as one group with three or more lines.
[0085]
Further, the wide portion 45 projected from the first lead wiring 41 of the second embodiment may be square, rectangular, polygonal or circular in plan view.
[0086]
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIG.
[0087]
FIG. 12 is a modified example of the first lead wiring 41 of the first embodiment described in FIG. 4, the shape of the wide portion is different, and the other configurations are the same. In FIG. 12, the same components as those in the first embodiment shown in FIGS. 1 to 10 are denoted by the same reference numerals, and only components different from those in the first embodiment will be described. Further, in FIG. 12, the scales of the respective layers and the respective members are made different so that the respective layers and the respective members can be recognized on the drawing. Furthermore, even if the third embodiment is applied to the second lead wiring shown in FIG. 7, there is no problem.
[0088]
As shown in FIG. 12, in the third embodiment, at least one of the first conductive film 3c and the second conductive film 6b constituting the first lead wiring 41 is at least in the region where the sealing material 52 is applied. However, one of the side surfaces of the wiring is protruded and the wide portion 46 is provided. That is, the wide portion 46 partially protrudes at least one of the first conductive film 3c and the second conductive film 6b, so that the sealing material 52 flows out through the gap between the adjacent first lead-out wirings 41. Form a stopper to prevent it. Thereby, since the sealing material 52 does not reach the region where the light-shielding frame 53 is formed, it can be reliably cured by light irradiation. According to this configuration of the present invention, light can be transmitted through the gap between the first lead wires 41, so that the sealing material 52 can be reliably cured using the photocurable resin. Since the sealing material 52 does not become uncured, it does not contaminate the liquid crystal and can prevent deterioration in image quality display quality. Even if such a configuration is adopted, a short circuit between the first lead wires 41 can be greatly reduced.
[0089]
Further, the wide portion 46 projected from the lead-out wiring 41 of the third embodiment may be square, rectangular, polygonal or circular in plan view.
[0090]
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described with reference to FIGS.
[0091]
FIG. 13 is a block diagram illustrating the configuration of the liquid crystal device according to the fourth embodiment. The data line driving circuit and the sampling circuit for supplying an image signal for controlling the switching TFT of the pixel through the data line, and scanning. The difference from the first embodiment is that peripheral circuits such as a scanning line driving circuit for supplying signals via scanning lines are built in the same substrate as the pixels. FIG. 14 is a plan view of a liquid crystal device as an example of the fourth embodiment, and FIG. 15 is a cross-sectional view taken along the line HH ′ in FIG.
[0092]
FIG. 16 is an enlarged plan view of the area surrounded by F in FIG. 14, and FIG. 17 is an enlarged plan view of the area enclosed by G in FIG.
[0093]
(Configuration of Liquid Crystal Device in Fourth Embodiment)
In FIG. 13, the liquid crystal device 100 includes a liquid crystal device substrate 10 made of, for example, a quartz substrate, a hard glass substrate, a silicon substrate, or the like. On the liquid crystal device substrate 10, a plurality of pixel electrodes 9 a provided in a matrix, a plurality of data lines 6 a arranged in the X direction and extending in the Y direction, and a plurality of data electrodes 6 a arranged in the Y direction are arranged. Each of the cages is interposed between the scanning line 3a extending along the X direction, each data line 6a, and the pixel electrode 9a, and a conductive state and a non-conductive state between them are respectively supplied via the scanning line 3a. A plurality of pixel switching TFTs 30 are formed as an example of switching elements that are controlled in accordance with scanning signals. On the liquid crystal device substrate 10, a capacitor line 3b (second storage capacitor electrode), which is a wiring for forming the storage capacitor 70 for each pixel unit, is formed substantially parallel to the scanning line 3a.
[0094]
Further, on the liquid crystal device substrate 10, there are a data line driving circuit 101 and a sampling circuit 301 for supplying an image signal to the data line 6a, and a scanning line driving circuit 102 for supplying a scanning signal to the scanning line 3a. It is formed. Further, a precharge circuit 201 for supplying a precharge signal having a predetermined voltage level to the data line 6a in advance of the image signal is formed.
[0095]
The scanning line driving circuit 104 includes a shift register circuit, a buffer circuit, and the like. The positive power supply VDDY, the negative power supply VSSY, the reference clock signal CLYA, the inverted signal CLYB, and the start signal supplied from the external control circuit via the mounting terminal 102. Based on DY or the like, scanning signals are sequentially supplied to the scanning line 3a in order of G1, G2,. Further, in the region where the seal material is formed between the scanning line 3a and the scanning line driving circuit 104, the second lead wiring 42 described in the first to third embodiments is applied. good.
[0096]
The data line driving circuit 101 includes a shift register circuit, a waveform control circuit, a buffer circuit, and the like. The positive power supply VDDX, the negative power supply VSSX, the reference clock signal CLXA, and its inverted signal supplied from the external control circuit via the mounting terminal 102. Based on the CLXB, the start signal DX, and the like, the sampling circuit driving signal is sent to the sampling circuit 301 via the sampling circuit driving signal line 306 for each data line 6a in accordance with the timing at which the scanning line driving circuit 104 applies the scanning signal. Supply sequentially at the timing.
[0097]
The sampling circuit 301 sequentially or simultaneously selects image signals supplied from the external control circuit via the mounting terminal 102 in accordance with the timing of the output signal from the data line driving circuit 101, and sends the image signal to the data line 6a at S1. , S2,..., Sn in this order. In the fourth embodiment, as an example, the image signals VID1 to VID6 expanded in six phases and reduced in frequency are supplied to the sampling circuit 301 via the image signal line 304 and the relay wiring 305. In this manner, by developing the phase of the image signal, it is possible to provide a liquid crystal device that does not deteriorate image quality even in a display mode with a high dot frequency. It goes without saying that the image signal line 304 is necessary according to the number of phase developments of the image signal. Here, by forming the sampling circuit 301 in the frame 53 region for defining the image display region, the peripheral circuit formation region on the liquid crystal device substrate 10 can be reduced in size. Therefore, when the sampling circuit driving signal line 306 extending from the data line driving circuit 101 and the relay wiring 305 extending from the image signal line 304 pass through the seal region, the above-described first to first aspects of the present invention are described. The first lead wiring 41 of the third embodiment may be applied.
[0098]
Next, the precharge circuit 201 will be described. The data line driving circuit 101 is provided on one side of the data line 6a, but the precharge circuit 201 is provided for each data line 6a on the other side of the data line 6a. A source electrode or a drain electrode of the precharge circuit 201 is connected to the precharge signal line 204. The gate electrode of the precharge circuit 201 is connected to the precharge circuit drive signal line 206. Prior to the supply of the image signals S1, S2,..., Sn to each data line 6a, the precharge signal NRS supplied from the precharge signal line 204 in response to the supply of the precharge circuit drive signal NRG, preferably An intermediate gradation level precharge signal NRS is supplied to each data line 6a.
[0099]
In the precharge signal line 204, an additional capacitor 71 is formed between the constant potential lines 71 extended from the negative power source VSSX of the data line driving circuit 101 in order to drive the writing capability by lowering the wiring impedance. Good. The constant potential line 71 may be a wiring common to the capacitor line 3b for forming the storage capacitor 70 added to each pixel. Further, the constant potential wiring 71 may be a constant potential wiring such as a power source for the scanning line driving circuit 104 as well as a power source for the data line driving circuit 101, or may be a counter electrode potential wiring 24. By adopting such a configuration, the dedicated mounting terminals and supply wirings can be reduced, and thus the liquid crystal device 100 can be reduced in size.
[0100]
Further, a vertical conduction terminal 107 for supplying the counter electrode potential LCCOM to the counter substrate is provided on the liquid crystal device substrate 10. The counter electrode potential LCCOM supplied from the external control circuit is supplied to the vertical conduction terminal 107 through the mounting terminal 102 and the counter electrode potential wiring 24. The vertical conduction terminals 107 may be provided at several places as shown in FIG. At this time, the counter electrode potential wiring 24 extended from the upper and lower conduction terminals 107 is provided with an effective space by arranging the region where the frame 53 is formed so that the scanning line 3a is overlapped via the interlayer insulating film. The liquid crystal device 100 can be miniaturized. In addition, in the region where the sealing material is to be formed, it is preferable to form the third lead wiring 43 so that the counter electrode potential wiring 24 is formed in a lattice shape.
[0101]
Next, the liquid crystal device of the fourth embodiment shown in FIG. 13 will be described in more detail. FIG. 14 is a plan view of the liquid crystal device substrate 10 as viewed from the side of the counter substrate 20 together with the components formed thereon, and FIG. 14 shows the HH of FIG. 13 including the counter substrate 20. 'Cross section.
[0102]
14 and 15, a frame 53 for defining an image display area is provided on the liquid crystal device substrate 10, and the counter substrate 20 and the liquid crystal device substrate 10 are bonded to each other outside the frame 53 region. An area for the sealing material 52 is provided. The region of the sealing material 52 is formed so as to surround the outside of the frame 53 region so that the liquid crystal does not flow out, and a sealing hole 54 for sealing the liquid crystal is provided in a part thereof. Liquid crystal is dropped in the vicinity of the sealing hole 54 under vacuum and opened to the atmosphere, whereby the liquid crystal is sealed in the liquid crystal device 100. After sealing the liquid crystal and forming the liquid crystal layer 50, the sealing hole 54 is closed with the molding material 55. A data line driving circuit 101 and a mounting terminal 102 are provided along one side of the liquid crystal device substrate 10 in a region outside the sealing material 52, and the scanning line driving circuit 104 is adjacent to this side. It is provided along the side. Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuit 101 may be arranged on both sides along the side of the image display area. For example, an odd-numbered data line supplies an image signal from a data line driving circuit disposed along one side of the image display area, and an even-numbered data line extends along the opposite side of the image display area. You may make it supply an image signal from the arrange | positioned data line drive circuit. If the data lines 6a are driven in a comb-like shape in this way, the occupied area of the data line driving circuit 101 can be expanded, so that a complicated circuit can be configured. Further, a plurality of connection wirings 105 are provided on the remaining side of the liquid crystal device substrate 10 to connect the scanning line driving circuits 104 provided on both sides of the image display region. A circuit 301 and a precharge circuit 201 are provided. Further, at least one corner portion of the counter substrate 20 is provided with a vertical conductive terminal 107 and a vertical conductive material 106 for establishing electrical continuity between the liquid crystal device substrate 10 and the counter substrate 20. As shown in FIG. 15, the counter substrate 20 having substantially the same outline as the sealing material 52 shown in FIG. 14 is fixed to the liquid crystal device substrate 10 by the sealing material 52.
[0103]
Next, the region surrounded by F and the region surrounded by G in FIG. 14 will be enlarged and described in detail.
[0104]
As shown in FIG. 16, the area in which F is enlarged includes a sampling circuit driving signal line 306 output from the data line driving circuit 101 and a relay wiring 305 for relay connection from the image signal line 304 to the sampling circuit 301. In the sealing region where the sealing material 52 is applied, the first lead wiring 41 using the first embodiment of the present invention is used. That is, a double wiring is formed by connecting the first conductive film 3c formed in the same process as the scanning line 3a and the second conductive film 6b formed in the same process as the data line 6a through the contact hole 5b. . Thereby, the probability that the first lead-out wiring 41 is disconnected by the gap material contained in the sealing material 52 is greatly reduced. At this time, in the seal region, the first lead-out wiring 41 electrically connected to the sampling circuit drive signal line 306 and the relay wiring 305 has a substantially one-to-one distance between the wiring width and the adjacent wiring. Thus, it is possible to achieve uniform and highly accurate gap control and formation of a light transmission region for curing the sealing material 52 at the same time. Further, a constant potential wiring 71 for supplying a constant potential to the capacitor line 3b may be provided adjacent to the sampling circuit drive signal line 306 and the relay wiring 305. Also in this case, the wiring in the seal region may be formed with the same configuration as the first lead wiring.
[0105]
Similarly, for the scanning line 3b extending from the scanning line driving circuit 104 to the image display region, the second lead wiring 42 composed of the first conductive film 3c and the second conductive film 6b may be applied in the seal region. The second lead wiring 42 is also used when the counter electrode potential wiring 24 and the precharge circuit drive signal line 206 extending from the vertical conduction terminal 107 pass through the seal region. In this case, at least in a portion where the scanning line 3a and other wirings pass through the seal region, the wiring width and the distance between the adjacent wirings should be approximately 1: 1.
[0106]
As described above, the first lead wiring 41 from the data line drive circuit 101 formed on one side of the data line 6a and the second lead wiring 42 from the scan drive circuit 104 formed on one side of the scanning line 3a are provided. By forming, the height of the region where the sealing material 52 of the liquid crystal device substrate 100 is formed becomes uniform as a whole, a stable gap can be provided, and the sealing material 52 can be uniformly cured. .
[0107]
Further, by providing various wirings such as the sampling circuit 301, the constant potential wiring 71, the counter electrode potential wiring 24, the precharge circuit driving signal line 206, etc. in the frame 53 region, the effective use of the region which has been a dead space in the past can be achieved. Therefore, a small liquid crystal device can be realized. Further, a dummy pixel 300 ′ may be provided around the pixel 300 forming the image display area. As a result, the liquid crystal device having a high contrast ratio can be provided by removing the region where the liquid crystal exhibits unstable behavior due to the electric field in the outer periphery of the image display region.
[0108]
Next, as shown in FIG. 17, in the region where G is enlarged, the counter electrode potential wiring 24 is wired so as to surround the image display region, and the third lead wiring 43 is formed in a strip shape in the seal region. Thus, by forming the wiring in a strip shape, the resistance of the counter electrode potential wiring can be reduced, and the gap control and the curing of the sealing material 52 can be realized. The third lead wiring 43 has substantially the same structure and formation process as the first lead wiring 41 described in the first embodiment. That is, the third lead wiring 43 includes the first conductive film 3c formed in the same process as the scanning line 3a and the second conductive film 6b formed in the same process as the data line 6a, and is connected through the contact hole 5b. Thus, a double wiring is formed. At this time, the third lead-out wiring 43 can be further reduced in resistance by being connected in a wide portion between adjacent wirings in a lattice shape.
[0109]
Further, it is preferable that the third lead wiring 43 has a wiring width and a distance between adjacent wirings of approximately one to one. Further, if the first lead-out wiring 41 and the wiring width and the distance between the wirings shown in FIG. 16 are formed substantially the same, there is an advantage that the gap control is further stabilized.
[0110]
Further, by providing various wirings such as the precharge circuit 201, the constant potential wiring 71, the counter electrode potential wiring 24, the precharge signal line 204, etc. in the frame 53 region, an effective use of the region which has conventionally been a dead space is achieved. Thus, a small liquid crystal device can be realized. Further, by forming the additional capacitor 205 between the constant potential wiring 71 and the precharge signal line 204 as a counter electrode, the impedance of the precharge signal line is reduced, and the driving capability when writing the precharge signal is increased. Can greatly increase.
[0111]
Further, on the liquid crystal device substrate 10 of the liquid crystal device 100 according to the fourth embodiment, an inspection circuit or the like for inspecting the quality, defects, etc. of the liquid crystal device during manufacturing or at the time of shipment may be further formed.
[0112]
As described above, the liquid crystal device 100 described in the first to fourth embodiments of the present invention is uniform because at least in the seal region, the lead wiring composed of the first conductive film 3c and the second conductive film 6b is provided. Highly accurate gap control can be realized. Further, at least one of the first lead-out wiring 41, the second lead-out wiring 42, and the third lead-out wiring 43 is configured to have a wide portion where the wiring width is widened. Thereby, the contamination of the liquid crystal by the sealing material can be prevented.
[0113]
Further, for example, a TN (twisted nematic) mode, an STN (super TN) mode, and a D-STN (double) are provided on the side on which the projection light of the counter substrate 20 enters and the side on which the outgoing light of the liquid crystal device substrate 10 exits, respectively. Depending on the operation mode such as STN) mode, VA (Vertical Aligned), PDLC (Polymer Dispersed Liquid Crystal), or normally white mode / normally black mode, polarizing film, retardation film, polarizing plate, etc. are predetermined. Arranged in the direction and position.
[0114]
In the above-described embodiment, the configuration using the thin film transistor as the switching element of the pixel has been described. However, the present invention is not limited to such a configuration. For example, in a simple matrix type liquid crystal device or an electro-optical device having a switching element other than a thin film transistor, in a configuration in which a sealing material is formed on a lead wire drawn from the image display area to the periphery of the substrate, the lead wire has a wide width. By providing the portion, the seal material can be prevented from flowing out. Further, if the lead-out wiring has a two-layer structure of at least the first and second conductive films and is configured to be higher than the surroundings, it is effective for gap control.
[0115]
Needless to say, the present invention can also be applied to an electro-optical device using an electro-optical material such as a self-luminous material such as an organic EL (Electro Luminescence) display and a plasma display instead of liquid crystal.
[0116]
(Electronics)
Next, an embodiment of an electronic apparatus including the liquid crystal device according to this embodiment described in detail above will be described with reference to FIGS.
[0117]
First, FIG. 18 shows a schematic configuration of an electronic apparatus including the liquid crystal device of the present embodiment.
[0118]
In FIG. 18, the electronic apparatus includes a display information output source 1000, a display information processing circuit 1002, a drive circuit 1004, a liquid crystal device 100, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk device, a tuning circuit that tunes and outputs an image signal, and the like, and a clock signal CL from the clock generation circuit 1008. Based on the above, display information such as an image signal of a predetermined format is output to the display information processing circuit 1002. The display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and is input based on the clock signal CL. A digital signal is sequentially generated from the display information and is output to the drive circuit 1004 together with the clock signal CL. The drive circuit 1004 drives the liquid crystal device 100. The power supply circuit 1010 supplies predetermined power to the above-described circuits. Note that the drive circuit 1004 may be mounted on the liquid crystal device substrate constituting the liquid crystal device 100, and in addition to this, the display information processing circuit 1002 may be mounted.
[0119]
Next, FIG. 19 and FIG. 20 show specific examples of the electronic apparatus configured as described above.
[0120]
In FIG. 19, a liquid crystal projector 1100 as an example of an electronic device prepares three liquid crystal modules including the liquid crystal device 100 in which the drive circuit 1004 described above is mounted on a substrate for a liquid crystal device. It is configured as a projector used as 100G and 100B. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, light components R, G, and R corresponding to the three primary colors of RGB are obtained by three mirrors 1106 and two dichroic mirrors 1108. B is divided into the light valves 100R, 100G and 100B corresponding to the respective colors. At this time, in particular, the B light is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are synthesized again by the dichroic prism 1112 and then projected as a color image on the screen 1120 via the projection lens 1114.
[0121]
Particularly in this embodiment, since the liquid crystal device substrate and the counter substrate are securely cured by the sealing material, the sealing material is dissolved in the liquid crystal layer even in an electronic device using a strong light source such as a liquid crystal projector. There is no worry to put out. Thereby, deterioration of display quality such as unevenness caused by contamination of the liquid crystal layer can be prevented.
[0122]
Further, by matching the clear viewing directions of the respective liquid crystal devices constituting the three light valves 100R, 100G, and 100B, it is possible to suppress the occurrence of color unevenness and a decrease in contrast ratio. Therefore, when TN liquid crystal is used as the liquid crystal, only the light valve 100G needs to reverse the other light valves 100R and 100B and the clear viewing direction of the liquid crystal with respect to the image display area. Here, if the light valve provided with the liquid crystal device of the present embodiment is used, the shape of the pixel aperture is substantially the same on the left and right regardless of whether the TN liquid crystal is clockwise or counterclockwise. Even if a relationship occurs, it is recognized in the same way. As a result, when the light valves 100G, 100R, and 100B having different liquid crystal rotation directions are combined by a prism or the like, the display image does not cause color unevenness or a decrease in contrast ratio, and thus a high-quality liquid crystal projector can be realized. .
[0123]
In FIG. 20, a notebook personal computer (PC) 1200 compatible with multimedia, which is another example of an electronic device, includes the above-described liquid crystal device 100 in a top cover case, and further includes a CPU, a memory, a modem, and the like. A main body 1204 in which the keyboard 1202 is incorporated is provided.
[0124]
In addition to the electronic devices described above with reference to FIGS. 19 and 20, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic notebook, a calculator, a word processor, an engineering workstation ( EWS), a mobile phone, a video phone, a POS terminal, a device provided with a touch panel, and the like are examples of the electronic device shown in FIG.
[0125]
As described above, according to the present embodiment, by using a relatively simple configuration, a liquid crystal device that does not cause a decrease in process yield or pixel aperture ratio even when pixels are miniaturized, and various types of devices including the liquid crystal device are provided. Can be realized.
[0126]
【The invention's effect】
As described above, in the liquid crystal device according to the present invention, the wiring arranged in the region facing the sealing material of the substrate for a liquid crystal device has a wide portion where the wiring width is widened. Therefore, the uncured sealing material applied on the wiring is blocked at a predetermined position in the wide portion even if it tries to flow out to the pixel region side, for example. Therefore, the formation region of the sealing material can be set within a predetermined range, and display quality and reliability are not lowered due to the outflow of the sealing material.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of a liquid crystal device according to a first embodiment of the present invention.
FIG. 2 is a plan view of adjacent pixel groups of the present embodiment.
FIG. 3 is a cross-sectional view taken along the line CC ′ of FIG.
4 is an enlarged view of a region indicated by A in FIG.
5 is a cross-sectional view taken along the line DD ′ of FIG.
6 is a cross-sectional view taken along the line EE ′ of FIG.
FIG. 7 is an enlarged view of a region indicated by B in FIG.
FIG. 8 is a process cross-sectional view illustrating the manufacturing method of the present embodiment.
9 is a process cross-sectional view showing a process performed subsequent to FIG. 8. FIG.
10 is a process cross-sectional view showing a process performed subsequent to FIG. 9. FIG.
FIG. 11 is an enlarged view showing each lead-out wiring of the second embodiment.
FIG. 12 is an enlarged view showing each lead-out wiring of the third embodiment.
FIG. 13 is a block diagram illustrating a configuration of a liquid crystal device according to a fourth embodiment of the present invention.
FIG. 14 is a plan view showing a liquid crystal device according to a fourth embodiment of the present invention.
15 is a cross-sectional view taken along line HH ′ of FIG.
16 is an enlarged view of a region indicated by F in FIG.
FIG. 17 is an enlarged view of a region indicated by G in FIG. 14;
FIG. 18 is a block diagram showing a schematic configuration of an embodiment of an electronic device according to the present invention.
FIG. 19 is a cross-sectional view showing a projection type projector as an example of an electronic apparatus.
FIG. 20 is a front view showing a personal computer as another example of the electronic apparatus.
[Explanation of symbols]
1 ... Semiconductor film
1a ... Semiconductor layer
1a '... Channel region
1b: Low concentration source region (source side LDD region)
1c: Low concentration drain region (drain side LDD region)
1d ... High concentration source region
1e ... High concentration drain region
2… Gate insulation film
3 ... Polysilicon film
3a: Scanning line (gate electrode)
3b Capacity line
3c: first conductive film
4 ... 1st interlayer insulation film
5a Contact hole
5b ... Contact hole
6 ... Aluminum film
6a second conductive film
7 ... Second interlayer insulating film
8 ... Contact hole
9… ITO film
9a: Pixel electrode
9a '... Pixel electrode end
10 ... Substrate for liquid crystal device
10 '... Liquid crystal device substrate edge
16 ... Alignment film
20 ... Counter substrate
20 '... opposite substrate edge
21 ... Counter electrode
22 ... Alignment film
23 ... Light shielding film
24 ... Counter electrode potential wiring
30 ... TFT for pixel switching
41 ... 1st lead wiring
42 ... second lead wiring
43 ... Third lead wiring
44… Indicator
45, 45 ', 46 ... Wide part
50 ... Liquid crystal layer
52… Sealing material
53 ... Picture frame
54… Sealing hole
55… Mold material
56… Gap material
70… Storage capacity
71 ... Constant potential line
80 ... low concentration ions
81… high concentration ions
82… Resist mask
100 ... Liquid crystal device
101 ... Data line driving circuit
102… Mounting terminal
103… Inspection terminal
104... Scanning line driving circuit
105… Connection wiring
106… vertical conduction material
107… Vertical conduction terminal
201 ... Precharge circuit
204 ... Precharge signal line
205 ... Additional capacity
206 ... Precharge circuit drive signal line
300… Pixel
300 '... Dummy pixel
301 ... Sampling circuit
304 ... Image signal line
305… Relay wiring
306 ... Sampling circuit drive signal line

Claims

A pair of substrates is an electro-optical device having a pixel region composed of a plurality of pixels formed in a matrix between a pair of substrates, which are bonded to each other by a sealing material made of a photocurable resin ,
On one substrate of the pair of substrates, a plurality of lead wirings extending from the pixel region formed between the pair of substrates and arranged in parallel are provided,
Each of the plurality of lead wirings includes a first conductive film, a second conductive film stacked so as to overlap the first conductive film with an interlayer insulating film interposed therebetween,
A plurality of contact holes connecting the first conductive film and the second conductive film;
A plurality of wide portions in which at least one of the first conductive film and the second conductive film partially protrudes at a portion where the plurality of contact holes of the lead-out wiring are formed;
Have
The electro-optical device, wherein the sealing material overlaps the plurality of wide portions in the plurality of lead- out wirings .

The electro-optical device according to claim 2, wherein the wide portions are formed at equal intervals in the extending direction of the lead-out wiring.

The electro-optical device according to claim 1 , wherein an index is provided in the vicinity of at least one of the plurality of wide portions.

A projection type display device using an electro-optical device according to any one of claims 1 to 3, projects a light source unit, the light optically modulated by the electro-optical device of light emitted from the light source unit A projection type display device comprising projection means.