JP5119875B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP5119875B2
JP5119875B2 JP2007294342A JP2007294342A JP5119875B2 JP 5119875 B2 JP5119875 B2 JP 5119875B2 JP 2007294342 A JP2007294342 A JP 2007294342A JP 2007294342 A JP2007294342 A JP 2007294342A JP 5119875 B2 JP5119875 B2 JP 5119875B2
Authority
JP
Japan
Prior art keywords
electrode
pixel
electrically connected
capacitor
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007294342A
Other languages
Japanese (ja)
Other versions
JP2009122258A5 (en
JP2009122258A (en
Inventor
達也 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007294342A priority Critical patent/JP5119875B2/en
Publication of JP2009122258A publication Critical patent/JP2009122258A/en
Publication of JP2009122258A5 publication Critical patent/JP2009122258A5/ja
Application granted granted Critical
Publication of JP5119875B2 publication Critical patent/JP5119875B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device, and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置では、基板上に、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用素子としてのTFT(Thin Film Transistor)とを備え、アクティブマトリクス駆動可能に構成される。また、高コントラスト化等を目的として、TFTと画素電極との間に蓄積容量が設けられることがある。そして、基板上には、これら走査線やデータ線、TFT等を夫々構成する導電膜や半導体膜等の各種機能膜が積層された積層構造が、各画素に形成される。この積層構造における例えば最上層に画素電極が配置される。画素電極は、典型的にはITO(Indium Tin Oxide)膜からなる透明電極として形成される。   In this type of electro-optical device, a pixel electrode, a scanning line for selectively driving the pixel electrode, a data line, and a TFT (Thin Film Transistor) as a pixel switching element are provided on a substrate. The active matrix driving is possible. In addition, a storage capacitor may be provided between the TFT and the pixel electrode for the purpose of increasing the contrast. On the substrate, a laminated structure in which various functional films such as a conductive film and a semiconductor film constituting the scanning lines, data lines, TFTs, etc. are laminated is formed in each pixel. For example, the pixel electrode is disposed on the uppermost layer in the stacked structure. The pixel electrode is typically formed as a transparent electrode made of an ITO (Indium Tin Oxide) film.

例えば特許文献1には、上述した蓄積容量を、容量絶縁膜を介して対向する一対の透明電極から構成することで、高い開口率を確保する技術が開示されている。   For example, Patent Document 1 discloses a technique for securing a high aperture ratio by configuring the above-described storage capacitor from a pair of transparent electrodes facing each other with a capacitor insulating film interposed therebetween.

ここで、アクティブマトリクス駆動とは、走査線に走査信号を供給することで前記TFTの動作を制御するとともに、データ線には、画像信号を供給することで、走査信号によってON(オン)とされた前記TFTに対応する画素電極に対し、当該画像信号に対応した電界の印加を行う駆動方法である。この画像信号の供給方法としては、例えば、データ線の1本1本に逐次画像信号を供給する方法や、画像信号をシリアル−パラレル変換して互いに隣接するデータ線の何本かに対して、グループ毎に同時に画像信号を供給する方法がある。   Here, the active matrix drive controls the operation of the TFT by supplying a scanning signal to the scanning line, and is turned on by the scanning signal by supplying an image signal to the data line. In the driving method, an electric field corresponding to the image signal is applied to the pixel electrode corresponding to the TFT. As a method of supplying the image signal, for example, a method of sequentially supplying an image signal to each of the data lines, or a number of data lines adjacent to each other by serial-parallel conversion of the image signal, There is a method of supplying image signals simultaneously for each group.

このように駆動される電気光学装置では、データ線に書き込まれる画像信号電位のプッシュダウンに起因した表示ムラが発生してしまうという技術的問題点がある。即ち、上で例示したグループ毎に同時に画像信号を供給する方法が採られる場合を例として説明すると、この場合、相隣接する二つのグループの境目では、データ線にほぼ沿った形で、画像上に表示ムラが現れるという不具合がある。   The electro-optical device driven in this way has a technical problem that display unevenness occurs due to push-down of the image signal potential written to the data line. That is, the case where the method of supplying the image signal simultaneously for each of the groups exemplified above will be described as an example. In this case, at the boundary between two adjacent groups, the image is substantially aligned with the data line. There is a problem that uneven display appears.

特許文献2では、このような技術的問題点を解決する手段として、データ線の一部に電気的に接続してコンデンサを設ける技術が開示されている。   In Patent Document 2, as a means for solving such a technical problem, a technique of providing a capacitor by being electrically connected to a part of a data line is disclosed.

特開平6−148684号公報Japanese Patent Laid-Open No. 6-148684 特開2004−125887号公報Japanese Patent Laid-Open No. 2004-125887

ここで、上述したようなコンデンサを構成する一対の容量電極のうち一方が、画素電極と同様に最上層に配置されたITO膜から形成されると共に、基板表面に露出された例えばアルミニウムからなる端子を介して外部から所定電位が供給されるように構成される場合、製造プロセスにおいて、例えば、この端子を露出させる際や容量電極をパターニングする際に行われるウェットエッチングやフォトレジストの剥離などのウェット処理工程において電蝕が生じてしまうおそれがあるという技術的問題点がある。即ち、基板上の最上層に配置されたITO膜からなる容量電極と、例えばアルミニウムからなる端子とがデータ線を介して電気的に接続されると、ウェット処理工程において用いられるエッチング液やレジスト剥離液等の処理液によって端子と容量電極との間に電流が流れてしまい、例えばITO膜からなる容量電極が処理液中に溶け出してしまう或いはぼろぼろに腐食してしまうなどの電蝕が生じてしまうおそれがある。   Here, one of the pair of capacitor electrodes constituting the capacitor as described above is formed of an ITO film disposed in the uppermost layer in the same manner as the pixel electrode, and is a terminal made of, for example, aluminum exposed on the substrate surface. In the manufacturing process, for example, wet etching such as wet etching or photoresist peeling performed when exposing the terminal or patterning the capacitor electrode is performed in the manufacturing process. There is a technical problem that electric corrosion may occur in the treatment process. That is, when a capacitive electrode made of an ITO film disposed on the uppermost layer on the substrate and a terminal made of, for example, aluminum are electrically connected via a data line, an etching solution or resist stripping used in the wet processing step is performed. An electric current flows between the terminal and the capacitor electrode due to the processing liquid such as a liquid, and electric corrosion occurs, for example, the capacity electrode made of an ITO film is dissolved in the processing liquid or corroded. There is a risk that.

本発明は、例えば上述した問題点に鑑みなされたものであり、ウェット処理工程における電蝕の発生を防止でき、高品質な表示を行うことが可能な電気光学装置及びそのような電気光学装置を備えた電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems, for example. An electro-optical device capable of preventing the occurrence of electrolytic corrosion in a wet processing step and capable of performing high-quality display, and such an electro-optical device. It is an object to provide an electronic device provided.

本発明の電気光学装置は上記課題を解決するために、複数の画素電極と、該複数の画素電極に電気的に接続された一の配線、電極又は電子素子の少なくとも一部を構成すると共に、該複数の画素電極と同一膜からなる導電部と、前記複数の画素電極が配列された画素領域の周辺に位置する周辺領域に、前記画素電極よりも絶縁膜を介して下層側に設けられると共に、該絶縁膜に開口された開口部から少なくとも一部が露出する端子と、該端子にソースが電気的に接続されると共に前記導電部にドレインが電気的に接続された第1トランジスタとを備える。 In order to solve the above problems, the electro-optical device of the present invention includes a plurality of pixel electrodes and at least a part of one wiring, electrode, or electronic element electrically connected to the plurality of pixel electrodes, Provided on a lower layer side through the insulating film than the pixel electrode, in a conductive portion made of the same film as the plurality of pixel electrodes, and in a peripheral region located around the pixel region in which the plurality of pixel electrodes are arranged A terminal at least partially exposed from the opening formed in the insulating film, and a first transistor having a source electrically connected to the terminal and a drain electrically connected to the conductive portion. .

本発明の電気光学装置によれば、基板上に、例えば、走査線、データ線等の配線や画素スイッチング用のTFT等の電子素子が、絶縁膜を介して相互に絶縁されつつ必要に応じて積層されることで画素電極を駆動するための回路が構成され、その上層側に画像電極が形成される。画素電極は、例えばITO膜等の透明導電膜からなる。電気光学装置の動作時には、例えば、走査線を通じて、画素電極に電気的に接続された画素スイッチング用のTFTのスイッチング動作が制御されると共に、データ線を通じて画像信号が供給されることで、該TFTを介して画素電極に対し、画像信号に応じた電圧が印加される。これにより、複数の画素電極が配列された画素領域或いは画素アレイ領域(又は「画像表示領域」とも呼ぶ)における画像表示が可能となる。   According to the electro-optical device of the present invention, on the substrate, for example, wirings such as scanning lines and data lines and electronic elements such as pixel switching TFTs are insulated from each other via an insulating film as necessary. A circuit for driving the pixel electrode is configured by stacking, and an image electrode is formed on the upper layer side. The pixel electrode is made of a transparent conductive film such as an ITO film. During the operation of the electro-optical device, for example, the switching operation of the pixel switching TFT electrically connected to the pixel electrode is controlled through the scanning line, and an image signal is supplied through the data line. A voltage corresponding to the image signal is applied to the pixel electrode via the. As a result, it is possible to display an image in a pixel region or a pixel array region (or also referred to as an “image display region”) in which a plurality of pixel electrodes are arranged.

本発明では、導電部は、複数の画素電極を駆動するための一の配線、電極又は電子素子の少なくとも一部を構成する。例えば、導電部は、データ線に電気的に接続された付加容量を構成する一対の容量電極のうち一方の容量電極として形成される。導電部は、複数の画素電極と同一膜からなる。ここで、本発明に係る「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。即ち、導電部は、製造工程における複数の画素電極と同一機会に成膜される例えばITO膜等の透明導電膜から形成される。尚、本発明に係る「同一膜からなる」とは、一枚の膜として連続していることまでも要求する趣旨ではなく、基本的に、同一膜のうち相互に分断されている膜部分であれば足りる趣旨である。   In the present invention, the conductive portion constitutes at least a part of one wiring, electrode, or electronic element for driving a plurality of pixel electrodes. For example, the conductive portion is formed as one capacitance electrode of a pair of capacitance electrodes constituting an additional capacitance electrically connected to the data line. The conductive portion is made of the same film as the plurality of pixel electrodes. Here, the “same film” according to the present invention means films formed on the same occasion in the manufacturing process, and are the same kind of film. That is, the conductive portion is formed of a transparent conductive film such as an ITO film formed on the same occasion as a plurality of pixel electrodes in the manufacturing process. Note that “consisting of the same film” according to the present invention does not mean that it is continuous as a single film, but basically is a part of the same film that is separated from each other. That is enough.

端子は、画素領域の周辺に位置する周辺領域に設けられている。端子は、画素電極よりも絶縁膜を介して下層側に設けられた例えばアルミニウム等を含む導電膜からなり、該絶縁膜に開口された開口部から一部又は全部が露出するように形成される。端子のうち開口部から露出された部分に、外部回路を電気的に接続することができ、該外部回路から端子に例えば所定電位を供給することが可能である。   The terminal is provided in a peripheral region located around the pixel region. The terminal is made of a conductive film containing, for example, aluminum provided on the lower layer side of the pixel electrode with an insulating film interposed therebetween, and is formed so that part or all of the terminal is exposed from the opening formed in the insulating film. . An external circuit can be electrically connected to a portion of the terminal exposed from the opening, and for example, a predetermined potential can be supplied from the external circuit to the terminal.

本発明では特に、端子にソースが電気的に接続されると共に導電部にドレインが電気的に接続された第1トランジスタを備える。第1トランジスタは、端子及び導電部間の電気的な接続をスイッチング制御するスイッチング素子として機能することができる。よって、製造プロセスにおいて、オフ状態とされた第1トランジスタによって端子及び導電部間を電気的に遮断する(即ち、端子及び導電部間を絶縁する)と共に、電気光学装置の動作時において、オン状態とされた第1トランジスタによって、端子及び導電部間を電気的に接続することが可能となる。従って、製造プロセスにおいて、例えばITO膜等の透明導電膜からなる導電部と例えばアルミニウム等を含む導電膜からなる端子とが互いに電気的に接続された状態で、ウェット処理工程において用いられるエッチング液やレジスト剥離液等の処理液に端子及び導電部が同時に曝されることを防止できる。これにより、端子及び導電部が電気的に接続された状態で端子及び導電部が同時に処理液に曝されることによって発生し得る電蝕(言い換えれば、端子及び導電部間で電池効果或いは電池作用が生じることにより導電部が腐食する現象)の発生を防止できる。   In particular, the present invention includes a first transistor having a source electrically connected to the terminal and a drain electrically connected to the conductive portion. The first transistor can function as a switching element that controls switching of electrical connection between the terminal and the conductive portion. Therefore, in the manufacturing process, the first transistor in the off state is electrically cut off between the terminal and the conductive portion (that is, the terminal and the conductive portion are insulated), and at the time of operation of the electro-optical device, the on state is established. By using the first transistor, it is possible to electrically connect the terminal and the conductive portion. Therefore, in the manufacturing process, for example, an etching solution used in the wet treatment process in a state where a conductive portion made of a transparent conductive film such as an ITO film and a terminal made of a conductive film containing aluminum or the like are electrically connected to each other. It can prevent that a terminal and an electroconductive part are exposed to process liquids, such as resist stripping solution, simultaneously. Thereby, the electrolytic corrosion that may occur when the terminal and the conductive part are exposed to the treatment liquid at the same time with the terminal and the conductive part being electrically connected (in other words, the battery effect or the battery action between the terminal and the conductive part). Occurrence of the phenomenon that the conductive part is corroded due to the occurrence of.

更に、電気光学装置の動作時には、導電部に対して、例えば、外部回路から端子及びオン状態とされた第1トランジスタを介して所定電位を供給することができる。よって、例えば、導電部が、データ線に電気的に接続された付加容量を構成する一対の容量電極のうち一方の容量電極として形成される場合には、導電部を該一方の容量電極として確実に機能させることができる。従って、例えばデータ線の配線容量、或いはデータ線と他の配線との重なり合いにより生じる容量に対し、付加容量が加わることにより、データ線周りの容量を適切に確保することができる。これにより、データ線が保有すべき電位に変動が生じてしまうこと、即ち、データ線に書き込まれる画像信号電位のプッシュダウンが生じてしまうことを抑制できる。この結果、データ線に書き込まれる画像信号電位のプッシュダウンに起因した例えばデータ線に沿った表示ムラが発生することを低減或いは防止できる。つまり、電気光学装置の動作時には、導電部と端子とが互いに電気的に接続されることで、導電部が、複数の画素電極を駆動するための一の配線、電極又は電子素子の少なくとも一部として確実に機能することができる。   Further, when the electro-optical device is operated, a predetermined potential can be supplied to the conductive portion from, for example, an external circuit through a terminal and a first transistor that is turned on. Therefore, for example, when the conductive portion is formed as one capacitive electrode of a pair of capacitive electrodes constituting an additional capacitor electrically connected to the data line, the conductive portion is reliably used as the one capacitive electrode. Can function. Therefore, for example, by adding the additional capacitance to the wiring capacitance of the data line or the capacitance generated by the overlapping of the data line and another wiring, the capacitance around the data line can be appropriately secured. As a result, it is possible to suppress a change in the potential that the data line should hold, that is, a push-down of the image signal potential written to the data line. As a result, it is possible to reduce or prevent the occurrence of display unevenness along, for example, the data line due to the push-down of the image signal potential written to the data line. That is, at the time of operation of the electro-optical device, the conductive portion and the terminal are electrically connected to each other, so that the conductive portion drives at least a part of one wiring, electrode, or electronic element for driving a plurality of pixel electrodes. Can function reliably.

以上説明したように、本発明に係る電気光学装置によれば、ウェット処理工程における電蝕の発生を防止でき、高品質な表示を行うことが可能となる。   As described above, according to the electro-optical device according to the present invention, it is possible to prevent the occurrence of electrolytic corrosion in the wet treatment process and to perform high-quality display.

本発明の電気光学装置の一態様では、前記画素電極及び前記導電部の各々は、ITO膜からなり、前記端子は、アルミニウムを含んでなる。   In one aspect of the electro-optical device of the present invention, each of the pixel electrode and the conductive portion is made of an ITO film, and the terminal is made of aluminum.

この態様によれば、例えば、アルミニウムを含んでなる端子を露出させるための開口部を絶縁膜に形成する工程において用いられるエッチング液や、ITO膜からそれぞれなる画素電極及び導電部をパターニングする工程において用いられるレジスト剥離液などの処理液に、端子及び導電部が、互いに電気的に接続された状態で同時に曝されることを防止できる。よって、電蝕の発生を防止できる。   According to this aspect, for example, in the step of patterning the etching solution used in the step of forming the opening for exposing the terminal containing aluminum in the insulating film, the pixel electrode and the conductive portion made of the ITO film, respectively. It is possible to prevent the terminal and the conductive portion from being simultaneously exposed to a processing solution such as a resist stripping solution used while being electrically connected to each other. Therefore, the occurrence of electrolytic corrosion can be prevented.

本発明の電気光学装置の他の態様では、前記基板上に一定電位を供給するための定電位線を備え、前記第1トランジスタのゲートは、前記定電位線に電気的に接続される。   In another aspect of the electro-optical device of the present invention, a constant potential line for supplying a constant potential is provided on the substrate, and the gate of the first transistor is electrically connected to the constant potential line.

この態様によれば、第1トランジスタのゲートは、一定電位(例えば電源電位、接地電位等)を供給する定電位線に電気的に接続される。よって、製造プロセスにおけるウェット処理工程において第1トランジスタをオフ状態とすることができると共に、電気光学装置の動作時において第1トランジスタをオン状態とすることができる。即ち、ウェット処理工程においては、第1トランジスタのゲートに一定電位が供給されず、第1トランジスタがオフ状態となることで、端子及び導電部間を電気的に遮断することができ、且つ、電気光学装置の動作時においては、第1トランジスタのゲートに一定電位が供給され、第1トランジスタがオン状態となることで、端子及び導電部間を電気的に接続することができる。よって、ウェット処理工程における電蝕の発生を防止できると共に、電気光学装置の動作時に、導電部に対して、例えば、外部回路から端子及び第1トランジスタを介して所定電位を確実に供給することができる。   According to this aspect, the gate of the first transistor is electrically connected to the constant potential line that supplies a constant potential (for example, a power supply potential, a ground potential, etc.). Accordingly, the first transistor can be turned off in the wet treatment step in the manufacturing process, and the first transistor can be turned on during the operation of the electro-optical device. That is, in the wet treatment process, a constant potential is not supplied to the gate of the first transistor, and the first transistor is turned off, so that the terminal and the conductive portion can be electrically disconnected, and During operation of the optical device, a constant potential is supplied to the gate of the first transistor and the first transistor is turned on, so that the terminal and the conductive portion can be electrically connected. Therefore, it is possible to prevent the occurrence of electrolytic corrosion in the wet processing step, and to reliably supply a predetermined potential to the conductive portion from the external circuit, for example, via the terminal and the first transistor during the operation of the electro-optical device. it can.

本発明の電気光学装置の他の態様では、前記画素領域に設けられ、前記画素電極に画像信号を供給するデータ線と、前記導電部を一対の第1容量電極のうち一方の第1容量電極として含むと共に、前記データ線に電気的に接続された付加容量とを備える。   In another aspect of the electro-optical device according to the aspect of the invention, a data line that is provided in the pixel region and supplies an image signal to the pixel electrode, and the conductive portion is one first capacitance electrode of a pair of first capacitance electrodes. And an additional capacitor electrically connected to the data line.

この態様によれば、付加容量がデータ線に電気的に接続される。よって、データ線の配線容量、或いはデータ線と他の配線との重なり合いにより生じる容量に対し、付加容量が加わることにより、データ線周りの容量を適切に確保することができる。これにより、データ線が保有すべき電位に変動が生じてしまうこと、即ち、データ線に書き込まれる画像信号電位のプッシュダウンが生じてしまうことを抑制できる。この結果、データ線に書き込まれる画像信号電位のプッシュダウンに起因した例えばデータ線に沿った表示ムラが発生することを低減或いは防止できる。   According to this aspect, the additional capacitor is electrically connected to the data line. Therefore, by adding the additional capacitance to the wiring capacitance of the data line or the capacitance generated by the overlapping of the data line and another wiring, the capacitance around the data line can be appropriately secured. As a result, it is possible to suppress a change in the potential that the data line should hold, that is, a push-down of the image signal potential written to the data line. As a result, it is possible to reduce or prevent the occurrence of display unevenness along, for example, the data line due to the push-down of the image signal potential written to the data line.

尚、電気光学装置の動作時には、付加容量を構成する一方の第1容量電極としての導電部に対して、外部回路から端子及び第1トランジスタを介して所定電位が供給されることで、導電部は、固定電位側電極として機能する。付加容量を構成する他方の第1容量電極は、データ線に電気的に接続されることで、画素電位側電極として機能する。   During operation of the electro-optical device, a predetermined potential is supplied from an external circuit via the terminal and the first transistor to the conductive portion serving as one of the first capacitive electrodes constituting the additional capacitor. Functions as a fixed potential side electrode. The other first capacitor electrode constituting the additional capacitor functions as a pixel potential side electrode by being electrically connected to the data line.

上述した付加容量を備える態様では、前記画素電極の下層側に、前記画素電極に容量絶縁膜を介して対向するように設けられた第2容量電極を備え、前記一対の第1容量電極のうち他方の第1容量電極と前記第2容量電極とは、互いに同一膜からなるように構成してもよい。   In the aspect including the additional capacitor described above, the second capacitor electrode provided on the lower layer side of the pixel electrode so as to face the pixel electrode via the capacitor insulating film is provided, and the second capacitor electrode of the pair of first capacitor electrodes is provided. The other first capacitor electrode and the second capacitor electrode may be formed of the same film.

この態様によれば、画素電極と、該画素電極に容量絶縁膜を介して対向する第2容量電極とによって、蓄積容量が形成される。第2容量電極は、典型的には、画素電極と同様に、例えばITO等の透明導電膜からなる。第2容量電極は、容量線に接続されていてもよいし、容量線の一部が第2容量電極であってもよい。第2容量電極は、容量線を介して、所定電位の電源又は配線に接続されている。蓄積容量が形成されることによって、画素電極における電位保持特特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。   According to this aspect, the storage capacitor is formed by the pixel electrode and the second capacitor electrode facing the pixel electrode via the capacitor insulating film. The second capacitor electrode is typically made of a transparent conductive film such as ITO, for example, similarly to the pixel electrode. The second capacitor electrode may be connected to the capacitor line, or a part of the capacitor line may be the second capacitor electrode. The second capacitor electrode is connected to a power source or a wiring having a predetermined potential via a capacitor line. By forming the storage capacitor, the potential holding characteristic of the pixel electrode is improved, and the display characteristics such as improvement of contrast and reduction of flicker can be improved.

更に、本態様によれば、第2容量電極は、画素電極より下層側に設けられているため、画素電極と第2容量電極の下層側とのカップリング(即ち、容量カップリングの如き、電気的或いは電磁気的なカップリング)を防止するシールド層、即ち電磁シールドを行う導電層として機能することもできる。カップリングを防止することによって、画素電極における電位変動等が生じる可能性を低減することが可能となる。従って、より高品質な画像を表示することが可能となる。尚、「第2容量電極の下層側」とは、例えば上述したデータ線、走査線、及び画素スイッチング用のTFT等である。また、他の導電層が存在する場合は、それらの層であってもよい。   Furthermore, according to this aspect, since the second capacitor electrode is provided on the lower layer side than the pixel electrode, the coupling between the pixel electrode and the lower layer side of the second capacitor electrode (that is, electrical coupling such as capacitance coupling) is performed. It can also function as a shield layer that prevents electromagnetic coupling), that is, a conductive layer that performs electromagnetic shielding. By preventing the coupling, it is possible to reduce the possibility of potential fluctuation or the like in the pixel electrode. Therefore, it is possible to display a higher quality image. The “lower layer side of the second capacitor electrode” is, for example, the above-described data line, scanning line, pixel switching TFT, or the like. Moreover, when another conductive layer exists, those layers may be sufficient.

加えて、本態様では特に付加容量を構成する他方の第1容量電極と蓄積容量を構成する第2容量電極とは、互いに同一膜からなるので、他方の第1容量電極及び第2容量電極を同一の成膜工程で形成することが可能となる。よって、製造工程の長期化及び複雑高度化等を防止することが可能となる。   In addition, in this embodiment, the other first capacitor electrode that constitutes the additional capacitor and the second capacitor electrode that constitutes the storage capacitor are made of the same film. It is possible to form in the same film forming process. Therefore, it is possible to prevent the manufacturing process from becoming long and complicated.

本発明の電気光学装置の他の態様では、前記画素電極に対応して設けられ、前記画素電極をスイッチング制御する第2トランジスタを備え、前記第1トランジスタを構成する第1半導体層と前記第2トランジスタを構成する第2半導体層とは、互いに同一膜からなる。   In another aspect of the electro-optical device of the present invention, the electro-optical device includes a second transistor that is provided corresponding to the pixel electrode and performs switching control of the pixel electrode, and the first semiconductor layer constituting the first transistor and the second transistor The second semiconductor layer constituting the transistor is made of the same film.

この態様によれば、第1トランジスタを構成する第1半導体層と、画素スイッチング用のTFTとして機能する第2トランジスタを構成する第2半導体層とは、互いに同一膜からなるので、第1半導体層と第2半導体層を同一の成膜工程で形成することが可能となる。よって、製造工程の長期化及び複雑高度化等を防止することが可能となる。   According to this aspect, since the first semiconductor layer constituting the first transistor and the second semiconductor layer constituting the second transistor functioning as a pixel switching TFT are formed of the same film, the first semiconductor layer And the second semiconductor layer can be formed in the same film formation step. Therefore, it is possible to prevent the manufacturing process from becoming long and complicated.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。   According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a television, a mobile phone, an electronic notebook, and a word processor capable of performing high-quality display. Various electronic devices such as a viewfinder type or a monitor direct view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Further, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a driving circuit built-in type TFT active matrix driving type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.

<第1実施形態>
第1実施形態に係る液晶装置について、図1から図6を参照して説明する。
<First Embodiment>
The liquid crystal device according to the first embodiment will be described with reference to FIGS.

先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。   First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2.

図1は、TFTアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の構成を示す概略的な平面図であり、図2は、図1のH−H’断面図である。   FIG. 1 is a schematic plan view showing a configuration of a liquid crystal device as seen from the side of a counter substrate, together with each component formed on the TFT array substrate, and FIG. 'Cross section.

図1及び図2において、本実施形態に係る液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とを備えている。TFTアレイ基板10は例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板20も例えばTFTアレイ基板10と同様の材料からなる基板である。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、本発明に係る「画素領域」の一例としての画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, the liquid crystal device according to the present embodiment includes a TFT array substrate 10 and a counter substrate 20 that are arranged to face each other. The TFT array substrate 10 is, for example, a transparent substrate such as a quartz substrate or a glass substrate, or a silicon substrate. The counter substrate 20 is also a substrate made of the same material as the TFT array substrate 10, for example. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are image display regions 10a as examples of the “pixel region” according to the present invention. Are adhered to each other by a sealing material 52 provided in a sealing region located around the periphery of the substrate.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. Further, for example, in the sealing material 52, a gap material 56 such as a glass fiber or a glass bead for dispersing the distance (inter-substrate gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed. The liquid crystal device according to this embodiment is small and suitable for performing enlarged display for a light valve of a projector.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域には、データ線駆動回路101、サンプリング回路7、走査線駆動回路104及び外部回路接続端子102が夫々形成されている。   A data line driving circuit 101, a sampling circuit 7, a scanning line driving circuit 104, and an external circuit connection terminal 102 are formed in the peripheral area located around the image display area 10 a on the TFT array substrate 10.

TFTアレイ基板10上における周辺領域において、シール領域より外周側に、データ線駆動回路101及び複数の外部回路接続端子102が、TFTアレイ基板10の一辺に夫々沿って設けられている。尚、複数の外部回路接続端子102には、本発明に係る「端子」の一例である、後述する電源端子102cが含まれている。   In the peripheral region on the TFT array substrate 10, a data line driving circuit 101 and a plurality of external circuit connection terminals 102 are provided along one side of the TFT array substrate 10 on the outer peripheral side of the seal region. The plurality of external circuit connection terminals 102 include a power supply terminal 102c described later, which is an example of the “terminal” according to the present invention.

また、TFTアレイ基板10上の周辺領域のうちシール領域より内側に位置する領域には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置されている。   Further, a region located on the inner side of the seal region in the peripheral region on the TFT array substrate 10 is covered with the frame light shielding film 53 along one side of the image display region 10 a along one side of the TFT array substrate 10. A sampling circuit 7 is arranged.

また、走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間を電気的に接続するため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   The scanning line driving circuit 104 is provided along two sides adjacent to one side of the TFT array substrate 10 so as to be covered with the frame light shielding film 53. Further, in order to electrically connect the two scanning line driving circuits 104 provided on both sides of the image display region 10a in this way, the TFT array substrate 10 is covered with the frame light shielding film 53 along the remaining side. A plurality of wirings 105 are provided.

また、TFTアレイ基板10上の周辺領域において、対向基板20の4つのコーナー部に対向する領域に、上下導通端子106が配置されると共に、このTFTアレイ基板10及び対向基板20間には上下導通材が上下導通端子106に対応して該端子106に電気的に接続されて設けられている。   In the peripheral region on the TFT array substrate 10, vertical conduction terminals 106 are disposed in regions facing the four corners of the counter substrate 20, and vertical conduction is provided between the TFT array substrate 10 and the counter substrate 20. A material is provided corresponding to the vertical conduction terminal 106 and electrically connected to the terminal 106.

図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極は、ITO膜からなる透明電極として形成されている。画素電極9a上には、配向膜16が形成されている。   In FIG. 2, on the TFT array substrate 10, a laminated structure is formed in which wirings such as TFTs for pixel switching, scanning lines, and data lines are formed. In the image display area 10a, pixel electrodes 9a are provided in a matrix on the upper layer of wiring such as pixel switching TFTs, scanning lines, and data lines. The pixel electrode is formed as a transparent electrode made of an ITO film. An alignment film 16 is formed on the pixel electrode 9a.

他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中遮光膜23より下側)に、ITO膜からなる対向電極21が複数の画素電極9aと対向して例えばベタ状に形成され、更に対向電極21上(図2中対向電極21より下側)には配向膜22が形成されている。   On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. The light shielding film 23 is formed of, for example, a light shielding metal film or the like, and is patterned, for example, in a lattice shape in the image display region 10a on the counter substrate 20. On the light shielding film 23 (below the light shielding film 23 in FIG. 2), the counter electrode 21 made of an ITO film is formed, for example, in a solid shape so as to face the plurality of pixel electrodes 9a, and further on the counter electrode 21 (FIG. 2, below the counter electrode 21), an alignment film 22 is formed.

液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極9aと対向電極21との間には液晶保持容量が形成される。   The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films. A liquid crystal storage capacitor is formed between the pixel electrode 9 a and the counter electrode 21 by applying a voltage to each of the liquid crystal devices during driving.

尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。   Although not shown here, on the TFT array substrate 10, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, a plurality of data lines are precharged at a predetermined voltage level prior to the image signal. A precharge circuit to be supplied, an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacture or at the time of shipment may be formed.

次に、本実施形態に係る液晶装置の電気的な構成について、図3を参照して説明する。   Next, the electrical configuration of the liquid crystal device according to the present embodiment will be described with reference to FIG.

図3は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。   FIG. 3 is a block diagram showing an electrical configuration of the liquid crystal device according to the present embodiment.

図3において、本実施形態に係る液晶装置は、TFTアレイ基板10の画像表示領域10aの周辺に位置する周辺領域に、走査線駆動回路104、データ線駆動回路101、サンプリング回路7、画像信号線171及び容量部CAを備えている。   In FIG. 3, the liquid crystal device according to the present embodiment includes a scanning line driving circuit 104, a data line driving circuit 101, a sampling circuit 7, an image signal line in a peripheral region located around the image display region 10a of the TFT array substrate 10. 171 and a capacitor CA.

走査線駆動回路104には、外部に設けられたタイミング制御回路(図示省略)から外部回路接続端子102(図1参照)を介して、Yクロック信号CLY、反転Yクロック信号CLYinv及びYスタートパルスDYが供給される。走査線駆動回路104は、YスタートパルスDYが入力されると、Yクロック信号CLY及び反転Yクロック信号CLYinvに基づくタイミングで、走査信号Gi(i=1、…、m)を順次生成して出力する。走査線駆動回路104には、外部に設けられた電源回路(図示省略)から外部回路接続端子102を介して高電位側電源電位VDD及び該高電位側電源電位よりも低い電位を有する低電位側電源電位VSSが供給される。   The scanning line driving circuit 104 includes a Y clock signal CLY, an inverted Y clock signal CLYinv, and a Y start pulse DY from an external timing control circuit (not shown) via an external circuit connection terminal 102 (see FIG. 1). Is supplied. When the Y start pulse DY is input, the scanning line driving circuit 104 sequentially generates and outputs the scanning signal Gi (i = 1,..., M) at a timing based on the Y clock signal CLY and the inverted Y clock signal CLYinv. To do. The scanning line driving circuit 104 includes a high-potential side power supply potential VDD and a low-potential side having a potential lower than the high-potential side power supply potential from an external power supply circuit (not shown) via the external circuit connection terminal 102. The power supply potential VSS is supplied.

データ線駆動回路101には、外部に設けられたタイミング制御回路から外部回路接続端子102を介して、Xクロック信号CLX、反転Xクロック信号CLXinv及びXスタートパルスDXが供給される。データ線駆動回路101は、XスタートパルスDXが入力されると、Xクロック信号CLX及び反転Xクロック信号XCLXinvに基づくタイミングで、サンプリング信号Si(i=1、…、n)を順次生成して出力する。データ線駆動回路101には、外部に設けられた電源回路から外部回路接続端子102を介して高電位側電源電位VDD及び低電位側電源電位VSSが供給される。   The data line driving circuit 101 is supplied with an X clock signal CLX, an inverted X clock signal CLXinv, and an X start pulse DX from an external timing control circuit via an external circuit connection terminal 102. When the X start pulse DX is input, the data line driving circuit 101 sequentially generates and outputs a sampling signal Si (i = 1,..., N) at a timing based on the X clock signal CLX and the inverted X clock signal XCLXinv. To do. The data line driving circuit 101 is supplied with a high-potential-side power supply potential VDD and a low-potential-side power supply potential VSS from an external power supply circuit via an external circuit connection terminal 102.

走査線駆動回路104及びデータ線駆動回路101の各々は、TFTアレイ基板10上の周辺領域に形成された複数のTFTを含むシフトレジスタ等の信号処理手段を備えている。   Each of the scanning line driving circuit 104 and the data line driving circuit 101 includes signal processing means such as a shift register including a plurality of TFTs formed in a peripheral region on the TFT array substrate 10.

サンプリング回路7は、データ線6a毎に設けられた複数のサンプリングスイッチ77を備えている。各サンプリングスイッチ77は、Pチャネル型又はNチャネル型の片チャネル型TFTから構成されている。このため、仮に各サンプリングスイッチ77が相補型TFTから構成される場合と比較して、各サンプリングスイッチ77を配置するために必要となるTFTアレイ基板10上の面積が小さくて済むので、複数のサンプリングスイッチ77を、より微細ピッチで配列することができる。   The sampling circuit 7 includes a plurality of sampling switches 77 provided for each data line 6a. Each sampling switch 77 is composed of a P-channel or N-channel single-channel TFT. For this reason, as compared with the case where each sampling switch 77 is composed of complementary TFTs, the area on the TFT array substrate 10 required for disposing each sampling switch 77 can be reduced, so that a plurality of samplings can be obtained. The switches 77 can be arranged at a finer pitch.

図3において、本実施形態に係る液晶装置は、TFTアレイ基板10の中央を占める画像表示領域10aに、縦横に配線されたデータ線6a及び走査線11を備えている。データ線6a及び走査線11が互いに交差する交点に対応する位置にマトリクス状に画素部700が設けられている。   In FIG. 3, the liquid crystal device according to the present embodiment includes data lines 6 a and scanning lines 11 that are wired vertically and horizontally in an image display region 10 a that occupies the center of the TFT array substrate 10. Pixel portions 700 are provided in a matrix at positions corresponding to intersections at which the data lines 6a and the scanning lines 11 intersect each other.

画素部700は、液晶素子118、画素スイッチング用のTFT30、及び蓄積容量70を備えている。   The pixel unit 700 includes a liquid crystal element 118, a pixel switching TFT 30, and a storage capacitor 70.

液晶素子118は、画素電極9a及び対向電極21、並びにこれら一対の電極間に挟持された液晶層50から構成される(図2参照)。画素電極9aは、対向電極21との間で形成される液晶容量を、画像信号に応じて一定期間保持する。   The liquid crystal element 118 includes a pixel electrode 9a, a counter electrode 21, and a liquid crystal layer 50 sandwiched between the pair of electrodes (see FIG. 2). The pixel electrode 9a holds the liquid crystal capacitance formed with the counter electrode 21 for a certain period according to the image signal.

TFT30は、本発明に係る「第2トランジスタ」の一例であり、データ線6aから供給される画像信号を選択画素に印加するために設けられている。TFT30のゲートは走査線11に電気的に接続されており、ソースはデータ線6aに電気的に接続されている。TFT30のドレインは液晶素子118を構成する画素電極9a(図2参照)に電気的に接続されている。   The TFT 30 is an example of the “second transistor” according to the present invention, and is provided to apply the image signal supplied from the data line 6a to the selected pixel. The gate of the TFT 30 is electrically connected to the scanning line 11, and the source is electrically connected to the data line 6a. The drain of the TFT 30 is electrically connected to the pixel electrode 9a (see FIG. 2) constituting the liquid crystal element 118.

蓄積容量70の一方の容量電極71は、共通電位線91に電気的に接続されている。共通電位線91は、後述するトランジスタ500及び外部回路接続端子102(より具体的には、複数の外部回路接続端子102のうち電源端子102c)を介して外部に設けられた電源回路に電気的に接続されている。共通電位線91(及びこれに電気的に接続される容量電極71)に供給される電源の電位は、画素電極9aに対向配置された対向電極21(図2参照)に供給される共通電位LCCOMである。つまり、蓄積容量70の一方の容量電極71の電位は、液晶装置の駆動時に共通電位LCCOMに維持される。尚、本実施形態では、共通電位LCCOMは、高電位側電源電位VDD及び低電位側電源電位VSSの中間の中間電位を有している。   One capacitor electrode 71 of the storage capacitor 70 is electrically connected to the common potential line 91. The common potential line 91 is electrically connected to a power supply circuit provided outside via a transistor 500 and an external circuit connection terminal 102 (more specifically, a power supply terminal 102c among the plurality of external circuit connection terminals 102). It is connected. The potential of the power source supplied to the common potential line 91 (and the capacitor electrode 71 electrically connected thereto) is the common potential LCCOM supplied to the counter electrode 21 (see FIG. 2) disposed to face the pixel electrode 9a. It is. That is, the potential of one capacitor electrode 71 of the storage capacitor 70 is maintained at the common potential LCCOM when the liquid crystal device is driven. In the present embodiment, the common potential LCCOM has an intermediate potential between the high potential side power source potential VDD and the low potential side power source potential VSS.

蓄積容量70は、液晶素子118と並列に付加されている。画素電極9aの電圧は、画像信号が印加された時間よりも、例えば3桁も長い時間だけ蓄積容量70により保持されるので、保持特性が改善される結果、高コントラスト比が実現される。尚、蓄積容量70の具体的構成については後に詳述する。   The storage capacitor 70 is added in parallel with the liquid crystal element 118. Since the voltage of the pixel electrode 9a is held by the storage capacitor 70 for a time that is, for example, three orders of magnitude longer than the time when the image signal is applied, the holding characteristics are improved, so that a high contrast ratio is realized. A specific configuration of the storage capacitor 70 will be described later.

トランジスタ500は、本発明に係る「第1トランジスタ」の一例であり、そのソースが電源端子102cに電気的に接続されており、そのドレインが共通電位線91に電気的に接続されている。トランジスタ500のゲートは、液晶装置の駆動時に外部に設けられた電源回路から外部回路接続端子102を介して高電位側電源電位VDDが供給される電源電位線95に電気的に接続されている。よって、トランジスタ500は、液晶装置の製造プロセスにおいてはオフ状態とされ、液晶装置の駆動時には、オン状態とされることで、電源端子102cと共通電位線91との間の電気的な接続をスイッチング制御することができる。尚、トランジスタ500の具体的な構成については後に詳述する。また、電源電位線95は、本発明に係る「定電位線」の一例である。   The transistor 500 is an example of the “first transistor” according to the present invention, and its source is electrically connected to the power supply terminal 102 c and its drain is electrically connected to the common potential line 91. A gate of the transistor 500 is electrically connected to a power supply potential line 95 to which a high potential side power supply potential VDD is supplied from an external power supply circuit via an external circuit connection terminal 102 when the liquid crystal device is driven. Therefore, the transistor 500 is turned off in the manufacturing process of the liquid crystal device, and is turned on when the liquid crystal device is driven, so that electrical connection between the power supply terminal 102c and the common potential line 91 is switched. Can be controlled. Note that a specific structure of the transistor 500 will be described in detail later. The power supply potential line 95 is an example of the “constant potential line” according to the present invention.

画像信号線171の各々は、サンプリング回路7を介して夫々対応するデータ線6aに電気的に接続されている。外部回路から供給された1系統の入力画像データVIDをシリアル−パラレル変換して得られるN系統(本実施形態ではN=6、即ち6系統)の画像信号は、サンプリング信号Siに応じてオンオフが切り換えられるサンプリングスイッチ77を介してデータ線6aの各々に供給される。N系統の画像信号は、例えば、不図示の画像信号供給回路等の信号変換手段を用いて一系統の入力画像データを変換することによって生成される。尚、シリアル−パラレル変換は、シリアル−パラレル展開或いは相展開とも呼ばれる。   Each of the image signal lines 171 is electrically connected to the corresponding data line 6 a via the sampling circuit 7. Image signals of N systems (N = 6, that is, 6 systems in this embodiment) obtained by serial-parallel conversion of one system of input image data VID supplied from an external circuit are turned on / off according to the sampling signal Si. It is supplied to each of the data lines 6a via the sampling switch 77 to be switched. The N system image signals are generated, for example, by converting one system of input image data using signal conversion means such as an image signal supply circuit (not shown). Serial-parallel conversion is also called serial-parallel expansion or phase expansion.

本実施形態では、6系統、即ち6相(N=6)の画像信号VID1〜VID6が生成され、これら6相の画像信号に対応して画像信号線171は6本設けられている。更に、不図示の画像信号供給回路において、画像信号VID1〜VID6の各々の電圧が、基準電位である共通電位LCCOMに対して正極性及び負極性に反転され、このように極性反転された画像信号VID1〜VID6が出力される。尚、画像信号の相展開数(即ち、シリアル−パラレル展開される画像信号の系列数)に関しては、6相に限られるものでない。   In this embodiment, six systems, that is, six-phase (N = 6) image signals VID1 to VID6 are generated, and six image signal lines 171 are provided corresponding to these six-phase image signals. Further, in the image signal supply circuit (not shown), each voltage of the image signals VID1 to VID6 is inverted to a positive polarity and a negative polarity with respect to the common potential LCCOM which is a reference potential, and thus the polarity-reversed image signal. VID1 to VID6 are output. Note that the number of phase expansion of the image signal (that is, the number of image signal sequences that are serial-parallel expanded) is not limited to six phases.

容量部CAは、TFTアレイ基板10上において画像表示領域10aの周辺領域のうち、画像表示領域10aに対してデータ線駆動回路101と反対側に設けられている。容量部CAは、本発明に係る「付加容量」の一例としての複数のコンデンサ600を備えている。複数のコンデンサ600は、共通電位線91及び各データ線6aに電気的に接続されている。コンデンサ600は、データ線6aにおけるデータ線駆動回路101が接続された一端とは異なる他端に接続されている。即ち、データ線6aの一端にデータ線駆動回路101が、その他端にコンデンサ600が配置されている。尚、本実施形態では、容量部CA(言い換えれば、複数のコンデンサ600)が、周辺領域のうち、画像表示領域10aに対してデータ線駆動回路101と反対側に設けられるように構成したが、容量部CAは、周辺領域における他の領域、或いは画像表示領域10aの一部に設けられるように構成してもよい。   The capacitor part CA is provided on the TFT array substrate 10 on the side opposite to the data line driving circuit 101 with respect to the image display area 10a in the peripheral area of the image display area 10a. The capacitor CA includes a plurality of capacitors 600 as an example of the “additional capacitor” according to the present invention. The plurality of capacitors 600 are electrically connected to the common potential line 91 and each data line 6a. The capacitor 600 is connected to the other end of the data line 6a different from the one end to which the data line driving circuit 101 is connected. That is, the data line driving circuit 101 is disposed at one end of the data line 6a, and the capacitor 600 is disposed at the other end. In the present embodiment, the capacitor CA (in other words, the plurality of capacitors 600) is configured to be provided on the opposite side of the data line driving circuit 101 with respect to the image display area 10a in the peripheral area. The capacitor unit CA may be configured to be provided in another area in the peripheral area or a part of the image display area 10a.

このようなコンデンサ600によって、サンプリングスイッチ77がオン状態に切り換えられた際に、データ線6aに供給された画像信号電位が本来の画像信号電位に比べて、小さくなること(即ち、プッシュダウン)を低減或いは防止できる。即ち、例えばデータ線6aの配線容量、或いはデータ線6aと他の配線との重なり合いにより生じる容量に対し、コンデンサ600の静電容量が加わることにより、データ線6a周りの容量を適切に確保することができる。従って、データ線6aが保有すべき電位に変動が生じてしまうこと、即ち、データ線6aに書き込まれる画像信号電位のプッシュダウンが生じてしまうことを抑制できる。この結果、データ線6aに書き込まれる画像信号電位のプッシュダウンに起因した例えばデータ線6aに沿った表示ムラが発生することを低減或いは防止できる。   By such a capacitor 600, when the sampling switch 77 is turned on, the image signal potential supplied to the data line 6a becomes smaller than the original image signal potential (that is, pushdown). It can be reduced or prevented. That is, for example, the capacitance around the data line 6a is appropriately secured by adding the capacitance of the capacitor 600 to the wiring capacitance of the data line 6a or the capacitance generated by the overlapping of the data line 6a and another wiring. Can do. Therefore, it is possible to suppress the fluctuation in the potential that the data line 6a should hold, that is, the push-down of the image signal potential written to the data line 6a. As a result, it is possible to reduce or prevent the occurrence of display unevenness along, for example, the data line 6a due to the push-down of the image signal potential written to the data line 6a.

尚、本実施形態では、後述するように、複数のデータ線6aは、6本のデータ線6aを1群とするデータ線群毎に順次駆動される。   In the present embodiment, as will be described later, the plurality of data lines 6a are sequentially driven for each data line group including six data lines 6a as one group.

次に、本実施形態に係る液晶装置の動作原理について、図3を参照して説明する。   Next, the operation principle of the liquid crystal device according to the present embodiment will be described with reference to FIG.

図3において、本実施形態に係る液晶装置は、TFTアクティブマトリクス駆動方式を採り、走査線駆動回路104から各走査線11に走査信号G1、G2、…、Gmを線順次に印加すると共に、TFT30がオン状態となる水平方向の選択画素領域の列に、データ線駆動回路101からデータ線11に画像信号を印加するようになっている。この際、画像信号を各データ線6aに線順次に供給してもよい。これにより、画像信号が、選択画素領域の画素電極9aに供給される。本実施形態に係る液晶装置は、TFTアレイ基板10と対向基板20とが液晶層50を介して対向配置されているので(図2参照)、以上のようにして区画配列された画素毎に液晶層50に電界を印加することにより、両基板間の透過光量が画素毎に制御され、画像が階調表示される。   3, the liquid crystal device according to the present embodiment adopts a TFT active matrix driving method, applies scanning signals G1, G2,..., Gm from the scanning line driving circuit 104 to the respective scanning lines 11 line-sequentially, and TFT 30 An image signal is applied from the data line driving circuit 101 to the data line 11 in the column of the selected pixel region in the horizontal direction in which is turned on. At this time, the image signal may be supplied to each data line 6a line by line. As a result, the image signal is supplied to the pixel electrode 9a in the selected pixel region. In the liquid crystal device according to the present embodiment, the TFT array substrate 10 and the counter substrate 20 are disposed to face each other via the liquid crystal layer 50 (see FIG. 2). By applying an electric field to the layer 50, the amount of transmitted light between the two substrates is controlled for each pixel, and an image is displayed in gradation.

6相にシリアル−パラレル展開された画像信号VID1〜VID6は、N本、本実施形態では6本の画像信号線171を介して各画素部700に供給される。データ線6aは、以下に説明するように、画像信号線171の本数に対応する6本のデータ線6aを1群とするデータ線群毎に順次駆動される。   Image signals VID <b> 1 to VID <b> 6 that are serially and parallelly developed in six phases are supplied to each pixel unit 700 via N image signals 171 in this embodiment. As will be described below, the data lines 6a are sequentially driven for each data line group including six data lines 6a corresponding to the number of image signal lines 171 as a group.

データ線駆動回路101から、データ線群に対応するサンプリングスイッチ77毎にサンプリング信号Si(i=1、2、…、n)が順次供給され、サンプリング信号Siに応じて各サンプリングスイッチ77はオン状態となる。   A sampling signal Si (i = 1, 2,..., N) is sequentially supplied from the data line driving circuit 101 to each sampling switch 77 corresponding to the data line group, and each sampling switch 77 is turned on according to the sampling signal Si. It becomes.

よって、画像信号VID1〜VID6は、オン状態に切り換えられたサンプリングスイッチ77を介して6本の画像信号線171の各々からデータ線群に属するデータ線6aに同時に、且つデータ線群毎に順次供給され、一のデータ線群に属するデータ線6aは互いに同時に駆動されることとなる。従って、本実施形態に係る液晶装置によれば、データ線6aをデータ線群毎に駆動するため、駆動周波数を抑制できる。   Therefore, the image signals VID1 to VID6 are simultaneously supplied from each of the six image signal lines 171 to the data lines 6a belonging to the data line group and sequentially for each data line group through the sampling switch 77 switched to the ON state. Thus, the data lines 6a belonging to one data line group are driven simultaneously. Therefore, according to the liquid crystal device according to the present embodiment, since the data line 6a is driven for each data line group, the driving frequency can be suppressed.

液晶素子118には、画素電極9a及び対向電極21の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として本実施形態に係る液晶装置から画像信号VID1〜VID6に応じたコントラストをもつ光が出射され、画像が表示される。   An applied voltage defined by the potentials of the pixel electrode 9 a and the counter electrode 21 is applied to the liquid crystal element 118. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast according to the image signals VID1 to VID6 is emitted from the liquid crystal device according to the present embodiment as a whole, and an image is displayed.

次に、本実施形態に係る液晶装置の画素部の具体的な構成について、図4及び図5を参照して説明する。   Next, a specific configuration of the pixel portion of the liquid crystal device according to the present embodiment will be described with reference to FIGS.

図4は、第1実施形態に係る液晶装置の画素部の平面図である。図5は、図4のA−A’断面図である。尚、図4及び図5では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また図4及び図5では、説明の便宜上、画素電極9aより上側に位置する部分の図示を省略している。図4においては、走査線11等の一部の配線や電極を透過的に図示している。   FIG. 4 is a plan view of the pixel portion of the liquid crystal device according to the first embodiment. FIG. 5 is a cross-sectional view taken along line A-A ′ of FIG. 4. In FIGS. 4 and 5, the scale of each layer / member is different for each layer / member to have a size that can be recognized on the drawing. 4 and 5, for convenience of explanation, illustration of a portion located above the pixel electrode 9a is omitted. In FIG. 4, some wirings and electrodes such as the scanning lines 11 are transparently illustrated.

図4において、画素電極9aは、TFTアレイ基板10(図2参照)上に、マトリクス状に複数設けられており、ITO膜からなる透明電極である。画素電極9aの縦横の境界にそれぞれ沿ってデータ線6a及び走査線11が設けられている。即ち、走査線11は、X方向に沿って延びており、データ線6aは、走査線11と交差するように、Y方向に沿って延びている。走査線11の上層側には、画素スイッチング用のTFT30が画素電極9a毎に設けられている。   In FIG. 4, a plurality of pixel electrodes 9a are provided in a matrix on the TFT array substrate 10 (see FIG. 2) and are transparent electrodes made of an ITO film. Data lines 6a and scanning lines 11 are provided along the vertical and horizontal boundaries of the pixel electrode 9a. In other words, the scanning line 11 extends along the X direction, and the data line 6 a extends along the Y direction so as to intersect the scanning line 11. On the upper layer side of the scanning line 11, a pixel switching TFT 30 is provided for each pixel electrode 9a.

走査線11、データ線6a、TFT30及び後述する中継電極60は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線11、データ線6a、TFT30及び中継電極60は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。   The scanning line 11, the data line 6a, the TFT 30, and the relay electrode 60 to be described later are viewed on the TFT array substrate 10 in plan view, and the opening area of each pixel corresponding to the pixel electrode 9a (that is, each pixel is actually displayed. Is disposed in a non-opening region surrounding a region where light contributing to the light is transmitted or reflected. That is, the scanning line 11, the data line 6a, the TFT 30, and the relay electrode 60 are arranged not in the opening area of each pixel but in the non-opening area so as not to disturb display.

本実施形態に係る液晶装置の動作時には、上述したデータ線6aから画素電極9aへの画像信号の供給が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線6a及び画素電極9a間に電気的に接続されたスイッチング素子であるTFT30が走査線11から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線6aからTFT30を介して画素電極9aに供給される。   During the operation of the liquid crystal device according to the present embodiment, the supply of the image signal from the data line 6a to the pixel electrode 9a is controlled, and the so-called active matrix image display is possible. The image signal is data at a predetermined timing when the TFT 30 which is a switching element electrically connected between the data line 6a and the pixel electrode 9a is turned on / off according to the scanning signal supplied from the scanning line 11. The pixel electrode 9a is supplied from the line 6a through the TFT 30.

図5に示すように、TFTアレイ基板10上には、上述した画素電極9a等の各種構成要素が積層構造をなしている。各種構成要素は、下から順に、走査線11等を含む第1層(即ち、第1の導電層)、半導体層1a等を含む第2層(即ち、第2の導電層)、データ線6a等を含む第3層(即ち、第3の導電層)、容量電極71等を含む第4層(即ち、第4の導電層)、画素電極9a等を含む第5層(第5の導電層)からなる。また、第1の導電層及び第2の導電層間には下地絶縁膜12、第2の導電層及び第3の導電層間には第1層間絶縁膜41、第3の導電層及び第4の導電層間には第2層間絶縁膜42、第4の導電層及び第5の導電層間には容量絶縁膜75がそれぞれ設けられ、各種構成要素間が短絡することを防止している。第1層間絶縁膜41及び第2層間絶縁膜42は、例えばNSG(ノンシリケートガラス)によって形成されている。その他、第1層間絶縁膜41及び第2層間絶縁膜42には、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。   As shown in FIG. 5, on the TFT array substrate 10, various components such as the pixel electrode 9a described above have a laminated structure. The various components are, in order from the bottom, the first layer (that is, the first conductive layer) including the scanning line 11 and the like, the second layer (that is, the second conductive layer) including the semiconductor layer 1a, and the data line 6a. Etc., a third layer (ie, a third conductive layer), a fourth layer (ie, a fourth conductive layer) containing the capacitor electrode 71, etc., and a fifth layer (fifth conductive layer) containing the pixel electrode 9a, etc. ). Further, the base insulating film 12 is provided between the first conductive layer and the second conductive layer, and the first interlayer insulating film 41, the third conductive layer, and the fourth conductive layer are provided between the second conductive layer and the third conductive layer. Between the layers, a second interlayer insulating film 42, a capacitive insulating film 75 is provided between the fourth conductive layer and the fifth conductive layer, respectively, to prevent a short circuit between various components. The first interlayer insulating film 41 and the second interlayer insulating film 42 are made of, for example, NSG (non-silicate glass). In addition, the first interlayer insulating film 41 and the second interlayer insulating film 42 may be formed of silicate glass such as PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), silicon nitride, silicon oxide, or the like. Can be used.

図4及び図5において、TFT30は、半導体層1a及びゲート電極3aを含んで構成されている。尚、半導体層1aは、本発明に係る「第2半導体層」の一例である。   4 and 5, the TFT 30 includes the semiconductor layer 1a and the gate electrode 3a. The semiconductor layer 1a is an example of the “second semiconductor layer” according to the present invention.

半導体層1aは、ポリシリコン膜からなり、X方向に沿って設けられたチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。データ線側ソースドレイン領域1dは、第1層間絶縁膜41に開孔されたコンタクトホール81を介してデータ線6aと電気的に接続されている。画素電極側ソースドレイン領域1eは、第1層間絶縁膜41に開孔されたコンタクトホール83、後述する中継電極60及びコンタクトホール85を介して画素電極9aと電気的に接続されている。   The semiconductor layer 1a is made of a polysilicon film, and includes a channel region 1a ′, a data line side LDD region 1b, a pixel electrode side LDD region 1c, a data line side source / drain region 1d, and a pixel electrode side source provided along the X direction. It consists of a drain region 1e. That is, the TFT 30 has an LDD structure. The data line side source / drain region 1 d is electrically connected to the data line 6 a through a contact hole 81 formed in the first interlayer insulating film 41. The pixel electrode side source / drain region 1e is electrically connected to the pixel electrode 9a through a contact hole 83 formed in the first interlayer insulating film 41, a relay electrode 60 and a contact hole 85 described later.

データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a’を基準として、X方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域1bは、チャネル領域1a’及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a’及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域間に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。   The data line side source / drain region 1d and the pixel electrode side source / drain region 1e are formed substantially in mirror symmetry along the X direction with respect to the channel region 1a '. The data line side LDD region 1b is formed between the channel region 1a 'and the data line side source / drain region 1d. The pixel electrode side LDD region 1c is formed between the channel region 1a 'and the pixel electrode side source / drain region 1e. The data line side LDD region 1b, the pixel electrode side LDD region 1c, the data line side source / drain region 1d, and the pixel electrode side source / drain region 1e are formed by implanting impurities into the semiconductor layer 1a by an impurity implantation such as an ion implantation method. This is an impurity region. The data line side LDD region 1b and the pixel electrode side LDD region 1c are formed as low concentration impurity regions with less impurities than the data line side source / drain region 1d and the pixel electrode side source / drain region 1e, respectively. According to such an impurity region, when the TFT 30 is not operating, the off-current flowing between the source region and the drain region can be reduced, and a decrease in the on-current flowing when the TFT 30 is operating can be suppressed. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity implantation is performed in the data line side LDD region 1b and the pixel electrode side LDD region 1c. A self-alignment type in which the data line side source / drain region and the pixel electrode side source / drain region are formed by implanting the concentration may be used.

図4及び図5において、ゲート電極3aは、半導体層1aよりも第1層間絶縁膜41を介して上層側に配置され、チャネル領域1a’に対向するように形成されている。第1層間絶縁膜41は、TFTアレイ基板10上のほぼ全面に亘って形成されている。第1層間絶縁膜41のうちTFTアレイ基板10上の積層構造におけるチャネル領域1a’とゲート電極との間に形成された部分が、ゲート電極3a及びチャネル領域1a’間を絶縁するゲート絶縁膜として機能する。   4 and 5, the gate electrode 3a is disposed on the upper layer side of the semiconductor layer 1a via the first interlayer insulating film 41, and is formed to face the channel region 1a '. The first interlayer insulating film 41 is formed over almost the entire surface of the TFT array substrate 10. A portion of the first interlayer insulating film 41 formed between the channel region 1a ′ and the gate electrode in the stacked structure on the TFT array substrate 10 serves as a gate insulating film that insulates between the gate electrode 3a and the channel region 1a ′. Function.

図5に示すように、ゲート電極3aは、下層に導電性のポリシリコンからなる層3a1、上層にアルミニウムを含む層3a2の二層構造を有する膜として形成されている。よって、この種の液晶装置において伝統的な或いは従来の典型的なTFTである、導電性のポリシリコン膜からなるゲート電極を有するTFTを製造する製造プロセスを殆ど或いは完全にそのまま利用して、TFT30を形成することができる。   As shown in FIG. 5, the gate electrode 3a is formed as a film having a two-layer structure of a layer 3a1 made of conductive polysilicon in the lower layer and a layer 3a2 containing aluminum in the upper layer. Therefore, a TFT 30 having a gate electrode made of a conductive polysilicon film, which is a traditional or conventional typical TFT in this type of liquid crystal device, is used almost or completely as it is. Can be formed.

尚、アルミニウムを含む層3a2は、アルミニウム膜のみから形成されてもよいし、例えば、チタン(Ti)膜、チタンナイトライド(TiN)膜、アルミニウム(Al)膜及び窒化チタン(TiN)膜がこの順に下層側から積層されてなる多層膜から形成されてもよい。言い換えれば、ゲート電極3aは、導電性のポリシリコン膜とアルミニウム膜とがこの順に下層側から積層されることにより形成されてもよいし、例えば、導電性のポリシリコン膜、Ti膜、TiN膜、Al膜及びTiN膜がこの順に下層側から積層されることにより形成されてもよい。   The layer 3a2 containing aluminum may be formed of only an aluminum film. For example, a titanium (Ti) film, a titanium nitride (TiN) film, an aluminum (Al) film, and a titanium nitride (TiN) film may be used. You may form from the multilayer film laminated | stacked from the lower layer side in order. In other words, the gate electrode 3a may be formed by laminating a conductive polysilicon film and an aluminum film in this order from the lower layer side. For example, a conductive polysilicon film, a Ti film, a TiN film The Al film and the TiN film may be formed by laminating from the lower layer side in this order.

図5において、TFTアレイ基板10上の半導体層1aよりも下地絶縁膜12を介して下層側には、走査線11が設けられている。走査線11は、例えばタングステン(W)、Ti、TiN等の高融点金属材料等の遮光性の導電材料からなる。走査線11は、図4のX方向に沿って延びるように、且つ、TFT30のチャネル領域1a’及び画素電極側LDD領域1cに対向する領域を含むように形成されている。   In FIG. 5, a scanning line 11 is provided on the lower layer side of the semiconductor layer 1 a on the TFT array substrate 10 through the base insulating film 12. The scanning line 11 is made of a light-shielding conductive material such as a refractory metal material such as tungsten (W), Ti, or TiN. The scanning line 11 is formed so as to extend along the X direction of FIG. 4 and to include a region facing the channel region 1a 'and the pixel electrode side LDD region 1c of the TFT 30.

このような走査線11によれば、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してTFT30のチャネル領域1a’及び画素電極側LDD領域1cを殆ど或いは完全に遮光できる。   According to such a scanning line 11, the TFT 30 receives the return light such as the back surface reflection on the TFT array substrate 10 or the light emitted from another liquid crystal device by a multi-plate projector or the like and penetrating the composite optical system. The channel region 1a ′ and the pixel electrode side LDD region 1c can be shielded almost or completely.

図5において、下地絶縁膜12は、例えばシリコン酸化膜等からなる。下地絶縁膜12は、走査線11から半導体層1aを層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等によるTFT30の特性の劣化を防止する機能を有する。   In FIG. 5, the base insulating film 12 is made of, for example, a silicon oxide film. In addition to the function of insulating the semiconductor layer 1a from the scanning line 11, the base insulating film 12 is formed on the entire surface of the TFT array substrate 10, so that the surface of the TFT array substrate 10 is roughened during polishing or remains after cleaning. It has a function of preventing deterioration of the characteristics of the TFT 30 due to dirt or the like.

図5において、TFTアレイ基板10上の半導体層1aよりも第1層間絶縁膜41を介して上層側には、上述したゲート電極3aに加えて、データ線6a及び中継電極60が設けられている。   In FIG. 5, a data line 6a and a relay electrode 60 are provided on the upper layer side of the semiconductor layer 1a on the TFT array substrate 10 via the first interlayer insulating film 41, in addition to the gate electrode 3a described above. .

データ線6aは、ゲート電極3a(及び中継層60)と同一膜からなる。即ち、データ線6aは、ゲート電極3aと同様に、下層に導電性のポリシリコンからなる層6a1、上層にアルミニウムを含む層6a2の二層構造を有する膜として形成されている。データ線6aは、図4のY方向に沿って延びるように形成されている。データ線6aは、第1層間絶縁膜41に開孔されたコンタクトホール81を介して、TFT30のデータ線側ソースドレイン領域1dに電気的に接続されている。コンタクトホール81は、一層の層間絶縁膜(即ち、第1層間絶縁膜41)のみを貫通するので、その深さは、相対的に短くて済み、その開孔は、エッチング等により容易である。また、そのアスペクト比も小さいので底部にても良好なコンタクトを取り易い。更に、データ線6aとTFT30のデータ線側ソースドレイン領域1dとの電気的な接続は、データ線6aを構成する導電性のポリシリコンからなる層6a1と、ポリシリコンからなるデータ線側ソースドレイン領域6a1との接触により実現されており、両者間の電気的な接続を良好にすることができる。   The data line 6a is made of the same film as the gate electrode 3a (and the relay layer 60). That is, similarly to the gate electrode 3a, the data line 6a is formed as a film having a two-layer structure of a layer 6a1 made of conductive polysilicon in the lower layer and a layer 6a2 containing aluminum in the upper layer. The data line 6a is formed to extend along the Y direction in FIG. The data line 6 a is electrically connected to the data line side source / drain region 1 d of the TFT 30 through a contact hole 81 opened in the first interlayer insulating film 41. Since the contact hole 81 penetrates only one layer of the interlayer insulating film (that is, the first interlayer insulating film 41), the depth thereof can be relatively short, and the opening is easy by etching or the like. Also, since the aspect ratio is small, it is easy to make a good contact even at the bottom. Further, the electrical connection between the data line 6a and the data line side source / drain region 1d of the TFT 30 is made by connecting the layer 6a1 made of conductive polysilicon constituting the data line 6a and the data line side source / drain region made of polysilicon. This is realized by contact with 6a1, and the electrical connection between them can be improved.

中継電極60は、ゲート電極3a(及びデータ線6a)と同一膜からなる。即ち、中継電極60は、ゲート電極3aと同様に、下層に導電性のポリシリコンからなる層61、上層にアルミニウムを含む層62の二層構造を有する膜として形成されている。中継電極60は、第1層間絶縁膜41に開孔されたコンタクトホール83を介してTFT30の画素電極側ソースドレイン領域1eに電気的に接続されると共に、第2層間絶縁膜42及び容量絶縁膜75を貫通して開孔されたコンタクトホール85を介して画素電極9aに電気的に接続されている。よって、中継電極60は、画素電極9aとTFT30の画素電極側ソースドレイン領域1eとの電気的接続を中継する。従って、中継電極60及び画素電極側ソースドレイン領域1e間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を、回避できる。更に、中継電極60によって、画素電極9a及び画素電極側ソースドレイン領域1e間の電気的な抵抗を低減することが可能となる。   The relay electrode 60 is made of the same film as the gate electrode 3a (and the data line 6a). That is, like the gate electrode 3a, the relay electrode 60 is formed as a film having a two-layer structure of a layer 61 made of conductive polysilicon in the lower layer and a layer 62 containing aluminum in the upper layer. The relay electrode 60 is electrically connected to the pixel electrode side source / drain region 1e of the TFT 30 through a contact hole 83 formed in the first interlayer insulating film 41, and the second interlayer insulating film 42 and the capacitor insulating film. The pixel electrode 9a is electrically connected through a contact hole 85 opened through 75. Therefore, the relay electrode 60 relays the electrical connection between the pixel electrode 9a and the pixel electrode side source / drain region 1e of the TFT 30. Therefore, it is possible to avoid a situation in which the interlayer distance between the relay electrode 60 and the pixel electrode side source / drain region 1e is long and it is difficult to connect the two using a single contact hole. Further, the relay electrode 60 makes it possible to reduce the electrical resistance between the pixel electrode 9a and the pixel electrode side source / drain region 1e.

図4及び図5に示すように、ゲート電極3a、データ線6a及び中継電極60は、TFTアレイ基板10上で平面的に見て、互いに連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。これにより、ゲート電極3a、データ線6a及び中継電極60は、互いに電気的に第2層間絶縁膜42により絶縁されている。このようにゲート電極3a、データ線6a及び中継電極60を互いに同一膜から形成することで、これらを別個に別々の材料から形成する場合と比較して、画素の構成を簡略化すると共に、製造プロセスにおける工程数も削減して簡略化することができる。   As shown in FIGS. 4 and 5, the gate electrode 3a, the data line 6a, and the relay electrode 60 are formed so as to have a planar shape that is continuous with each other when viewed in plan on the TFT array substrate 10. Instead, each person is formed so as to be divided for patterning. Accordingly, the gate electrode 3a, the data line 6a, and the relay electrode 60 are electrically insulated from each other by the second interlayer insulating film 42. In this way, the gate electrode 3a, the data line 6a, and the relay electrode 60 are formed from the same film, thereby simplifying the configuration of the pixel and manufacturing the pixel as compared with the case where they are formed separately from different materials. The number of steps in the process can also be reduced and simplified.

図5において、TFTアレイ基板10上のデータ線6aよりも第2層間絶縁膜42を介して上層側には、本発明に係る「第2容量電極」の一例としての容量電極71が設けられている。容量電極71は、画素電極9aと中継電極60とを電気的に接続するためのコンタクトホール85が設けられた部分を除いて、開口領域及び非開口領域を共に覆うように設けられている。   In FIG. 5, a capacitor electrode 71 as an example of the “second capacitor electrode” according to the present invention is provided on the upper layer side of the data line 6a on the TFT array substrate 10 via the second interlayer insulating film. Yes. The capacitor electrode 71 is provided so as to cover both the opening region and the non-opening region except for a portion where the contact hole 85 for electrically connecting the pixel electrode 9a and the relay electrode 60 is provided.

容量電極71は、画素電極9aと容量絶縁膜75を介して対向配置されており、蓄積容量70を形成している。   The capacitor electrode 71 is disposed so as to face the pixel electrode 9 a with the capacitor insulating film 75 therebetween, and forms a storage capacitor 70.

容量電極71は、図3を参照して上述したように共通電位線91に電気的に接続され、共通電位LCCOMに維持された固定電位側容量電極である。容量電極71は、例えばITO等の透明導電材料から形成されている。   The capacitor electrode 71 is a fixed potential side capacitor electrode that is electrically connected to the common potential line 91 and maintained at the common potential LCCOM as described above with reference to FIG. The capacitor electrode 71 is made of a transparent conductive material such as ITO.

容量絶縁膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン(SiO2)膜、或いは窒化シリコン(SiN)膜等から構成された単層構造、或いは多層構造を有している。   The capacitor insulating film 75 is, for example, a single layer structure or a multilayer structure formed of a silicon oxide (SiO 2) film such as an HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film, or a silicon nitride (SiN) film. have.

上述したように、蓄積容量70が形成されることによって、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。また、画素電極9aと容量電極71とによって蓄積容量70を形成しているため、例えば画素電極9aの他に、上部電極及び下部電極を設けて蓄積容量を形成する場合と比較して、装置構成を単純化させることが可能である。更に、容量電極71は、画素電極9aより下層側に設けられているため、画素電極9aと容量電極71の下層側(例えば、データ線6aなど)との電気的或いは電磁気的なカップリングを防止するシールド層として機能することもできる。よって、画素電極9aにおける電位変動等が生じる可能性を低減することも可能となる。   As described above, by forming the storage capacitor 70, the potential holding characteristic of the pixel electrode 9a is improved, and it is possible to improve display characteristics such as improvement of contrast and reduction of flicker. In addition, since the storage capacitor 70 is formed by the pixel electrode 9a and the capacitor electrode 71, the device configuration is compared with a case where, for example, an upper electrode and a lower electrode are provided in addition to the pixel electrode 9a to form a storage capacitor. Can be simplified. Furthermore, since the capacitor electrode 71 is provided on the lower layer side than the pixel electrode 9a, electrical or electromagnetic coupling between the pixel electrode 9a and the lower layer side (for example, the data line 6a) of the capacitor electrode 71 is prevented. It can also function as a shield layer. Therefore, it is possible to reduce the possibility of potential fluctuations or the like in the pixel electrode 9a.

以上に説明した画素部の構成は、図4に示すように、各画素部に共通である。画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されている。   The configuration of the pixel portion described above is common to each pixel portion as shown in FIG. Such pixel portions are periodically formed in the image display area 10a (see FIG. 1).

次に、上述したコンデンサ600、トランジスタ500及び電源端子102cの具体的な構成について、図3から図5に加えて図6を参照して説明する。   Next, specific configurations of the capacitor 600, the transistor 500, and the power supply terminal 102c described above will be described with reference to FIG. 6 in addition to FIGS.

図6は、データ線に電気的に接続されたコンデンサと電源端子との接続に係る構成を示す断面図である。尚、図6では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また図6では、電源端子102cからトランジスタ500及び共通電位線91を介して複数のコンデンサ600のうちの一つのコンデンサ600までに至る経路における断面を概念的に示している。   FIG. 6 is a cross-sectional view showing a configuration relating to the connection between the capacitor electrically connected to the data line and the power supply terminal. In FIG. 6, the scales of the layers and members are different from each other in order to make the layers and members recognizable on the drawing. 6 conceptually shows a cross section along a path from the power supply terminal 102c to one capacitor 600 of the plurality of capacitors 600 through the transistor 500 and the common potential line 91.

図6において、コンデンサ600は、固定電位側電極610及び画素電位側電極620を備え、これら一対の電極の間に容量絶縁膜75を挟持して構成されている。   In FIG. 6, a capacitor 600 includes a fixed potential side electrode 610 and a pixel potential side electrode 620, and a capacitor insulating film 75 is sandwiched between the pair of electrodes.

固定電位側電極610は、本発明に係る「導電部」の一例であり、図5を参照して上述した画素電極9aと同一膜(即ち、容量絶縁膜75上に配置されたITO膜)から形成されている。固定電位側電極610は、所定の平面形状を有するように形成されている。固定電位側電極610は、容量絶縁膜75及び第2層間絶縁膜42を貫通して開孔されたコンタクトホール89を介して共通電位線91と互いに電気的に接続されている。このため、固定電位側電極610は、液晶装置の駆動時には、共通電位LCCOMに維持される。   The fixed potential side electrode 610 is an example of the “conductive portion” according to the present invention, and is formed from the same film as the pixel electrode 9a described above with reference to FIG. 5 (that is, an ITO film disposed on the capacitor insulating film 75). Is formed. The fixed potential side electrode 610 is formed to have a predetermined planar shape. The fixed potential side electrode 610 is electrically connected to the common potential line 91 through a contact hole 89 opened through the capacitor insulating film 75 and the second interlayer insulating film 42. For this reason, the fixed potential side electrode 610 is maintained at the common potential LCCOM when the liquid crystal device is driven.

画素電位側電極620は、容量絶縁膜75を介して固定電位側電極610と対向するように形成されている。即ち、画素電位側電極620は、図5を参照して上述した容量電極71と同一膜(即ち、第2絶縁膜42上に配置された例えばITO膜等の透明導電膜)から形成されている。画素電位側電極620は、第2層間絶縁膜42に開孔されたコンタクトホール88を介してデータ線6aと互いに電気的に接続されている。   The pixel potential side electrode 620 is formed to face the fixed potential side electrode 610 with the capacitor insulating film 75 interposed therebetween. That is, the pixel potential side electrode 620 is formed of the same film as the capacitor electrode 71 described above with reference to FIG. 5 (that is, a transparent conductive film such as an ITO film disposed on the second insulating film 42). . The pixel potential side electrode 620 is electrically connected to the data line 6 a through a contact hole 88 opened in the second interlayer insulating film 42.

このように、本実施形態では特に、コンデンサ600は、画素電極9aと同一膜から形成された固定電位側電極610と、容量電極71と同一膜から形成された画素電位側電極620と、これら一対の電極間に挟持される容量絶縁膜75とから構成されている。言い換えれば、コンデンサ600と蓄積容量70(図5参照)は、製造工程段階では、同一機会に形成されるものである。よって、このようにコンデンサ600と蓄積容量70とを、同一機会に製造することから、これらそれぞれを別々に製造する場合と比較して、製造工程の長期化及び複雑高度化等を防止することが可能となる。   Thus, in the present embodiment, in particular, the capacitor 600 includes the fixed potential side electrode 610 formed of the same film as the pixel electrode 9a, the pixel potential side electrode 620 formed of the same film as the capacitor electrode 71, and a pair of these. The capacitor insulating film 75 is sandwiched between the electrodes. In other words, the capacitor 600 and the storage capacitor 70 (see FIG. 5) are formed at the same opportunity in the manufacturing process stage. Therefore, since the capacitor 600 and the storage capacitor 70 are manufactured on the same occasion as described above, it is possible to prevent the manufacturing process from being prolonged and complicated and advanced as compared with the case where each of them is manufactured separately. It becomes possible.

更に、本実施形態では、固定電位側電極610は、画素電位側電極620よりも上層側に設けられているため、TFTアレイ基板10の最表面側から電磁気的な悪影響が画素電位側電極620に及んでしまう(言い換えれば、画素電位側電極620の電位に電磁気的なノイズが発生してしまう)のを防止するシールド層として機能することができる。   Furthermore, in the present embodiment, the fixed potential side electrode 610 is provided on the upper layer side of the pixel potential side electrode 620, so that an electromagnetic adverse effect is exerted on the pixel potential side electrode 620 from the outermost surface side of the TFT array substrate 10. It can function as a shield layer that prevents it from reaching (in other words, electromagnetic noise is generated in the potential of the pixel potential side electrode 620).

図6において、電源端子102cは、データ線6aと同一膜から形成されている。即ち、電源端子102cは、データ線6aと同様に、下層に導電性のポリシリコンからなる層、上層にアルミニウムを含む層の二層構造を有する膜として形成されている。電源端子102cは、その一部が容量絶縁膜75及び第2層間絶縁膜42に開口された開口部810から露出するように形成されている。開口部810は、容量絶縁膜75及び第2層間絶縁膜41における所定の領域に対してウェットエッチングを施すことにより形成される。   In FIG. 6, the power supply terminal 102c is formed of the same film as the data line 6a. That is, similarly to the data line 6a, the power supply terminal 102c is formed as a film having a two-layer structure of a layer made of conductive polysilicon in the lower layer and a layer containing aluminum in the upper layer. The power supply terminal 102 c is formed so that a part thereof is exposed from the opening 810 opened in the capacitor insulating film 75 and the second interlayer insulating film 42. The opening 810 is formed by performing wet etching on a predetermined region in the capacitor insulating film 75 and the second interlayer insulating film 41.

尚、電源端子102cは、複数の外部回路接続端子102(図1参照)のうちの一つの端子として形成されている。   The power supply terminal 102c is formed as one of the plurality of external circuit connection terminals 102 (see FIG. 1).

本実施形態に係る液晶装置の駆動時には、外部に設けられた電源回路が、電源端子102cのうち開口部810から露出された部分に電気的に接続されることで、該電源回路から共通電位LCCOM(図3参照)が電源端子102c(及び、該電源端子102cを介してトランジスタ500、更には、共通電位線91)に供給される。   When the liquid crystal device according to the present embodiment is driven, a power circuit provided outside is electrically connected to a portion of the power terminal 102c exposed from the opening 810, so that the common potential LCCOM is connected to the power circuit. (See FIG. 3) is supplied to the power supply terminal 102c (and the transistor 500 and further the common potential line 91 through the power supply terminal 102c).

図6において、トランジスタ500は、半導体層510及びゲート電極520を有している。尚、半導体層510は、本発明に係る「第1半導体層」の一例である。   In FIG. 6, the transistor 500 includes a semiconductor layer 510 and a gate electrode 520. The semiconductor layer 510 is an example of the “first semiconductor layer” according to the present invention.

半導体層510は、図5を参照して上述した半導体層1aと同一膜(即ち、下地絶縁膜12上に配置されたポリシリコン膜)から形成されており、チャネル領域511、高濃度ソース領域513、高濃度ドレイン領域514、低濃度ソース領域515及び低濃度ドレイン領域516からなる。即ち、トランジスタ500は、画素スイッチング用のTFT30と同様に、LDD構造を有している。高濃度ソース領域513は、第1層間絶縁膜41に開孔されたコンタクトホール86を介して電源端子102cと互いに電気的に接続されている。高濃度ドレイン領域514は、第1層間絶縁膜41に開孔されたコンタクトホール87を介して共通電位線91に電気的に接続されている。共通電位線91は、コンタクトホール89を介してコンデンサ600の固定電位側電極610に電気的に接続されている。即ち、高濃度ドレイン領域514は、コンタクトホール87、共通電位線91及びコンタクトホール89を介して、固定電位側電極610に電気的に接続されている。   The semiconductor layer 510 is formed of the same film as the semiconductor layer 1a described above with reference to FIG. 5 (that is, a polysilicon film disposed on the base insulating film 12), and includes a channel region 511 and a high concentration source region 513. , A high concentration drain region 514, a low concentration source region 515, and a low concentration drain region 516. That is, the transistor 500 has an LDD structure like the pixel switching TFT 30. The high concentration source region 513 is electrically connected to the power supply terminal 102 c through a contact hole 86 opened in the first interlayer insulating film 41. The high concentration drain region 514 is electrically connected to the common potential line 91 through a contact hole 87 formed in the first interlayer insulating film 41. The common potential line 91 is electrically connected to the fixed potential side electrode 610 of the capacitor 600 through the contact hole 89. In other words, the high concentration drain region 514 is electrically connected to the fixed potential side electrode 610 through the contact hole 87, the common potential line 91, and the contact hole 89.

高濃度ソース領域513及び高濃度ドレイン領域514は、チャネル領域511に対して反対側に形成されている。低濃度ソース領域515は、チャネル領域511及び高濃度ソース領域513間に形成されている。低濃度ドレイン領域516は、チャネル領域511及び高濃度ドレイン領域514間に形成されている。高濃度ソース領域513、高濃度ドレイン領域514、低濃度ソース領域515及び低濃度ドレイン領域516は、不純物打ち込みによって半導体層510に不純物を打ち込んでなる不純物領域である。低濃度ソース領域515及び低濃度ドレイン領域516はそれぞれ、高濃度ソース領域513及び高濃度ドレイン領域514よりも不純物の少ない低濃度な不純物領域として形成されている。尚、トランジスタ500は、低濃度ソース領域515及び低濃度ドレイン領域516に不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。   The high concentration source region 513 and the high concentration drain region 514 are formed on the opposite side to the channel region 511. The low concentration source region 515 is formed between the channel region 511 and the high concentration source region 513. The low concentration drain region 516 is formed between the channel region 511 and the high concentration drain region 514. The high concentration source region 513, the high concentration drain region 514, the low concentration source region 515, and the low concentration drain region 516 are impurity regions formed by implanting impurities into the semiconductor layer 510 by impurity implantation. The low-concentration source region 515 and the low-concentration drain region 516 are formed as low-concentration impurity regions with fewer impurities than the high-concentration source region 513 and the high-concentration drain region 514, respectively. Note that the transistor 500 may have an offset structure in which impurities are not implanted into the low-concentration source region 515 and the low-concentration drain region 516, or impurities are implanted at a high concentration using the gate electrode as a mask. It may be a self-aligned type that forms a concentration drain region.

本実施形態では、高濃度ソース領域513、高濃度ドレイン領域514、低濃度ソース領域515及び低濃度ドレイン領域516には、例えばリン(P)イオン等のN型の不純物イオンがドープされており、トランジスタ500は、Nチャネル型のTFTとして形成されている。   In this embodiment, the high-concentration source region 513, the high-concentration drain region 514, the low-concentration source region 515, and the low-concentration drain region 516 are doped with N-type impurity ions such as phosphorus (P) ions, The transistor 500 is formed as an N-channel TFT.

ゲート電極520は、図5を参照して上述したゲート電極3aと同一膜(言い換えれば、データ線6aと同一膜)から形成されている。即ち、ゲート電極520は、下層に導電性のポリシリコンからなる層、上層にアルミニウムを含む層の二層構造を有する膜として形成されている。ゲート電極520は、半導体層510よりも第1層間絶縁膜41を介して上層側に配置され、チャネル領域520に対向するように形成されている。第1層間絶縁膜41のうちTFTアレイ基板10上の積層構造におけるチャネル領域511とゲート電極520との間に形成された部分が、ゲート電極520及びチャネル領域511間を絶縁するゲート絶縁膜として機能する。   The gate electrode 520 is formed of the same film as the gate electrode 3a described above with reference to FIG. 5 (in other words, the same film as the data line 6a). That is, the gate electrode 520 is formed as a film having a two-layer structure in which a lower layer is made of conductive polysilicon and an upper layer is a layer containing aluminum. The gate electrode 520 is disposed on the upper layer side of the semiconductor layer 510 with the first interlayer insulating film 41 interposed therebetween, and is formed to face the channel region 520. A portion of the first interlayer insulating film 41 formed between the channel region 511 and the gate electrode 520 in the stacked structure on the TFT array substrate 10 functions as a gate insulating film that insulates between the gate electrode 520 and the channel region 511. To do.

尚、ゲート電極520は、図3を参照して上述した電源電位線95に電気的に接続されており、液晶装置の動作時には、高電位側電源電位VDDが供給されるように構成されている。   Note that the gate electrode 520 is electrically connected to the power supply potential line 95 described above with reference to FIG. 3, and is configured to be supplied with the high potential power supply potential VDD during the operation of the liquid crystal device. .

このように、本実施形態では特に、トランジスタ500は、TFT30を構成する半導体層1aと同一膜から形成された半導体層510と、TFT30を構成するゲート電極3aと同一膜から形成されたゲート電極520と、半導体層510及びゲート電極520間にゲート絶縁膜として配置される第1層間絶縁膜41の一部とから構成されている。よって、トランジスタ500とTFT30とを、製造工程における同一機会に製造することができる。従って、これらそれぞれを別々に製造する場合と比較して、製造工程の長期化及び複雑高度化等を防止することが可能となる。   Thus, in this embodiment, in particular, the transistor 500 includes the semiconductor layer 510 formed from the same film as the semiconductor layer 1a constituting the TFT 30, and the gate electrode 520 formed from the same film as the gate electrode 3a constituting the TFT 30. And a part of the first interlayer insulating film 41 disposed as a gate insulating film between the semiconductor layer 510 and the gate electrode 520. Therefore, the transistor 500 and the TFT 30 can be manufactured at the same opportunity in the manufacturing process. Accordingly, it is possible to prevent the manufacturing process from being prolonged and complicated and advanced, as compared with the case where each of them is manufactured separately.

図6において、共通電位線91は、データ線と同一膜から形成されている。即ち、共通電位線91は、下層に導電性のポリシリコンからなる層、上層にアルミニウムを含む層の二層構造を有する膜として形成されている。共通電位線91は、図3に示すように、TFTアレイ基板10上の周辺領域において、トランジスタ500からコンデンサ600へ至るように引き回されている。共通電位線91は、コンタクトホール87を介してトランジスタ500の高濃度ドレイン領域514に電気的に接続されると共に、コンタクトホール89を介してトランジスタ600の固定電位側電極610に電気的に接続されている。   In FIG. 6, the common potential line 91 is formed of the same film as the data line. That is, the common potential line 91 is formed as a film having a two-layer structure of a layer made of conductive polysilicon in the lower layer and a layer containing aluminum in the upper layer. As shown in FIG. 3, the common potential line 91 is routed from the transistor 500 to the capacitor 600 in the peripheral region on the TFT array substrate 10. The common potential line 91 is electrically connected to the high concentration drain region 514 of the transistor 500 through the contact hole 87 and electrically connected to the fixed potential side electrode 610 of the transistor 600 through the contact hole 89. Yes.

図3及び図6において、本実施形態では特に、上述したように、ソース(即ち、高濃度ソース領域513)が電源端子102cに電気的に接続されると共にドレイン(即ち、高濃度ドレイン領域514)が固定電位側電極610に電気的に接続されたトランジスタ500を備えている。言い換えれば、アルミニウムを含む膜からなる電源端子102cとITO膜からなる固定電位側電極610との間の電気的な接続をスイッチング制御することが可能なトランジスタ500を有している。よって、製造プロセスにおいて、オフ状態とされたトランジスタ500によって電源端子102c及び固定電位側電極610間を電気的に遮断すると共に、駆動時において、オン状態とされたトランジスタ500によって、電源端子102c及び固定電位側電極610間を電気的に接続することが可能となる。言い換えれば、本実施形態では、製造プロセスにおいては、ゲート電極520に電源電位VDDが供給されないことでトランジスタ500はオフ状態となり、その結果、電源端子102c及び固定電位側電極610間は絶縁され、駆動時においては、ゲート電極520に電源電位VDDが供給されることでトランジスタ500はオン状態となり、その結果、電源端子102c及び固定電位側電極610間は電気的に接続される。   3 and 6, in the present embodiment, as described above, the source (ie, the high concentration source region 513) is electrically connected to the power supply terminal 102c and the drain (ie, the high concentration drain region 514). Includes a transistor 500 electrically connected to the fixed potential side electrode 610. In other words, the transistor 500 is capable of switching control of electrical connection between the power supply terminal 102c made of a film containing aluminum and the fixed potential side electrode 610 made of an ITO film. Therefore, in the manufacturing process, the power supply terminal 102c and the fixed potential side electrode 610 are electrically disconnected by the transistor 500 that is turned off, and the power supply terminal 102c and the fixed voltage are fixed by the transistor 500 that is turned on during driving. The potential side electrodes 610 can be electrically connected. In other words, in this embodiment, in the manufacturing process, the power source potential VDD is not supplied to the gate electrode 520, so that the transistor 500 is turned off. As a result, the power source terminal 102c and the fixed potential side electrode 610 are insulated and driven. In some cases, the power supply potential VDD is supplied to the gate electrode 520, whereby the transistor 500 is turned on. As a result, the power supply terminal 102c and the fixed potential side electrode 610 are electrically connected.

従って、製造プロセスにおいて、ITO膜からなる固定電位側電極610とアルミニウムを含む膜からなる電源端子102cとが互いに電気的に接続された状態で、ウェット処理工程(例えば、開口部810を開口するためのウェットエッチングを行う工程或いは画素電極9a及び固定電位側電極610をパターニングする工程など)において用いられるエッチング液やレジスト剥離液等の処理液に電源端子102c及び固定電位側電極610が同時に曝されることを防止できる。これにより、電源端子102c及び固定電位側電極610が電気的に接続された状態で電源端子102c及び固定電位側電極610が同時に処理液に曝されることによって発生し得る電蝕の発生を防止できる。言い換えれば、本実施形態に係る液晶装置によれば、ウェット処理工程において、アルミニウムを含む膜からなる電源端子102cとITO膜からなる固定電位側電極610とは、オフ状態とされたトランジスタ500によって互いに絶縁されるので、電源端子102c及び固定電位側電極610が同時にエッチング液やレジスト剥離液等の処理液に曝されても電蝕は殆ど或いは好ましくは全く発生しない。   Accordingly, in the manufacturing process, in the state where the fixed potential side electrode 610 made of the ITO film and the power supply terminal 102c made of the film containing aluminum are electrically connected to each other, the wet processing step (for example, for opening the opening 810). The power supply terminal 102c and the fixed potential side electrode 610 are simultaneously exposed to a processing solution such as an etching solution or a resist stripping solution used in a wet etching process or a patterning process of the pixel electrode 9a and the fixed potential side electrode 610). Can be prevented. Accordingly, it is possible to prevent the occurrence of galvanic corrosion that may occur when the power supply terminal 102c and the fixed potential side electrode 610 are simultaneously exposed to the processing liquid in a state where the power supply terminal 102c and the fixed potential side electrode 610 are electrically connected. . In other words, according to the liquid crystal device according to the present embodiment, in the wet processing step, the power supply terminal 102c made of a film containing aluminum and the fixed potential side electrode 610 made of an ITO film are mutually connected by the transistor 500 turned off. Since they are insulated, little or preferably no electrical corrosion occurs even when the power terminal 102c and the fixed potential side electrode 610 are simultaneously exposed to a processing solution such as an etching solution or a resist stripping solution.

以上説明したように、本実施形態に係る液晶装置によれば、ウェット処理工程における電蝕の発生を防止でき、高品質な表示を行うことが可能となる。   As described above, according to the liquid crystal device according to the present embodiment, it is possible to prevent the occurrence of electrolytic corrosion in the wet treatment process and to perform high-quality display.

尚、本実施形態では、共通電位LCCOMを、高電位側電源電位VDD及び低電位側電源電位VSSの中間の中間電位を有するように構成したが、例えば、共通電位LCCOMを、高電位側電源電位VDD及び低電位側電源電位VSSのいずれかと等しい電位を有するように構成してもよい。共通電位LCCOMが高電位側電源電位VDDと等しい電位を有する場合には、上述した本実施形態とは異なり、トランジスタ500をPチャネル型のトランジスタとして形成すると共に、トランジスタ500のゲートに低電位側電源電位VSSが供給されるように構成するとよい。また、共通電位LCCOMが低電位側電源電位VSSと等しい電位を有する場合には、上述した本実施形態にと同様に、トランジスタ500をNチャネル型のトランジスタとして形成すると共に、トランジスタ500のゲートには、高電位側電源電位VDDが供給されるように構成するとよい。いずれの場合にも、トランジスタ500によって、製造プロセスにおいて、電源端子102c及び固定電位側電極610間を確実に電気的に遮断することができると共に、駆動時において、電源端子102c及び固定電位側電極610間を確実に電気的に接続することができる。   In the present embodiment, the common potential LCCOM is configured to have an intermediate potential between the high potential side power supply potential VDD and the low potential side power supply potential VSS. However, for example, the common potential LCCOM is changed to the high potential side power supply potential VSS. You may comprise so that it may have a potential equal to either VDD or the low potential side power supply potential VSS. When the common potential LCCOM has a potential equal to the high-potential power supply potential VDD, unlike the above-described embodiment, the transistor 500 is formed as a P-channel transistor, and the low-potential power supply is connected to the gate of the transistor 500. It is preferable that the potential VSS be supplied. When the common potential LCCOM has the same potential as the low potential side power supply potential VSS, the transistor 500 is formed as an N-channel transistor as in the above-described embodiment, and the transistor 500 has a gate at the gate. The high potential side power supply potential VDD may be supplied. In any case, the transistor 500 can surely electrically disconnect between the power supply terminal 102c and the fixed potential side electrode 610 in the manufacturing process, and can also be reliably connected to the power supply terminal 102c and the fixed potential side electrode 610 during driving. It is possible to securely connect the gaps.

<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described.

図7は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。   FIG. 7 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図7に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。   As shown in FIG. 7, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   In addition, since light corresponding to each primary color of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図7を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 7, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification. In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

第1実施形態に係る液晶装置の全体構成を示す平面図である。It is a top view which shows the whole structure of the liquid crystal device which concerns on 1st Embodiment. 図1のH−H’断面図である。It is H-H 'sectional drawing of FIG. 第1実施形態に係る液晶装置の電気的な構成を示すブロック図である。1 is a block diagram illustrating an electrical configuration of a liquid crystal device according to a first embodiment. 第1実施形態に係る液晶装置の画素部の平面図である。It is a top view of the pixel part of the liquid crystal device concerning a 1st embodiment. 図4のA−A’断面図である。FIG. 5 is a cross-sectional view taken along the line A-A ′ of FIG. 4. データ線に電気的に接続されたコンデンサと電源端子との接続に係る構成を示す断面図である。It is sectional drawing which shows the structure which concerns on the connection of the capacitor | condenser electrically connected to the data line, and a power supply terminal. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

1a…半導体層、1a’…チャネル領域、1b…データ線側LDD領域、1c…画素電極側LDD領域、1d…データ線側ソースドレイン領域、1e…画素電極側ソースドレイン領域、3a…ゲート電極、6a…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、11…走査線、12…下地絶縁膜、30…TFT、71…容量電極、60…中継電極、75…容量絶縁膜、91…共通電位線、95…電源電位線、102…外部回路接続端子、102c…電源端子、171…画像信号線、500…トランジスタ、510…半導体層、511…チャネル領域、513…高濃度ソース領域、514…高濃度ドレイン領域、515…低濃度ソース領域、516…低濃度ドレイン領域、520…ゲート電極、600…コンデンサ、610…固定電位側電極、620…画素電位側電極、810…開口部   DESCRIPTION OF SYMBOLS 1a ... Semiconductor layer, 1a '... Channel region, 1b ... Data line side LDD region, 1c ... Pixel electrode side LDD region, 1d ... Data line side source / drain region, 1e ... Pixel electrode side source / drain region, 3a ... Gate electrode, 6a ... Data line, 9a ... Pixel electrode, 10 ... TFT array substrate, 10a ... Image display area, 11 ... Scanning line, 12 ... Base insulating film, 30 ... TFT, 71 ... Capacitance electrode, 60 ... Relay electrode, 75 ... Capacitance Insulating film, 91 ... Common potential line, 95 ... Power supply potential line, 102 ... External circuit connection terminal, 102c ... Power supply terminal, 171 ... Image signal line, 500 ... Transistor, 510 ... Semiconductor layer, 511 ... Channel region, 513 ... High Concentration source region, 514 ... High concentration drain region, 515 ... Low concentration source region, 516 ... Low concentration drain region, 520 ... Gate electrode, 600 ... Condensate , 610 ... fixed-potential-side electrode, 620 ... pixel-potential-side electrode, 810 ... opening

Claims (6)

複数の画素電極と、
該複数の画素電極に電気的に接続された一の配線、電極又は電子素子の少なくとも一部を構成すると共に、該複数の画素電極と同一膜からなる導電部と、
前記複数の画素電極が配列された画素領域の周辺に位置する周辺領域に、前記画素電極よりも絶縁膜を介して下層側に設けられると共に、該絶縁膜に開口された開口部から少なくとも一部が露出する端子と、
該端子にソースが電気的に接続されると共に前記導電部にドレインが電気的に接続された第1トランジスタと、
定電位を供給するための定電位線を備え、
前記第1トランジスタのゲートは、前記定電位線に電気的に接続されることを特徴とする電気光学装置。
A plurality of pixel electrodes;
Forming at least part of one wiring, electrode, or electronic element electrically connected to the plurality of pixel electrodes, and a conductive portion made of the same film as the plurality of pixel electrodes;
Provided in a peripheral region located around the pixel region in which the plurality of pixel electrodes are arranged on a lower layer side through an insulating film than the pixel electrode, and at least partly from an opening formed in the insulating film The exposed terminal,
A first transistor having a source electrically connected to the terminal and a drain electrically connected to the conductive portion;
A constant potential line for supplying a constant potential is provided.
The electro-optical device , wherein the gate of the first transistor is electrically connected to the constant potential line .
複数の画素電極と、
該複数の画素電極に電気的に接続された一の配線、電極又は電子素子の少なくとも一部を構成すると共に、該複数の画素電極と同一膜からなる導電部と、
前記複数の画素電極が配列された画素領域の周辺に位置する周辺領域に、前記画素電極よりも絶縁膜を介して下層側に設けられると共に、該絶縁膜に開口された開口部から少なくとも一部が露出する端子と、
該端子にソースが電気的に接続されると共に前記導電部にドレインが電気的に接続された第1トランジスタと、
前記画素領域に設けられ、前記画素電極に画像信号を供給するデータ線と、
前記導電部を一対の第1容量電極のうち一方の第1容量電極として含むと共に、前記データ線に電気的に接続された付加容量と、
を備えることを特徴とする電気光学装置。
A plurality of pixel electrodes;
Forming at least part of one wiring, electrode, or electronic element electrically connected to the plurality of pixel electrodes, and a conductive portion made of the same film as the plurality of pixel electrodes;
Provided in a peripheral region located around the pixel region in which the plurality of pixel electrodes are arranged on a lower layer side through an insulating film than the pixel electrode, and at least partly from an opening formed in the insulating film The exposed terminal,
A first transistor having a source electrically connected to the terminal and a drain electrically connected to the conductive portion;
A data line provided in the pixel region and supplying an image signal to the pixel electrode;
An additional capacitor that includes the conductive portion as one of the pair of first capacitor electrodes and is electrically connected to the data line;
You wherein electric optical device that comprises a.
前記画素電極の下層側に、前記画素電極に容量絶縁膜を介して対向するように設けられた第2容量電極を備え、
前記一対の第1容量電極のうち他方の第1容量電極と前記第2容量電極とは、互いに同一膜からなる
ことを特徴とする請求項に記載の電気光学装置。
A second capacitor electrode provided on the lower layer side of the pixel electrode so as to face the pixel electrode via a capacitor insulating film;
The electro-optical device according to claim 2 , wherein the other first capacitor electrode and the second capacitor electrode of the pair of first capacitor electrodes are made of the same film.
複数の画素電極と、
該複数の画素電極に電気的に接続された一の配線、電極又は電子素子の少なくとも一部を構成すると共に、該複数の画素電極と同一膜からなる導電部と、
前記複数の画素電極が配列された画素領域の周辺に位置する周辺領域に、前記画素電極よりも絶縁膜を介して下層側に設けられると共に、該絶縁膜に開口された開口部から少なくとも一部が露出する端子と、
該端子にソースが電気的に接続されると共に前記導電部にドレインが電気的に接続された第1トランジスタと、
前記画素電極に対応して設けられ、前記画素電極をスイッチング制御する第2トランジスタと、を備え、
前記第1トランジスタを構成する第1半導体層と前記第2トランジスタを構成する第2半導体層とは、互いに同一膜からなる
ことを特徴とする電気光学装置。
A plurality of pixel electrodes;
Forming at least part of one wiring, electrode, or electronic element electrically connected to the plurality of pixel electrodes, and a conductive portion made of the same film as the plurality of pixel electrodes;
Provided in a peripheral region located around the pixel region in which the plurality of pixel electrodes are arranged on a lower layer side through an insulating film than the pixel electrode, and at least partly from an opening formed in the insulating film The exposed terminal,
A first transistor having a source electrically connected to the terminal and a drain electrically connected to the conductive portion;
Provided corresponding to said pixel electrode, and a second transistor for controlling switching of the pixel electrode,
Wherein the first semiconductor layer and the second semiconductor layer constituting the second transistor constituting the first transistor, to that electric-optical device, comprising the same film from one another.
前記画素電極及び前記導電部の各々は、ITO膜からなり、
前記端子は、アルミニウムを含んでなる
ことを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
Each of the pixel electrode and the conductive portion is made of an ITO film,
The terminal is equipped with an electro-optic device according to any one of claims 1, characterized in that it comprises aluminum 4.
請求項1からのいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。 An electronic device characterized by being provided with the electro-optical device according to claim 1, any one of 5.
JP2007294342A 2007-11-13 2007-11-13 Electro-optical device and electronic apparatus Expired - Fee Related JP5119875B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007294342A JP5119875B2 (en) 2007-11-13 2007-11-13 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007294342A JP5119875B2 (en) 2007-11-13 2007-11-13 Electro-optical device and electronic apparatus

Publications (3)

Publication Number Publication Date
JP2009122258A JP2009122258A (en) 2009-06-04
JP2009122258A5 JP2009122258A5 (en) 2010-12-02
JP5119875B2 true JP5119875B2 (en) 2013-01-16

Family

ID=40814513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007294342A Expired - Fee Related JP5119875B2 (en) 2007-11-13 2007-11-13 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5119875B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5594084B2 (en) * 2010-11-19 2014-09-24 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3197942B2 (en) * 1992-05-25 2001-08-13 富士通株式会社 Method for manufacturing electronic device having transparent conductive film
JP2950061B2 (en) * 1992-11-13 1999-09-20 日本電気株式会社 Liquid crystal display device
FR2702286B1 (en) * 1993-03-04 1998-01-30 Samsung Electronics Co Ltd Liquid crystal display and method of making the same
JP4007779B2 (en) * 2001-08-29 2007-11-14 株式会社 日立ディスプレイズ Liquid crystal display
JP3979249B2 (en) * 2002-09-30 2007-09-19 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2007134730A (en) * 2006-12-01 2007-05-31 Semiconductor Energy Lab Co Ltd Display device

Also Published As

Publication number Publication date
JP2009122258A (en) 2009-06-04

Similar Documents

Publication Publication Date Title
JP4306737B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5724531B2 (en) Electro-optical device and electronic apparatus
JP2011186293A (en) Electrooptical device, electronic device and method of manufacturing electrooptical device
JP2009047967A (en) Electro-optical device and electronic apparatus
JP2008191517A (en) Electrooptical device, substrate for same, and electronic equipment
JP5018336B2 (en) Electro-optical device and electronic apparatus
JP4946203B2 (en) Electro-optical device and electronic apparatus including the same
JP5594084B2 (en) Electro-optical device and electronic apparatus
JP2009122256A (en) Electro-optical device and electronic equipment
JP2008111924A (en) Electro-optical device and electronic equipment provided therewith
JP2008003382A (en) Electro-optical device and electronic equipment
JP4385967B2 (en) Electro-optical device drive circuit, electro-optical device including the same, and electronic apparatus
JP2008026348A (en) Electro-optical device and electronic apparatus
JP5347412B2 (en) Electro-optical device and electronic apparatus
JP5055950B2 (en) Electro-optical device and electronic apparatus
JP3624703B2 (en) Electro-optical device and projection display device using the same
JP5119875B2 (en) Electro-optical device and electronic apparatus
JP4935326B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP2010210786A (en) Electrooptical device and electronic equipment
JP2009300477A (en) Electro-optical device and electronic apparatus
JP4945985B2 (en) Electro-optical device and electronic apparatus including the same
JP2012108299A (en) Electro-optical device and electronic apparatus
JP4882340B2 (en) Electro-optical device and electronic apparatus including the same
JP4967516B2 (en) Electro-optical device and electronic apparatus
JP5176852B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101006

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5119875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees