JP3858572B2 - Electro-optic device - Google Patents

Electro-optic device Download PDF

Info

Publication number
JP3858572B2
JP3858572B2 JP2000236195A JP2000236195A JP3858572B2 JP 3858572 B2 JP3858572 B2 JP 3858572B2 JP 2000236195 A JP2000236195 A JP 2000236195A JP 2000236195 A JP2000236195 A JP 2000236195A JP 3858572 B2 JP3858572 B2 JP 3858572B2
Authority
JP
Japan
Prior art keywords
signal line
line
electro
shield
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000236195A
Other languages
Japanese (ja)
Other versions
JP2002049052A (en
Inventor
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000236195A priority Critical patent/JP3858572B2/en
Publication of JP2002049052A publication Critical patent/JP2002049052A/en
Application granted granted Critical
Publication of JP3858572B2 publication Critical patent/JP3858572B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、液晶装置等の電気光学装置の技術分野に属し、特に、TFTアレイ基板上の周辺領域に設けられたデータ線駆動回路、サンプリング回路等の周辺回路により画像信号、クロック信号等に応じてデータ線を駆動する形式の電気光学装置の技術分野に属する。
【0002】
【背景技術】
TFT駆動によるアクティブマトリクス駆動方式の電気光学装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数の画素電極がTFTアレイ基板上に設けられている。そして、これらに加えて、データ線駆動回路、サンプリング回路、走査線駆動回路等の周辺回路、更にこのような周辺回路に接続された画像信号線や制御信号線(例えば、クロック信号線や波形選択信号線)などの信号線が、係るTFTアレイ基板上の周辺領域に設けられる場合がある。
【0003】
この場合、データ線駆動回路には、画像信号の供給タイミングの基準となる基準クロック(以下、X側基準クロックと称す)や所謂ゴーストの発生を防ぐための波形選択信号などの制御信号、表示すべき画像の内容に対応する画像信号、正や負の定電位電源等が、TFTアレイ基板に設けられた外部入力端子及び配線を介して夫々供給される。他方、走査線駆動回路には、走査信号の供給タイミングの基準となる基準クロック(以下、Y側基準クロックと称す)、正や負の定電位電源等が、やはりTFTアレイ基板に設けられた外部入力端子及び配線を介して供給される。そして例えば、走査線駆動回路により、Y側基準クロックに基づくタイミングで走査信号を走査線に線順次で供給する。これに対応してデータ線駆動回路が、入力された画像信号をサンプリングするサンプリング回路を、X側基準クロックに基づくタイミングで順次駆動して、サンプリング回路から画像信号がデータ線に供給される。これらの結果、走査線にゲート接続された各TFTは、走査信号の供給に応じて導通状態とされ、画像信号がデータ線及び当該TFTを介して画素電極に供給されて各画素における画像表示が行われる。
【0004】
近年特に、表示画像の高解像度化に伴って、非常に高い周波数のシリアルな画像信号が入力されるようになってきている。例えば、画像信号のドット周波数は、近時の高解像度のパソコン画面において使用されるXGA表示モードでは約65MHzであり、SXGA表示モードでは約135MHzであり、従来のVGA表示モードにおけるドット周波数(約30MHz)を遥かに上回る。これに対応すべく、特にデータ線駆動回路に供給されるX側基準クロックの周波数も非常に高くなる。更に、このように高い画像信号の周波数を、サンプリング回路でサンプリング可能な程度の周波数に落とすために、電気光学装置に入力される前段階で、高周波数のシリアルな画像信号を複数のパラレルな画像信号にシリアル−パラレル変換する処理が行われている。例えば、前述のVGA表示モードでは、6個程度のパラレルな画像信号への変換が行われており、XGA表示モードやSXGA表示モードでは、サンプリング回路の性能に応じて、例えば12個或いは24個程度のパラレルな画像信号への変換が必要となる。
【0005】
【発明が解決しようとする課題】
しかしながら、近年の表示画像の高品位化の要請の下では、このように基準クロックの周波数を高くすることによる、高周波のクロックノイズの発生が無視し得ないようになる。即ち、例えば従来の比較的周波数の低いX側基準クロックをデータ線駆動回路に供給してサンプリング回路を駆動する構成において、そのままクロック信号の周波数を上げたのでは、サンプリング回路に入力される画像信号中やサンプリング回路から出力される画像信号中に高周波のクロックノイズが発生して、データ線に供給すべき画像信号が変化してしまう。このように変化した画像信号の供給を受けたのでは、各画素電極により表示される画像もやはり変化してしまうという問題点がある。例えば、各画素において中間レベルの階調表示を行う時に、数mV〜数十mV程度の微少なノイズが画像信号中に飛び込んだだけでも、表示画像中に視認可能な程度のノイズとして現れてしまう。これは、最高又は最低の液晶駆動電圧(例えば、0〜5V間の電圧)に対応する白又は黒レベルの表示を行っている場合と比べて、中間レベルにおける液晶駆動電圧の変化に対する液晶の透過率の変化が急峻だからである。このように高精度の多階調表示を実現するためには、高周波のクロックノイズの問題は重大である。
【0006】
他方で、前述のようにシリアル−パラレル変換によるパラレルな画像信号の個数を増やすことによりサンプリング回路に供給される画像信号の周波数を下げることはできるが、電気光学装置の基板に設けねばならない画像信号入力用の外部入力端子の数や画像信号線の数は、このパラレルな画像信号の個数の増加に対応して増やさねばならない。従って、限られた基板上の周辺領域に多数の信号線を極めて近接配置せねばならず、結果として、近接配置された一の信号線(例えば、クロック信号線)をノイズ源として他の信号線(例えば、画像信号線)上の信号中に飛び込むノイズが増大してしまうという問題点が生ずる。しかも、シリアル−パラレル変換によるパラレルな画像信号の個数を増やす程、画素電極への書き込み能力不足に起因して発生するブロックゴースト(即ち、パラレルな画像信号が供給される複数のデータ線に対応する画素電極群を一纏めとして発生するブロック状のゴースト)が画像表示領域内に占める面積が増加する。この結果、ブロックゴーストが視覚上目立つようになるという深刻な問題も生じる。
【0007】
本発明は上述の問題点に鑑みなされたものであり、基板上の周辺領域に設けられた信号線上の信号におけるノイズが低減されており、高品位の画像表示が可能な電気光学装置を提供することを課題とする。
【0008】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に蓄積容量を付加するための第1導電膜からなる容量線と、該第1導電膜上に層間絶線膜を介して積層された第2導電膜からなるデータ線とを備え、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記データ線の駆動に係る回路を含む周辺回路と、該周辺回路に接続されており前記第1導電膜及び前記第2導電膜の一方からなる信号線と、該信号線を少なくとも一方向から電気遮蔽する前記第1導電膜及び前記第2導電膜の他方からなるシールドとを備える。
【0009】
本発明の電気光学装置によれば、画像表示領域では、容量線をなす第1導電膜上に、データ線をなす第2導電膜が層間絶線膜を介して積層されている。周辺領域では、これら第1導電膜及び第2導電膜の一方から、周辺回路に接続された信号線が形成されており、これら第1導電膜及び第2導電膜の他方から、信号線を少なくとも一方向(例えば、上方や下方)から電気遮蔽するシールドが形成されている。従って、容量線をなす第1導電膜を利用して周辺領域における信号線を形成しつつ、データ線をなす第2導電膜を利用して係る信号線を電気遮蔽することにより、信号線上の信号への電磁ノイズの飛び込みを効果的に低減でき、又は信号線からの電磁ノイズの発生を効果的に低減できる。或いは、信号線をなす第2導電膜を利用して周辺領域における信号線を形成しつつ、容量線をなす第1導電膜を利用して係る信号線を電気遮蔽することにより、信号線上の信号への電磁ノイズの飛び込みを効果的に低減でき、又は信号線からの電磁ノイズの発生を効果的に低減できる。しかも、いずれの場合にも、周辺領域に信号線やシールドを形成するために専用の膜を別途形成しないで済むので、装置構成及び製造工程を簡略化する上でも有利である。特に、画像品位の向上のために画素ピッチを微細化し駆動周波数を高めた場合に、一般にこのような信号線に係るノイズは相対的に増加する。従って、本発明のように周辺領域に配線された画像信号線、制御信号線等の信号線を電気遮蔽する構成は、画素ピッチを微細化し或いは駆動周波数を高める上で大変有利である。
【0010】
尚、本発明における周辺回路のうち「データ線の駆動に係る回路」とは、例えばデータ線を駆動するデータ線駆動回路の他、データ線駆動回路からのサンプリング回路駆動信号による制御を受けて複数のデータ線に画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路等を含む、データ線の駆動或いはデータ線への画像信号の供給に関連する回路を全て含む広い意味である。また、「周辺回路」とは、このようなデータ線の駆動に係る回路以外に、例えば走査線の駆動に係る回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等の周辺領域に作りこまれる任意の回路をいう。
【0011】
以上の結果、比較的簡単な装置構成により、画像信号等におけるノイズが低減されており、高品位の画像表示が可能な電気光学装置を実現できる。
【0012】
本発明の電気光学装置の一態様では、前記シールドは、前記第2導電膜からなり、前記第1導電膜からなる前記信号線を上方から電気遮蔽する。
【0013】
この態様によれば、第1導電膜からなる画像信号線等の信号線は、第2導電膜からなるシールドにより上方から電気遮蔽される。従って、各信号線の主に上方や側方に位置するノイズ源としての他の信号線や配線或いは回路や素子からの電磁ノイズの飛び込みを効果的に低減できる。
【0014】
この態様では、前記シールドは、前記信号線を上方から電気遮蔽する本線部と該本線部から延設されて少なくとも前記層間絶縁膜に掘られた溝内に埋め込まれる側壁部分を更に有し、前記本線部及び前記側壁部分により前記信号線の断面上で見て前記信号線を三方から電気遮蔽するように構成してもよい。
【0015】
このように構成すれば、第1導電膜からなる画像信号線等の信号線は、第2導電膜からなるシールドにより上方及び側方の三方から電気遮蔽される。従って、各信号線の主に上方や側方に位置するノイズ源としての他の信号線や配線或いは回路や素子からの電磁ノイズの飛び込みを一層効果的に低減できる。
【0016】
この場合更に、前記シールドは、前記信号線の下方に他の層間絶線膜を介して積層された他の導電膜からなる底壁部分を更に有し、前記本線部、前記側壁部分及び前記底壁部分により前記信号線を前記信号線の断面上で見て四方から電気遮蔽するように構成してもよい。
【0017】
このように構成すれば、第1導電膜からなる画像信号線等の信号線は、第2導電膜及び他の導電膜からなるシールドにより上方、側方及び下方の四方から電気遮蔽される。従って、各信号線の四方に位置するノイズ源としての他の信号線や配線或いは回路や素子からの電磁ノイズの飛び込みを非常に効果的に低減できる。
【0018】
本発明の電気光学装置の他の態様では、前記シールドは、前記第1導電膜からなり、前記第2導電膜からなる前記信号線を下方から電気遮蔽する。
【0019】
この態様によれば、第2導電膜からなる画像信号線等の信号線は、第1導電膜からなるシールドにより下方から電気遮蔽される。従って、各信号線の主に下方や側方に位置するノイズ源としての他の信号線や配線或いは回路や素子からの電磁ノイズの飛び込みを効果的に低減できる。
【0020】
本発明の電気光学装置の他の態様では、前記信号線は、画像信号を供給する画像信号線を含む。
【0021】
この態様によれば、周辺領域において、画像信号線は電気遮蔽されているので、ノイズ源としての他の信号線や配線或いは回路や素子からの画像信号線上の画像信号への電磁ノイズの飛び込みを効果的に低減できる。従って、最終的に高いS/Nを持つ画像信号に基づいて、画像表示領域において高品位の画像表示を行うことが可能となる。
【0022】
本発明の電気光学装置の他の態様では、前記周辺回路は、画像信号をサンプリングするサンプリング回路を含み、前記信号線は、前記画像信号を供給する画像信号線と前記サンプリング回路とを中継接続する中継配線を含む。
【0023】
この態様によれば、周辺領域において、中継配線はシールドされているので、ノイズ源としての他の信号線や配線或いは回路や素子からの中継配線上の画像信号への電磁ノイズの飛び込みを効果的に低減できる。従って、最終的に高いS/Nを持つ画像信号に基づいて、画像表示領域において高品位の画像表示を行うことが可能となる。特に、対向基板に設けられる対向電極に対向する中継配線部分については、当該中継配線部分と対向電極との寄生容量を低減する観点から、両者間に配置される上方シールドにより電気遮蔽すると効果的である。
【0024】
本発明の電気光学装置の他の態様では、前記周辺回路は、画像信号をサンプリングするサンプリング回路を含み、前記信号線は、前記サンプリング回路のゲート信号線を含む。
【0025】
この態様によれば、周辺領域において、サンプリング回路のゲート信号線はシールドされているので、ノイズ源としての他の信号線や配線或いは回路や素子からのゲート信号線上の制御信号(例えば、データ線駆動回路から出力されるサンプリング回路駆動信号)への電磁ノイズの飛び込みを効果的に低減できる。従って、最終的にサンプリング回路における高精度のサンプリング動作により、画像表示領域において高品位の画像表示を行うことが可能となる。特に、対向基板に設けられる対向電極に対向するゲート信号線部分については、当該ゲート信号線部分と対向電極との寄生容量を低減する観点から、両者間に配置される上方シールドにより電気遮蔽すると効果的である。
【0026】
本発明の電気光学装置の他の態様では、前記信号線は、クロック信号及び波形選択信号のうち少なくとも一方を含む制御信号を供給する制御信号線を含む。
【0027】
この態様によれば、周辺領域において、制御信号線は電気遮蔽されているので、ノイズ源としての他の信号線や配線或いは回路や素子からの制御信号線上の制御信号への電磁ノイズの飛び込みを効果的に低減できる。更に、一般に高周波数や高電位である制御信号は画像信号に対するノイズ源となり易い。従って、このように制御信号線を電気遮蔽することにより、ノイズ源としての当該制御信号線からの、他の信号線たる画像信号線等に供給される画像信号等への電磁ノイズの飛び込みを効果的に低減できる。よって、最終的に高いS/Nを持つ制御信号や画像信号等に基づいて、画像表示領域において高品位の画像表示を行うことが可能となる。
【0028】
尚、以上説明した本発明の電気光学装置(各実施形態を含む)では、シールドは、好ましくは接地電位や他の定電位に固定される。
【0029】
本発明の電気光学装置の他の態様では、前記信号線は、画像信号を供給する画像信号線とクロック信号及び波形選択信号のうち少なくとも一方を含む制御信号を供給する制御信号線とを含み、前記シールドは、前記画像信号線を電気遮蔽する第1部分と、前記制御信号線を電気遮蔽する第2部分とを含み、前記第1部分は第1定電位に固定され且つ前記第2部分は前記第1定電位とは異なる第2定電位に固定される。
【0030】
この態様によれば、周辺領域において、画像信号線はシールドの第1部分により電気遮蔽されており、制御信号線はシールドの第2部分により電気遮蔽されているので、ノイズ源としての他の信号線や配線或いは回路や素子からの、画像信号線上の画像信号及び制御信号線上の制御信号への電磁ノイズの飛び込みを夫々効果的に低減できる。そして特に、シールドの第1部分と第2部分とは、相異なる定電位に固定されているので、同一の定電位配線を介して両信号線間でそれらの電位変動が相互に影響を及ぼす事態を未然防止できる。従って、最終的に高いS/Nを持つ画像信号や制御信号等に基づいて、画像表示領域において高品位の画像表示を行うことが可能となる。
【0031】
本発明の電気光学装置の他の態様では、前記シールドは、1本の信号線毎に分断されている。
【0032】
この態様によれば、信号線は、1本毎に別個に電気遮蔽されているので、各信号線を他の全ての信号線から電気遮蔽できる。即ち、複数の信号線相互間の電磁波による悪影響を極力低減できる。
【0033】
本発明の電気光学装置の他の態様では、前記シールドは、複数の信号線毎に分断されている。
【0034】
この態様によれば、信号線は、複数の信号線毎に別個に電気遮蔽されているので、1本の信号線毎にシールドを設ける場合と比較して、容易にシールドを形成できる。この際、例えば複数の画素信号線など、相互に電磁波が及ぼす影響が基本的に小さい複数の信号線を同一シールドにより纏めて電気遮蔽するようにし、他方で、例えば画像信号線とクロック信号線など、相互に電磁波が及ぼす影響が基本的に大きい信号線を相互に別個のシールドにより電気遮蔽するようにすれば、このように複数の信号線を纏めて電気遮蔽する際の不利益(即ち、同一シールドで電気遮蔽される複数の信号線相互間におけるノイズの飛び込み)を抑えることができる。
【0035】
本発明の電気光学装置の他の態様では、前記第1導電膜及び前記第2導電膜のうち少なくとも一方は、金属を含有する膜から形成される。
【0036】
この態様によれば、例えば、Al(アルミニウム)膜、Cr(クロム)等の金属を含有する膜から第1導電膜や第2導電膜を形成することにより、これらの導電膜の低抵抗化を容易に図ることができる。
【0037】
本発明の電気光学装置の他の態様では、前記画像表示領域に、前記基板上において前記第1導電膜よりも下方に積層された第3導電膜からなる走査線を更に備え、前記周辺領域に、前記信号線を下方から電気遮蔽する前記第3導電膜からなる他のシールドを更に備える。
【0038】
この態様によれば、画像表示領域では、走査線をなす第3導電膜が、容量線をなす第1導電膜よりも下方に積層されている。周辺領域では、この第3導電膜から、信号線を下方から電気遮蔽する他のシールドが形成されている。従って、第1導電膜及び第2導電膜の一方からなる画像信号線等の信号線は、第1導電膜及び第2導電膜の他方からなるシールドと、第3導電膜からなるシールドとにより上下から或いは下方から冗長的に電気遮蔽される。従って、ノイズ源としての他の信号線や配線或いは回路や素子からの電磁ノイズの飛び込みを一層効果的に低減できる。尚、画像表示領域では、走査線及びデータ線によるアクティブマトリクス駆動或いはパッシブマトリクス駆動が可能となる。
【0039】
本発明の電気光学装置の他の態様では、前記画像表示領域に、前記データ線と前記画素電極との間に接続された薄膜トランジスタと、該薄膜トランジスタの少なくともチャネル領域を遮光する前記基板上において前記第1導電膜及び前記薄膜トランジスタよりも下方に積層された導電性の遮光膜とを更に備え、前記周辺領域に、前記信号線を下方から電気遮蔽する前記遮光膜からなる他のシールドを更に備える。
【0040】
この態様によれば、画像表示領域では、薄膜トランジスタの少なくともチャネル領域を遮光する遮光膜が、容量線をなす第1導電膜よりも下方に積層されている。周辺領域では、この遮光膜から、信号線を下方から電気遮蔽する他のシールドが形成されている。従って、第1導電膜及び第2導電膜の一方からなる画像信号線等の信号線は、第1導電膜及び第2導電膜の他方からなるシールドと、遮光膜からなるシールドとにより上下から或いは下方から冗長的に電気遮蔽される。従って、ノイズ源としての他の信号線や配線或いは回路や素子からの電磁ノイズの飛び込みを一層効果的に低減できる。尚、画像表示領域では、データ線及び薄膜トランジスタによるアクティブマトリクス駆動が可能となる。
【0041】
本発明の電気光学装置の他の態様では、前記基板に電気光学物質を介して対向する対向基板上に、前記複数の画素電極に対向する対向電極を更に備えており、前記シールドは、前記信号線のうち前記対向電極に対向する一部と前記対向電極との間において前記信号線の一部を上方から電気遮蔽する部分を含む。
【0042】
この態様によれば、対向基板に設けられる対向電極とこれに対向する信号線の一部との間に上方シールドが存在するので、当該信号線の一部と対向電極との間における寄生容量を低減できる。即ち、ノイズ源としての対向電極からの信号線上の画像信号等への電磁ノイズの飛び込みや、ノイズ源としての信号線からの対向電極上の定電位信号(例えば、反転しない定電位の信号、フレームやフィールド毎に反転する定電位の信号など)等への電磁ノイズの飛び込みを効果的に低減できる。
【0043】
本発明の電気光学装置の他の態様では、前記シールドは、電源配線の本線又は分岐配線からなる。
【0044】
この態様によれば、シールドは、電源配線の本線又は分岐配線からなるので、シールドを定電位に固定できる。しかも、周辺領域におけるシールドが占める領域を電源配線に割り当てることになるので、電源配線を比較的容易に幅広に構成することができ、安定した定電位を供給することも可能となる。またシールドと電源配線とを共用することで、装置構成及び製造工程の簡略化を図ることも可能となる。更に、シールドをこのように安定した定電位に固定することにより、電気遮蔽の性能も向上するので一層有利である。
【0045】
本発明の他の電気光学装置は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に蓄積容量を付加するための第1導電膜からなる容量線と、該第1導電膜上に層間絶線膜を介して積層された第2導電膜からなるデータ線とを備え、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記データ線の駆動に係る回路を含む周辺回路と、該周辺回路に画像信号を供給すると共に前記第1導電膜及び前記第2導電膜の一方からなる画像信号線と、該周辺回路にクロック信号及び波形選択信号のうち少なくとも一方を含む制御信号を供給すると共に前記第1導電膜及び前記第2導電膜の他方からなる制御信号線とを備える。
【0046】
本発明の他の電気光学装置によれば、画像表示領域では、容量線をなす第1導電膜上に、データ線をなす第2導電膜が層間絶線膜を介して積層されている。周辺領域では、これら第1導電膜及び第2導電膜の一方から、画像信号線が形成されており、これら第1導電膜及び第2導電膜の他方から、制御信号線が形成されている。従って、周辺領域において、同一導電膜をパターニングすることにより同一平面内に画像信号線と制御信号線とを形成する場合と比べると、画像信号線と制御信号線とを形成する二つの導電膜が基板に垂直な方向に離間した分だけ両者間における寄生容量は低減されたことになる。即ち、二つの信号線間の距離が大きくなるに連れて小さくなるノイズ源としての制御信号線からの画像信号線上の画像信号への電磁ノイズの飛び込み(或いはノイズ源としての画像信号線からの制御信号線上の制御信号への電磁ノイズの飛び込み)を低減できる。尚、このような構成を持つ電気光学装置に対して、上述した本発明に係る各種のシールドを設けてもよい。このように構成すれば、画送信号線と制御信号線とが基板に垂直な方向に離間したことによる電磁ノイズを低減する効果と、画像信号と制御信号線との間のシールドによる電磁ノイズを低減する効果との両者を享受できる。
【0047】
以上の結果、比較的簡単な装置構成により、画像信号等におけるノイズが低減されており、高品位の画像表示が可能な電気光学装置を実現できる。
【0048】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【0049】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【0050】
先ず本発明の実施形態における電気光学装置の構成について、図1から図3を参照して説明する。図1は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図2は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図3は、図2のA−A’断面図である。尚、図3においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0051】
図1において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしても良い。また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板(後述する)に形成された対向電極(後述する)との間で一定期間保持される。液晶は、印加される電位レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。走査線3aに並んで、蓄積容量70の固定電位側容量電極を含むと共に定電位に固定された容量線300が設けられている。
【0052】
図2において、電気光学装置のTFTアレイ基板上には、マトリクス状に複数の透明な画素電極9a(点線部9a’により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線3aが設けられている。
【0053】
また、半導体層1aのうち図中右上がりの斜線領域で示したチャネル領域1a’に対向するように走査線3aが配置されており、走査線3aはゲート電極として機能する(特に、本実施形態では、走査線3aは、当該ゲート電極となる部分において幅広に形成されている)。このように、走査線3aとデータ線6aとの交差する個所には夫々、チャネル領域1a’に走査線3aがゲート電極として対向配置された画素スイッチング用のTFT30が設けられている。
【0054】
図2及び図3に示すように、蓄積容量70は、TFT30の高濃度ドレイン領域1e(及び画素電極9a)に接続された画素電位側容量電極としての中継層71と、固定電位側容量電極としての容量線300の一部とが、誘電体膜75を介して対向配置されることにより形成されている。
【0055】
中継層71は、蓄積容量70の画素電位側容量電極としての機能の他、コンタクトホール83及び85を介して、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する中間導電層としての機能を持つ。
【0056】
容量線300は平面的に見て、走査線3aに沿ってストライプ状に伸びており、TFT30に重なる個所が図2中上下に突出している。このような容量線300は好ましくは、膜厚50nm程度の導電性のポリシリコン膜等からなる第1膜と、膜厚150nm程度の高融点金属を含む金属シリサイド膜等からなる第2膜とが積層された多層構造を持つように構成される。このように構成すれば、第2膜は、容量線300或いは蓄積容量70の固定電位側容量電極としての機能の他、TFT30の上側において入射光からTFT30を遮光する遮光層としての機能を持つ。
【0057】
他方、TFTアレイ基板10上におけるTFT30の下側には、下側遮光膜11aが格子状に設けられている。下側遮光膜11aは、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pb(鉛)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。
【0058】
そして、図2中縦方向に夫々伸びるデータ線6aと図2中横方向に夫々伸びる容量線300とが相交差して形成されること及び格子状に形成された下側遮光膜11aにより、TFTアレイ基板10上におけるTFT30の上側及び下側には夫々、平面的に見て格子状に遮光領域が構成されており、各画素の開口領域を規定している。
【0059】
また図3において、容量電極としての中継層71と容量線300との間に配置される誘電体膜75は、例えば膜厚5〜200nm程度の比較的薄いHTO膜、LTO膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量70を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜75は薄い程良い。
【0060】
図2及び図3に示すように、データ線6aは、コンタクトホール81を介して、例えばポリシリコン膜からなる半導体層1aのうち高濃度ソース領域1dに電気的に接続されている。尚、上述した中継層71と同一膜からなる中継層を形成して、当該中継層及び2つのコンタクトホールを介してデータ線6aと高濃度ソース領域1dとを電気的に接続してもよい。
【0061】
また容量線300は、画素電極9aが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、TFT30を駆動するための走査信号を走査線3aに供給するための走査線駆動回路(後述する)や画像信号をデータ線6aに供給するサンプリング回路を制御するデータ線駆動回路(後述する)に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位でも構わない。更に、TFT30の下側に設けられる下側遮光膜11aについても、その電位変動がTFT30に対して悪影響を及ぼすことを避けるために、容量線300と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【0062】
画素電極9aは、中継層71を中継することにより、コンタクトホール83及び85を介して半導体層1aのうち高濃度ドレイン領域1eに電気的に接続されている。即ち、本実施形態では、中継層71は、蓄積容量70の画素電位側容量電極としての機能に加えて、画素電極9aをTFT30へ中継接続する機能を果たす。このように中継層71は、層間距離が例えば1000nm程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つ以上の直列なコンタクトホールで両者間を良好に接続でき、画素開口率を高めることが可能となり、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。
【0063】
図2及び図3において、電気光学装置は、TFTアレイ基板10と、これに対向配置される透明な対向基板20とを備えている。TFTアレイ基板10は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板20は、例えばガラス基板や石英基板からなる。
【0064】
図3に示すように、TFTアレイ基板10には、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは例えば、ITO(Indium Tin Oxide)膜などの透明導電性薄膜からなる。また配向膜16は例えば、ポリイミド薄膜などの有機薄膜からなる。
【0065】
他方、対向基板20には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は例えば、ITO膜などの透明導電性薄膜からなる。また配向膜22は、ポリイミド薄膜などの有機薄膜からなる。
【0066】
対向基板20には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、前述の如く遮光領域を構成する容量線300及びデータ線6aと共に当該対向基板20上の遮光膜により、対向基板20側からの入射光がチャネル領域1a’や低濃度ソース領域1b及び低濃度ドレイン領域1cに侵入するのを、より確実に阻止できる。更に、このような対向基板20上の遮光膜は、少なくとも入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。
【0067】
このように構成された、画素電極9aと対向電極21とが対面するように配置されたTFTアレイ基板10と対向基板20との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層50が形成される。液晶層50は、画素電極9aと対向電極21との間に電圧が生じていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材52は、TFTアレイ基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【0068】
更に、画素スイッチング用のTFT30下には、下地絶縁膜12が設けられている。下地絶縁膜12は、下側遮光膜11aからTFT30を層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性の変化を防止する機能を有する。
【0069】
図3において、画素スイッチング用のTFT30は、LDD(Lightly Doped Drain)構造を有しており、走査線3a、当該走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、走査線3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁薄膜2、半導体層1aの低濃度ソース領域1b及び低濃度ドレイン領域1c、半導体層1aの高濃度ソース領域1d並びに高濃度ドレイン領域1eを備えている。
【0070】
走査線3a上には、高濃度ソース領域1dへ通じるコンタクトホール81及び高濃度ドレイン領域1eへ通じるコンタクトホール83が各々開孔された第1層間絶縁膜41が形成されている。
【0071】
第1層間絶縁膜41上には中継層71及び容量線300が形成されており、これらの上には、高濃度ソース領域1dへ通じるコンタクトホール81及び中継層71へ通じるコンタクトホール85が各々開孔された第2層間絶縁膜42が形成されている。
【0072】
尚、本実施形態では、第1層間絶縁膜41に対しては、1000℃の焼成を行うことにより、半導体層1aや走査線3aを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。他方、第2層間絶縁膜42に対しては、このような焼成を行わないことにより、容量線300の界面付近に生じるストレスの緩和を図るようにしてもよい。
【0073】
第2層間絶縁膜42上にはデータ線6aが形成されており、これらの上には、中継層71へ通じるコンタクトホール85が形成された平坦化した第3層間絶縁膜43が形成されている。画素電極9aは、このように構成された第3層間絶縁膜43の上面に設けられている。
【0074】
本実施形態では、第3層間絶縁膜43の表面は、CMP(Chemical Mechanical Polishing:化学的機械研磨)処理等により平坦化されており、その下方に存在する各種配線や素子による段差に起因する液晶層50における液晶の配向不良を低減する。
【0075】
以上のように構成された本実施形態によれば、対向基板20側からTFT30のチャネル領域1a’及びその付近に入射光が入射しようとすると、データ線6a及び容量線300からなる格子状の遮光層で遮光を行う。他方、TFTアレイ基板10側から、TFT30のチャネル領域1a’及びその付近に戻り光が入射しようとすると、下側遮光膜11aで遮光を行う(特に、複板式のカラー表示用のプロジェクタ等で複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合には、他の電気光学装置からプリズム等を突き抜けて来る投射光部分からなる戻り光は強力であるので、有効である。)。これらの結果、TFT30の特性が光リークにより変化することは殆ど無くなり、当該電気光学装置では、非常に高い耐光性が得られる。また、データ線6a及び走査線3aが形成された各画素の非開口領域を利用して大きな蓄積容量70を構築できる。
【0076】
次に、図4を参照して、本実施形態における周辺領域における配線及びシールドについて説明する。ここに、図4は、本実施形態におけるTFTアレイ基板上に設けられたシールドを含む各種配線、周辺回路等の構成を示す図式的な平面図である。
【0077】
図5から図10は夫々、シールド線、画像信号線及びクロック信号線等の配線の各種具体例を示す図4のB−B’断面図である。
【0078】
図4において、液晶装置のTFTアレイ基板上における画像表示領域の周辺に位置する周辺領域には、周辺回路の一例として、データ線駆動回路101、走査線駆動回路104及びサンプリング回路301が形成されている。
【0079】
以下図4の説明において、TFTアレイ基板1の下辺に沿って複数設けられた外部入力端子102を介して入力される信号の配線400は、説明の容易化のために信号名称と同一のアルファベット記号を配線400の後に夫々括弧で付加して参照する(例えば、“クロック信号CLX”の信号配線を“配線400(CLX)”と呼ぶ)ことにする。
走査線駆動回路104は、外部制御回路から外部入力端子102並びに配線400(VSSY)及び配線400(VDDY)を介して供給される、走査線駆動回路104用の負電源VSSY及び正電源VDDYを電源として用いて、スタート信号SPYの入力により内蔵シフトレジスタ回路をスタートさせる。そして、外部入力端子102並びに配線400(CLY)及び配線400(CLY’)を介して供給される、走査線駆動回路104の内蔵シフトレジスタ回路用の基準クロック信号CLY及びその反転クロック信号CLY’に基づく所定タイミングで、走査線3aに走査信号をパルス的に線順次で印加する。
【0080】
データ線駆動回路101は、外部制御回路から外部入力端子102並びに信号配線400(VSSX)及び配線400(VDDX)を介して供給される、データ線駆動回路101用の負電源VSSX及び正電源VDDXを電源として用いて、スタート信号SPXの入力により内蔵シフトレジスタ回路をスタートさせる。そして、外部入力端子102並びに配線400(CLX)及び配線400(CLX’)を介して供給される、データ線駆動回路101の内蔵シフトレジスタ回路用の基準クロック信号CLX及びその反転クロック信号CLX’に基づき、走査線駆動回路104が走査信号を印加するタイミングに合わせて、外部入力端子102及び配線400(VID1)〜配線400(VID12)を介して供給される例えば12個のパラレル信号にシリアル−パラレル変換された画像信号VID1〜VID12夫々について、データ線6a毎にサンプリング回路駆動信号Qm(m=1、2、…)をサンプリング回路301にサンプリング回路駆動信号線306を介して所定タイミングで供給する。
【0081】
サンプリング回路301は、TFT302を各データ線6a毎に備えており、配線400(VID1)〜配線400(VID12)が中継配線305を経由して、TFT302のソース電極に接続されており、サンプリング回路駆動信号線306がTFT302のゲート電極に接続されている。そして、画像信号VID1〜VID12が入力されると、これらの画像信号をサンプリングする。また、サンプリング回路駆動信号線306を介して、データ線駆動回路101からサンプリング回路駆動信号Qmが入力されると、画像信号VID1〜VID12夫々についてサンプリングされた画像信号を、12本の隣接するデータ線6aからなるグループ毎に順次印加する。
【0082】
以上のように、データ線駆動回路101とサンプリング回路301とは、12個のパラレル信号に変換された画像信号VID1〜VID12をデータ線6aに画像信号S1、S2、…として供給するように構成されている。本実施の形態では隣接する12本のデータ線6aに接続されるサンプリング回路301を同時に選択し、12本のデータ線6aからなるグループ毎に順次転送していく方式を述べたが、データ線6aを6本毎に選択してもよいし、24本毎に選択してもよい。或いは、2本以上の任意の本数を同時に選択してもよい。この際、少なくともパラレルな画像信号の個数だけ、画像信号用の外部入力端子102及び画像信号線が必要なことは言うまでもない。尚、パラレルな画像信号の個数とサンプリング回路301を同時に選択する数が相等しくなるように構成してもよいし、前者が後者よりも多くなるように構成してもよい。
【0083】
更に図4に示すように、データ線駆動回路101は、スタート信号SPXが入力されると、基準クロック信号CLX及びその反転クロック信号CLK’に基づく転送信号の順次生成を開始するシフトレジスタ回路101aと、シフトレジスタ回路101aからの転送信号を波形整形した後、サンプリング回路駆動信号線306を介してサンプリング回路301に供給する波形制御回路101b及びバッファ回路101cとを備えている。また、サンプリング回路301は、12個にシリアル−パラレル変換された画像信号VID1〜VID12に対応してTFT302が12個ずつパラレルに各サンプリング回路駆動信号線306に接続されている。即ち、TFT302から構成されるスイッチS1〜S12が左から1本目のサンプリング回路駆動信号線306に接続されており、スイッチS13〜S24が左から2本目のサンプリング回路駆動信号線306に接続されており、スイッチSn-11〜Snが右端のサンプリング回路駆動信号線306に接続されている。
【0084】
制御信号の一つである波形選択信号としてのイネーブル信号ENB1及びENB2は、波形制御回路101bに入力される。この波形制御回路101bでは、シフトレジスタ回路101aから順次出力されるパルスの幅を、イネーブル信号ENB1及びENB2のパルス幅に制限することにより、サンプリング回路301の選択期間を(相前後するサンプリング回路駆動信号Q1、Q2、…がハイレベルとなる期間が相互に重ならないように)制御する。これにより、同一の配線400(VID1)〜配線400(VID12)から画像信号を受けるデータ線6a間におけるブロックゴーストの発生を防止する。従って、イネーブル信号ENB1及びENB2は、クロック信号CLX及びCLX’と同じく、水平走査期間よりも短い周期を持つ高周波の制御信号である。
【0085】
尚、本実施形態では、画像表示領域の四隅には、TFTアレイ基板1と対向基板20側の対向電極21(図3参照)との間で電気的な導通をとるための上下導通端子106が設けられている(但し、図4では、そのうち2隅が図示されている)。上下導通端子106には、外部入力端子102並びに配線400(LCCOM)を介して供給される。
【0086】
次に、本実施形態の電気光学装置で採用可能なシールドの各種具体例を図5から図10に夫々示す。ここに、図5から図10は夫々、シールドの各種具体例の、図4のB−B’断面における構造を夫々示す断面図である。
【0087】
図5から図10において、各具体例では夫々、画像信号線である配線400(VID1)〜配線400(VID12)は、画像表示領域における容量線300と同一の導電膜(例えば、導電性のポリシリコン膜と導電性の金属シリサイド膜とを含む多層膜)から構成されており、これらの配線400は少なくとも、画像表示領域におけるデータ線6aと同一膜(例えば、Al膜)からなるシールドにより電気遮蔽されている。
【0088】
即ち、図5の具体例では、容量線300と同一導電膜からなる配線400は、その上方から各配線400に沿って且つ各配線400を覆う領域に形成されたデータ線6aと同一導電膜からなる上方シールド401aにより、電気遮蔽されている。特にこの具体例では、上方シールド401aは、1本の配線400毎に分断されているので、各配線400を他の全ての配線400から相互に電気遮蔽できる。
【0089】
図6の具体例では、容量線300と同一導電膜からなる配線400は、その上方から複数の配線400に沿って且つ複数の配線400を纏めて覆う領域に形成されたデータ線6aと同一導電膜からなる上方シールド401bにより、電気遮蔽されている。特にこの具体例では、上方シールド401bは、複数の信号線毎に分断されている。従って、1本の信号線毎に上方シールド401aを設ける図5の具体例の場合と比較して、比較的容易に上方シールド401bを形成できる。この際、複数の画素信号線など、相互に電磁波が及ぼす影響が基本的に小さい複数の信号線を一つの上方シールド401bにより纏めて電気遮蔽するようにし、他方で、例えば画像信号線とクロック信号線など、相互に電磁波が及ぼす影響が基本的に大きい信号線を相互に別個の上方シールド401bにより電気遮蔽するとよい。即ち、これにより、複数の信号線を纏めて電気遮蔽する際の不利益を最小限に抑えることができる。
【0090】
図7の具体例では、図5に示した上方シールド401aに加えて、画像表示領域における下側遮光膜11aと同一導電膜からなる下方シールド11bより、配線400は上下方向から電気遮蔽されている。
【0091】
図8の具体例では、図5に示した上方シールド401aに加えて、画像表示領域における走査線3aと同一導電膜からなる下方シールド402より、配線400は上下方向から電気遮蔽されている。
【0092】
図9の具体例では、図7と同様の上方シールド401c及び下方シールド11bに加えて、上方シールド401cと同一導電膜から延設されてなり、下地絶縁膜12、第1層間絶線膜41、誘電体膜75及び第2層間絶縁膜42に配線400に沿って溝状に掘られた穴に埋め込まれた側方シールド401dにより、配線400は上下左右方向から電気遮蔽されている。特にこの具体例では、シールドは、1本の配線400毎に全周を電気遮蔽しているので、複数の配線400相互間の電磁波による悪影響を極力低減できる。
【0093】
図10の具体例では、図8と同様の上方シールド401c及び下方シールド402に加えて、上方シールド401cと同一導電膜から延設されてなり且つ第1層間絶線膜41、誘電体膜75及び第2層間絶縁膜42に配線400に沿って溝状に掘られた穴に埋め込まれた側方シールド401eにより、配線400は上下左右方向から電気遮蔽されている。特にこの具体例では、シールドは、1本の配線400毎に全周を電気遮蔽しているので、複数の配線400相互間の電磁波による悪影響を極力低減できる。
以上説明したように本実施形態の電気光学装置によれば、画像表示領域では、容量線300をなす第1導電膜上に、データ線6aをなす第2導電膜が層間絶線膜を介して積層されている。周辺領域では、これら第1導電膜及び第2導電膜の一方から、周辺回路に接続された配線400が形成されており、これら第1導電膜及び第2導電膜の他方から、配線400を少なくとも一方向(例えば、上方や下方)から電気遮蔽するシールドが形成されている。従って、画像信号線等の配線400上の画像信号等への電磁ノイズの飛び込みを効果的に低減できる。しかも、周辺領域に配線400やシールドを形成するために専用の膜を別途形成しないで済むので、装置構成及び製造工程を簡略化する上でも有利である。特に、画像品位の向上のために画素ピッチを微細化し駆動周波数を高めた場合に、一般にこのような信号線に係るノイズ(例えば、クロック信号線や波形選択信号線等の制御信号線から画像信号線上の画像信号への電磁ノイズ、外部装置や他の回路等からの画像信号線上の画像信号への電磁ノイズ、クロック信号線や波形選択信号線等の制御信号線から外部装置や他の回路等への電磁ノイズなど)は相対的に増加する(即ち、S/Nは低下する)。従って、本実施形態のように周辺領域に配線された画像信号線、制御信号線等の配線400を、上方シールド401a、401b又は401c、下方シールド11b又は402、側方シールド401d又は401e等のシールドにより電気遮蔽する構成は、画素ピッチを微細化し或いは駆動周波数を高める上で大変有利である。
【0094】
また本実施形態では特に配線400として画像信号線を電気遮蔽するので、ノイズ源としての他の信号線や配線或いは回路や素子からの画像信号線上の画像信号S1、S2、…への電磁ノイズの飛び込みを効果的に低減できる。従って、最終的に高いS/Nを持つ画像信号S1、S2、…に基づいて、画像表示領域において高品位の画像表示を行うことが可能となる。
【0095】
また以上説明した実施形態では、図4に示した画像信号線とサンプリング回路301とを中継接続する中継配線305やサンプリング回路駆動信号線306を、図5から図10に示したように上方、下方或いは側方から電気遮蔽してもよい。このようにすれば、中継配線305上の画像信号S1、S2、…への電磁ノイズの飛び込みや、サンプリング回路駆動信号線306上のサンプリング回路駆動信号Q1、Q2、…への電磁ノイズの飛込みを効果的に低減できる。これらの中継配線305やサンプリング回路駆動信号線306は、対向基板20に設けられる対向電極21に対向する部分を含むので、これらの配線と対向電極21との寄生容量を低減する観点から、両者間に配置される上方シールドにより電気遮蔽すると特に効果的である。
【0096】
更に以上説明した実施形態では、クロック信号線としての配線400(CLX)、配線400(CLX’)や、波形選択信号線としての配線400(ENB1)、配線400(ENB2)を図5から図10に示したように上方、下方或いは側方から電気遮蔽してもよい。このように構成すれば、これらの制御信号線上にあり、一般には画像信号に対するノイズ源となり易い高周波数で高電位である制御信号に起因する高周波で強力な電磁ノイズが、画像信号線等上の画像信号に飛び込むことを効果的に阻止できる。
【0097】
以上説明した本発明の電気光学装置(各実施形態を含む)では、シールドは、好ましくは接地電位や他の定電位に固定される。この際特に、画像信号線(配線400(VID1)、配線400(VID2)、…など)と制御信号線(配線400(CLX)、配線400(CLX’)、…など)とを別々に電気遮蔽すると共に相互に異なる定電位に固定するのがより好ましい。このように構成すれば、同一の定電位配線を介して両信号線間でそれらの電位変動が相互に影響を及ぼす事態を未然防止できる。例えば、画像信号線を低電位(接地電位或いは数ボルト程度)の第1定電位の定電位線に接続することにより低電位で電気遮蔽し、制御信号線を高電位(十数ボルト程度)の第2定電位の定電位線に接続することにより高電位で電気遮蔽すればよい。
【0098】
加えて本実施形態では、シールドと電源配線の本線又は分岐配線とを共用するのが好ましい。このように構成すれば、装置構成及び製造工程の簡略化を図りつつ、シールドを定電位に固定できる。しかも、周辺領域におけるシールドが占める領域を電源配線に割り当てることになるので、電源配線を比較的容易に幅広に構成することができる。更に、シールドを幅広に形成することにより、シールドの性能も向上するので一層有利である。
【0099】
また図5から図10に示した各種具体例では、配線400を容量線300と同一導電膜から形成し且つシールドを容量線300と異なる導電層から形成したが、配線400をデータ線6aと同一導電膜から形成し且つシールドをデータ線6aと異なる導電層から形成してもよいし、配線400を走査線3aと同一導電膜から形成し且つシールドを走査線3aと異なる導電層から形成してもよいし、配線400を下側遮光膜11aと同一導電膜から形成し且つシールドを下側遮光膜11aと異なる導電層から形成してもよい。
【0100】
更に、シールドの一部を、配線と同一膜から形成することも可能であり、この場合には主に側方から電気遮蔽することが可能である。本実施形態では、図4に示したように、同一平面内で、負電源VSSYを供給する配線400(VSSY)及び負電源VSSXを供給する配線400(VSSX)は、画像信号線たる配線400(VID2)、配線400(VID4)、配線400(VID6)、…を囲んでおり、画像信号シールド線として機能している。同様に同一平面内で、正電源VDDYを供給する配線400(VDDY)及び負電源VSSXを供給する配線400(VSSX)は、画像信号線たる配線400(VID1)、配線400(VID3)、配線400(VID5)、…を囲んでおり、画像信号シールド線として機能している。更に、正電源VDDXを供給する配線400(VDDX)は、やはり同一平面内で、クロック信号線たる配線400(CLX)、配線400(CLX’)等の制御信号線を囲んでおり、制御信号シールド線として機能している。同様に正電源VDDYを供給する配線400(VDDY)は、やはり同一平面内で、クロック信号線たる配線400(CLY)、配線400(CLY’)等の制御信号を囲んでおり、制御信号シールド線として機能している。特に図4中で、破線で示したように、制御信号シールド線としての配線400(VDDX)の2つの先端は、接続部93により相互に接続されてもよいし、同様に画像信号シールド線としての配線400(VSSX)の2つの先端は、接続部91により相互に接続されてもよい。
【0101】
更にまた、積層された2つの導電膜を共に低抵抗のAl膜から構成することも可能であり、これにより、低抵抗の配線を低抵抗の導電膜で電気遮蔽することが可能となり、非常に電磁ノイズが飛び込み難い構成が得られる。
【0102】
以上説明した実施形態では、図3に示したように多数の導電層を積層することにより、画素電極9aの下地面(即ち、第3層間絶縁膜43の表面)におけるデータ線6aや走査線3aに沿った領域に段差が生じるのを、第3層間絶縁膜43の表面を平坦化することで緩和しているが、これに代えて或いは加えて、TFTアレイ基板10、下地絶縁膜12、第1層間絶縁膜41、第2層間絶縁膜42或いは第3層間絶縁膜43に溝を掘って、データ線6a等の配線やTFT30等を埋め込むことにより平坦化処理を行ってもよいし、第2層間絶縁膜42の上面の段差をCMP(Chemical Mechanical Polishing)処理等で研磨することにより、或いは有機SOGを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【0103】
尚、以上説明した実施形態では、画素スイッチング用TFT30は、好ましくは図3に示したようにLDD構造を持つが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線3aの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のTFTであってもよい。また本実施形態では、画素スイッチング用TFT30のゲート電極を高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【0104】
加えて、以上説明した本発明の実施形態の変形として、周辺領域で配線400に対して、図5から図10に示した如き各種シールドを設けるのに代えて又は加えて、容量線300、データ線6a、走査線3a及び下側遮光膜11aの4つの導電膜のうちの一つから、制御信号線たる配線400(CLX)、配線400(CLY)、…を形成すると共に、これら4つの導電膜の他の一つから、画像信号線たる配線400(VID1)、配線400(VID2)、…を形成してもよい。このように構成すれば、同一導電膜をパターニングすることにより同一平面内にこれら2種類の配線を形成する場合と比べると、両信号線は基板に垂直な方向に離間し且つ両信号線間に層間絶縁膜が配置されている分だけ、両信号線間におけるノイズの飛び込みを低減できるので有利である。即ち、シールドがなくとも、このように基板に垂直な方向に離間するように、これら2種類の信号線を形成することにより、ノイズを低減することが可能となるのである。更に、このような構成と上述した各種シールドとを組み合わせることにより、電磁ノイズを低減する効果を一層高めることができる。
【0105】
(電気光学装置の全体構成)
以上のように構成された各実施形態における電気光学装置の全体構成を図11及び図12を参照して説明する。尚、図11は、TFTアレイ基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図12は、図11のH−H’断面図である。
【0106】
図12において、TFTアレイ基板10の上には、シール材52がその縁に沿って設けられており、その内側に並行して、画像表示領域10aの周辺を規定する額縁としての遮光膜53が設けられている。シール材52の外側の領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。走査線3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでも良いことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。更にTFTアレイ基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的に導通をとるための上下導通材106が設けられている。また図4に示したサンプリング回路301が額縁領域に設けられている。そして、図12に示すように、図11に示したシール材52とほぼ同じ輪郭を持つ対向基板20が当該シール材52によりTFTアレイ基板10に固着されている。
【0107】
尚、TFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104、サンプリング回路301等に加えて、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【0108】
以上図1から図12を参照して説明した実施形態では、データ線駆動回路101及び走査線駆動回路104をTFTアレイ基板10の上に設ける代わりに、例えばTAB(Tape Automated bonding)基板上に実装された駆動用LSIに、TFTアレイ基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板20の投射光が入射する側及びTFTアレイ基板10の出射光が出射する側には各々、例えば、TNモード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【0109】
以上説明した実施形態における電気光学装置は、プロジェクタに適用されるため、3枚の電気光学装置がRGB用のライトバルブとして各々用いられ、各ライトバルブには各々RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板20に、カラーフィルタは設けられていない。しかしながら、画素電極9aに対向する所定領域にRGBのカラーフィルタをその保護膜と共に、対向基板20上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板20上に1画素1個対応するようにマイクロレンズを形成してもよい。あるいは、TFTアレイ基板10上のRGBに対向する画素電極9a下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板20上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【0110】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置及びその製造方法もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図1】本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図2】実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。
【図3】図2のA−A’断面図である。
【図4】本実施形態におけるTFTアレイ基板上に設けられたシールドを含む各種配線、周辺回路等の構成を示す図式的な平面図である。
【図5】本実施形態で採用可能なシールドの一具体例に係る図4のB−B’断面図である。
【図6】本実施形態で採用可能なシールドの他の具体例に係る図4のB−B’断面図である。
【図7】本実施形態で採用可能なシールドの他の具体例に係る図4のB−B’断面図である。
【図8】本実施形態で採用可能なシールドの他の具体例に係る図4のB−B’断面図である。
【図9】本実施形態で採用可能なシールドの他の具体例に係る図4のB−B’断面図である。
【図10】本実施形態で採用可能なシールドの他の具体例に係る図4のB−B’断面図である。
【図11】実施形態の電気光学装置におけるTFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図12】図11のH−H’断面図である。
【符号の説明】
1a…半導体層
1a’…チャネル領域
1b…低濃度ソース領域
1c…低濃度ドレイン領域
1d…高濃度ソース領域
1e…高濃度ドレイン領域
2…絶縁薄膜
3a…走査線
6a…データ線
9a…画素電極
10…TFTアレイ基板
11a…下側遮光膜
12…下地絶縁膜
16…配向膜
20…対向基板
21…対向電極
22…配向膜
30…TFT
50…液晶層
70…蓄積容量
71…中継層
75…誘電体膜
81、83、85…コンタクトホール
101…データ線駆動回路
101a…シフトレジスタ回路
101b…波形制御回路
101c…バッファ回路
104…走査線駆動回路
300…容量線
301…サンプリング回路
302…サンプリング回路のTFT
305…中継配線
306…サンプリング回路駆動信号線
400…配線
401a、401b、401c…上方シールド
401d、401e…側方シールド
402…下方シールド
[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of electro-optical devices such as liquid crystal devices, and in particular, according to image signals, clock signals, and the like by peripheral circuits such as data line driving circuits and sampling circuits provided in the peripheral region on the TFT array substrate. Belongs to the technical field of electro-optical devices of the type for driving data lines.
[0002]
[Background]
In the active matrix driving type electro-optical device by TFT driving, a large number of scanning electrodes and data lines arranged in the vertical and horizontal directions and a large number of pixel electrodes are provided on the TFT array substrate corresponding to respective intersections thereof. . In addition to these, peripheral circuits such as a data line driving circuit, a sampling circuit, and a scanning line driving circuit, and image signal lines and control signal lines connected to such peripheral circuits (for example, clock signal lines and waveform selection) In some cases, a signal line such as a signal line is provided in a peripheral region on the TFT array substrate.
[0003]
In this case, the data line driving circuit displays a control signal such as a reference clock (hereinafter referred to as an X-side reference clock) serving as a reference of the supply timing of the image signal and a waveform selection signal for preventing the so-called ghost. An image signal corresponding to the content of the power image, a positive or negative constant potential power source, and the like are supplied via an external input terminal and a wiring provided on the TFT array substrate, respectively. On the other hand, the scanning line driving circuit is provided with a reference clock (hereinafter referred to as a Y-side reference clock) serving as a reference for the scanning signal supply timing, a positive or negative constant potential power source, etc., which is also provided on the TFT array substrate. Supplied via input terminals and wiring. Then, for example, a scanning signal is supplied to the scanning line line-sequentially at a timing based on the Y-side reference clock by the scanning line driving circuit. In response to this, the data line driving circuit sequentially drives the sampling circuit that samples the input image signal at a timing based on the X-side reference clock, and the image signal is supplied from the sampling circuit to the data line. As a result, each TFT gate-connected to the scanning line is rendered conductive in response to the supply of the scanning signal, and an image signal is supplied to the pixel electrode via the data line and the TFT to display an image on each pixel. Done.
[0004]
In recent years, in particular, with the increase in the resolution of a display image, a serial image signal having a very high frequency has been input. For example, the dot frequency of the image signal is about 65 MHz in the XGA display mode used on a recent high-resolution personal computer screen, about 135 MHz in the SXGA display mode, and the dot frequency (about 30 MHz in the conventional VGA display mode). ) Much more. In order to cope with this, in particular, the frequency of the X-side reference clock supplied to the data line driving circuit becomes very high. Furthermore, in order to reduce the frequency of such a high image signal to a frequency that can be sampled by the sampling circuit, a high-frequency serial image signal is converted into a plurality of parallel images before being input to the electro-optical device. Processing for serial-parallel conversion of the signal is performed. For example, in the above-described VGA display mode, conversion into about 6 parallel image signals is performed, and in the XGA display mode and the SXGA display mode, for example, about 12 or 24, depending on the performance of the sampling circuit. Need to be converted into parallel image signals.
[0005]
[Problems to be solved by the invention]
However, under the recent demand for high-quality display images, the generation of high-frequency clock noise due to such a high reference clock frequency cannot be ignored. That is, for example, in the configuration in which the sampling circuit is driven by supplying the X-side reference clock having a relatively low frequency to the data line driving circuit, if the frequency of the clock signal is increased as it is, the image signal input to the sampling circuit High-frequency clock noise occurs in the image signal output from the sampling circuit and the image signal to be supplied to the data line. If the image signal changed in this way is received, the image displayed by each pixel electrode also changes. For example, when an intermediate level gradation display is performed in each pixel, even if a minute noise of about several mV to several tens of mV jumps into the image signal, it appears as a noise that can be visually recognized in the display image. . This is because the transmission of the liquid crystal with respect to the change in the liquid crystal driving voltage at the intermediate level is compared with the case where the white or black level display corresponding to the highest or lowest liquid crystal driving voltage (for example, a voltage between 0 to 5 V) is performed. This is because the rate change is steep. Thus, in order to realize high-precision multi-gradation display, the problem of high-frequency clock noise is serious.
[0006]
On the other hand, as described above, the frequency of the image signal supplied to the sampling circuit can be lowered by increasing the number of parallel image signals by serial-parallel conversion, but the image signal that must be provided on the substrate of the electro-optical device. The number of external input terminals for input and the number of image signal lines must be increased in response to the increase in the number of parallel image signals. Therefore, a large number of signal lines must be arranged in close proximity to a peripheral area on a limited substrate. As a result, one signal line (for example, a clock signal line) arranged in proximity is used as a noise source for other signal lines. There arises a problem that noise jumping into a signal on (for example, an image signal line) increases. In addition, as the number of parallel image signals by serial-parallel conversion is increased, block ghost generated due to insufficient writing ability to the pixel electrode (that is, corresponding to a plurality of data lines to which parallel image signals are supplied). The area occupied by the block-like ghost (generated as a group of pixel electrode groups) in the image display area increases. As a result, a serious problem that the block ghost becomes visually noticeable also occurs.
[0007]
The present invention has been made in view of the above-described problems, and provides an electro-optical device capable of displaying a high-quality image in which noise in a signal on a signal line provided in a peripheral region on a substrate is reduced. This is the issue.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, the electro-optical device of the present invention has a plurality of pixel electrodes in the image display region on the substrate, and a capacitor line made of a first conductive film for adding a storage capacitor to the pixel electrodes, A data line made of a second conductive film laminated on the first conductive film via an interlayer dielectric film, and in the peripheral region located around the image display region on the substrate, the data line A peripheral circuit including a circuit related to driving; a signal line connected to the peripheral circuit and made of one of the first conductive film and the second conductive film; and the signal line electrically shielded from at least one direction. A shield made of the other of one conductive film and the second conductive film.
[0009]
According to the electro-optical device of the present invention, in the image display region, the second conductive film that forms the data line is laminated on the first conductive film that forms the capacitive line via the interlayer dielectric film. In the peripheral region, a signal line connected to the peripheral circuit is formed from one of the first conductive film and the second conductive film, and at least a signal line is connected from the other of the first conductive film and the second conductive film. A shield that electrically shields from one direction (for example, from above or below) is formed. Therefore, by forming the signal line in the peripheral region using the first conductive film forming the capacitor line and electrically shielding the signal line using the second conductive film forming the data line, the signal on the signal line is formed. It is possible to effectively reduce the jumping of electromagnetic noise into the antenna, or to effectively reduce the generation of electromagnetic noise from the signal line. Alternatively, a signal line on the signal line is formed by electrically shielding the signal line using the first conductive film forming the capacitor line while forming the signal line in the peripheral region using the second conductive film forming the signal line. It is possible to effectively reduce the jumping of electromagnetic noise into the antenna, or to effectively reduce the generation of electromagnetic noise from the signal line. Moreover, in any case, it is not necessary to separately form a dedicated film in order to form a signal line or a shield in the peripheral region, which is advantageous in simplifying the device configuration and the manufacturing process. In particular, when the pixel pitch is reduced and the drive frequency is increased in order to improve the image quality, the noise related to such signal lines generally increases relatively. Therefore, the configuration in which the signal lines such as the image signal lines and the control signal lines wired in the peripheral region as in the present invention are electrically shielded is very advantageous in reducing the pixel pitch or increasing the driving frequency.
[0010]
Of the peripheral circuits in the present invention, “a circuit related to driving a data line” refers to, for example, a data line driving circuit that drives a data line and a plurality of circuits that are controlled by a sampling circuit driving signal from the data line driving circuit. Including a sampling circuit for applying an image signal to a data line at a predetermined timing, a precharge circuit for supplying a precharge signal of a predetermined voltage level to a plurality of data lines in advance of the image signal, etc. This is a broad meaning including all circuits related to supply of image signals to the data lines. The “peripheral circuit” refers to, for example, a circuit related to driving of a scanning line, a quality related to the driving of a scanning line, a quality, a defect, etc. of the electro-optical device during manufacturing or at the time of shipment. An arbitrary circuit built in a peripheral region such as an inspection circuit.
[0011]
As a result, noise in the image signal and the like is reduced with a relatively simple device configuration, and an electro-optical device capable of displaying a high-quality image can be realized.
[0012]
In one aspect of the electro-optical device of the present invention, the shield is made of the second conductive film, and electrically shields the signal line made of the first conductive film from above.
[0013]
According to this aspect, a signal line such as an image signal line made of the first conductive film is electrically shielded from above by the shield made of the second conductive film. Accordingly, it is possible to effectively reduce electromagnetic noise jumping from other signal lines, wirings, circuits, and elements as noise sources located mainly above and to the sides of each signal line.
[0014]
In this aspect, the shield further includes a main line portion that electrically shields the signal line from above, and a side wall portion that extends from the main line portion and is buried in at least a groove dug in the interlayer insulating film, You may comprise so that the said signal line may be electrically shielded from three directions seeing on the cross section of the said signal line by the main line part and the said side wall part.
[0015]
If comprised in this way, signal lines, such as an image signal line which consists of a 1st electrically conductive film, are electrically shielded from the upper side and the three sides by the shield which consists of a 2nd electrically conductive film. Accordingly, it is possible to more effectively reduce electromagnetic noise jumping from other signal lines, wirings, circuits, or elements as noise sources located mainly above or to the sides of each signal line.
[0016]
In this case, the shield further includes a bottom wall portion made of another conductive film laminated via another interlayer disconnection film below the signal line, and the main line portion, the side wall portion, and the bottom You may comprise so that the said signal wire | line may be electrically shielded from four directions seeing on the cross section of the said signal wire | line by a wall part.
[0017]
If comprised in this way, signal lines, such as an image signal line which consists of a 1st electrically conductive film, are electrically shielded from upper, side, and lower four directions by the shield which consists of a 2nd electrically conductive film and another electrically conductive film. Therefore, the jumping of electromagnetic noise from other signal lines, wirings, circuits, and elements as noise sources located on the four sides of each signal line can be extremely effectively reduced.
[0018]
In another aspect of the electro-optical device of the present invention, the shield is made of the first conductive film, and electrically shields the signal line made of the second conductive film from below.
[0019]
According to this aspect, a signal line such as an image signal line made of the second conductive film is electrically shielded from below by the shield made of the first conductive film. Accordingly, it is possible to effectively reduce electromagnetic noise jumping from other signal lines, wirings, circuits, or elements as noise sources located mainly below or on the side of each signal line.
[0020]
In another aspect of the electro-optical device of the invention, the signal line includes an image signal line for supplying an image signal.
[0021]
According to this aspect, since the image signal line is electrically shielded in the peripheral area, electromagnetic noise jumps into the image signal on the image signal line from another signal line or wiring or circuit or element as a noise source. It can be effectively reduced. Therefore, it is possible to perform high-quality image display in the image display area based on an image signal having finally a high S / N.
[0022]
In another aspect of the electro-optical device according to the aspect of the invention, the peripheral circuit includes a sampling circuit that samples an image signal, and the signal line relays and connects the image signal line that supplies the image signal and the sampling circuit. Including relay wiring.
[0023]
According to this aspect, since the relay wiring is shielded in the peripheral region, it is effective to jump electromagnetic noise into the image signal on the relay wiring from other signal lines or wiring or circuits or elements as noise sources. Can be reduced. Therefore, it is possible to perform high-quality image display in the image display area based on an image signal having finally a high S / N. In particular, with respect to the relay wiring portion facing the counter electrode provided on the counter substrate, it is effective to electrically shield the relay wiring portion and the counter electrode with an upper shield disposed between them from the viewpoint of reducing the parasitic capacitance between the relay wiring portion and the counter electrode. is there.
[0024]
In another aspect of the electro-optical device of the invention, the peripheral circuit includes a sampling circuit that samples an image signal, and the signal line includes a gate signal line of the sampling circuit.
[0025]
According to this aspect, since the gate signal line of the sampling circuit is shielded in the peripheral region, the control signal (for example, the data line) on the gate signal line from another signal line or wiring or circuit or element as a noise source The jumping of electromagnetic noise into the sampling circuit drive signal output from the drive circuit can be effectively reduced. Therefore, finally, high-quality image display can be performed in the image display region by high-precision sampling operation in the sampling circuit. In particular, with respect to the gate signal line portion facing the counter electrode provided on the counter substrate, from the viewpoint of reducing the parasitic capacitance between the gate signal line portion and the counter electrode, it is effective to electrically shield by an upper shield disposed between the two. Is.
[0026]
In another aspect of the electro-optical device according to the aspect of the invention, the signal line includes a control signal line that supplies a control signal including at least one of a clock signal and a waveform selection signal.
[0027]
According to this aspect, since the control signal line is electrically shielded in the peripheral region, electromagnetic noise jumps into the control signal on the control signal line from another signal line or wiring or circuit or element as a noise source. It can be effectively reduced. Furthermore, generally, a control signal having a high frequency or a high potential tends to be a noise source for an image signal. Therefore, by electrically shielding the control signal line in this way, it is possible to effectively jump in electromagnetic noise from the control signal line as a noise source to an image signal or the like supplied to another image signal line or the like. Can be reduced. Therefore, it is possible to perform high-quality image display in the image display area based on a control signal, an image signal, or the like that finally has a high S / N.
[0028]
In the electro-optical device (including each embodiment) of the present invention described above, the shield is preferably fixed to the ground potential or other constant potential.
[0029]
In another aspect of the electro-optical device according to the aspect of the invention, the signal line includes an image signal line that supplies an image signal and a control signal line that supplies a control signal including at least one of a clock signal and a waveform selection signal. The shield includes a first portion that electrically shields the image signal line, and a second portion that electrically shields the control signal line, the first portion being fixed at a first constant potential, and the second portion being The second constant potential is different from the first constant potential.
[0030]
According to this aspect, since the image signal line is electrically shielded by the first portion of the shield and the control signal line is electrically shielded by the second portion of the shield in the peripheral region, the other signal as the noise source can be obtained. It is possible to effectively reduce electromagnetic noise jumping into the image signal on the image signal line and the control signal on the control signal line from the line, wiring, circuit or element. In particular, since the first part and the second part of the shield are fixed at different constant potentials, the potential fluctuations between the two signal lines affect each other via the same constant potential wiring. Can be prevented. Accordingly, it is possible to display a high-quality image in the image display area based on an image signal having a high S / N, a control signal, or the like.
[0031]
In another aspect of the electro-optical device of the present invention, the shield is divided for each signal line.
[0032]
According to this aspect, since each signal line is individually electrically shielded, each signal line can be electrically shielded from all other signal lines. That is, it is possible to reduce as much as possible the adverse effects caused by electromagnetic waves between a plurality of signal lines.
[0033]
In another aspect of the electro-optical device according to the aspect of the invention, the shield is divided for each of a plurality of signal lines.
[0034]
According to this aspect, since the signal lines are individually electrically shielded for each of the plurality of signal lines, the shield can be easily formed as compared with the case where the shield is provided for each signal line. At this time, for example, a plurality of signal lines such as a plurality of pixel signal lines that are basically affected by electromagnetic waves are collectively shielded by the same shield, and on the other hand, for example, an image signal line and a clock signal line, etc. If signal lines that are basically affected by electromagnetic waves are electrically shielded by separate shields, there is a disadvantage in collectively shielding a plurality of signal lines (ie, the same). (Jumping of noise between a plurality of signal lines electrically shielded by the shield) can be suppressed.
[0035]
In another aspect of the electro-optical device of the present invention, at least one of the first conductive film and the second conductive film is formed of a film containing a metal.
[0036]
According to this aspect, for example, the first conductive film and the second conductive film are formed from a film containing a metal such as an Al (aluminum) film or Cr (chromium), thereby reducing the resistance of these conductive films. It can be easily achieved.
[0037]
In another aspect of the electro-optical device according to the aspect of the invention, the image display region further includes a scanning line made of a third conductive film stacked on the substrate below the first conductive film, and the peripheral region has And further comprising another shield made of the third conductive film for electrically shielding the signal line from below.
[0038]
According to this aspect, in the image display region, the third conductive film that forms the scanning line is stacked below the first conductive film that forms the capacitance line. In the peripheral region, another shield that electrically shields the signal line from below is formed from the third conductive film. Accordingly, a signal line such as an image signal line formed of one of the first conductive film and the second conductive film is vertically moved by a shield formed of the other of the first conductive film and the second conductive film and a shield formed of the third conductive film. Or is shielded redundantly from below. Therefore, the jumping of electromagnetic noise from other signal lines, wirings, circuits, and elements as noise sources can be reduced more effectively. In the image display area, active matrix driving or passive matrix driving using scanning lines and data lines is possible.
[0039]
In another aspect of the electro-optical device according to the aspect of the invention, the image display region includes the thin film transistor connected between the data line and the pixel electrode, and the substrate that shields at least the channel region of the thin film transistor. 1 conductive film and a conductive light shielding film laminated below the thin film transistor, and further provided with another shield made of the light shielding film for electrically shielding the signal line from below in the peripheral region.
[0040]
According to this aspect, in the image display region, the light shielding film that shields at least the channel region of the thin film transistor is stacked below the first conductive film that forms the capacitive line. In the peripheral region, another shield that electrically shields the signal line from below is formed from this light shielding film. Therefore, a signal line such as an image signal line formed of one of the first conductive film and the second conductive film is formed from above or below by a shield formed of the other of the first conductive film and the second conductive film and a shield formed of the light shielding film. It is electrically shielded redundantly from below. Therefore, the jumping of electromagnetic noise from other signal lines, wirings, circuits, and elements as noise sources can be reduced more effectively. In the image display area, active matrix driving using data lines and thin film transistors is possible.
[0041]
In another aspect of the electro-optical device of the present invention, the electro-optical device further includes a counter electrode facing the plurality of pixel electrodes on a counter substrate facing the substrate via an electro-optical material, and the shield includes the signal A portion of the line that electrically shields a part of the signal line from above between the part facing the counter electrode and the counter electrode is included.
[0042]
According to this aspect, since the upper shield exists between the counter electrode provided on the counter substrate and a part of the signal line facing the counter electrode, the parasitic capacitance between the part of the signal line and the counter electrode is reduced. Can be reduced. That is, electromagnetic noise jumps into an image signal or the like on the signal line from the counter electrode as a noise source, or a constant potential signal on the counter electrode from the signal line as a noise source (for example, a constant potential signal that does not invert, a frame And electromagnetic noise jumping into a constant potential signal that is inverted for each field) can be effectively reduced.
[0043]
In another aspect of the electro-optical device according to the aspect of the invention, the shield includes a main line of a power supply line or a branch line.
[0044]
According to this aspect, since the shield is composed of the main line of the power supply wiring or the branch wiring, the shield can be fixed at a constant potential. In addition, since the region occupied by the shield in the peripheral region is assigned to the power supply wiring, the power supply wiring can be configured to be relatively wide and a stable constant potential can be supplied. Further, by sharing the shield and the power supply wiring, it is possible to simplify the device configuration and the manufacturing process. Furthermore, by fixing the shield to such a stable constant potential, the electric shielding performance is improved, which is further advantageous.
[0045]
In order to solve the above problems, another electro-optical device of the present invention is a capacitor line including a plurality of pixel electrodes and a first conductive film for adding a storage capacitor to the pixel electrodes in an image display region on the substrate. And a data line composed of a second conductive film laminated on the first conductive film via an interlayer dielectric film, and the data is provided in a peripheral region located around the image display region on the substrate. A peripheral circuit including a circuit for driving a line; an image signal line for supplying an image signal to the peripheral circuit and one of the first conductive film and the second conductive film; and a clock signal and a waveform for the peripheral circuit A control signal including at least one of the selection signals is supplied and a control signal line including the other of the first conductive film and the second conductive film is provided.
[0046]
According to another electro-optical device of the present invention, in the image display region, the second conductive film that forms the data line is stacked on the first conductive film that forms the capacitive line via the interlayer insulating film. In the peripheral region, an image signal line is formed from one of the first conductive film and the second conductive film, and a control signal line is formed from the other of the first conductive film and the second conductive film. Therefore, compared to the case where the image signal line and the control signal line are formed in the same plane by patterning the same conductive film in the peripheral region, the two conductive films forming the image signal line and the control signal line are different. The parasitic capacitance between the two is reduced by the distance away from the substrate in the direction perpendicular to the substrate. In other words, electromagnetic noise jumps into the image signal on the image signal line from the control signal line as the noise source that decreases as the distance between the two signal lines increases (or control from the image signal line as the noise source). Electromagnetic noise jumping into the control signal on the signal line can be reduced. The above-described various shields according to the present invention may be provided for the electro-optical device having such a configuration. With this configuration, the electromagnetic noise due to the separation of the image signal line and the control signal line in the direction perpendicular to the substrate and the electromagnetic noise due to the shield between the image signal and the control signal line are reduced. You can enjoy both of the effects.
[0047]
As a result, noise in the image signal and the like is reduced with a relatively simple device configuration, and an electro-optical device capable of displaying a high-quality image can be realized.
[0048]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0049]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.
[0050]
First, the configuration of the electro-optical device according to the embodiment of the invention will be described with reference to FIGS. 1 to 3. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of an electro-optical device. FIG. 2 is a plan view of a plurality of adjacent pixel groups on the TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed. 3 is a cross-sectional view taken along line AA ′ of FIG. In FIG. 3, the scale of each layer and each member is different in order to make each layer and each member recognizable on the drawing.
[0051]
In FIG. 1, a pixel electrode 9a and a TFT 30 for controlling the switching of the pixel electrode 9a are formed on each of a plurality of pixels formed in a matrix that forms an image display area of the electro-optical device according to the present embodiment. The data line 6 a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. good. Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 serving as a switching element for a certain period. Write at a predetermined timing. Image signals S1, S2,..., Sn written in a liquid crystal as an example of an electro-optical material via the pixel electrode 9a are transmitted to a counter electrode (described later) formed on a counter substrate (described later). Held for a certain period of time. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied potential level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to the image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. A capacitor line 300 including a fixed potential side capacitor electrode of the storage capacitor 70 and fixed at a constant potential is provided alongside the scanning line 3a.
[0052]
In FIG. 2, a plurality of transparent pixel electrodes 9a (outlined by dotted line portions 9a ′) are provided in a matrix on the TFT array substrate of the electro-optical device. A data line 6a and a scanning line 3a are provided along each boundary.
[0053]
In addition, the scanning line 3a is disposed so as to face the channel region 1a ′ indicated by the hatched region rising to the right in the drawing in the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode (particularly in the present embodiment). Then, the scanning line 3a is formed to be wide in the portion that becomes the gate electrode). As described above, the pixel switching TFT 30 in which the scanning line 3a is disposed as a gate electrode in the channel region 1a ′ is provided at each of the intersections of the scanning line 3a and the data line 6a.
[0054]
As shown in FIGS. 2 and 3, the storage capacitor 70 includes a relay layer 71 as a pixel potential side capacitor electrode connected to the high concentration drain region 1e (and the pixel electrode 9a) of the TFT 30, and a fixed potential side capacitor electrode. A part of the capacitor line 300 is formed so as to be opposed to each other through the dielectric film 75.
[0055]
The relay layer 71 functions as an intermediate conductive layer that relay-connects the pixel electrode 9a and the high-concentration drain region 1e of the TFT 30 via the contact holes 83 and 85 in addition to the function as the pixel potential side capacitor electrode of the storage capacitor 70. Has function.
[0056]
The capacitor line 300 extends in a stripe shape along the scanning line 3a as viewed in a plan view, and a portion overlapping the TFT 30 protrudes up and down in FIG. Such a capacitor line 300 preferably includes a first film made of a conductive polysilicon film having a thickness of about 50 nm and a second film made of a metal silicide film containing a refractory metal having a thickness of about 150 nm. It is configured to have a laminated multilayer structure. With this configuration, the second film functions not only as a fixed potential side capacitor electrode of the capacitor line 300 or the storage capacitor 70 but also as a light shielding layer that shields the TFT 30 from incident light above the TFT 30.
[0057]
On the other hand, below the TFT 30 on the TFT array substrate 10, a lower light-shielding film 11a is provided in a grid pattern. The lower light-shielding film 11a is made of, for example, at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pb (lead). Including a single metal, an alloy, a metal silicide, a polysilicide, a laminate of these, and the like.
[0058]
A TFT array is formed by the data lines 6a extending in the vertical direction in FIG. 2 and the capacitor lines 300 extending in the horizontal direction in FIG. On the upper side and the lower side of the TFT 30 on the substrate 10, light shielding regions are configured in a lattice shape when seen in a plan view, and define an opening region of each pixel.
[0059]
In FIG. 3, a dielectric film 75 disposed between the relay layer 71 serving as a capacitor electrode and the capacitor line 300 is a silicon oxide film such as a relatively thin HTO film or LTO film having a film thickness of about 5 to 200 nm, for example. Or a silicon nitride film or the like. From the viewpoint of increasing the storage capacitor 70, the thinner the dielectric film 75 is better as long as the reliability of the film is sufficiently obtained.
[0060]
As shown in FIGS. 2 and 3, the data line 6a is electrically connected to the high-concentration source region 1d in the semiconductor layer 1a made of, for example, a polysilicon film through the contact hole 81. Note that a relay layer made of the same film as the relay layer 71 described above may be formed, and the data line 6a and the high-concentration source region 1d may be electrically connected through the relay layer and the two contact holes.
[0061]
Further, the capacitor line 300 extends from the image display region where the pixel electrode 9a is disposed to the periphery thereof, and is electrically connected to a constant potential source to be a fixed potential. As such a constant potential source, data for controlling a scanning line driving circuit (described later) for supplying a scanning signal for driving the TFT 30 to the scanning line 3a and a sampling circuit for supplying an image signal to the data line 6a. A constant potential source such as a positive power source or a negative power source supplied to a line driving circuit (described later) may be used, or a constant potential supplied to the counter electrode 21 of the counter substrate 20 may be used. Further, the lower light-shielding film 11 a provided on the lower side of the TFT 30 extends from the image display area to the periphery thereof in the same manner as the capacitor line 300 in order to avoid the potential fluctuation from adversely affecting the TFT 30. Then, it may be connected to a constant potential source.
[0062]
The pixel electrode 9a is electrically connected to the high-concentration drain region 1e in the semiconductor layer 1a through the contact holes 83 and 85 by relaying the relay layer 71. That is, in the present embodiment, the relay layer 71 fulfills the function of relaying the pixel electrode 9 a to the TFT 30 in addition to the function of the storage capacitor 70 as the pixel potential side capacitor electrode. As described above, the relay layer 71 is composed of two or more series contact holes having a relatively small diameter while avoiding the technical difficulty of connecting the two with a single contact hole even when the interlayer distance is as long as about 1000 nm. Both can be connected well, the pixel aperture ratio can be increased, and it is useful for preventing etching through when a contact hole is opened.
[0063]
2 and 3, the electro-optical device includes a TFT array substrate 10 and a transparent counter substrate 20 disposed to face the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.
[0064]
As shown in FIG. 3, the TFT array substrate 10 is provided with a pixel electrode 9a, and an alignment film 16 subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The pixel electrode 9a is made of a transparent conductive thin film such as an ITO (Indium Tin Oxide) film. The alignment film 16 is made of an organic thin film such as a polyimide thin film.
[0065]
On the other hand, a counter electrode 21 is provided over the entire surface of the counter substrate 20, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 21. The counter electrode 21 is made of a transparent conductive thin film such as an ITO film. The alignment film 22 is made of an organic thin film such as a polyimide thin film.
[0066]
The counter substrate 20 may be provided with a lattice-shaped or striped light-shielding film. By adopting such a configuration, the incident light from the counter substrate 20 side is reduced to the channel region 1a ′ or the low level by the light shielding film on the counter substrate 20 together with the capacitor line 300 and the data line 6a constituting the light shield region as described above. Intrusion into the concentration source region 1b and the low concentration drain region 1c can be more reliably prevented. Further, such a light shielding film on the counter substrate 20 functions to prevent a temperature increase of the electro-optical device by forming at least a surface irradiated with incident light with a highly reflective film.
[0067]
Between the TFT array substrate 10 and the counter substrate 20, which are arranged in such a manner so that the pixel electrode 9 a and the counter electrode 21 face each other, an electro-optical material is placed in a space surrounded by a seal material described later. A liquid crystal layer 50 is formed by encapsulating liquid crystal as an example. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 22 in a state where no voltage is generated between the pixel electrode 9 a and the counter electrode 21. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material 52 is an adhesive made of, for example, a photocurable resin or a thermosetting resin for bonding the TFT array substrate 10 and the counter substrate 20 around them, and the distance between the two substrates is set to a predetermined value. Gap materials such as glass fiber or glass beads are mixed.
[0068]
Further, a base insulating film 12 is provided under the pixel switching TFT 30. The base insulating film 12 is formed on the entire surface of the TFT array substrate 10 in addition to the function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, and thus remains rough after polishing the surface of the TFT array substrate 10 and after cleaning. It has a function of preventing changes in the characteristics of the pixel switching TFT 30 due to dirt or the like.
[0069]
In FIG. 3, a pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and a scanning line 3a, a channel region 1a ′ of a semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a, Insulating thin film 2 including a gate insulating film that insulates scanning line 3a from semiconductor layer 1a, low concentration source region 1b and low concentration drain region 1c of semiconductor layer 1a, high concentration source region 1d and high concentration drain region of semiconductor layer 1a 1e.
[0070]
On the scanning line 3a, a first interlayer insulating film 41 is formed in which a contact hole 81 leading to the high concentration source region 1d and a contact hole 83 leading to the high concentration drain region 1e are respectively opened.
[0071]
A relay layer 71 and a capacitor line 300 are formed on the first interlayer insulating film 41, and a contact hole 81 leading to the high-concentration source region 1d and a contact hole 85 leading to the relay layer 71 are opened on these, respectively. A holed second interlayer insulating film 42 is formed.
[0072]
In the present embodiment, the first interlayer insulating film 41 is baked at 1000 ° C. to activate ions implanted into the polysilicon film constituting the semiconductor layer 1a and the scanning line 3a. Also good. On the other hand, the stress generated in the vicinity of the interface of the capacitor line 300 may be reduced by not performing such firing on the second interlayer insulating film 42.
[0073]
A data line 6 a is formed on the second interlayer insulating film 42, and a flattened third interlayer insulating film 43 in which a contact hole 85 leading to the relay layer 71 is formed is formed thereon. . The pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 43 thus configured.
[0074]
In the present embodiment, the surface of the third interlayer insulating film 43 is flattened by CMP (Chemical Mechanical Polishing) processing or the like, and liquid crystal caused by steps due to various wirings and elements existing therebelow. The alignment defect of the liquid crystal in the layer 50 is reduced.
[0075]
According to the present embodiment configured as described above, when incident light enters the channel region 1a ′ of the TFT 30 and the vicinity thereof from the counter substrate 20 side, the grid-like light shielding composed of the data line 6a and the capacitor line 300 is performed. Shading is performed with a layer. On the other hand, when returning light enters the channel region 1a ′ of the TFT 30 and its vicinity from the TFT array substrate 10 side, the light is blocked by the lower light-shielding film 11a (particularly, a plurality of projectors for a multi-plate color display or the like). When a single optical system is configured by combining the electro-optical devices with a prism or the like, the return light consisting of the projection light portion that penetrates the prism or the like from another electro-optical device is strong, so it is effective. is there.). As a result, the characteristics of the TFT 30 hardly change due to light leakage, and the electro-optical device can obtain very high light resistance. In addition, a large storage capacitor 70 can be constructed using the non-opening region of each pixel in which the data line 6a and the scanning line 3a are formed.
[0076]
Next, with reference to FIG. 4, the wiring and shield in the peripheral region in the present embodiment will be described. FIG. 4 is a schematic plan view showing the configuration of various wirings including a shield provided on the TFT array substrate and peripheral circuits in this embodiment.
[0077]
5 to 10 are cross-sectional views taken along the line BB ′ of FIG. 4 showing various specific examples of wiring such as a shield line, an image signal line, and a clock signal line.
[0078]
In FIG. 4, a data line driving circuit 101, a scanning line driving circuit 104, and a sampling circuit 301 are formed as an example of the peripheral circuit in the peripheral area located around the image display area on the TFT array substrate of the liquid crystal device. Yes.
[0079]
In the following description of FIG. 4, signal wirings 400 input via a plurality of external input terminals 102 provided along the lower side of the TFT array substrate 1 are denoted by the same alphabetic symbols as the signal names for ease of explanation. Are referred to by adding parentheses after the wiring 400 (for example, the signal wiring of the “clock signal CLX” is referred to as “wiring 400 (CLX)”).
The scanning line driving circuit 104 supplies a negative power supply VSSY and a positive power supply VDDY for the scanning line driving circuit 104 supplied from the external control circuit via the external input terminal 102, the wiring 400 (VSSY), and the wiring 400 (VDDY). The built-in shift register circuit is started by the input of the start signal SPY. Then, the reference clock signal CLY for the built-in shift register circuit of the scanning line driving circuit 104 and its inverted clock signal CLY ′ supplied through the external input terminal 102, the wiring 400 (CLY), and the wiring 400 (CLY ′). At a predetermined timing based on this, a scanning signal is applied to the scanning line 3a in a pulse-like manner in a line sequential manner.
[0080]
The data line driving circuit 101 receives a negative power supply VSSX and a positive power supply VDDX for the data line driving circuit 101 supplied from the external control circuit via the external input terminal 102, the signal wiring 400 (VSSX), and the wiring 400 (VDDX). As a power source, the built-in shift register circuit is started by input of a start signal SPX. Then, the reference clock signal CLX for the built-in shift register circuit of the data line driving circuit 101 and the inverted clock signal CLX ′ supplied through the external input terminal 102, the wiring 400 (CLX), and the wiring 400 (CLX ′). Based on the timing at which the scanning line driving circuit 104 applies the scanning signal, for example, 12 parallel signals supplied via the external input terminal 102 and the wiring 400 (VID1) to the wiring 400 (VID12) are serial-parallel. For each of the converted image signals VID1 to VID12, a sampling circuit drive signal Qm (m = 1, 2,...) Is supplied to the sampling circuit 301 via the sampling circuit drive signal line 306 for each data line 6a.
[0081]
The sampling circuit 301 includes a TFT 302 for each data line 6a. The wiring 400 (VID1) to the wiring 400 (VID12) are connected to the source electrode of the TFT 302 via the relay wiring 305, and the sampling circuit is driven. A signal line 306 is connected to the gate electrode of the TFT 302. When the image signals VID1 to VID12 are input, these image signals are sampled. When the sampling circuit driving signal Qm is input from the data line driving circuit 101 via the sampling circuit driving signal line 306, the image signals sampled for the image signals VID1 to VID12 are converted into 12 adjacent data lines. Sequentially applied to each group of 6a.
[0082]
As described above, the data line driving circuit 101 and the sampling circuit 301 are configured to supply the image signals VID1 to VID12 converted into 12 parallel signals to the data line 6a as the image signals S1, S2,. ing. In the present embodiment, the sampling circuit 301 connected to the 12 adjacent data lines 6a is simultaneously selected and sequentially transferred for each group of 12 data lines 6a. However, the data line 6a has been described. May be selected every 6 or every 24. Alternatively, two or more arbitrary numbers may be selected at the same time. At this time, it goes without saying that the external input terminals 102 and the image signal lines for image signals are required as many as the number of parallel image signals. Note that the number of parallel image signals and the number of sampling circuits 301 selected at the same time may be equal to each other, or the former may be configured to be greater than the latter.
[0083]
Further, as shown in FIG. 4, when the start signal SPX is input, the data line driving circuit 101 includes a shift register circuit 101a that starts sequential generation of transfer signals based on the reference clock signal CLX and its inverted clock signal CLK ′. The waveform control circuit 101b and the buffer circuit 101c are provided to the sampling circuit 301 through the sampling circuit drive signal line 306 after waveform shaping of the transfer signal from the shift register circuit 101a. The sampling circuit 301 has 12 TFTs 302 connected in parallel to each sampling circuit drive signal line 306 corresponding to the 12 image signals VID1 to VID12 that are serial-parallel converted. That is, the switches S1 to S12 configured by the TFT 302 are connected to the first sampling circuit drive signal line 306 from the left, and the switches S13 to S24 are connected to the second sampling circuit drive signal line 306 from the left. , Switches Sn-11 to Sn are connected to the rightmost sampling circuit drive signal line 306.
[0084]
Enable signals ENB1 and ENB2 as waveform selection signals which are one of the control signals are input to the waveform control circuit 101b. In this waveform control circuit 101b, the selection period of the sampling circuit 301 is set to (a sampling circuit driving signal that is in succession) by limiting the width of the pulses sequentially output from the shift register circuit 101a to the pulse widths of the enable signals ENB1 and ENB2. Control is performed so that periods in which Q1, Q2,... Are at a high level do not overlap each other. This prevents the occurrence of block ghost between the data lines 6a that receive image signals from the same wiring 400 (VID1) to wiring 400 (VID12). Therefore, the enable signals ENB1 and ENB2 are high-frequency control signals having a cycle shorter than the horizontal scanning period, like the clock signals CLX and CLX ′.
[0085]
In the present embodiment, vertical conduction terminals 106 for electrical conduction between the TFT array substrate 1 and the counter electrode 21 (see FIG. 3) on the counter substrate 20 side are provided at the four corners of the image display area. (However, two corners are shown in FIG. 4). The vertical conduction terminal 106 is supplied via the external input terminal 102 and the wiring 400 (LCCOM).
[0086]
Next, various specific examples of shields that can be employed in the electro-optical device according to the present embodiment are shown in FIGS. 5 to 10 are cross-sectional views showing structures of various specific examples of the shield in the BB 'cross section of FIG.
[0087]
5 to 10, in each of the specific examples, the wiring 400 (VID1) to the wiring 400 (VID12) which are image signal lines are the same conductive films (for example, conductive polylines) as the capacitor lines 300 in the image display region. These wirings 400 are at least electrically shielded by a shield made of the same film (for example, Al film) as the data lines 6a in the image display region. Has been.
[0088]
That is, in the specific example of FIG. 5, the wiring 400 made of the same conductive film as the capacitor line 300 is made of the same conductive film as the data line 6 a formed along the wiring 400 from above and covering the wiring 400. The upper shield 401a is electrically shielded. Particularly in this specific example, since the upper shield 401 a is divided for each wiring 400, each wiring 400 can be electrically shielded from all other wirings 400.
[0089]
In the specific example of FIG. 6, the wiring 400 made of the same conductive film as the capacitor line 300 has the same conductivity as the data line 6 a formed along the plurality of wirings 400 from above and covering the plurality of wirings 400 together. The upper shield 401b made of a film is electrically shielded. Particularly in this specific example, the upper shield 401b is divided for each of a plurality of signal lines. Therefore, the upper shield 401b can be formed relatively easily as compared with the specific example of FIG. 5 in which the upper shield 401a is provided for each signal line. At this time, a plurality of signal lines such as a plurality of pixel signal lines that are basically affected by electromagnetic waves are collectively shielded by one upper shield 401b, and on the other hand, for example, an image signal line and a clock signal Signal lines that are basically affected by electromagnetic waves such as lines may be electrically shielded by separate upper shields 401b. That is, this makes it possible to minimize the disadvantages of collectively shielding a plurality of signal lines.
[0090]
In the specific example of FIG. 7, in addition to the upper shield 401a shown in FIG. 5, the wiring 400 is electrically shielded from above and below from the lower shield 11b made of the same conductive film as the lower light shielding film 11a in the image display region. .
[0091]
In the specific example of FIG. 8, in addition to the upper shield 401a shown in FIG. 5, the wiring 400 is electrically shielded from the vertical direction by the lower shield 402 made of the same conductive film as the scanning line 3a in the image display region.
[0092]
In the specific example of FIG. 9, in addition to the upper shield 401c and the lower shield 11b similar to FIG. 7, the upper shield 401c is extended from the same conductive film, and the base insulating film 12, the first interlayer disconnection film 41, The wiring 400 is electrically shielded from the top, bottom, left, and right directions by a side shield 401 d embedded in a groove dug in the dielectric film 75 and the second interlayer insulating film 42 along the wiring 400. In particular, in this specific example, since the shield electrically shields the entire circumference of each wiring 400, adverse effects due to electromagnetic waves between the plurality of wirings 400 can be reduced as much as possible.
[0093]
In the specific example of FIG. 10, in addition to the upper shield 401c and the lower shield 402 similar to FIG. 8, the upper shield 401c is extended from the same conductive film, and the first interlayer dielectric film 41, the dielectric film 75, and The wiring 400 is electrically shielded from the top, bottom, left, and right directions by a side shield 401 e embedded in a groove dug in the second interlayer insulating film 42 along the wiring 400. In particular, in this specific example, since the shield electrically shields the entire circumference of each wiring 400, adverse effects due to electromagnetic waves between the plurality of wirings 400 can be reduced as much as possible.
As described above, according to the electro-optical device of this embodiment, in the image display region, the second conductive film forming the data line 6a is disposed on the first conductive film forming the capacitor line 300 via the interlayer insulating film. Are stacked. In the peripheral region, a wiring 400 connected to the peripheral circuit is formed from one of the first conductive film and the second conductive film, and at least the wiring 400 is connected from the other of the first conductive film and the second conductive film. A shield that electrically shields from one direction (for example, from above or below) is formed. Accordingly, it is possible to effectively reduce electromagnetic noise jumping into an image signal or the like on the wiring 400 such as an image signal line. Moreover, it is not necessary to separately form a dedicated film for forming the wiring 400 and the shield in the peripheral region, which is advantageous in simplifying the device configuration and the manufacturing process. In particular, when the pixel pitch is refined and the drive frequency is increased to improve the image quality, generally noise related to such signal lines (for example, image signals from control signal lines such as clock signal lines and waveform selection signal lines). Electromagnetic noise to the image signal on the line, electromagnetic noise to the image signal on the image signal line from the external device or other circuit, etc. from the control signal line such as clock signal line or waveform selection signal line to the external device or other circuit, etc. Electromagnetic noise, etc.) increases relatively (ie, S / N decreases). Therefore, the image signal line, the control signal line, and other wiring 400 wired in the peripheral area as in the present embodiment are shielded by the upper shield 401a, 401b or 401c, the lower shield 11b or 402, the side shield 401d or 401e, etc. Thus, the configuration of electrical shielding is very advantageous in reducing the pixel pitch or increasing the driving frequency.
[0094]
Further, in the present embodiment, the image signal line is electrically shielded particularly as the wiring 400. Therefore, the electromagnetic noise to the image signals S1, S2,... On the image signal line from other signal lines or wirings or circuits or elements as noise sources. Dive can be effectively reduced. Therefore, based on the image signals S1, S2,... Having a high S / N finally, it is possible to perform high-quality image display in the image display area.
[0095]
Further, in the embodiment described above, the relay wiring 305 and the sampling circuit drive signal line 306 for relay-connecting the image signal line and the sampling circuit 301 shown in FIG. 4 are arranged upward and downward as shown in FIGS. Alternatively, electrical shielding may be performed from the side. In this way, electromagnetic noise jumps into the image signals S1, S2,... On the relay wiring 305 and electromagnetic noise jumps into the sampling circuit drive signals Q1, Q2,. It can be effectively reduced. Since the relay wiring 305 and the sampling circuit drive signal line 306 include a portion facing the counter electrode 21 provided on the counter substrate 20, from the viewpoint of reducing the parasitic capacitance between the wiring and the counter electrode 21. It is particularly effective to be electrically shielded by the upper shield arranged at the top.
[0096]
Further, in the embodiment described above, the wiring 400 (CLX) and the wiring 400 (CLX ′) as clock signal lines, the wiring 400 (ENB1) and the wiring 400 (ENB2) as waveform selection signal lines are shown in FIGS. As shown in Fig. 5, the electric shielding may be performed from above, below or from the side. With this configuration, high-frequency and strong electromagnetic noise caused by a control signal having a high frequency and a high potential, which is likely to be a noise source for an image signal, on these control signal lines, is generated on the image signal lines and the like. It is possible to effectively prevent jumping into the image signal.
[0097]
In the electro-optical device (including each embodiment) of the present invention described above, the shield is preferably fixed to the ground potential or other constant potential. In particular, the image signal lines (wiring 400 (VID1), wiring 400 (VID2),...) And the control signal lines (wiring 400 (CLX), wiring 400 (CLX ′),...) Are electrically shielded separately. In addition, it is more preferable to fix them at different constant potentials. With this configuration, it is possible to prevent a situation in which the potential fluctuations between the two signal lines influence each other via the same constant potential wiring. For example, the image signal line is electrically shielded at a low potential by connecting it to the first constant potential line having a low potential (ground potential or about several volts), and the control signal line is set to a high potential (about several tens of volts). What is necessary is just to electrically shield with a high potential by connecting to the constant potential line of the 2nd constant potential.
[0098]
In addition, in the present embodiment, it is preferable to share the shield and the main line or branch wiring of the power supply wiring. With this configuration, the shield can be fixed at a constant potential while simplifying the device configuration and the manufacturing process. Moreover, since the area occupied by the shield in the peripheral area is allocated to the power supply wiring, the power supply wiring can be configured to be relatively wide. Furthermore, it is more advantageous to form the shield wider so that the performance of the shield is improved.
[0099]
5 to 10, the wiring 400 is formed from the same conductive film as the capacitor line 300 and the shield is formed from a conductive layer different from the capacitor line 300. However, the wiring 400 is the same as the data line 6a. The conductive film may be formed from a conductive layer different from the data line 6a, or the wiring 400 may be formed from the same conductive film as the scanning line 3a and the shield may be formed from a conductive layer different from the scanning line 3a. Alternatively, the wiring 400 may be formed from the same conductive film as the lower light-shielding film 11a, and the shield may be formed from a conductive layer different from the lower light-shielding film 11a.
[0100]
Furthermore, a part of the shield can be formed from the same film as the wiring, and in this case, it is possible to electrically shield mainly from the side. In the present embodiment, as shown in FIG. 4, the wiring 400 (VSSY) for supplying the negative power supply VSSY and the wiring 400 (VSSX) for supplying the negative power supply VSSX in the same plane are the wiring 400 ( VID2), wiring 400 (VID4), wiring 400 (VID6),... Are functioning as image signal shield lines. Similarly, the wiring 400 (VDDY) for supplying the positive power supply VDDY and the wiring 400 (VSSX) for supplying the negative power supply VSSX are the image signal lines 400 (VID1), 400 (VID3), and 400 in the same plane. (VID5),... And functions as an image signal shield line. Further, the wiring 400 (VDDX) for supplying the positive power supply VDDX also surrounds control signal lines such as the wiring 400 (CLX) and the wiring 400 (CLX ′) as clock signal lines in the same plane, and the control signal shield. It functions as a line. Similarly, the wiring 400 (VDDY) that supplies the positive power supply VDDY surrounds control signals such as the wiring 400 (CLY) and the wiring 400 (CLY ′) as clock signal lines in the same plane, and the control signal shield line. Is functioning as In particular, as shown by a broken line in FIG. 4, two ends of the wiring 400 (VDDX) as the control signal shield line may be connected to each other by the connecting portion 93, and similarly as the image signal shield line. Two ends of the wiring 400 (VSSX) may be connected to each other by the connecting portion 91.
[0101]
Furthermore, it is possible to construct both laminated conductive films from a low-resistance Al film, which makes it possible to electrically shield low-resistance wiring with a low-resistance conductive film. A configuration in which electromagnetic noise hardly enters can be obtained.
[0102]
In the embodiment described above, a large number of conductive layers are stacked as shown in FIG. 3, so that the data line 6a and the scanning line 3a on the lower ground of the pixel electrode 9a (that is, the surface of the third interlayer insulating film 43). The level difference in the region along the line is alleviated by flattening the surface of the third interlayer insulating film 43, but instead of or in addition to this, the TFT array substrate 10, the base insulating film 12, the first A planarization process may be performed by digging a groove in the first interlayer insulating film 41, the second interlayer insulating film 42, or the third interlayer insulating film 43 and embedding the wiring such as the data line 6a, the TFT 30, or the like. The planarization process may be performed by polishing a step on the upper surface of the interlayer insulating film 42 by a CMP (Chemical Mechanical Polishing) process or the like, or by forming it flat using an organic SOG.
[0103]
In the embodiment described above, the pixel switching TFT 30 preferably has an LDD structure as shown in FIG. 3, but does not implant impurities into the low concentration source region 1b and the low concentration drain region 1c. Alternatively, the TFT may be a self-aligned TFT in which a high concentration source and drain regions are formed in a self-aligned manner by implanting impurities at a high concentration using a gate electrode formed of a part of the scanning line 3a as a mask. In this embodiment, only one gate electrode of the pixel switching TFT 30 is arranged between the high concentration source region 1d and the high concentration drain region 1e. However, two or more gate electrodes are provided between these gate electrodes. You may arrange. If the TFT is configured with dual gates or triple gates or more in this way, leakage current at the junction between the channel and the source and drain regions can be prevented, and the off-time current can be reduced.
[0104]
In addition, as a modification of the embodiment of the present invention described above, instead of or in addition to providing various shields as shown in FIG. 5 to FIG. A wiring 400 (CLX), a wiring 400 (CLY),... Serving as control signal lines are formed from one of the four conductive films of the line 6a, the scanning line 3a, and the lower light-shielding film 11a. The wiring 400 (VID1), the wiring 400 (VID2),... Which are image signal lines may be formed from the other film. With this configuration, both signal lines are separated in the direction perpendicular to the substrate and between the two signal lines, compared to the case where these two types of wirings are formed in the same plane by patterning the same conductive film. This is advantageous because noise jumps between both signal lines can be reduced by the amount of the interlayer insulating film. That is, even if there is no shield, it is possible to reduce noise by forming these two types of signal lines so as to be separated in a direction perpendicular to the substrate. Furthermore, the effect of reducing electromagnetic noise can be further enhanced by combining such a configuration with the above-described various shields.
[0105]
(Overall configuration of electro-optical device)
The overall configuration of the electro-optical device according to each embodiment configured as described above will be described with reference to FIGS. 11 and 12. 11 is a plan view of the TFT array substrate 10 as viewed from the counter substrate 20 side together with the components formed thereon, and FIG. 12 is a cross-sectional view taken along the line HH ′ of FIG.
[0106]
In FIG. 12, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and a light shielding film 53 as a frame defining the periphery of the image display region 10a is provided in parallel to the inside thereof. Is provided. A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region outside the sealing material 52, and the scanning line driving circuit 104 has two sides adjacent to the one side. It is provided along. Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. The data line driving circuit 101 may be arranged on both sides along the side of the image display area 10a. Further, on the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting between the scanning line driving circuits 104 provided on both sides of the image display region 10a. Further, at least one corner portion of the counter substrate 20 is provided with a vertical conductive material 106 for electrical connection between the TFT array substrate 10 and the counter substrate 20. Further, the sampling circuit 301 shown in FIG. 4 is provided in the frame area. As shown in FIG. 12, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 11 is fixed to the TFT array substrate 10 by the sealing material 52.
[0107]
On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, the sampling circuit 301 and the like, a precharge signal having a predetermined voltage level is applied to the plurality of data lines 6a before the image signal. In addition, a precharge circuit to be supplied, an inspection circuit for inspecting quality, defects, and the like of the electro-optical device during manufacture or shipment may be formed.
[0108]
In the embodiment described above with reference to FIGS. 1 to 12, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, they are mounted on a TAB (Tape Automated Bonding) substrate. The drive LSI may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. Further, for example, a TN mode, a VA (Vertically Aligned) mode, a PDLC (Polymer Dispersed Liquid Crystal) mode, and the like are respectively provided on the side on which the projection light of the counter substrate 20 enters and the side on which the emission light of the TFT array substrate 10 exits. A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to the operation mode and the normally white mode / normally black mode.
[0109]
Since the electro-optical device in the embodiment described above is applied to a projector, three electro-optical devices are respectively used as RGB light valves, and each light valve is connected to a dichroic mirror for RGB color separation. The light of each color that has been decomposed is incident as projection light. Therefore, in each embodiment, the counter substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the counter substrate 20 together with its protective film in a predetermined region facing the pixel electrode 9a. In this way, the electro-optical device in each embodiment can be applied to a direct-view type or reflective type color electro-optical device other than the projector. Further, micro lenses may be formed on the counter substrate 20 so as to correspond to one pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrodes 9 a facing RGB on the TFT array substrate 10. In this way, a bright electro-optical device can be realized by improving the collection efficiency of incident light. Furthermore, a dichroic filter that produces RGB colors by using interference of light may be formed by depositing several layers of interference layers having different refractive indexes on the counter substrate 20. According to this counter substrate with a dichroic filter, a brighter color electro-optical device can be realized.
[0110]
The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. The apparatus and the manufacturing method thereof are also included in the technical scope of the present invention.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit of various elements, wirings, and the like provided in a plurality of matrix-like pixels constituting an image display area in an electro-optical device according to an embodiment of the invention.
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed in the electro-optical device according to the embodiment.
FIG. 3 is a cross-sectional view taken along the line AA ′ in FIG.
FIG. 4 is a schematic plan view showing configurations of various wirings including a shield provided on the TFT array substrate, peripheral circuits, and the like in the present embodiment.
5 is a cross-sectional view taken along the line BB ′ of FIG. 4 according to a specific example of a shield that can be employed in the present embodiment.
6 is a cross-sectional view taken along the line BB ′ of FIG. 4 according to another specific example of a shield that can be employed in the present embodiment.
7 is a cross-sectional view taken along the line BB ′ of FIG. 4 according to another specific example of a shield that can be employed in the present embodiment.
8 is a cross-sectional view taken along the line BB ′ of FIG. 4 according to another specific example of a shield that can be employed in the present embodiment.
9 is a cross-sectional view taken along the line BB ′ of FIG. 4 according to another specific example of a shield that can be employed in the present embodiment.
10 is a cross-sectional view taken along the line BB ′ of FIG. 4 according to another specific example of a shield that can be employed in the present embodiment.
FIG. 11 is a plan view of the TFT array substrate in the electro-optical device according to the embodiment viewed from the side of the counter substrate together with each component formed thereon.
12 is a cross-sectional view taken along the line HH ′ of FIG.
[Explanation of symbols]
1a ... Semiconductor layer
1a '... channel region
1b ... low concentration source region
1c: low concentration drain region
1d ... High concentration source region
1e ... High concentration drain region
2… Insulating thin film
3a ... scan line
6a ... Data line
9a: Pixel electrode
10 ... TFT array substrate
11a: Lower light shielding film
12 ... Underlying insulating film
16 ... Alignment film
20 ... Counter substrate
21 ... Counter electrode
22 ... Alignment film
30 ... TFT
50 ... Liquid crystal layer
70 ... Storage capacity
71 ... Relay layer
75 ... Dielectric film
81, 83, 85 ... contact holes
101: Data line driving circuit
101a: Shift register circuit
101b ... Waveform control circuit
101c... Buffer circuit
104: Scanning line driving circuit
300 ... capacity line
301: Sampling circuit
302 ... TFT of sampling circuit
305 ... Relay wiring
306 ... Sampling circuit drive signal line
400 ... wiring
401a, 401b, 401c ... Upper shield
401d, 401e ... side shield
402 ... lower shield

Claims (14)

基板上の画像表示領域に、複数の画素電極と、該画素電極に蓄積容量を付加するための第1導電膜からなる容量線と、該第1導電膜上に層間絶線膜を介して積層された第2導電膜からなるデータ線とを備え、
前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記データ線の駆動に係る回路を含む周辺回路と、該周辺回路に接続されており前記第1導電膜からなる信号線と、前記第2導電膜からなり前記信号線を上方から電気遮蔽するシールドとを備えたことを特徴とする電気光学装置。
A plurality of pixel electrodes, a capacitor line made of a first conductive film for adding a storage capacitor to the pixel electrode, and an interlayer insulation film are stacked on the first conductive film in an image display region on the substrate. A data line made of the second conductive film formed,
A peripheral circuit including a circuit related to driving of the data line in a peripheral region located around the image display region on the substrate; a signal line connected to the peripheral circuit and made of the first conductive film; An electro-optical device comprising a shield made of the second conductive film and electrically shielding the signal line from above.
前記シールドは、前記信号線を上方から電気遮蔽する本線部と該本線部から延設されて少なくとも前記層間絶縁膜に掘られた溝内に埋め込まれる側壁部分を更に有し、前記本線部及び前記側壁部分により前記信号線の断面上で見て前記信号線を三方から電気遮蔽することを特徴とする請求項1に記載の電気光学装置。  The shield further includes a main line portion that electrically shields the signal line from above, and a side wall portion that extends from the main line portion and is buried in at least a groove dug in the interlayer insulating film. 2. The electro-optical device according to claim 1, wherein the signal line is electrically shielded from three sides when viewed on a cross section of the signal line by a side wall portion. 前記シールドは、前記信号線の下方に他の層間絶線膜を介して積層された他の導電膜からなる底壁部分を更に有し、前記本線部、前記側壁部分及び前記底壁部分により前記信号線を前記信号線の断面上で見て四方から電気遮蔽することを特徴とする請求項2に記載の電気光学装置。  The shield further includes a bottom wall portion made of another conductive film laminated via another interlayer disconnection film below the signal line, and the main line portion, the side wall portion, and the bottom wall portion make the The electro-optical device according to claim 2, wherein the signal line is electrically shielded from four directions when viewed on a cross section of the signal line. 前記信号線は、画像信号を供給する画像信号線を含むことを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。  The electro-optical device according to claim 1, wherein the signal line includes an image signal line that supplies an image signal. 前記周辺回路は、画像信号をサンプリングするサンプリング回路を含み、
前記信号線は、前記画像信号を供給する画像信号線と前記サンプリング回路とを中継接続する中継配線を含むことを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
The peripheral circuit includes a sampling circuit that samples an image signal;
5. The electro-optical device according to claim 1, wherein the signal line includes a relay wiring that relay-connects the image signal line for supplying the image signal and the sampling circuit. 6.
前記周辺回路は、画像信号をサンプリングするサンプリング回路を含み、
前記信号線は、前記サンプリング回路のゲート信号線を含むことを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。
The peripheral circuit includes a sampling circuit that samples an image signal;
6. The electro-optical device according to claim 1, wherein the signal line includes a gate signal line of the sampling circuit.
前記信号線は、クロック信号及び波形選択信号のうち少なくとも一方を含む制御信号を供給する制御信号線を含むことを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。  The electro-optical device according to claim 1, wherein the signal line includes a control signal line that supplies a control signal including at least one of a clock signal and a waveform selection signal. 前記信号線は、画像信号を供給する画像信号線とクロック信号及び波形選択信号のうち少なくとも一方を含む制御信号を供給する制御信号線とを含み、
前記シールドは、前記画像信号線を電気遮蔽する第1部分と、前記制御信号線を電気遮蔽する第2部分とを含み、
前記第1部分は第1定電位に固定され且つ前記第2部分は前記第1定電位とは異なる第2定電位に固定されることを特徴とする請求項1から7のいずれか一項に記載の電気光学装置。
The signal line includes an image signal line for supplying an image signal and a control signal line for supplying a control signal including at least one of a clock signal and a waveform selection signal,
The shield includes a first portion that electrically shields the image signal line, and a second portion that electrically shields the control signal line,
The first part is fixed at a first constant potential, and the second part is fixed at a second constant potential different from the first constant potential. The electro-optical device described.
前記シールドは、1本の信号線毎に分断されていることを特徴とする請求項1から8のいずれか一項に記載の電気光学装置。  The electro-optical device according to claim 1, wherein the shield is divided for each signal line. 前記シールドは、複数の信号線毎に分断されていることを特徴とする請求項1から8のいずれか一項に記載の電気光学装置。  The electro-optical device according to claim 1, wherein the shield is divided for each of a plurality of signal lines. 前記第1導電膜及び前記第2導電膜のうち少なくとも一方は、金属を含有する膜から形成されたことを特徴とする請求項1から10のいずれか一項に記載の電気光学装置。  The electro-optical device according to claim 1, wherein at least one of the first conductive film and the second conductive film is formed of a film containing a metal. 前記画像表示領域に、前記基板上において前記第1導電膜よりも下方に積層された第3導電膜からなる走査線を更に備え、
前記周辺領域に、前記信号線を下方から電気遮蔽する前記第3導電膜からなる他のシールドを更に備えたことを特徴とする請求項1から11のいずれか一項に記載の電気光学装置。
The image display area further includes a scanning line made of a third conductive film stacked below the first conductive film on the substrate,
The electro-optical device according to claim 1, further comprising another shield made of the third conductive film that electrically shields the signal line from below in the peripheral region.
前記画像表示領域に、前記データ線と前記画素電極との間に接続された薄膜トランジスタと、該薄膜トランジスタの少なくともチャネル領域を遮光する前記基板上において前記第1導電膜及び前記薄膜トランジスタよりも下方に積層された導電性の遮光膜とを更に備え、
前記周辺領域に、前記信号線を下方から電気遮蔽する前記遮光膜からなる他のシールドを更に備えたことを特徴とする請求項1から12に記載の電気光学装置。
A thin film transistor connected between the data line and the pixel electrode, and a layer below the first conductive film and the thin film transistor on the substrate that shields at least a channel region of the thin film transistor in the image display region. A conductive light shielding film,
13. The electro-optical device according to claim 1, further comprising another shield made of the light-shielding film that electrically shields the signal line from below in the peripheral region.
前記シールドは、電源配線の本線又は分岐配線からなることを特徴とする請求項1から13のいずれか一項に記載の電気光学装置。  The electro-optical device according to claim 1, wherein the shield includes a main line or a branch line of power supply wiring.
JP2000236195A 2000-08-03 2000-08-03 Electro-optic device Expired - Lifetime JP3858572B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000236195A JP3858572B2 (en) 2000-08-03 2000-08-03 Electro-optic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000236195A JP3858572B2 (en) 2000-08-03 2000-08-03 Electro-optic device

Publications (2)

Publication Number Publication Date
JP2002049052A JP2002049052A (en) 2002-02-15
JP3858572B2 true JP3858572B2 (en) 2006-12-13

Family

ID=18728284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000236195A Expired - Lifetime JP3858572B2 (en) 2000-08-03 2000-08-03 Electro-optic device

Country Status (1)

Country Link
JP (1) JP3858572B2 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179199B2 (en) 2003-06-02 2008-11-12 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP5218593B2 (en) * 2003-06-02 2013-06-26 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP4029802B2 (en) 2003-08-28 2008-01-09 セイコーエプソン株式会社 Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP3841074B2 (en) 2003-08-28 2006-11-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4049162B2 (en) 2004-06-18 2008-02-20 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4910319B2 (en) 2005-07-06 2012-04-04 セイコーエプソン株式会社 Integrated circuit device and electronic device incorporating interface circuit
JP4640026B2 (en) * 2005-08-03 2011-03-02 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4797499B2 (en) * 2005-08-04 2011-10-19 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP5017923B2 (en) * 2005-08-05 2012-09-05 セイコーエプソン株式会社 Electro-optical device and electronic apparatus including the same
KR100810475B1 (en) 2005-08-05 2008-03-07 세이코 엡슨 가부시키가이샤 Electro-optical device and electronic apparatus having the same
JP2007225760A (en) * 2006-02-22 2007-09-06 Seiko Epson Corp Electrooptical device and electronic equipment equipped with the same
JP4946191B2 (en) * 2006-06-15 2012-06-06 セイコーエプソン株式会社 Electro-optical device manufacturing method, electro-optical device, and electronic apparatus including the same
JP2008241511A (en) * 2007-03-28 2008-10-09 Epson Imaging Devices Corp Optical detector and electro-optical apparatus
JP4924293B2 (en) * 2007-08-29 2012-04-25 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2010145454A (en) * 2008-12-16 2010-07-01 Seiko Epson Corp Electro-optic device and electronic equipment
WO2011145371A1 (en) * 2010-05-21 2011-11-24 シャープ株式会社 Display panel
JP7100559B2 (en) * 2018-10-25 2022-07-13 株式会社ジャパンディスプレイ Display device
JP2021082720A (en) * 2019-11-20 2021-05-27 日東電工株式会社 Wiring circuit board

Also Published As

Publication number Publication date
JP2002049052A (en) 2002-02-15

Similar Documents

Publication Publication Date Title
US6433767B1 (en) Electrooptical apparatus, method of producing the same and electronic apparatus
JP3858572B2 (en) Electro-optic device
US6999150B2 (en) Electro-optical device, method for making the same, and electronic apparatus
JP4179199B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
KR100516250B1 (en) Electrooptic device and electronic apparatus
KR100769069B1 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
KR20050022367A (en) Electro-optical device and electronic apparatus
JP4640026B2 (en) Electro-optical device and electronic apparatus
JP2001343912A (en) Electrooptic device, its production method and electronic apparatus
JP2002189228A (en) Electro-optical device and manufacturing method therefor, and projective display device
JP2004125887A (en) Electrooptical device, method for manufacturing the same, and electronic equipment
JP3956562B2 (en) Electro-optic device
JP3707472B2 (en) Electro-optical device and electronic apparatus
JP4371121B2 (en) Electro-optical device and electronic apparatus
JP2007192975A (en) Electrooptical apparatus and its manufacturing method
JP3669282B2 (en) Electro-optical device and electronic apparatus
JP3624703B2 (en) Electro-optical device and projection display device using the same
JP3982183B2 (en) Electro-optical device and projection display device
JP2001305581A (en) Electrooptical device
JP4509463B2 (en) Electro-optical device and electronic apparatus
JP4026398B2 (en) Electro-optical device and electronic apparatus
JP2001343913A (en) Electrooptic device, its production method and electronic apparatus
JP3804596B2 (en) Scan line driving circuit, electro-optical device and electronic apparatus using the same
JP3932783B2 (en) Electro-optical device and projector
JP2003295168A (en) Electro-optical device and electronic equipment

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060911

R150 Certificate of patent or registration of utility model

Ref document number: 3858572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term