JP4026398B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP4026398B2
JP4026398B2 JP2002122814A JP2002122814A JP4026398B2 JP 4026398 B2 JP4026398 B2 JP 4026398B2 JP 2002122814 A JP2002122814 A JP 2002122814A JP 2002122814 A JP2002122814 A JP 2002122814A JP 4026398 B2 JP4026398 B2 JP 4026398B2
Authority
JP
Japan
Prior art keywords
potential side
electrode
electro
pixel
fixed potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002122814A
Other languages
Japanese (ja)
Other versions
JP2003316294A (en
Inventor
久樹 倉科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002122814A priority Critical patent/JP4026398B2/en
Publication of JP2003316294A publication Critical patent/JP2003316294A/en
Application granted granted Critical
Publication of JP4026398B2 publication Critical patent/JP4026398B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶装置等の電気光学装置及び電子機器の技術分野に属し、特に、画素電極に対してデータ線を通じ画像信号を供給することで画像表示が可能であるとともに、該画素電極における前記画像信号に応じた電位保持特性を向上させるためコンデンサの一種たる蓄積容量を備えた電気光学装置、及びそのような電気光学装置を具備してなる電子機器の技術分野に属する。
【０００２】
【背景技術】
従来、マトリクス状に配列された画素電極及び該電極の各々に接続された薄膜トランジスタ（Thin Film Transistor；以下適宜、「ＴＦＴ」という。）、該ＴＦＴの各々に接続され、行及び列方向にそれぞれ平行に設けられた走査線及びデータ線等を備えるとともに、前記走査線に対しては走査線駆動回路による駆動が、前記データ線に対してはデータ線駆動回路による駆動が、それぞれ行われることによって、いわゆるアクティブマトリクス駆動が可能な電気光学装置が知られている。
【０００３】
このような電気光学装置においては、上述したＴＦＴ及び画素電極等を備えたＴＦＴアレイ基板上に更に、ＴＦＴ及び画素電極に接続された蓄積容量が備えられることがある。この蓄積容量により、画素電極に印加された電位を一定期間保持することが可能となり、その電位保持特性を顕著に向上させることが可能となる。
【０００４】
より具体的には、前記蓄積容量は、誘電体膜を挟んだ一対の電極からなり、そのうちの一方の電極は、前記画素電極に接続されその電位と同一の電位となる画素電位側容量電極、他方の電極は、固定電位とされた固定電位側容量電極とされるのが一般的である。また、従来、走査線の延在する方向に沿って容量線を形成し、この容量線の一部を、固定電位側容量電極として利用する構成もあった。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述のような電気光学装置においては、前述の蓄積容量を構成する固定電位側容量電極における配線遅延が生じることで、画像上にクロストークを生じさせるなどの結果、画質の劣化を招くという問題点があった。これは、電気光学装置をより小型に、あるいはより高精細にという大きな目的の下、電気光学装置を構成する固定電位側容量電極その他の各種構成要素の狭小化が図られていることによる。つまり、固定電位側容量電極の狭小化が進むことによって、その電気抵抗値が高まり、配線遅延が生じることとなっているのである。
【０００６】
このような問題に対処するため、例えば、固定電位側容量電極を厚くするという試みが考えられる。これによれば、該固定電位側容量電極の断面積は大きくなり、その電気抵抗値を小さくすることが可能となるからである。しかしながら、固定電位側容量電極を厚膜化すると、以下のような種々の問題が新たに生じる。
【０００７】
第一に、該固定電位側容量電極の内部応力の問題である。すなわち、固定電位側容量電極を厚膜化すると、その内部に作用する応力が大きくなり、時には、自らを破壊に至らしめたり、あるいは該応力が外部に発散・作用することによって、固定電位側容量電極の周囲に形成された各種構成（例えば、層間絶縁膜等）にクラックを生じさせるなどといった不具合を生じさせる可能性があるのである。また第二に、厚膜化された固定電位側容量電極に対するエッチングその他の加工の困難性が増すことである。例えば、蓄積容量が、下から順に画素電位側容量電極、誘電体膜及び固定電位側容量電極という積層構造を有する場合であって、固定電位側容量電極に対してコンタクトホールを開孔しなければならない等の場合においては、その下に位置する誘電体膜に対する当該加工の影響を考えあわせながら、厚膜化された固定電位側容量電極に対するエッチングを適正に実施することは一般に困難が伴う。悪い場合には、画素電位側容量電極と固定電位側容量電極との短絡という場合も生じることになる。さらに第三に、固定電位側容量電極を厚膜化すると、その上層の構成に段差を生じさせるという問題もある。
【０００８】
また、従来においては、ＴＦＴに対する光入射を防止するため、固定電位側容量電極に対して遮光性能が求められることがあった。これは、ＴＦＴ、とりわけそのチャネル領域に対して光が入射すると光リーク電流が発生し、画像上にフリッカ等を生じさせることがあるからである。このような不具合を解消するためには、例えば、該固定電位側容量電極を、遮光性材料、すなわち例えばＷＳｉ（タングステンシリサイド）等の高融点金属等から構成すると有効ではあるが、そのような材料を用いると、上述の応力の問題や加工困難性等の問題はより深刻となる。つまり、固定電位側容量電極に対して、それが低抵抗化されるべきであるということと、遮光性能をもつべきであるということとは、一般に相反する要求になると考えられるのである。
【０００９】
本発明は、上記問題点に鑑みてなされたものであり、蓄積容量を構成する固定電位側容量電極の配線遅延を問題化させないことにより、高品質な画像を表示することの可能な電学光学装置及び電子機器を提供することを課題とする。また、本発明は、ＴＦＴに対する光入射を防止することで、フリッカ等のない高品質な画像を表示することの可能な電気光学装置及び電子機器を提供することをも課題とする。
【００１０】
【課題を解決するための手段】
本発明の電気光学装置は、上記課題を解決するため、基板上に、走査線及びデータ線に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに対応して設けられた画素電極と、前記画素電極に接続された画素電位側容量電極、誘電体膜及び固定電位側容量電極を順次積層してなる蓄積容量とを備えてなり、前記固定電位側容量電極は透明導電性材料からなる。
【００１１】
本発明の電気光学装置によれば、まず、走査線を通じて、薄膜トランジスタの動作を制御することが可能となるとともに、データ線を通じて、前記薄膜トランジスタを介して画素電極に画像信号を書き込むことが可能となることで、いわゆるアクティブマトリクス駆動を行うことが可能である。また、本発明に係る電気光学装置には、蓄積容量が備えられていることにより、画素電極における電位保持特性が顕著に向上することとなる。
【００１２】
なお、上記構成に加えて、共通電極を有する対向基板、該対向基板及び前記基板間に挟持されてなる液晶等の電気光学物質（以下、「液晶」で代表する。）等を備え、前記画素電極及び前記共通電極間（すなわち、画素毎の液晶）に所定の電位差を与えることによれば、該液晶の配向状態を変更させ、その光の透過率を変更させることが可能となる。よって、このような液晶に、前記基板における反射光又は前記基板を透過する透過光を入射させるようにしておけば、前記透過率の変更に応じて該液晶を抜けてきた出射光の階調を変化させることが可能となるから、画像を表示することが可能となる。この場合において、液晶中を光が透過する領域は、前記画素電極が形成された領域及びその上下の領域が、ほぼそれに該当することとなり（以下、当該領域のことを指して、「開口領域」という。）、それ以外の、走査線及びデータ線等が備えられる領域は、非開口領域ということになる。
【００１３】
ここで特に、本発明においては、前記蓄積容量を構成する固定電位側容量電極、誘電体膜及び画素電位側容量電極のうち、固定電位側容量電極は、透明導電性材料からなる。したがって、本発明によれば、固定電位側容量電極の形態を、従来に比べて極めて自由に選択し得ることになる。というのは、「透明」であるから、仮に、該固定電位側容量電極が開口領域の全部又は一部を覆うような形で形成されたとしても、光の通過を大きく阻害するようなことがなく、画像表示に重大な悪影響を及ぼさないからである。つまり、この場合においては、平面的に面積を広げるような形で固定電位側容量電極を形成することによって、低抵抗化を図ることができることになる。なお、この場合、固定電位側容量電極を厚膜化する必要はないから、そうすることによって生じる、背景技術の項で述べたような種々の不具合を被ることもない。
【００１４】
以上のように、本発明によれば、固定電位側容量電極における配線遅延の問題を有効に解決することが可能となり、高品質な画像を表示することが可能できるのである。
【００１５】
なお、本発明に係る固定電位側容量電極の具体的形態については、後述する本発明の各種態様で述べるように、例えばベタ状に形成したり、あるいはデータ線に沿うように形成したりすると好適ではあるが、本発明は、そのような形態に特に限定されるものではない。要は、配線遅延が問題とならないような低抵抗化が図れるように、固定電位側容量電極の「面積」を確保し、あるいは、低抵抗化を図りうる「形態」を採用すれば、それでよいのである。なお、この場合における「面積」の大きさ、あるいは固定電位側容量電極の形態を具体的にどのようにするかは、実験的、経験的、理論的、あるいはシミュレーションによって適宜定め得る。
【００１６】
また、本発明にいう「透明導電性材料」とは、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）等であればよい。
【００１７】
さらに、本発明にいう「蓄積容量」を構成する三要素、すなわち画素電位側容量電極、誘電体膜及び固定電位側容量電極からなる積層構造は、相対的な関係においてこの順序が守られていればよい。例えば、下から順に、画素電位側容量電極、誘電体膜及び固定電位側容量電極という積層構造であってもよいし、その逆に、上から順に当該積層構造が実現されていてもよい。
【００１８】
加えて、本発明にいう「電気光学物質」としては、上述したように、液晶が該当する場合が典型的であるが、その他にも、適当なバインダ内に分散された粉末ＥＬ（エレクトロ・ルミネッセンス）、あるいは無機又は有機ＥＬ等もまた該当し得る。この場合においては、走査線及びデータ線に対する適当な通電を行うことによってＥＬに対して電界を印加することが可能となり、これにより該ＥＬ自身が発光することで、画像が表示されるというメカニズムになるが、このような「ＥＬ表示装置」においても、上述のＴＦＴ、走査線及びデータ線、蓄積容量等が備えられる場合が考えられることからすると、そのような場合においても、本発明の適用は当然に可能である。
【００１９】
本発明の電気光学装置の一態様では、前記固定電位側容量電極は、前記画素電極の形成領域に対応する開口領域の少なくとも一部を覆うように形成されている。
【００２０】
この態様によれば、既に述べたように、固定電位側容量電極を開口領域に至るような比較的大きな面積を有する形状で形成し得ることにより、その低抵抗化が図れ、もって配線遅延の問題を有効に解消することが可能である。また、該固定電位側容量電極は「透明」であるから、これを開口領域に至るように形成したとしても、画像上の明るさを著しく損ねるというようなことがなく、画像の品質を高位に保つことが可能である。
【００２１】
本発明の電気光学装置の一態様では、前記固定電位側容量電極は、前記基板上で、ベタ状に形成されている。
【００２２】
この態様によれば、固定電位側容量電極がベタ状に形成されていることから、配線遅延の問題は殆ど生じ得ない。すなわち、本態様によれば、上述したような作用効果をより確実に享受することが可能となるのである。なお、この場合においては、一般に、固定電位側容量電極と開口領域とを平面視すると、それらが重なり合う領域が必ず存在することとなるが、そのような場合であっても、固定電位側容量電極が「透明」であることにより、画像の品質を貶めるようなことがないのは既に述べたとおりである。
【００２３】
本発明の電気光学装置の他の態様では、前記固定電位側容量電極は、前記データ線及び前記画素電位側容量電極間に層間絶縁膜を介して配置されている。
【００２４】
この態様によれば、固定電位側容量電極が電気シールドとして作用しうることにより、データ線及び画素電側容量電極間の容量カップリングの発生を抑制することが可能となる。これにより、画素電位側容量電極に接続された画素電極の電位が、前記容量カップリングによって変動するというような事態を未然に回避することが可能となるから、例えばデータ線に沿った形の表示ムラを画像上に発生させるといった可能性を殆ど排除することが可能となる。したがって、本構成によれば、より高品質な画像を表示することができる。
【００２５】
なお、この構成においては、上又は下から順に、画素電位側容量電極、固定電位側容量電極及びデータ線という積層構造が予定されているが、上述したように、蓄積容量を構成する三要素の積層構造は、これらの相対的な関係が守られている限り、具体的にどのようなものであってもよいから、場合によっては、基板上において、下から順に、データ線、固定電位側容量電極及び画素電側容量電極という積層構造を作り込んでもよい。
【００２６】
また、固定電位側容量電極がベタ状に形成される態様（その各種態様も含む。）では更に、前記画素電極及び前記薄膜トランジスタ並びに前記データ線及び前記薄膜トランジスタの少なくとも一方を電気的に接続するコンタクトホールを更に備え、前記固定電位側容量電極には、前記コンタクトホールが形成される位置に応じた孔が形成されているようにするとよい。
【００２７】
このような構成によれば、コンタクトホールの形成を無理なく行うことができるから、本発明に係る電気光学装置を構成する、上述した各種構成間の電気的な接続を無理なく実現することができる。
【００２８】
なお、本態様にいう「孔」は、該孔が設けられる固定電位側容量電極が、配線遅延を解消するために要求される面積を有するように形成されれば、それで足りるという事情に鑑み、特に精度高く形成される必要はない。すなわち、当該孔は、前記コンタクトホールを貫通させるに足りる十分な大きさの孔であって、固定電位側容量電極の面積を著しく減少させるような大きさの孔でなければよく、製造上、特段の注意を要しないのである。
【００２９】
本発明の電気光学装置の他の態様では、前記走査線及び前記データ線のそれぞれは、マトリクス状に配列された前記画素電極間を縫うように複数配設されてなり、前記固定電位側容量電極は、前記画素電位側容量電極及び前記データ線間に配置されるとともに、複数の前記データ線のうちの少なくとも一のデータ線に沿って形成されている。
【００３０】
この態様によれば、固定電位側容量電極が、前記画素電位側容量電極及び前記データ線間に配置され、かつ、少なくとも一のデータ線に沿って形成されていることにより、該データ線と該画素電位側容量電極との間で、該固定電位側容量電極が電気シールドとして作用し得ることになるから、この両者間で容量カップリングの生じることを未然に防止することが可能となる。したがって、画素電位側容量電極に接続される画素電極における電位変動を生じさせるなどということがないから、高品位な画像を表示することが可能となる。このような作用効果は、上述したベタ状に固定電位側容量電極を形成する形態にあっても同様に享受しうる。
【００３１】
なお、本態様にいう「データ線に沿って形成」というのは、データ線の直上又は直下に固定電位側容量電極が形成される場合を当然に含む他、該データ線の幅を超えるような固定電位側容量電極が形成される場合をも含む。このような場合、固定電位側容量電極の縁部は開口領域に至るような形となるが、既に述べたように、本発明に係る固定電位側容量電極は透明導電性材料からなるから、画素開口率の減少という不具合を招くことがなく、明るい画像を表示することが依然可能である。したがって、本態様によっても、当然ならが、固定電位側容量電極の大面積化による低抵抗化を図ることができるのである。
【００３２】
この態様では特に、前記固定電位側容量電極は、平面的にみて、格子状に形成されているようにするとよい。
【００３３】
このような構成によれば、例えば、前記の走査線及びデータ線が、格子状に形成されている場合において、該走査線及びデータ線が形成されている非開口領域に沿うように、固定電位側容量電極が形成されることになる。これによれば、「少なくともデータ線に沿って」形成されるという場合の一態様である、「データ線のみに沿って」形成される場合よりも、固定電位側容量電極の更なる低抵抗化が図れることになるし、また、ほぼ非開口領域のみに固定電位側容量電極を存在させるような形をとることが可能となることから、画像への影響を極力抑えることができる。
【００３４】
また、固定電位側容量電極が「少なくともデータ線に沿って」形成される態様と、「格子状」に形成される態様では特に、前記固定電側容量電極が沿って形成されるデータ線は、一時に画像信号の供給対象とされるデータ線の組のうち、当該組の両端に位置するデータ線を含むようにするとよい。
【００３５】
このような構成によれば、例えば、シリアル−パラレル変換を受けた画像信号を、グループ毎の複数のデータ線に対して供給する場合において、上述したような容量カップリングの問題を生じさせないようにすることが可能である。以下、その事情を詳しく説明する。
【００３６】
まず一般に、データ線に対する画像信号の供給方法としては種々のものが提案されているが、その中には、隣接する複数のデータ線をグループ分けした上で、該グループ毎に同時に画像信号を供給する方法がある。ところが、この場合、画像信号の供給を現に受けているグループ（以下、「供給グループ」という。）と、それに隣接するグループ（以下、「非供給グループ」という。）との間において、当該位置に対応して延在するデータ線にほぼ沿った形で、画像上に表示ムラが現れるという不具合があったのである。
【００３７】
これは、前記供給グループと前記非供給グループとのちょうど端境に存在する画素電極において、画像信号に正確に対応した電界が結果的に印加されないことによる。より詳しくは、この場合、当該画素電極の一方の端には、画像信号が供給されるデータ線が存在し、他方の端には画像信号が供給されないデータ線が存在するということになるから、当該画素電極に対して、画像信号に対応した正確な電界を印加したとしても、当該画素電極と前記画像信号が供給されないデータ線との間における容量カップリングの影響で、その電位に変動が生じるのである。ちなみに、供給グループ内にあって、前記端境に位置しない画素電極における電位については、そのような不都合は生じないことになる。
【００３８】
ここで、本態様においては特に、「一時に画像信号の供給対象とされるデータ線の組」、すなわち供給グループのうち、その両端に位置するデータ線については、該データ線に沿って前述した固定電位側容量電極が形成されているのである。ここに、「両端に位置するデータ線」とは、上述にいう供給グループと非供給グループとのちょうど端境に存在する画素電極と、容量カップリングを生じさせるおそれのあるデータ線ということになる。
【００３９】
したがって、本態様によれば、当該データ線について、画素電位側容量電極との容量カップリングを生じさせるおそれを殆どなくすことが可能となり、もって上述のようなデータ線にほぼ沿った形の表示ムラの発生を解消することが可能となるのである。
【００４０】
本発明の電気光学装置の他の態様では、前記画素電位側容量電極は、遮光性材料からなる。
【００４１】
この態様によれば、固定電位側容量電極が透明導電性材料からなることによる不都合を有効に解消することが可能となる。すなわち、従来においては、固定電位側容量電極を遮光性材料からなる構成とすることで、薄膜トランジスタに対する光入射を未然に防止し、光リーク電流の発生を防止していたところ、本発明では、固定電位側容量電極を透明導電性材料からなるようにしているため、もはやその遮光性能を期待することができないが、該固定電位側容量電極に対向配置される画素電位側容量電極を遮光性材料からなるようにすれば、従前と略同様にして、薄膜トランジスタに対する光入射を未然に防止することが可能となるのである。
【００４２】
したがって、本態様によれば、薄膜トランジスタのチャネル領域において、光リーク電流を発生させることが殆どなく、フリッカ等のない高品質な画像を表示することが可能となる。
【００４３】
なお、このような遮光性材料の例としては、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド等がある。
【００４４】
この態様では特に、前記画素電位側容量電極は、多層構造を有するようにするとよい。
【００４５】
このような構成によれば、例えば、該画素電位側容量電極を、導電性のポリシリコン層からなる層と遮光性材料からなる層との二層構造などとすることが可能である。この場合、ポリシリコンからなる層を、該画素電位側容量電極と薄膜トランジスタの半導体層との直接的な接続を図るために利用することによって、遮光性材料が直接的に前記半導体層と接続されることによって被る不都合、すなわち両者間でいわゆる電食が生じ最終的に電気的な導通が不可能となるなどといった不具合を被る可能性を極力抑制することが可能となる。
【００４６】
ちなみに、上述にいう「電食」とは、導電性を有するポリシリコン中に含まれる、例えばＰ（リン）等の元素が、遮光性材料たるＷＳｉ等に吸い上げられる現象を言う。この場合、両材料間の界面では、単結晶シリコンが形成されるなどして絶縁性を有するようになり、最終的には、両者間の導電性が保たれなくなってしまう。本態様では、このような事態の発生を未然に回避することが可能となるのである。
【００４７】
なお、本態様にいう「多層構造」としては、上述の他、種々の形態が考えられ得ることは言うまでもない。例えば、基本的には、上述のように、導電性のポリシリコンからなる層と遮光性材料からなる層との二層構造としつつも、このうち遮光性材料からなる層については、これを更に、上層は光反射性の高い材料で、下層は光吸収性の高い材料で構成する等の構造としてもよい（すなわち、この場合においては、実質的に三層構造となる。）。
【００４８】
本発明の電気光学装置の他の態様では、前記固定電位側容量電極の厚さは、５０〜５００ｎｍである。
【００４９】
この態様によれば、例えば、固定電位側容量電極が、開口領域に至るような形で形成されるとしても、該固定電位側容量電極の厚さが、該開口領域を透過する光の妨げにならない、すなわち電気光学装置全体の透明性の維持にとって好適な範囲内に限定されることになる。したがって、本態様によれば、透明性の低下による画像品質の低下を極力回避することが可能となる。なお、このような厚さの限定は、固定電位側容量電極が、ベタ状に形成される場合において、特に有効となる。
【００５０】
本発明の電気光学装置の他の態様では、前記固定電位側容量電極下に位置する層間絶縁膜の表面には、平坦化処理が施されている。
【００５１】
この態様によれば、固定電位側容量電極を平坦に形成することが可能となり、例えば段差に起因するカバーレッジの悪化等によって、固定電位側容量電極の一部に亀裂を生じさせるようなことがない。これにより、容量カップリングの影響の、より有効な排除が可能となる。
【００５２】
なお、「平坦化処理」とは、例えば、ＣＭＰ（Chemical Mechanical Polishing）処理、あるいはエッチバック処理等が該当し得る。
【００５３】
本発明の電気光学装置の他の態様では、前記固定電位側容量電極に代えて又は加えて、前記画素電位側容量電極が透明導電性材料からなる。
【００５４】
この態様によれば、画素電位側容量電極について、固定電位側容量電極が透明導電性材料からなる場合について上述したのと略同様な作用効果を享受することが可能である。すなわち、画素電位側容量電極を大面積化することによって、これについての配線遅延の問題を有効に解消し得る。そして、その大面積化によっても画像の明るさを著しく損ねることなく画像の品質を高位に保つことが可能となるのである。
【００５５】
本発明の電子機器は、上述した本発明の電気光学装置（ただし、その各種態様を含む。）を具備してなる。
【００５６】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるから、固定電位側容量電極の配線遅延が問題とならないことにより、高品位な画像を表示することの可能な、投射型表示装置（液晶プロジェクタ）、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種電子機器を実現することができる。
【００５７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００５８】
【発明の実施の形態】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００５９】
（第１実施形態）
まず、本発明の第１実施形態における電気光学装置の画素部における構成について、図１から図３を参照して説明する。ここに、図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ´断面図である。なお、図３においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００６０】
図１において、第１実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００６１】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００６２】
画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
【００６３】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線３ａに並んで設けられ、定電位に固定された固定電位側容量電極としての透明電極３００を含んでいる。なお、第１実施形態においては、後述するように、透明電極３００がベタ状に形成されていることに特徴がある（図１は回路図であることから、該透明電極３００は図式的に線状に描かれている。）。
【００６４】
以下では、上記データ線６ａ、走査線３ａ、ＴＦＴ３０等による、上述のような回路動作が実現される電気光学装置の、より現実的な構成について、図２及び図３を参照して説明する。
【００６５】
まず、第１実施形態に係る電気光学装置は、図２のＡ−Ａ´線断面図たる図３に示すように、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば、石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００６６】
図３に示すように、ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。このうち対向電極２１もまた、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。なお、前記の配向膜１６及び２２は、例えば、ポリイミド膜等の透明な有機膜からなる。
【００６７】
一方、図２において、前記画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており（図中破線により、画素電極９ａの縁部９ａ´が示されている）、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。データ線６ａは、アルミニウム膜等の金属膜あるいは合金膜からなる。また、走査線３ａは、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ´に対向するように配置されており、走査線３ａはゲート電極として機能する。すなわち、走査線３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に走査線３ａの本線部がゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００６８】
ＴＦＴ３０は、図３に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したようにゲート電極として機能する走査線３ａ、例えばポリシリコン膜からなり走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００６９】
なお、ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また、第１実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、ＴＦＴ３０を構成する半導体層１ａは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層１ａを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
【００７０】
一方、図３においては、蓄積容量７０が、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての中継層７１と、固定電位側容量電極としての透明電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。
【００７１】
そして、第１実施形態においては特に、蓄積容量７０を構成する固定電位側容量電極として、例えば例えばＩＴＯ、ＩＺＯ等の透明導電性材料からなる透明電極３００が、図２及び図３、あるいは図４の斜視図に示すように、ＴＦＴアレイ基板１０の全面に関して、ベタ状に形成されている。ここに図４は、第１実施形態における透明電極３００をはじめとする、その周囲の構成の配置態様を立体的に示した斜視図である。なお、図４では、該透明電極３００の具体的態様を図示することを主な目的としているため、ＴＦＴ３０の半導体層１ａ、コンタクトホール８１及び８５、並びに中継層７１のみを図示している。
【００７２】
この全面ベタ状の透明電極３００には、図２乃至図４に示すように、画素電極９ａ及び中継層７１間を電気的に接続するコンタクトホール８５、並びに、ＴＦＴ３０の高濃度ソース領域１ｄ及びデータ線６ａ間を電気的に接続するコンタクトホール８１が形成される位置に対応して孔３００ａが形成されている。これにより、中継層７１及び画素電極９ａ間並びにＴＦＴ３０及びデータ線６ａ間の電気的な接続は何ら障害なく実現することが可能となっている。なお、この孔３００ａは精度高く形成される必要はない。コンタクトホール８１又は８５の孔径に概ね一致するように形成すればよいのである。
【００７３】
また、この透明電極３００の厚さは、第１実施形態に係る電気光学装置の透明性を可能な限り維持するという要請からすると、できる限り薄くすることが好ましく、より具体的には例えば、５０〜５００ｎｍの範囲にあるとするのが好ましい。これによって、ＴＦＴアレイ基板１０及び対向基板２０からなる電気光学装置全体についての透明性を十分に確保すること、すなわち対向基板２０側からＴＦＴアレイ基板１０側へ抜ける光の透過に障害を生じさせないことが可能となる。
【００７４】
さらに、この透明電極３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、データ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。また、より具体的には、第１実施形態に係る電気光学装置が、＋Ｖボルト及び−Ｖボルトという反転したレベルの二つの信号で交互に駆動される場合においては、これら＋Ｖボルト及び−Ｖボルトの中間の電位（以下、「ＬＣＣＯＭ電位」という。）を供給する電源に、第１実施形態に係る透明電極３００を接続してもよい。
【００７５】
一方、蓄積容量７０を構成する画素電位側容量電極たる中継層７１は、図２乃至図４に示すように、誘電体膜７５を介して、前述の透明電極３００に対向配置されている。そして、この中継層７１は、遮光性材料からなる層（以下、「遮光層」という。）７１１及び導電性のポリシリコン膜からなる層（以下、「ポリシリコン層」という。）７１２という二層構造を有している。このうち、遮光層７１１は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド等の遮光性材料からなる。
【００７６】
なお、中継層７１は、画素電位側容量電極としての機能のほか、コンタクトホール８３及び８５を介して、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。このように中継層７１を利用すれば、層間距離が例えば２０００ｎｍ程度と長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ、比較的小径の二つ以上の直列なコンタクトホールで両者間を良好に接続することができ、画素開口率を高めることが可能となる。また、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。
【００７７】
最後に、蓄積容量７０を構成するもう一つの構成たる誘電体膜７５は、図３に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。
【００７８】
図２及び図３においては、上記のほか、ＴＦＴ３０の下側に、下側遮光膜１１ａが設けられている。下側遮光膜１１ａは、格子状にパターニングされており、これにより各画素の開口領域を規定している。このような下側遮光膜１１ａを設けることにより、ＴＦＴ３０に対する下側からの光入射を未然に防止することが可能となる。そして、第１実施形態においては、中継層７１を構成する遮光層７１１が備えられていたから、結局、ＴＦＴ３０に対する上側及び下側の両側からの光入射を未然に防止することが可能となるのである。なお、下側遮光膜１１ａについては、前述の透明電極３００の場合と同様に、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００７９】
また、ＴＦＴ３０下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００８０】
加えて、走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３がそれぞれ開孔された第１層間絶縁膜４１が形成されている。
【００８１】
第１層間絶縁膜４１上には、中継層７１及び透明電極３００が形成されており、これらの上には高濃度ソース領域１ｄへ通じるコンタクトホール８１及び中継層７１へ通じるコンタクトホール８５がそれぞれ開孔された第２層間絶縁膜４２が形成されている。
【００８２】
なお、第１実施形態では、第１層間絶縁膜４１に対しては、約１０００℃の焼成を行うことにより、半導体層１ａや走査線３ａを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。他方、第２層間絶縁膜４２に対しては、このような焼成を行わないことにより、透明電極３００の界面付近に生じるストレスの緩和を図るようにしてもよい。
【００８３】
第２層間絶縁膜４２上には、データ線６ａが形成されており、これらの上には中継層７１へ通じるコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３は、ＣＭＰ（Chemical Mechanical Polishing）処理等により平坦化されており、その下方に存在する各種配線や素子等による段差に起因する液晶層５０の配向不良を低減することが可能となる。ただし、このように第３層間絶縁膜４３に平坦化処理を施すのに代えて、又は加えて、ＴＦＴアレイ基板１０、下地絶縁膜１２、第１層間絶縁膜４１及び第２層間絶縁膜４２のうち少なくとも一つに溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより、平坦化処理を行ってもよい。
【００８４】
このような構成となる第１実施形態の電気光学装置においては、上記透明電極３００の存在を要因として、次のような作用効果が奏されることとなる。
【００８５】
まず、蓄積容量７０を構成する固定電位側容量電極が、ＴＦＴアレイ基板１０の全面に関して、ベタ状に形成された透明電極３００とされていることから、配線遅延が問題とならない。このような透明電極３００が、高い電気抵抗値を有することはもはや考えにくいからである。したがって、第１実施形態によれば、画像上にクロストークやフリッカ等を生じさせることない高品質な画像を表示することが可能となるのである。
【００８６】
また、図３及び図４からもわかるとおり、第１実施形態における全面ベタ状の透明電極３００は、データ線６ａと中継層７１との間に位置する関係にあるように形成されているから、これら両者間で容量カップリングを生じさせる可能性を低減することが可能となる。これにより、中継層７１と同電位となる画素電極９ａの電位もまた、好適に維持することが可能となるから、例えば、データ線６ａに沿った形の表示ムラ等を発生させる可能性を低減することが可能となる。したがって、第１実施形態によれば、この点からも、高品質な画像を表示することができるのである。
【００８７】
さらに、第１実施形態においては、中継層７１が遮光層７１１を備えていたことにより、ＴＦＴ３０に対する光遮蔽に係る作用効果も発揮されることになる。これにより、ＴＦＴ３０のチャネル領域１ａ´における光リーク電流の発生を抑制することが可能となるから、フリッカ等のない高品質な画像を表示することが可能となる。
【００８８】
加えて、該中継層７１は、前述の遮光層７１を上層とするとともに、その下層としてポリシリコン層７１１を有する二層構造となっていたことにより、次のような作用効果が奏される。すなわち、仮に、中継層７１が遮光層７１１の一層のみからなる場合を考えると、該中継層７１とＴＦＴ３０を構成する半導体層１ａの高濃度ドレイン領域１ｅとの電気的接続は、該遮光層７１１を介して行わざるを得ず、この場合において、例えば該遮光層７１１が、ＷＳｉ等の高融点金属等からなると、半導体層１ａと遮光層７１１との間でいわゆる電食が生じ、時間の経過とともに両者間の電気的導通が図れなくなる可能性が高くなる。しかるに、第１実施形態においては、図３及び図４に示すように、該中継層７１とＴＦＴ３０の高濃度ドレイン領域１ｅとの電気的な接続の実現にあたり、直接的に接触するのは、高濃度ドレイン領域１ｅと該中継層７１中のポリシリコン層７１２とであることにより、上述のような問題が生じないのである（図３のコンタクトホール８３を参照）。
【００８９】
以上を要するに、第１実施形態によれば、ベタ状の透明電極３００によって実現されるところの固定電位側容量電極の低抵抗化と、中継層７１が備える遮光層７１１によって実現されるところのＴＦＴ３０に対する遮光という相反する要請を同時に実現しているということができる。
【００９０】
更に加えて、第１実施形態では、透明電極３００がＴＦＴアレイ基板１０上にベタ状に形成されていることにより、データ線６ａ及び中継層７１間の容量カップリングの発生を抑制することで画素電極９ａの電位を安定させ、かつ、中継層７１がポリシリコン層７１２を含むことにより、中継層７１が本来備えるべき、ＴＦＴ３０及び画素電極９ａ間の電気的な中継機能を滞りなく実現することもできるのである。
【００９１】
なお、上記第１実施形態においては、蓄積容量７０が、ＴＦＴアレイ基板１０上で、下から順に、画素電位側容量電極としての中継層７１、誘電体膜７５及び固定電位側容量電極としての透明電極３００という積層構造をなしていたが、本発明は、このような形態に限定されるものではない。例えば、この逆に、下から順に、透明電極３００、誘電体膜７５及び中継層７１という積層構造を構成してもよい。ただし、この場合においては、透明電極３００がデータ線６ａ及び中継層７１間に位置しないことになるから、上述した容量カップリングに関する作用効果は得られないことになる。しかしながら、この場合更に、データ線６ａを当該透明電極３００の更に下側に位置させることは必ずしも不可能ではないので、そのような場合であれば、上述の「逆」の積層構造をとったとしても、容量カップリングに関する作用効果が同様に奏されることとなる。
【００９２】
また、上記第１実施形態においては触れなかったが、場合により、第１層間絶縁膜４１の表面に対して、その上に蓄積容量７０を形成する前に、ＣＭＰ処理等の平坦化処理を実施してもよい。このようにすれば、中継層７１、誘電体膜７５、そして透明電極３００を平坦に形成することが可能となるから、該透明電極３００をベタ状に形成する第１実施形態において、その内部の領域に段差を生じさせることがなく、例えばクラック等の発生を回避することが可能となる。
【００９３】
さらに、上記第１実施形態では、蓄積容量７０において、固定電位側容量電極としての機能を有する側の電極のみについて、これを透明電極３００とする形態について述べたが、本発明はこのような形態に限定されるものではなく、場合によっては、画素電位側容量電極としての機能を有する中継層７１についてもまた、ＩＴＯ、ＩＺＯ等の透明導電性材料からなる形態としてもよい。このような形態によれば、画素電位側容量電極についても配線遅延の問題を有効に解消することが可能である。
【００９４】
（第２実施形態）
以下では、本発明の第２の実施形態について、図５を参照しながら説明する。ここに、図５は、図２と同趣旨の図であって、同図とは透明電極の形態が異なるものを示す平面図である。なお、この第２実施形態に係る電気光学装置の構成は、後の説明で特に断りがない限り、上述の第１実施形態と全く同様であるので、図面上同一の符号が示されているものについては、その説明を省略することとする。このことは、後述する第３以降の各実施形態においても同様である。
【００９５】
第２実施形態では、第１実施形態において透明電極３００がＴＦＴアレイ基板１０の全面に関してベタ状に形成されていたのに代えて、図５に示すように、走査線３ａ及びデータ線６ａの形成領域に対応するように、格子状に形成された透明電極３０１が備えられている。
【００９６】
ここで、第２実施形態に係る透明電極３０１は、走査線３ａ及びデータ線６ａの形態領域内に、いわば完全に閉じ込めるようにして形成する必要はない。言い換えると、透明電極３０１の縁部３０１ａと画素電極９ａの縁部９ａ´とは、図５に示すように、相当程度重なり合っていてもよいのである。なぜなら、このような形態としても、透明電極３０１は「透明」であるから、開口領域を通過する光の妨げにはならず、画像上に重大な悪影響を及ぼさないからである。
【００９７】
したがって、このような形態であっても、上記第１実施形態で得られた、固定電位側容量電極の低抵抗化という作用効果は略同様に得られることになる。
【００９８】
また、このような形態でも、固定電位とされた透明電極３０１が、データ線６ａ及び中継層７１間に存在していることは上記第１実施形態と変わりなく、したがって、これら両者間における容量カップリングの発生を防止することができるから、高品質な画像の表示が可能となる。
【００９９】
（第３実施形態）
以下では、本発明の第３の実施形態について、図６を参照しながら説明する。ここに、図６は、図２と同趣旨の図であって、同図とは透明電極の形態が異なるものを示す平面図である。
【０１００】
第３実施形態では、第２実施形態において透明電極３０１がすべてのデータ線６ａ上に存在するように、格子状に形成されていたのに代えて、図６に示すように、複数のデータ線６ａのうちから、例えば数本おきのデータ線６ａを選択し、当該データ線６ａ及び走査線３ａの形成領域に対応するように、格子状の透明電極３０２が備えられている。
【０１０１】
この際、上述の「選択」は、例えば以下のような基準で行うことができる。すなわち、複数のデータ線６ａに対し、隣接する複数のデータ線６ａの組に対して、パラレル信号たる画像信号を一時に供給する画像信号供給方法を考えた場合、該画像信号が一時に送給される一組のデータ線６ａ（供給グループ）のうち、その両端に位置するデータ線６ａ、などというようである。これによれば、当該供給グループと、該供給グループに画像信号が供給されている際、その両隣に位置する画像信号が供給されていない非供給グループとの端境に位置する画素電極９ａの電位の変動を未然に防止することが可能となる。というのは、上述のようなデータ線６ａに関して固定電位たる透明電極３０２を形成すれば、該データ線６ａと中継層７１との間で容量カップリングが生じるのを防止することができ、これにより、該中継層７１に電気的に接続された画素電極９ａの電位が変動することを防止することができるからである。
【０１０２】
要するに、上述のような基準で選択されたデータ線６ａに対して透明電極３０２を形成する形態によれば、容量カップリングの影響が最も生じやすい箇所に、固定電位たる透明電極３０２を形成することにより、画素電極９ａの電位変動を防止することで、高品質な画像を表示することが可能となるのである。
【０１０３】
（電気光学装置の全体構成）
以下では、以上のように構成された第１ないし第３実施形態における電気光学装置の全体構成を図７及び図８を参照して説明する。なお、図７は、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板２０の側からみた平面図であり、図８は図７のＨ−Ｈ´断面図である。
【０１０４】
図７及び図８において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【０１０５】
シール材５２は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材５２中には、本実施形態における電気光学装置を、液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置に適用するのであれば、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバ、あるいはガラスビーズ等のギャップ材（スペーサ）が散布されている。あるいは、当該電気光学装置を液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置に適用するのであれば、このようなギャップ材は、液晶層５０中に含まれてよい。
【０１０６】
シール材５２の外側の領域には、データ線６ａに画像信号を所定のタイミングで供給することにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定のタイミングで供給することにより、走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する二辺に沿って設けられている。
【０１０７】
なお、走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでもよいことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。
【０１０８】
ＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナ部の少なくとも一箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。
【０１０９】
図８において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１のほか、最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマテッィク液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【０１１０】
なお、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１１１】
また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には、それぞれ、例えばＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ（Polymer Dispersed Liquid Crystal）モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方向で配置される。
【０１１２】
（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図９は、投射型カラー表示装置の図式的断面図である。
【０１１３】
図９において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１１４】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路を示す回路図である。
【図２】 本発明の第１実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】 図２のＡ−Ａ´断面図である。
【図４】 透明電極の配置態様を示した斜視図である。
【図５】 図２と同趣旨の図であるが、本発明の第２実施形態に係り、同図とは透明電極が格子状に形成されている点で異なる態様となる平面図である。
【図６】 図２と同趣旨の図であるが、本発明の第３実施形態に係り、同図とは透明電極が格子状に形成されている点で異なる（図５とも異なる。）態様となる平面図である。
【図７】 本発明の実施形態の電気光学装置におけるＴＦＴアレイ基板を、その上に形成された各構成要素とともに対向基板の側から見た平面図である。
【図８】 図７のＨ−Ｈ´断面図である。
【図９】 本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
３ａ…走査線
６ａ…データ線
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ…下側遮光膜
３０…ＴＦＴ
７０…蓄積容量
７１…中継層
７１１…遮光層
７１２…ポリシリコン層
７５…誘電体膜
３００、３０１、３０２…透明電極（本発明にいう「固定電位側容量電極」の一例に該当する。）
３００ａ…孔
８３、８５…コンタクトホール[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus, and in particular, an image can be displayed by supplying an image signal to a pixel electrode through a data line. The present invention belongs to the technical field of an electro-optical device provided with a storage capacitor which is a kind of capacitor in order to improve a potential holding characteristic according to an image signal, and an electronic apparatus including such an electro-optical device.
[0002]
[Background]
Conventionally, pixel electrodes arranged in a matrix, thin film transistors (hereinafter referred to as “TFTs” as appropriate) connected to each of the electrodes, connected to each of the TFTs, and parallel to the row and column directions, respectively. And the scanning line is driven by a scanning line driving circuit, and the data line is driven by a data line driving circuit, respectively. An electro-optical device capable of so-called active matrix driving is known.
[0003]
In such an electro-optical device, a storage capacitor connected to the TFT and the pixel electrode may be further provided on the TFT array substrate including the TFT and the pixel electrode described above. With this storage capacitor, the potential applied to the pixel electrode can be held for a certain period, and the potential holding characteristics can be remarkably improved.
[0004]
More specifically, the storage capacitor is composed of a pair of electrodes sandwiching a dielectric film, and one of the electrodes is connected to the pixel electrode and has the same potential as the pixel potential side capacitor electrode, In general, the other electrode is a fixed potential side capacitance electrode having a fixed potential. Conventionally, there is a configuration in which a capacitance line is formed along the direction in which the scanning line extends, and a part of the capacitance line is used as a fixed potential side capacitance electrode.
[0005]
[Problems to be solved by the invention]
However, in the electro-optical device as described above, the wiring delay in the fixed potential side capacitor electrode constituting the storage capacitor described above causes crosstalk on the image, resulting in degradation of image quality. There was a problem. This is because the fixed potential side capacitor electrode and other various constituent elements constituting the electro-optical device are being narrowed for the purpose of making the electro-optical device smaller or more precise. In other words, as the fixed potential side capacitor electrode becomes narrower, its electric resistance value increases and wiring delay occurs.
[0006]
In order to cope with such a problem, for example, an attempt to increase the thickness of the fixed potential side capacitor electrode can be considered. This is because the cross-sectional area of the fixed potential side capacitor electrode is increased, and the electric resistance value can be decreased. However, when the fixed potential side capacitor electrode is thickened, various problems as described below are newly generated.
[0007]
The first problem is the internal stress of the fixed potential side capacitor electrode. That is, when the fixed potential side capacitance electrode is made thicker, the stress acting on the inside increases, and sometimes the fixed potential side capacitance is caused by causing itself to break down, or the stress diverges and acts outside. There is a possibility of causing problems such as cracks in various structures (for example, an interlayer insulating film) formed around the electrodes. Second, the difficulty of etching and other processing on the thickened fixed potential side capacitance electrode is increased. For example, the storage capacitor has a laminated structure of a pixel potential side capacitor electrode, a dielectric film, and a fixed potential side capacitor electrode in order from the bottom, and a contact hole must be opened to the fixed potential side capacitor electrode. In such a case, it is generally difficult to appropriately perform etching on the thick fixed potential side capacitor electrode while considering the influence of the processing on the dielectric film located thereunder. In a bad case, a short circuit may occur between the pixel potential side capacitor electrode and the fixed potential side capacitor electrode. Thirdly, when the fixed potential side capacitor electrode is thickened, there is a problem that a step is generated in the upper layer structure.
[0008]
Conventionally, in order to prevent light from entering the TFT, a light shielding performance is sometimes required for the fixed potential side capacitor electrode. This is because when a light enters the TFT, particularly its channel region, a light leakage current is generated, which may cause flicker or the like on the image. In order to solve such a problem, for example, it is effective that the fixed potential side capacitor electrode is made of a light-shielding material, that is, a refractory metal such as WSi (tungsten silicide). When using, problems such as the above-mentioned stress problem and processing difficulty become more serious. That is, it is generally considered that the fixed potential side capacitor electrode should have a low resistance and should have a light shielding performance.
[0009]
The present invention has been made in view of the above-described problems, and is an electro-optical device capable of displaying a high-quality image by not causing a problem of wiring delay of a fixed potential side capacitor electrode constituting a storage capacitor. It is an object to provide an apparatus and an electronic device. Another object of the present invention is to provide an electro-optical device and an electronic apparatus capable of displaying a high-quality image free from flicker by preventing light from entering the TFT.
[0010]
[Means for Solving the Problems]
In order to solve the above problems, an electro-optical device according to an aspect of the invention includes a thin film transistor provided on a substrate corresponding to a scanning line and a data line, a pixel electrode provided corresponding to the thin film transistor, and the pixel electrode. And a storage capacitor formed by sequentially laminating a pixel potential side capacitor electrode, a dielectric film, and a fixed potential side capacitor electrode, and the fixed potential side capacitor electrode is made of a transparent conductive material.
[0011]
According to the electro-optical device of the present invention, first, the operation of the thin film transistor can be controlled through the scanning line, and the image signal can be written to the pixel electrode through the thin film transistor through the data line. Thus, so-called active matrix driving can be performed. In addition, since the electro-optical device according to the present invention includes the storage capacitor, the potential holding characteristic of the pixel electrode is remarkably improved.
[0012]
In addition to the above structure, the pixel includes a counter substrate having a common electrode, an electro-optical material such as liquid crystal (hereinafter, represented by “liquid crystal”) sandwiched between the counter substrate and the substrate, and the like. By applying a predetermined potential difference between the electrode and the common electrode (that is, the liquid crystal for each pixel), it is possible to change the alignment state of the liquid crystal and change the light transmittance. Therefore, if the reflected light from the substrate or the transmitted light that passes through the substrate is incident on such a liquid crystal, the gradation of the emitted light that has passed through the liquid crystal in accordance with the change in the transmittance can be obtained. Since it can be changed, an image can be displayed. In this case, the region through which light passes through the liquid crystal substantially corresponds to the region where the pixel electrode is formed and the region above and below the region (hereinafter referred to as the “open region”). The other areas where the scanning lines and data lines are provided are non-opening areas.
[0013]
In particular, in the present invention, among the fixed potential side capacitor electrode, the dielectric film, and the pixel potential side capacitor electrode constituting the storage capacitor, the fixed potential side capacitor electrode is made of a transparent conductive material. Therefore, according to the present invention, the form of the fixed potential side capacitor electrode can be selected extremely freely as compared with the conventional case. Because it is “transparent”, even if the fixed potential side capacitance electrode is formed so as to cover all or a part of the opening region, it may greatly inhibit the passage of light. This is because there is no serious adverse effect on the image display. That is, in this case, the resistance can be reduced by forming the fixed potential side capacitor electrode in such a manner as to expand the area in a plane. In this case, since it is not necessary to increase the thickness of the fixed potential side capacitor electrode, various problems such as those described in the background art section are not caused.
[0014]
As described above, according to the present invention, the problem of wiring delay in the fixed potential side capacitance electrode can be effectively solved, and a high-quality image can be displayed.
[0015]
The specific form of the fixed potential side capacitor electrode according to the present invention is preferably formed, for example, in a solid form or along a data line, as will be described later in various aspects of the present invention. However, the present invention is not particularly limited to such a form. In short, it is sufficient if the “area” of the fixed potential side capacitance electrode is secured or the “form” capable of reducing the resistance is adopted so that the resistance can be lowered so that the wiring delay does not become a problem. It is. In this case, the size of the “area” or the form of the fixed potential side capacitance electrode can be determined appropriately by experiment, empirical, theoretical, or simulation.
[0016]
The “transparent conductive material” referred to in the present invention may be, for example, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), or the like.
[0017]
Further, the three elements constituting the “storage capacitor” referred to in the present invention, that is, the laminated structure composed of the pixel potential side capacitor electrode, the dielectric film, and the fixed potential side capacitor electrode, keep this order in relative relation. That's fine. For example, a laminated structure of a pixel potential side capacitive electrode, a dielectric film, and a fixed potential side capacitive electrode may be sequentially arranged from the bottom, and conversely, the laminated structure may be realized sequentially from the top.
[0018]
In addition, as described above, the “electro-optical material” in the present invention is typically a liquid crystal, but in addition, a powder EL (electroluminescence) dispersed in a suitable binder is also available. ), Or inorganic or organic EL, etc. may also be applicable. In this case, it is possible to apply an electric field to the EL by appropriately energizing the scanning line and the data line, and the EL itself emits light, thereby displaying an image. However, even in such an “EL display device”, the case where the above-described TFT, scanning line and data line, storage capacitor, and the like can be considered, the application of the present invention can be applied even in such a case. Of course it is possible.
[0019]
In one aspect of the electro-optical device of the present invention, the fixed potential side capacitance electrode is formed so as to cover at least a part of an opening region corresponding to the pixel electrode formation region.
[0020]
According to this aspect, as described above, the fixed potential side capacitor electrode can be formed in a shape having a relatively large area reaching the opening region, so that the resistance can be reduced, and the wiring delay problem is caused. Can be effectively resolved. Further, since the fixed potential side capacitor electrode is “transparent”, even if it is formed so as to reach the opening region, the brightness on the image is not significantly impaired, and the image quality is improved. It is possible to keep.
[0021]
In one aspect of the electro-optical device of the present invention, the fixed potential side capacitance electrode is formed in a solid shape on the substrate.
[0022]
According to this aspect, since the fixed potential side capacitance electrode is formed in a solid shape, the problem of wiring delay hardly occurs. That is, according to this aspect, it is possible to receive the above-described effects more reliably. In this case, generally, when the fixed potential side capacitor electrode and the opening region are viewed in plan, there will always be a region where they overlap, but even in such a case, the fixed potential side capacitor electrode As described above, is “transparent” so that the quality of the image is not given up.
[0023]
In another aspect of the electro-optical device of the present invention, the fixed potential side capacitance electrode is disposed between the data line and the pixel potential side capacitance electrode via an interlayer insulating film.
[0024]
According to this aspect, since the fixed potential side capacitor electrode can act as an electric shield, it is possible to suppress the occurrence of capacitive coupling between the data line and the pixel electrode side capacitor electrode. As a result, it is possible to avoid a situation in which the potential of the pixel electrode connected to the pixel potential side capacitance electrode fluctuates due to the capacitance coupling. For example, a display along the data line is displayed. It is possible to almost eliminate the possibility of causing unevenness on the image. Therefore, according to this configuration, it is possible to display a higher quality image.
[0025]
In this configuration, a stacked structure of a pixel potential side capacitor electrode, a fixed potential side capacitor electrode, and a data line is planned in order from the top or bottom, but as described above, the three elements constituting the storage capacitor The laminated structure may be any concrete structure as long as these relative relationships are maintained. In some cases, the data line and the fixed potential side capacitor are sequentially arranged from the bottom on the substrate. A stacked structure of an electrode and a pixel electrode side capacitor electrode may be formed.
[0026]
Further, in the aspect in which the fixed potential side capacitance electrode is formed in a solid shape (including various aspects thereof), a contact hole that electrically connects at least one of the pixel electrode, the thin film transistor, the data line, and the thin film transistor. It is preferable that a hole corresponding to a position where the contact hole is formed is formed in the fixed potential side capacitor electrode.
[0027]
According to such a configuration, the contact hole can be formed without difficulty, so that it is possible to easily realize the electrical connection between the various configurations described above that constitute the electro-optical device according to the present invention. .
[0028]
In addition, in view of the situation that the “hole” referred to in this aspect is sufficient if the fixed potential side capacitance electrode provided with the hole is formed so as to have an area required for eliminating the wiring delay, It is not necessary to form with high precision. That is, the hole may be a hole that is large enough to pass through the contact hole and that does not significantly reduce the area of the fixed potential side capacitor electrode. It is not necessary to pay attention.
[0029]
In another aspect of the electro-optical device of the present invention, each of the scanning lines and the data lines is arranged in a plurality so as to sew between the pixel electrodes arranged in a matrix, and the fixed potential side capacitance electrode Is arranged between the pixel potential side capacitor electrode and the data line, and is formed along at least one data line of the plurality of data lines.
[0030]
According to this aspect, the fixed potential side capacitance electrode is disposed between the pixel potential side capacitance electrode and the data line and is formed along at least one data line, whereby the data line and the data line Since the fixed potential side capacitive electrode can act as an electric shield between the pixel potential side capacitive electrode, it is possible to prevent the occurrence of capacitive coupling between them. Therefore, it is possible to display a high-quality image because there is no potential variation in the pixel electrode connected to the pixel potential side capacitor electrode. Such an effect can be enjoyed in the same manner even when the fixed potential side capacitor electrode is formed in the solid shape described above.
[0031]
In addition, the term “formed along the data line” in the present embodiment naturally includes the case where the fixed potential side capacitor electrode is formed immediately above or directly below the data line, and also exceeds the width of the data line. This includes the case where a fixed potential side capacitor electrode is formed. In such a case, the edge of the fixed potential side capacitor electrode is shaped to reach the opening region. However, as already described, the fixed potential side capacitor electrode according to the present invention is made of a transparent conductive material, so that the pixel It is still possible to display a bright image without causing the problem of a decrease in the aperture ratio. Therefore, according to this aspect, as a matter of course, it is possible to reduce the resistance by increasing the area of the fixed potential side capacitance electrode.
[0032]
In this embodiment, in particular, the fixed potential side capacitance electrode is preferably formed in a lattice shape in plan view.
[0033]
According to such a configuration, for example, when the scanning lines and the data lines are formed in a lattice shape, the fixed potential is set along the non-opening region where the scanning lines and the data lines are formed. A side capacitance electrode is formed. According to this, the resistance of the capacitor electrode on the fixed potential side is further reduced as compared with the case of being formed only along the data line, which is one mode in the case of being formed at least along the data line. In addition, since it is possible to take a form in which the fixed potential side capacitance electrode exists almost only in the non-opening region, the influence on the image can be suppressed as much as possible.
[0034]
In addition, in the embodiment in which the fixed potential side capacitor electrode is formed “at least along the data line” and the embodiment in which the fixed potential side capacitor electrode is formed in a “lattice shape”, the data line formed along the fixed electricity side capacitor electrode is: It is preferable to include data lines located at both ends of the set of data lines that are the target of image signal supply at one time.
[0035]
According to such a configuration, for example, when an image signal subjected to serial-parallel conversion is supplied to a plurality of data lines for each group, the above-described problem of capacitive coupling is not caused. Is possible. The circumstances will be described in detail below.
[0036]
First, various methods for supplying image signals to data lines have been proposed. Among them, a plurality of adjacent data lines are grouped, and image signals are simultaneously supplied to each group. There is a way to do it. However, in this case, the position between the group that is currently receiving the image signal (hereinafter referred to as “supply group”) and the group adjacent to the group (hereinafter referred to as “non-supply group”) is located at this position. There was a problem that display unevenness appeared on the image substantially along the data line extending correspondingly.
[0037]
This is because an electric field that exactly corresponds to the image signal is not applied as a result at the pixel electrode that exists just at the border between the supply group and the non-supply group. More specifically, in this case, there is a data line to which an image signal is supplied at one end of the pixel electrode, and a data line to which no image signal is supplied at the other end. Even if an accurate electric field corresponding to an image signal is applied to the pixel electrode, the potential varies due to the influence of capacitive coupling between the pixel electrode and the data line to which the image signal is not supplied. It is. Incidentally, such inconvenience does not occur with respect to the potential at the pixel electrode that is in the supply group and not located at the border.
[0038]
Here, in this embodiment, in particular, “a set of data lines to be supplied with image signals at a time”, that is, data lines located at both ends of the supply group are described above along the data lines. A fixed potential side capacitor electrode is formed. Here, the “data line located at both ends” means a pixel electrode that exists just at the boundary between the supply group and the non-supply group, and a data line that may cause capacitive coupling. .
[0039]
Therefore, according to this aspect, it is possible to almost eliminate the possibility of causing capacitive coupling between the data line and the pixel potential side capacitive electrode, and thus display unevenness in a form substantially along the data line as described above. It is possible to eliminate the occurrence of this.
[0040]
In another aspect of the electro-optical device of the present invention, the pixel potential side capacitor electrode is made of a light shielding material.
[0041]
According to this aspect, it is possible to effectively eliminate the inconvenience caused by the fixed potential side capacitance electrode made of the transparent conductive material. That is, conventionally, the fixed potential side capacitor electrode is made of a light-shielding material to prevent light incident on the thin film transistor and prevent the occurrence of light leakage current. Since the potential side capacitance electrode is made of a transparent conductive material, the light shielding performance can no longer be expected. However, the pixel potential side capacitance electrode arranged opposite to the fixed potential side capacitance electrode is made of the light shielding material. By doing so, it becomes possible to prevent light from entering the thin film transistor in substantially the same manner as before.
[0042]
Therefore, according to this aspect, in the channel region of the thin film transistor, a light leakage current is hardly generated, and a high-quality image without flicker or the like can be displayed.
[0043]
An example of such a light-shielding material is at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), and Mo (molybdenum). There are simple metals, alloys, metal silicides, polysilicides, and the like.
[0044]
In this embodiment, in particular, the pixel potential side capacitor electrode may have a multilayer structure.
[0045]
According to such a configuration, for example, the pixel potential side capacitor electrode can have a two-layer structure of a layer made of a conductive polysilicon layer and a layer made of a light shielding material. In this case, the light shielding material is directly connected to the semiconductor layer by using a layer made of polysilicon for direct connection between the pixel potential side capacitor electrode and the semiconductor layer of the thin film transistor. Therefore, it is possible to suppress as much as possible the possibility of suffering inconvenience caused by this, that is, so-called galvanic corrosion between the two and eventually making electrical conduction impossible.
[0046]
Incidentally, the above-mentioned “electric corrosion” refers to a phenomenon in which elements such as P (phosphorus) contained in conductive polysilicon are sucked up by WSi or the like as a light shielding material. In this case, single-crystal silicon is formed at the interface between the two materials to have insulation properties, and eventually the conductivity between the two materials cannot be maintained. In this aspect, it is possible to avoid such a situation in advance.
[0047]
In addition, it cannot be overemphasized that various forms other than the above-mentioned can be considered as "multilayer structure" said to this aspect. For example, basically, as described above, a two-layer structure of a layer made of conductive polysilicon and a layer made of a light-shielding material is used. The upper layer may be made of a material having a high light reflectivity, and the lower layer may be made of a material having a high light absorption property (that is, in this case, a substantially three-layer structure is used).
[0048]
In another aspect of the electro-optical device of the present invention, the fixed potential side capacitor electrode has a thickness of 50 to 500 nm.
[0049]
According to this aspect, for example, even if the fixed potential side capacitor electrode is formed so as to reach the opening region, the thickness of the fixed potential side capacitor electrode may hinder light transmitted through the opening region. That is, it is limited to a range suitable for maintaining the transparency of the entire electro-optical device. Therefore, according to this aspect, it is possible to avoid a decrease in image quality due to a decrease in transparency as much as possible. Such a limitation on the thickness is particularly effective when the fixed potential side capacitance electrode is formed in a solid shape.
[0050]
In another aspect of the electro-optical device of the present invention, the surface of the interlayer insulating film located under the fixed potential side capacitor electrode is subjected to a planarization process.
[0051]
According to this aspect, it is possible to form the fixed potential side capacitor electrode flat, and for example, a crack may be caused in a part of the fixed potential side capacitor electrode due to, for example, deterioration of the coverage due to the step. Absent. This makes it possible to more effectively eliminate the influence of capacitive coupling.
[0052]
The “planarization process” may be, for example, a CMP (Chemical Mechanical Polishing) process or an etch back process.
[0053]
In another aspect of the electro-optical device of the present invention, the pixel potential side capacitance electrode is made of a transparent conductive material instead of or in addition to the fixed potential side capacitance electrode.
[0054]
According to this aspect, it is possible to receive substantially the same effects as described above for the case where the fixed potential side capacitor electrode is made of a transparent conductive material. That is, by increasing the area of the pixel potential side capacitor electrode, the problem of wiring delay can be effectively solved. And even if the area is increased, the image quality can be maintained at a high level without significantly deteriorating the brightness of the image.
[0055]
The electronic apparatus of the present invention includes the above-described electro-optical device of the present invention (including various aspects thereof).
[0056]
According to the electronic apparatus of the present invention, since the electro-optical device of the present invention described above is provided, a high-quality image can be displayed because the wiring delay of the fixed potential side capacitance electrode is not a problem. Realizes various electronic devices such as projection display devices (liquid crystal projectors), liquid crystal televisions, cellular phones, electronic notebooks, word processors, viewfinder type or monitor direct view type video tape recorders, workstations, video phones, POS terminals, touch panels, etc. can do.
[0057]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0058]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.
[0059]
(First embodiment)
First, the configuration of the pixel portion of the electro-optical device according to the first embodiment of the present invention will be described with reference to FIGS. Here, FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of the electro-optical device. 2 is a plan view of a plurality of adjacent pixel groups on the TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed, and FIG. 3 is a cross-sectional view taken along line AA ′ of FIG. is there. In FIG. 3, the scale of each layer / member is different for each layer / member so that each layer / member can be recognized on the drawing.
[0060]
In FIG. 1, each of a plurality of pixels formed in a matrix that forms an image display area of the electro-optical device according to the first embodiment includes a pixel electrode 9 a and a TFT 30 for switching control of the pixel electrode 9 a. The data line 6 a formed and supplied with an image signal is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. Good.
[0061]
Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 serving as a switching element for a certain period. Write at a predetermined timing.
[0062]
Image signals S 1, S 2,..., Sn written in a liquid crystal as an example of an electro-optical material via the pixel electrode 9 a are held for a certain period with the counter electrode formed on the counter substrate. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly according to the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to the image signal is emitted from the electro-optical device as a whole.
[0063]
In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. The storage capacitor 70 includes a transparent electrode 300 that is provided side by side with the scanning line 3a and is a fixed potential side capacitor electrode fixed at a constant potential. The first embodiment is characterized in that the transparent electrode 300 is formed in a solid shape as will be described later (since FIG. 1 is a circuit diagram, the transparent electrode 300 is schematically represented by a line. It is drawn in the shape.)
[0064]
Hereinafter, a more realistic configuration of the electro-optical device that realizes the above-described circuit operation using the data line 6a, the scanning line 3a, the TFT 30, and the like will be described with reference to FIGS.
[0065]
First, the electro-optical device according to the first embodiment includes a transparent TFT array substrate 10 and a transparent counter substrate 20 disposed to face the transparent TFT array substrate 10 as shown in FIG. And. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.
[0066]
As shown in FIG. 3, the TFT array substrate 10 is provided with a pixel electrode 9a, and an alignment film 16 subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The pixel electrode 9a is made of a transparent conductive film such as an ITO film. On the other hand, a counter electrode 21 is provided over the entire surface of the counter substrate 20, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 21. Of these, the counter electrode 21 is also made of a transparent conductive film such as an ITO film, for example, in the same manner as the pixel electrode 9a. The alignment films 16 and 22 are made of a transparent organic film such as a polyimide film.
[0067]
On the other hand, in FIG. 2, a plurality of the pixel electrodes 9a are provided in a matrix on the TFT array substrate 10 (the edge 9a 'of the pixel electrode 9a is indicated by a broken line in the figure). A data line 6a and a scanning line 3a are provided along the vertical and horizontal boundaries of 9a. The data line 6a is made of a metal film such as an aluminum film or an alloy film. Further, the scanning line 3a is disposed so as to face the channel region 1a ′ indicated by the hatched region rising to the right in the drawing in the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode. That is, each of the intersections between the scanning lines 3a and the data lines 6a is provided with a pixel switching TFT 30 in which the main line portion of the scanning line 3a is disposed opposite to the channel region 1a ′ as a gate electrode.
[0068]
As shown in FIG. 3, the TFT 30 has an LDD (Lightly Doped Drain) structure, and, as described above, the scanning line 3a functioning as a gate electrode, for example, a polysilicon film is used as a constituent element. A channel region 1a ′ of the semiconductor layer 1a in which a channel is formed by an electric field from 3a, an insulating film 2 including a gate insulating film that insulates the scanning line 3a from the semiconductor layer 1a, a low-concentration source region 1b in the semiconductor layer 1a, and a low A concentration drain region 1c, a high concentration source region 1d, and a high concentration drain region 1e are provided.
[0069]
The TFT 30 preferably has an LDD structure as shown in FIG. 3, but may have an offset structure in which impurities are not implanted into the low concentration source region 1b and the low concentration drain region 1c, or a part of the scanning line 3a. A self-aligned TFT may be used in which a high concentration source region and a high concentration drain region are formed in a self-aligned manner by implanting impurities at a high concentration using a gate electrode made of In the first embodiment, only one gate electrode of the pixel switching TFT 30 is arranged between the high concentration source region 1d and the high concentration drain region 1e. However, two or more gate electrodes are interposed between them. A gate electrode may be disposed. If the TFT is configured with dual gates or triple gates or more in this way, leakage current at the junction between the channel and the source and drain regions can be prevented, and the off-time current can be reduced. Further, the semiconductor layer 1a constituting the TFT 30 may be a non-single crystal layer or a single crystal layer. A known method such as a bonding method can be used for forming the single crystal layer. By making the semiconductor layer 1a a single crystal layer, it is possible to improve the performance of peripheral circuits in particular.
[0070]
On the other hand, in FIG. 3, the storage capacitor 70 includes a relay layer 71 as a pixel potential side capacitor electrode connected to the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a, and a transparent electrode 300 as a fixed potential side capacitor electrode. Are formed so as to face each other through the dielectric film 75. According to the storage capacitor 70, it is possible to remarkably improve the potential holding characteristic in the pixel electrode 9a.
[0071]
In the first embodiment, the transparent electrode 300 made of a transparent conductive material such as ITO or IZO, for example, is used as the fixed potential side capacitor electrode constituting the storage capacitor 70, as shown in FIGS. As shown in the perspective view, the entire surface of the TFT array substrate 10 is formed in a solid shape. FIG. 4 is a perspective view three-dimensionally showing the arrangement of the surrounding configuration including the transparent electrode 300 in the first embodiment. 4 mainly shows the specific mode of the transparent electrode 300, and therefore, only the semiconductor layer 1a, the contact holes 81 and 85, and the relay layer 71 of the TFT 30 are illustrated.
[0072]
As shown in FIGS. 2 to 4, the solid electrode transparent electrode 300 has a contact hole 85 that electrically connects the pixel electrode 9 a and the relay layer 71, and the high-concentration source region 1 d and data of the TFT 30. A hole 300a is formed corresponding to a position where a contact hole 81 for electrically connecting the lines 6a is formed. Thereby, the electrical connection between the relay layer 71 and the pixel electrode 9a and between the TFT 30 and the data line 6a can be realized without any trouble. The hole 300a need not be formed with high accuracy. What is necessary is just to form so that it may correspond with the hole diameter of the contact hole 81 or 85 substantially.
[0073]
Further, the thickness of the transparent electrode 300 is preferably as thin as possible in view of the requirement to maintain the transparency of the electro-optical device according to the first embodiment as much as possible. More specifically, for example, 50 It is preferable to be in the range of ˜500 nm. Thus, the transparency of the entire electro-optical device including the TFT array substrate 10 and the counter substrate 20 is sufficiently secured, that is, no obstacle is caused to the transmission of light passing from the counter substrate 20 side to the TFT array substrate 10 side. Is possible.
[0074]
Further, the transparent electrode 300 extends from the image display region 10a where the pixel electrode 9a is disposed to the periphery thereof, and is electrically connected to a constant potential source to be a fixed potential. As such a constant potential source, a constant potential source of a positive power source or a negative power source supplied to the data line driving circuit 101 or a constant potential supplied to the counter electrode 21 of the counter substrate 20 may be used. More specifically, when the electro-optical device according to the first embodiment is alternately driven by two signals of inverted levels of + V volts and −V volts, these + V volts and −V volts are used. The transparent electrode 300 according to the first embodiment may be connected to a power source that supplies an intermediate potential (hereinafter referred to as “LCCOM potential”).
[0075]
On the other hand, the relay layer 71 serving as a pixel potential side capacitor electrode constituting the storage capacitor 70 is disposed to face the transparent electrode 300 with a dielectric film 75 interposed therebetween as shown in FIGS. The relay layer 71 includes two layers, a layer made of a light shielding material (hereinafter referred to as “light shielding layer”) 711 and a layer made of a conductive polysilicon film (hereinafter referred to as “polysilicon layer”) 712. It has a structure. Among these, the light shielding layer 711 is a single metal containing at least one of high melting point metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), and Mo (molybdenum). It is made of a light shielding material such as an alloy, metal silicide, or polysilicide.
[0076]
The relay layer 71 has a function of relaying and connecting the pixel electrode 9a and the high-concentration drain region 1e of the TFT 30 through the contact holes 83 and 85 in addition to the function as a pixel potential side capacitor electrode. If the relay layer 71 is used in this way, even if the interlayer distance is as long as about 2000 nm, for example, two or more series having a relatively small diameter are avoided while avoiding the technical difficulty of connecting the two with a single contact hole. A good contact hole makes it possible to connect the two well, and the pixel aperture ratio can be increased. It also helps prevent etching through when opening contact holes.
[0077]
Finally, as shown in FIG. 3, the dielectric film 75 which constitutes the storage capacitor 70 is a relatively thin HTO (High Temperature Oxide) film having a film thickness of, for example, about 5 to 200 nm, or an LTO (Low Temperature). Oxide) film or the like, or a silicon nitride film or the like. From the viewpoint of increasing the storage capacitor 70, the thinner the dielectric film 75 is, the better as long as the reliability of the film is sufficiently obtained.
[0078]
2 and 3, in addition to the above, a lower light-shielding film 11 a is provided below the TFT 30. The lower light-shielding film 11a is patterned in a lattice pattern, thereby defining an opening area of each pixel. By providing such a lower light shielding film 11a, it is possible to prevent light from entering the TFT 30 from the lower side. In the first embodiment, since the light shielding layer 711 constituting the relay layer 71 is provided, it is possible to prevent light incident on the TFT 30 from both the upper and lower sides. As in the case of the transparent electrode 300 described above, the lower light-shielding film 11a is extended from the image display area to the periphery thereof in order to prevent the potential fluctuation from adversely affecting the TFT 30. It may be connected to a potential source.
[0079]
A base insulating film 12 is provided under the TFT 30. In addition to the function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, the base insulating film 12 is formed on the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 is roughened during the surface polishing or remains after cleaning. For example, the pixel switching TFT 30 has a function of preventing characteristic changes.
[0080]
In addition, a first interlayer insulating film 41 in which a contact hole 81 leading to the high-concentration source region 1d and a contact hole 83 leading to the high-concentration drain region 1e are respectively formed on the scanning line 3a is formed.
[0081]
A relay layer 71 and a transparent electrode 300 are formed on the first interlayer insulating film 41, and a contact hole 81 leading to the high-concentration source region 1d and a contact hole 85 leading to the relay layer 71 are opened on these, respectively. A holed second interlayer insulating film 42 is formed.
[0082]
In the first embodiment, the first interlayer insulating film 41 is fired at about 1000 ° C. to activate ions implanted into the polysilicon film constituting the semiconductor layer 1a and the scanning line 3a. You may plan. On the other hand, the stress generated near the interface of the transparent electrode 300 may be alleviated by not performing such baking on the second interlayer insulating film 42.
[0083]
A data line 6 a is formed on the second interlayer insulating film 42, and a third interlayer insulating film 43 in which a contact hole 85 leading to the relay layer 71 is formed is formed thereon. The third interlayer insulating film 43 is planarized by CMP (Chemical Mechanical Polishing) processing or the like, and can reduce alignment defects of the liquid crystal layer 50 caused by steps due to various wirings and elements existing below the third interlayer insulating film 43. It becomes possible. However, instead of or in addition to performing the planarization process on the third interlayer insulating film 43 in this way, the TFT array substrate 10, the base insulating film 12, the first interlayer insulating film 41, and the second interlayer insulating film 42 A flattening process may be performed by digging a groove in at least one of them and embedding a wiring such as the data line 6a or the TFT 30 or the like.
[0084]
In the electro-optical device according to the first embodiment having such a configuration, the following operation and effects are exhibited due to the presence of the transparent electrode 300.
[0085]
First, since the fixed potential side capacitor electrode constituting the storage capacitor 70 is the transparent electrode 300 formed in a solid shape with respect to the entire surface of the TFT array substrate 10, wiring delay does not become a problem. This is because it is unlikely that such a transparent electrode 300 has a high electric resistance value. Therefore, according to the first embodiment, it is possible to display a high-quality image without causing crosstalk or flicker on the image.
[0086]
Further, as can be seen from FIGS. 3 and 4, the entire solid transparent electrode 300 in the first embodiment is formed so as to be positioned between the data line 6 a and the relay layer 71. It is possible to reduce the possibility of causing capacitive coupling between them. Accordingly, the potential of the pixel electrode 9a having the same potential as that of the relay layer 71 can also be suitably maintained. For example, the possibility of causing display unevenness along the data line 6a is reduced. It becomes possible to do. Therefore, according to the first embodiment, a high-quality image can be displayed also from this point.
[0087]
Further, in the first embodiment, since the relay layer 71 includes the light shielding layer 711, an effect related to light shielding with respect to the TFT 30 is also exhibited. As a result, generation of light leakage current in the channel region 1a ′ of the TFT 30 can be suppressed, so that a high-quality image free from flicker can be displayed.
[0088]
In addition, since the relay layer 71 has a two-layer structure having the above-described light shielding layer 71 as an upper layer and a polysilicon layer 711 as a lower layer, the following operational effects are achieved. That is, assuming that the relay layer 71 is composed of only one layer of the light shielding layer 711, the electrical connection between the relay layer 71 and the high concentration drain region 1e of the semiconductor layer 1a constituting the TFT 30 is the light shielding layer 711. In this case, for example, if the light shielding layer 711 is made of a refractory metal such as WSi, so-called galvanic corrosion occurs between the semiconductor layer 1a and the light shielding layer 711. At the same time, there is a high possibility that electrical continuity between the two cannot be achieved. However, in the first embodiment, as shown in FIG. 3 and FIG. 4, when the electrical connection between the relay layer 71 and the high concentration drain region 1 e of the TFT 30 is realized, Because of the concentration drain region 1e and the polysilicon layer 712 in the relay layer 71, the above-described problem does not occur (see the contact hole 83 in FIG. 3).
[0089]
In short, according to the first embodiment, the TFT 30 as realized by the reduction in the resistance of the fixed potential side capacitance electrode realized by the solid transparent electrode 300 and the light shielding layer 711 included in the relay layer 71. It can be said that the conflicting demands for shading are simultaneously realized.
[0090]
In addition, in the first embodiment, since the transparent electrode 300 is formed in a solid shape on the TFT array substrate 10, the occurrence of capacitive coupling between the data line 6 a and the relay layer 71 is suppressed, thereby the pixel. By stabilizing the potential of the electrode 9a and including the polysilicon layer 712 in the relay layer 71, an electrical relay function between the TFT 30 and the pixel electrode 9a, which the relay layer 71 should originally have, can be realized without delay. It can be done.
[0091]
In the first embodiment, the storage capacitor 70 is formed on the TFT array substrate 10 in order from the bottom, the relay layer 71 as the pixel potential side capacitor electrode, the dielectric film 75, and the transparent as the fixed potential side capacitor electrode. Although the electrode 300 has a laminated structure, the present invention is not limited to such a form. For example, on the contrary, a laminated structure of the transparent electrode 300, the dielectric film 75, and the relay layer 71 may be configured in order from the bottom. However, in this case, since the transparent electrode 300 is not positioned between the data line 6a and the relay layer 71, the above-described operational effect relating to the capacitive coupling cannot be obtained. However, in this case, it is not always impossible to position the data line 6a further below the transparent electrode 300. In such a case, it is assumed that the above-described “reverse” stacked structure is taken. In this case, the operational effects relating to the capacitive coupling are also exhibited.
[0092]
Although not mentioned in the first embodiment, in some cases, a planarization process such as a CMP process is performed on the surface of the first interlayer insulating film 41 before the storage capacitor 70 is formed thereon. May be. In this way, since the relay layer 71, the dielectric film 75, and the transparent electrode 300 can be formed flat, in the first embodiment in which the transparent electrode 300 is formed in a solid shape, It is possible to avoid generation of cracks or the like without causing a step in the region.
[0093]
Further, in the first embodiment, the storage capacitor 70 has been described with respect to only the electrode on the side having the function as the fixed potential side capacitor electrode, and this is used as the transparent electrode 300. In some cases, the relay layer 71 having a function as a pixel potential side capacitor electrode may be formed of a transparent conductive material such as ITO or IZO. According to such a configuration, it is possible to effectively eliminate the wiring delay problem for the pixel potential side capacitance electrode.
[0094]
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to FIG. FIG. 5 is a plan view showing the same concept as FIG. 2 and showing a transparent electrode having a different form from that of FIG. Note that the configuration of the electro-optical device according to the second embodiment is exactly the same as that of the above-described first embodiment unless otherwise specified in the following description, and therefore, the same reference numerals are shown in the drawings. The description of is omitted. The same applies to the third and subsequent embodiments described later.
[0095]
In the second embodiment, instead of the transparent electrode 300 being formed in a solid shape with respect to the entire surface of the TFT array substrate 10 in the first embodiment, as shown in FIG. 5, the scanning lines 3a and the data lines 6a are formed. A transparent electrode 301 formed in a lattice shape is provided so as to correspond to the region.
[0096]
Here, the transparent electrode 301 according to the second embodiment does not need to be formed so as to be completely confined in the form region of the scanning line 3a and the data line 6a. In other words, the edge portion 301a of the transparent electrode 301 and the edge portion 9a ′ of the pixel electrode 9a may overlap to a considerable extent as shown in FIG. This is because even in such a form, the transparent electrode 301 is “transparent”, so that it does not hinder light passing through the aperture region and does not have a significant adverse effect on the image.
[0097]
Therefore, even in such a configuration, the effect of reducing the resistance of the fixed potential side capacitance electrode obtained in the first embodiment can be obtained in substantially the same manner.
[0098]
Even in such a configuration, the transparent electrode 301 having a fixed potential is present between the data line 6a and the relay layer 71 as in the first embodiment. Since generation of a ring can be prevented, a high-quality image can be displayed.
[0099]
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to FIG. FIG. 6 is a plan view showing the same concept as FIG. 2, and is a plan view showing a transparent electrode having a different form.
[0100]
In the third embodiment, instead of the transparent electrode 301 being formed in a lattice shape so as to exist on all the data lines 6a in the second embodiment, as shown in FIG. For example, every few data lines 6a are selected from 6a, and grid-like transparent electrodes 302 are provided so as to correspond to the formation regions of the data lines 6a and the scanning lines 3a.
[0101]
At this time, the above-mentioned “selection” can be performed based on the following criteria, for example. That is, when an image signal supply method for supplying an image signal as a parallel signal to a set of a plurality of adjacent data lines 6a at a time with respect to a plurality of data lines 6a is considered, the image signal is sent at a time. Of the set of data lines 6a (supply group), the data lines 6a located at both ends of the data line 6a, and so on. According to this, when the image signal is supplied to the supply group, the potential of the pixel electrode 9a located at the border between the supply group and the non-supply group that is not supplied with the image signal located on both sides of the supply group. It is possible to prevent fluctuations in the above. This is because, if the transparent electrode 302 having a fixed potential is formed with respect to the data line 6a as described above, it is possible to prevent the capacitive coupling from occurring between the data line 6a and the relay layer 71. This is because the potential of the pixel electrode 9a electrically connected to the relay layer 71 can be prevented from fluctuating.
[0102]
In short, according to the embodiment in which the transparent electrode 302 is formed for the data line 6a selected on the basis as described above, the transparent electrode 302 having a fixed potential is formed at a place where the influence of capacitive coupling is most likely to occur. Thus, it is possible to display a high-quality image by preventing the potential fluctuation of the pixel electrode 9a.
[0103]
(Overall configuration of electro-optical device)
Hereinafter, the overall configuration of the electro-optical device according to the first to third embodiments configured as described above will be described with reference to FIGS. 7 and 8. 7 is a plan view of the TFT array substrate as viewed from the counter substrate 20 side together with the components formed thereon, and FIG. 8 is a cross-sectional view taken along the line HH ′ of FIG.
[0104]
7 and 8, in the electro-optical device according to this embodiment, the TFT array substrate 10 and the counter substrate 20 are arranged to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are sealed in a seal region positioned around the image display region 10a. The materials 52 are bonded to each other.
[0105]
The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like, and is cured by ultraviolet rays, heating, or the like in order to bond the two substrates together. In addition, if the electro-optical device according to the present embodiment is applied to a liquid crystal device in which the liquid crystal device is small and performs enlarged display as in a projector, the distance between the substrates (between the substrates) A glass fiber or a gap material (spacer) such as glass beads for setting the gap) to a predetermined value is dispersed. Alternatively, such a gap material may be included in the liquid crystal layer 50 if the electro-optical device is applied to a large-sized liquid crystal device such as a liquid crystal display or a liquid crystal television that performs the same size display.
[0106]
In a region outside the sealing material 52, a data line driving circuit 101 and an external circuit connection terminal 102 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing are provided on one side of the TFT array substrate 10. A scanning line driving circuit 104 for driving the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to the one side. Yes.
[0107]
Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. The data line driving circuit 101 may be arranged on both sides along the side of the image display area 10a.
[0108]
On the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting the scanning line driving circuits 104 provided on both sides of the image display region 10a. Further, at least one corner portion of the counter substrate 20 is provided with a conductive material 106 for electrical connection between the TFT array substrate 10 and the counter substrate 20.
[0109]
In FIG. 8, on the TFT array substrate 10, an alignment film is formed on the pixel electrode 9a after the pixel switching TFT, the scanning line, the data line and the like are formed. On the other hand, in addition to the counter electrode 21, an alignment film is formed on the uppermost layer portion on the counter substrate 20. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.
[0110]
On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., a sampling circuit for applying an image signal to the plurality of data lines 6a at a predetermined timing, and a plurality of data lines A precharge circuit for supplying a precharge signal of a predetermined voltage level in advance to the image signal to 6a, an inspection circuit for inspecting quality, defects, etc. of the electro-optical device during manufacture or at the time of shipment are formed. Also good.
[0111]
Further, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a driving LSI mounted on a TAB (Tape Automated Bonding) substrate is provided on the periphery of the TFT array substrate 10. You may make it connect electrically and mechanically through the provided anisotropic conductive film. Further, on the side on which the projection light of the counter substrate 20 enters and on the side on which the outgoing light of the TFT array substrate 10 exits, for example, a TN (Twisted Nematic) mode, a VA (Vertically Aligned) mode, a PDLC (Polymer Dispersed Liquid Crystal), respectively. ) A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to the operation mode such as the mode and the normally white mode / normally black mode.
[0112]
(Electronics)
Next, an overall configuration, particularly an optical configuration, of an embodiment of a projection color display device as an example of an electronic apparatus using the electro-optical device described in detail as a light valve will be described. FIG. 9 is a schematic cross-sectional view of the projection type color display device.
[0113]
In FIG. 9, a liquid crystal projector 1100, which is an example of a projection type color display device according to the present embodiment, prepares three liquid crystal modules including a liquid crystal device having a drive circuit mounted on a TFT array substrate, each of which is a light valve for RGB. It is configured as a projector used as 100R, 100G, and 100B. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, light components R, G, and R corresponding to the three primary colors of RGB are obtained by three mirrors 1106 and two dichroic mirrors 1108. Divided into B, the light valves are guided to the light valves 100R, 100G and 100B corresponding to the respective colors. At this time, in particular, the B light is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are synthesized again by the dichroic prism 1112 and then projected as a color image on the screen 1120 via the projection lens 1114.
[0114]
The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. In addition, electronic devices are also included in the technical scope of the present invention.
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating an equivalent circuit of various elements, wirings, and the like provided in a plurality of matrix pixels that form an image display region in an electro-optical device according to a first embodiment of the invention.
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed in the electro-optical device according to the first embodiment of the invention.
FIG. 3 is a cross-sectional view taken along the line AA ′ of FIG.
FIG. 4 is a perspective view showing an arrangement mode of transparent electrodes.
FIG. 5 is a diagram having the same concept as in FIG. 2, but relates to a second embodiment of the present invention, and is a plan view different from that in that transparent electrodes are formed in a lattice shape.
6 is a diagram having the same concept as in FIG. 2, but is different from FIG. 6 in that the transparent electrodes are formed in a lattice shape (different from FIG. 5) according to the third embodiment of the present invention. FIG.
FIG. 7 is a plan view of the TFT array substrate in the electro-optical device according to the embodiment of the present invention, as viewed from the counter substrate side, along with the components formed thereon.
8 is a cross-sectional view taken along the line HH ′ of FIG.
FIG. 9 is a schematic cross-sectional view showing a color liquid crystal projector as an example of a projection type color display device which is an embodiment of the electronic apparatus of the invention.
[Explanation of symbols]
3a ... scan line
6a ... Data line
9a: Pixel electrode
10 ... TFT array substrate
11a: Lower light shielding film
30 ... TFT
70 ... Storage capacity
71 ... Relay layer
711 ... Light shielding layer
712 ... polysilicon layer
75 ... Dielectric film
300, 301, 302... Transparent electrode (corresponds to an example of the “fixed potential side capacitance electrode” in the present invention)
300a ... hole
83, 85 ... contact holes

Claims (10)

基板上に、
走査線及びデータ線に対応して設けられた薄膜トランジスタと、
該薄膜トランジスタに対応して設けられた画素電極と、
前記画素電極に接続された画素電位側容量電極、誘電体膜及び固定電位側容量電極を順次積層してなる蓄積容量とを備えてなり、
前記固定電位側容量電極は透明導電性材料からなるとともに、前記画素電極に覆われる領域全面にまで延在して形成されていることを特徴とする電気光学装置。On the board
Thin film transistors provided corresponding to the scanning lines and the data lines;
A pixel electrode provided corresponding to the thin film transistor;
A storage capacitor formed by sequentially laminating a pixel potential side capacitor electrode, a dielectric film, and a fixed potential side capacitor electrode connected to the pixel electrode;
The electro-optical device, wherein the fixed potential side capacitance electrode is made of a transparent conductive material and extends to the entire area covered with the pixel electrode . 前記固定電位側容量電極は、前記データ線及び前記画素電位側容量電極間に層間絶縁膜を介して配置されている請求項１に記載の電気光学装置。The electro-optical device according to claim 1, wherein the fixed potential side capacitor electrode is disposed between the data line and the pixel potential side capacitor electrode via an interlayer insulating film. 前記画素電極及び前記薄膜トランジスタ並びに前記データ線及び前記薄膜トランジスタの少なくとも一方を電気的に接続するコンタクトホールを更に備え、
前記固定電位側容量電極には、前記コンタクトホールが形成される位置に応じた孔が形成されていることを特徴とする請求項１又は２に記載の電気光学装置。A contact hole that electrically connects at least one of the pixel electrode, the thin film transistor, the data line, and the thin film transistor;
3. The electro-optical device according to claim 1 , wherein a hole corresponding to a position where the contact hole is formed is formed in the fixed potential side capacitor electrode. 前記走査線及び前記データ線のそれぞれは、マトリクス状に配列された前記画素電極間を縫うように複数配設されてなり、
前記固定電位側容量電極は、前記画素電位側容量電極及び前記データ線間に配置されるとともに、複数の前記データ線のうちの少なくとも一のデータ線に沿って形成されていることを特徴とする請求項１又は２に記載の電気光学装置。Each of the scanning lines and the data lines is arranged in a plurality so as to sew between the pixel electrodes arranged in a matrix.
The fixed potential side capacitor electrode is disposed between the pixel potential side capacitor electrode and the data line, and is formed along at least one data line of the plurality of data lines. The electro-optical device according to claim 1. 前記画素電位側容量電極は、遮光性材料からなることを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。The electro-optical device according to claim 1 , wherein the pixel potential side capacitor electrode is made of a light shielding material. 前記画素電位側容量電極は、多層構造を有することを特徴とする請求項５に記載の電気光学装置。6. The electro-optical device according to claim 5 , wherein the pixel potential side capacitor electrode has a multilayer structure. 前記固定電位側容量電極の厚さは、５０〜５００ｎｍであることを特徴とする請求項１乃至５のいずれか一項に記載の電気光学装置。The electro-optical device according to claim 1 , wherein the fixed potential side capacitor electrode has a thickness of 50 to 500 nm. 前記固定電位側容量電極下に位置する層間絶縁膜の表面には、平坦化処理が施されていることを特徴とする請求項１乃至７のいずれか一項に記載の電気光学装置。8. The electro-optical device according to claim 1 , wherein the surface of the interlayer insulating film located under the fixed potential side capacitor electrode is subjected to a planarization process. 9. 前記固定電位側容量電極に代えて又は加えて、前記画素電位側容量電極が透明導電性材料からなることを特徴とする請求項１乃至４又は７若しくは８のいずれか一項に記載の電気光学装置。9. The electro-optic according to claim 1 , wherein the pixel potential side capacitance electrode is made of a transparent conductive material instead of or in addition to the fixed potential side capacitance electrode. apparatus. 請求項１乃至９のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。  An electronic apparatus comprising the electro-optical device according to claim 1.
JP2002122814A 2002-04-24 2002-04-24 Electro-optical device and electronic apparatus Expired - Fee Related JP4026398B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002122814A JP4026398B2 (en) 2002-04-24 2002-04-24 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002122814A JP4026398B2 (en) 2002-04-24 2002-04-24 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2003316294A JP2003316294A (en) 2003-11-07
JP4026398B2 true JP4026398B2 (en) 2007-12-26

Family

ID=29538325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002122814A Expired - Fee Related JP4026398B2 (en) 2002-04-24 2002-04-24 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4026398B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006091063A (en) 2004-09-21 2006-04-06 Casio Comput Co Ltd Liquid crystal display element
JP4821183B2 (en) * 2005-06-24 2011-11-24 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP5810589B2 (en) 2011-04-01 2015-11-11 セイコーエプソン株式会社 Electro-optical device, projection display device, and electronic apparatus

Also Published As

Publication number Publication date
JP2003316294A (en) 2003-11-07

Similar Documents

Publication Publication Date Title
JP3979249B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP3700697B2 (en) Electro-optical device and electronic apparatus
JP3870897B2 (en) Electro-optical device and electronic apparatus
KR100614737B1 (en) Electrooptical device and electronic apparatus
JP3661669B2 (en) Active matrix substrate, electro-optical device, electronic equipment
JP5532568B2 (en) Electro-optical device and electronic apparatus
JP2011186293A (en) Electrooptical device, electronic device and method of manufacturing electrooptical device
JP2009122253A (en) Electro-optical device and electronic equipment
JP3744521B2 (en) Electro-optical device and electronic apparatus
JP3821067B2 (en) Electro-optical device and electronic apparatus
US7561220B2 (en) Electro-optical device and manufacturing method thereof, electronic apparatus, and capacitor
JP2002156653A (en) Electro-optical device
JP2009122256A (en) Electro-optical device and electronic equipment
JP4857775B2 (en) Electro-optic device
JP2003323134A (en) Electro-optical device and electronic apparatus
JP2003280020A (en) Electrooptical device, method for manufacturing the same, and electronic apparatus
KR20070069054A (en) Electro-optic device, method for manufacturing the same, and electronic apparatus
JP4214741B2 (en) Electro-optical device and electronic apparatus
JP4026398B2 (en) Electro-optical device and electronic apparatus
JP4321094B2 (en) Electro-optical device and electronic apparatus
JP2009300477A (en) Electro-optical device and electronic apparatus
JP4730407B2 (en) Electro-optical device and electronic apparatus
JP2004054281A (en) Electro-optic device and electronic device
JP2008191518A (en) Electrooptical device, substrate for same, and electronic equipment
JP2001075123A (en) Electrooptical device, its manufacture and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4026398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees