WO2017006203A1

WO2017006203A1 - 液晶表示装置および電子機器

Info

Publication number: WO2017006203A1
Application number: PCT/IB2016/053728
Authority: WO
Inventors: 久保田大介; 兼安誠
Original assignee: 株式会社半導体エネルギー研究所
Priority date: 2015-07-03
Filing date: 2016-06-23
Publication date: 2017-01-12

Abstract

本発明の液晶表示装置は、第１の画素（１０＿１）及び第２の画素（１０＿２）を備え、両画素は、それぞれ、バックゲートを有するトランジスタ（１１＿１，１１＿２）を有する。両画素のトランジスタ（１１＿１，１１＿２）は、同じゲート線（ＧＬ）及び同じデータ線（ＤＬ）に接続される。それぞれのトランジスタ（１１＿１，１１＿２）のバックゲートに与える制御信号は、一方の画素にデータを書き込む間、他方の画素のトランジスタが導通状態とならないように閾値電圧を制御する。本発明の構成により、遮光性配線の数を削減して、開口率を向上させることができる。

Description

液晶表示装置および電子機器

　本発明の一態様は、液晶表示装置、および電子機器に関する。

　なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

　液晶表示装置は、コモディティ化が進んでいる。付加価値を高めるための手段の一つとして、「４Ｋ」や「８Ｋ」といわれるデジタルビデオフォーマットに代表される、超高精細画像を表示する液晶表示装置の技術開発が活発である（例えば、特許文献１、２を参照）。

国際公開２０１２／１５７７２４号国際公開２０１４／１０４１９３号

　液晶表示装置には、多数の構成が存在する。それぞれの構成には一長一短があり、状況に応じて適当な構成が選択される。従って、新規な構成の液晶表示装置等が提案できれば、選択の自由度を向上させることにつながる。

　本発明の一態様は、新規な液晶表示装置等を提供することを課題の一とする。

　また本発明の一態様は、データ線の数を削減し、開口率の向上を図ることのできる、新規な構成の液晶表示装置を提供することを課題の一とする。また本発明の一態様は、画素に信号を伝える配線の材料を透明導電膜のように、寄生抵抗の大きい材料で形成しても良好な表示を行うことができる、新規な構成の液晶表示装置を提供することを課題の一とする。また本発明の一態様は、画素に伝えるビデオ電圧の振幅を小さくしても良好な表示を行うことができる、新規な構成の液晶表示装置を提供することを課題の一とする。

　なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、および／または他の課題のうち、少なくとも一つの課題を解決するものである。

　本発明の一態様は、第１の画素と、第２の画素と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、を有し、第１の画素は、第１のトランジスタと、第１の液晶素子を、を有し、第２の画素は、第２のトランジスタと、第２の液晶素子と、を有し、第１のトランジスタは、第１のゲートと、第２のゲートと、を有し、第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、第１のトランジスタのソース又はドレインの他方は、第１の液晶素子と電気的に接続され、第１のトランジスタの第１のゲートは、第２の配線と電気的に接続され、第１のトランジスタの第２のゲートは、第３の配線と電気的に接続され、第２のトランジスタは、第１のゲートと、第２のゲートと、を有し、第２のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、第２のトランジスタのソース又はドレインの他方は、第２の液晶素子と電気的に接続され、第２のトランジスタの第１のゲートは、第２の配線と電気的に接続され、第２のトランジスタの第２のゲートは、第４の配線と電気的に接続され、第１の配線は、ビデオ電圧を第１の画素および第２の画素に伝える機能を有し、第２の配線は、走査信号を第１の画素および第２の画素に伝える機能を有し、第３の配線は、第１のトランジスタの閾値電圧を制御するための第１の制御信号を伝える機能を有し、第４の配線は、第２のトランジスタの閾値電圧を制御するための第２の制御信号を伝える機能を有する液晶表示装置である。

　本発明の一態様において、第１のトランジスタおよび第２のトランジスタは、チャネル形成領域にポリシリコンを有するトランジスタである液晶表示装置が好ましい。

　本発明の一態様において、第３の配線および第４の配線は、光を透過する機能を有する液晶表示装置が好ましい。

　本発明の一態様において、第１のトランジスタの第１のゲートは、チャネル形成領域を介して、第１のトランジスタの第２のゲートと重なる領域を有し、第２のトランジスタの第１のゲートは、チャネル形成領域を介して第２のトランジスタの第２のゲートと重なる領域を有する液晶表示装置が好ましい。

　本発明の一態様において、第１の制御信号および第２の制御信号の周波数は、走査信号の周波数よりも小さい液晶表示装置が好ましい。

　本発明の一態様において、ビデオ電圧の電圧振幅は、第１の制御信号または第２の制御信号の電圧振幅よりも小さい液晶表示装置が好ましい。

　なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。

　本発明の一態様は、新規な液晶表示装置等を提供することができる。

　または、本発明の一態様は、データ線の数を削減し、開口率の向上を図ることのできる、新規な構成の液晶表示装置を提供することができる。また本発明の一態様は、画素に信号を伝える配線の材料を透明導電膜のように、寄生抵抗の大きい材料で形成しても良好な表示を行うことができる、新規な構成の液晶表示装置を提供することができる。また本発明の一態様は、画素に伝えるビデオ電圧の振幅を小さくしても良好な表示を行うことができる、新規な構成の液晶表示装置を提供することができる。

　なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、および／または他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。

本発明の一態様を説明するための回路図およびタイミングチャート。本発明の一態様を説明するための回路図およびグラフ。本発明の一態様を説明するためのタイミングチャート。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図。本発明の一態様を説明するための回路図およびタイミングチャート。本発明の一態様を説明するためのブロック図。本発明の一態様を説明するための上面図。本発明の一態様を説明するための上面図。本発明の一態様を説明するための断面図。本発明の一態様を説明するための上面図。本発明の一態様を説明するための上面図。本発明の一態様を説明するための断面図。液晶表示装置の一例を示す上面図及び断面図。液晶表示装置の一例を示す断面図。液晶表示装置の一例を示す断面図。液晶表示装置の一例を示す断面図。タッチパネルモジュールの一例を示すブロック図。タッチパネルモジュールの一例を示す図。トランジスタ等の作製方法の一例を示す断面図。トランジスタ等の作製方法の一例を示す断面図。トランジスタ等の作製方法の一例を示す断面図。トランジスタ等の作製方法の一例を示す断面図。タッチパネルモジュールの一例を示す図。電子機器の一例を示す図。電子機器の一例を示す図。

　以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

　なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略する。

　なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

（実施の形態１）
　本発明の一態様の液晶表示装置の構成について、図１乃至図１７を用いて説明する。

＜画素の構成およびタイミングチャート＞
　まず液晶表示装置が有する画素について説明する。

　液晶表示装置は、複数の画素を有する。図１（Ａ）では、代表的に２つの画素１０＿１、１０＿２を示している。例えば、一方の画素１０＿１は奇数列の画素であり、他方の画素１０＿２は偶数列の画素とすればよい。

　画素１０＿１は、トランジスタ１１＿１と、液晶素子Ｃ_ＬＣ１と、容量素子Ｃ_Ｓ１とを有する。画素１０＿２は、トランジスタ１１＿２と、液晶素子Ｃ_ＬＣ２と、容量素子Ｃ_Ｓ２とを有する。なお以下の説明において、トランジスタ１１＿１および１１＿２は、ｎチャネル型のトランジスタとする。これに限らず、ｐチャネル型のトランジスタとしてもよい。

　トランジスタ１１＿１および１１＿２は、導通状態を制御するための信号が与えられるゲートの他、閾値電圧を制御するための信号が与えられるバックゲートを有する。

　トランジスタ１１＿１のソースまたはドレインの一方、およびトランジスタ１１＿２のソースまたはドレインの一方は、データ線ＤＬに接続される。トランジスタ１１＿１のゲート、およびトランジスタ１１＿２のゲートは、ゲート線ＧＬに接続される。トランジスタ１１＿１のバックゲートは、制御線ＢＧＬ＿Ａに接続される。トランジスタ１１＿２のバックゲートは、制御線ＢＧＬ＿Ｂに接続される。

　なお以下の説明において、トランジスタ１１＿１と、液晶素子Ｃ_ＬＣ１および容量素子Ｃ_Ｓ１とが接続されるノードをノードＮ_ＬＣ１という。またトランジスタ１１＿２と、液晶素子Ｃ_ＬＣ２および容量素子Ｃ_Ｓ２とが接続されるノードをノードＮ_ＬＣ２という。ノードＮ_ＬＣ１、Ｎ_ＬＣ２にデータに相当する電圧を保持することで、画素にデータを書き込むことができる。

　なお本実施の形態では、横電界方式の液晶素子を用いた透過型の液晶表示装置を例に挙げて説明する。液晶素子Ｃ_ＬＣ１および容量素子Ｃ_Ｓ１の一方の電極は、トランジスタ１１＿１に接続される。液晶素子Ｃ_ＬＣ１および容量素子Ｃ_Ｓ１の他方の電極は、コモン電位Ｖ_ＣＯＭが与えられる配線に接続される。また液晶素子Ｃ_ＬＣ２および容量素子Ｃ_Ｓ２の一方の電極は、トランジスタ１１＿２に接続される。液晶素子Ｃ_ＬＣ２および容量素子Ｃ_Ｓ２の他方の電極は、コモン電位Ｖ_ＣＯＭが与えられる配線に接続される。

　本発明の一態様では、表示素子として液晶素子を有する液晶表示装置を一例として挙げて説明するが、表示素子に限定は無い。ＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ）を利用した光学素子、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子、電気泳動素子など、様々な素子を、表示素子として適用することができる。

　データ線ＤＬには、データに相当する電圧であるビデオ電圧を伝える機能を有する。ゲート線ＧＬは、トランジスタの導通状態（あるいは非導通状態）を制御するための走査信号を伝える機能を有する。制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂは、トランジスタの閾値電圧を制御するための制御信号を伝える機能を有する。なおデータ線ＤＬ、ゲート線ＧＬ、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂは、単に配線ということもある。

　図１（Ｂ）は、図１（Ａ）に示す回路構成の動作を説明するためのタイミングチャートである。本発明の一態様の液晶表示装置では、１フレーム（１Ｆ）を第１の期間と第２の期間のように２つの期間に分け、第１の期間で画素１０＿１にビデオ電圧を書き込み、第２の期間で画素１０＿２にビデオ電圧を書き込む構成とする。

　図１（Ａ）に図示するように、画素１０＿１および１０＿２は、同じデータ線ＤＬ、ゲート線ＧＬに接続される。本発明の一態様の液晶表示装置では、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂに与える信号を切り替えることで、トランジスタ１１＿１とトランジスタ１１＿２とが同じ動作とならないようにトランジスタ１１＿１、１１＿２の閾値電圧を制御する。そして、トランジスタ１１＿１、１１＿２が異なる期間において導通状態となるように制御する。

　図１（Ｂ）のタイミングチャートでは、画素１０＿１にデータを書き込む第１の期間Ｐ１、画素１０＿２にデータＤ２を書き込む第２の期間Ｐ２を図示している。なお図１（Ｂ）のタイミングチャートでは、ゲート線ＧＬに伝わる走査信号、データ線ＤＬに伝わるビデオ電圧、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂの制御信号、ノードＮＬ_ＬＣ１、Ｎ_ＬＣ２の変化を図示している。

　走査信号は、Ｈレベルが電圧Ｖ_ＧＬ＿Ｈ、Ｌレベルが電圧Ｖ_ＧＬ＿Ｌとして図示している。ビデオ電圧は、電圧Ｖ_Ｄ＿Ｈとコモン電位Ｖ_ＣＯＭとの間、電圧Ｖ_Ｄ＿Ｌとコモン電位Ｖ_ＣＯＭとの間で階調数に応じた電圧を取り得るものとして図示している。制御信号は、Ｈレベルが電圧Ｖ_ＢＧ１、Ｌレベルが電圧Ｖ_ＢＧ０として図示している。

　ここでバックゲートに与える電圧を変化させて閾値電圧を制御するトランジスタについて、図２（Ａ）乃至（Ｃ）を用いて説明する。

　図２（Ａ）には、バックゲートを有するトランジスタ１１の回路記号を示す。トランジスタ１１のゲートは、ゲート線ＧＬに接続される。トランジスタ１１のソースまたはドレインの一方は、データ線ＤＬに接続される。トランジスタ１１のソースまたはドレインの他方は、ノードＮ_ＬＣに接続される。トランジスタ１１のバックゲートは、制御線ＢＧＬに接続される。

　図２（Ｂ）は、図２（Ａ）に示すトランジスタ１１の制御線ＢＧＬに与える電圧Ｖ_ＢＧＬと、トランジスタ１１の閾値電圧Ｖ_ＴＨとの関係を示すグラフである。電圧Ｖ_ＢＧ１＞Ｖ_ＢＧ０のとき、電圧Ｖ_ＢＧ１に対応する閾値電圧Ｖｔｈ１はマイナスシフトし、電圧Ｖ_ＢＧ０に対応する閾値電圧Ｖｔｈ０はプラスシフトする。つまり高い電圧をバックゲートに与えると、閾値電圧がマイナス側にシフトし、低い電圧をバックゲートに与えると、閾値電圧がプラス側にシフトする。

　図２（Ｃ）は、図２（Ｂ）の閾値電圧のシフトをゲート線ＧＬの電圧Ｖ_ＧＬと、トランジスタ１１のドレイン電流Ｉ_Ｄとの関係で説明する図である。曲線１３＿１は、閾値電圧がＶｔｈ１のグラフに対応する。曲線１３＿０は、閾値電圧がＶｔｈ０のグラフに対応する。図２（Ｂ）、（Ｃ）からわかるように、閾値電圧をプラス側にシフトさせることで、ゲートに加える電圧が大きくても流れる電流を小さくすることができる。また閾値電圧をマイナス側にシフトさせることで、ゲートに加える電圧の小さい変化によって流れる電流を大きくすることができる。

　図１（Ｂ）に示す第１の期間Ｐ１では、制御線ＢＧＬ＿Ａの制御信号をＨレベルとする期間を有する。また図１（Ｂ）に示す第１の期間Ｐ１では、制御線ＢＧＬ＿Ｂの制御信号をＬレベルとする期間を有する。そのためトランジスタ１１＿１の閾値電圧は、マイナス側にシフトし、トランジスタ１１＿２の閾値電圧は、プラス側にシフトする。そして、走査信号をＨレベルとすることで、閾値電圧がマイナス側にシフトされたトランジスタ１１＿１を導通状態とし、閾値電圧がプラス側にシフトされたトランジスタ１１＿２を非導通状態とする。トランジスタ１１＿１を導通状態とすることで、画素１０＿１のノードＮ_ＬＣ１にはデータＤ１が書き込まれる。またトランジスタ１１＿２を非導通状態とすることで、同じデータ線ＤＬ、ゲート線ＧＬに接続される、画素１０＿２のノードＮ_ＬＣ２にはデータＤ１が書き込まれない。

　図１（Ｂ）に示す第２の期間Ｐ２では、制御線ＢＧＬ＿Ｂの制御信号をＨレベルとする期間を有する。また図１（Ｂ）に示す第２の期間Ｐ２では、制御線ＢＧＬ＿Ａの制御信号をＬレベルとする期間を有する。そのためトランジスタ１１＿２の閾値電圧は、マイナス側にシフトし、トランジスタ１１＿１の閾値電圧は、プラス側にシフトする。そして、走査信号をＨレベルとすることで、閾値電圧がマイナス側にシフトされたトランジスタ１１＿２を導通状態とし、閾値電圧がプラス側にシフトされたトランジスタ１１＿１を非導通状態とする。トランジスタ１１＿２を導通状態とすることで、画素１０＿２のノードＮ_ＬＣ２にはデータＤ２が書き込まれる。またトランジスタ１１＿１を非導通状態とすることで、同じデータ線ＤＬ、ゲート線ＧＬに接続される、画素１０＿１のノードＮ_ＬＣ１にはデータＤ２が書き込まれない。そのため、画素１０＿１では、先に書き込まれたデータＤ１を保持し続けることができる。

　図１（Ｂ）に示すようにバックゲートに与える制御信号の周波数は、データ線ＤＬに与える信号の周波数、およびゲート線ＧＬに与える走査信号の周波数に比べて小さくすることができる。そのため、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂの寄生容量または寄生抵抗が大きくても所望の動作を実現することができる。言い換えれば、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂを構成する配線の材料は、寄生容量または寄生抵抗が大きくてもよいため、ＣｕやＡｌといった低抵抗な材料を用いた配線とすることなく、動作させることができる。この場合、例えば、酸化物導電材料のように透明な導電膜を用いた配線とすることもできる。透明な配線を画素に用いることができるため、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂを追加する構成としても開口率を損なうことなく、配置することが可能になる。

　また図３には、ゲート線ＧＬに与える走査信号、データ線ＤＬに与えるビデオ電圧、制御線ＢＧＬ＿Ａに与える制御信号、の電圧の大小関係を説明するためのタイミングチャートを示す。なお図３では、制御線ＢＧＬ＿Ａに与える制御信号を例にあげて説明するが、制御線ＢＧＬ＿Ｂについても同様である。なお図３において、期間Ｐ１１および期間Ｐ１３は、制御線ＢＧＬ＿ＡをＨレベルとし、データ線ＤＬの電圧を画素に書き込まない期間であり、期間Ｐ１２は、制御線ＢＧＬ＿ＡをＬレベルとし、データ線ＤＬの電圧を画素に書き込む期間である。

　本実施の形態の液晶表示装置は、トランジスタのバックゲートに与える電圧を制御して閾値電圧を変化させ、トランジスタの導通状態を制御する。そのため、バックゲートに与える電圧は、閾値電圧をプラスシフトさせて非導通状態とする場合、ゲートに与える走査信号の電圧に関わらず、トランジスタを非導通状態とする電圧である。例えば図３に示す期間Ｐ１１またはＰ１３のように閾値電圧をプラスシフトとする制御線ＢＧＬ＿ＡのＬレベルの電圧Ｖ_ＢＧ０は、他のデータ線ＤＬおよびゲート線に与える電圧より、小さくする。

　またバックゲートに与える電圧は、閾値電圧をマイナスシフトさせて導通状態とする場合、ゲートに与える走査信号の電圧に従って、トランジスタを導通状態とする電圧である。例えば図３に示す期間Ｐ１２のように閾値電圧をマイナスシフトとする制御線ＢＧＬ＿ＡのＨレベルの電圧Ｖ_ＢＧ１は、電圧Ｖ_ＢＧ０より大きく、且つ他のデータ線ＤＬおよびゲート線に与える電圧より、小さくする。

　バックゲート電圧に与える電圧を上述した電圧とすることで、ゲート線ＧＬに与える走査信号のＨレベルの電圧Ｖ_ＧＬ＿Ｈ、およびＬレベルの電圧Ｖ_ＧＬ＿Ｌは、電圧Ｖ_ＢＧ１より大きくすることができる。またデータ線ＤＬに与えるビデオ電圧Ｖ_Ｄ＿Ｈ、Ｖ_Ｄ＿Ｌおよびコモン電位Ｖ_ＣＯＭは、電圧Ｖ_ＢＧ１より大きく、且つ電圧Ｖ_ＧＬ＿Ｈと、電圧Ｖ_ＧＬ＿Ｌとの間になるようにすることができる。例えば画素に書き込まれるビデオ電圧Ｖ_Ｄ＿Ｈ、Ｖ_Ｄ＿Ｌは、バックゲートに与える電圧をＨレベルとした状態で書き込むことができる。そのため、図３に示すように、バックゲート電圧の電圧振幅と、同等の電圧振幅でゲート線ＧＬの走査信号を与えてビデオ電圧を書き込むことができる。つまり、小さい走査信号の電圧振幅でビデオ電圧を画素に書き込むことができる。

　液晶表示装置のビデオ電圧は、反転駆動を行うこと、トランジスタの導通または非導通を制御するために、十分大きな電圧を印加して制御する必要がある。本発明の一態様では、走査信号による電圧の印加ともに、バックゲートからの制御信号による電圧が加わる。したがって、ビデオ電圧および走査信号の電圧振幅を低電圧化しても、トランジスタの導通非導通を制御することができる。したがって、有機ＥＬ等を有する表示装置が有するＩＣを用いてビデオ電圧、走査信号に必要な電圧を生成できるため、液晶表示装置とＩＣの共通化を図ることができる。

　なお走査信号およびビデオ電圧の電圧振幅を低電圧化する場合、液晶素子を構成する液晶材料が低電圧で透過率を変化できる材料であることが好ましい。例えば、液晶材料の誘電異方性（Δε）を大きくし、印加する電圧の変化に対する透過率の変化を大きくすることが好ましい。

　Δεを大きくする場合、適宜Δεが大きい液晶材料を選択して用いればよい。しかしながら横電界方式で精細度を大きくした場合にポジ型液晶は、ネガ型液晶に比べて配向状態に差が生じやすく、欠陥が発生しやすい。これは、液晶素子の電極に設けられたスリットの間隔が小さい場合、隣接する液晶分子の配向ベクトルのずれが大きく、曲げ歪みによる弾性エネルギーの増加が大きくなるためである。曲げ歪みによる弾性エネルギーの増加よりも、広がり歪みで形成した配向状態の方が弾性エネルギーを小さくできる場合、曲げ歪みから広がり歪みへと転移する。横電界方式での広がり歪みは、垂直配向に近いため、透過率が所望の状態から変化する。

　ポジ型液晶の配向歪みは、広がり歪み項（Ｋ１）、振れ歪み項（Ｋ２）、曲げ歪み項（Ｋ３）に分けることができる。スリットの間隔が小さく曲げ歪みが生じやすい場合、液晶材料の選択等によって、広がり歪み項（Ｋ１）を曲げ歪み項（Ｋ３）より大きくする構成とすることが好ましい。当該構成とすることで、曲げ歪みから広がり歪みへの転移を抑制し、安定した配向状態が得ることができる。

＜液晶表示装置の動作＞
　次いで液晶表示装置の動作について説明する。図４には、動作の一例を説明するため、２行６列の画素１０＿１乃至１０＿１２の回路図を図示している。画素１０＿１乃至１０＿１２は、データ線ＤＬ＿１乃至ＤＬ＿３、ゲート線ＧＬ＿１乃至ＧＬ＿２、制御線ＢＧＬ＿Ａおよび制御線ＢＧＬ＿Ｂに接続されて、データの書き込み等が制御される。また図４の回路図では、奇数列の画素のトランジスタには、制御線ＢＧＬ＿Ａに接続される。また偶数列の画素のトランジスタには、制御線ＢＧＬ＿Ｂに接続される。

　図５乃至８の回路図では、各配線に信号を与えた際の画素へのデータの書き込みの様子を表したものである。図５乃至８中、太線はＨレベルの信号が与えられる配線、細線はＬレベルの信号が与えられる配線として図示している。

　図５は、１行目の奇数列の画素にデータを書き込む動作を表している。ゲート線ＧＬ＿１に与えるゲート線の走査信号をＨレベル、制御線ＢＧＬ＿Ａに与える制御信号をＨレベルとして、データ線ＤＬ＿１乃至ＤＬ＿３にビデオ電圧を与える。その他の配線は、Ｌレベルとする。画素１０＿１、１０＿３および１０＿５が有するトランジスタが導通状態となる。１行目の偶数列も走査信号によるＨレベルが加わるが、制御線ＢＧＬ＿Ｂの制御信号がＬレベルのため、画素１０＿２、１０＿４および１０＿６が有するトランジスタの閾値電圧がプラスシフトされている。そのため、画素１０＿２、１０＿４および１０＿６が有するトランジスタは、非導通状態となる。２行目の各画素が有するトランジスタは、制御線ＢＧＬ＿Ａおよび制御線ＢＧＬ＿Ｂによる閾値電圧の制御に関わらず、ゲート線ＧＬ＿２の走査信号がＬレベルのため、非導通状態となる。

　図６は、２行目の奇数列の画素にデータを書き込む動作を表している。ゲート線ＧＬ＿２に与えるゲート線の走査信号をＨレベル、制御線ＢＧＬ＿Ａに与える制御信号をＨレベルとして、データ線ＤＬ＿１乃至ＤＬ＿３にビデオ電圧を与える。その他の配線は、Ｌレベルとする。画素１０＿７、１０＿９および１０＿１１が有するトランジスタが導通状態となる。２行目の偶数列も走査信号によるＨレベルが加わるが、制御線ＢＧＬ＿Ｂの制御信号がＬレベルのため、画素１０＿８、１０＿１０および１０＿１２が有するトランジスタの閾値電圧がプラスシフトされている。そのため、画素１０＿８、１０＿１０および１０＿１２が有するトランジスタは、非導通状態となる。１行目の各画素が有するトランジスタは、制御線ＢＧＬ＿Ａおよび制御線ＢＧＬ＿Ｂによる閾値電圧の制御に関わらず、ゲート線ＧＬ＿１の走査信号がＬレベルのため、非導通状態となる。

　図７は、１行目の偶数列の画素にデータを書き込む動作を表している。ゲート線ＧＬ＿１に与えるゲート線の走査信号をＨレベル、制御線ＢＧＬ＿Ｂに与える制御信号をＨレベルとして、データ線ＤＬ＿１乃至ＤＬ＿３にビデオ電圧を与える。その他の配線は、Ｌレベルとする。画素１０＿２、１０＿４および１０＿６が有するトランジスタが導通状態となる。１行目の奇数列も走査信号によるＨレベルが加わるが、制御線ＢＧＬ＿Ａの制御信号がＬレベルのため、画素１０＿１、１０＿３および１０＿５が有するトランジスタの閾値電圧がプラスシフトされている。そのため、画素１０＿１、１０＿３および１０＿５が有するトランジスタは、非導通状態となる。２行目の各画素が有するトランジスタは、制御線ＢＧＬ＿Ａおよび制御線ＢＧＬ＿Ｂによる閾値電圧の制御に関わらず、ゲート線ＧＬ＿２の走査信号がＬレベルのため、非導通状態となる。

　図８は、２行目の偶数列の画素にデータを書き込む動作を表している。ゲート線ＧＬ＿２に与えるゲート線の走査信号をＨレベル、制御線ＢＧＬ＿Ｂに与える制御信号をＨレベルとして、データ線ＤＬ＿１乃至ＤＬ＿３にビデオ電圧を与える。その他の配線は、Ｌレベルとする。画素１０＿８、１０＿１０および１０＿１２が有するトランジスタが導通状態となる。２行目の奇数列も走査信号によるＨレベルが加わるが、制御線ＢＧＬ＿Ａの制御信号がＬレベルのため、画素１０＿７、１０＿９および１０＿１１が有するトランジスタの閾値電圧がプラスシフトされている。そのため、画素１０＿７、１０＿９および１０＿１１が有するトランジスタは、非導通状態となる。１行目の各画素が有するトランジスタは、制御線ＢＧＬ＿Ａおよび制御線ＢＧＬ＿Ｂによる閾値電圧の制御に関わらず、ゲート線ＧＬ＿１の走査信号がＬレベルのため、非導通状態となる。

　図５乃至図８で動作を説明した液晶表示装置の画素は、同じデータ線、ゲート線に接続されたと画素へのデータの書き込みを選択的に制御することができる。そのため、画素にデータを書き込むための配線を削減することができる。またトランジスタの閾値電圧を制御するための制御信号は、１／２フレームの周期で切り替える信号とすることができる。そのため、他の配線に与える信号に比べて周波数の低い信号を扱うことになる。周波数の低い信号であれば、寄生抵抗や寄生容量の大きい配線材料を用いて信号を電圧しても遅延や信号のなまりの影響を受けにくくすることができる。その結果、配線材料として透明導電膜等の光を透過できる配線材料等を用いることができ、制御信号を伝える制御線の追加に伴う開口率の低下を抑制することができる。

　なお図４において、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂは、ゲート線ＧＬ＿１、ＧＬ＿２と平行となるように配置する構成を示したが、これに限らない。例えば、図９に示すようにデータ線ＤＬ＿１乃至ＤＬ＿３と平行に制御線を配置する構成としてもよい。

　なお図４では、２行６列の画素の回路図を一例として挙げて説明したが、ｍ行ｎ列（ｍ、ｎは２以上の自然数）の画素を有する液晶表示装置の場合には、図１０（Ａ）に示す構成とすればよい。

　図１０（Ａ）では、ゲート線ＧＬ＿１乃至ＧＬ＿ｍ、データ線ＤＬ＿１乃至ＤＬ＿ｎ／２、および制御線ＢＧＬ＿Ａ、および制御線ＢＧＬ＿Ｂを有する。奇数列にある画素１０＿Ａは、制御線ＢＧＬ＿Ａに接続し、偶数列にある画素１０＿Ｂは、制御線ＢＧＬ＿Ｂに接続する構成とすればよい。なお図１０（Ａ）では、任意の行のゲート線をゲート線ＧＬ＿ｊ（ｊは１以上ｍ以下の自然数）とし、任意の列のデータ線をデータ線ＤＬ＿ｋ（ｋは１以上ｎ／２以下の自然数）として示している。

　また図１０（Ｂ）には、１フレーム期間におけるゲート線ＧＬ＿１乃至ＧＬ＿ｍの選択、制御線ＢＧＬ＿Ａ、および制御線ＢＧＬ＿Ｂに与える制御信号の信号波形、ゲート線選択期間におけるデータ線ＤＬ＿１乃至ＤＬ＿ｎ／２に与えるビデオ電圧について説明するためのタイミングチャートである。

　図１０（Ｂ）では、１行目からｊ行目を経て、ｍ行目までの各行の選択の他、表示に寄与しないダミーの行（図中、ｄｕｍ）を示している。例えば図１０（Ａ）に示すように、奇数列の画素を選択する第１の期間Ｐ１と偶数列の画素を選択する第２の期間Ｐ２との間に、ダミーの行を選択する期間が設ければよい。

　また図１０（Ｂ）では、図１（Ｂ）で説明したように第１の期間Ｐ１で制御線ＢＧＬ＿Ａの制御信号をＨレベルとし、第２の期間Ｐ２で制御線ＢＧＬ＿Ｂの制御信号をＨレベルとする。制御信号を選択的に切り替えることで、同じゲート線およびデータ線に接続された画素へのデータの書き込みを制御することができる。

　また図１０（Ｂ）では、（ｊ−１）行目、ｊ行目、（ｊ＋１）行目のゲート線がＨレベルとして行を選択する際のデータ線へのビデオ電圧の供給する際の動作を拡大して図示している。ゲート線での走査信号のＨレベルとＬレベルの切り替えは、波形になまりが生じる（図１０（Ｂ）中、点線）。そのためビデオ電圧は、例えば、ｊ行目が選択され、（ｊ−１）行目の走査信号がＬ信号に変化した後、データ遷移期間１５を経て、データを書き込む期間１６とすればよい。図１０（Ｂ）の場合、ｊ行目の画素と共に、（ｊ＋１）行目の画素にもｊ行目のデータが書き込まれるが、その後ｊ行目の選択信号がＬレベルとなった後、（ｊ＋１）行目のデータに書き換わるため、問題ない。

＜液晶表示装置のブロック図＞
　次いで図１１（Ａ）乃至（Ｄ）では、画素を有する表示部、ゲート線を駆動するためのゲート線駆動回路、各列のデータ線にビデオ電圧を与えるためのデータ線駆動回路、制御線に制御信号を与えるための制御線駆動回路の配置を説明するためのブロック図を示す。

　例えば、図１１（Ａ）では、表示部２１、ゲート線駆動回路２２、データ線駆動回路２３、および制御線駆動回路２４を示している。図１１（Ａ）に示すように制御線駆動回路２４は、表示部２１に対して、ゲート線駆動回路２２の対辺に配置する構成としてもよい。または図１１（Ｂ）に示すように制御線駆動回路２４は、表示部２１に対して、データ線駆動回路２３の対辺に配置する構成としてもよい。

　またゲート線駆動回路が複数ある（２２Ａ、２２Ｂ）ある場合、例えば、図１１（Ｃ）に示すように制御線駆動回路２４は、ゲート線駆動回路２２Ｂと同じ辺に配置する構成としてもよい。または図１１（Ｄ）に示すように制御線駆動回路２４は、表示部２１に対して、データ線駆動回路２３の対辺に配置する構成としてもよい。

＜画素の上面図および断面図＞
　次いで上記説明した液晶表示装置の画素の上面図の一例、および断面図の一例について説明する。

　図１２には、２行２列に配置した画素１０＿Ａ、１０＿Ｂの上面図を図示している。図１２では、データ線ＤＬ＿ｋ、ゲート線ＧＬ＿ｊ、ＧＬ＿ｊ＋１、制御線ＢＧＬ＿Ａ、ＢＧＬ＿Ｂを図示している。図１３は、図１２で示した上面図で示す構成の上にさらに設ける導電膜の配置を示す上面図を図示している。図１４（Ａ）は、図１２および図１３の一点鎖線Ｐ−Ｑにおける断面図である。図１４（Ｂ）は、図１２および図１３の一点鎖線Ｒ−Ｓにおける断面図である。

　図１２では、導電膜６１、半導体膜６２、導電膜６３Ａ、６３Ｂ、導電膜６４、開口部６５Ａ、６５Ｂ、６５Ｃ、および導電膜６６を図示している。図１３では、導電膜７１およびスリット７２を図示している。また図１２および図１３では、絶縁膜および基板等の構成については、図示を省略したが、図１４（Ａ）、（Ｂ）に示すように、画素１０＿Ａ、１０＿Ｂは、基板８１、絶縁膜８２、絶縁膜８３、絶縁膜８４、絶縁膜８５、絶縁膜８６、および絶縁膜８７を有する。またここでは基板８１に対向して設けられる基板や、該基板に設けられる部材等について省略するが、後の実施の形態等を見て適宜適用すればよい。

　導電膜６１は、ゲート線、およびトランジスタのゲート電極として機能する。半導体膜６２は、トランジスタのチャネル形成領域となる領域を有する。半導体膜６２Ｓ、６２Ｃ、６２Ｄは、トランジスタのソース領域、チャネル形成領域、ドレイン領域となる領域を有する。導電膜６３Ａ、６３Ｂは、ソース線、およびトランジスタのソース電極またはドレイン電極として機能する。導電膜６４は、トランジスタのバックゲート電極として機能する。開口部６５Ａ、６５Ｂは、導電膜６３Ａ、６３Ｂと、半導体膜６２と、を接続するために設けられる。開口部６５Ｃは、導電膜６３Ｂと、導電膜６６とを接続するために設けられる。導電膜６６は、画素電極として機能する。導電膜７１は、コモン電極として機能する。スリット７２は、導電膜６６と導電膜７１との間で横電界を生じさせるために導電膜７１に設けられる。絶縁膜８２、８４乃至８６は、層間絶縁膜として機能する。絶縁膜８３は、ゲート絶縁膜として機能する。絶縁膜８７は、導電膜６６と導電膜７１の短絡を防止するために設けられる。なお導電膜、基板、絶縁膜等の各構成については、実施の形態２等でより詳細に説明する。

　導電膜６４は、上述したように透明導電膜を用いることができる。そのため、導電膜６４は、導電膜６６と重ねて設けても光の透過を損なうことがない。この場合の上面図を図１５および図１６に示し、断面図を図１７に示す。各構成の説明は、図１２乃至１４の構成と同様であり、同じ符号を付している。図１５乃至１７の上面図および断面図の構成とすることで、配線の数を減らしつつ、開口率の向上を図ることができる。

（実施の形態２）
　本実施の形態では、本発明の一態様の液晶表示装置にタッチセンサの機能を追加し、インセル型のタッチパネルとする構成例について説明する。

　インセル型のタッチパネルとしては、代表的にはハイブリッドインセル型と、フルインセル型とがある。ハイブリッドインセル型は、表示素子を支持する基板と対向基板の両方又は対向基板のみに、検知素子を構成する電極等が設けられた構成をいう。一方、フルインセル型は、表示素子を支持する基板のみに、検知素子を構成する電極等を設けた構成をいう。本発明の一態様の液晶表示装置は、フルインセル型のタッチパネルである。フルインセル型のタッチパネルは、対向基板の構成を簡略化できるため、好ましい。

　また、本発明の一態様の液晶表示装置は、表示素子を構成する電極が、検知素子を構成する電極を兼ねるため、作製工程を簡略化でき、かつ、作製コストを低減でき、好ましい。

　また、本発明の一態様を適用することで、別々に作製された表示パネルと検知素子とを貼り合わせる構成や、対向基板側に検知素子を作製する構成に比べて、液晶表示装置を薄型化もしくは軽量化することができる、又は、液晶表示装置の部品点数を少なくすることができる。

　また、本発明の一態様の液晶表示装置は、画素を駆動する信号を供給するＦＰＣと、検知素子を駆動する信号を供給するＦＰＣの両方を、一方の基板側に配置する。これにより、電子機器に組み込みやすく、また、部品点数を削減することが可能となる。なお、一つのＦＰＣにより、画素を駆動する信号と検知素子を駆動する信号が供給されてもよい。

　以下では、タッチパネルの構成について説明する。

［液晶表示装置の断面構成例１］
　図１８（Ａ）に、タッチパネルとして機能しうる液晶表示装置３００の上面図を示し、図１８（Ｂ）に、図１８（Ａ）における一点鎖線Ａ−Ｂ間及び一点鎖線Ｃ−Ｄ間の断面図を示す。

　図１８（Ａ）に示すように、液晶表示装置３００は、表示部３０１及びゲート線駆動回路３０２を有する。表示部３０１は、複数の画素３０３、複数のデータ線、及び複数のゲート線を有し、画像を表示する機能を有する。また、表示部３０１は、入力部でもある。つまり、表示部は、被検知体の液晶表示装置３００への接触又は近接を検知する複数の検知素子を有し、タッチセンサとしての機能を有する。ゲート線駆動回路３０２は、表示部３０１が有するゲート線に、走査信号を出力する機能を有する。画素３０３は複数の副画素を有する。図１８（Ａ）では、画素３０３が３つの副画素を有する例を示すが、本発明の一態様はこれに限られない。

　図１８（Ａ）では、液晶表示装置３００が、ゲート線駆動回路を有する例を示すが、本発明の一態様はこれに限られない。液晶表示装置３００は、ゲート線駆動回路、データ線駆動回路、及びセンサ駆動回路の全てを有していなくてもよいし、いずれか一以上を有していてもよい。

　液晶表示装置３００では、ＩＣ２６８がＣＯＧ方式などの実装方式により、基板２１１に実装されている。ＩＣ２６８は、例えば、データ線駆動回路、ゲート線駆動回路、及びセンサ駆動回路のうち、いずれか一以上を有していればよい。

　また、液晶表示装置３００には、ＦＰＣ２６９が電気的に接続されている。ＦＰＣ２６９を介して、ＩＣ２６８及びゲート線駆動回路には外部から信号が供給される。また、ＦＰＣ２６９を介して、ＩＣ２６８から外部に信号を出力することができる。

　ＦＰＣ２６９には、ＩＣが実装されていてもよい。例えば、ＦＰＣ２６９には、データ線駆動回路、ゲート線駆動回路、及びセンサ駆動回路のうち、いずれか一以上を有するＩＣが実装されていてもよい。例えば、ＣＯＦ方式やＴＡＢ（Ｔａｐｅ　Ａｍｍｏｕｎｔｅｄ　Ｂｏｎｄｉｎｇ）方式などの実装方式により、ＦＰＣ２６９にＩＣを実装することができる。

　例えば、ＩＣ２６８が、データ線駆動回路及びセンサ駆動回路を有していてもよい。または、例えば、ＩＣ２６８が、データ線駆動回路を有し、ＦＰＣ２６９に実装されたＩＣが、センサ駆動回路を有していてもよい。

　図１８（Ｂ）に示すように、液晶表示装置３００は、基板２１１上に、トランジスタ２８０ａ、トランジスタ２７０ａ、接続部２０５ａ、及び液晶素子２０７ａ等を有する。

　図１８（Ｂ）では、表示部３０１の例として、１つの副画素の断面を示している。例えば、赤色を呈する副画素、緑色を呈する副画素、及び青色を呈する副画素によって１つの画素が構成されることで、表示部３０１ではフルカラーの表示を行うことができる。なお、副画素が呈する色は、赤、緑、及び青に限られない。画素には、例えば、白、黄、マゼンタ、又はシアン等の色を呈する副画素を用いてもよい。

　トランジスタ２８０ａ、２７０ａは、ゲート電極２７１、ゲート電極２７３、絶縁膜２１２、絶縁膜２１５、絶縁膜２１３、ポリシリコン膜２７２、ソース電極２７４ａ、及びドレイン電極２７４ｂを有する。

　ゲート電極２７１及びゲート電極２７３は、ゲート、またはバックゲートとして機能することができる。

　ポリシリコン膜２７２は、不純物元素を添加することで形成される不純物領域を有する。なおポリシリコン膜２７２は、不純物元素を低濃度に添加することで形成される低濃度不純物領域（ＬＤＤ：Ｌｉｇｈｔ　Ｄｏｐｅｄ　Ｄｒａｉｎ）を有していてもよい。

　トランジスタ２８０ａは、チャネルが形成されるポリシリコン膜を２つのゲートで挟持する構成である。ゲート電極２７１とゲート電極２７３は電気的に接続されている（図示せず）。２つのゲートが電気的に接続されている構成のトランジスタは、他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、液晶表示装置を大型化、又は高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。また、このような構成を適用することで、信頼性の高いトランジスタを実現することができる。

　トランジスタ２７０ａは、上記説明したように、２つのゲートに異なる信号を与える構成とする。このように２つのゲートに異なる信号を与えて、トランジスタ２７０ａが異なるタイミングで動作するよう制御することで、トランジスタを制御する配線の数を削減することができる。その結果、画素の開口率の向上等を図ることができる。

　トランジスタ２８０ａ、２７０ａは、同じ構造であっても、異なる構造であってもよい。つまり、駆動回路部が有するトランジスタと、表示部が有するトランジスタが、同じ構造であっても、異なる構造であってもよい。

　トランジスタ２８０ａ、２７０ａは、絶縁膜２１７及び絶縁膜２１９に覆われている。なお、絶縁膜２１７、さらには絶縁膜２１９を、トランジスタ２８０ａ、２７０ａの構成要素とみなすこともできる。

　液晶素子２０７ａは、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子である。液晶素子２０７ａは、導電膜２５１、導電膜２５２、及び液晶２４９を有する。導電膜２５１と導電膜２５２との間に生じる電界により、液晶２４９の配向を制御することができる。導電膜２５１は、画素電極として機能することができる。導電膜２５２は、共通電極として機能することができる。

　導電膜２５１及び導電膜２５２に、可視光を透過する導電性材料を用いることで、液晶表示装置３００を、透過型の液晶表示装置として機能させることができる。また、導電膜２５１に、可視光を反射する導電性材料を用い、導電膜２５２に可視光を透過する導電性材料を用いることで、液晶表示装置３００を、反射型の液晶表示装置として機能させることができる。

　可視光を透過する導電性材料としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化ケイ素を添加したインジウム錫酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などが挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。

　可視光を反射する導電性材料としては、例えば、アルミニウム、銀、又はこれらの金属材料を含む合金等が挙げられる。

　画素電極として機能する導電膜２５１は、トランジスタ２７０ａのソース又はドレインと電気的に接続される。ここでは、導電膜２５１がドレイン電極２７４ｂと電気的に接続されている例を示す。

　導電膜２５２は、櫛歯状の上面形状（平面形状ともいう）、又はスリットが設けられた上面形状を有する。導電膜２５１と導電膜２５２の間には、絶縁膜２５３が設けられている。導電膜２５１は、絶縁膜２５３を介して導電膜２５２と重なる部分を有する。また、導電膜２５１と着色膜２４１とが重なる領域において、導電膜２５１上に導電膜２５２が配置されていない部分を有する。

　接続部２０５ａは、ゲート線駆動回路３０２に外部からの信号（ビデオ信号、クロック信号、スタート信号、又はリセット信号等）や電位を伝達する外部入力端子と電気的に接続する。ここでは、外部入力端子としてＦＰＣ２６９を設ける例を示している。

　接続部２０５ａは、絶縁膜２１３上に導電膜２３１を有し、導電膜２３１上に導電膜２３３を有し、導電膜２３３上に導電膜２３５を有する。導電膜２３１は導電膜２３３を介して導電膜２３５と電気的に接続されている。そして、導電膜２３５は、接続体２６７を介してＦＰＣ２６９と電気的に接続されている。

　導電膜２３１は、トランジスタ２８０ａ、２７０ａが有するソース電極２７４ａ及びドレイン電極２７４ｂと同一の材料、同一の工程で形成することができる。導電膜２３３は、液晶素子２０７ａが有する導電膜２５１と同一の材料、同一の工程で形成することができる。導電膜２３５は、液晶素子２０７ａが有する導電膜２５２と同一の材料、同一の工程で形成することができる。このように、接続部２０５ａを構成する導電膜を、表示部や駆動回路部に用いる電極や配線と同一の材料、同一の工程で作製すると、工程数の増加を防ぐことができ好ましい。

　基板２６１には、着色膜２４１、遮光膜２４３、及び絶縁膜２４５が設けられている。図１８（Ｂ）では、基板２６１の厚さが基板２１１の厚さよりも薄い例を示すが、本発明の一態様はこれに限られない。基板２６１と基板２１１は、一方が他方よりも薄くてもよいし、同一の厚さであってもよい。表示面側（被検知体に近い側）の基板を薄くすると、検知素子の検出感度を上げることができ、好ましい。

　着色膜２４１は、液晶素子２０７ａと重なる部分を有する。遮光膜２４３は、トランジスタ２８０ａ、２７０ａのうち、少なくとも一方と重なる部分を有する。

　絶縁膜２４５は、着色膜２４１や遮光膜２４３等に含まれる不純物が液晶２４９に拡散することを防ぐオーバーコートとしての機能を有することが好ましい。絶縁膜２４５は、不要であれば設けなくてもよい。

　なお、基板２１１及び基板２６１の液晶２４９と接する表面には、配向膜が設けられていてもよい。配向膜は、液晶２４９の配向を制御することができる。例えば、図１８（Ｂ）において、導電膜２５２を覆う配向膜を形成してもよい。また、図１８（Ｂ）において、絶縁膜２４５と液晶２４９の間に、配向膜を有していてもよい。また、絶縁膜２４５が、配向膜としての機能と、オーバーコートとしての機能の双方を有していてもよい。

　また、液晶表示装置３００は、スペーサ２４７を有する。スペーサ２４７は、基板２１１と基板２６１との距離が一定以上近づくことを防ぐ機能を有する。

　図１８（Ｂ）では、スペーサ２４７は、絶縁膜２５３上及び導電膜２５２上に設けられている例を示すが、本発明の一態様はこれに限られない。スペーサ２４７は、基板２１１側に設けられていてもよいし、基板２６１側に設けられていてもよい。例えば、絶縁膜２４５上にスペーサ２４７を形成してもよい。また、図１８（Ｂ）では、スペーサ２４７が、絶縁膜２５３及び絶縁膜２４５と接する例を示すが、基板２１１側又は基板２６１側のいずれかに設けられた構造物と接していなくてもよい。

　スペーサ２４７として粒状のスペーサを用いてもよい。粒状のスペーサとしては、シリカなどの材料を用いることもできるが、樹脂やゴムなどの弾性を有する材料を用いることが好ましい。このとき、粒状のスペーサは上下方向に潰れた形状となる場合がある。

　基板２１１及び基板２６１は、接着層２６５によって貼り合わされている。基板２１１、基板２６１、及び接着層２６５に囲まれた領域に、液晶２４９が封止されている。

　なお、液晶表示装置３００を、透過型の液晶表示装置として機能させる場合、偏光板を、表示部を挟むように２つ配置する。偏光板よりも外側に配置されたバックライトからの光は偏光板を介して入射される。このとき、導電膜２５１と導電膜２５２の間に与える電圧によって液晶２４９の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板を介して射出される光の強度を制御することができる。また、入射光は着色膜２４１によって特定の波長領域以外の光が吸収されるため、射出される光は例えば赤色、青色、又は緑色を呈する光となる。

　また、偏光板に加えて、例えば円偏光板を用いることができる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。円偏光板により、液晶表示装置の表示の視野角依存を低減することができる。

　なお、ここでは液晶素子２０７ａとしてＦＦＳモードが適用された素子を用いたが、これに限られず様々なモードが適用された液晶素子を用いることができる。例えば、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。

　また、液晶表示装置３００にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。

　なお、液晶素子は、液晶の光学変調作用によって光の透過又は非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

　また、液晶材料としては、ポジ型の液晶又はネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。

　また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶２４９に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。

　ここで、基板２６１よりも上部に、指又はスタイラスなどの被検知体が直接触れる基板を設けてもよい。またこのとき、基板２６１と当該基板との間に偏光板又は円偏光板を設けることが好ましい。その場合、当該基板上に保護層（セラミックコート等）を設けることが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム、イットリア安定化ジルコニア（ＹＳＺ）などの無機絶縁材料を用いることができる。また、当該基板に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等により物理的、又は化学的な処理が施され、その表面に圧縮応力を加えたものを用いることができる。

　また、図１９（Ａ）に、隣り合う２つの画素の断面図を示す。図１９（Ａ）に示す２つの副画素はそれぞれ異なる画素が有する副画素である。

　図１９（Ａ）では、左の副画素が有する導電膜２５２と、右の副画素が有する導電膜２５２との間に形成される容量を利用して、被検知体の近接又は接触等を検知することができる。すなわち本発明の一態様の液晶表示装置において、導電膜２５２は、液晶素子の共通電極と、検知素子の電極と、の両方を兼ねる。

　このように、本発明の一態様の液晶表示装置では、液晶素子を構成する電極が、検知素子を構成する電極を兼ねるため、作製工程を簡略化でき、かつ作製コストを低減できる。また、液晶表示装置の薄型化、軽量化を図ることができる。

　また、検知素子の電極と信号線との間の容量が大きすぎると、検知素子の電極の時定数が大きくなる場合がある。そのため、トランジスタと検知素子の電極との間に、平坦化機能を有する絶縁膜を設け、検知素子の電極と信号線との間の容量を削減することが好ましい。例えば、図１９（Ａ）では、平坦化機能を有する絶縁膜として絶縁膜２１９を有する。絶縁膜２１９を設けることで、導電膜２５２と信号線との容量を小さくすることができる。これにより、検知素子の電極の時定数を小さくすることができる。前述の通り、検知素子の電極の時定数が小さいほど、検出感度を高めることができ、さらには、検出の精度を高めることができる。

　例えば、検知素子の電極の時定数は、０秒より大きく１×１０^−４秒以下、好ましくは０秒より大きく５×１０^−５秒以下、より好ましくは０秒より大きく５×１０^−６秒以下、より好ましくは０秒より大きく５×１０^−７秒以下、より好ましくは０秒より大きく２×１０^−７秒以下であるとよい。特に、時定数を１×１０^−６秒以下とすることで、ノイズの影響を抑制しつつ高い検出感度を実現することができる。

［液晶表示装置の断面構成例２］
　図１９（Ｂ）に、図１９（Ａ）とは異なる、隣り合う２つの画素の断面図を示す。図１９（Ｂ）に示す２つの副画素はそれぞれ異なる画素が有する副画素である。

　図１９（Ｂ）に示す構成例２は、絶縁膜２５３上には、導電膜２５５が設けられている点で図１８（Ｂ）及び図１９（Ａ）に示す構成例１と異なる。

　導電膜２５２は、補助配線として機能する導電膜２５５と電気的に接続されている。導電膜２５５を設けることで、検知素子の電極の抵抗を低減させることができる。検知素子の電極の抵抗の抵抗が低下することで、検知素子の電極の時定数を小さくすることができる。検知素子の電極の時定数が小さいほど、検出感度を高めることができ、さらには、検出の精度を高めることができる。

　導電膜２５５は、導電膜２５２よりも抵抗値の低い膜とすればよい。導電膜２５５は、例えば、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、銀、ネオジム、スカンジウム等の金属材料又はこれらの元素を含む合金材料を用いて、単層で又は積層して形成することができる。

［液晶表示装置の断面構成例３］
　図２０に、図１８（Ｂ）とは異なる、図１８（Ａ）における一点鎖線Ａ−Ｂ間及び一点鎖線Ｃ−Ｄ間の断面図を示す。

　図２０に示す構成例３は、着色膜２４１の形成位置が、図１８（Ｂ）に示す構成例１と異なる。なお、構成例３において、構成例１と同様の部分に関しては、上記を参照することができる。

　着色膜２４１は対向基板（基板２６１）側に形成される構成に限られない。図２０に示すように、トランジスタ等が形成される基板２１１上に形成されてもよい。これにより、液晶表示装置の表示の高精細化に伴う、基板２１１と基板２６１のアライメント精度の低下による、歩留まりの低下及び表示品位の低下を抑制することができる。

［液晶表示装置の断面構成例４］
　図２１に、上記各構成例とは異なる液晶表示装置の断面図を示す。本発明の一態様の液晶表示装置は、表示素子を支持する基板のみに、検知素子を構成する電極等を設けた構成（フルインセル型）のタッチパネルに限られない。図２１に示す液晶表示装置のように、対向基板側に検知素子を構成する電極が設けられていてもよい。

　図２１では、基板２６１の、着色膜２４１等が形成されている面と対向する面上に、導電膜２５４が形成されている例を示す。導電膜２５４には、接続体２５７を介してＦＰＣ２５９が電気的に接続されている。図２１に示す液晶表示装置３００では、導電膜２５２と、導電膜２５４との間に形成される容量を利用して、被検知体の近接又は接触等を検知することができる。すなわち本発明の一態様の液晶表示装置において、導電膜２５２は、液晶素子の共通電極と、検知素子の一方の電極と、の両方を兼ねる。このように、液晶素子の共通電極は、検視素子の一方の電極を兼ねていてもよいし、検知素子の一対の電極を兼ねていてもよい。

　次に、本実施の形態の液晶表示装置の各構成要素に用いることができる材料等の詳細について、説明を行う。なお、既に説明した構成要素については説明を省略する場合がある。また、後の実施の形態で示す液晶表示装置及びその構成要素にも、以下の材料を適宜用いることができる。

≪基板≫
　液晶表示装置３００が有する基板の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を用いてもよい。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。また、基板２１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ、容量素子等を形成してもよい。

　厚さの薄い基板を用いることで、液晶表示装置の軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する液晶表示装置を実現できる。

　これらの他にも、基板２１１、２６１として、様々な基板を用いて、トランジスタを形成することができる。基板の種類は、特定のものに限定されることはない。その基板の一例としては、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。

　なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）もしくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

≪トランジスタ≫
　本発明の一態様の液晶表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。

≪ポリシリコン膜≫
　本発明の一態様では、多結晶半導体であるポリシリコン膜２７２を用いる。ポリシリコン膜２７２を用いたトランジスタは、電界効果移動度が高いことから、いろいろな機能回路、例えばシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路を形成することが可能である。

なおトランジスタに用いる半導体材料としてシリコンを挙げたが、シリコンに限らずゲルマニウム等を用いることもできる。

なおトランジスタに用いる半導体材料の結晶性について多結晶半導体を挙げて説明したが、結晶性を有する半導体であればよく、他にも微結晶半導体、又は一部に結晶領域を有する半導体等を用いることもできる。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

≪絶縁膜≫
　液晶表示装置が有する各絶縁膜、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、有機絶縁材料又は無機絶縁材料を用いることができる。樹脂としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂等が挙げられる。無機絶縁膜としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等が挙げられる。

≪導電膜≫
　トランジスタのゲート、ソース、ドレインのほか、液晶表示装置が有する各種配線及び電極等の導電膜には、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステンなどの金属、又はこれを主成分とする合金を単層構造又は積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上に銅膜を積層した二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。例えば、ソース電極２７４ａ及びドレイン電極２７４ｂを三層構造とする場合、一層目及び三層目には、チタン、窒化チタン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、又は窒化モリブデンでなる膜を形成し、二層目には、銅、アルミニウム、金又は銀、或いは銅とマンガンの合金等の低抵抗材料でなる膜を形成することが好ましい。なお、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いてもよい。

≪接着層≫
　接着層２６５としては、熱硬化樹脂や光硬化樹脂、２液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、アクリル樹脂、ポリウレタン、エポキシ樹脂、またはシロキサン結合を有する樹脂などを用いることができる。

≪接続体≫
　接続体としては、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ）などを用いることができる。

≪着色膜≫
　着色膜は特定の波長帯域の光を透過する有色層である。着色膜に用いることのできる材料としては、金属材料、樹脂材料、顔料又は染料が含まれた樹脂材料などが挙げられる。

≪遮光膜≫
　遮光膜は、隣接する着色膜の間に設けられている。遮光膜としては、例えば、金属材料、顔料又は染料を含む樹脂材料を用いてブラックマトリクスを形成すればよい。なお、遮光膜は、駆動回路部など、表示部以外の領域にも設けると、導波光などによる意図しない光漏れを抑制できるため好ましい。

［タッチパネルモジュール］
　次に、本発明の一態様の液晶表示装置と、ＩＣと、を有するタッチパネルモジュールについて、図２２及び図２３を用いて説明する。

　図２２に、タッチパネルモジュール６５００のブロック図を示す。タッチパネルモジュール６５００は、タッチパネル６５１０と、ＩＣ６５２０を有する。タッチパネル６５１０には、本発明の一態様の液晶表示装置を適用することができる。

　タッチパネル６５１０は、表示部６５１１と、入力部６５１２と、ゲート線駆動回路６５１３を有する。表示部６５１１は、複数の画素、複数のデータ線、及び複数のゲート線を有し、画像を表示する機能を有する。入力部６５１２は、被検知体のタッチパネル６５１０への接触又は近接を検知する複数の検知素子を有し、タッチセンサとしての機能を有する。ゲート線駆動回路６５１３は、表示部６５１１が有するゲート線に、走査信号を出力する機能を有する。

　ここでは説明を容易にするため、タッチパネル６５１０の構成として、表示部６５１１と入力部６５１２を分けて明示しているが、画像を表示する機能と、タッチセンサとしての機能の両方の機能を有する、いわゆるインセル型のタッチパネルとすることが好ましい。本発明の一態様の液晶表示装置は、インセル型のタッチパネルであるため、好適である。

　表示部６５１１は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）といった極めて高い解像度を有していることが好ましい。特に４Ｋ、８Ｋ、又はそれ以上の解像度とすることが好ましい。また、表示部６５１１に設けられる画素の画素密度（精細度）が、３００ｐｐｉ以上、好ましくは５００ｐｐｉ以上、より好ましくは８００ｐｐｉ以上、より好ましくは１０００ｐｐｉ以上、より好ましくは１２００ｐｐｉ以上であることが好ましい。このように高い解像度で且つ高い精細度を有する表示部６５１１により、携帯型や家庭用途などのパーソナルユースにおいては、より臨場感や奥行き感などを高めることが可能となる。

　ＩＣ６５２０は、回路ユニット６５０１、データ線駆動回路６５０２、センサ駆動回路６５０３、及び検出回路６５０４を有する。回路ユニット６５０１は、タイミングコントローラ６５０５と、画像処理回路６５０６等を有する。

　データ線駆動回路６５０２は、表示部６５１１が有するデータ線に、アナログ信号である映像信号（ビデオ信号ともいう）を出力する機能を有する。例えばデータ線駆動回路６５０２として、シフトレジスト回路とバッファ回路を組み合わせた構成を有することができる。また、タッチパネル６５１０は、データ線に接続するデマルチプレクサ回路を有していてもよい。

　センサ駆動回路６５０３は、入力部６５１２が有する検知素子を駆動する信号を出力する機能を有する。センサ駆動回路６５０３としては、例えばシフトレジスタ回路とバッファ回路を組み合わせた構成を用いることができる。

　検出回路６５０４は、入力部６５１２が有する検知素子からの出力信号を回路ユニット６５０１に出力する機能を有する。例えば検出回路６５０４として、増幅回路と、アナログデジタル変換回路（ＡＤＣ：Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｏｒ）を有する構成を用いることができる。このとき検出回路６５０４は、入力部６５１２から出力されるアナログ信号を、デジタル信号に変換して回路ユニット６５０１に出力される。

　回路ユニット６５０１が有する画像処理回路６５０６は、タッチパネル６５１０の表示部６５１１を駆動する信号を生成して出力する機能と、入力部６５１２を駆動する信号を生成して出力する機能と、入力部６５１２から出力された信号を解析して、ＣＰＵ６５４０に出力する機能と、を有する。

　より具体的な例としては、画像処理回路６５０６は、ＣＰＵ６５４０からの命令に従い、映像信号を生成する機能を有する。また画像処理回路６５０６は、表示部６５１１の仕様に合わせて映像信号に信号処理を施し、アナログ映像信号に変換し、データ線駆動回路６５０２に供給する機能を有する。また画像処理回路６５０６は、ＣＰＵ６５４０からの命令に従い、センサ駆動回路６５０３に出力する駆動信号を生成する機能を有する。また、画像処理回路６５０６は、検出回路６５０４から入力された信号を解析し、位置情報としてＣＰＵ６５４０に出力する機能を有する。

　またタイミングコントローラ６５０５は、画像処理回路６５０６が処理を施した映像信号等に含まれる同期信号を基に、ゲート線駆動回路６５１３及びセンサ駆動回路６５０３に出力する信号（クロック信号、スタートパルス信号などの信号）を生成し、出力する機能を有する。またタイミングコントローラ６５０５は、検出回路６５０４が信号を出力するタイミングを規定する信号を生成し、出力する機能を有していてもよい。ここで、タイミングコントローラ６５０５は、ゲート線駆動回路６５１３に出力する信号と、センサ駆動回路６５０３に出力する信号とに、それぞれ同期させた信号を出力することが好ましい。特に、表示部６５１１の画素のデータを書き換える期間と、入力部６５１２でセンシングする期間を、それぞれ分けることが好ましい。例えば、１フレーム期間を、画素のデータを書き換える期間と、センシングする期間とに分けてタッチパネル６５１０を駆動することができる。また、例えば１フレーム期間中に２以上のセンシングの期間を設けることで、検出感度及び検出精度を高めることができる。

　画像処理回路６５０６としては、例えばプロセッサを有する構成とすることができる、例えばＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等の他のマイクロプロセッサを用いることができる。またこれらマイクロプロセッサをＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ａｎａｌｏｇ　Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）によって実現した構成としてもよい。プロセッサにより種々のプログラムからの命令を解釈し実行することで、各種のデータ処理やプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶装置に格納されていてもよい。

　なお、タッチパネル６５１０が有する表示部６５１１、ゲート線駆動回路６５１３や、ＩＣ６５２０が有する回路ユニット６５０１、データ線駆動回路６５０２、センサ駆動回路６５０３、検出回路６５０４、又は外部に設けられるＣＰＵ６５４０等に、チャネル形成領域に酸化物半導体を用い、極めて低いオフ電流が実現されたトランジスタを利用することもできる。当該トランジスタは、オフ電流が極めて低いため、当該トランジスタを記憶素子として機能する容量素子に流入した電荷（データ）を保持するためのスイッチとして用いることで、データの保持期間を長期にわたり確保することができる。例えばこの特性を画像処理回路６５０６のレジスタやキャッシュメモリに用いることで、必要なときだけ画像処理回路６５０６を動作させ、他の場合には直前の処理の情報を当該記憶素子に待避させることにより、ノーマリーオフコンピューティングが可能となり、タッチパネルモジュール６５００、及びこれが実装される電子機器の低消費電力化を図ることができる。

　なお、ここでは回路ユニット６５０１がタイミングコントローラ６５０５と画像処理回路６５０６を有する構成としたが、画像処理回路６５０６自体、又は画像処理回路６５０６の一部の機能を有する回路を、外部に設けてもよい。または、画像処理回路６５０６の機能、又は一部の機能をＣＰＵ６５４０が担ってもよい。例えば回路ユニット６５０１がデータ線駆動回路６５０２、センサ駆動回路６５０３、検出回路６５０４、及びタイミングコントローラ６５０５を有する構成とすることもできる。

　なお、ここではＩＣ６５２０が回路ユニット６５０１を含む例を示したが、回路ユニット６５０１はＩＣ６５２０に含まれない構成とすることもできる。この時、ＩＣ６５２０はデータ線駆動回路６５０２、センサ駆動回路６５０３、及び検出回路６５０４を有する構成とすることができる。例えばタッチパネルモジュール６５００にＩＣを複数実装する場合には、回路ユニット６５０１を別途設け、回路ユニット６５０１を有さないＩＣ６５２０を複数配置することもできるし、ＩＣ６５２０と、データ線駆動回路６５０２のみを有するＩＣを組み合わせて配置することもできる。

　このように、タッチパネル６５１０の表示部６５１１を駆動する機能と、入力部６５１２を駆動する機能と、を１つのＩＣに組み込んだ構成とすることで、タッチパネルモジュール６５００に実装するＩＣの数を減らすことができるため、コストを低減することができる。

　図２３（Ａ）、（Ｂ）、（Ｃ）は、ＩＣ６５２０を実装したタッチパネルモジュール６５００の概略図である。

　図２３（Ａ）では、タッチパネルモジュール６５００は、基板６５３１、対向基板６５３２、複数のＦＰＣ６５３３、ＩＣ６５２０、ＩＣ６５３０等を有する。また基板６５３１と対向基板６５３２との間に表示部６５１１、入力部６５１２、及びゲート線駆動回路６５１３を有している。ＩＣ６５２０及びＩＣ６５３０は、ＣＯＧ方式などの実装方式により基板６５３１に実装されている。

　ＩＣ６５３０は、上述したＩＣ６５２０において、データ線駆動回路６５０２のみ、又はデータ線駆動回路６５０２及び回路ユニット６５０１を有するＩＣである。ＩＣ６５２０やＩＣ６５３０には、ＦＰＣ６５３３を介して外部から信号が供給される。またＦＰＣ６５３３を介してＩＣ６５２０やＩＣ６５３０から外部に信号を出力することができる。

　図２３（Ａ）では表示部６５１１を挟むようにゲート線駆動回路６５１３を２つ設ける構成の例を示している。またＩＣ６５２０に加えてＩＣ６５３０を有する構成を示している。このような構成は、表示部６５１１として極めて高解像度の場合に、好適に用いることができる。

　図２３（Ｂ）は、１つのＩＣ６５２０と１つのＦＰＣ６５３３を実装した例を示している。このように、機能を１つのＩＣ６５２０に集約させることで、部品点数を減らすことができるため好ましい。また図２３（Ｂ）では、ゲート線駆動回路６５１３を表示部６５１１の２つの短辺のうち、ＦＰＣ６５３３に近い側の辺に沿って配置した例を示している。

　図２３（Ｃ）は、画像処理回路６５０６等が実装されたＰＣＢ（Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ）６５３４を有する構成の例を示している。基板６５３１上のＩＣ６５２０及びＩＣ６５３０と、ＰＣＢ６５３４とは、ＦＰＣ６５３３によって電気的に接続されている。ここで、ＩＣ６５２０には、上述の画像処理回路６５０６を有さない構成を適用することができる。

　なお図２３の各図において、ＩＣ６５２０やＩＣ６５３０は、基板６５３１でなはくＦＰＣ６５３３に実装されていてもよい。例えばＩＣ６５２０やＩＣ６５３０をＣＯＦ方式やＴＡＢ方式などの実装方式によりＦＰＣ６５３３に実装すればよい。

　図２３（Ａ）、（Ｂ）に示すように、表示部６５１１の短辺側にＦＰＣ６５３３やＩＣ６５２０（及びＩＣ６５３０）等を配置する構成は狭額縁化が可能であるため、例えばスマートフォン、携帯電話、又はタブレット端末などの電子機器に好適に用いることができる。また、図２３（Ｃ）に示すようなＰＣＢ６５３４を用いる構成は、例えばテレビジョン装置やモニタ装置、タブレット端末、又はノート型のパーソナルコンピュータなどに好適に用いることができる。

（実施の形態３）
　本実施の形態では、上記実施の形態で説明したバックゲート電極を有するトランジスタ、及び該トランジスタ上に設けた画素電極の断面図を示して、その作製工程の一例を説明する。なお図２４乃至２６では、一例として、基板上にｐチャネル型とｎチャネル型のトランジスタを形成する工程を説明しているが、単極性で回路を構成する場合には、一方の極性のトランジスタを作製する工程を採用して行えばよい。

　まず図２４（Ａ）に示すように、基板６０１の絶縁表面上に、バックゲート電極として機能する導電膜６０２を設ける。導電膜６０２は、Ａｌ、Ｗ、Ｍｏ、Ｔｉ、Ｔａから選ばれた一種又は複数種からなる導電性の材料で形成することができる。本実施の形態ではタングステンを用いたが、窒化タンタルの上にタングステンを積層したものを導電膜６０２として用いても良い。また、単層ではなく複数の層で構成されていても良い。

　基板６０１には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、金属基板またはシリコン基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

　次に、導電膜６０２を覆うように絶縁膜６０３を設ける。絶縁膜６０３は、絶縁膜６０３ａ、絶縁膜６０３ｂを積層して設ける。絶縁膜６０３ａは、一例として酸化窒化珪素膜を用いる。絶縁膜６０３ｂは、一例として酸化珪素膜又は酸化窒化珪素膜を用いる。なお絶縁膜６０３はこの構成に限定されず、単層の絶縁膜で形成されていても良いし、３層以上の絶縁膜で形成されていても良い。また材料もこれに限定されない。

　絶縁膜６０３の表面（ここでは絶縁膜６０３ｂの表面）は、先に形成した導電膜６０２に起因する凹凸を有している場合がある。この場合、凹凸を平坦化する工程を設けることが望ましい。本実施の形態ではＣＭＰ（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）を用いて平坦化を行なう。

　次に、絶縁膜６０３の上に、非晶質半導体膜６０４をプラズマＣＶＤ法で形成する。非晶質半導体膜６０４は含有水素量にもよるが、好ましくは４００℃乃至５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５ａｔｏｍ％以下として、結晶化の工程を行なうことが望ましい。また、非晶質半導体膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。

　用いる半導体は珪素のみに限定されず、例えばシリコンゲルマニウムを用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１ａｔｏｍｉｃ％乃至４．５ａｔｏｍｉｃ％程度であることが好ましい。

　なお、絶縁膜６０３と非晶質半導体膜６０４をいずれもプラズマＣＶＤ法で作製する場合、これらの２つの膜を大気に曝すことなく連続して形成しても良い。連続成膜することによって、大気による表面の汚染を極力抑え、よって作製されるトランジスタの特性バラツキを低減させることができる。

　次に、非晶質半導体膜６０４への触媒の添加を行なう。本実施の形態では、重量換算で１ｐｐｍ乃至１００ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで塗布した。なお、酢酸ニッケル溶液の馴染みをよくするために、非晶質半導体膜６０４の表面をオゾン含有水溶液で処理することで極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておいても良い。半導体膜の表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル溶液を均一に塗布することができる。以上が、図２４（Ａ）の説明である。

　勿論、非晶質半導体膜への触媒の添加は上記方法に限定されず、スパッタ法、蒸着法、プラズマ処理などを用いて添加するようにしても良い。

　次に、５００℃乃至６５０℃で４時間乃至２４時間、例えば５７０℃、１４時間の加熱処理を行った。加熱処理を施すことで、ニッケル含有層６０５により結晶化が進行し、結晶性の高められた結晶性半導体膜が形成される。

　加熱処理の方法としては、電熱炉を用いるファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いたＲＴＡ法を用いることができる。または、加熱した不活性気体を用いるガス加熱方式のＲＴＡを用いることも可能である。

　ＲＴＡ法で行なう場合には、加熱用のランプ光源を１秒乃至６０秒、好ましくは３０秒乃至６０秒点灯させ、それを１回乃至１０回、好ましくは２回乃至６回繰り返す。ランプ光源の発光強度は任意なものとするが、非晶質半導体膜６０４が瞬間的には６００℃乃至１０００℃、好ましくは６５０℃乃至７５０℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板６０１はそれ自身が歪んで変形することはない。

　その他の方法としてファーネスアニール法を用いる場合には、加熱処理に先立ち、５００℃にて１時間程度の加熱処理を行い、非晶質半導体膜６０４が含有する水素を放出させておく。そして、電熱炉を用いて窒素雰囲気中にて５５０℃乃至６００℃、好ましくは５８０℃で４時間の加熱処理を行い、非晶質半導体膜６０４を結晶化させる。

　なお、本実施の形態では触媒元素としてニッケル（Ｎｉ）を用いているが、その以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）といった元素を用いても良い。

　次に、結晶性半導体膜６０６内に存在する触媒元素のゲッタリングについて説明する。触媒元素を用いる結晶化により、結晶性半導体膜６０６内には、触媒元素（ここではニッケル）が平均的な濃度として１×１０^１９／ｃｍ^３を越える程度に残存しているものと考えられる。触媒元素が残留しているとトランジスタの特性に悪影響を及ぼす可能性があるため、触媒元素濃度を低減させる工程を設ける必要がある。

　ゲッタリングの方法は様々であるが、本実施の形態では結晶性半導体膜６０６をパターニングする前に行なうゲッタリングの一例について説明する。まず、図２４（Ｂ）に示すように結晶性半導体膜６０６の表面にバリア層６０７を形成する。バリア層６０７は、後にゲッタリングサイトを除去する際に、結晶性半導体膜６０６がエッチングされるのを防ぐために設ける。

　バリア層６０７の厚さは１ｎｍ乃至１０ｎｍ程度とする。オゾン水で処理することにより形成されるケミカルオキサイドをバリア層として用いても良い。また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。他には、酸化雰囲気中でのプラズマ処理する方法や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行なう方法等を用いても良い。また、クリーンオーブンを用い、２００℃乃至３５０℃程度に加熱して薄い酸化膜を形成しバリア層としても良い。或いは、プラズマＣＶＤ法やスパッタ法、蒸着法などで１ｎｍ乃至５ｎｍ程度の酸化膜を堆積してバリア層としても良い。いずれにしても、ゲッタリング工程時に、触媒元素がゲッタリングサイト側に移動できて、ゲッタリングサイトの除去工程時には、エッチング液がしみこまない（結晶性半導体膜６０６をエッチング液から保護する）膜、例えば、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸化シリコン膜（ＳｉＯｘ）、または多孔質膜を用いればよい。

　次いで、バリア層６０７上にスパッタ法でゲッタリングサイト６０８として、膜中に希ガス元素を１×１０^２０／ｃｍ^３以上の濃度で含むゲッタリング用の半導体膜（代表的には、非晶質シリコン膜）を２５ｎｍ乃至２５０ｎｍの厚さで形成する。後に除去されるゲッタリングサイト６０８は結晶性半導体膜６０６とエッチングの選択比を大きくするため、密度の低い膜を形成することが好ましい。

　なお、希ガス元素は半導体膜中でそれ自体は不活性であるため、結晶性半導体膜６０６に悪影響を及ぼすことはない。また、希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。

　次に、加熱処理を施すことでゲッタリングを行なう（図２４（Ｂ））。加熱処理はファーネスアニール法やＲＴＡ法で行なう。ファーネスアニール法で行なう場合には、窒素雰囲気中にて４５０℃乃至６００℃で０．５時間乃至１２時間の加熱処理を行なう。また、ＲＴＡ法を用いる場合には、加熱用のランプ光源を１秒乃至６０秒、好ましくは３０秒乃至６０秒点灯させ、それを１回乃至１０回、好ましくは２回乃至６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００℃乃至１０００℃、好ましくは７００℃乃至７５０℃程度にまで加熱されるようにする。

　加熱処理により、結晶性半導体膜６０６にある触媒元素が熱エネルギーにより放出され、拡散により矢印に示すようにゲッタリングサイト６０８に移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。

　ゲッタリング工程終了後、ゲッタリングサイト６０８を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ_３によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラメチルアンモニウムハイドロオキサイド（化学式（ＣＨ_３）_４ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行なうことができる。この時、バリア層６０７はエッチングストッパーとして機能する。また、バリア層６０７はその後フッ酸により除去する（図２４（Ｃ））。

　次に、バリア層６０７除去後の結晶性半導体膜６０６をパターニングし、島状の半導体膜６０９、６１０を形成する（図２４（Ｄ））。半導体膜６０９、６１０の膜厚は２５ｎｍ乃至１００ｎｍ（好ましくは３０ｎｍ乃至６０ｎｍ）とする。次に、半導体膜６０９、６１０を覆うように絶縁膜６１１を成膜する。絶縁膜６１１は、後にゲート電極として機能する電極を形成するために行なうドライエッチングにおいて、その膜厚が１０ｎｍ乃至４０ｎｍ程度減少するので、その減少分を考慮に入れて膜厚を設定するのが望ましい。具体的には４０ｎｍ乃至１５０ｎｍ（より好ましくは６０ｎｍ乃至１２０ｎｍ）程度の厚さに絶縁膜６１１を成膜する。

　絶縁膜６１１には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いることができる。本実施の形態では、絶縁膜６１１を単層の絶縁膜で構成しているが、２層以上の複数の絶縁膜で構成されていても良い。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。例えば、プラズマＣＶＤ法を用い、酸化珪素で第２の絶縁膜６１１を成膜する場合、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ　Ｏｒｔｈｏｓｉｌｉｃａｔｅ）とＯ_２を混合したガスを用い、反応圧力４０Ｐａ、基板温度３００℃乃至４００℃、高周波（１３．５６ＭＨｚ）電力密度０．５Ｗ／ｃｍ^２乃至０．８Ｗ／ｃｍ^２とし、成膜する。

　また窒化アルミニウムを絶縁膜６１１として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、トランジスタで発生した熱を効率的に発散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものを絶縁膜６１１として用いても良い。

　次に、絶縁膜６１１上に導電膜を成膜する（図２４（Ｅ））。本実施の形態では窒化タンタルからなる導電膜６１２ａを２０ｎｍ乃至１００ｎｍの厚さで、タングステンからなる導電膜６１２ｂを１００ｎｍ乃至４００ｎｍの厚さで成膜する。具体的に、導電膜６１２ａに用いる窒化タンタルは、ターゲットに純度９９．９９％のＴａを用い、チャンバー内の温度を室温、Ａｒの流量を５０ｍｌ／ｍｉｎ、Ｎ_２の流量を１０ｍｌ／ｍｉｎ、チャンバー内の圧力０．６Ｐａ、成膜電力１ｋＷとし、成膜速度約４０ｎｍ／ｍｉｎで成膜した。また第２の導電膜６１２ｂに用いるタングステンは、ターゲットに純度９９．９９％のタングステンを用い、チャンバー内の温度を２３０℃、Ａｒの流量を１００ｍｌ／ｍｉｎ、チャンバー内の圧力１．５Ｐａ、成膜電力６ｋＷとし、成膜速度約３９０ｎｍ／ｍｉｎで成膜した。

　なお本実施の形態では、２層の導電膜を用いてゲート電極として機能する電極を形成する例について説明するが、導電膜は単層であっても良いし、また３層以上の複数の層で形成されていても良い。また各導電層の材料は本実施の形態に示したものに限定されない。

　具体的に各導電膜には、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金もしくは化合物で形成することができる。各導電膜のうち、半導体膜と重なる場合は、その導電膜の材料は、半導体膜への光の進入を遮断するために遮光性を有する材料を用いることが好ましい。例えば１層目がタンタルで２層目がタングステン、または１層目が窒化タンタルで２層目がアルミニウム、１層目が窒化タンタルで２層目が銅といった組み合わせも考えられる。また１層目と２層目のいずれか一方に銀とパラジウムと銅の合金を用いても良い。タングステン、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）、窒化チタンを順次積層した３層構造としてもよい。タングステンの代わりに窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、窒化チタンに代えてチタンを用いてもよい。ただし、複数の導電膜を成膜する場合、エッチング後に各層の導電膜の、チャネル長方向における幅に差を持たせたいならば、互いにエッチングの選択比のとれる材料を用いる。

　なお、導電膜の材料によって、適宜最適なエッチングガスを選択することが重要である。

　次にマスク６１４を形成し、図２５（Ａ）に示すように導電膜６１２ａ及び導電膜６１２ｂをエッチングする（第１のエッチング処理）。本実施の形態ではＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いて行なった。エッチングガスとしてＣｌ_２とＣＦ_４とＯ_２を混合したガスを用い、チャンバー内のエッチングガスの圧力を１．０Ｐａとする。そして、コイル型の電極に５００Ｗ、１３．５６ＭＨｚの高周波（ＲＦ）電力を投入し、プラズマを生成する。また基板が載置されたステージ（下部電極）に１５０Ｗ、１３．５６ＭＨｚの高周波（ＲＦ）電力を投入し、これにより基板に自己バイアス電圧が印加される。その後、エッチングガスをＣｌ_２とＣＦ_４に変更し、トータルの圧力を１．０Ｐａとした。またコイル型の電極に５００Ｗの高周波（１３．５６ＭＨｚ）電力を投入し、基板側（試料ステージ）には２０Ｗの高周波（１３５６ＭＨｚ）電力を投入した。

　ＣＦ_４とＣｌ_２をエッチングガスとして用いると、導電膜６１２ａである窒化タンタルと、導電膜６１２ｂであるタングステンのエッチングレートがほぼ等しくなり、共に同じ程度エッチングされる。

　この第１のエッチング処理により、下層６１５ａと上層６１５ｂとで構成された第１の形状の導電膜６１５と、下層６１６ａと上層６１６ｂとで構成された第１の形状の導電膜６１６とが形成される。なおこの第１のエッチング処理において、下層６１５ａ、６１６ａと上層６１５ｂ、６１６ｂの側面がややテーパー状になる。また導電膜の残渣を残さないようにエッチングすると、第１の形状の導電膜６１５、６１６で覆われていない絶縁膜６１１の表面が、５ｎｍ乃至１０ｎｍ程度またはそれ以上エッチングされることがある。

　次に、第１のエッチング処理で表面がエッチングされて幅が小さくなったマスク６１４を用い、第１の形状の導電膜６１５、６１６をエッチング（第２のエッチング処理）する。第２のエッチング処理でも第１のエッチング処理と同じくＩＣＰエッチング法を用いる。エッチングガスはＳＦ_６、Ｃｌ_２、Ｏ_２を混合したガスを用い、チャンバー内のエッチングガスの圧力を１．３Ｐａとする。そして、コイル型の電極に７００Ｗ、１３．５６ＭＨｚの高周波電力を投入し、プラズマを生成する。また基板が載置されたステージ（下部電極）に１０Ｗ、１３．５６ＭＨｚの高周波電力を投入し、これにより基板に自己バイアス電圧が印加される。

　ＳＦ_６とＣｌ_２を混合したガスにＯ_２を加えることで、タングステンのエッチングレートが増加し、また第１の形状の導電膜６１５、６１６の下層６１５ａ、６１６ａを形成している窒化タンタルのエッチングレートが極端に低下するため、選択比をとることができる。

　第２のエッチング処理によって、第２の形状の導電膜６１７（下層６１７ａ、上層６１７ｂ）と、第２の形状の導電膜６１８（下層６１８ａ、上層６１８ｂ）が形成される。上層６１７ｂ、６１８ｂのチャネル長方向における幅は、下層６１７ａ、６１８ａの幅よりも短くなっている。なお第２のエッチング処理によって、第２の形状の導電膜６１７、６１８で覆われていない絶縁膜６１１の表面が、５ｎｍ乃至１０ｎｍ程度またはそれ以上エッチングされる。

　次に図２５（Ｂ）に示すように、第２の形状の導電膜６１７、６１８をマスクとして用い、半導体膜６０９、６１０にｎ型の導電性を付与する不純物を添加する（第１のドーピング処理）。ドーピングはイオン注入法で行なう。ドーピングは、ドーズ量を１×１０^１３ａｔｏｍｓ／ｃｍ^２乃至５×１０^１４ａｔｏｍｓ／ｃｍ^２、加速電圧を４０ｋＶ乃至８０ｋＶとして行なう。ｎ型を付与する不純物元素は、ドナーとして機能するＰ、Ａｓ、Ｓｂ等の５族原子やＳ、Ｔｅ、Ｓｅ等の６族元素を用いるが、本実施の形態ではＰを用いる。第１のドーピング処理により、自己整合的に不純物領域６２０、６２１が形成される。不純物領域６２０、６２１には１×１０^１８ａｔｏｍｓ／ｃｍ^３乃至１×１０^２０ａｔｏｍｓ／ｃｍ^３の濃度範囲でｎ型を付与する不純物元素が添加されている。

　次に図２５（Ｃ）に示すように、第２の形状の導電膜６１７、６１８の上層６１７ｂ、６１８ｂをマスクとして、第２のドーピング処理を行なう。第２のドーピング処理では、第２の形状の導電膜６１７、６１８の下層６１７ａ、６１７ａを不純物が通過するように、第１のドーピング処理よりも加速電圧を高くする。そして第２のドーピング処理によりＬＤＤ領域を形成するので、第１のドーピング処理よりもｎ型の不純物のドーズ量を下げる。具体的には、加速電圧を６０ｋＶ乃至１２０ｋＶとし、ドーズ量を１×１０^１３ａｔｏｍｓ／ｃｍ^２乃至１×１０^１５ａｔｏｍｓ／ｃｍ^２とする。

　続いて、第２のドーピング処理より加速電圧を下げて第３のドーピング処理を行って、図２５（Ｃ）の状態を得る。第３のドーピング処理は、加速電圧を５０ｋＶ乃至１００ｋＶとし、ドーズ量を１×１０^１５ａｔｏｍｓ／ｃｍ^２乃至１×１０^１７ａｔｏｍｓ／ｃｍ^２とする。第２のドーピング処理および第３のドーピング処理により、第２の形状の導電膜６１７、６１８の下層６１７ａ、６１７ａと重なる不純物領域６２２、６２３と、不純物領域６２０、６２１に不純物がさらに添加されることで形成される不純物領域６２４、６２５とが形成される。不純物領域６２２、６２３には１×１０^１８ａｔｏｍｓ／ｃｍ^３乃至５×１０^１９ａｔｏｍｓ／ｃｍ^３の濃度範囲でｎ型を付与する不純物元素を添加され、不純物領域６２４、６２５には１×１０^１９ａｔｏｍｓ／ｃｍ^３乃至５×１０^２１ａｔｏｍｓ／ｃｍ^３の濃度範囲でｎ型を付与する不純物元素が添加される。

　不純物領域６２２、６２３は不純物領域６２４、６２５の内側に形成されており、不純物領域６２２、６２３はＬＤＤ領域、不純物領域６２４、６２５はソース／ドレイン領域として機能する。

　もちろん、適当な加速電圧にすることで、第２のドーピング処理および第３のドーピング処理を１回のドーピング処理で済まし、低濃度不純物領域および高濃度不純物領域を形成することも可能である。

　なお、ｐチャネル型のトランジスタが形成される島状の半導体膜６１０には、図２５（Ｂ）、図２５（Ｃ）に示した第２、第３のドーピング処理によりｎ型の不純物をドーピングする必要はないため、ｎ型の不純物のドーピングの際に、マスクで覆っておいても良い。また、マスク数削減のために敢えてマスクを設けず、ｐ型の導電型を付与する不純物の濃度を高くして、島状の半導体膜の極性をｐ型に反転させても良い。本実施の形態では、島状の半導体膜の極性をｐ型に反転させる場合について説明する。

　図２５（Ｄ）に示すように、レジストからなるマスク６２６でｎチャネル型の島状の半導体膜６０９を覆い、島状の半導体膜６１０にｐ型の導電型を付与する不純物をドーピングする（第４のドーピング処理）。この第４のドーピング処理において、第２の形状の導電膜６１７、６１８の上層６１７ｂ、６１８ｂがマスクとして機能し、ｐチャネル型トランジスタに用いる島状の半導体膜６１０にｐ型を付与する不純物元素が添加された不純物領域６２７が形成される。本実施の形態ではジボラン（Ｂ_２Ｈ_６）を用いたイオンドープ法で形成する。不純物領域６２７は、実際には第２の形状の導電膜６１７、６１８の下層６１７ａ、６１８ａと重なる領域と、それ以外の領域とで、ｐ型を付与する不純物元素及びｎ型を付与する不純物領域の濃度が異なっている。しかしいずれの領域においても、ｐ型を付与する不純物元素の濃度が２×１０^２０ａｔｏｍｓ／ｃｍ^３乃至２×１０^２１ａｔｏｍｓ／ｃｍ^３となるようにドーピング処理することで、ｐ型が優勢となるため、ｐチャネル型トランジスタのソース領域およびドレイン領域として機能するのに何ら問題は生じない。

　以上までの工程でそれぞれの島状の半導体膜に不純物領域が形成される。

　次に、島状の半導体膜６０９、６１０と、絶縁膜６１１と、第２の形状の導電膜６１７、６１８と覆って、層間絶縁膜６３０を成膜する（図２６（Ａ））。層間絶縁膜６３０は、珪素を含む酸化珪素、窒化珪素、酸化窒化珪素などの絶縁膜を用いることができ、その厚さは１００ｎｍ乃至２００ｎｍ程度とする。

　次に、島状の半導体膜６０９、６１０に添加された不純物元素を活性化するために、熱処理を行なう。この工程はファーネスアニール炉を用いる熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を用いることができる。例えば熱アニール法で活性化を行なう場合、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で、４００℃乃至７００℃（好ましくは５００℃乃至６００℃）で行なう。さらに、３％乃至１００％の水素を含む雰囲気中で、３００乃℃至４５０℃で１時間乃至１２時間の熱処理を行い、島状の半導体膜を水素化する工程を行なう。この工程は、熱的に励起こされた水素によりダングリングボンドを終端する目的で行なわれる。水素化の他の手段として、プラズマ水素化（プラズマにより励起こされた水素を用いる）を行っても良い。また活性化処理は層間絶縁膜６３０を成膜する前に行っても良い。

　上記一連の工程によって、ｎチャネル型トランジスタ６３１と、ｐチャネル型トランジスタ６３２を形成することができる。

　また本実施の形態では、ＬＤＤ領域として機能する不純物領域６２２全体が、第２の形状の導電膜６１７、６１８の下層６１７ａ、６１８ａと重なっているが、これに限定されない。例えば、第１のエッチング処理と第２のエッチング処理の間にドーピング処理を行なってソース／ドレイン領域を形成し、なおかつ第２のエッチング処理で下層をチャネル長方向において短くなるようにエッチングすることで、第２の形状の導電膜６１７、６１８の下層６１７ａ、６１８ａと重なる領域と、それ以外の領域を、両方形成することができる。

　なお上記プラズマエッチングはＩＣＰエッチング法に限定されない。例えば、ＥＣＲ（Ｅｌｅｃｔｒｏｎ　Ｃｙｃｌｏｔｒｏｎ　Ｒｅｓｏｎａｎｃｅ：電子サイクロトロン共鳴）エッチング法、ＲＩＥエッチング法、ヘリコン波エッチング法、ヘリカル共鳴エッチング法、パルス変調エッチング法やその他のプラズマエッチング法を用いていても良い。

　本実施の形態では、触媒元素による結晶化方法のみを用いた例を示したが、これに限定されない。触媒元素を用いて結晶化を行なった後に、より結晶性を高めるために、パルス発振のレーザ光照射を行なうようにしても良い。また上述したゲッタリング工程は、本実施の形態に示した方法に限定されない。その他の方法を用いて半導体膜中の触媒元素を低減するようにしても良い。

　例えば図２７に示すように、半導体膜をレーザ結晶化して、図２４（Ｄ）に示す結晶性半導体膜６０６を形成してもよい。レーザ結晶化には、連続発振のレーザの他、発振周波数が１０ＭＨｚ以上の、パルス発振のレーザを用いることもできる。

　次に、層間絶縁膜６３０を覆うように、層間絶縁膜６３３と層間絶縁膜６３４を成膜する。本実施の形態では、層間絶縁膜６３３を有機樹脂、例えば非感光性のアクリルを用いて形成する。層間絶縁膜６３４は、代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。

　次いで、絶縁膜６１１、層間絶縁膜６３０、層間絶縁膜６３３及び層間絶縁膜６３４をエッチングし、開口を形成する。そして、島状の半導体膜６０９、６１０とコンタクトを形成する配線６３５乃至６３８を形成する。

　次に、層間絶縁膜６３４及び配線６３５乃至６３８を覆って透明導電膜を成膜し、パターニングすることで、ｎチャネル型トランジスタ６３１の島状の半導体膜６１０に接続されている配線６３８に接続した、画素電極６４０を形成する（図２６（Ｂ））。画素電極６４０に用いる透明導電膜は、ＩＴＯのみならず、酸化インジウムに２％乃至２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。

　上述した作製方法を用いることで、バックゲート電極を有するトランジスタ、及び該トランジスタ上に設けた画素電極を同一基板上に形成することができる。

　本実施の形態では、画素電極６４０として透明導電膜を用い、透過型液晶表示装置の例を示したが、特に限定されず、画素電極６４０の一部、または、全部が、反射電極としての機能を有する反射型液晶表示装置としてもよい。反射型液晶表示装置とする場合、バックライトを設けなくともよいため、消費電力を低減することができる。反射型液晶表示装置とする場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。反射電極として用いる可視光を反射する材料は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、又はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、又はゲルマニウム等が添加されていてもよい。また、アルミニウムとチタンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジムの合金等のアルミニウムを含む合金（アルミニウム合金）や、銀と銅の合金、銀とパラジウムと銅の合金、銀とマグネシウムの合金等の銀を含む合金を用いて形成することができる。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム合金膜に接する金属膜又は金属酸化物膜を積層することで、アルミニウム合金膜の酸化を抑制することができる。該金属膜、金属酸化物膜の材料としては、チタン、酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とＩＴＯの積層膜、銀とマグネシウムの合金とＩＴＯの積層膜などを用いることができる。

（実施の形態４）
　本実施の形態では、本発明の一態様の液晶表示装置を有するタッチパネルモジュール及び電子機器について、図２８乃至図３０を用いて説明する。

　図２８に示すタッチパネルモジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、フレーム８００９、プリント基板８０１０、及びバッテリ８０１１を有する。

　本発明の一態様の液晶表示装置は、例えば、タッチパネル８００４に用いることができる。

　上部カバー８００１及び下部カバー８００２は、タッチパネル８００４のサイズに合わせて、形状や寸法を適宜変更することができる。

　タッチパネル８００４は、抵抗膜方式又は静電容量方式のタッチパネルを表示パネルに重畳して用いることができる。また、タッチパネル８００４の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、タッチパネル８００４の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。

　また、透過型の液晶素子を用いた場合には、図２８に示すようにバックライト８００７を設けてもよい。バックライト８００７は、光源８００８を有する。なお、図２８において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、又は反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。

　フレーム８００９は、タッチパネル８００４の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。

　プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。

　また、タッチパネル８００４は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

　図２９（Ａ）乃至（Ｈ）及び図３０は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。

　図２９（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図２９（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２９（Ｃ）はテレビジョン装置であり、上述したものの他に、スタンド５０１２等を有することができる。また、テレビジョン装置の操作は、筐体５０００が備える操作スイッチや、別体のリモコン操作機５０１３により行うことができる。リモコン操作機５０１３が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部５００１に表示される映像を操作することができる。また、リモコン操作機５０１３に、当該リモコン操作機５０１３から出力する情報を表示する表示部を設ける構成としてもよい。図２９（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図２９（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図２９（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２９（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図２９（Ｈ）は腕時計型情報端末であり、上述したもののほかに、バンド５０１８、留め金５０１９、等を有することができる。ベゼル部分を兼ねる筐体５０００に搭載された表示部５００１は、非矩形状の表示領域を有している。表示部５００１は、時刻を表すアイコン５０２０、その他のアイコン５０２１等を表示することができる。図３０（Ａ）はデジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）である。図３０（Ｂ）は円柱状の柱に取り付けられたデジタルサイネージである。

　図２９（Ａ）乃至（Ｈ）及び図３０に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、又は、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動又は手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図２９（Ａ）乃至（Ｈ）及び図３０に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

　本実施の形態の電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、本発明の一態様の液晶表示装置を適用することができる。

（本明細書等の記載に関する付記）
　以上の実施の形態、および実施の形態における各構成の説明について、以下に付記する。

＜実施の形態で述べた本発明の一態様に関する付記＞
　各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。

　なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、および／または、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。

　なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のことである。

　なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、および／または、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。

　また、各実施の形態において本発明の一態様を説明したが、本発明の一態様はこれらに限定されない。例えば、本発明の一態様として実施の形態２では、トランジスタ２０３ａなどのトランジスタのチャネル形成領域が、ポリシリコンを有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。

＜図面を説明する記載に関する付記＞
　本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。

　また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。

　また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。

　また、図面において、大きさ、層の厚さ、または領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

　また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。

＜言い換え可能な記載に関する付記＞
　本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（または第１電極、または第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（または第２電極、または第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造または動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。

　また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

　また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。

　なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

　なお本明細書等において、１つの画素に１つのトランジスタおよび一つの容量素子を備えた１Ｔ−１Ｃ構造の回路構成を示しているが、本実施の形態はこれに限定されない。１つの画素に２つ以上のトランジスタおよび２つ以上の容量素子を有する回路構成とすることもでき、別途の配線がさらに形成されて、多様な回路構成としてもよい。

＜語句の定義に関する付記＞
　以下では、上記実施の形態中で言及しなかった語句の定義について説明する。

［スイッチについて］
　本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

　一例としては、電気的スイッチまたは機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。

　電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、またはこれらを組み合わせた論理回路などがある。

　なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。

　機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。

［チャネル長について］
　本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。

　なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

［チャネル幅について］
　本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。

　なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

　なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

　ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

　そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ　Ｃｈａｎｎｅｌ　Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。

　なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。

［画素について］
　本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。

　なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタを追加したものなどがある。

［表示素子について］
　本明細書等において、発光素子１０４などの表示素子とは、電気的作用または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものである。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、カーボンナノチューブ、または、量子ドットなど、がある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ　Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ　Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。

［接続について］
　本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

　なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（または介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

　例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。

　または、別の表現方法として、例えば、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（または第１の端子など）とトランジスタのドレイン（または第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（または第１の端子など）からトランジスタのドレイン（または第２の端子など）への電気的パスであり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（または第２の端子など）からトランジスタのソース（または第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。

　なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

Ｄ１　　データ
Ｄ２　　データ
ＤＬ＿ｎ　　データ線
ＤＬ＿１　　データ線
ＤＬ＿２　　データ線
ＤＬ＿３　　データ線
ＧＬ＿ｍ　　ゲート線
ＧＬ＿１　　ゲート線
ＧＬ＿２　　ゲート線
Ｎ_ＬＣ１　　ノード
Ｎ_ＬＣ２　　ノード
Ｐ１　　期間
Ｐ２　　期間
Ｐ１１　　期間
Ｐ１２　　期間
Ｐ１３　　期間
１０＿Ａ　　画素
１０＿Ｂ　　画素
１０＿１　　画素
１０＿２　　画素
１０＿３　　画素
１０＿４　　画素
１０＿５　　画素
１０＿６　　画素
１０＿７　　画素
１０＿８　　画素
１０＿９　　画素
１０＿１０　　画素
１０＿１１　　画素
１０＿１２　　画素
１１　　トランジスタ
１１＿１　　トランジスタ
１１＿２　　トランジスタ
１３＿０　　曲線
１３＿１　　曲線
１５　　データ遷移期間
１６　　期間
２１　　表示部
２２　　ゲート線駆動回路
２２Ｂ　　ゲート線駆動回路
２３　　データ線駆動回路
２４　　制御線駆動回路
６１　　導電膜
６２　　半導体膜
６２Ｃ　　半導体膜
６２Ｄ　　半導体膜
６２Ｓ　　半導体膜
６３Ａ　　導電膜
６３Ｂ　　導電膜
６４　　導電膜
６５Ａ　　開口部
６５Ｂ　　開口部
６５Ｃ　　開口部
６６　　導電膜
７１　　導電膜
７２　　スリット
８１　　基板
８２　　絶縁膜
８３　　絶縁膜
８４　　絶縁膜
８５　　絶縁膜
８６　　絶縁膜
８７　　絶縁膜
１０２　　基板
１０４　　発光素子
２０３ａ　　トランジスタ
２０５ａ　　接続部
２０７ａ　　液晶素子
２１１　　基板
２１２　　絶縁膜
２１３　　絶縁膜
２１５　　絶縁膜
２１７　　絶縁膜
２１９　　絶縁膜
２３１　　導電膜
２３３　　導電膜
２３５　　導電膜
２４１　　着色膜
２４３　　遮光膜
２４５　　絶縁膜
２４７　　スペーサ
２４９　　液晶
２５１　　導電膜
２５２　　導電膜
２５３　　絶縁膜
２５４　　導電膜
２５５　　導電膜
２５７　　接続体
２５９　　ＦＰＣ
２６１　　基板
２６５　　接着層
２６７　　接続体
２６８　　ＩＣ
２６９　　ＦＰＣ
２７０ａ　　トランジスタ
２７１　　ゲート電極
２７２　　ポリシリコン膜
２７３　　ゲート電極
２７４ａ　　ソース電極
２７４ｂ　　ドレイン電極
２８０ａ　　トランジスタ
３００　　液晶表示装置
３０１　　表示部
３０２　　ゲート線駆動回路
３０３　　画素
６０１　　基板
６０２　　導電膜
６０３　　絶縁膜
６０３ａ　　絶縁膜
６０３ｂ　　絶縁膜
６０４　　非晶質半導体膜
６０５　　ニッケル含有層
６０６　　結晶性半導体膜
６０７　　バリア層
６０８　　ゲッタリングサイト
６０９　　半導体膜
６１０　　半導体膜
６１１　　絶縁膜
６１２ａ　　導電膜
６１２ｂ　　導電膜
６１４　　マスク
６１５　　導電膜
６１５ａ　　下層
６１５ｂ　　上層
６１６　　導電膜
６１６ａ　　下層
６１６ｂ　　上層
６１７　　導電膜
６１７ａ　　下層
６１７ｂ　　上層
６１８　　導電膜
６１８ａ　　下層
６１８ｂ　　上層
６２０　　不純物領域
６２１　　不純物領域
６２２　　不純物領域
６２３　　不純物領域
６２４　　不純物領域
６２５　　不純物領域
６２６　　マスク
６２７　　不純物領域
６３０　　層間絶縁膜
６３１　　ｎチャネル型トランジスタ
６３２　　ｐチャネル型トランジスタ
６３３　　層間絶縁膜
６３４　　層間絶縁膜
６３５　　配線
６３６　　配線
６３７　　配線
６３８　　配線
６４０　　画素電極
５０００　　筐体
５００１　　表示部
５００２　　表示部
５００３　　スピーカ
５００４　　ＬＥＤランプ
５００５　　操作キー
５００６　　接続端子
５００７　　センサ
５００８　　マイクロフォン
５００９　　スイッチ
５０１０　　赤外線ポート
５０１１　　記録媒体読込部
５０１２　　スタンド
５０１３　　リモコン操作機
５０１４　　アンテナ
５０１５　　シャッターボタン
５０１６　　受像部
５０１７　　充電器
５０１８　　バンド
５０１９　　留め金
５０２０　　アイコン
５０２１　　アイコン
６５００　　タッチパネルモジュール
６５０１　　回路ユニット
６５０２　　データ線駆動回路
６５０３　　センサ駆動回路
６５０４　　検出回路
６５０５　　タイミングコントローラ
６５０６　　画像処理回路
６５１０　　タッチパネル
６５１１　　表示部
６５１２　　入力部
６５１３　　ゲート線駆動回路
６５２０　　ＩＣ
６５３０　　ＩＣ
６５３１　　基板
６５３２　　対向基板
６５３３　　ＦＰＣ
６５３４　　ＰＣＢ
６５４０　　ＣＰＵ
８０００　　タッチパネルモジュール
８００１　　上部カバー
８００２　　下部カバー
８００３　　ＦＰＣ
８００４　　タッチパネル
８００７　　バックライト
８００８　　光源
８００９　　フレーム
８０１０　　プリント基板
８０１１　　バッテリ

Claims

　第１の画素と、第２の画素と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、を有し、
　前記第１の画素は、第１のトランジスタと、第１の液晶素子と、を有し、
　前記第２の画素は、第２のトランジスタと、第２の液晶素子と、を有し、
　前記第１のトランジスタは、第１のゲートと、第２のゲートと、を有し、
　前記第１のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
　前記第１のトランジスタのソース又はドレインの他方は、前記第１の液晶素子と電気的に接続され、
　前記第１のトランジスタの第１のゲートは、前記第２の配線と電気的に接続され、
　前記第１のトランジスタの第２のゲートは、前記第３の配線と電気的に接続され、
　前記第２のトランジスタは、第１のゲートと、第２のゲートと、を有し、
　前記第２のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
　前記第２のトランジスタのソース又はドレインの他方は、前記第２の液晶素子と電気的に接続され、
　前記第２のトランジスタの第１のゲートは、前記第２の配線と電気的に接続され、
　前記第２のトランジスタの第２のゲートは、前記第４の配線と電気的に接続され、
　前記第１の配線は、ビデオ電圧を前記第１の画素および前記第２の画素に伝える機能を有し、
　前記第２の配線は、走査信号を前記第１の画素および前記第２の画素に伝える機能を有し、
　前記第３の配線は、前記第１のトランジスタの閾値電圧を制御するための第１の制御信号を伝える機能を有し、
　前記第４の配線は、前記第２のトランジスタの閾値電圧を制御するための第２の制御信号を伝える機能を有することを特徴とする液晶表示装置。
　請求項１において、
　前記第１のトランジスタおよび前記第２のトランジスタは、チャネル形成領域にポリシリコンを有するトランジスタであることを特徴とする液晶表示装置。
　請求項１または２において、
　前記第３の配線および前記第４の配線は、光を透過する機能を有することを特徴とする液晶表示装置。
　請求項１乃至３のいずれか一において、
　前記第１のトランジスタの第１のゲートは、チャネル形成領域を介して、前記第１のトランジスタの第２のゲートと重なる領域を有し、
　前記第２のトランジスタの第１のゲートは、チャネル形成領域を介して前記第２のトランジスタの第２のゲートと重なる領域を有することを特徴とする液晶表示装置。
　請求項１乃至３のいずれか一において、
　前記第１の制御信号および前記第２の制御信号の周波数は、前記走査信号の周波数よりも小さいことを特徴とする液晶表示装置。
　請求項１乃至３のいずれか一において、
　前記ビデオ電圧の電圧振幅は、前記第１の制御信号または前記第２の制御信号の電圧振幅よりも小さいことを特徴とする液晶表示装置。
　請求項１乃至３のいずれか一の液晶表示装置を有する電子機器。