CN110379769A - 一种tft阵列基板的制作方法及阵列基板 - Google Patents

一种tft阵列基板的制作方法及阵列基板 Download PDF

Info

Publication number
CN110379769A
CN110379769A CN201910444127.5A CN201910444127A CN110379769A CN 110379769 A CN110379769 A CN 110379769A CN 201910444127 A CN201910444127 A CN 201910444127A CN 110379769 A CN110379769 A CN 110379769A
Authority
CN
China
Prior art keywords
layer
via hole
array substrate
photoresist
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910444127.5A
Other languages
English (en)
Other versions
CN110379769B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN201910444127.5A priority Critical patent/CN110379769B/zh
Publication of CN110379769A publication Critical patent/CN110379769A/zh
Application granted granted Critical
Publication of CN110379769B publication Critical patent/CN110379769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

本发明涉及显示技术领域，尤其涉及一种TFT阵列基板的制作方法及阵列基板，其中所述方法包括如下步骤：在基板上形成沉积第一金属层；在第一金属层上依次沉积栅极绝缘层、半导体有源层和蚀刻阻挡层；在蚀刻阻挡层的上涂布光阻，通过黄光制程透过第一灰阶光罩进行曝光，以第一金属层为光罩通过背光源进行背面曝光；对曝光后的光阻进行显影、蚀刻，并在蚀刻完成后剥离剩余光阻；在蚀刻阻挡层上再次涂布光阻，通过相同的第一灰阶光罩进行曝光显影，并蚀刻出ES过孔和DC过孔；剥离再次涂布的光阻，在栅极绝缘层和蚀刻阻挡层沉积并蚀刻出第二金属层。本方案中能够减少光罩的使用，简化阵列基板工艺制程，降低制造成本的同时，还能够提高产品的生产良率。

Description

一种TFT阵列基板的制作方法及阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板的制作方法及阵列基板。
背景技术
目前非晶态金属氧化物半导体发展迅速。其中，非晶InGaZnO(IGZO)凭借其简单的制备工艺以及优异的光电学性能而成为TFT制备的理想材料，以其制备的TFT有着高迁移率、高开关比等特点，具有替代a-Si的潜力。较a-Si TFT相比，IGZO-TFT的载流子迁移率可以达到10～30cm2/V·S，大大提高TFT对像素电极的充放电效率和响应速度。更为重要的是，IGZO制程和现有的a-Si生产线具有很好的兼容性，较生产工艺更为复杂、设备投资更高的低温多晶硅(LTPS)具有更低的投资成本。
有源矩阵有机发光二极管(AMOLED)被称为下一代的显示技术，与技术更为成熟的LCD领域相比，其具有广色域、高对比度、超薄设计和低显示屏能耗等优势。从技术发展和成本来看，较a-Si和LTPS而言，IGZO可满足AMOLED显示阵列基板驱动需求，并且其具有更低的Ioff和抑制漏电流的能力，更有利于实现TFT器件的小型化，实现超高分辨率Array基板的制作。
现有的AMOLED的Array基板，一般包括玻璃基板Glass、栅极金属层GE、栅极绝缘层GI、半导体有源层SE、蚀刻阻挡层ES、源漏极金属SD、保护绝缘层IP、有机平坦层OP、像素电极AN、像素电极有机保护层PD和有机间隙物PS。各个制程中不仅需要特有的光罩Mask，而且除有机层外，基本每个制程均需要经过成膜、曝光、蚀刻、光阻剥离等四个制程站点，不仅在生产成本方面高，整个工艺过程复杂且耗时长，人力物力投入量大，更为重要的事，制程站点的越多越容易造成阵列基板的良率降低。
发明内容
为此，需要提供一种TFT阵列基板的制作方法及阵列基板，来解决现有技术中的阵列基板生产工艺复杂，不仅制作成本高，而且产品良率不高的问题。
为实现上述目的，发明人提供了一种TFT阵列基板的制作方法，包括如下步骤：
在基板上形成沉积第一金属层并制作栅极驱动电路；
在第一金属层上依次沉积栅极绝缘层、半导体有源层和蚀刻阻挡层；
在蚀刻阻挡层的上涂布光阻，通过黄光制程透过第一灰阶光罩进行曝光，其中第一灰阶光罩具有两种不同光线穿透率的第一孔道和第二孔道，且第一孔道的光线穿透率小于第二孔道；
以第一金属层为光罩通过背光源进行背面曝光；
对曝光后的光阻进行显影、蚀刻，并在蚀刻完成后剥离剩余光阻；
在蚀刻阻挡层上再次涂布光阻，通过相同的第一灰阶光罩进行曝光显影，并蚀刻出ES过孔和DC过孔；
剥离再次涂布的光阻，在栅极绝缘层和蚀刻阻挡层沉积并蚀刻出第二金属层。
进一步的，所述“在栅极绝缘层和蚀刻阻挡层沉积并蚀刻出第二金属层”步骤之后还包括：
在第二金属层和栅极绝缘层上形成钝化层，并蚀刻出显露第二金属层表面的IP过孔；
在钝化层上形成有机平坦层，并在IP过孔上方曝光出显露第二金属层表面的OP过孔；
在有机平坦层上形成像素电极，且像素电极依次经过IP过孔、OP过孔连接第二金属层；
在平坦层和像素电极之上沉积有机隔垫层；
通过黄光制程透过第二灰阶光罩进行曝光，显影出支撑垫块和PD过孔，其中第二灰阶光罩具有两种不同光线穿透率的第三孔道和第四孔道，且第三孔道的光线穿透率大于第四孔道。
进一步的，所述有机隔垫层为像素电极有机保护层和有机间隙层组成的复合有机层。
进一步的，所述像素电极材质为ITO或者由ITO/Ag/ITO材质组成夹心层结构。
进一步的，所述OP过孔的直径大于IP过孔。
进一步的，所述钝化层为SIOx或者SINx。
进一步的，所述光阻为正型光阻。
进一步的，所述“在蚀刻阻挡层上再次涂布光阻，通过相同的第一灰阶光罩进行曝光显影，并蚀刻出ES过孔和DC过孔”步骤中还包括：
对半导体有源层上ES过孔处的蚀刻区域进行掺杂或者用等离子体导体化处理。
进一步的，所述半导体有源层为IGZO有源层。
为实现上述目的，发明人还提供了所述阵列基板根据上述的方法制作而成。
区别于现有技术，上述技术方案具有如下优点：本发明一种TFT阵列基板的制作方法及阵列基板，其中所述制作方法中通过对蚀刻阻挡层和半导体有源层两膜层进行连续沉积成膜，在蚀刻阻挡层的上涂布光阻，通过黄光制程透过具有两种不同光线穿透率孔道的第一灰阶光罩进行曝光，并且随后以第一金属层为光罩通过背光源进行背面曝光，进而对蚀刻阻挡层和半导体有源层进行蚀刻，以减少一道光罩Mask的使用，实现阵列基板工艺制程的简化，降低制造成本的同时，还能够提高产品的生产良率，市场竞争力更强。
附图说明
图1为具体实施方式中TFT阵列基板的制作方法工艺流程图；
图2为具体实施方式中在基板上形成沉积第一金属层的剖视结构示意图；
图3为具体实施方式中在第一金属层上依次沉积栅极绝缘层、半导体有源层和蚀刻阻挡层的剖视结构示意图；
图4为具体实施方式中在光阻涂布后的蚀刻阻挡层上进行曝光的剖视结构示意图；
图5为具体实施方式中以第一金属层为光罩通过背光源进行背面曝光的剖视结构示意图；
图6为具体实施方式中对曝光后的光阻进行显影、蚀刻和剥离的剖视结构示意图；
图7为具体实施方式中在蚀刻阻挡层上再次涂布光阻后曝光的剖视结构示意图；
图8为具体实施方式中蚀刻出ES过孔和DC过孔的剖视结构示意图；
图9为具体实施方式中栅极绝缘层和蚀刻阻挡层沉积第二金属层的剖视结构示意图；
图10为具体实施方式中在第二金属层和栅极绝缘层上形成钝化层的剖视结构示意图；
图11为具体实施方式中在钝化层上形成有机平坦层的剖视结构示意图；
图12为具体实施方式中在有机平坦层上形成像素电极的剖视结构示意图；
图13为具体实施方式中在平坦层和像素电极之上沉积有机隔垫层的剖视结构示意图；
图14为具体实施方式中对有机隔垫层直接进行曝光显影的剖视结构示意图；
图15为具体实施方式中TFT阵列基板的剖视结构示意图。
附图标记说明：
1、基板；
2、第一金属层；
3、栅极绝缘层；31、DC过孔；
4、半导体有源层；
5、蚀刻阻挡层；51、ES过孔；
6、光阻；
7、第一灰阶光罩；71、第一孔道；72、第二孔道；
8、第二金属层；
9、钝化层；91、IP过孔；
10、有机平坦层；101、OP过孔；
11、像素电极；
12、有机隔垫层；121、支撑垫块；122、PD过孔；
13、第二灰阶光罩；131、第三孔道；132、第四孔道。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请一并参阅图1至图15，本发明公开了一种TFT阵列基板的制作方法，包括如下步骤：
如图2所示。S100，在基板1上形成沉积第一金属层2并制作栅极驱动电路；玻璃基板1作为的Array基板1主体结构，以在基板1上沉积不同的膜层，经相应的制作工艺最终形成TFT阵列基板。所述第一金属层2即为栅极金属层(GE)，在该段制程中使用第一道光罩Mask曝光蚀刻出栅极驱动电路。优选的，所述第一金属层2的材料可选用纯Mo，或者第一金属层2Ti/Al/Ti金属材料组成的夹心层结构。
如图3所示。S110，在第一金属层2上依次沉积栅极绝缘层(GI)3、半导体有源层(SE)4和蚀刻阻挡层(ES)5；具体的，所述栅极绝缘层(GI)3可以为SIOx绝缘层或者SINx绝缘层。所述有源层可以为氧化物半导体层或者非晶硅层。优选的，所述蚀刻阻挡层(ES)5的设计可以减少半导体有源层(SE)4受水氧影响，起到保护半导体有源层(SE)4的作用，在一定程度上可以延长阵列基板的使用寿命。
如图4所示。S120，在蚀刻阻挡层(ES)5的上涂布光阻(PR)6，通过黄光制程透过第一灰阶光罩7进行曝光，其中第一灰阶光罩7具有两种不同光线穿透率的第一孔道71和第二孔道72，且第一孔道71的光线穿透率小于第二孔道72；第二孔道72下方的光阻(PR)6需要曝光出更深的孔径，因此第一孔道71的光线穿透率小于第二孔道72。在该段制程中进行第二道光罩Mask，并在配合下述步骤进行ES过孔51和DC过孔31的制作。具体的，在该步骤中所述光阻(PR)6采用正型光阻(PR)6，仅进行曝光而不显影。所述的光阻(PR)6材料由树脂、感光剂、溶剂以及部分添加剂组成。
如图5所示。S130，以第一金属层2为光罩通过背光源进行背面曝光；
如图6所示。S140，对曝光后的光阻(PR)6进行显影、蚀刻，并在蚀刻完成后剥离剩余光阻(PR)6；其中蚀刻阻挡层(ES)5为干蚀刻，半导体有源层(SE)4为湿蚀刻。
如图7和图8所示。S150，在蚀刻阻挡层(ES)5上再次涂布光阻(PR)6，通过相同的第一灰阶光罩7进行曝光显影，并蚀刻出ES过孔51和DC过孔31；所述ES过孔51仅穿透蚀刻阻挡层(ES)5显露出半导体有源层(SE)4的表面。所述DC过孔31蚀刻穿透栅极绝缘层(GI)3，以显露出栅极金属层(GE)。
如图9所示。S160，剥离再次涂布的光阻(PR)6，在栅极绝缘层(GI)3和蚀刻阻挡层(ES)5沉积并蚀刻出第二金属层8。在该段制程中进行第三道光罩Mask以形成源漏极金属层(SD)。所述第二金属层8在两个ES过孔51处与半导体有源层(SE)4连接，第二金属层8在DC过孔31处与栅极金属层(GE)连接，并在两个ES过孔51处形成源极和漏级，源极和漏极之间的位置对应的半导体有源层(SE)4为沟道区域。
从上述描述可知，本发明的有益效果在于：通过对蚀刻阻挡层(ES)5和半导体有源层(SE)4两膜层进行连续沉积成膜，在蚀刻阻挡层(ES)5的上涂布光阻(PR)6，通过黄光制程透过具有两种不同光线穿透率孔道的第一灰阶光罩7进行曝光，并且随后以第一金属层2为光罩通过背光源进行背面曝光，进而对蚀刻阻挡层(ES)5和半导体有源层(SE)4进行蚀刻，以减少一道光罩Mask的使用，实现阵列基板工艺制程的简化，降低制造成本的同时，还能够提高产品的生产良率，市场竞争力更强。
进一步的，所述“在栅极绝缘层(GI)3和蚀刻阻挡层(ES)5沉积并蚀刻出第二金属层8”步骤之后还包括：
如图10所示。S170，在第二金属层8和栅极绝缘层(GI)3上形成钝化层(IP)9，并蚀刻出显露第二金属层8表面的IP过孔91；便于像素电极(AN)11与第二金属层8的漏级连通。在该段制程中进行第四道光罩Mask，以便于形成IP过孔91。
如图11所示。S180，在钝化层(IP)9上形成有机平坦层(OP)10，并在IP过孔91上方曝光出显露第二金属层8表面的OP过孔101；在该段制程中进行第五道光罩Mask，以便于形成OP过孔101。优选的，所述钝化层(IP)9为SIOx或者SINx。
如图12所示。S190，在有机平坦层(OP)10上形成像素电极(AN)11，且像素电极(AN)11依次经过IP过孔91、OP过孔101连接第二金属层8；所述像素电极(AN)11作为阳极与漏级电路连通。在该段制程中进行第六道光罩以蚀刻出像素电极(AN)11。
如图13所示。S200，在平坦层和像素电极(AN)11之上沉积有机隔垫层12；
如图14和图15所示。S210，通过黄光制程透过第二灰阶光罩13进行曝光，显影出支撑垫块121和PD过孔122，其中第二灰阶光罩13具有两种不同光线穿透率的第三孔道131和第四孔道132，且第三孔道131的光线穿透率大于第四孔道132。所述支撑垫块121起到安装支撑作用。所述PD孔用于连接OLED的阴极。通过上述制程将光罩Mask的数量由9道减少到7到，大大简化了阵列基板的制作工艺，进一步降低制造成本并提高产品的生产良率。具体的，所述有机隔垫层12为像素电极有机保护层(PD)和有机间隙层(PS)组成的复合有机层。
进一步的实施例中，所述像素电极(AN)11材质为ITO或者由ITO/Ag/ITO材质组成夹心层结构。优选的所述像素电极(AN)11为ITO材质制成，ITO是一种N型氧化物半导体-氧化铟锡，其透明度高适合用于制作阵列基板的像素电极(AN)11。
请参阅图10和图11，进一步的实施例，所述OP过孔101的直径大于IP过孔91。以便于像素电极(AN)11的沉积和蚀刻。
具体的实施例中，所述“在蚀刻阻挡层(ES)5上再次涂布光阻(PR)6，通过相同的第一灰阶光罩7进行曝光显影，并蚀刻出ES过孔51和DC过孔31”步骤中还包括：
对半导体有源层(SE)4上ES过孔51处的蚀刻区域进行掺杂或者用等离子体导体化处理。通过对半导体有源层(SE)4ES过孔51处的蚀刻区域进行掺杂或用等离子体导体化处理等方式来改善表面特性，减少源漏极与有源层之间的欧姆接触即降低该区域与源漏极金属搭接的接触电阻，从而进一步改善IGZO阵列基板的器件特性。
具体的实施例中，所述半导体有源层(SE)4为IGZO有源层。所述IGZO有源层是由含有铟、镓和锌的非晶氧化物制成的薄膜层，载流子迁移率非常快。IGZO有源层由栅极电压控制生成反型层，作为导电沟道。在本发明中，第二金属层8的源极和漏级之间通过IGZO有源层作为导电沟道进行串联连接，以进行电子的高速迁移。
为实现上述目的，发明人还提供了所述阵列基板根据上述的方法制作而成。通过上述制作方法能够实现阵列基板工艺制程的简化，降低制造成本的同时，还能够提高产品的生产良率，市场竞争力更强。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明专利的保护范围之内。

Claims (10)

1.一种TFT阵列基板的制作方法，其特征在于，包括如下步骤：
在基板上形成沉积第一金属层并制作栅极驱动电路；
在第一金属层上依次沉积栅极绝缘层、半导体有源层和蚀刻阻挡层；
在蚀刻阻挡层的上涂布光阻，通过黄光制程透过第一灰阶光罩进行曝光，其中第一灰阶光罩具有两种不同光线穿透率的第一孔道和第二孔道，且第一孔道的光线穿透率小于第二孔道；
以第一金属层为光罩通过背光源进行背面曝光；
对曝光后的光阻进行显影、蚀刻，并在蚀刻完成后剥离剩余光阻；
在蚀刻阻挡层上再次涂布光阻，通过相同的第一灰阶光罩进行曝光显影，并蚀刻出ES过孔和DC过孔；
剥离再次涂布的光阻，在栅极绝缘层和蚀刻阻挡层沉积并蚀刻出第二金属层。
2.根据权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述“在栅极绝缘层和蚀刻阻挡层沉积并蚀刻出第二金属层”步骤之后还包括：
在第二金属层和栅极绝缘层上形成钝化层，并蚀刻出显露第二金属层表面的IP过孔；
在钝化层上形成有机平坦层，并在IP过孔上方曝光出显露第二金属层表面的OP过孔；
在有机平坦层上形成像素电极，且像素电极依次经过IP过孔、OP过孔连接第二金属层；
在平坦层和像素电极之上沉积有机隔垫层；
通过黄光制程透过第二灰阶光罩进行曝光，显影出支撑垫块和PD过孔，其中第二灰阶光罩具有两种不同光线穿透率的第三孔道和第四孔道，且第三孔道的光线穿透率大于第四孔道。
3.根据权利要求2所述的TFT阵列基板的制作方法，其特征在于，所述有机隔垫层为像素电极有机保护层和有机间隙层组成的复合有机层。
4.根据权利要求2所述的TFT阵列基板的制作方法，其特征在于，所述像素电极材质为ITO或者由ITO/Ag/ITO材质组成夹心层结构。
5.根据权利要求2所述的TFT阵列基板的制作方法，其特征在于，所述OP过孔的直径大于IP过孔。
6.根据权利要求2所述的TFT阵列基板的制作方法，其特征在于，所述钝化层为SIOx或者SINx。
7.根据权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述“在蚀刻阻挡层上再次涂布光阻，通过相同的第一灰阶光罩进行曝光显影，并蚀刻出ES过孔和DC过孔”步骤中还包括：
对半导体有源层上ES过孔处的蚀刻区域进行掺杂或者用等离子体导体化处理。
8.根据权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述光阻为正型光阻。
9.根据权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述半导体有源层为IGZO有源层。
10.一种阵列基板，其特征在于，所述阵列基板根据权利要求1-9任意一项所述的方法制作而成。
CN201910444127.5A 2019-05-27 2019-05-27 一种tft阵列基板的制作方法及阵列基板 Active CN110379769B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910444127.5A CN110379769B (zh) 2019-05-27 2019-05-27 一种tft阵列基板的制作方法及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910444127.5A CN110379769B (zh) 2019-05-27 2019-05-27 一种tft阵列基板的制作方法及阵列基板

Publications (2)

Publication Number Publication Date
CN110379769A true CN110379769A (zh) 2019-10-25
CN110379769B CN110379769B (zh) 2021-07-23

Family

ID=68248748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910444127.5A Active CN110379769B (zh) 2019-05-27 2019-05-27 一种tft阵列基板的制作方法及阵列基板

Country Status (1)

Country Link
CN (1) CN110379769B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697005A (zh) * 2020-05-25 2020-09-22 福建华佳彩有限公司 一种阵列基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478766A (en) * 1994-03-03 1995-12-26 Samsung Electronics Co., Ltd. Process for formation of thin film transistor liquid crystal display
CN104022078A (zh) * 2014-05-29 2014-09-03 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN104157609A (zh) * 2014-08-20 2014-11-19 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN104576542A (zh) * 2015-01-26 2015-04-29 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478766A (en) * 1994-03-03 1995-12-26 Samsung Electronics Co., Ltd. Process for formation of thin film transistor liquid crystal display
CN104022078A (zh) * 2014-05-29 2014-09-03 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN104157609A (zh) * 2014-08-20 2014-11-19 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN104576542A (zh) * 2015-01-26 2015-04-29 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697005A (zh) * 2020-05-25 2020-09-22 福建华佳彩有限公司 一种阵列基板及其制作方法

Also Published As

Publication number Publication date
CN110379769B (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
CN104867942B (zh) Tft基板的制作方法及其结构
CN103187423B (zh) 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN102723269B (zh) 阵列基板及其制作方法、显示装置
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
CN105161505A (zh) 一种阵列基板及其制作方法、显示面板
CN104637955B (zh) 一种阵列基板及其制作方法、显示装置
CN104867959A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN105702623B (zh) Tft阵列基板的制作方法
CN103314431A (zh) 制造氧化物薄膜晶体管阵列的方法和结合其的装置
CN103022145B (zh) 阵列基板、显示装置及制备方法
CN104752343A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
CN104900654A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN102496625A (zh) 薄膜晶体管、画素结构及其制造方法
CN104867870A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104362179A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN107799466A (zh) Tft基板及其制作方法
CN107516661A (zh) 显示基板、显示装置及显示基板的制作方法
CN104157608B (zh) Tft基板的制作方法及其结构
CN104167447B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104766877A (zh) 阵列基板、阵列基板的制造方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant