TWI557247B - 薄膜配線之形成方法及薄膜配線 - Google Patents

薄膜配線之形成方法及薄膜配線 Download PDF

Info

Publication number
TWI557247B
TWI557247B TW102104558A TW102104558A TWI557247B TW I557247 B TWI557247 B TW I557247B TW 102104558 A TW102104558 A TW 102104558A TW 102104558 A TW102104558 A TW 102104558A TW I557247 B TWI557247 B TW I557247B
Authority
TW
Taiwan
Prior art keywords
film
alloy
wiring
heat treatment
substrate
Prior art date
Application number
TW102104558A
Other languages
English (en)
Other versions
TW201348476A (zh
Inventor
森曉
Original Assignee
三菱綜合材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱綜合材料股份有限公司 filed Critical 三菱綜合材料股份有限公司
Publication of TW201348476A publication Critical patent/TW201348476A/zh
Application granted granted Critical
Publication of TWI557247B publication Critical patent/TWI557247B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜配線之形成方法及薄膜配線
本發明係關於配置於液晶顯示裝置等基板上之薄膜配線形成方法及以該方法形成之薄膜配線。
作為以使用薄膜電晶體(以下稱為TFT)之主動矩陣方式驅動之平板顯示器，已知有液晶顯示器、電漿顯示器、有機EL顯示器、無機EL顯示器等。使用該等TFT之平板顯示器(以下稱為FPD)係在玻璃基板等之表面上密著形成格子狀之由金屬膜所成之配線，將TFT設置在由該金屬膜所成之格子狀配線之交叉點上。
圖1為顯示一般已知之TFT之縱剖面模式圖。該TFT係以在玻璃基板1表面上依序層合形成之純銅膜之閘極電極膜2、氮化矽膜3、Si半導體膜4、氧化矽膜之障蔽膜5、及以分離溝6隔開之純銅膜之汲極電極膜7與源極電極膜8所構成。
製造具有該層合膜構造之TFT時，隔開汲極電極膜與源極電極膜之分離溝係以濕式蝕刻及電漿蝕刻而 形成。此時，於前述分離溝底面露出之Si半導體膜之表面成為極不安定之狀態。亦即，於分離溝底面，未鍵結鍵(懸空鍵(dangling bond))增大，此成為表面缺陷。該表面缺陷產生洩漏電流，該洩漏電流增加了TFT之切開電流。結果，無法避免FPD之對比性下降或視野角變小等之問題點之發生。因此，以使用100%氫氣，氫氣流量為10~1000SCCM，氫氣壓為10~500Pa，RF電流密度為0.005~0.5W/cm2及處理時間為1~60分鐘之條件，對分離溝內之表面施以氫電漿處理，使Si半導體膜表面之未鍵結鍵(懸空鍵)與氫原子鍵結而安定化，藉此降低半導體膜表面之洩漏電流亦為已知(參照專利文獻1)。
又，在純銅膜之汲極電極膜及源極電極膜，與氧化矽膜之障蔽膜之間介隔有密著強化膜，使障蔽膜與電極膜具有高的密著強度之TFT亦為已知(參照專利文獻2)。該密著強化膜係以在電極側形成之純銅化帶域，及與障蔽膜之界面部形成之成分凝聚帶域之二帶域所構成，成分凝聚帶域係由Cu、與厚度方向含有峰值為5~20原子%之Ca、同樣地含有峰值為30~50原子%之氧及Si所成。
另外，形成TFT之配線層時，使以由Ag、Au、Cu及Pt所組成群組選出之至少一種之第1金屬作為主體，包含由Ti、Zr、Hf、Ta、Nb、Si、B、La、Nd、Sm、Eu、Gd、Dy、Y、Yb、Ce、Mg、Th及Cr所組成群組選出之至少一種之第2金屬之材料構成之導電層成膜 後，在氧環境中經熱處理，形成被覆於前述導電層表面上之以前述第2金屬作為主體之材料所構成之熱氧化層，且藉由使熱氧化層中之第2金屬相對於第1金屬之比例比前述導電層中之前述比例大，而具有對各種藥品處理之耐性，且具備對基板具有高密著性之配線層之TFT亦為已知(參照專利文獻3)。
至於決定FPD畫質之重要因素，已知陣列基板上所構成之閘極配線與資料配線之電阻極為重要，已知閘極配線與資料配線之電阻愈小則愈可減低輸入之訊號之訊號延遲，藉此可獲得畫質改善之結果。因此，已知有於閘極配線或資料配線中使用低電阻物質的Cu，但使用Cu作為閘極配線時會發生Cu與基板之接觸特性不良之問題。為解決該等問題，已知有在基板與Cu層間使用Ti或Mo作為金屬緩衝層(metal buffer layer)(參照專利文獻4)。
[專利文獻]
[專利文獻1]特開平4-349637號公報
[專利文獻2]特開2010-103324號公報
[專利文獻3]專利第3302894號公報
[專利文獻4]特開2004-163901號公報
另一方面，近年各種FPD之大畫面化及高積體化驚人發展，伴隨於此，有在構成TFT之層合膜相互間要求高密著強度之傾向。然而，專利文獻1中揭示之以 往TFT之現狀為以分離溝與前述氧化矽膜(障蔽膜)隔開之純銅膜(電極膜)間之密著強度低，並未具備可對應滿足要求之高密著強度。
專利文獻2中揭示之以往TFT係藉由介隔在於氧化矽膜(障蔽膜)與純銅膜(電極膜)間之密著強化膜而確保高的密著強度。然而，由於製造步驟中於濺鍍氣體中使用氧，故裝置需要改造，造成製造成本上升、生產性下降，而在大畫面之FPD普及之同時，對於要求更低成本化之TFT在實用上成為大的課題。
最近的TFT製作步驟中有時會在形成源極．汲極電極後進行如前述之氫電漿處理。專利文獻3中揭示之以往TFT會有氫電漿耐性差而使Cu合金氧化層還原，使密著性降低之課題。且，使用Cu作為第1金屬時，相較與以往Cu系材料相較會有比電阻偏高的課題。
再者，專利文獻4中記載之於閘極配線使用Cu並使用Mo或Ti作為金屬緩衝層之薄膜配線製程中，有時候在後步驟中進行濕式蝕刻。然而，由於Mo或Ti與Cu之電化學特性有較大差異故難以以同一蝕刻液進行蝕刻，而有不得不使用複數種蝕刻液進行蝕刻之課題。
本發明之目的係提供一種與基板具有高的密著強度，可直接使用既有之濺鍍裝置而形成，比電阻低、氫電漿耐性優異，且可單液蝕刻之Cu合金薄膜配線形成方法，同時提供一種以該形成方法形成之比電阻低、氫電漿耐性優異之Cu合金薄膜配線。
本發明人等為改善Cu合金膜之氫電漿耐性而探討可獲得比以往之合金添加元素之氧化物更安定之氧化物的添加元素，同時針對各種添加元素，分別改變以濺鍍法成膜後之熱處理條件，評價膜特性，且針對其關聯性進行積極研究之結果，獲得以下見解。
(a)如專利文獻3所揭示之使用以往之Cu合金氧化膜作為密著層時，確認到因氫電漿處理而使密著性劣化。因此種氫電漿曝露造成密著性劣化之理由可說明如下。亦即，如圖2所示，因氫電漿曝露而使氫離子透過上層之金屬Cu膜，而使下層之Cu合金氧化物膜還原。因該現象，在與底層之界面形成微孔洞，使密著性劣化。
(b)相對於此，利用使用Cu-Ca合金靶之濺鍍法形成Cu-Ca合金薄膜後，在含有微量氧之惰性氣體環境中經熱處理時，在Cu-Ca合金膜與障蔽膜之界面會形成Cu-Ca合金氧化膜。此時，以濺鍍法形成之Cu-Ca合金膜之結晶粒界由於自膜表面連接至與基板等之界面，故於該結晶粒界氧原子較容易擴散而到達界面，且經界面擴散傳遞到界面整體，形成Cu-Ca合金氧化物層，並與玻璃(基板)或氧化矽(障蔽膜)反應，產生強固的化學鍵結。
(c)此外，發現含有特定量Ca之Cu-Ca合金氧化膜對於氫電漿顯示良好的耐性。因此，發現在與基板(底層)之界面形成之Cu-Ca合金氧化膜不會因氫電漿而還 原，維持了強固之密著性。
(d)另外，Cu-Ca合金氧化膜之氧源由於係在熱處理時之惰性氣體環境中所含有之微量氧，故不需要成膜裝置之改造或複雜之處理．操作，即可形成Cu-Ca合金氧化膜。另一方面，以氧反應性濺鍍形成Cu-Ca合金氧化膜時，為了一面維持特定之氧量一面穩定地產生電漿，故必須獨立且精密地控制導入於腔室內之反應氣體(氧氣)與放電氣體之流量。又，用於該控制之反應氣體導入用配管或流量計、流量閥等之設置為必要，而使製造成本提高且生產性亦變差。
(e)不過，經本發明人等積極研究後，發現使用通常之濺鍍法形成Cu-Ca合金膜後利用在含微量氧之惰性氣體環境中進行熱處理之方法，可使用既有之成膜裝置而不需要複雜操作，即可使期望之Cu-Ca合金氧化膜成膜。亦即，熱處理時，由於不需要產生電漿，故不須擔心因反應氣體或放電氣體之流量變動或基板溫度變動等而引起異常放電，而且，藉由導入於成膜裝置內之惰性氣體中預先導入特定之微量氧，可直接使用既有之成膜裝置進行簡單的處理。
(f)再者，Cu與Cu-Ca合金之蝕刻速度幾乎相等，可使用相同之蝕刻液進行處理。
本發明係基於前述見解而完成者。
本發明之第1樣態為一種薄膜配線形成方法，其係使用Cu-Ca合金靶，以濺鍍法進行成膜之薄膜配線形成方 法，其特徵為使用具有Ca：0.5at%以上且未達5at%，殘餘：Cu及不可避免雜質之組成的Cu-Ca合金靶，以前述濺鍍法使Cu-Ca合金膜成膜後，在氧分壓為10-4~10-10氣壓之含有微量氧的惰性氣體環境中，於300~700℃熱處理前述合金膜。
本發明第2樣態為前述第1樣態之薄膜配線形成方法，其中前述Cu-Ca合金膜之平均膜厚為10~500nm。
本發明之第3樣態為前述第1或第2樣態之薄膜配線形成方法，其係於使前述Cu-Ca合金膜成膜後，使Cu膜在Cu-Ca合金膜上成膜之薄膜配線形成方法。該第3樣態中，Cu膜之成膜可在前述熱處理之前進行。
本發明之第4樣態為前述第1或第2樣態之薄膜配線形成方法，其係於前述熱處理後，使Cu膜在Cu-Ca合金膜上成膜之薄膜配線形成方法。
本發明之第5樣態為以前述第1至第4樣態之任一樣態之方法形成之薄膜配線，其特徵為以歐傑電子分光法(Auger Electron Spectroscopy)測定之前述Cu-Ca合金膜之膜厚方向中Ca含有比例之峰值相對於Cu與Ca之合計量為0.5at%以上且未達5at%。
上述第1至第4樣態中，前述Cu-Ca合金膜可於SiO2基板、玻璃基板、表面具有氧化膜之半導體基板(例如Si基板)等之基板上成膜。據此，上述第5樣態之薄膜配線可成為於上述基板上所形成之薄膜配線。前述熱處理可藉由於表面形成有Cu-Ca合金膜、或Cu-Ca合金膜與 前述Cu膜之基板的熱處理而進行。
依據本發明，藉由以(1)使用具有Ca：0.5at%以上且未達5at%，殘餘：Cu及不可避免雜質之組成的Cu-Ca合金靶，以濺鍍法使Cu-Ca合金膜成膜，(2)在氧分壓為10-4~10-10氣壓之含有微量氧的惰性氣體環境中，於300~700℃熱處理，進行二階段之製程之新穎方法形成薄膜配線，而獲得具有與基板高的密著強度，比電阻低、氫電漿耐性優異，可單液蝕刻之Cu合金薄膜配線，同時形成前述薄膜配線時，可直接使用既有之濺鍍裝置而發揮優異效果。因此，獲得具備FPD之大畫面化及高積體化所要求之高密著強度、低比電阻、優異的氫電漿耐性之薄膜配線。且，可大幅削減其製造成本。
1‧‧‧玻璃基板
2‧‧‧閘極電極膜
3‧‧‧氮化矽膜
4‧‧‧Si半導體膜
5‧‧‧障蔽膜
6‧‧‧分離溝
7‧‧‧汲極電極膜
8‧‧‧源極電極膜
圖1為顯示薄膜電晶體之縱剖面模式圖之圖。
圖2為顯示因氫電漿暴露引起之密著性劣化模型之圖。
圖3A、3B、3C為顯示本發明之薄膜配線形成方法之流程之圖。
圖4A、4B、4C為顯示成膜後熱處理前及熱處理後之Cu膜之XPS分析之結果的圖。
圖5A、5B、5C為顯示成膜後熱處理前及熱處理後之Cu-Ca合金膜之XPS分析之結果的圖。
本發明之一實施形態係使用Cu-Ca合金靶，以濺鍍法使Cu-Ca合金膜成膜後，在氧分壓為10-4~10-10氣壓之含有微量氧的惰性氣體環境中熱處理之薄膜配線形成方法(參照圖3A)。
另外，本發明之另一實施形態為使用Cu-Ca合金靶，以濺鍍法使Cu-Ca合金膜成膜後，使Cu膜成膜於Cu-Ca合金膜上，隨後在氧分壓為10-4~10-10氣壓之含有微量氧的惰性氣體環境中熱處理之薄膜配線形成方法(參照圖3B)。
另外，本發明又另一實施形態為使用Cu-Ca合金靶，以濺鍍法使Cu-Ca合金膜成膜後，在氧分壓為10-4~10-10氣壓之含有微量氧的惰性氣體環境中熱處理後，使Cu膜成膜於Cu-Ca合金膜上之薄膜配線形成方法(參照圖3C)。
另外，本發明為以前述任一方法形成之膜中之Ca含有比例為0.5at%以上且未達5at%之薄膜配線。
又，上述實施形態中，Cu-Ca合金膜可成膜於基板上。合金膜、或合金膜與Cu膜之熱處理可在形成該等膜之後，藉由熱處理基板而進行。至於基板可使用SiO2基板、玻璃基板、表面具有氧化膜之半導體基板(例如Si 基板)等之通常TFT所使用之基板。
薄膜配線之配線圖形可在形成合金膜、或合金膜與Cu膜後，以用於通常薄膜配線之配線圖型形成所用之方法(例如，蝕刻)形成。
此處，針對本發明之數值限定之理由加以說明。
(a)微量氧之含有比例：
熱處理時之微量氧之含量在氧分壓未達10-10氣壓時，在例如與SiO2或玻璃等基板之界面所形成之Cu-Ca合金氧化膜之氧化未充分進行，故與基板之密著性不足。然而，Ca濃度在5at%以上由於Ca與SiO2進行直接還原反應，故雖可獲得密著性，但由於Ca經還原所產生之Si擴散於Cu中，導致比電阻上升。另一方面，氧分壓超過10-4氣壓時，進行Cu-Ca合金氧化膜之氧化，使比電阻上升故不佳。因此，熱處理時之微量氧之含量以氧分壓計定為10-4~10-10氣壓。又，熱處理時之壓力較好為大氣壓，至於惰性氣體可使用氮氣。此處，使用氮氣作為惰性氣體之理由為在TFT等之製造製程中，由於會有設置形成氮化膜之製程之情況，故可挪用其之故，使用Ar氣體亦無妨。
(b)Cu-Ca合金靶之合金組成及薄膜配線之膜中之Ca含有比例：
就Ca而言，係藉熱處理而偏析於銅薄膜配線與基板或氧化矽之界面，經氧化而與基板或氧化矽進行化學反應 而形成反應層，藉由防止氧之界面擴散而抑制Cu之氧化，而展現氫電漿耐性，同時藉由形成反應層，而有提高與由SiO2或玻璃所成之基板之密著性之作用。
以濺鍍法形成Cu-Ca合金膜時所使用之靶所含之Ca之含有比例相對於Cu與Ca之合計量未達0.5at%時，前述效果無法完全展現，使氫電漿耐性不足。另一方面，超過5at%時由於Cu-Ca合金薄膜配線之比電阻變高故不佳。因此，Cu-Ca合金靶之合金組成較好為Ca：0.5以上且未達5at%，殘餘：Cu及不可避免之雜質。
另外，使用滿足前述條件之Cu-Ca合金靶，以後述之濺鍍法使Cu-Ca合金膜成膜時，雖形成具有比靶之合金組成低之組成之Cu-Ca合金膜，但熱處理後，由於Ca偏析於膜與基板或氧化矽之界面，故確認於薄膜中之Ca相對於Cu與Ca之合計量之含有比例在膜厚方向中峰值幾乎與前述Cu-Ca合金靶中之Ca含有比例相同。
(c)熱處理溫度：
針對熱處理時之熱處理溫度，重複詳細實驗之結果，Cu-Ca合金膜藉由在300℃以上之前述含有微量氧之惰性氣體環境中進行熱處理，以膠帶剝離試驗了解獲得良好之密著性。
然而，熱處理溫度超過700℃時，由SiO2或玻璃等所成之基板會變形故不佳。又，藉由在300℃以上之溫度進行熱處理，而提高氫電漿耐性。因此，熱處理溫度較好為 300~700℃。
(d)Cu-Ca合金膜之平均膜厚：
對以濺鍍形成Cu-Ca合金膜後之Cu-Ca合金膜與基板(SiO2)之剖面進行詳細觀察後，確認藉由含有微量氧之惰性氣體環境中之熱處理，Ca會偏析於SiO2表面而形成1nm左右厚度之非晶型層。經偏析之Ca在界面被氧化成CaO，依據CaO-SiO2狀態圖，CaO與SiO2反應形成Ca2SiO4或Ca3SiO5等複數之鈣．矽酸鹽層。此層被認為有助於Cu-Ca合金膜與基板之密著性。Cu-Ca合金膜之平均膜厚未達10nm時，前述鈣．矽酸鹽層之層厚亦變薄而無法充分發揮密著性。另一方面，平均膜厚超過500nm時成膜時間加長而不經濟。另外因薄膜配線而使階差變大，因應力集中造成之氮化矽等之層間絕緣膜之破裂變多故不佳。因此，Cu-Ca合金膜之平均膜厚較好為10~500nm。
但，膜厚未達100nm時，膜之比電阻會上升。因此，並非使用Cu-Ca合金膜作為單層膜，而是以Cu-Ca合金膜作為底層，於其上形成純Cu膜作為導電膜較佳。
接著，針對本發明之薄膜配線形成方法及薄膜配線之一實施樣態，基於實施例更具體加以說明。
[實施例1]
薄膜配線之成膜係使用DC磁控濺鍍裝置。靶材係使用99.99 at%Cu(以下以4NCu表示)、99.9999 at%Cu(以下以6NCu表示)、Cu-0.2at%Ca(以下以Cu-0.2Ca表示)、Cu-0.5at%Ca(以下以Cu-0.5Ca表示)、Cu-1at%Ca(以下以Cu-1Ca表示)、Cu-2at%Ca(以下以Cu-2Ca表示)、Cu-5at%Ca(以下以Cu-5Ca表示)、Cu-7at%Ca(以下以Cu-7Ca表示)，基板係使用附有熱氧化膜之矽晶圓(尺寸為直徑76.3mm×厚度380μm)。
(Cu合金膜之成膜步驟)
將腔室內抽真空至5×10-5Pa後，導入純Ar，且將Ar氣體壓力調整至0.67Pa。未進行基板加熱，將功率密度及成膜速度分別設為DC 3.3W/cm2、4nm/sec.，目標膜厚設為5~500nm。
此處，Cu合金膜之目標膜厚係以成膜速度(nm/sec.)×成膜時間(sec.)求得，但針對以本實施例獲得之樣品，係以掃描型電子顯微鏡觀察剖面圖像，均觀察到與目標膜厚相等之平均膜厚。
(熱處理步驟)
接著，使用紅外線加熱爐，在含有微量氧之惰性氣體環境中進行熱處理。首先，將腔室內抽真空至0.5Pa後，置換成氧分壓為1×10-3~1×10-11氣壓之含有微量氧之氮氣，將流量設為1L/min，壓力設為大氣壓。接著，以升溫速度為1℃/sec、加熱溫度為100、200、300、400、500、600、700℃、保持時間為30分鐘，進行熱處理。 又，超過700℃時基板已經變形，故未進行實驗。
(與基板之密著性評價)
對施以熱處理之基板上形成之薄膜，以膠帶剝離試驗進行密著性評價。密著性評價之具體方法係以針對薄膜配線表面撕離膠帶時之薄膜配線之剝離狀態進行評價。首先，使用切割刀以間隔1mm縱橫切割薄膜，切出合計100個棋盤格。接著，將透明膠帶強壓著於棋盤格部分上，以45°之角度迅速撕離膠帶之端部，且觀察棋盤格狀態，以目視觀察薄膜狀態。此時，以未產生剝離者記為密著性良好，計算100個棋盤格中剝離多少格，調查各薄膜配線之密著性。結果示於表1~3。又，表1~3中，100個中即使一個亦未剝離者示為A，剝離者為1~3個者示為B，剝離者為4~10個者示為C，10個以上剝離者示為D。
(耐氫性之評價)
氮熱處理後，以1：1之比例混合氫與氮而成之氫氮混合氣體中，在3分鐘內加熱至300℃，以與前述相同之膠帶剝離試驗評價耐氫性，結果同樣示於表1~3。
又，且表1~3中，氮之行係顯示氮熱處理後之膠帶剝離試驗之結果，氫之行係顯示前述耐氫性評價之結果。又，表1、2中之熱處理時之氧分壓設為10-7氣壓，表1、3中各樣品之目標平均膜厚設為300nm，表2、3中氮熱處理溫度設為300℃。
(膜中之Ca濃度分析)
以歐傑電子分光法進行深度方向分析，進行Cu薄膜與玻璃基板及氧化矽膜界面中Ca濃度分析。氬離子蝕刻係使用Zalar旋轉法進行。加速電壓設為5kV，電流設為10nA，試料之傾斜角度設為30°。
如由表1~3之結果所了解，確認以Ca之含有比例為0.5~7at%之靶而成膜之膜顯示優異之密著性與耐氫性，以1~7at%之靶成膜之膜顯示特別優異之密著性及耐氫性。另外，如由表1之結果所了解，確認氮熱處理溫度在300~700℃之範圍內顯示優異之密著性及耐氫性。另外，如由表2之結果所了解，確認氮熱處理後之Cu-Ca合金膜之膜厚在10~500nm之範圍內時顯示優異之密著性及耐氫性，在100~300nm之範圍內時顯示特別優異之密著性及耐氫性。而且，如由表3之結果所了解，確認氮熱處理時之氧分壓在10-3~10-10氣壓之範圍內時，顯示優異之密著性及耐氫性，在10-4~10-10氣壓之範圍內顯示特別優異之密著性及耐水性。
(薄膜配線與基板之界面之構造解析)
針對前述施以氮熱處理之Cu膜與Cu-Ca合金膜，以XPS進行深度方向分析以解析與基板之界面的界面構造。亦分析在300℃氮熱處理之膜與比較用之未經熱處理之膜。Cu膜之成膜係使用4NCu之靶，Cu-Ca合金膜之成膜係使用Cu-2Ca之靶。基板係使用SiO2。微量氧之含有比例以氧分壓計設為1×10-5氣壓。
結果，未經熱處理之膜以利用Ar離子進行之濺鍍蝕刻依序研削表面，於濺鍍時間為60~70分鐘時檢測到O與Si，隨後，隨著濺鍍時間經過，O與Si之強度變強，在100~120分鐘時O之強度幾乎成為一定。另一方面， 經氮熱處理之膜在濺鍍時間50分鐘時檢測到O與Si，隨後，隨著濺鍍時間經過，O與Si之強度變強，在100~120分鐘時O之強度幾乎成為一定。由該等結果，認為濺鍍時間為100~120分鐘時蝕刻至Cu膜(Cu-Ca合金膜)與基板之界面附近。因此，將以XPS進行光譜分析之濺鍍時間設為80分鐘、100分鐘、120分鐘。其結果示於圖4A、4B、4C及圖5A、5B、5C。該等圖均顯示以X射線激發之歐傑電子光譜的CuLMM光譜，CuO之峰值位置指示線為569eV，Cu之峰值位置指示線為568eV，Cu2O之峰值位置指示線為570eV。
此處，圖4A~4C為成膜後熱處理前(剛沉積，虛線)及氮熱處理後(300℃，實線)之Cu膜結果。圖4A為顯示濺鍍時間：80分鐘之結果，圖4B為顯示濺鍍時間：100分鐘之結果，圖4C為顯示濺鍍時間：120分鐘之結果。另一方面，圖5A~5C為成膜後熱處理前(剛沉積，虛線)及氮熱處理後(300℃，實線)之Cu-2Ca膜之結果。圖5A為顯示濺鍍時間：80分鐘之結果，圖5B為顯示濺鍍時間：100分鐘之結果，圖5C為顯示濺鍍時間：120分鐘之結果。
於CuLMM檢測出Cu與Cu2O及CuO。於Cu膜，隨著靠近膜與SiO2界面，Cu2O因300℃之氮熱處理而峰值變高。顯示因氮熱處理，界面附近之Cu2O濃度上升。另一方面，於Cu-2Ca膜，因氮熱處理而上升之Cu2O之峰值比Cu膜低，藉由添加Ca，抑制了Cu2O於界面之 生成。Cu2O容易被氫而還原，產生水，該水聚集在界面而形成微孔洞，導致密著性降低。藉由添加Ca，而抑制Cu2O之生成，其結果，由於因氫還原所致之水產生受到抑制，故認為添加Ca提高了Cu薄膜配線之耐氫性。
(比電阻之評價)
使用前述靶而成膜之膜中，針對耐氫性之評價為C、B、A者，於耐氫性評價用之氫處理後，以四探針法測定在室溫下之膜的比電阻。但，針對膜厚為5nm及10nm者，膜厚變薄時由於電子表面反射而無法正確測定，故未測定。該等比電阻之測定結果示於表4~6。表4~6中，D為耐氫性評價為D之例。比電阻之數值單位為μΩcm。
如由表4~6之結果所了解，確認Ca含有比例超過5at%時，Cu-Ca合金膜之比電阻變高。
針對膜厚為5nm及10nm者，雖未測定，但藉由使用作為底層密著層，於其上堆積比電阻低之純銅層等作為導電層，可無問題地利用。
接著，針對本發明之薄膜配線形成方法及薄膜配線之另一實施樣態，基於實施例加以說明。
[實施例2]
首先，與實施例1同樣，使用Cu-Ca合金 靶，以濺鍍法於基板上成膜Cu-Ca合金膜。接著，使用Cu靶(6NCu)以濺鍍法，於Cu-Ca合金膜上成膜Cu膜。
如此於基板上成膜由Cu-Ca合金與Cu之二層所成之膜後，在含有微量氧之惰性氣體環境中進行熱處理形成薄膜配線。該形成方法之流程概略示於圖3B。
接著，與實施例1同樣進行密著性評價及耐氫性評價後，獲得與實施例1相同之結果。亦即，即使使Cu膜成膜於Cu-Ca合金膜上，仍可藉由在含有微量氧之惰性氣體環境中進行熱處理，而與實施例1同樣提高密著性及耐氫性。此認為原因係由於在表面形成之Cu膜中之氧擴散速度者高於界面處之氧之反應速度，故即使於Cu-Ca合金膜上成膜Cu膜，在界面之Cu-Ca合金之氧化亦會進行之故。而且，確認藉由在Cu-Ca合金上形成Cu，與Cu本來具有之優異導電性之特性相輔，可使薄膜配線之比電阻降低。
另外，針對本發明之薄膜配線形成方法及薄膜配線之另一實施樣態，基於實施例加以說明。
[實施例3]
首先，與實施例1同樣，使用Cu-Ca合金靶，利用濺鍍法於基板上成膜Cu-Ca合金膜後，在含有微量氧之惰性氣體環境中經熱處理。
接著，於經熱處理之Cu-Ca合金膜(以下稱 為改質Cu-Ca合金膜)上，使用Cu靶(6NCu)以濺鍍法使Cu膜成膜。
如此於基板上形成由改質Cu-Ca合金膜與Cu之2層所成之薄膜配線。
接著，與實施例1同樣進行密著性評價及耐氫性評價，獲得與實施例1相同之結果。而且，確認藉由在Cu-Ca合金上形成Cu，與Cu原本具有之優異導電性之特性相輔，可使薄膜配線之比電阻下降。
[產業上之可利用性]
本發明係針對以Cu膜與基板之界面之微細構造之詳細觀察與耐氫性及密著性之展現機構之驗證為基準而完成者，具有不使Cu系薄膜配線之比電阻上升，並提高密著性及耐氫性，而且，有助於低成本化之顯著效果，其產業上之可利用性極大。

Claims (4)

  1. 一種薄膜配線形成方法，其係使用Cu-Ca合金靶，以濺鍍法進行成膜之薄膜配線形成方法，其特徵為使用具有Ca：0.5at%以上且未達5at%，殘餘：Cu及不可避免雜質之組成的Cu-Ca合金靶，以前述濺鍍法使Cu-Ca合金膜成膜後，在氧分壓為10-4~10-10氣壓之含有微量氧的惰性氣體環境中，於300~700℃熱處理前述合金膜。
  2. 如請求項1之薄膜配線形成方法，其中前述Cu-Ca合金膜之平均膜厚為10~500nm。
  3. 如請求項1或2之薄膜配線形成方法，其係於使前述Cu-Ca合金膜成膜後，使Cu膜在Cu-Ca合金膜上成膜。
  4. 如請求項1或2之薄膜配線形成方法，其係於前述熱處理後，使Cu膜在Cu-Ca合金膜上成膜。
TW102104558A 2012-02-16 2013-02-06 薄膜配線之形成方法及薄膜配線 TWI557247B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012032058A JP5888501B2 (ja) 2012-02-16 2012-02-16 薄膜配線形成方法

Publications (2)

Publication Number Publication Date
TW201348476A TW201348476A (zh) 2013-12-01
TWI557247B true TWI557247B (zh) 2016-11-11

Family

ID=48962567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104558A TWI557247B (zh) 2012-02-16 2013-02-06 薄膜配線之形成方法及薄膜配線

Country Status (5)

Country Link
US (1) US8796144B2 (zh)
JP (1) JP5888501B2 (zh)
KR (1) KR102025948B1 (zh)
CN (1) CN103258725B (zh)
TW (1) TWI557247B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851790A (zh) * 2014-02-13 2015-08-19 上海和辉光电有限公司 制造栅极绝缘层的方法
CN103928400A (zh) * 2014-03-31 2014-07-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044674A (ja) * 2009-08-24 2011-03-03 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
JP2011061187A (ja) * 2010-07-15 2011-03-24 Tohoku Univ コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04349637A (ja) 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
JP3302894B2 (ja) 1996-11-25 2002-07-15 株式会社東芝 液晶表示装置
US6509262B1 (en) * 2000-11-30 2003-01-21 Advanced Micro Devices, Inc. Method of reducing electromigration in copper lines by calcium-doping copper surfaces in a chemical solution
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US8188599B2 (en) * 2006-02-28 2012-05-29 Advanced Interconnect Materials, Llc Semiconductor device, its manufacturing method, and sputtering target material for use in the method
JP5360959B2 (ja) 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
JP5541651B2 (ja) * 2008-10-24 2014-07-09 三菱マテリアル株式会社 薄膜トランジスター用配線膜形成用スパッタリングターゲット
JP5285710B2 (ja) * 2008-10-24 2013-09-11 三菱マテリアル株式会社 薄膜トランジスタの製造方法
JP5354781B2 (ja) * 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US8531033B2 (en) * 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
EP2486596A4 (en) * 2009-10-09 2013-08-28 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044674A (ja) * 2009-08-24 2011-03-03 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
JP2011061187A (ja) * 2010-07-15 2011-03-24 Tohoku Univ コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法

Also Published As

Publication number Publication date
CN103258725A (zh) 2013-08-21
TW201348476A (zh) 2013-12-01
US20130214412A1 (en) 2013-08-22
CN103258725B (zh) 2017-04-12
KR20130094739A (ko) 2013-08-26
JP5888501B2 (ja) 2016-03-22
KR102025948B1 (ko) 2019-09-26
JP2013168582A (ja) 2013-08-29
US8796144B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
TWI437107B (zh) Display device
TWI454373B (zh) Cu alloy film for display device and display device
TWI390059B (zh) 導電膜形成方法、薄膜電晶體、具薄膜電晶體之面板、及薄膜電晶體之製造方法
TWI413252B (zh) A wiring structure, a thin film transistor substrate, a method of manufacturing the same, and a display device
US9024322B2 (en) Wiring structure and display device
JP3445276B2 (ja) 配線形成用Ｍｏ−ＷターゲットとＭｏ−Ｗ配線薄膜、およびそれを用いた液晶表示装置
JP5360959B2 (ja) バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
TWI552342B (zh) Thin film transistor and manufacturing method thereof
JP5548396B2 (ja) 薄膜トランジスタ用配線層構造及びその製造方法
JP3337876B2 (ja) 半導体装置の製造方法
JP5354781B2 (ja) バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
TW200827463A (en) Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method
TWI652359B (zh) 積層配線膜及薄膜電晶體元件
TWI525702B (zh) The display device is configured with a wiring
TWI557247B (zh) 薄膜配線之形成方法及薄膜配線
TW201001709A (en) Thin film transistor substrate and display device
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
US8598580B2 (en) Wiring structure, display apparatus, and semiconductor device
JP4855315B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法
JP4896850B2 (ja) 半導体装置のＣｕ配線およびその製造方法
JP5264233B2 (ja) 有機電界発光型表示装置
JP5424876B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法
JPWO2010143609A1 (ja) 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
WO2008065925A1 (en) SEMICONDUCTOR DEVICE Cu WIRING AND METHOD FOR MANUFACTURING THE SAME