KR20130094739A - 박막 배선 형성 방법 및 박막 배선 - Google Patents

박막 배선 형성 방법 및 박막 배선 Download PDF

Info

Publication number
KR20130094739A
KR20130094739A KR1020130013864A KR20130013864A KR20130094739A KR 20130094739 A KR20130094739 A KR 20130094739A KR 1020130013864 A KR1020130013864 A KR 1020130013864A KR 20130013864 A KR20130013864 A KR 20130013864A KR 20130094739 A KR20130094739 A KR 20130094739A
Authority
KR
South Korea
Prior art keywords
film
alloy
thin film
wiring
substrate
Prior art date
Application number
KR1020130013864A
Other languages
English (en)
Other versions
KR102025948B1 (ko
Inventor
사토루 모리
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20130094739A publication Critical patent/KR20130094739A/ko
Application granted granted Critical
Publication of KR102025948B1 publication Critical patent/KR102025948B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

Ca：0.5 at％ 이상 5 at％ 미만, 잔부：Cu 및 불가피 불순물의 조성을 갖는 Cu-Ca 합금 타깃을 사용하여 스퍼터법으로 Cu-Ca 합금막을 성막한 후, 산소 분압이 10-4 ∼ 10-10 기압인 미량 산소 함유 불활성 가스 분위기 중, 300 ∼ 700 ℃ 에서 상기 합금막을 열 처리하는 박막 배선 형성 방법 및 이 방법으로 형성되는 박막 배선.

Description

박막 배선 형성 방법 및 박막 배선{METHOD OF FORMING THIN FILM INTERCONNECT AND THIN FILM INTERCONNECT}
본 발명은, 액정 표시 장치 등의 기판 상에 배치된 박막 배선 형성 방법 및 그 방법에 의해 형성된 박막 배선에 관한 것이다.
박막 트랜지스터 (이하, TFT 라고 한다) 를 사용한 액티브 매트릭스 방식으로 구동시키는 플랫 패널 디스플레이로서, 액정 디스플레이, 플라스마 디스플레이, 유기 EL 디스플레이, 무기 EL 디스플레이 등이 알려져 있다. 이들 TFT 를 사용한 플랫 패널 디스플레이 (이하, FPD 라고 한다) 에는, 유리 기판 등의 표면에 격자상으로 금속막으로 이루어지는 배선이 밀착 형성되어 있고, 이 금속막으로 이루어지는 격자상 배선의 교차점에 TFT 가 형성되어 있다.
도 1 은, 일반적으로 알려진 TFT 를 나타내는 종단면 모식도이다. 이 TFT 는, 유리 기판 (1) 의 표면에, 순차적으로 적층 형성된, 순구리막의 게이트 전극막 (2), 질화규소막 (3), Si 반도체막 (4), 산화규소막의 배리어막 (5), 및 분리 홈 (6) 으로 구획된 순구리막의 드레인 전극막 (7) 과 소스 전극막 (8) 으로 구성되어 있다.
이와 같은 적층막 구조를 갖는 TFT 의 제조시에는, 드레인 전극막과 소스 전극막을 구획하는 분리 홈이, 습식 에칭 및 플라스마 에칭에 의해 형성된다. 그 때, 상기 분리 홈 바닥면에 노출된 Si 반도체막의 표면은, 매우 불안정한 상태로 되어 있다. 즉, 분리 홈 바닥면에서는, 미결합수(手) (댕글링 본드) 가 증대되고, 이것이 표면 결함이 된다. 이 표면 결함이 리크 전류를 일으키고, 이 리크 전류가 TFT 의 오프 전류를 증가시킨다. 그 결과, FPD 의 콘트라스트의 저감이나 시야각을 작게 하는 등의 문제점의 발생을 피할 수 없다. 이 때문에, 분리 홈 내의 표면에, 100 ％ 수소 가스를 사용하여, 수소 가스 유량이 10 ∼ 1000 SCCM, 수소 가스압이 10 ∼ 500 ㎩, RF 전류 밀도가 0.005 ∼ 0.5 W/㎠ 및 처리 시간이 1 ∼ 60 분인 조건에서 수소 플라스마 처리를 실시하여, Si 반도체막 표면의 미결합수 (댕글링 본드) 를 수소 원자와 결합시켜 안정화함으로써, 반도체막 표면의 리크 전류를 저감시키는 것도 알려져 있다 (특허문헌 1 참조).
또, 순구리막의 드레인 전극막 및 소스 전극막과, 산화규소막의 배리어막 사이에 밀착 강화막을 개재시켜, 배리어막과 전극막이 높은 밀착 강도를 갖는 TFT 도 알려져 있다 (특허문헌 2 참조). 이 밀착 강화막은, 전극측에 형성된 순구리화 대역과, 배리어막과의 계면부에 형성된 성분 응집 대역의 2 대역으로 구성되고, 성분 응집 대역은, Cu 와, 두께 방향의 함유 피크가 5 ∼ 20 원자％ 인 Ca 와, 마찬가지로 30 ∼ 50 원자％ 인 산소와, Si 로 이루어진다.
또한, TFT 의 배선층을 형성할 때, Ag, Au, Cu 및 Pt 로 이루어지는 군에서 선택된 적어도 1 종의 제 1 금속을 주체로 하고, Ti, Zr, Hf, Ta, Nb, Si, B, La, Nd, Sm, Eu, Gd, Dy, Y, Yb, Ce, Mg, Th 및 Cr 로 이루어지는 군에서 선택된 적어도 1 종의 제 2 금속을 함유하는 재료로 구성된 도전층을 성막 후, 산소 분위기 중에서 열 처리하여, 상기 도전층의 표면에 피복되고 상기 제 2 금속을 주체로 하는 재료로 구성된 열 산화층을 형성하고, 상기 도전층에 있어서의 제 1 금속에 대한 제 2 금속의 비율보다 열 산화층에 있어서의 상기 비율 쪽을 크게 함으로써, 각종 약품 처리에 대한 내성을 갖고, 기판에 대한 높은 밀착성을 갖는 배선층을 구비한 TFT 도 알려져 있다 (특허문헌 3 참조).
FPD 의 화질을 결정하는 요소로서, 어레이 기판에 구성된 게이트 배선과 데이터 배선의 저항이 매우 중요하다는 것이 알려져 있고, 게이트 배선과 데이터 배선의 저항이 작으면 입력되는 신호의 신호 지연을 줄일 수 있고, 이로써 화질이 개선되는 결과를 얻을 수 있다는 것이 알려져 있다. 그리고, 게이트 배선 또는 데이터 배선에 저저항 물질인 Cu 를 사용하는 것이 알려져 있지만, Cu 를 게이트 배선으로서 사용하는 경우에는, Cu 가 기판과의 접촉 특성이 양호하지 않다는 문제가 발생한다. 이것을 해결하기 위해, 기판과 Cu 층 사이에 금속 버퍼층 (metal buffer layer) 으로서 Ti 또는 Mo 를 사용하는 것이 알려져 있다 (특허문헌 4 참조).
일본 공개특허공보 평4-349637호 일본 공개특허공보 2010-103324호 일본 특허공보 제3302894호 일본 공개특허공보 2004-163901호
한편, 최근의 각종 FPD 의 대화면화 및 고집적화는 눈부시고, 이것에 수반하여, TFT 를 구성하는 적층막 상호 간에는 더욱 높은 밀착 강도가 요구되는 경향이 있다. 그러나, 특허문헌 1 에 개시된 종래 TFT 에 있어서는, 상기 산화규소막 (배리어막) 과 분리 홈으로 구획된 순구리막 (전극막) 사이의 밀착 강도가 낮아, 요구에 만족스럽게 대응할 수 있는 높은 밀착 강도를 구비하고 있지 않은 것이 현 상황이다.
특허문헌 2 에 개시된 종래 TFT 는, 산화규소막 (배리어막) 과 순구리막 (전극막) 사이에 개재시킨 밀착 강화막에 의해 높은 밀착 강도를 확보하고 있다. 그러나, 제조 공정에 있어서 스퍼터 가스에 산소를 사용하기 때문에, 장치의 개조가 필요하여, 제조 비용의 상승, 생산성의 저하로 이어져, 대화면 FPD 의 보급과 함께, 추가적인 저비용화가 요구되고 있는 TFT 에 있어서, 실용상 큰 과제였다.
최근의 TFT 제작 공정에서는, 소스ㆍ드레인 전극 형성 후에 전술한 바와 같이 수소 플라스마 처리를 실시하는 경우가 있다. 특허문헌 3 에 개시된 종래 TFT 는, 수소 플라스마 내성이 열화되어 Cu 합금 산화층이 환원되고, 밀착성이 저하된다는 과제가 있었다. 또, 제 1 금속으로서 Cu 를 사용한 경우에는, 종래의 Cu 계 재료와 비교하여 비저항이 비교적 높다는 과제가 있었다.
또한, 특허문헌 4 에 기재된 Cu 를 게이트 배선에 사용하고 금속 버퍼층으로서 Mo 나 Ti 를 사용하는 박막 배선 프로세스에서는, 종종 후공정에서 웨트 에칭이 행해진다. 그러나, Mo 나 Ti 와 Cu 는, 전기 화학적 특성이 크게 상이하기 때문에, 동일한 에칭액으로는 에칭하기 어려워, 복수의 에칭액을 사용하여 실시해야 한다는 과제가 있었다.
본 발명은, 기판과의 높은 밀착 강도를 갖고, 기존의 스퍼터 장치를 그대로 사용하여 형성할 수 있으며, 비저항이 낮고, 수소 플라스마 내성이 우수하며, 1 액 에칭이 가능한 Cu 합금 박막 배선 형성 방법을 제공함과 함께, 그 형성 방법에 의해 형성된 비저항이 낮고, 수소 플라스마 내성이 우수한 Cu 합금 박막 배선을 제공하는 것을 목적으로 한다.
본 발명자들은, Cu 합금 박막의 수소 플라스마 내성의 개선을 위해 종래의 합금 첨가 원소의 산화물보다 안정된 산화물이 얻어지는 첨가 원소를 모색함과 함께, 각종 첨가 원소에 대해, 스퍼터법으로 성막 후의 열 처리 조건을 여러 가지로 바꾸어 막 특성을 평가하고, 그 관련성에 대하여 예의 연구를 실시한 결과, 이하의 지견을 얻었다.
(a) 특허문헌 3 에 개시되어 있는 바와 같은 종래의 Cu 합금 산화막을 밀착층으로서 사용한 경우, 수소 플라스마 처리에 의해 밀착성이 열화되는 것이 확인되었다. 이와 같은 수소 플라스마 노출에 의한 밀착성 열화의 이유는 다음과 같이 설명할 수 있다. 즉, 도 2 에 나타내는 바와 같이, 수소 플라스마 노출에 의해 수소 이온이 상층인 메탈 Cu 막을 투과하여, 하층인 Cu 합금 산화물막을 환원시킨다. 이 현상에 의해, 하지와의 계면에 마이크로보이드가 형성되어, 밀착성이 열화된다.
(b) 이에 반해, Cu-Ca 합금 타깃을 사용하여 스퍼터법에 의해 Cu-Ca 합금 박막을 형성한 후, 미량 산소 함유 불활성 가스 분위기 중에서 열 처리한 경우, Cu-Ca 합금막과 기판이나 배리어막의 계면에 Cu-Ca 합금 산화막이 형성된다. 이 때, 스퍼터법에 의해 형성된 Cu-Ca 합금 박막의 결정립계는, 막 표면에서부터 기판 등과의 계면까지 연결되어 있기 때문에, 그 결정립계를 산소 원자가 비교적 용이하게 확산하여 계면에 도착하고, 계면 확산되어 계면 전체에 전달되어 Cu-Ca 합금 산화물층이 형성되고, 유리 (기판) 나 산화규소 (배리어막) 와 반응하여, 강고한 화학 결합을 일으킨다.
(c) 게다가, 소정량의 Ca 를 함유하는 Cu-Ca 합금 산화막은, 수소 플라스마에 대해 양호한 내성을 나타내는 것을 알아냈다. 그 때문에, 기판 (하지) 과의 계면에 형성된 Cu-Ca 합금 산화막이 수소 플라스마에 의해 환원되지 않고, 강고한 밀착성을 유지하는 것을 알아냈다.
(d) 또한, Cu-Ca 합금 산화막의 산소원은, 열 처리시의 불활성 가스 분위기에 함유시킨 미량 산소이기 때문에, 성막 장치의 개조나 복잡한 처리ㆍ조작을 필요로 하지 않고 Cu-Ca 합금 산화막을 형성할 수 있다. 한편, 산소 리액티브 스퍼터로 Cu-Ca 합금 산화막을 형성하는 경우, 소정의 산소량을 유지시키면서 안정적인 플라스마를 발생시키기 위해, 챔버 내에 도입하는 반응 가스 (산소 가스) 와 방전 가스의 유량을 독립적으로 정밀하게 제어할 필요가 있다. 또, 그 제어를 위한 반응 가스 도입용 배관이나 유량계, 유량 밸브 등의 설치가 필요하여, 제조 비용이 높고 생산성도 나빴다.
(e) 그런데, 본 발명자들이 예의 연구한 결과, 통상적인 스퍼터법을 이용하여 Cu-Ca 합금막 형성 후에 미량 산소 함유 불활성 가스 분위기에서 열 처리를 실시한다는 방법을 이용함으로써, 기존의 성막 장치를 사용하여 복잡한 조작을 필요로 하지 않고, 원하는 Cu-Ca 합금 산화막을 성막할 수 있다는 것을 알아냈다. 즉, 열 처리의 경우, 플라스마를 발생시킬 필요가 없기 때문에, 반응 가스나 방전 가스의 유량의 변동이나 기판 온도의 변동 등으로 이상 방전이 일어날 걱정이 없고, 게다가, 성막 장치 내에 도입하는 불활성 가스 중에 미리 소정의 미량 산소를 도입하여 둠으로써, 기존의 성막 장치를 그대로 사용하여 간단하게 처리를 실시할 수 있다는 것을 알아냈다.
(f) 또한, Cu 와 Cu-Ca 합금은, 에칭 속도가 거의 동일하여, 동일한 에칭액을 사용하여 처리하는 것이 가능하다.
본 발명은, 상기 지견에 기초하여 이루어진 것이다.
본 발명의 제 1 양태는, Cu-Ca 합금 타깃을 사용한 스퍼터법으로 성막을 실시하는 박막 배선 형성 방법으로서, Ca：0.5 at％ 이상 5 at％ 미만, 잔부：Cu 및 불가피 불순물의 조성을 갖는 Cu-Ca 합금 타깃을 사용하여 상기 스퍼터법으로 Cu-Ca 합금막을 성막한 후, 산소 분압이 10-4 ∼ 10-10 기압인 미량 산소 함유 불활성 가스 분위기 중에서, 300 ∼ 700 ℃ 에서 상기 합금막을 열 처리하는 것을 특징으로 하는 박막 배선 형성 방법이다.
본 발명의 제 2 양태는, 상기 제 1 양태에 관련된 박막 배선 형성 방법으로서, 상기 Cu-Ca 합금막의 평균 막두께가 10 ∼ 500 ㎚ 인 것을 특징으로 하는 박막 배선 형성 방법이다.
본 발명의 제 3 양태는, 상기 제 1 또는 제 2 양태에 관련된 박막 배선 형성 방법으로서, 상기 Cu-Ca 합금막을 성막 후에, Cu-Ca 합금막 상에 Cu 막을 성막하는 것을 특징으로 하는 박막 배선 형성 방법이다. 이 제 3 양태에 있어서, Cu 막의 성막은, 상기 열 처리 전에 실시할 수 있다.
본 발명의 제 4 양태는, 상기 제 1 또는 제 2 양태에 관련된 박막 배선 형성 방법으로서, 상기 열 처리 후에, Cu-Ca 합금막 상에 Cu 막을 성막하는 것을 특징으로 하는 박막 배선 형성 방법이다.
본 발명의 제 5 양태는, 상기 제 1 내지 제 4 중 어느 한 양태에 관련된 방법에 의해 형성된 박막 배선으로서, 오제 전자 분광법으로 측정한 상기 Cu-Ca 합금막의 막두께 방향에 있어서의 Ca 함유 비율의 피크값이, Cu 와 Ca 의 합량에 대해 0.5 at％ 이상 5 at％ 미만인 것을 특징으로 하는 박막 배선이다.
상기 제 1 내지 제 4 양태에 있어서, 상기 Cu-Ca 합금막은, SiO2 기판, 유리 기판, 표면에 산화막을 갖는 반도체 기판 (예를 들어, Si 기판) 등의 기판 상에 성막할 수 있다. 따라서, 상기의 제 5 양태에 관련된 박막 배선은, 상기의 기판 상에 형성된 박막 배선으로 할 수 있다. 상기의 열 처리는, 표면에 Cu-Ca 합금막, 또는 Cu-Ca 합금막과 상기 Cu 막을 형성한 기판의 열 처리에 의해 실시할 수 있다.
본 발명에 의하면, (1) Ca：0.5 at％ 이상 5 at％ 미만, 잔부：Cu 및 불가피 불순물의 조성을 갖는 Cu-Ca 합금 타깃을 사용한 스퍼터법에 의한 Cu-Ca 합금막의 성막과, (2) 산소 분압이 10-4 ∼ 10-10 기압인 미량 산소 함유 불활성 가스 분위기 중에서, 300 ∼ 700 ℃ 에서의 열 처리라는 2 단계로의 프로세스를 실시한다고 하는 신규 방법으로 박막 배선을 형성함으로써, 기판과의 높은 밀착 강도를 갖고, 비저항이 낮고, 수소 플라스마 내성이 우수하며, 1 액 에칭이 가능한 Cu 합금 박막 배선이 얻어짐과 함께, 상기 박막 배선의 형성시에, 기존의 스퍼터 장치를 그대로 사용할 수 있다는 우수한 효과를 발휘한다. 따라서, FPD 의 대화면화 및 고집적화에 요구되는 높은 밀착 강도, 저비저항, 우수한 수소 플라스마 내성을 구비한 박막 배선이 얻어진다. 또, 그 제조 비용을 대폭 삭감할 수 있다.
도 1 은, 박막 트랜지스터의 종단면 모식도를 나타내는 도면이다.
도 2 는, 수소 플라스마 노출에 의한 밀착성 열화 모델을 나타내는 도면이다.
도 3의 A 내지 C 는, 본 발명의 박막 배선 형성 방법의 흐름을 나타내는 도면이다.
도 4의 A 내지 C 는, 성막 후 열 처리 전 및 열 처리 후의 Cu 막의 XPS 분석의 결과를 나타내는 도면이다.
도 5의 A 내지 C 는, 성막 후 열 처리 전 및 열 처리 후의 Cu-Ca 합금막의 XPS 분석의 결과를 나타내는 도면이다.
본 발명의 일 실시형태는, Cu-Ca 합금 타깃을 사용한 스퍼터법으로 Cu-Ca 합금막을 성막 후, 산소 분압이 10-4 ∼ 10-10 기압인 미량 산소 함유 불활성 가스 분위기 중에서 열 처리하는 박막 배선 형성 방법이다 (도 3의 A 참조).
또, 본 발명의 다른 실시양태로는, Cu-Ca 합금 타깃을 사용한 스퍼터법으로 Cu-Ca 합금막을 성막 후, Cu-Ca 합금막 상에 Cu 막을 성막하고, 그 후, 산소 분압이 10-4 ∼ 10-10 기압인 미량 산소 함유 불활성 가스 분위기 중에서 열 처리하는 박막 배선 형성 방법이다 (도 3의 B 참조).
또, 본 발명의 또 다른 실시양태는, Cu-Ca 합금 타깃을 사용한 스퍼터법으로 Cu-Ca 합금막을 성막 후, 산소 분압이 10-4 ∼ 10-10 기압인 미량 산소 함유 불활성 가스 분위기 중에서 열 처리한 후, Cu-Ca 합금막 상에 Cu 막을 성막하는 박막 배선 형성 방법이다 (도 3의 C 참조).
또, 본 발명은, 상기 중 어느 방법에 의해 형성된 막 중의 Ca 함유 비율이 0.5 at％ 이상 5 at％ 미만인 박막 배선이다.
또한, 상기의 실시형태에 있어서, Cu-Ca 합금막은, 기판 상에 성막할 수 있다. 합금막, 또는 합금막과 Cu 막의 열 처리는, 이들 막을 형성한 후, 기판을 열 처리함으로써 실시할 수 있다. 기판으로는, SiO2 기판, 유리 기판, 표면에 산화막을 갖는 반도체 기판 (예를 들어, Si 기판) 등, 통상적으로 TFT 에 사용되는 기판을 사용할 수 있다.
박막 배선의 배선 패턴은, 합금막, 또는 합금막과 Cu 막을 형성한 후, 통상적으로 박막 배선의 배선 패턴의 형성에 사용되는 방법 (예를 들어, 에칭) 에 의해 형성할 수 있다.
여기서, 본 발명의 수치 한정 이유에 대하여 설명한다.
(a) 미량 산소의 함유 비율：
열 처리시의 미량 산소의 함유량은, 산소 분압이 10-10 기압 미만이면, 예를 들어, SiO2 나 유리 등의 기판과의 계면에 형성되는 Cu-Ca 합금 산화막의 산화가 충분히 진행되지 않기 때문에, 기판과의 밀착성이 충분하지 않다. 그러나, Ca 농도가 5 at％ 이상에서는 Ca 가 SiO2 와 직접 환원 반응하기 때문에 밀착성을 얻을 수 있지만, Ca 로 환원되어 생긴 Si 가 Cu 중으로 확산되기 때문에 비저항의 상승을 초래한다. 한편, 산소 분압이 10-4 기압을 초과하면, Cu-Ca 합금 산화막의 산화가 진행되어, 비저항이 상승하기 때문에 바람직하지 않다. 그래서, 열 처리시의 미량 산소의 함유량은, 산소 분압으로 10-4 ∼ 10-10 기압으로 정하였다. 또한, 열 처리시의 압력은 대기압이면 되고, 불활성 가스로는, 질소 가스를 사용할 수 있다. 여기서, 불활성 가스로서 질소 가스를 사용하는 이유는, TFT 등의 제조 프로세스에 있어서, 질화막을 형성하는 프로세스를 형성하는 경우가 있으므로 그것을 유용(流用)할 수 있기 때문으로, Ar 가스를 사용해도 전혀 상관없다.
(b) Cu-Ca 합금 타깃의 합금 조성 및 박막 배선의 막 중의 Ca 함유 비율：
Ca 에는, 열 처리에 의해 구리 박막 배선과 기판이나 산화규소의 계면에 편석, 산화되어 기판이나 산화규소와 화학 반응하여 반응층을 형성하고, 산소의 계면 확산을 방지함으로써 Cu 의 산화를 억제하여, 수소 플라스마 내성을 발현시킴과 함께, 반응층이 형성됨으로써, SiO2 나 유리 등으로 이루어지는 기판과의 밀착성을 향상시키는 작용이 있다.
Cu-Ca 합금막을 스퍼터법으로 형성할 때에 사용하는 타깃에 함유되는 Ca 의 함유 비율은, Cu 와 Ca 의 합량에 대해 0.5 at％ 미만이면, 전술한 효과가 충분히 발현되지 않아, 수소 플라스마 내성이 불충분하다. 한편, 5 at％ 를 초과하면 Cu-Ca 합금 박막 배선의 비저항이 높아지기 때문에 바람직하지 않다. 그 때문에, Cu-Ca 합금 타깃의 합금 조성은, Ca：0.5 이상 5 at％ 미만, 잔부：Cu 및 불가피 불순물로 하는 것이 바람직하다.
또, 상기의 조건을 만족시키는 Cu-Ca 합금 타깃을 사용하여, 후술하는 스퍼터법으로 Cu-Ca 합금막을 성막한 경우, 타깃의 합금 조성보다 낮은 조성을 갖는 Cu-Ca 합금막이 형성되지만, 열 처리 후, Ca 가 막과 기판이나 산화규소의 계면에 편석하기 때문에, 박막 중의 Cu 와 Ca 의 합량에 대한 Ca 함유 비율의 막두께 방향에 있어서의 피크값은 상기 Cu-Ca 합금 타깃에 있어서의 Ca 함유 비율과 거의 동일하다는 것을 확인하였다.
(c) 열 처리 온도：
열 처리시의 열 처리 온도에 대하여, 상세하게 실험을 거듭한 결과, Cu-Ca 합금막은, 300 ℃ 이상의 전술한 미량 산소 함유 불활성 가스 분위기 중에서의 열 처리를 함으로써, 양호한 밀착성이 얻어지는 것이 테이프 박리 시험으로 명백해졌다.
그러나, 열 처리 온도가 700 ℃ 를 초과하면, SiO2 나 유리 등으로 이루어지는 기판이 변형되기 때문에 바람직하지 않다. 또, 300 ℃ 이상의 온도에서 열 처리를 실시함으로써, 수소 플라스마 내성이 향상된다. 그 때문에, 열 처리 온도는, 300 ∼ 700 ℃ 로 하는 것이 바람직하다.
(d) Cu-Ca 합금막의 평균 막두께：
스퍼터로 Cu-Ca 합금막을 형성한 후의 Cu-Ca 합금막과 기판 (SiO2) 의 단면을 상세하게 관찰한 결과, 미량 산소 함유 불활성 가스 분위기 중의 열 처리에 의해, Ca 는 SiO2 표면에 편석하여 1 ㎚ 정도 두께의 아모르퍼스층이 형성되어 있는 것이 확인되었다. 편석한 Ca 는 계면에서 산화되어 CaO 가 되고, CaO-SiO2 상태도에 의하면, CaO 와 SiO2 는 반응하여 Ca2SiO4 나 Ca3SiO5 등의 복수의 칼슘ㆍ실리케이트층을 형성한다. 이 층이, Cu-Ca 합금막과 기판의 밀착성에 기여하고 있는 것으로 생각된다. Cu-Ca 합금막의 평균 막두께가 10 ㎚ 미만이면, 상기 칼슘ㆍ실리케이트층의 층두께도 얇아져, 밀착성이 충분히 발휘되지 않는다. 한편, 평균 막두께가 500 ㎚ 를 초과하면 성막 시간이 길어져 경제적이지 않다. 또한, 박막 배선에 의한 단차가 커져, 응력 집중에 의한 질화규소 등의 층간 절연막의 파단이 많아지기 때문에 바람직하지 않다. 따라서, Cu-Ca 합금막의 평균 막두께는, 10 ∼ 500 ㎚ 로 하는 것이 바람직하다.
단, 막두께가 100 ㎚ 미만에서는, 막의 비저항이 상승한다. 그 때문에, Cu-Ca 합금막을 단층막으로서 사용하는 것이 아니라, Cu-Ca 합금막을 하지층으로 하고, 이 위에 도전막으로서 순 Cu 막을 형성하는 것이 바람직하다.
다음으로, 본 발명의 박막 배선 형성 방법 및 박막 배선의 일 실시양태에 대하여, 실시예에 기초하여 보다 구체적으로 설명한다.
[실시예 1]
박막 배선의 성막에는, DC 마그네트론ㆍ스퍼터 장치를 사용하였다. 타깃은, 99.99 at％ Cu (이하, 4NCu 라고 표시한다), 99.9999 at％ Cu (이하, 6NCu 라고 표시한다), Cu-0.2 at％ Ca (이하, Cu-0.2Ca 라고 표시한다), Cu-0.5 at％ Ca (이하, Cu-0.5Ca 라고 표시한다), Cu-1 at％ Ca (이하, Cu-1Ca 라고 표시한다), Cu-2 at％ Ca (이하, Cu-2Ca 라고 표시한다), Cu-5 at％ Ca (이하, Cu-5Ca 라고 표시한다), Cu-7 at％ Ca (이하, Cu-7Ca 라고 표시한다) 로 하고, 기판은, 열산화막이 형성된 실리콘 웨이퍼 (사이즈는, 직경 76.3 ㎜×두께 380㎛) 를 사용하였다.
(Cu 합금막의 성막 공정)
챔버 내를 5×10-5 ㎩ 까지 진공화한 후, 순 Ar 를 도입하고, Ar 가스 압력을 0.67 ㎩ 로 조정하였다. 기판 가열은 실시하지 않고, 파워 밀도 및 성막 속도를 각각 DC 3.3 W/㎠, 4 ㎚/sec. 로 하고, 목표 막두께를 5 ∼ 500 ㎚ 로 하였다.
여기서, Cu 합금막의 목표 막두께는, 성막 속도 (㎚/sec.)×성막 시간 (sec.) 에 의해 구해지는데, 본 실시예에 의해 얻어진 샘플에 대하여, 주사형 전자 현미경으로 단면 화상을 관찰한 결과, 모두 목표 막두께와 동등한 평균 막두께가 관찰되었다.
(열 처리 공정)
이어서, 적외선 가열로를 사용하여, 미량 산소 함유 불활성 가스 분위기 중에서 열 처리를 실시하였다. 먼저, 챔버 내를 0.5 ㎩ 까지 진공화한 후, 산소 분압이 1×10-3 ∼ 1×10-11 기압인 미량 산소를 함유한 질소 가스로 치환하여, 유량을 1 ℓ/min. 으로 하고, 압력을 대기압으로 하였다. 그리고, 승온 속도를 1 ℃/sec., 가열 온도를 100, 200, 300, 400, 500, 600, 700 ℃, 유지 시간을 30 min. 으로 하는 열 처리를 실시하였다. 또한, 700 ℃ 를 초과하면 기판이 변형을 초래하였기 때문에, 실험을 실시하지 않았다.
(기판과의 밀착성 평가)
열 처리를 실시한 기판 상에 형성된 박막에 대해, 테이프 박리 시험에 의한 밀착성 평가를 실시하였다. 밀착성 평가의 구체적인 방법은, 테이프를 박막 배선 표면에 붙여 떼어냈을 때의 박막 배선의 박리 상태에서 평가하였다. 먼저, 박막에, 커터 나이프를 사용하여 간격을 1 ㎜ 로 하고, 칼집을 종횡으로 넣어, 합계 100 개의 바둑판 눈금을 넣었다. 다음으로, 바둑판 눈금 부분에 셀로판 테이프를 강하게 압착시키고, 테이프 끝을 45°의 각도로 단번에 떼어내고, 바둑판 눈금의 상태를 관찰하여, 박막의 상태를 육안으로 관찰하였다. 이 때, 박리가 발생하지 않은 것을 밀착성 양호로 하고, 100 개의 바둑판 눈금 중 몇 개의 눈금이 박리되었는지를 세어, 각 박막 배선의 밀착성을 조사하였다. 그 결과를 표 1 ∼ 3 에 나타낸다. 또한, 표 1 ∼ 3 에 있어서, 100 개 중 1 개도 박리되지 않은 것을 A, 박리된 것이 1 ∼ 3 개인 것을 B, 박리된 것이 4 ∼ 10 개인 것을 C, 10 개 이상 박리된 것을 D 로 나타냈다.
(내수소성의 평가)
질소 열 처리 후, 수소와 질소를 1：1 의 비율로 혼합한 수소 질소 혼합 가스 중에서, 3 min. 동안 300 ℃ 로 가열하여, 상기와 동일한 테이프 박리 시험으로 내수소성을 평가하였다. 그 결과를 마찬가지로, 표 1 ∼ 3 에 나타낸다.
또한, 표 1 ∼ 3 에 있어서, 질소의 열(列)은, 질소 열 처리 후의 테이프 박리 시험의 결과를 나타내고, 수소의 열은, 상기 내수소성 평가의 결과를 나타내고 있다. 또, 표 1, 2 에 있어서의 열 처리시의 산소 분압은 10-7 기압으로 하고, 표 1, 3 에 있어서의 각 샘플의 목표 평균 막두께는 300 ㎚ 로 하고, 표 2, 3 에 있어서의 질소 열 처리 온도는 300 ℃ 로 하였다.
(막 중의 Ca 농도의 분석)
오제 전자 분광법으로 깊이 방향 분석을 실시하고, Cu 박막과 유리 기판 및 산화규소막 계면에 있어서의 Ca 농도의 분석을 실시하였다. 아르곤 이온 에칭은 자라 회전법을 이용하여 실시하였다. 가속 전압은 5 ㎸, 전류는 10 ㎁, 시료의 경사 각도는 30°로 하였다.
Figure pat00001
Figure pat00002
Figure pat00003
표 1 ∼ 3 의 결과로부터 알 수 있는 바와 같이, Ca 함유 비율이 0.5 ∼ 7 at％ 인 타깃으로 성막한 막은, 우수한 밀착성 및 내수소성을 나타내고, 1 ∼ 7 at％ 의 타깃으로 성막한 막은, 특히 우수한 밀착성 및 내수소성을 나타내는 것이 확인되었다. 또, 표 1 의 결과로부터 알 수 있는 바와 같이, 질소 열 처리 온도가, 300 ∼ 700 ℃ 인 범위에 있어서, 우수한 밀착성 및 내수소성을 나타내는 것이 확인되었다. 또한, 표 2 의 결과로부터 알 수 있는 바와 같이, 질소 열 처리 후의 Cu-Ca 합금막의 막두께가 10 ∼ 500 ㎚ 인 범위에 있어서, 우수한 밀착성 및 내수소성을 나타내고, 100 ∼ 300 ㎚ 인 범위에 있어서, 특히 우수한 밀착성 및 내수소성을 나타내는 것이 확인되었다. 그리고, 표 3 의 결과로부터 분명한 바와 같이, 질소 열 처리시의 산소 분압이, 10-3 ∼ 10-10 기압인 범위에 있어서, 우수한 밀착성 및 내수소성을 나타내고, 10-4 ∼ 10-10 기압인 범위에 있어서, 특히 우수한 밀착성 및 내수소성을 나타내는 것이 확인되었다.
(박막 배선과 기판의 계면의 구조 해석)
전술한 질소 열 처리를 실시한 Cu 막과 Cu-Ca 합금막에 대하여, 기판과의 계면에 있어서의 계면 구조를 해석하기 위해, XPS 로 깊이 방향 분석을 실시하였다. 300 ℃ 에서 질소 열 처리한 막과, 비교를 위해 열 처리하지 않는 막도 분석하였다. Cu 막의 성막에는, 4NCu 의 타깃을 사용하고, Cu-Ca 합금막의 성막에는, Cu-2Ca 의 타깃을 사용하였다. 기판은, SiO2 를 사용하였다. 미량 산소의 함유 비율은, 산소 분압으로 1×10-5 기압으로 하였다.
그 결과, 열 처리를 하지 않은 막에서는, Ar 이온에 의한 스퍼터 에칭에 의해 순차적으로 표면이 깎여져, 스퍼터 시간이 60 ∼ 70 분에 O 와 Si 가 검출되고, 그 후, 스퍼터 시간의 경과와 함께 O 와 Si 의 강도는 강해지고, 100 ∼ 120 분에 O 의 강도가 거의 일정해졌다. 한편, 질소 열 처리한 막은, 스퍼터 시간이 50 분에 O 와 Si 가 검출되고, 그 후, 스퍼터 시간의 경과와 함께 O 와 Si 의 강도는 강해지고, 100 ∼ 120 분에 O 의 강도가 거의 일정해졌다. 이들 결과로부터, 스퍼터 시간이 100 ∼ 120 분에 Cu 막 (Cu-Ca 합금막) 과 기판의 계면 근방까지 에칭된 것으로 생각된다. 그래서, XPS 로 스펙트럼 분석을 실시하는 스퍼터 시간을 80 분, 100 분, 120 분으로 하였다. 그 결과를, 도 4의 A 내지 C 및 도 5의 A 내지 C 에 나타낸다. 모두 X 선 여기에 의한 오제 전자 스펙트럼인 CuLMM 스펙트럼을 나타내고 있고, CuO 의 피크 위치 지시선은 569 eV, Cu 의 피크 위치 지시선은 568 eV, Cu2O 의 피크 위치 지시선은 570 eV 이다.
여기서, 도 4의 A∼C 는, 성막 후 열 처리 전 (as depo., 점선) 및 질소 열 처리 후 (300 ℃, 실선) 에 있어서의 Cu 막의 결과로, 도 4의 A 가 스퍼터 시간：80 분, 도 4의 B 가 스퍼터 시간：100 분, 도 4의 C 가 스퍼터 시간：120 분의 결과를 나타내고 있다. 한편, 도 5의 A∼C 는, 성막 후 열 처리 전 (as depo., 점선) 및 질소 열 처리 후 (300 ℃, 실선) 에 있어서의 Cu-2Ca 막의 결과로, 도 5의 A 가 스퍼터 시간：80 분, 도 5의 B 가 스퍼터 시간：100 분, 도 5의 C 가 스퍼터 시간：120 분의 결과를 나타내고 있다.
CuLMM 에서는, Cu 와 Cu2O 와 CuO 가 검출되었다. Cu 막에서는, Cu2O 는 막과 SiO2 계면에 가까워짐에 따라, 300 ℃ 의 질소 열 처리에 의해 피크값이 높아졌다. 질소 열 처리에 의해, 계면 근방의 Cu2O 농도의 상승을 나타내고 있다. 한편, Cu-2Ca 막에서는, 질소 열 처리에 의해 상승하는 Cu2O 의 피크값은 Cu 막보다 낮고, Ca 첨가에 의해, Cu2O 의 계면 생성은 억제되었다. Cu2O 는 수소에 의해 용이하게 환원되어, 물을 발생시키고, 이 물이 계면에 모여 마이크로보이드를 형성하여, 밀착성의 저하를 초래한다. Ca 첨가에 의해, Cu2O 의 생성이 억제되고, 그 결과, 수소 환원에 의한 물의 발생이 억제되기 때문에, Ca 첨가한 Cu 박막 배선의 내수소성은 향상된 것으로 생각하고 있다.
(비저항의 평가)
전술한 타깃을 사용하여 성막한 막 중, 내수소성의 평가가 C, B, A 인 것에 대하여, 내수소성 평가를 위한 수소 처리 후, 실온에 있어서의 막의 비저항을 4 탐침법으로 측정하였다. 단, 막두께가 5 ㎚ 및 10 ㎚ 인 것에 대해서는, 막두께가 얇아지면 전자의 표면 반사 때문에 정확하게 측정할 수 없기 때문에, 측정하지 않았다. 이들 비저항의 측정 결과를, 표 4 ∼ 6 에 나타낸다. 표 4 ∼ 6 에 있어서, D 는 내수소성의 평가가 D 인 예이다. 비저항의 수치 단위는, μΩ㎝ 이다.
Figure pat00004
Figure pat00005
Figure pat00006
표 4 ∼ 6 의 결과로부터 알 수 있는 바와 같이, Ca 함유 비율이 5 at％ 를 초과하면, Cu-Ca 합금막의 비저항이 높아지는 것이 확인되었다.
막두께가 5 ㎚ 및 10 ㎚ 인 것에 대해서는 측정하지 않았지만, 하지 밀착층으로서 사용하고, 이 위에 도전층으로서 비저항이 낮은 순구리층 등을 퇴적함으로써, 문제없이 이용할 수 있다.
다음으로, 본 발명의 박막 배선 형성 방법 및 박막 배선의 다른 실시양태에 대하여, 실시예에 기초하여 설명한다.
[실시예 2]
먼저, 실시예 1 과 동일하게 하여, Cu-Ca 합금 타깃을 사용한 스퍼터법에 의해 기판 상에 Cu-Ca 합금막을 성막하였다. 이어서, Cu 타깃 (6NCu) 을 사용한 스퍼터법에 의해, Cu-Ca 합금막 상에 Cu 막을 성막하였다.
이와 같이 하여 기판 상에 Cu-Ca 합금과 Cu 의 2 층으로 이루어지는 막을 성막 후, 미량 산소 함유 불활성 가스 분위기 중에서 열 처리함으로써 박막 배선을 형성하였다. 이 형성 방법의 흐름의 개략을 도 3의 B 에 나타냈다.
그리고, 실시예 1 과 동일한 밀착성 평가 및 내수소성 평가를 실시한 결과, 실시예 1 과 동일한 결과가 얻어졌다. 즉, Cu-Ca 합금막 상에 Cu 막을 성막해도 미량 산소 함유 불활성 가스 분위기 중에서 열 처리를 함으로써, 실시예 1 과 마찬가지로 밀착성 및 내수소성이 향상된다. 이것은, 표면에 형성한 Cu 막 중의 산소의 확산 속도 쪽이, 계면에서의 산소의 반응 속도보다 더 빠르기 때문에, Cu-Ca 합금막 상에 Cu 막을 성막해도 계면에 있어서의 Cu-Ca 합금의 산화가 진행되기 때문인 것으로 생각된다. 또한, Cu-Ca 합금 상에 Cu 를 형성함으로써, Cu 가 본래 갖고 있는 우수한 도전성을 갖는다고 하는 특성과 더불어, 박막 배선의 비저항을 낮출 수 있는 것을 확인하였다.
또한, 본 발명의 박막 배선 형성 방법 및 박막 배선의 다른 실시양태에 대하여, 실시예에 기초하여 설명한다.
[실시예 3]
먼저, 실시예 1 과 동일하게 하여, Cu-Ca 합금 타깃을 사용한 스퍼터법에 의해 기판 상에 Cu-Ca 합금막을 성막 후, 미량 산소 함유 불활성 가스 분위기 중에서 열 처리한다.
그리고, 열 처리된 Cu-Ca 합금막 (이하, 개질 Cu-Ca 합금막이라고 한다) 상에, Cu 타깃 (6NCu) 을 사용한 스퍼터법에 의해 Cu 막을 성막하였다.
이와 같이 하여 기판 상에 개질 Cu-Ca 합금막과 Cu 의 2 층으로 이루어지는 박막 배선을 형성하였다.
그리고, 실시예 1 과 동일한 밀착성 평가 및 내수소성 평가를 실시한 결과, 실시예 1 과 동일한 결과가 얻어졌다. 또한, Cu-Ca 합금 상에 Cu 를 형성함으로써, Cu 가 본래 갖고 있는 우수한 도전성을 갖는다고 하는 특성과 더불어, 박막 배선의 비저항을 낮출 수 있는 것을 확인하였다.
산업상 이용가능성
본 발명은, Cu 막과 기판의 계면의 미세 구조의 상세한 관찰과 내수소성 및 밀착성의 발현 기구에 대한 검증에 기초하여 완성된 것으로서, Cu 계 박막 배선의 비저항을 상승시키지 않고, 밀착성 및 내수소성을 향상시키고, 게다가, 저비용화에도 기여한다는 현저한 효과를 가지며, 그 산업상 이용가능성은 매우 크다.

Claims (7)

  1. Cu-Ca 합금 타깃을 사용한 스퍼터법으로 성막을 실시하는 박막 배선 형성 방법으로서,
    Ca：0.5 at％ 이상 5 at％ 미만, 잔부：Cu 및 불가피 불순물의 조성을 갖는 Cu-Ca 합금 타깃을 사용하여 상기 스퍼터법으로 Cu-Ca 합금막을 성막한 후,
    산소 분압이 10-4 ∼ 10-10 기압인 미량 산소 함유 불활성 가스 분위기 중에서, 300 ∼ 700 ℃ 에서 상기 합금막을 열 처리하는 것을 특징으로 하는 박막 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 Cu-Ca 합금막의 평균 막두께가 10 ∼ 500 ㎚ 인 것을 특징으로 하는 박막 배선 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 Cu-Ca 합금막을 성막 후에, Cu-Ca 합금막 상에 Cu 막을 성막하는 것을 특징으로 하는 박막 배선 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 열 처리 후에, Cu-Ca 합금막 상에 Cu 막을 성막하는 것을 특징으로 하는 박막 배선 형성 방법.
  5. 제 1 항 또는 제 2 항에 기재된 방법에 의해 형성된 박막 배선으로서, 오제 전자 분광법으로 측정한, 상기 Cu-Ca 합금막의 막두께 방향에 있어서의 Ca 함유 비율의 피크값이, Cu 와 Ca 의 합량에 대해 0.5 at％ 이상 5 at％ 미만인 것을 특징으로 하는 박막 배선.
  6. 제 3 항에 기재된 방법에 의해 형성된 박막 배선으로서, 오제 전자 분광법으로 측정한, 상기 Cu-Ca 합금막의 막두께 방향에 있어서의 Ca 함유 비율의 피크값이, Cu 와 Ca 의 합량에 대해 0.5 at％ 이상 5 at％ 미만인 것을 특징으로 하는 박막 배선.
  7. 제 4 항에 기재된 방법에 의해 형성된 박막 배선으로서, 오제 전자 분광법으로 측정한, 상기 Cu-Ca 합금막의 막두께 방향에 있어서의 Ca 함유 비율의 피크값이, Cu 와 Ca 의 합량에 대해 0.5 at％ 이상 5 at％ 미만인 것을 특징으로 하는 박막 배선.
KR1020130013864A 2012-02-16 2013-02-07 박막 배선 형성 방법 및 박막 배선 KR102025948B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012032058A JP5888501B2 (ja) 2012-02-16 2012-02-16 薄膜配線形成方法
JPJP-P-2012-032058 2012-02-16

Publications (2)

Publication Number Publication Date
KR20130094739A true KR20130094739A (ko) 2013-08-26
KR102025948B1 KR102025948B1 (ko) 2019-09-26

Family

ID=48962567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130013864A KR102025948B1 (ko) 2012-02-16 2013-02-07 박막 배선 형성 방법 및 박막 배선

Country Status (5)

Country Link
US (1) US8796144B2 (ko)
JP (1) JP5888501B2 (ko)
KR (1) KR102025948B1 (ko)
CN (1) CN103258725B (ko)
TW (1) TWI557247B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851790A (zh) * 2014-02-13 2015-08-19 上海和辉光电有限公司 制造栅极绝缘层的方法
CN103928400A (zh) * 2014-03-31 2014-07-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04349637A (ja) 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
JP3302894B2 (ja) 1996-11-25 2002-07-15 株式会社東芝 液晶表示装置
JP2004163901A (ja) 2002-11-08 2004-06-10 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
JP2010103324A (ja) 2008-10-24 2010-05-06 Mitsubishi Materials Corp バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
JP2011044674A (ja) * 2009-08-24 2011-03-03 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
JP2011061187A (ja) * 2010-07-15 2011-03-24 Tohoku Univ コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法
KR20110063835A (ko) * 2008-10-24 2011-06-14 미쓰비시 마테리알 가부시키가이샤 박막 트랜지스터의 제조 방법, 박막 트랜지스터

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509262B1 (en) * 2000-11-30 2003-01-21 Advanced Micro Devices, Inc. Method of reducing electromigration in copper lines by calcium-doping copper surfaces in a chemical solution
CN101395290B (zh) * 2006-02-28 2010-11-10 合同会社先端配线材料研究所 半导体装置、其制造方法以及用于该制造方法的溅射用靶材
JP5541651B2 (ja) * 2008-10-24 2014-07-09 三菱マテリアル株式会社 薄膜トランジスター用配線膜形成用スパッタリングターゲット
JP5354781B2 (ja) * 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US8531033B2 (en) * 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
WO2011043196A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04349637A (ja) 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
JP3302894B2 (ja) 1996-11-25 2002-07-15 株式会社東芝 液晶表示装置
JP2004163901A (ja) 2002-11-08 2004-06-10 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
JP2010103324A (ja) 2008-10-24 2010-05-06 Mitsubishi Materials Corp バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
KR20110063835A (ko) * 2008-10-24 2011-06-14 미쓰비시 마테리알 가부시키가이샤 박막 트랜지스터의 제조 방법, 박막 트랜지스터
JP2011044674A (ja) * 2009-08-24 2011-03-03 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
JP2011061187A (ja) * 2010-07-15 2011-03-24 Tohoku Univ コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法

Also Published As

Publication number Publication date
CN103258725B (zh) 2017-04-12
JP5888501B2 (ja) 2016-03-22
US20130214412A1 (en) 2013-08-22
CN103258725A (zh) 2013-08-21
KR102025948B1 (ko) 2019-09-26
US8796144B2 (en) 2014-08-05
TWI557247B (zh) 2016-11-11
JP2013168582A (ja) 2013-08-29
TW201348476A (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
TWI437107B (zh) Display device
JP5247448B2 (ja) 導電膜形成方法、薄膜トランジスタの製造方法
JP5548396B2 (ja) 薄膜トランジスタ用配線層構造及びその製造方法
JP5360959B2 (ja) バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
KR20130133083A (ko) 배선 구조 및 표시 장치
US8658009B2 (en) Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer
US7884010B2 (en) Wiring structure and method for fabricating the same
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
KR102025948B1 (ko) 박막 배선 형성 방법 및 박막 배선
JP5580619B2 (ja) 薄膜トランジスタ基板および表示デバイス
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
US8173905B2 (en) Wiring structure and method for fabricating the same
WO2010082638A1 (ja) Ｃｕ合金膜および表示デバイス
JP2011222567A (ja) 配線構造、表示装置、および半導体装置
JP5420964B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP5264233B2 (ja) 有機電界発光型表示装置
JPWO2010143609A1 (ja) 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
JP2012109465A (ja) 表示装置用金属配線膜
JP2010165955A (ja) Ｃｕ合金膜および表示デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right