JP5580619B2 - 薄膜トランジスタ基板および表示デバイス - Google Patents
薄膜トランジスタ基板および表示デバイス Download PDFInfo
- Publication number
- JP5580619B2 JP5580619B2 JP2010035023A JP2010035023A JP5580619B2 JP 5580619 B2 JP5580619 B2 JP 5580619B2 JP 2010035023 A JP2010035023 A JP 2010035023A JP 2010035023 A JP2010035023 A JP 2010035023A JP 5580619 B2 JP5580619 B2 JP 5580619B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxygen
- alloy
- semiconductor layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 title claims description 30
- 229910052760 oxygen Inorganic materials 0.000 claims description 109
- 239000001301 oxygen Substances 0.000 claims description 104
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 102
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 85
- 239000004065 semiconductor Substances 0.000 claims description 85
- 229910045601 alloy Inorganic materials 0.000 claims description 51
- 239000000956 alloy Substances 0.000 claims description 51
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 21
- 229910052748 manganese Inorganic materials 0.000 claims description 16
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 229910052725 zinc Inorganic materials 0.000 claims description 11
- 229910052749 magnesium Inorganic materials 0.000 claims description 10
- 125000004429 atom Chemical group 0.000 claims description 8
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 274
- 239000010408 film Substances 0.000 description 81
- 239000010949 copper Substances 0.000 description 68
- 238000000034 method Methods 0.000 description 40
- 238000010438 heat treatment Methods 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 18
- 238000007254 oxidation reaction Methods 0.000 description 17
- 239000002356 single layer Substances 0.000 description 17
- 239000007789 gas Substances 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000000203 mixture Substances 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 11
- 229910001882 dioxygen Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000005259 measurement Methods 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 238000009832 plasma treatment Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 7
- 238000001336 glow discharge atomic emission spectroscopy Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000005477 sputtering target Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000000921 elemental analysis Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910001295 No alloy Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002480 Cu-O Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 238000000441 X-ray spectroscopy Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、液晶ディスプレイ、半導体、光学部品などに使用される薄膜トランジスタ基板、および表示デバイスに関し、特に、ソース−ドレイン電極などを構成するＣｕ合金層を薄膜トランジスタの半導体層と直接接続することが可能な新規な薄膜トランジスタ基板に関するものである。
液晶ディスプレイなどのアクティブマトリクス型液晶表示装置は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと呼ぶ。）をスイッチング素子とし、透明画素電極と、ゲート配線およびソース・ドレイン配線等の配線部と、アモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐ−Ｓｉ）などの半導体層を備えたＴＦＴ基板と、ＴＦＴ基板に対して所定の間隔をおいて対向配置され共通電極を備えた対向基板と、ＴＦＴ基板と対向基板との間に充填された液晶層から構成されている。
ＴＦＴ基板において、ゲート配線やソース・ドレイン配線などの配線材料には、これまでアルミニウム（Ａｌ）合金膜が使用されている。しかし表示デバイスの大型化および高画質化が進むにつれて、配線抵抗が大きいことに起因する信号遅延および電力損失といった問題が顕在化している。そのため配線材料として、Ａｌよりも低抵抗である銅（Ｃｕ）が注目されている。
配線材料に純ＣｕまたはＣｕ合金（以下、これらをまとめてＣｕ系合金と呼ぶ。）を用いる場合には、通常、Ｃｕ系合金配線膜とＴＦＴの半導体層との間に、特許文献１〜７に記載されているように、Ｍｏ、Ｃｒ、Ｔｉ、Ｗ、などの高融点金属からなるバリアメタル層が設けられている。これには主に以下の二つの理由が挙げられる。
第一に、バリアメタル層を介さずにＣｕ系合金配線膜をＴＦＴの半導体層と直接接触させると、その後の工程（例えば、ＴＦＴの上に形成する絶縁層の成膜工程や、シンタリングやアニーリングなどの熱工程）における熱履歴によってＣｕ系合金配線膜中のＣｕが半導体層中に拡散し、ＴＦＴ特性が低下したり、Ｃｕ系合金配線膜と半導体層との接触抵抗が増加するなどといったことが挙げられる。
第二に、上述したようにＣｕ系合金配線膜中のＣｕが半導体中に拡散して半導体層とＣｕとの反応層が形成されると、この反応層の部分からＣｕ系合金配線膜が剥離するという問題がある。すなわちＣｕ合金膜と半導体層を直接接触させると密着性が低下する。
しかし、このようなバリアメタル層を形成するためには、Ｃｕ系合金配線膜形成用の成膜装置に加え、バリアメタル形成用の成膜装置が別途必要になる。具体的には、バリアメタル層形成用の成膜チャンバーをそれぞれ余分に装備した成膜装置（代表的には、複数の成膜チャンバーがトランスファーチャンバーに接続されたクラスタツール）を用いなければならず、製造コストの上昇や生産性の低下を招く。
このような背景の下、上記のようなバリアメタル層を省略した技術として、例えば本願出願人によって提案された特許文献８が挙げられる。特許文献８では、Ｃｕ系合金配線膜と半導体層とのダイレクトコンタクト技術として、ソース−ドレイン電極が酸素含有層と、純ＣｕまたはＣｕ合金薄膜とからなり、酸素含有層を構成する酸素が半導体層のＳｉと結合し、前記純ＣｕまたはＣｕ合金の薄膜が前記酸素含有層を介して半導体層と接続しているＴＦＴ基板を開示している。
本発明は上記のような事情に鑑みてなされたものであって、その目的は、Ｃｕ系合金配線膜と半導体層との間に通常設けられるバリアメタル層を省略しても優れた低接触抵抗率を発揮し得、さらにＣｕ系合金配線膜と半導体層との密着性に優れた薄膜トランジスタ基板を提供することにある。
上記課題を解決することのできた本発明の薄膜トランジスタ基板は、薄膜トランジスタの半導体層と、Ｃｕ合金層とを有する薄膜トランジスタ基板において、前記半導体層と前記Ｃｕ合金層との間に、酸素含有層を含んでおり、前記酸素含有層を構成する酸素の一部若しくは全部は、前記薄膜トランジスタの前記半導体層のＳｉと結合しており、前記Ｃｕ合金層は、合金元素としてＸ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を合計で２原子％以上２０原子％以下含有し、前記Ｃｕ合金層は、前記酸素含有層を介して前記薄膜トランジスタの前記半導体層と接続している点に要旨を有している。
本発明は、薄膜トランジスタの半導体層と、Ｃｕ合金層とを有する薄膜トランジスタ基板において、前記半導体層と前記Ｃｕ合金層との間に、酸素含有層を含んでおり、前記酸素含有層を構成する酸素の一部若しくは全部は、前記薄膜トランジスタの前記半導体層のＳｉと結合しており、前記Ｃｕ合金層は、前記薄膜トランジスタの前記半導体層側から順に、合金元素としてＸ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を含有するＣｕ合金下地層（第一層）と、純ＣｕまたはＣｕを主成分とするＣｕ合金であって前記第一層よりも電気抵抗率の低いＣｕ合金からなる層（第二層）、とを含む積層構造であり、前記Ｃｕ合金層は、前記酸素含有層を介して前記薄膜トランジスタの前記半導体層と接続していることを特徴とする薄膜トランジスタ基板も包含する。
本発明において、前記Ｃｕ合金下地層（第一層）におけるＸ含有量は合計で２原子％以上２０原子％以下であることが好ましく、また、Ｃｕ合金下地層（第一層）の厚みが１０ｎｍ以上１００ｎｍ以下であることが好ましい。
本発明において、前記酸素含有層を構成する酸素の原子数［Ｏ］と、Ｓｉの原子数［Ｓｉ］との比（［Ｏ］／［Ｓｉ］）が０．５以上２．０以下であることが好ましく、また、前記酸素含有層の膜厚が、１．３ｎｍ以上３．３ｎｍ以下であることが好ましい。さらに、前記薄膜トランジスタの前記半導体層は、水素化アモルファスシリコン、アモルファスシリコン、および多結晶シリコンのいずれか一種または二種以上を組み合わせたものであることも好ましい。
本発明には、上記のいずれかの薄膜トランジスタ基板を備えた表示デバイスも包含される。
本発明では、Ｃｕ合金層が酸素含有層を介して薄膜トランジスタの半導体層と接続しているため、Ｃｕ原子の半導体層への拡散を抑制することができ、半導体層との高い密着性及び低接触抵抗率を実現することができる。また、Ｃｕ合金層を、合金成分Ｘ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を所定量含有するＣｕ−Ｘ合金層の単層、または純Ｃｕ等との積層とすることによって、さらに高度に半導体層との高い密着性および低接触抵抗率を実現することができる。
本発明者らは、前述した特許文献８の技術を提案した後も、ＴＦＴの半導体層に直接接続可能なＣｕ系合金配線材料を備えた新規な薄膜トランジスタ基板を提供するため、検討してきた。その結果、特許文献８のように酸素含有層を介して半導体層とＣｕ系合金配線材料が電気的に接続された配線構造であって、Ｃｕ系合金配線材料を（ア）合金元素としてＸ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を所定量含有するＣｕ−Ｘ合金の単層構造とするか、または（イ）Ｃｕ−Ｘ合金と純Ｃｕ等の積層構造とすれば、特許文献８と比べて、半導体層との密着性と接触抵抗率が一層改善され、特に積層構造とすればＣｕ系合金配線材料自体の電気抵抗率も低く抑えられることを見出し、本発明を完成した。すなわち、本発明は特許文献８における酸素含有層の介在による半導体層との密着性向上、および接触抵抗率の低減化の思想はそのまま踏襲しつつも、Ｃｕ系合金配線材料の構成を、密着性向上等に寄与する合金元素を含むＣｕ−Ｘ合金に限定し、Ｃｕ系合金配線材料自体の電気抵抗率も勘案して、Ｃｕ−Ｘ合金の単層構造、またはＣｕ−Ｘ合金と純Ｃｕ等との積層構造とした点で特許文献８と相違している。
以下では、本発明におけるＣｕ合金層の適用例であるソース−ドレイン電極を例に挙げて説明するが、これに限定する趣旨ではない。
（ソース−ドレイン電極）
本発明の適用例であるソース−ドレイン電極２８、２９は、図１に示すように、酸素含有層２８ａ、２９ａと、Ｃｕ合金層２８ｂ、２９ｂとからなる。酸素含有層２８ａ、２９ａは、ＴＦＴの半導体層３３を覆うように形成されており、例えば、酸素含有層２８ａ、２９ａの酸素原子（Ｏ）の一部または全部は、半導体層３３のＳｉと結合した状態で存在している。酸素含有層２８ａ、２９ａを構成するＯは、半導体層３３を構成するＳｉよりもＣｕとの密着性に優れており、パターニング後の電極の剥離が生じない。更に、酸素含有層２８ａ、２９ａは、Ｃｕ合金層２８ｂ、２９ｂとＴＦＴの半導体層３３との界面におけるＣｕとＳｉとの相互拡散を防止するためのバリア（拡散防止バリア）として作用する。
本発明の適用例であるソース−ドレイン電極２８、２９は、図１に示すように、酸素含有層２８ａ、２９ａと、Ｃｕ合金層２８ｂ、２９ｂとからなる。酸素含有層２８ａ、２９ａは、ＴＦＴの半導体層３３を覆うように形成されており、例えば、酸素含有層２８ａ、２９ａの酸素原子（Ｏ）の一部または全部は、半導体層３３のＳｉと結合した状態で存在している。酸素含有層２８ａ、２９ａを構成するＯは、半導体層３３を構成するＳｉよりもＣｕとの密着性に優れており、パターニング後の電極の剥離が生じない。更に、酸素含有層２８ａ、２９ａは、Ｃｕ合金層２８ｂ、２９ｂとＴＦＴの半導体層３３との界面におけるＣｕとＳｉとの相互拡散を防止するためのバリア（拡散防止バリア）として作用する。
本発明によれば、後記する実施例で実証するように、従来のようにＭｏなどのバリアメタル層を形成しなくても、低接触抵抗率を実現できる。また、酸素含有層は、後で詳しく説明するように、半導体層を形成した後であって、Ｃｕ合金層を形成する前に、例えば、プラズマ法などによって簡便に作製できるため、従来のように、バリアメタル層形成用の特別な成膜装置は不要である。
まず、本発明に用いられる酸素含有層について説明する。酸素含有層の詳細およびその形成方法は、上記特許文献８に記載した通りであるが、再掲すると以下の通りである。
酸素含有層の酸素原子（Ｏ）の一部または全部は、半導体層のＳｉと結合し、主に、Ｓｉ酸化物（ＳｉＯｘ）となっている。Ｓｉ酸化物は、例えば、Ｓｉ半導体層の表面を酸化することによって得られる。
上記の酸素含有層（Ｓｉ酸化物）は、Ｃｕ合金層中のＣｕが半導体層に拡散するのを抑制する上、さらにＣｕ合金層との密着性に優れており、その結果、酸素含有層を有するＣｕ合金層を用いれば、酸素含有層を有しない場合に比べ、アモルファスシリコン層との密着性を向上させることができる。本発明における酸素含有層は、以下の要件を満足していることが好ましい。
酸素含有層を構成する酸素原子数（［Ｏ］）とＳｉ原子数（［Ｓｉ］）との比（［Ｏ］／［Ｓｉ］、以下、便宜上、Ｐ値と呼ぶ場合がある。）は、０．５以上２．０以下の範囲内であることが好ましい。これにより、接触抵抗率を上昇させることなく、酸素含有層によるバリア作用を有効に発揮させることができる。Ｐ値は０．７以上１．８以下がより好ましい。
Ｐ値の好ましい下限（０．５）は、アモルファスシリコン層の表面酸化による拡散抑制が可能な「Ｏ／Ｓｉ」から設定したものである。一方、Ｐ値の好ましい上限（２．０）は、ＳｉＯ2形成時における「Ｏ／Ｓｉ」の最大値がほぼ２．０であると考え、設定したものである。
Ｐ値は、酸素含有層の形成工程（後述する。）において、例えばプラズマ照射時間を概ね１秒間から６０分間の範囲内に制御することによって調節することができる。また、Ｐ値は、酸素含有層の深さ方向の元素（ＯおよびＳｉ）をＸＰＳ法（Ｘ−Ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ、Ｘ線光電子分光法）によって分析することによって算出される。
酸素含有層の厚さは、１．３ｎｍ以上３．３ｎｍ以下の範囲内であることが好ましい。酸素含有層の厚さが１．３ｎｍ未満であると、Ｃｕ合金層中のＣｕ原子が半導体層に拡散することを抑制できない。一方、酸素含有層の厚さが３．３ｎｍを超えるとＣｕ合金層と半導体層の間の接触抵抗率が高くなりすぎ、電力損失が生じるため表示装置における表示画質が低下する。酸素含有層の厚さはより好ましくは、１．５ｎｍ以上３．０ｎｍ以下である。
酸素含有層の厚さは、種々の物理分析手法によって求めることができる。例えば、前述したＸＰＳ法の他、ＲＢＳ法（ラザフォード後方散乱分光法）、ＳＩＭＳ（二次イオン質量分析）法、ＧＤ−ＯＥＳ（高周波グロー放電発光分光分析）法、分光エリプソメトリーなどを利用することができる。
酸素含有層は、例えば、半導体層の上部に酸化処理を行うことによって形成される。これらの処理方法は特に限定されず、例えば、（ｉ）プラズマを用いる方法、（ｉｉ）加熱による方法などの方法を採用することができる。
上記（ｉ）のようにプラズマを用いる場合、例えば、酸素ガスを用いて酸素含有層を形成すればよい。プラズマ処理に用いられる酸素ガスは、Ａｒなどの不活性ガスで希釈してもよい。酸素含有プラズマ源から酸素を供給する場合、酸素イオンを用いたイオン注入法を利用することもできる。
また、上記（ｉｉ）のように加熱を行う場合、酸素ガス雰囲気中でＳｉ半導体層を加熱すればよく、これにより、酸素含有層が得られる。加熱処理に用いられる酸素ガスは、Ａｒなどの不活性ガスで希釈してもよい。
上記方法のほか、例えば、ソース−ドレイン電極の形成過程で、Ｓｉ半導体層の表面に存在する酸素原子がＣｕ系薄膜などに拡散し、酸素含有層を形成することもあり得るが、このような自然拡散法を利用することもできる。
以下、上記（ｉ）〜（ｉｉ）について、詳細に説明する。
（ｉ）プラズマ酸化法
プラズマ酸化法は、プラズマを利用するものであり、具体的には例えば酸素ガス雰囲気中で高周波プラズマを印加し、これにより発生した酸素ラジカルやオゾンを試料と反応させることで酸化を行うものである。酸素含有ガスとしては、Ｏ2、Ｈ2Ｏ、Ｎ2Ｏなどのガスが挙げられる。これらは、単独で、もしくは二種以上の混合ガスとして使用される。具体的には、酸素を含有するプラズマ源の近傍にＴＦＴの半導体層を設置することが好ましい。ここで、プラズマ源と半導体層との距離は、プラズマの種類や、プラズマ発生条件［パワー（投入電力）、圧力、温度、照射時間、ガス組成など］などに応じて適宜適切な範囲に設定すればよいが、おおむね、数十ｃｍの範囲であることが好ましい。このようなプラズマ近傍には、高エネルギーの酸素原子が存在しており、これにより、半導体層表面に所望の酸素含有層を容易に形成することができる。
プラズマ酸化法は、プラズマを利用するものであり、具体的には例えば酸素ガス雰囲気中で高周波プラズマを印加し、これにより発生した酸素ラジカルやオゾンを試料と反応させることで酸化を行うものである。酸素含有ガスとしては、Ｏ2、Ｈ2Ｏ、Ｎ2Ｏなどのガスが挙げられる。これらは、単独で、もしくは二種以上の混合ガスとして使用される。具体的には、酸素を含有するプラズマ源の近傍にＴＦＴの半導体層を設置することが好ましい。ここで、プラズマ源と半導体層との距離は、プラズマの種類や、プラズマ発生条件［パワー（投入電力）、圧力、温度、照射時間、ガス組成など］などに応じて適宜適切な範囲に設定すればよいが、おおむね、数十ｃｍの範囲であることが好ましい。このようなプラズマ近傍には、高エネルギーの酸素原子が存在しており、これにより、半導体層表面に所望の酸素含有層を容易に形成することができる。
酸素含有プラズマ源などから酸素を供給する場合、イオン注入法を利用することもできる。イオン注入法によれば、電界によって加速されたイオンは、長距離を移動できるため、プラズマ源と半導体層との距離を任意に設定することが可能である。イオン注入法は、プラズマ近傍に設置された半導体層に負の高電圧パルスを印加することにより、半導体層の表面全体にイオンを注入することが好ましい。あるいは、専用のイオン注入装置を用いてイオン注入を行ってもよい。
また、処理温度は３００℃以上であることが好ましい。処理温度が３００℃未満の場合、酸化反応の進行が遅く、拡散バリアとして有効に作用し得る酸素含有層の形成に長時間を要し、より良好なＴＦＴ特性を得ることが難しくなる。ただし、温度が高くなり過ぎると、処理対象である半導体層の変質や半導体層への損傷を招くため、おおむね、３６０℃以下であることが好ましい。
また、圧力に関しては、５５Ｐａ以上の圧力で行うことが好ましい。圧力が５５Ｐａ未満の場合、酸化反応の進行が遅く、拡散バリアとして有効に作用し得る酸素含有層の形成に長時間を要する。圧力を高くすれば酸化反応の進行が短時間で進み、半導体層へのダメージが少なく、良好なバリア性を示す酸素含有層を形成することができ、低接触抵抗率を実現できる。上記の観点からすれば、圧力は高いほど良く、例えば、６０Ｐａ以上であることがより好ましく、６６Ｐａ以上であることが更に好ましい。なお、圧力の上限は、使用する装置の性能などに依存するために一義的に決定し難いが、プラズマを安定して供給するという観点からすれば、おおむね、４００Ｐａ以下であることが好ましく、２６６Ｐａ以下であることがより好ましい。
プラズマ照射時間は、６０分以下とすることが好ましい。プラズマ照射時間が６０分超の場合、アモルファスシリコン層の表面に形成された酸素含有層による電圧降下が無視できなくなり、ＴＦＴ特性が低下する。プラズマ照射時間は、３０分以下であることがより好ましく、１０分以下であることが一層好ましい。プラズマ照射時間の下限に関しては、アモルファスシリコン層の表面に一層程度の酸素含有層が形成されていれば本発明の効果は充分発揮されると考えられることを勘案すれば、少なくとも、アモルファスシリコン層の表面に酸素含有層が一層程度（ＳｉＯｘの１原子層程度）形成される時間以上とすれば良い。プラズマ照射時間は、１秒以上であることが好ましく、５秒以上であることがより好ましい。
また、投入電力は、５０Ｗ以上とすることが好ましい。投入電力が５０Ｗ未満の場合、酸化反応の進行が遅く、適切な［Ｏ］／［Ｓｉ］比の酸素含有層を形成しにくく、拡散バリアとして有効に作用し得る酸素含有層の形成に長時間を要するなど、ＴＦＴ特性が低下する。上記の観点からすれば、投入電力は高いほど良く、例えば、６０Ｗ以上であることがより好ましく、７５Ｗ以上であることが更に好ましい。
ガス組成は、前述した酸素含有ガス（Ｏ2、Ｈ2Ｏ、Ｎ2Ｏなど）のみであっても良いが、酸素含有ガスをＡｒなどの不活性ガスで希釈してもよい。
（ｉｉ）熱酸化法
熱酸化法は、酸化皮膜のつきまわりが良いなどの理由によって汎用されている。具体的には、例えば、酸素ガス雰囲気下で、４００℃以下の温度で加熱することが好ましい。加熱温度が高いと、半導体層への損傷が大きくなり、一方、加熱温度が低い場合、所望の酸素含有層を十分形成できない恐れがある。加熱温度は、２００℃以上３８０℃以下に制御することがより好ましく、２５０℃以上３５０℃以下に制御することがさらに好ましい。上記の加熱処理は、前述したプラズマ酸化法と併用してもよく、これにより、酸素含有層の形成を更に促進することができる。
熱酸化法は、酸化皮膜のつきまわりが良いなどの理由によって汎用されている。具体的には、例えば、酸素ガス雰囲気下で、４００℃以下の温度で加熱することが好ましい。加熱温度が高いと、半導体層への損傷が大きくなり、一方、加熱温度が低い場合、所望の酸素含有層を十分形成できない恐れがある。加熱温度は、２００℃以上３８０℃以下に制御することがより好ましく、２５０℃以上３５０℃以下に制御することがさらに好ましい。上記の加熱処理は、前述したプラズマ酸化法と併用してもよく、これにより、酸素含有層の形成を更に促進することができる。
このように、酸素含有層は、好ましくは、前述した（ｉ）〜（ｉｉ）の方法によって形成されるが、更に、製造工程の簡略化や処理時間の短縮などの観点から、酸素含有層の形成に用いる装置やチャンバー、温度やガス組成を、以下のように制御して行うことが好ましい。
まず、装置は、製造工程の簡略化のため、半導体層形成装置と同じ装置で行うことが好ましい。これにより、装置間もしくは装置内で、処理対象のワークが余分に移動する必要がなくなる。
また、温度に関しては、半導体層の成膜温度と実質的に同じ温度で行うことが好ましく、これにより、温度変動に必要な調節時間を省略することができる。
あるいは、ガス組成は、前述した酸素含有ガスを、Ａｒなどの不活性ガスで希釈して用いてもよい。
このようにしてＴＦＴの半導体層上に酸素含有層を形成した後、例えば、スパッタリング法によってＣｕ合金層を形成すると、所望のソース−ドレイン電極が得られる。
本発明の薄膜トランジスタ基板は、ＴＦＴの半導体層とＣｕ合金層との間に、ＴＦＴの半導体層を覆うように上記の酸素含有層を設けたところに特徴がある。従って、例えば、半導体層の種類は特に限定されず、ＴＦＴ特性に悪影響を及ぼさない限り、ソース−ドレイン電極に通常使用されるものを用いることができるが、好ましくは水素化アモルファスシリコン、アモルファスシリコン、および多結晶シリコンのいずれか一種または二種以上を組み合わせたものである
次に、本発明を特徴付けるＣｕ合金層について以下に説明する。
次に、本発明を特徴付けるＣｕ合金層について以下に説明する。
本発明におけるＣｕ合金層は、（ア）合金元素としてＸ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を合計で２原子％以上２０原子％以下含有する一層構造であっても良いし、（イ）薄膜トランジスタの半導体層側から順に、合金元素としてＸ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を含有するＣｕ合金下地層（第一層）と、純ＣｕまたはＣｕを主成分とするＣｕ合金であって前記第一層よりも電気抵抗率の低いＣｕ合金からなる層（第二層）、とを含む積層構造であっても良い。Ｃｕ合金層が前記積層構造である場合、Ｃｕ合金下地層（第一層）におけるＸ含有量は合計で２原子％以上２０原子％以下であることが好ましい。
一層構造について
一層構造のＣｕ合金層は合金元素としてＸ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を含有するＣｕ−Ｘ合金層である。このようなＣｕ−Ｘ合金層とすることによって、バリアメタル層を介在させなくても半導体層との密着性が向上できるとともに、半導体層との低接触抵抗率を達成することができる。これらのＸ元素は、Ｃｕ金属には固溶するがＣｕ酸化膜には固溶しない元素として選択したものである。これらの元素が固溶しているＣｕ合金が成膜過程の熱処理によって酸化されると、上記元素は拡散して粒界や界面に濃化し、該濃化層によって半導体層との密着性が向上すると考えられる。またこれら元素は、Ｃｕを用いた場合の有用性（Ｃｕ自体の低電気抵抗、および低接触抵抗率）は何ら阻害することなく上記密着性を発揮できる。
一層構造のＣｕ合金層は合金元素としてＸ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を含有するＣｕ−Ｘ合金層である。このようなＣｕ−Ｘ合金層とすることによって、バリアメタル層を介在させなくても半導体層との密着性が向上できるとともに、半導体層との低接触抵抗率を達成することができる。これらのＸ元素は、Ｃｕ金属には固溶するがＣｕ酸化膜には固溶しない元素として選択したものである。これらの元素が固溶しているＣｕ合金が成膜過程の熱処理によって酸化されると、上記元素は拡散して粒界や界面に濃化し、該濃化層によって半導体層との密着性が向上すると考えられる。またこれら元素は、Ｃｕを用いた場合の有用性（Ｃｕ自体の低電気抵抗、および低接触抵抗率）は何ら阻害することなく上記密着性を発揮できる。
上述したＸ元素のうち好ましいのはＭｎ、Ｎｉであり、より好ましいのはＭｎである。特にＭｎは密着性に優れている。Ｍｎは上述した界面での濃化現象が非常に強く発現される元素であり、Ｃｕ合金成膜時または成膜後の熱処理（例えば、ＳｉＮ膜の絶縁膜を成膜する工程といった表示装置の製造過程における熱履歴を含む）によって膜の内側から外側に向かって移動する。界面へのＭｎの移動は、熱処理による酸化によって生成するＭｎ酸化物が駆動力になって、更に一層促進される。その結果、半導体層との密着性が向上する。
一層構造のＣｕ合金層におけるＸ含有量は２原子％以上２０原子％以下である。Ｘ元素として上記した元素を単独で用いる場合は単独の量が上記範囲を満たしていれば良く、２種以上を含有する場合は合計量が上記範囲を満足すれば良い。Ｘ含有量が２原子％未満であると、半導体層との高い密着性と低接触抵抗率が十分実現できない。一方、Ｘ含有量が２０原子％を超えるとＣｕ合金層全体の電気抵抗が高くなる結果、半導体層との接触抵抗率が高くなる。Ｘ含有量の好ましい範囲は４〜１８原子％、より好ましい範囲は６〜１５原子％である。
一層構造におけるＣｕ合金層の膜厚は１００〜５００ｎｍであることが好ましい。膜厚が１００ｎｍ未満であるとＣｕ配線の電気抵抗が高くなり、一方、５００ｎｍを超えると半導体層との密着性が確保できず、膜剥がれが起こりやすくなる。一層構造におけるＣｕ合金層の膜厚はより好ましくは２００〜４００ｎｍである。
積層構造について
積層構造におけるＣｕ合金下地層（第一層）の合金元素は、上記した一層構造と同じであり、合金元素としてＸ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を含有するＣｕ−Ｘ合金層である。上述したＸ元素のうち好ましいのはＭｎ、Ｎｉであり、より好ましいのはＭｎである。Ｃｕ合金下地層（第一層）におけるＸ含有量は、一層構造の場合と同様とすることが好ましく、すなわち２原子％以上２０原子％以下とすることが好ましい。前記範囲とすることが好ましい理由は、一層構造の場合と同様である。
積層構造におけるＣｕ合金下地層（第一層）の合金元素は、上記した一層構造と同じであり、合金元素としてＸ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を含有するＣｕ−Ｘ合金層である。上述したＸ元素のうち好ましいのはＭｎ、Ｎｉであり、より好ましいのはＭｎである。Ｃｕ合金下地層（第一層）におけるＸ含有量は、一層構造の場合と同様とすることが好ましく、すなわち２原子％以上２０原子％以下とすることが好ましい。前記範囲とすることが好ましい理由は、一層構造の場合と同様である。
積層構造におけるＣｕ−Ｘ合金層（第一層）の膜厚は１０ｎｍ以上１００ｎｍ以下であることが好ましい。膜厚が１０ｎｍ未満であると、半導体層との密着性が確保できない。一方、膜厚が１００ｎｍを超えるとＣｕ合金層全体（第一層＋第二層）の電気抵抗が高くなり、配線からの発熱の問題が深刻となる。Ｃｕ−Ｘ合金層（第一層）の好ましい膜厚は１５〜６０ｎｍである。
積層構造における第二層は第一層の上（直上）に形成されており、純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって上記第一層よりも電気抵抗率の低いＣｕ合金で構成されている。このような第二層を設けることにより、Ｃｕ合金層全体の電気抵抗率を低く抑えることができる。ここで、第一層よりも電気抵抗率の低いＣｕ合金とは、Ｘ元素を含むＣｕ−Ｘ合金で構成されている第一層に比べて電気抵抗率が低くなるように合金元素の種類および／または含有量を適切に制御すれば良い。電気抵抗率が低い元素（おおむね、純Ｃｕ合金並みに低い元素）は、文献に記載の数値などを参照し、公知の元素から容易に選択することができる。ただし、電気抵抗率が高い元素であっても含有量を少なくすれば（おおむね、０．０５〜１原子％程度）電気抵抗率を低減できるため、第二層に適用可能な合金元素は、必ずしも電気抵抗率が低い元素に限定されない。具体的には、例えばＣｕ−０．５原子％Ｎｉ、Ｃｕ−０．５原子％Ｚｎ、Ｃｕ−０．３原子％Ｍｎなどが好ましく用いられる。また、第二層に適用可能な合金としては、酸素ガスや窒素ガスなどのガス成分を含むものであってもよく、例えばＣｕ−ＯやＣｕ−Ｎなどを用いることができる。
積層構造におけるＣｕ合金層全体の厚さ（第一層＋第二層）は必要とされるＴＦＴ特性などに応じて適宜設定できるが、概ね２００ｎｍ以上５００ｎｍ以下であることが好ましく、より好ましくは２００〜４００ｎｍである。
本発明に用いられるＣｕ合金層は、一層構造および積層構造のいずれの場合であっても、上述した元素を除く残部はＣｕおよび不可避不純物である。
本発明のＣｕ合金層は、スパッタリング法によって形成することが好ましい。特に積層構造とする場合、上記の第一層を構成する材料をスパッタリング法によって成膜した後、その上に上記第二層を構成する材料をスパッタリング法によって成膜することによって積層構造とすればよい。このようにしてＣｕ合金積層膜を形成した後、所定のパターニングを行ってから断面形状をカバレッジの観点から好ましくはテーパー角度４５〜６０°程度のテーパー状に加工することが好ましい。
スパッタリング法を用いれば、スパッタリングターゲットとほぼ同じ組成のＣｕ合金層を成膜できる。そこでスパッタリングターゲットの組成を調整することにより、Ｃｕ合金層の組成を調整できる。スパッタリングターゲットの組成は、Ｃｕ合金ターゲットを用いて調整しても良いし、あるいは純Ｃｕターゲットに合金元素の金属をチップオンすることによって調整しても良い。
なおスパッタリング法では、成膜したＣｕ合金層の組成とスパッタリングターゲットの組成との間でわずかにズレが生じることがある。しかしそのズレは概ね数原子％以内である。そこでスパッタリングターゲットの組成を最大でも±１０原子％の範囲内で制御すれば、所望の組成のＣｕ合金層を成膜できる。
本発明に用いられる基板は特に限定されないが、例えば、無アルカリガラス、高歪点ガラス、ソーダライムガラスなどが挙げられる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例によって制限されず、上記・下記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
実施例１
本実施例ではＣｕ合金層（積層構造）と半導体層との接触抵抗率、および密着性を検討する。
本実施例ではＣｕ合金層（積層構造）と半導体層との接触抵抗率、および密着性を検討する。
（１）半導体層との接触抵抗率の測定
Ｃｕ合金層と半導体層との接触抵抗率を調べるため、ＴＬＭ（Ｔｒａｎｓｆｅｒ Ｌｅｎｇｔｈ Ｍｅｔｈｏｄ）素子を作製し、図２、３に示すＴＬＭ法に従って接触抵抗率を測定した。まず、ＴＬＭ素子の作製方法を説明する。
Ｃｕ合金層と半導体層との接触抵抗率を調べるため、ＴＬＭ（Ｔｒａｎｓｆｅｒ Ｌｅｎｇｔｈ Ｍｅｔｈｏｄ）素子を作製し、図２、３に示すＴＬＭ法に従って接触抵抗率を測定した。まず、ＴＬＭ素子の作製方法を説明する。
まず、ガラス基板上に、プラズマＣＶＤ法により、膜厚約２００ｎｍの不純物（Ｐ）をドーピングした低抵抗のアモルファスシリコン膜を膜厚約２００ｎｍで成膜した。続いて、同一のプラズマＣＶＤ装置内にて、酸素ガスのみを供給してプラズマを発生させ、低抵抗アモルファスシリコン膜の表面を酸素プラズマにて３０秒間処理し、酸素含有層を形成した。酸素プラズマ装置としては、ヤマト科学社製のアッシング装置（型番：ＰＲ４１）を用い、投入電力は４５０Ｗ、成膜温度は室温、ガス圧力は６７Ｐａとした。
次いで、スパッタリング法によりＣｕ合金層（単層構造、積層構造）を成膜した。より詳細には、単層構造の成膜は、表１に示す組成の純ＣｕまたはＣｕ合金を３００ｎｍ成膜し、積層構造の成膜は、表２〜４に示す条件で下地層を蒸着し、その上に純Ｃｕ膜を成膜した（Ｃｕ合金層全体の膜厚：約３００ｎｍ）。スパッタリングの温度は室温とした。フォトリソグラフィによりレジストをパターニングした後、レジストをマスクとしてＣｕ系合金膜をエッチングすることにより複数の電極を形成した。ここでは、各電極間の距離を種々変化させた。最後に、実際の薄膜トランジスタの製造工程を模擬するため、２７０℃で３０分の熱処理を施した。
次に、図２および図３を参照しながら、ＴＬＭ法によるコンタクト抵抗の測定原理を説明する。図２（ａ）は、前述した要領に従って作製したＴＬＭ素子の配線構造を模式的に示す断面図であり、図２（ｂ）は該ＴＬＭ素子の上面図である。
まず、前述した図２（ａ）の配線構造において、複数の電極間における電流電圧特性を測定し、各電極間の抵抗値を求めた。こうして得られた各電極間の抵抗値を縦軸とし、電極間距離（トランスファー長、Ｌ）を横軸としてプロットし、図３のグラフを得た。図３のグラフにおいて、ｙ切片の値は、コンタクト抵抗Ｒｃの２倍の値（２Ｒｃ）に、ｘ切片の値は、実効的なコンタクト長（ＬT：ｔｒａｎｓｆｅｒ ｌｅｎｇｔｈ、トランスファー長）に、それぞれ相当する。以上から、コンタクト抵抗率ρｃは下式にて表される。
ρｃ＝Ｒｃ＊ＬT＊Ｚ
上式中、Ｚは、図２（ｂ）に示すように電極幅を示す。
ρｃ＝Ｒｃ＊ＬT＊Ｚ
上式中、Ｚは、図２（ｂ）に示すように電極幅を示す。
（２）密着性の測定
密着性評価試験用の試料を、以下の要領にしたがって作製した。まず、ガラス基板上にプラズマＣＶＤ法によって、膜厚１００ｎｍのＳｉＮ膜、および膜厚２００ｎｍの、不純物（Ｐ）をドーピングした低抵抗のアモルファスシリコン膜（ｎ−ａ−Ｓｉ：Ｈ層）を成膜した。この低抵抗アモルファスシリコン膜（ｎ−ａ−Ｓｉ：Ｈ層）は、ＳｉＨ4、ＰＨ3を原料としたプラズマＣＶＤを行うことによって形成した。プラズマＣＶＤの成膜温度は３２０℃とした。
密着性評価試験用の試料を、以下の要領にしたがって作製した。まず、ガラス基板上にプラズマＣＶＤ法によって、膜厚１００ｎｍのＳｉＮ膜、および膜厚２００ｎｍの、不純物（Ｐ）をドーピングした低抵抗のアモルファスシリコン膜（ｎ−ａ−Ｓｉ：Ｈ層）を成膜した。この低抵抗アモルファスシリコン膜（ｎ−ａ−Ｓｉ：Ｈ層）は、ＳｉＨ4、ＰＨ3を原料としたプラズマＣＶＤを行うことによって形成した。プラズマＣＶＤの成膜温度は３２０℃とした。
続いて、同一のプラズマＣＶＤ装置の同一チャンバー内にて、酸素ガスのみを供給してプラズマを発生させ、上記の低抵抗アモルファスシリコン膜の表面を酸素プラズマにて３０秒間処理し、酸素含有層を形成した。酸素プラズマの条件は、上記の接触抵抗率測定の場合と同様とした。
次いで、スパッタリング法によってＣｕ−Ｘ合金膜を表１（単層構造）、表２〜４（積層構造）に示す種々の条件（Ｘ含有量、膜厚）で成膜した。積層構造については、表２〜４に示す第一層の上にさらに純Ｃｕ膜を成膜した。Ｃｕ合金層全体の膜厚は、単層構造の場合は約３００ｎｍであり、積層構造の場合は約３００ｎｍであり、スパッタリングの温度は室温とした。次に、フォトリソグラフィによりレジストをパターニングして、レジストをマスクとして上記のＣｕ合金膜をエッチングすることにより、密着性試験用のパターンを形成した。その後、窒素雰囲気下、２７０℃で３０分間の熱処理を行った。
密着性評価は、テープによる剥離試験で評価した。詳細には、Ｃｕ合金膜の表面にカッターナイフで１ｍｍ間隔の碁盤目状の切込みを入れた。次いで、住友３Ｍ社製黒色ポリエステルテープ（製品番号８４２２Ｂ）を上記Ｃｕ合金膜上にしっかり貼り付け、上記テープの引き剥がし角度が６０°になるように保持しつつ、上記テープを一挙に剥がして、上記テープにより剥離した碁盤目の区画数をカウントし、全区画との比率（膜剥離率）を求めた。測定は３回行い、３回の平均値を各試料の膜剥離率とした。
接触抵抗率と密着性の測定結果から、接触抵抗率が２Ω・ｃｍ2未満、かつ、膜剥離率が１０％未満のものを合格とし、それ以外を不合格とした。これらの結果を表１〜３に示す。
表１、表２からは、合金元素Ｘの含有量と、半導体層との接触抵抗率および密着性の関係をみることができる。表１のＮｏ．１は合金元素を含有しない純Ｃｕの従来例であり、接触抵抗率が高く、密着性も低下した。これに対して、表１のＮｏ．２〜５は、Ｍｎ量が適切に制御されているため、所望とする低接触抵抗率と高い密着性とが実現できた。表２のＮｏ．１は合金元素を含有しない純Ｃｕの従来例であり、接触抵抗率が高く、密着性も低下した。表２のＮｏ．２は合金元素Ｘの含有量が少ない例であり、純ＣｕのＮｏ．１に比べて接触抵抗率および密着性が改善された。これに対して、表２のＮｏ．３〜９は、Ｍｎが適切に含有されているため、所望とする低接触抵抗率と高い密着性とが実現できた。
表３からは、第一層の好ましい膜厚と、接触抵抗率および密着性の関係をみることができる。表３のＮｏ．１は、第一層の膜厚が薄いため、密着性が低下した。一方、表３のＮｏ．２〜６は、第一層の膜厚が好ましい範囲に制御されているため、低接触抵抗率と高い密着性とが実現できた。
表４では、第一層の合金元素として、Ｎｉ、Ｍｇ、Ｚｎを用いているが、いずれの元素を用いた場合も、高い密着性と低接触抵抗率が実現できた。
実施例２
本実施例では、半導体層表面に形成された酸素含有層が、Ｃｕ合金層のＣｕ原子が半導体層に拡散するのを防止する効果について検討する。
本実施例では、半導体層表面に形成された酸素含有層が、Ｃｕ合金層のＣｕ原子が半導体層に拡散するのを防止する効果について検討する。
まず、ガラス基板上にプラズマＣＶＤ法によって、膜厚１００ｎｍのＳｉＮ膜を成膜し、その上に膜厚２００ｎｍの、不純物（Ｐ）をドーピングした低抵抗のアモルファスシリコン膜（ｎ−ａ−Ｓｉ：Ｈ層）を成膜した。プラズマＣＶＤの成膜温度は３２０℃とした。
続いて、同一のプラズマＣＶＤ装置の同一チャンバー内にて、酸素ガスのみを供給してプラズマを発生させ、上記の低抵抗アモルファスシリコン膜の表面を酸素プラズマにて１０分間処理し、酸素含有層を形成した。酸素プラズマ装置としては、ヤマト科学社製のアッシング装置（型番：ＰＲ４１）を用い、周波数は１３．５６Ｈｚ、投入電力は４５０Ｗ、成膜温度は室温、ガス圧力は６７Ｐａとした。
次いで、スパッタリング法によって第一層：Ｃｕ−４原子％Ｍｎ（膜厚：２０ｎｍ）、第二層：純Ｃｕ（膜厚：２８０ｎｍ）のＣｕ合金層を成膜した。その後、２７０℃で３０分間熱処理を施した。
上記の要領で作製した試料について、Ｃｕ合金層成膜直後および熱処理後における、深さ方向での元素分析をＧＤ−ＯＥＳ分析により行った。ＧＤ−ＯＥＳ分析は、成膜完了後の試料の膜表面（上層）から、高周波スパッタによって膜を削りながら膜を分析する手法である。ＧＤ−ＯＥＳの分析条件は以下の通りである。
ガス圧力３００Ｐａ、電力２０Ｗ、周波数５００Ｈｚ、
デューティー比０．１２５
ガス圧力３００Ｐａ、電力２０Ｗ、周波数５００Ｈｚ、
デューティー比０．１２５
また、酸素プラズマ処理を行わず、Ｃｕ合金層として第一層：Ｃｕ−１０原子％Ｍｎ（膜厚：２０ｎｍ）、第二層：純Ｃｕ（膜厚：２８０ｎｍ）としたこと以外は上記試料と同様にして、比較用の試料を作製した。
これらの結果を図４（ａ）、（ｂ）に示す。図４（ａ）は、酸素プラズマ処理を行わなかった場合の元素分析結果を示すグラフであり、図４（ｂ）は酸素プラズマ処理を行った場合の元素分析結果を示すグラフである。図中、点線は熱処理を行う前の状態を示しており、実線は熱処理後の状態を示している。
図４（ａ）から、酸素プラズマ処理を行わなかった場合には、熱処理後にＣｕ合金層中のＳｉ濃度が増加していることから、熱処理によってＣｕとＳｉの相互拡散が生じていることがわかる。一方、図４（ｂ）では熱処理前後で濃度プロファイルにほとんど変化が見られず、ＣｕとＳｉの相互拡散が抑制されていることが分かる。
実施例３
本実施例では、酸素含有層における［Ｏ］／［Ｓｉ］比および酸素含有層の膜厚が、接触抵抗率および密着性に与える影響を検討する。
本実施例では、酸素含有層における［Ｏ］／［Ｓｉ］比および酸素含有層の膜厚が、接触抵抗率および密着性に与える影響を検討する。
（１）酸素含有層におけるＯとＳｉの結合状態の測定
試料の作製は、Ｃｕ合金層を、第一層：Ｃｕ−４原子％Ｍｎ（膜厚：２０ｎｍ）、第二層：純Ｃｕ（膜厚：２８０ｎｍ）としたこと以外は、実施例１の密着性評価試験と同様にした。なお、酸素プラズマ処理における酸素ガス流量は３０ｓｃｃｍであった。
試料の作製は、Ｃｕ合金層を、第一層：Ｃｕ−４原子％Ｍｎ（膜厚：２０ｎｍ）、第二層：純Ｃｕ（膜厚：２８０ｎｍ）としたこと以外は、実施例１の密着性評価試験と同様にした。なお、酸素プラズマ処理における酸素ガス流量は３０ｓｃｃｍであった。
該試料をＸＰＳ分析し、酸素含有層におけるＳｉとＯとの結合状態を測定した。結果を図５に示す。図５によれば、９９．３ｅＶの位置にＳｉ−Ｓｉ結合に由来するピークが検出され、１０３．５ｅＶの位置にＳｉ−Ｏ結合に由来するピークが検出されていることがわかる。これらのピーク強度の比から、酸素含有層における［Ｏ］／［Ｓｉ］比が０．８８であることがわかった。該試料について、実施例１の接触抵抗率測定と同様にして接触抵抗率を測定したところ、接触抵抗率は０．２Ω・ｃｍ2であった。すなわち、酸素含有層の［Ｏ］／［Ｓｉ］比が０．８８と、本発明の好ましい要件を満足する場合には、低接触抵抗率が実現できることが確認できた。
（２）酸素含有層の［Ｏ］／［Ｓｉ］比および酸素含有層の膜厚が、接触抵抗率および密着性に与える影響の検討
試料の作製は、Ｃｕ合金層を、第一層：Ｃｕ−１０原子％Ｍｎ（膜厚２０ｎｍ）、第二層：純Ｃｕ（膜厚：２８０ｎｍ）とし、表５に示す条件で酸化処理を行ったこと以外は、実施例１の密着性評価試験と同様にした。ＵＶ酸化処理の条件は、ＧＳＹＵＡＳＡ社製ＵＶ照射装置を使用し（型番：ＤＵＶ−８００−６）、ランプ電圧：３００Ｖ、ＵＶ照射時間：１分間であり、プラズマ酸化処理の条件は、周波数：１３．５６Ｈｚ、電力：４５０Ｗ、処理温度：室温、ガス雰囲気：酸素、ガス圧力：６７Ｐａ、処理時間：３０分である。表５に示す各試料について、実施例１と同様にして接触抵抗率を測定するとともに、実施例２と同様にして熱処理後のＣｕ、Ｓｉの濃度プロファイルをＧＤ−ＯＥＳ分析によって測定した。Ｃｕ、Ｓｉの濃度プロファイルから、ＣｕとＳｉの相互拡散が抑制されているものを○、拡散が発生しているものを×とした。
試料の作製は、Ｃｕ合金層を、第一層：Ｃｕ−１０原子％Ｍｎ（膜厚２０ｎｍ）、第二層：純Ｃｕ（膜厚：２８０ｎｍ）とし、表５に示す条件で酸化処理を行ったこと以外は、実施例１の密着性評価試験と同様にした。ＵＶ酸化処理の条件は、ＧＳＹＵＡＳＡ社製ＵＶ照射装置を使用し（型番：ＤＵＶ−８００−６）、ランプ電圧：３００Ｖ、ＵＶ照射時間：１分間であり、プラズマ酸化処理の条件は、周波数：１３．５６Ｈｚ、電力：４５０Ｗ、処理温度：室温、ガス雰囲気：酸素、ガス圧力：６７Ｐａ、処理時間：３０分である。表５に示す各試料について、実施例１と同様にして接触抵抗率を測定するとともに、実施例２と同様にして熱処理後のＣｕ、Ｓｉの濃度プロファイルをＧＤ−ＯＥＳ分析によって測定した。Ｃｕ、Ｓｉの濃度プロファイルから、ＣｕとＳｉの相互拡散が抑制されているものを○、拡散が発生しているものを×とした。
結果を表５に示す。
表５のＮｏ．２〜４は、［Ｏ］／［Ｓｉ］比および酸素含有層の膜厚が適切に制御されているため、ＣｕとＳｉの相互拡散が抑制され、低接触抵抗率と高密着性が実現できた。一方、表５のＮｏ．１は、ＵＶ酸化時間が短く、またＵＶはプラズマと比べて酸化の効果が小さいため［Ｏ］／［Ｓｉ］比が小さく、酸素含有層の膜厚が小さくなって相互拡散が発生して、密着性が低下した。また表５のＮｏ．５は酸素含有層の厚さが好ましい範囲を超えていたため、密着性は良好であったものの接触抵抗率が高くなった。
２６ ゲート電極
２７ ゲート絶縁膜（Ｓｉ窒化膜）
２８ ソース電極
２９ ドレイン電極
２８ａ、２９ａ 酸素含有層
２８ｂ、２９ｂ Ｃｕ合金層
３３ アモルファスシリコンチャネル層（活性半導体層）
５２ バリアメタル層
２７ ゲート絶縁膜（Ｓｉ窒化膜）
２８ ソース電極
２９ ドレイン電極
２８ａ、２９ａ 酸素含有層
２８ｂ、２９ｂ Ｃｕ合金層
３３ アモルファスシリコンチャネル層（活性半導体層）
５２ バリアメタル層
Claims (6)
- 薄膜トランジスタの半導体層と、Ｃｕ合金層とを有する薄膜トランジスタ基板において、
前記半導体層と前記Ｃｕ合金層との間に、酸素含有層を含んでおり、
前記酸素含有層を構成する酸素の一部若しくは全部は、前記薄膜トランジスタの前記半導体層のＳｉと結合しており、
前記酸素含有層を構成する酸素の原子数［Ｏ］と、Ｓｉの原子数［Ｓｉ］との比（［Ｏ］／［Ｓｉ］）が０．５以上２．０以下であるとともに、
前記酸素含有層の膜厚が、１．３ｎｍ以上３．３ｎｍ以下であり、
前記Ｃｕ合金層は、前記薄膜トランジスタの前記半導体層側から順に、合金元素としてＸ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を含有するＣｕ合金下地層（第一層）と、純ＣｕまたはＣｕを主成分とするＣｕ合金であって前記第一層よりも電気抵抗率の低いＣｕ合金からなる層（第二層）、とを含む積層構造であり、
前記Ｃｕ合金層は、前記酸素含有層を介して前記薄膜トランジスタの前記半導体層と接続していることを特徴とする薄膜トランジスタ基板。 - 前記半導体層と前記Ｃｕ合金層との接触抵抗率が２Ω・ｃｍ 2 未満である請求項１に記載の薄膜トランジスタ基板。
- 前記Ｃｕ合金下地層（第一層）におけるＸ含有量が合計で２原子％以上２０原子％以下である請求項１または２に記載の薄膜トランジスタ基板。
- 前記Ｃｕ合金下地層（第一層）の厚みが１０ｎｍ以上１００ｎｍ以下である請求項１〜３のいずれかに記載の薄膜トランジスタ基板。
- 前記薄膜トランジスタの前記半導体層は、水素化アモルファスシリコン、アモルファスシリコン、および多結晶シリコンのいずれか一種または二種以上を組み合わせたものである請求項１〜４のいずれかに記載の薄膜トランジスタ基板。
- 請求項１〜５のいずれかに記載の薄膜トランジスタ基板を備えた表示デバイス。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010035023A JP5580619B2 (ja) | 2010-02-19 | 2010-02-19 | 薄膜トランジスタ基板および表示デバイス |
| TW100103652A TWI469357B (zh) | 2010-02-19 | 2011-01-31 | Thin film transistor substrate and display device |
| CN201110036949.3A CN102169905B (zh) | 2010-02-19 | 2011-02-10 | 薄膜晶体管基板及显示器件 |
| KR1020110014477A KR101251227B1 (ko) | 2010-02-19 | 2011-02-18 | 박막 트랜지스터 기판 및 표시 디바이스 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010035023A JP5580619B2 (ja) | 2010-02-19 | 2010-02-19 | 薄膜トランジスタ基板および表示デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011171581A JP2011171581A (ja) | 2011-09-01 |
| JP5580619B2 true JP5580619B2 (ja) | 2014-08-27 |
Family
ID=44490986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010035023A Expired - Fee Related JP5580619B2 (ja) | 2010-02-19 | 2010-02-19 | 薄膜トランジスタ基板および表示デバイス |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5580619B2 (ja) |
| KR (1) | KR101251227B1 (ja) |
| CN (1) | CN102169905B (ja) |
| TW (1) | TWI469357B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101323151B1 (ko) * | 2011-09-09 | 2013-10-30 | 가부시키가이샤 에스에이치 카퍼프로덕츠 | 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터 |
| JP2013118367A (ja) * | 2011-11-02 | 2013-06-13 | Hitachi Cable Ltd | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた表示装置、スパッタリングターゲット材 |
| JP5912046B2 (ja) * | 2012-01-26 | 2016-04-27 | 株式会社Ｓｈカッパープロダクツ | 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置 |
| KR20130139438A (ko) * | 2012-06-05 | 2013-12-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
| JP6250614B2 (ja) * | 2015-02-19 | 2017-12-20 | 株式会社神戸製鋼所 | Ｃｕ積層膜、およびＣｕ合金スパッタリングターゲット |
| WO2024150098A1 (ja) * | 2023-01-13 | 2024-07-18 | 株式会社半導体エネルギー研究所 | 半導体装置、及びその作製方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326756A (ja) * | 1994-05-30 | 1995-12-12 | Kyocera Corp | 薄膜トランジスタおよびその製造方法 |
| KR100866976B1 (ko) * | 2002-09-03 | 2008-11-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| KR100904524B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP2005166757A (ja) * | 2003-11-28 | 2005-06-23 | Advanced Lcd Technologies Development Center Co Ltd | 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置 |
| TW200739912A (en) * | 2006-04-06 | 2007-10-16 | Chunghwa Picture Tubes Ltd | Thin film transistor having copper line and fabricating method thereof |
| JP4746021B2 (ja) * | 2006-10-13 | 2011-08-10 | 株式会社神戸製鋼所 | 薄膜トランジスタ基板の製造方法、および表示デバイス |
| KR101043508B1 (ko) * | 2006-10-13 | 2011-06-23 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터 기판 및 표시 디바이스 |
| JP5121299B2 (ja) * | 2007-05-09 | 2013-01-16 | アルティアム サービシズ リミテッド エルエルシー | 液晶表示装置 |
| JP2009004518A (ja) * | 2007-06-20 | 2009-01-08 | Kobe Steel Ltd | 薄膜トランジスタ基板、および表示デバイス |
| JP5315701B2 (ja) * | 2008-01-18 | 2013-10-16 | 三菱マテリアル株式会社 | 薄膜トランジスター |
-
2010
- 2010-02-19 JP JP2010035023A patent/JP5580619B2/ja not_active Expired - Fee Related
-
2011
- 2011-01-31 TW TW100103652A patent/TWI469357B/zh not_active IP Right Cessation
- 2011-02-10 CN CN201110036949.3A patent/CN102169905B/zh not_active Expired - Fee Related
- 2011-02-18 KR KR1020110014477A patent/KR101251227B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| TW201131785A (en) | 2011-09-16 |
| JP2011171581A (ja) | 2011-09-01 |
| CN102169905B (zh) | 2014-07-30 |
| KR20110095825A (ko) | 2011-08-25 |
| CN102169905A (zh) | 2011-08-31 |
| TWI469357B (zh) | 2015-01-11 |
| KR101251227B1 (ko) | 2013-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI425640B (zh) | 薄膜電晶體基板，及顯示元件 | |
| JP5584436B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP5475260B2 (ja) | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 | |
| KR101043508B1 (ko) | 박막 트랜지스터 기판 및 표시 디바이스 | |
| JP5580619B2 (ja) | 薄膜トランジスタ基板および表示デバイス | |
| WO2012043806A1 (ja) | 配線構造および表示装置 | |
| TWI504765B (zh) | Cu alloy film, and a display device or an electronic device provided therewith | |
| JP2011091364A (ja) | 配線構造およびその製造方法、並びに配線構造を備えた表示装置 | |
| JP2011049543A (ja) | 配線構造およびその製造方法、並びに配線構造を備えた表示装置 | |
| JP5685125B2 (ja) | 配線構造、表示装置、および半導体装置 | |
| WO2012153364A1 (ja) | 表示用薄膜半導体装置及び表示用薄膜半導体装置の製造方法 | |
| WO2011125802A1 (ja) | 配線構造、表示装置、および半導体装置 | |
| JP2008010801A (ja) | ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス | |
| JP5888501B2 (ja) | 薄膜配線形成方法 | |
| JP2012109465A (ja) | 表示装置用金属配線膜 | |
| JP2009016862A (ja) | ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120828 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140711 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5580619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |