CN207367974U - 一种阵列基板、显示面板以及显示装置 - Google Patents
一种阵列基板、显示面板以及显示装置 Download PDFInfo
- Publication number
- CN207367974U CN207367974U CN201721221550.1U CN201721221550U CN207367974U CN 207367974 U CN207367974 U CN 207367974U CN 201721221550 U CN201721221550 U CN 201721221550U CN 207367974 U CN207367974 U CN 207367974U
- Authority
- CN
- China
- Prior art keywords
- layer
- array base
- base palte
- source
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种阵列基板、显示面板以及显示装置,以改善现有技术在对断开的数据线进行维修时存在的成功率较低,维修后寿命较低,以及维修成本较高的问题。所述阵列基板包括:依次设置在衬底基板之上的栅极层、栅极绝缘层、有源层、以及源漏极层,所述源漏极层包括源极、漏极以及与所述源极连接的数据线,所述阵列基板还包括与所述源漏极层接触的修复层,所述修复层包括数据修复线,所述数据修复线在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影重叠。
Description
技术领域
本申请涉及半导体技术领域,尤其涉及一种阵列基板、显示面板以及显示装置。
背景技术
平面显示器(F1at Pane1 Disp1ay,FPD)己成为市场上的主流产品,平面显示器的种类也越来越多,如液晶显示器(Liquid Crysta1 Disp1ay,LCD)、有机发光二极管(Organic Light Emitted Diode,OLED)显示器、等离子体显示面板(P1asma Disp1ayPane1,PDP)及场发射显示器(Field Emission Display,FED)等。
作为FPD产业核心技术的薄膜晶体管(Thin Film Transistor,TFT)背板技术,也在经历着深刻的变革。而现有的TFT背板,由于数据线布线很密,以及线宽较小的原因,使得数据线容易发生断开不良。目前,业内对于出现的数据线断开不良,均是利用金属沉积的方式在数据线断开处进行连接,以达到修复的目的。但是经过维修的显示面板还是存在较多的问题,例如,维修后沉积的金属(如W/Co等)容易脱落,后续是否重新出现不良无法保证;维修后沉积的金属信赖性没有非维修显示面板好,使用寿命较低,缺乏竞争力;桥架处容易出现其他不良,如漏源极和栅极短路,漏源极和公共电极短路;数据线断开发生率一般大于1%,维修越多,需要投资更多的维修设备和人力成本。即,现有技术在对数据线断开进行维修时,存在成功率较低,显示面板的寿命较低,同时还容易出现其他不良,而且还需要投资更多的维修设备和人力成本。
实用新型内容
本申请提供一种阵列基板、显示面板以及显示装置,以改善现有技术在对断开的数据线进行维修时存在的成功率较低,维修后寿命较低,以及维修成本较高的问题。
本申请实施例提供一种阵列基板,包括:依次设置在衬底基板之上的栅极层、栅极绝缘层、有源层、以及源漏极层,所述源漏极层包括源极、漏极以及与所述源极连接的数据线,所述阵列基板还包括与所述源漏极层接触的修复层,所述修复层包括数据修复线,所述数据修复线在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影重叠。
优选的,所述修复层还包括与所述数据修复线连接的第一修复部,以及与所述第一修复部相对的第二修复部;所述第一修复部在所述衬底基板上的正投影与所述源极在所述衬底基板上的正投影重叠,所述第二修复部在所述衬底基板上的正投影与所述漏极在所述衬底基板上的正投影重叠。
优选的,所述阵列基板还包括设置在所述有源层与所述源漏极层之间的像素电极层,所述像素电极层包括多个呈阵列分布的像素电极,所述修复层与所述像素电极层为同一层。
优选的,所述数据修复线、所述第一修复部以及所述第二修复部的材质与所述像素电极的材质相同。
优选的,所述源漏极层之上还设置有钝化层。
优选的,所述钝化层之上还设置有公共电极。
优选的,所述公共电极设置有多条延伸方向与所述数据线延伸方向相同的狭缝。
优选的,所述栅极层还包括延伸方向与所述栅线延伸方向相同的公共电极信号线,所述公共电极信号线在背向所述栅线的一侧设置有凸出部,所述公共电极通过过孔与所述公共电极信号线的所述凸出部连接。
本申请实施例还提供一种显示面板,包括本申请实施例提供的所述阵列基板。
本申请实施例提供一种显示装置,包括本申请实施例提供的所述显示面板。
本申请实施例有益效果如下:阵列基板还包括与所述源漏极层接触的修复层,修复层包括数据修复线,数据修复线在衬底基板上的正投影与数据线在衬底基板上的正投影重叠,即,本申请实施例的阵列基板,其包括一整条与数据线接触的数据修复线,由于同一位置不同层发生断线的概率降低,也就是说在源漏极层的数据线出现断开的情况下,可以通过与其接触的数据修复线来导通数据线,从而有效降低了显示面板由于数据线断开而产生不良的几率。而且,本申请实施例提供的阵列基板,可以在制作时,直接将修复层制作在与源漏极相接触的层,可以从源头上减少由于数据线断开而产生不良的几率,不需要通过后期进行维修,进而可以解决现有技术对数据线断开进行维修时存在的成功率较低,寿命较低,同时还容易出现其他不良,而且还需要投资更多的维修设备和人力成本的问题。
附图说明
图1为本申请实施例提供的一种阵列基板的俯视结构示意图;
图2(a)为图1中虚线框91处的阵列基板的剖视结构示意图;
图2(b)为图1中虚线框92处的阵列基板的剖视结构示意图;
图3为本申请实施例提供的阵列基板与现有技术的阵列基板在发生数据线断开时的对比示意图;
图4为本申请实施例提供的一种具体的阵列基板的俯视结构示意图;
图5为本申请实施例提供的一种具体的阵列基板的剖视结构示意图;
图6为本申请实施例中,制备完成栅极层的阵列基板的结构示意图;
图7为本申请实施例中,制备完成有源层的阵列基板的结构示意图;
图8为本申请实施例中,制备完成像素电极层的阵列基板的结构示意图;
图9(a)为图8中虚线框91处的阵列基板的剖视结构示意图;
图9(b)为图8中虚线框92处的阵列基板的剖视结构示意图;
图10为现有技术中,制备完成像素电极层的阵列基板的结构示意图;
图11(a)为图10中虚线框91处的阵列基板的剖视结构示意图;
图11(b)为图10中虚线框92处的阵列基板的剖视结构示意图;
图12为本申请实施例中,制备完成源漏极层的阵列基板的结构示意图;
图13为本申请实施例中,制备完成过孔的阵列基板的结构示意图;
图14为本申请实施例中,制备完成公共电极的阵列基板的结构示意图。
具体实施方式
下面结合说明书附图对本申请实施例的实现过程进行详细说明。需要注意的是,自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
参见图1、图2(a)和图2(b)所示,其中,图2(a)为图1在虚线框91处的放大示意图,图2(b)为图1在虚线框92处的放大示意图,本申请实施例提供的阵列基板,包括:依次设置在衬底基板1之上的栅极层、栅极绝缘层3、有源层4、以及源漏极层,栅极层具体可以包括栅线21,与栅线21连接的栅极23。源漏极层包括源极62、漏极63以及与源极62连接的数据线61,阵列基板还包括与源漏极层接触的修复层,修复层包括数据修复线51,数据修复线51在衬底基板1上的正投影与数据线61在衬底基板1上的正投影重叠。
在具体实施时,对于阵列基板的设置薄膜晶体管的位置,由于薄膜晶体管在设置源极和漏极之前,已先在衬底基板之上设置了栅极以及有源层,进而,由于栅极和有源层的存在,会使形成的源极和漏极存在爬坡的区域,而该部分更容易出现断开的不良,进而,优选的,参见图2所示,本申请实施例提供的阵列基板,修复层还包括第一修复部52以及第二修复部53,第一修复部52与数据修复线51连接,在衬底基板上1的正投影与源极62在衬底基板1上的正投影重叠;第二修复部53第一修复部52相对设置,在衬底基板1上的正投影与漏极63在衬底基板1上的正投影重叠。本申请实施例提供的阵列基板,修复层还包括第一修复部52和第二修复部53,第一修复部52可以在源极62发生断开时,防止阵列基板由于在源极62处发生断开时产生的不良,而第二修复部53可以在漏极63发生断开时,防止阵列基板由于漏极63发生断开时产生的不良。当然,应当理解的是,由于修复层与源漏极层接触,进而位于数据线下方的数据修复线也是与数据线接触的,位于源极下方的第一修复部与源极接触,位于漏极下方的第二修复部与漏极接触。
其中,图3为本申请实施例的阵列基板与现有技术的阵列基板在数据线发生断开时的对比示意图,其中,图3(a)为本申请实施例提供的阵列基板在数据线61未发生断开时的示意图,图3(b)为本申请实施例提供的阵列基板在数据线61断开时的示意图,图3(c)为现有技术的阵列基板在数据线161未发生断开时的示意图,图3(d)为现有技术的阵列基板在数据线161断开时的示意图。由图3(a)和图3(b)可知,对于本申请实施例提供的阵列基板,在数据线发生断开时,信号可以通过与数据线61接触的数据修复线51进行传递,如图3(b)中箭头所示,不会影响显示面板的正常工作。由图3(c)和图3(d)可知,对于现有技术的阵列基板,在数据线161发生断开时,由于数据线161下方为绝缘的栅极绝缘层13,信号中断传递,显示面板无法正常工作。
另外,需要说明的是,图1仅是示出了阵列基板两个像素单元处的结构示意图,在具体实施时,阵列基板的像素单元可以为多个,本申请不依此为限。另外,图1具体是以高透过率高级超维场转换(High aperture Advanced super Dimension Switch,HADS)的显示产品为例进行的举例说明,同一列相邻的两个像素单元的薄膜晶体管设置在两条不同的栅线,当然,在具体实施时,对于不同于HADS的显示产品,同一列相邻的两个像素单元的薄膜晶体管也可以设置在同一栅线,本申请不依此为限制。
在具体实施时,对于阵列基板而言,一般还设置有像素电极层,像素电极层包括多个呈阵列分布的像素电极50,而像素电极层一般设置在有源层与源漏极层之间,进而本申请实施例中,可以使将修复层与像素电极层为同一层,进一步地,使数据修复线、第一修复部52以及第二修复部53的材质与像素电极50的材质相同,进而,在制作像素电极的过程中,可以同时形成数据修复线、第一修复部52以及第二修复部53,而且,第二修复部53具体可以与像素电极50为相连的一体结构,可以在不增加现有技术的阵列基板的制作工艺工序的基础上,实现修复层的制作,阵列基板的整体制作成本较低。
在具体实施时,参见图4和图5所示,本申请实施例提供的阵列基板可以在源漏极层之上设置钝化层7,钝化层7之上还可以设置有公共电极8,公共电极8设置有多条延伸方向与数据线延伸方向相同的狭缝81。栅极层还包括延伸方向与栅线21延伸方向相同的公共电极信号线22,公共电极信号线22在背向栅线21的一侧设置有凸出部221,具体的,公共电极信号线21可以在每依此间隔三个子像素对应设置一个凸出部221。而公共电极8通过过孔与公共电极信号线22的凸出部221连接。当然,本申请实施例提供的阵列基板也可以作为其它类型产品的阵列基板,本申请不依此为限。
本申请实施例还提供一种显示面板,包括本申请实施例提供的阵列基板。具体的显示面板可以为HADS显示面板。
本申请实施例提供一种显示装置,包括本申请实施例提供的显示面板。
为了更清楚的理解本申请提供的阵列基板的结构,以下结合图6-图12并通过阵列基板的具体制作方法对本申请实施例提供的一种阵列基板进行具体说明,具体如下:
步骤一,依次通过清洗、金属成膜、涂胶、曝光、显影、湿法刻蚀、剥离工艺,在衬底基板上形成栅极层,栅极层具体可以包括栅线21,公共电极信号线22,以及与栅线21连接的栅极23,与信号22连接的凸出部221,制备完栅极层的阵列基板的结构示意图如图6所示。
步骤二,在形成图案化栅极层的衬底基板上,通过CVD成膜依次形成栅极绝缘层,a-Si以及N+a-Si薄膜,然后进行涂胶,曝光和显影,完成光刻工序,最后通过干法刻蚀和湿法剥离,形成图案化的有源层4,在栅极绝缘层之上形成有源层后的阵列基板的结构示意图如图7所示。
步骤三,在形成图案化的有源层4之后,在此膜层上面进行氧化铟锡薄膜的沉积,并通过掩膜、刻蚀、剥离工序形成图案化的像素电极层,其中,像素电极层具体包括多个呈阵列分布的像素电极50、数据修复线51、与数据修复线51连接的第一修复部52、与第一修复部52相对设置的第二修复部53,其中,数据修复线51在衬底基板上的正投影与后续形成的数据线在衬底基板上的正投影重叠,第一修复部52在衬底基板上的正投影与后续形成的源极在衬底基板上的正投影重叠,第二修复部53在衬底基板上的正投影与后续形成的漏极在衬底基板上的正投影重叠,像素电极50、数据修复线51、第一修复部52已结第二修复部53的材质具体都可以为氧化铟锡,制作完像素电极层的阵列基板的结构示意图如图8和图9所示,其中,图9(a)为图8在虚线框91处的放大示意图,图9(b)为图8在虚线框92处的放大示意图。其中,图10为现有技术制备完像素电极层后的结构示意图,其中,图11(a)为图10在虚线框91处的放大示意图,图11(b)为图10在虚线框92处的放大示意图,对比本申请制作完成像素电极层的阵列基板结构示意图可知,本申请实施例提供的阵列基板保留了与源极、漏极、数据线对应区域的氧化铟锡薄膜。在源极、漏极和/或数据线出现断开的情况下,可以通过其下层的氧化铟锡来导通,从而有效降低了显示面板由于源极、漏极和/或数据线断开而产生不良的几率,提高了良率。
步骤四,像素电极层制作完成后,用类似步骤三的掩膜工序完成源漏极层的制作,其中,源漏极层具体包括数据线61,与数据线61连接的源极62,与源极62相对的漏极63,制作完源漏极层的阵列基板的结构示意图如图12所示。
步骤五,在源漏极层之上沉积SiNx作为钝化层,钝化层可以起到对数据线保护作用,同时起到电容空间,即,作为像素电极与公共电极形成电容的介质层。之后,通过干法刻蚀,在与栅极层的公共电极信号线22的凸出部221相对应的区域打孔,形成过孔7,露出金属,以便与后面沉积的公共电极进行连接,制作完钝化层的阵列基板的结构示意图如图13所示。
步骤六,采用透明的氧化铟锡电极形成公共电极层,公共电极层包括公共电极8,公共电极8设置有延伸方向与数据线延伸方向相同的狭缝。公共电极8通过步骤五制作的过孔,7与栅极层的公共电极信号线22的凸出部221连接,使其与像素电极形成电场,从而驱动液晶偏转,制作完公共电极层的阵列基板的结构示意图如图14所示。
本申请实施例有益效果如下:阵列基板还包括与所述源漏极层接触的修复层,修复层包括数据修复线,数据修复线在衬底基板上的正投影与数据线在衬底基板上的正投影重叠,即,本申请实施例的阵列基板,其包括一整条与数据线接触的数据修复线,由于同一位置不同层发生断线的概率几乎为零,也就是说在源漏极层出现断开的情况下,可以通过与其接触的修复线来导通数据线,从而有效降低了显示面板由于数据线断开而产生不良的几率。而且,本申请实施例提供的阵列基板,可以在制作时,直接将修复层制作在与源漏极相接触的层,可以从源头上减少数据线不良的产生,不需要通过后期进行维修,进而可以解决现有技术对数据线断开进行维修时存在的成功率较低,寿命较低,同时还容易出现其他不良,而且还需要投资更多的维修设备和人力成本的问题。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种阵列基板,包括:依次设置在衬底基板之上的栅极层、栅极绝缘层、有源层、以及源漏极层,所述源漏极层包括源极、漏极以及与所述源极连接的数据线,其特征在于,所述阵列基板还包括与所述源漏极层接触的修复层,所述修复层包括数据修复线,所述数据修复线在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影重叠。
2.如权利要求1所述的阵列基板,其特征在于,所述修复层还包括与所述数据修复线连接的第一修复部,以及与所述第一修复部相对的第二修复部;所述第一修复部在所述衬底基板上的正投影与所述源极在所述衬底基板上的正投影重叠,所述第二修复部在所述衬底基板上的正投影与所述漏极在所述衬底基板上的正投影重叠。
3.如权利要求2所述的阵列基板,其特征在于,所述阵列基板还包括设置在所述有源层与所述源漏极层之间的像素电极层,所述像素电极层包括多个呈阵列分布的像素电极,所述修复层与所述像素电极层为同一层。
4.如权利要求3所述的阵列基板,其特征在于,所述数据修复线、所述第一修复部以及所述第二修复部的材质与所述像素电极的材质相同。
5.如权利要求1所述的阵列基板,其特征在于,所述源漏极层之上还设置有钝化层。
6.如权利要求5所述的阵列基板,其特征在于,所述钝化层之上还设置有公共电极。
7.如权利要求6所述的阵列基板,其特征在于,所述公共电极设置有多条延伸方向与所述数据线延伸方向相同的狭缝。
8.如权利要求7所述的阵列基板,其特征在于,所述栅极层还包括延伸方向与栅线延伸方向相同的公共电极信号线,所述公共电极信号线在背向所述栅线的一侧设置有凸出部,所述公共电极通过过孔与所述公共电极信号线的所述凸出部连接。
9.一种显示面板,其特征在于,包括如权利要求1-8任一项所述的阵列基板。
10.一种显示装置,其特征在于,包括如权利要求9所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721221550.1U CN207367974U (zh) | 2017-09-21 | 2017-09-21 | 一种阵列基板、显示面板以及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721221550.1U CN207367974U (zh) | 2017-09-21 | 2017-09-21 | 一种阵列基板、显示面板以及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207367974U true CN207367974U (zh) | 2018-05-15 |
Family
ID=62349870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201721221550.1U Active CN207367974U (zh) | 2017-09-21 | 2017-09-21 | 一种阵列基板、显示面板以及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207367974U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109300938A (zh) * | 2018-08-30 | 2019-02-01 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
CN111326528A (zh) * | 2020-02-26 | 2020-06-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、掩膜板和显示面板 |
CN115327825A (zh) * | 2022-08-31 | 2022-11-11 | 京东方科技集团股份有限公司 | 显示基板、显示面板和显示装置 |
WO2024216449A1 (zh) * | 2023-04-17 | 2024-10-24 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
-
2017
- 2017-09-21 CN CN201721221550.1U patent/CN207367974U/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109300938A (zh) * | 2018-08-30 | 2019-02-01 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
CN111326528A (zh) * | 2020-02-26 | 2020-06-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、掩膜板和显示面板 |
CN115327825A (zh) * | 2022-08-31 | 2022-11-11 | 京东方科技集团股份有限公司 | 显示基板、显示面板和显示装置 |
WO2024216449A1 (zh) * | 2023-04-17 | 2024-10-24 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN207367974U (zh) | 一种阵列基板、显示面板以及显示装置 | |
CN105428355B (zh) | 阵列基板及其制作方法、显示装置 | |
CN101441372B (zh) | 液晶显示器的静电放电保护装置及其制造方法 | |
CN102540524B (zh) | 防止静电击穿的方法、阵列基板的制造方法和显示背板 | |
CN105527736B (zh) | 一种阵列基板及其修复方法、显示面板和显示装置 | |
CN105355633B (zh) | 制作阵列基板的方法和阵列基板 | |
WO2019100502A1 (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制作方法 | |
US9490271B2 (en) | Array substrate having jump wire connecting first and second wirings | |
CN104900633A (zh) | 一种阵列基板制造方法、阵列基板和显示装置 | |
CN102496625A (zh) | 薄膜晶体管、画素结构及其制造方法 | |
CN105655349B (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
CN105810695A (zh) | 阵列基板及显示装置 | |
CN104133333A (zh) | 阵列基板及制作方法 | |
CN104392990A (zh) | 一种阵列基板及显示装置 | |
CN107706196B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN104678671B (zh) | 显示基板及其制造方法和显示装置 | |
US9716117B2 (en) | Method for producing a via, a method for producing an array substrate, an array substrate, and a display device | |
CN105425492B (zh) | 阵列基板及其制备方法 | |
CN105374827A (zh) | 显示设备和用于制造该显示设备的方法 | |
CN110176429A (zh) | 一种阵列基板的制作方法及阵列基板、显示面板 | |
CN104183603A (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN105977267A (zh) | 阵列基板及其制作方法、显示装置 | |
CN103165525A (zh) | Tft阵列基板及其上esd保护电路的制备方法 | |
CN106125440B (zh) | 阵列基板及其制备方法、显示装置 | |
CN107422543A (zh) | 一种显示面板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |