KR100820620B1 - 전기 광학 장치의 제조 방법 - Google Patents

전기 광학 장치의 제조 방법 Download PDF

Info

Publication number
KR100820620B1
KR100820620B1 KR1020060073326A KR20060073326A KR100820620B1 KR 100820620 B1 KR100820620 B1 KR 100820620B1 KR 1020060073326 A KR1020060073326 A KR 1020060073326A KR 20060073326 A KR20060073326 A KR 20060073326A KR 100820620 B1 KR100820620 B1 KR 100820620B1
Authority
KR
South Korea
Prior art keywords
forming
insulating film
stop layer
common wiring
optical device
Prior art date
Application number
KR1020060073326A
Other languages
English (en)
Other versions
KR20070017035A (ko
Inventor
미노루 모리와키
마사히로 야스카와
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Priority to KR1020060073326A priority Critical patent/KR100820620B1/ko
Publication of KR20070017035A publication Critical patent/KR20070017035A/ko
Application granted granted Critical
Publication of KR100820620B1 publication Critical patent/KR100820620B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

고품위의 표시를 안정적으로 얻을 수 있는 전기 광학 장치의 제조 프로세스를 실현하는 것이 가능한 전기 광학 장치의 제조 방법을 제공하는 것을 목적으로 한다.
TFT 어레이 기판 (10) 상에 있어서, 하지 절연막 (520) 상에 에칭 정지층 (550) 을 형성하고, 에칭 정지층 (550) 의 상방에 복수의 주사선 (11a) 과 그 복수의 주사선 (11a) 을 서로 단락하는 공통 배선 (13) 을 형성하고, 하지 절연막 (520) 상에 복수의 TFT (30) 를 형성하며, 제 1 층간 절연막 (521) 을 형성하고, 제 1 층간 절연막 (521) 상에 복수의 데이터선 (6a) 를 형성한 후에, 제 1 층간 절연막 (521) 에 에칭에 의해 절단용 구멍 (507) 을 형성함으로써 공통 배선 (13) 을 절단한다.
전기 광학 장치

Description

전기 광학 장치의 제조 방법{METHOD OF MANUFACTURING ELECTRO-OPTICAL DEVICE}
도 1 은, 본 발명의 실시 형태와 관련된 전기 광학 장치의 전체 구성을 나타내는 평면도.
도 2 는, 도 1 의 H－H＇단면도.
도 3 은, 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도.
도 4 는, 주사선의 단락 부분과 관련된 구성을 나타내는 개략 구성도.
도 5(a) 는, TFT 어레이 기판의 화소부의 A－A＇선을 따른 단면도이며, 도 5(b) 는, 절단된 상태의 주사선의 단락 부분 (C) 에 있어서의 B-B＇선을 따른 단면도.
도 6 은, 제조 프로세스의 각 공정에 있어서의 TFT 어레이 기판의 구성을, 순서대로 나타내는 공정 단면도 (1).
도 7 은, 제조 프로세스의 각 공정에 있어서의 TFT 어레이 기판의 구성을, 순서대로 나타내는 공정 단면도 (2).
도 8 은, 제조 프로세스의 각 공정에 있어서의 TFT 어레이 기판의 구성을, 순서대로 나타내는 공정 단면도 (3).
도 9(a) 는, TFT 어레이 기판의 화소부의 A－A＇선을 따른 단면도이며, 도 9(b) 는, 절단된 상태의 주사선의 단락 부분 (C) 에 있어서의 B-B＇선을 따른 단면도.
부호의 설명
1a 반도체막, 3a 게이트 전극,
6a 데이터선, 9a 화소 전극,
13 공통 배선, 30 TFT,
501 컨택트홀, 502 컨택트홀,
505 컨택트홀, 507 절단용 구멍,
510 드레인 전극, 520 하지 절연막,
521 제 1 층간 절연막, 522 제 2 층간 절연막,
550 에칭 정지층, 551 하측 차광막
본 발명은, 전기 광학 장치의 제조 방법에 관한 것으로서, 특히 기판 상에, 복수의 데이터선, 복수의 주사선, 및 복수의 구동 소자를 구비한 전기 광학 장치의 제조 방법에 관한 것이다.
일반적으로, 절연성의 기판 상에, 복수의 데이터선 및 복수의 주사선과, 복수의 데이터선 및 복수의 주사선의 각 교차에 대응하여 화소마다 형성된 복수의 구 동 소자와, 구동 소자마다 대응하여 설치된 화소 전극을 구비하는 전기 광학 장치로서, 액티브 매트릭스 구동 방식의 액정 장치가 알려져 있다.
액티브 매트릭스 구동 방식의 액정 장치를 제조할 때, 절연성의 기판 상에, 반도체층이나 각종 도전막을, 드라이 에칭법이나 플라스마 CVD 법에 의해 형성하는 것으로, 화소 전극이나 데이터선, 주사선, 주사선 및 데이터선과 전기적으로 접속된 화소 스위칭용의 박막 트랜지스터 (Thin Film Transistor；이하, TFT 라고 함.) 등이 형성된다. 이 때, 플라스마 CVD 법에 의한 성막 등에 의해 기판 표면에 축적된 전하나, 정전기에 기인하고, 주사선 등에 돌발적인 과잉 전류가 발생하는 일이 있다. 이러한 과잉 전류에 의해, 주사선의 파손이나, 특히 주사선에 접속된 또는 주사선의 일부로 이루어지는 TFT 의 게이트와 소스·드레인 사이에 있어서 절연 파괴가 생길 우려가 있다.
그로 인해, 특허문헌 1 에는, 과잉된 전류의 발생을 방지하기 위해, 복수의 주사선의 각각에 전기적으로 접속하는 단락용 배선을 형성해 두고, 단락용 배선을 개재하여, 전하나 정전기를 기판 외주측에 확산시키는 기술이 개시되어 있다. 특허문헌 1 에 있어서는, TFT 등을 형성한 후에, 단락용 배선을 절단하고, 각 주사선을 전기적으로 분리시키고 있다.
단락용 배선의 절단 방법은, 이하와 같다. TFT 와 화소 전극을 층간 절연하는 층간 절연막에, 화소 전극과 TFT 를 전기적으로 접속하기 위한 컨택트홀을 형성할 때에, 층간 절연막의 표면으로부터 단락용 배선에 이르는, 단락 부분 절단용 구멍을 동시에 형성한다. 그리고, 화소 전극을 형성하는 도전막을 형성한 후에, 포토 리소그래피법 및 에칭법을 이용하여, 이 도전막을 패터닝할 때에, 동시에 절단용 구멍을 개재하여 주사선의 단락 부분을 절단한다.
[특허문헌 1] 일본특허 공보 제 3395598 호
발명이 해결하려고 하는 과제
그러나, 종래에 있어서는, 단락용 배선을 절단하기 위한 절단용 구멍을 형성한 후에 도전막을 형성하고 있기 때문에, 절단용 구멍의 저부 및 측벽부에도 도전막이 형성된다. 또한, 추가로 도전막을 패터닝하는 것으로 화소 전극을 형성하기 위한 레지스트가 절단용 구멍 내에 적층된다. 이 레지스트를 포토 리소그래피법에 의해 패터닝할 때, 절단용 구멍의 애스펙트비가 크므로, 노광 정밀도를 높여도 절단용 구멍 내에 레지스트가 잔존해버려, 단락용 배선을 절단할 수 없을 우려가 있다. 따라서, 단락용 배선을 확실히 전기적으로 절단하기 위해서는, 절단용 구멍 내의 레지스트 및 도전막을 완전하게 제거하지 않으면 안된다. 따라서, 단락용 배선을 절단할 때에는, 절단용 구멍 내의 도전막 및 레지스트를 동시에 제거하기 위해서, 과잉된 에칭을 실시하지 않으면 안된다.
단락용 배선의 하층에는, 층간 절연막인 하지 절연막이 형성되어 있고, 추가로 하층에는 하측 차광막이 형성되어 있다. 절단용 구멍 내에 과잉된 에칭을 실시했을 경우, 절단용 구멍의 하부에 있어서, 하지 절연막이 얇아지거나, 혹은 에칭이 하측 차광막에까지 도달해버릴 가능성이 있다. 이로 인해, 절단용 구멍의 근방의 하측 차광막에 크랙이 발생하고, 당해 개소로부터의 광누락에 의한 표시 문 제가 발생하여, 액정 장치 제조의 생산을 저하시켜버릴 우려가 있었다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 고품위의 표시를 안정적으로 얻을 수 있는 전기 광학 장치의 제조 프로세스를 실현하는 것이 가능한 전기 광학 장치의 제조 방법을 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
본 발명과 관련된 전기 광학 장치의 제조 방법은, 기판 상에, 복수의 데이터선과, 복수의 주사선과, 상기 복수의 데이터선과 상기 복수의 주사선의 교차에 대응하여 각각이 화소마다 형성된 복수의 구동 소자와, 그 구동 소자마다 대응하여 각각 설치된 복수의 화소 전극을 구비하는 전기 광학 장치의 제조 방법으로서, 에칭 정지층을 형성하는 공정과, 상기 에칭 정지층의 상방에 상기 복수의 주사선과, 상기 복수의 주사선을 서로 단락하는 공통 배선을 형성하는 공정과, 상기 복수의 데이터선과 상기 복수의 화소 전극을, 상기 복수의 주사선과 상기 복수의 구동 소자에 대해서 층간 절연하는 제 1 층간 절연막을 형성하는 공정과, 상기 제 1 층간 절연막에, 상기 복수의 데이터선과 상기 복수의 화소 전극을, 각각 상기 복수의 구동 소자에 전기적으로 접속하기 위한 컨택트홀을 형성하는 공정과, 상기 복수의 데이터선을 형성하는 공정과, 상기 제 1 층간 절연막에 에칭에 의해 절단용 구멍을 형성함으로써 상기 공통 배선을 절단하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 이러한 구성에 의하면, 복수의 구동 소자나 복수의 데이터선이, 정전기 등에 기인하고 돌발적으로 발생하는 과잉 전류에 의해 파손되는 것을 방지하기 위해 설치된 복수의 주사선을 서로 단락하는 공통 배선을, 절단용 구멍을 통 하여 에칭에 의해 절단할 때에, 에칭 처리는 공통 배선의 하방에 형성된 에칭 정지층에 의해 정지된다. 이로 인해, 예를 들어 에칭 정지층의 하방에 형성된 차광막에 에칭의 영향이 미칠 일이 없고, 차광막에 크랙이 발생함으로써 표시 문제가 발생하지 않는 전기 광학 장치를 제조할 수 있다고 하는 효과를 가진다.
또한 본 발명은, 상기 에칭 정지층을 형성하는 공정은, 상기 복수의 구동 소자를 구성하는 반도체막을 형성하는 공정과 동시에 실시되는 것이 바람직하다.
또한 본 발명은, 상기 에칭 정지층을 형성하는 공정은, 상기 복수의 구동 소자를 구성하는 반도체막을 형성하는 공정 혹은 상기 복수의 구동 소자를 구성하는 게이트 전극을 형성하는 공정과 동시에 실시되는 것이 바람직하다.
이러한 구성에 의하면, 에칭 정지층을, 공정을 증가시키는 일없이 형성하는 것이 가능해진다는 효과를 가진다.
또한 본 발명은, 상기 에칭 정지층을 형성하는 공정은, 평면에서 보았을 때 상기 에칭 정지층을 상기 절단용 구멍을 포함하도록 상기 절단용 구멍보다 넓게 형성하는 것이 바람직하다.
이러한 구성에 의하면, 공통 배선을 절단하기 위한 에칭은, 에칭 정지층이 형성된 범위 상에 있어서 실시되기 때문에, 확실히 에칭을 에칭 정지층에 있어서 정지시키는 것이 가능해진다는 효과를 가진다.
또한 본 발명은, 상기 공통 배선을 형성하는 공정 및 상기 복수의 주사선을 형성하는 공정은, 상기 복수의 구동 소자를 구성하는 게이트 전극을 형성하는 공정과 동시에 실시되는 것이 바람직하다.
이러한 구성에 의하면, 복수의 주사선 및 공통 배선을, 구동 소자를 형성하는 공정의 일부와 동시에 형성하는 것이 가능해지기 때문에, 정전기 등에 기인하여 돌발적으로 발생하는 과잉 전류에 대한 대책을 실시하면서, 제조의 공정은 복잡화 될 일이 없다는 효과를 가진다.
또한 본 발명은, 상기 공통 배선을 형성하는 공정 및 상기 복수의 주사선을 형성하는 공정은, 상기 복수의 구동 소자를 구성하는 게이트 전극을 형성하는 공정 후에 실시되고, 또한 상기 공통 배선을 형성하는 공정과 상기 복수의 주사선을 형성하는 공정은 동시에 실시되는 것이 바람직하다.
발명을 실시하기 위한 최선의 형태
이하, 도면을 참조하여 본 발명의 실시 형태에 대해 설명한다. 이하의 실시 형태는, 본 발명의 전기 광학 장치를 액정 장치에 적용한 것이다.
본 발명의 전기 광학 장치와 관련된 실시 형태에 대해, 도 1 내지 도 9 를 참조하여 설명한다. 우선, 본 실시 형태의 전기 광학 장치의 전체 구성에 대해, 도 1 및 도 2 를 참조하여 설명한다. 여기에서, 도 1 은 TFT 어레이 기판을, 그 위에 구성된 각 구성 요소와 함께 대향 기판 측으로부터 본 전기 광학 장치의 평면도이다. 도 2 는, 도 1 의 H－H＇단면도이다. 여기에서는, 전기 광학 장치의 일례인 구동 회로 내장형의 TFT 액티브 매트릭스 구동 방식의 액정 장치를 예로 든다.
도 1 및 도 2 에 있어서, 본 실시 형태와 관련된 전기 광학 장치에서는, TFT 어레이 기판 (10) 과 대향 기판 (20) 이 대향 배치되어 있다. TFT 어레이 기판 (10) 과 대향 기판 (20) 은, 화상 표시 영역 (10a) 의 주위에 위치하는 시일 영역에 설치된 시일재 (52) 에 의해 서로 접착되어 있고, TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에는 액정층 (50) 이 봉입되어 있다. 또한, 시일재 (52) 중에는, TFT 어레이 기판 (10) 과 대향 기판 (20) 의 간격을 소정 값으로 하기 위한 유리 섬유 혹은 유리 비즈 등의 갭재가 흩어져 배설되어 있다.
시일재 (52) 가 배치된 시일 영역의 내측에 병행하여, 화상 표시 영역 (10a) 의 프레임 가장자리 영역을 규정하는 차광성의 프레임 가장자리 차광막 (53) 이, 대향 기판 (20) 측에 설치되어 있다. 또한, 이러한 프레임 가장자리 차광막 (53) 의 일부 또는 전부는, TFT 어레이 기판 (10) 측에 내장 차광막으로서 설치되어도 된다. 또한, 본 실시 형태에 있어서는, 상기의 화상 표시 영역 (10a) 의 주변에 위치하는 주변 영역이 존재한다. 즉, 본 실시 형태에 있어서는 특히, TFT 어레이 기판 (10) 의 중심으로부터 보아, 이 프레임 가장자리 차광막 (53) 보다 더 먼 곳이 주변 영역으로서 규정되어 있다.
주변 영역 가운데, 시일재 (52) 가 배치된 시일 영역의 외측에 위치하는 영역에는, 데이터선 구동 회로 (101) 및 외부 회로 접속 단자 (102) 가 TFT 어레이 기판 (10) 의 1 변을 따라 설치되어 있다. 또한, 주사선 구동 회로 (104) 는, 데이터선 구동 회로 (101) 및 외부 회로 접속 단자 (102) 가 설치된 TFT 어레이 기판 (10) 의 1 변에 인접하는 2 변을 따라, 또한 프레임 가장자리 차광막 (53) 에 덮이도록 설치되어 있다. 또한, TFT 어레이 기판 (10) 의 나머지 1 변, 즉 데 이터선 구동 회로 (101) 및 외부 회로 접속 단자 (102) 가 설치된 TFT 어레이 기판 (10) 의 1 변에 대향하는 변을 따라 설치되고, 프레임 가장자리 차광막 (53) 에 덮이도록 설치된 복수의 배선 (105) 에 의해, 2 개의 주사선 구동 회로 (104) 는 서로 접속되어 있다.
또한, 대향 기판 (20) 의 4 개의 코너부에는, TFT 어레이 기판 (10) 과의 전기적 접속을 실시하는 상하 도통 단자로서 기능하는 상하 도통재 (106) 가 배치되어 있다. 한편, TFT 어레이 기판 (10) 에는 이들의 상하 도통재 (106) 에 대응하는 영역에 있어서 상하 도통 단자가 설치되어 있다. 상하 도통재 (106) 와 상하 도통 단자를 개재하여, TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에 전기적인 접속이 이루어진다.
도 2 에 있어서, TFT 어레이 기판 (10) 상에는, 화소 스위칭용의 TFT 나 주사선, 데이터선 등의 배선이 형성된 후의 화소 전극 (9a) 상에, 배향막 (16) 이 형성되어 있다. 한편, 대향 기판 (20) 상에는, 대향 전극 (21) 외에, 격자 형상 또는 스트라이프 형상의 차광막 (23), 나아가서는 최상층 부분에 배향막 (22) 이 형성되어 있다. 또한, 액정층 (50) 은, 예를 들어 1 종 또는 여러 종류의 네마틱 액정을 혼합한 액정으로 이루어지고, 이들 1 쌍의 배향막 (16 및 22) 의 사이에서, 소정의 배향 상태를 취한다.
또한, 도 1 및 도 2 에 나타낸 TFT 어레이 기판 (10) 상에는, 이러한 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 등에 더하여, 화상 신호선 상의 화상 신호를 샘플링하여 데이터선에 공급하는 샘플링 회로, 복수의 데이터선에 소정 전 압 레벨의 프리차지 신호를 화상 신호에 선행하여 각각 공급하는 프리차지 회로, 제조 도중이나 출하시의 당해 전기 광학 장치의 품질, 결함 등을 검사하기 위한 검사 회로 등을 형성해도 된다.
다음으로, 도 3 을 참조하여, 상술한 전기 광학 장치의 전기적인 구성에 대해 설명한다. 도 3 은, 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로이다.
도 3 에 나타낸 것과 같이, 본 실시 형태에 있어서의 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에는, 각각, 화소 전극 (9a) 과 당해 화소 전극 (9a) 을 스위칭 제어하기 위한 TFT (30) 가 형성되어 있고, 화상 신호가 공급되는 데이터선 (6a) 이 당해 TFT (30) 의 소스에 전기적으로 접속되어 있다. 데이터선 (6a) 에 기입하는 화상 신호 S1, S2,…, Sn 은, 이 순서대로 선 순차적으로 공급해도 상관없고, 서로 인접하는 복수의 데이터선 (6a) 끼리에 대해, 그룹마다 공급하도록 해도 된다.
또한, TFT (30) 의 게이트에 게이트 전극 (3a) 이 전기적으로 접속되어 있고, 소정의 타이밍에서, 주사선 (11a) 및 게이트 전극 (3a) 에 펄스적으로 주사 신호 G1, G2,…, Gm 을, 이 순서대로 선 순차에 의해서 인가하도록 구성되어 있다. 화소 전극 (9a) 은, TFT (30) 의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT (30) 를 일정 기간만 그 스위치를 닫음으로써, 데이터선 (6a) 으로부터 공급되는 화상 신호 S1, S2,…, Sn 이 소정의 타이밍에서 선택된 주사선 (11a) 의 화소에 기입된다.
화소에 기입된 소정 레벨의 화상 신호 S1, S2,…, Sn 은, 대향 기판에 형성된 대향 전극과의 사이에 일정 기간 유지된다. 액정은, 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화함으로써, 광을 변조하고, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소의 단위로 인가된 전압에 대응하는 입사광에 대한 투과율이 감소하고, 노멀리 블랙 모드이면, 각 화소의 단위로 인가된 전압에 대응하는 입사광에 대한 투과율이 증가되고, 전체적으로 전기 광학 장치로부터는 화상 신호에 맞는 콘트라스트를 갖는 광이 출사한다.
여기에서 유지된 화상 신호가 리크되는 것을 방지하기 위해서, 화소 전극 (9a) 과 대향 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량 (70) 을 부가한다. 이 축적 용량 (70) 은, 주사선 (11a) 에 나란히 설치되고, 고정 전위측 용량 전극이, 정전위에 고정된 용량 배선 (400) 에 접속되어 있다.
본 실시 형태에 있어서는, 예를 들어 플라스마 CVD 법 등에 의한, TFT 어레이 기판 (10) 의 형성 과정에 있어서의 TFT 어레이 기판 (10) 으로의 전하의 축적을 방지하기 위해서, 각 주사선 (11a) 은, TFT 어레이 기판 (10) 상에 단락되어 형성되고, TFT (30) 등이 형성된 후에 단락 부분이 절단된다.
도 4 는, 주사선 (11a) 의 단락 부분과 관련된 구성의 일례를 개략적으로 나타내는 개략 구성도이다. TFT 어레이 기판 (10) 상에, 복수의 주사선 (11a) 은, 후술하는 복수의 데이터선 (6a) 보다 하층측에 배치되어 형성된다. 그리고, TFT 어레이 기판 (10) 상의 주변 영역에 있어서, 주사선 (11a) 과 동일 층에는, 주사선 (11a) 을 단락시키기 위한 공통 배선 (13) 이, 주사선 (11a) 을 형성하 는 도전막과 동일 막에 의해 형성되어 있다. 각 주사선 (11a) 은, 공통 배선 (13) 에 전기적으로 접속됨으로써, 서로 단락되어 형성되어 있다. 그리고, 본 실시 형태에 있어서는, 각 주사선 (11a) 을 형성한 후, 단락 부분 (C) 이 절단된다. 또한, 각 주사선 (11a) 의 형성이나, 주사선 (11a) 의 단락 부분 (C) 의 절단에 대한 보다 상세한 설명은 후술하는 것으로 한다.
다음으로, 본 실시 형태와 관련된 전기 광학 장치의 TFT 어레이 기판 (10) 의 구조에 대해 도 5 를 참조하여 설명한다. 도 5(a) 는, TFT 어레이 기판 (10) 의 화소부의 A－A＇선을 따른 단면도이며, 도 5(b) 는, 절단된 상태의 주사선 (11a) 의 단락 부분 (C) 에 있어서의 B-B＇선을 따른 단면도이다. 도 5 에 나타내는 것과 같이, TFT 어레이 기판 (10) 상에는, 상기의 화소 전극 (9a) 외에, 각종 구성요소가 적층 구조를 이루어 배치되어 있다. 또한, 도 5 에 있어서는, 각 층 및 각 구성 요소를 도면 상에서 인식 가능한 정도의 크기로 하기 위하여, 그 각 층 및 각 구성요소마다 축척을 다르게 하고 있다.
도 5(a) 및 도 5(b) 에 나타내는 것과 같이, 예를 들어, 석영 기판, 유리 기판, 실리콘 기판으로 이루어지는 TFT 어레이 기판 (10) 에는, 하지 절연막 (520) 이 형성되어 있다. 이 하지 절연막 (520) 상에는, 예를 들어 도전성 폴리 실리콘막으로 이루어지는 도시하지 않는 복수의 주사선 (11a) 이 형성됨과 함께, 주사선 (11a) 과 동일 막에 의해 형성되는 게이트 전극 (3a) 을 포함한 TFT (30) 가 설치되어 있다. 또한, 도 5(b) 에 나타내는 것과 같이, 주사선 (11a) 의 단락 부분 (C) 의 하지 절연막 (520) 의 하층에는, 텅스텐 등의 금속막 등으로 이루어지는 하측 차광막 (551) 이 형성되어 있다.
복수의 주사선 (11a) 은, 도 4 를 참조하여 설명한 것과 같이, 동일 층의 공통 배선 (13) 에 전기적으로 접속됨으로써 서로 단락되어 형성되고, 그 후, 공통 배선 (13) 은 각 단락 부분 (C) 에 있어서 절단되는 것이다. 여기에서, 주사선 (11a) 과 공통 배선 (13) 은, 구동 소자인 TFT (30) 를 구성하는 게이트 전극 (3a) 과 동일 층인 도전층에 의해 구성되어 있다.
TFT (30) 는, 예를 들어 LDD (Lightly Doped Drain) 구조를 가지고 있고, 상술한 게이트 전극 (3a) 과, 반도체막 (1a) 과, 게이트 전극 (3a) 과 반도체막 (1a) 을 절연하는 게이트 절연막 (2) 으로 구성된다. 반도체막 (1a) 은, 예를 들어 폴리 실리콘으로 이루어지고, 게이트 전극 (3a) 으로부터의 전계에 의해 채널이 형성되는 채널 영역 (1a＇) 과, 저농도 소스 영역 (1b) 과, 고농도 소스 영역 (1d) 과, 저농도 드레인 영역 (1c) 및 고농도 드레인 영역 (1e) 에 의해 구성되어 있다.
그리고, 주사선 (11a) 및 TFT (30) 상에는, 예를 들어 BPSG 막으로 이루어지는 제 1 층간 절연막 (521) 이 형성되어 있다. 제 1 층간 절연막 (521) 에는, 제 1 층간 절연막 (521) 의 표면으로부터, 제 1 층간 절연막 (521) 및 게이트 절연막 (2) 을 관통하고, 반도체막 (1a) 에 있어서의 고농도 드레인 영역 (1e) 및 고농도 소스 영역 (1d) 의 표면에 각각 도달하는 컨택트홀 (501 및 502) 이 형성되어 있다. 그리고, 컨택트홀 (501 및 502) 의 저부로부터 측벽 및 제 1 층간 절연막 (521) 의 표면에 연속적으로, 예를 들어 알루미늄을 함유한 도전성 재료로 이루어지는 도전막이 형성되어 있다. 이 도전막의 일부를 이용하여, 제 1 층간 절 연막 (521) 상에는, 드레인 전극 (510) 과 데이터선 (6a) 이 형성되어 있다. 드레인 전극 (510) 은, 컨택트홀 (501) 을 개재하여 TFT (30) 의 고농도 드레인 영역 (1e) 과 전기적으로 접속되어 있다. 또한, 데이터선 (6a) 은, 컨택트홀 (502) 을 개재하여 TFT (30) 의 고농도 소스 영역 (1d) 에 접속되어 있다. 제 1 층간 절연막 (521) 은, TFT (30) 가 형성되어 있는 층과 데이터선 (6a) 이 형성되어 있는 층을 절연하고 있다.
또한, 도 5(b) 에 나타내는 것과 같이, 주사선 (11a) 의 단락 부분 (C) 에 있어서, 공통 배선 (13) 은, 제 1 층간 절연막 (521) 을 관통하여 형성된 절단용 구멍 (507) 에 의해 절단되어 있다. 이 절단용 구멍 (507) 은, 제 1 층간 절연막 (521) 을 관통하여, 추가로 공통 배선 (13) 을 절단하도록 주사선 (11a) 을 구성하는 도전층을 관통하도록 형성되어 있다. 그리고, 이 절단용 구멍 (507) 의 하방에는, 에칭 정지층 (550) 이 형성되어 있다. 에칭 정지층 (550) 은, 평면에서 보아, 즉 TFT 어레이 기판 (10) 표면에 직교하는 방향에서 보아, 절단용 구멍 (507) 과 같은 위치에 있어서, 절단용 구멍 (507) 의 외형보다 큰 외형을 가지고 공통 배선 (13) 의 하층에 형성되어 있다. 에칭 정지층 (550) 은, TFT (30) 의 반도체막 (1a) 과 동일한 층의 폴리 실리콘막으로 형성되어 있어, 절연성을 가진다.
또한, 제 1 층간 절연막 (521) 상에는, 예를 들어 BPSG 막으로 이루어지는 제 2 층간 절연막 (522) 이 형성되어 있다. 그리고, 제 2 층간 절연막 (522) 에는, 제 2 층간 절연막 (522) 의 표면으로부터, 제 2 층간 절연막 (522) 을 관통 하고 드레인 전극 (510) 의 표면에 이르는 컨택트홀 (505) 이 형성되어 있다. 컨택트홀 (505) 의 저부로부터 측벽 및 제 2 층간 절연막 (522) 의 표면에 연속적으로 형성된, 예를 들어 투명 도전막인 ITO 막에 의해 구성되는 화소 전극 (9a) 이 형성되어 있다.
상술한 구조를 가지는, 본 실시 형태와 관련된 전기 광학 장치의 제조 방법에 대해, 도 6 내지 도 8 을 참조하여, 이하에 설명한다. 도 6 내지 도 8은, 제조 프로세스의 각 공정에 있어서의 TFT 어레이 기판 (10) 의 구성을, 도 5(a) 및 도 5(b) 의 단면도에 대해, 순서대로 나타내는 공정 단면도이다. 도 6 내지 도 8 에 있어서는, 좌측은 TFT 어레이 기판 (10) 의 화소부에 있어서의 구성을 나타내는 단면도를 나타내고, 우측은 주사선 (11a) 의 단락 부분 (C) 에 있어서의 구성을 나타내는 단면도를 나타낸다. 또한, 도 6 내지 도 8 에 있어서는, 각 층 및 각 구성요소를 도면 상에서 인식 가능한 정도의 크기로 하기 위하여, 그 각 층 및 각 구성요소마다 축척을 다르게 하고 있다.
이하에서는, 도 5(a) 및 도 5(b) 에 나타내는 TFT 어레이 기판 (10) 의 화소부 및 주사선 (11a) 의 단락 부분 (C) 에 있어서의 공통 배선 (13) 에 대한 제조 공정에 대해 특히 자세하게 설명하고, 도 1 내지 도 3 에 나타내는 다른 구성요소와 관련된 제조 공정의 설명에 관해서는 생략하는 것으로 한다.
우선, 도 6(a) 에 나타내는 공정에서는, 화소부에 있어서, TFT 어레이 기판 (10) 의 하지 절연막 (520) 상에, 구동 소자인 TFT (30) 를 형성한다. 보다 구체적으로는, 폴리 실리콘층을 소정의 형상으로 패터닝함으로써 TFT (30) 의 반도체 막 (1a) 을 형성한 후, 게이트 절연막 (2) 을 형성한다. 그 후, 게이트 절연막 (2) 상에 도전층인 게이트 전극 (3a) 을 형성한다. 또한 그 후, TFT (30) 의 반도체막 (1a) 에 대해, 저농도 및 고농도의 2 단계로 불순물 이온을 도핑함으로써, 반도체막 (1a) 에 있어서, 저농도 소스 영역 (1b) 및 저농도 드레인 영역 (1c), 고농도 소스 영역 (1d) 및 고농도 드레인 영역 (1e) 을 형성한다.
또한 이 도 6(a) 에 나타내는 공정에서는, 주사선 (11a) 의 단락 부분 (C) 에 있어서, 하지 절연막 (520) 상에, 상술한 반도체막 (1a) 을 형성하는 것과 동일한 프로세스에 의해, 폴리 실리콘층으로 이루어지는 에칭 정지층 (550) 이 형성된다. 에칭 정지층 (550) 은, TFT 어레이 기판 (10) 표면에 직교하는 방향에서 보아, 후에 형성하는 절단용 구멍 (507) 에 대응하는 위치에서 형성되고, 또한 절단용 구멍 (507) 의 저면의 외형보다 큰 범위에 있어서 형성된다. 예를 들어, 에칭 정지층 (550) 은, TFT 어레이 기판 (10) 표면에 직교하는 방향에서 보아, 절단용 구멍 (507) 저면의 외형으로부터 약 250nm 의 거리를 가지는 선으로 둘러싼 영역 내에 있어서 형성된다. 또한, 에칭 정지층 (550) 을 구성하는 폴리 실리콘층에는 불순물 이온의 도프는 실시하지 않고, 이로 인해, 에칭 정지층 (550) 은 절연성을 가진다.
또한 에칭 정지층 (550) 의 형성 후, 구동 소자인 TFT (30) 의 게이트 전극 (3a) 이 되는 도전층을 형성하는 것과 동일한 프로세스에 의해, 하지 절연막 (520) 및 에칭 정지층 (550) 상에, 게이트 전극 (3a) 과 동일 층의 도전층에 의해 구성되는 복수의 주사선 (11a) 및 공통 배선 (13) 을 형성한다. 이 때, 복수의 주사 선 (11a) 을, 공통 배선 (13) 에 의해 전기적으로 접속함으로써 서로 단락하여 형성한다. 공통 배선 (13) 은, 주사선 (11a) 의 단락 부분 (C) 에 있어서, TFT 어레이 기판 (10) 표면에 직교하는 방향에서 보아, 후에 형성하는 절단용 구멍 (507) 의 대략 중심을 통과하는 위치에 형성되고, 또한 절단용 구멍 (507) 의 저면의 외형보다도 가는 선폭으로 형성된다.
다음으로, 도 6(b) 에 나타내는 공정에 있어서, 예를 들어 상압 CVD 법에 의해, BPSG 막으로 이루어지는 제 1 층간 절연막 (521) 을 형성한다.
다음으로, 도 6(c) 에 나타내는 공정에 있어서, 제 1 층간 절연막 (521) 에, TFT (30) 의 고농도 드레인 영역 (1e) 및 고농도 소스 영역 (1d) 의 표면까지 각각 제 1 층간 절연막 (521) 을 관통하는 컨택트홀 (501 및 502) 을 형성한다.
다음으로, 도 6(d) 에 나타내는 공정에 있어서, 제 1 층간 절연막 (521) 상의 전체 면에, 스퍼터링법 등에 의해, 예를 들어 알루미늄을 함유한 도전성 재료로 이루어지는 도전막 (60) 을 형성한다. 이 때, 도전막 (60) 은, 컨택트홀 (501 및 502) 의 저부로부터 측벽 및 제 1 층간 절연막 (521) 의 표면에 연속적으로 형성되어 있다.
다음으로, 도 7(e) 에 나타내는 공정에 있어서, 도전막 (60) 상에 레지스트 (65) 를 형성한다. 이 때, 주사선 (11a) 의 단락 부분 (C) 상에는 제 1 층간 절연막 (521) 이 형성되고, 추가로 제 1 층간 절연막 (521) 상에 도전막 (60) 및 레지스트 (65) 가 형성된 상태로 되어 있다. 다음으로, 도 7(f) 에 나타내는 공정에 있어서, 포토 리소그래피법에 의해 레지스트 (65) 를 패터닝한다. 이 때, 화소부에 있어서는, 데이터선 (6a) 및 드레인 전극 (510) 에 대응하는 패턴에 의하여, 레지스트 (65) 를 패터닝한다. 이로 인해, 주사선 (11a) 의 단락 부분 (C) 에 있어서는, 도전막 (60) 상의 레지스트 (65) 가 제거된 상태가 된다.
다음으로, 도 7(g) 에 나타내는 공정에 있어서, 레지스트 (65) 를 개재하여, 도전막 (60) 에 대해서, 예를 들어 Cl2 가스를 이용한 드라이 에칭을 실시함으로써, 레지스트 (65) 에 대응하는 패턴으로서, 데이터선 (6a) 및 드레인 전극 (510) 을 형성한다. 이 때, 주사선 (11a) 의 단락 부분 (C) 에 있어서는, 제 1 층간 절연막 (521) 상의 도전막 (60) 이 제거된 상태가 된다. 에칭에 의해 데이터선 (6a) 및 드레인 전극 (510) 을 형성한 후, 레지스트 (65) 를 박리한다.
다음으로, 도 7(h) 에 나타내는 공정에 있어서, 제 1 층간 절연막 (521) 상으로서, 데이터선 (6a) 및 드레인 전극 (510) 보다 상층측에, 새로운 레지스트 (66) 를, 절단용 구멍 (507) 을 규정하는 패턴으로서 형성한다.
다음으로, 도 8(i) 에 나타내는 공정에 있어서, 이 레지스트 (66) 를 개재하고, 예를 들어 드라이 에칭법에 의해, 제 1 층간 절연막 (521) 에, 제 1 층간 절연막 (521) 을 관통하고, 주사선 (11a) 의 단락 부분 (C) 에 있어서의 공통 배선 (13) 을 절단하도록, 절단용 구멍 (507) 을 형성한다. 보다 구체적으로는, 공통 배선 (13) 의 표면에 이를 때까지의, 제 1 층간 절연막 (521) 을 제거하기 위한 드라이 에칭은, CHF3 및 CF4 의 혼합 가스를 에천트로 이용하여 실시된다. 그 후, 공통 배선 (13) 을 제거하기 위한 드라이 에칭은, HBr 등을 에천트로 사용하여 실시된다.
이 때, 주사선 (11a) 의 단락 부분 (C) 에 있어서의 공통 배선 (13) 의 하층에는, 에칭 정지층 (550) 이 형성되어 있기 때문에, 도 8(i) 에 나타내는 공정에 의한, 공통 배선 (13) 으로의 드라이 에칭이, 에칭 정지층 (550) 보다 하층의 하지 절연막 (520) 에 도달하는 일이 없다. 에칭에 의해 절단용 구멍 (507) 을 형성한 후에, 레지스트 (66) 를 박리한다.
다음으로, 도 8(j) 에 나타내는 공정에 있어서, 데이터선 (6a) 및 드레인 전극 (510) 보다 상층측에 제 2 층간 절연막 (522) 을, 예를 들어 상압 또는 감압 CVD 법에 의해 BPSG 막으로서 형성한다.
다음으로, 도 8(k) 에 나타내는 공정에 있어서, 제 2 층간 절연막 (522) 에, 드레인 전극 (510) 의 표면까지 관통하는 컨택트홀 (505) 을 형성한다. 그 후, 컨택트홀 (505) 의 저부로부터 측벽 및 제 2 층간 절연막 (522) 의 표면에 연속적으로, ITO 막을 형성하고, 이 ITO 막을 포토 리소그래피법 및 에칭법에 의해 패터닝 함으로써 화소 전극 (9a) 을 형성한다.
이상의 공정에 의해, 도 5 에 나타내는 구조를 가지는 본 실시 형태와 관련된 전기 광학 장치가 제조된다.
본 실시 형태에 있어서는, 복수의 주사선 (11a) 을 서로 단락시켜 형성한 후에, TFT (30) 의 반도체막 (1a) 에 대한 불순물 이온의 도핑이나, 데이터선 (6a) 을 구성하는 도전막 (60) 의 형성을 실시한다. 따라서, 플라스마 CVD 법 등에 의한 도전막 (60) 의 성막시나, 불순물 이온의 도핑시에, TFT 어레이 기판 (10) 표 면에 축적되는 전하를, 복수의 주사선 (11a) 을 전기적으로 접속하고 서로 단락시키고 있는 공통 배선 (13) 을 개재하여 TFT 어레이 기판 (10) 의 표면 외로 확산시킬 수 있다. 따라서, 화소 전극 (9a) 을 구동하기 위한 주요한 구성요소인 데이터선 (6a) 이나 TFT (30) 가, TFT 어레이 기판 (10) 표면에 있어서의 정전기 등에 기인하여 돌발적으로 발생하는 과잉 전류에 의해 파손되는 것을 방지하는 것이 가능해진다.
또한, 본 실시 형태에 의하면, 제 1 층간 절연막 (521) 에 있어서의 컨택트홀 (501 및 502) 의 형성과, 제 1 층간 절연막 (521) 에 있어서의 절단용 구멍 (507) 의 형성을 다른 공정에 있어서 실시하고 있다. 따라서, 절단용 구멍 (507) 의 내부에 도전막 (60) 이나 레지스트 (65) 가 형성되는 일이 없다. 따라서, 주사선 (11a) 의 단락 부분 (C) 에 있어서의 공통 배선 (13) 의 절단시에, 절단용 구멍 (507) 내에 대해서 과잉된 에칭을 실시할 필요가 없다. 또한, 본 실시 형태에 의하면, 주사선 (11a) 의 단락 부분 (C) 에 있어서의 공통 배선 (13) 의 하층에, 에칭 정지층 (550) 이, 절단용 구멍 (507) 의 저면의 외형보다 큰 범위에 있어서 형성되어 있다. 이로 인해, 공통 배선 (13) 을 절단하기 위해 실시되는 에칭에 의해 공통 배선 (13) 은 확실하게 절단되고, 또한 이 에칭은 에칭 정지층 (550) 의 층에 있어서 확실하게 정지하는 것이다. 따라서, 본 실시 형태에 의하면, 주사선 (11a) 의 단락 부분 (C) 에 있어서, 공통 배선 (13) 을 절단하기 위한 에칭에 의해 하지 절연막 (520) 이 얇아지거나, 혹은 에칭이 하측 차광막 (551) 에까지 도달되는 일이 없다. 이로 인해, 주사선 (11a) 의 단락 부분 (C) 의 근방의 하측 차광막 (551) 에 크랙이 발생하고, 당해 개소로부터의 광누락이 발생하는 일이 없다.
따라서, 본 실시 형태와 관련된 전기 광학 장치의 제조 방법에 의하면, 제조 과정에 있어서의 TFT 어레이 기판 (10) 으로의 전하의 축적에 의한 TFT (30) 의 파손이나, 주사선 (11a) 의 단락 부분 (C) 의 절단 공정에 의해 근방의 하측 차광막 (551) 에 크랙이 발생하여 당해 개소로부터의 광누락에 의한 표시 문제점이 발생하는 일이 없는, 높은 표시 품질을 갖는 전기 광학 장치를 안정적으로 제조할 수 있다.
또한, 에칭 정지층 (550) 은, TFT (30) 의 반도체막 (1a) 의 형성 프로세스와 동시에 형성된다. 이로 인해, 종래의 전기 광학 장치의 제조 공정에 대해 공정을 복잡화하는 일 없이 에칭 정지층 (550) 을 형성할 수 있다.
또한, 상술한 본 실시 형태와 관련된 전기 광학 장치의 제조 방법에 있어서는, 주사선 (11a) 및 공통 배선 (13) 을 TFT (30) 의 게이트 전극 (3a) 과 동시에 형성하고 있지만, 주사선 (11a) 및 공통 배선 (13) 은, TFT (30) 의 게이트 전극 (3a) 을 형성하는 공정과는 다른 공정에서 형성되어도 된다. 예를 들어, 도 9 에 나타내는 것과 같이, 에칭 정지층 (550a) 을, TFT (30) 의 반도체막 (1a) 또는 게이트 전극 (3a) 과 동시에 형성한다. 게이트 전극 (3a) 의 형성 후, 다른 공정에서 주사선 (11a) 및 공통 배선 (13a) 을 형성한다. 주사선 (11a) 및 공통 배선 (13a) 의 형성 후의 공정은 상술한 실시 형태와 동일하다.
또한, 본 발명은, 본 실시 형태와 관련된 액티브 매트릭스 구동 방식의 액정 장치 외에, 전자 페이퍼 등의 전기 영동 장치, EL (Electro-Luminescence) 표시 장치, 전자 방출 회로 소자를 구비한 장치 (Field Emission Display 및 Surface-Conduction Electron-Emitter Display) 등의 전기 광학 장치의 기술 분야에 속하는 것이다.
본 발명은, 상술한 실시 형태에 한정되는 것이 아니고, 청구의 범위 및 명세서 전체로부터 알 수 있는 발명의 요지 혹은 사상에 반하지 않는 범위에서 적당하게 변경 가능하고, 그러한 변경을 수반하는 전기 광학 장치의 제조 방법도 또한 본 발명의 기술적 범위에 포함되는 것이다.
본 실시 형태와 관련된 전기 광학 장치의 제조 방법에 의하면, 제조 과정에 있어서의 TFT 어레이 기판으로의 전하의 축적에 의한 TFT 의 파손이나, 주사선의 단락 부분의 절단 공정에 의해 근방의 하측 차광막에 크랙이 발생하여 당해 개소로부터의 광누락에 의한 표시 문제점이 발생하는 일이 없는, 높은 표시 품질을 갖는 전기 광학 장치를 안정적으로 제조할 수 있다.

Claims (7)

  1. 기판 상에, 복수의 데이터선, 복수의 주사선, 상기 복수의 데이터선과 상기 복수의 주사선의 교차에 대응하여 각각의 화소마다 형성된 복수의 구동 소자, 및 상기 구동 소자마다 대응하여 각각 설치된 복수의 화소 전극을 구비하는 전기 광학 장치의 제조 방법으로서,
    에칭 정지층을 형성하는 공정,
    상기 에칭 정지층의 상방에 상기 복수의 주사선과, 상기 복수의 주사선을 서로 단락하는 공통 배선을 형성하는 공정,
    상기 복수의 데이터선과 상기 복수의 화소 전극을, 상기 복수의 주사선과 상기 복수의 구동 소자에 대해 층간 절연하는 제 1 층간 절연막을 형성하는 공정,
    상기 제 1 층간 절연막에, 상기 복수의 데이터선과 상기 복수의 화소 전극을, 각각 상기 복수의 구동 소자에 전기적으로 접속하기 위한 컨택트홀을 형성하는 공정,
    상기 복수의 데이터선을 형성하는 공정,
    상기 제 1 층간 절연막의 상기 공통배선의 상방 부분에 에칭에 의해 절단용 구멍을 형성함으로써 상기 공통 배선을 절단하는 공정, 및
    상기 복수의 화소 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 에칭 정지층을 형성하는 공정은, 상기 복수의 구동 소자를 구성하는 반도체막을 형성하는 공정과 동시에 실시되는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 에칭 정지층을 형성하는 공정은, 평면에서 보았을 때 상기 에칭 정지층을 상기 절단용 구멍을 포함하도록 상기 절단용 구멍보다 넓게 형성하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 공통 배선을 형성하는 공정 및 상기 복수의 주사선을 형성하는 공정은, 상기 복수의 구동 소자를 구성하는 게이트 전극을 형성하는 공정과 동시에 실시되는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 에칭 정지층을 형성하는 공정은, 상기 복수의 구동 소자를 구성하는 반도체막을 형성하는 공정 또는 상기 복수의 구동 소자를 구성하는 게이트 전극을 형성하는 공정과 동시에 실시되는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 에칭 정지층을 형성하는 공정은, 평면에서 보았을 때 상기 에칭 정지층을 상기 절단용 구멍을 포함하도록 상기 절단용 구멍보다 넓게 형성하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 공통 배선을 형성하는 공정 및 상기 복수의 주사선을 형성하는 공정은, 상기 복수의 구동 소자를 구성하는 게이트 전극을 형성하는 공정 후에 실시되고, 또한 상기 공통 배선을 형성하는 공정과 상기 복수의 주사선을 형성하는 공정은 동시에 실시되는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
KR1020060073326A 2005-08-05 2006-08-03 전기 광학 장치의 제조 방법 KR100820620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060073326A KR100820620B1 (ko) 2005-08-05 2006-08-03 전기 광학 장치의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00227571 2005-08-05
KR1020060073326A KR100820620B1 (ko) 2005-08-05 2006-08-03 전기 광학 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070017035A KR20070017035A (ko) 2007-02-08
KR100820620B1 true KR100820620B1 (ko) 2008-04-10

Family

ID=41345285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073326A KR100820620B1 (ko) 2005-08-05 2006-08-03 전기 광학 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100820620B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01195257A (ja) * 1988-01-29 1989-08-07 Furukawa Alum Co Ltd 耐孔食性に優れたアルミニウム合金複合材
JPH09283620A (ja) * 1996-04-09 1997-10-31 Nec Corp 半導体装置及びその製造方法
KR20010091977A (ko) * 2000-03-13 2001-10-23 구사마 사부로 반도체 장치, 전기 광학 장치용 기판, 액정 장치용 기판및 그 제조 방법, 액정 장치와 이것을 이용한 투사형 액정표시 장치 및 전자기기
KR20030091709A (ko) * 2002-05-22 2003-12-03 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01195257A (ja) * 1988-01-29 1989-08-07 Furukawa Alum Co Ltd 耐孔食性に優れたアルミニウム合金複合材
JPH09283620A (ja) * 1996-04-09 1997-10-31 Nec Corp 半導体装置及びその製造方法
KR20010091977A (ko) * 2000-03-13 2001-10-23 구사마 사부로 반도체 장치, 전기 광학 장치용 기판, 액정 장치용 기판및 그 제조 방법, 액정 장치와 이것을 이용한 투사형 액정표시 장치 및 전자기기
KR20030091709A (ko) * 2002-05-22 2003-12-03 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 반도체 장치

Also Published As

Publication number Publication date
KR20070017035A (ko) 2007-02-08

Similar Documents

Publication Publication Date Title
KR100884118B1 (ko) 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법
US6882375B2 (en) Thin film transistor array substrate for liquid crystal display
JP4277874B2 (ja) 電気光学装置の製造方法
US8319906B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method
US8237881B2 (en) Display panel, array substrate and manufacturing method thereof
EP2037434B1 (en) Tft substrate, display panel and display device provided with such tft substrate, and tft substrate manufacturing method
KR100697998B1 (ko) 반도체 장치 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 그리고 전자기기
KR100841613B1 (ko) 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시장치
US6876404B2 (en) Liquid crystal display device and fabricating method thereof
CN102043273B (zh) 常黑模式液晶显示器装置
JP4497049B2 (ja) 電気光学装置の製造方法
US7268767B2 (en) Thin film transistor liquid crystal display
KR100820620B1 (ko) 전기 광학 장치의 제조 방법
KR100605437B1 (ko) 어레이 기판 및 평면 표시 장치
KR100686235B1 (ko) 액정 표시 장치용 기판
KR100646140B1 (ko) 전기광학장치용 기판의 제조방법 및 전기광학장치용 기판,전기광학장치 및 전자기기
JP2010165866A (ja) 薄膜トランジスタ基板の製造方法
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
KR100601163B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
JP4910706B2 (ja) 電気光学装置の製造方法
US20060054889A1 (en) Thin film transistor array panel
KR20000007633A (ko) 액정표시장치의 제조방법
KR20070088044A (ko) 액정표시장치의 어레이 기판 및 그 제조방법
KR100487434B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2005141255A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 12