JPH0764516A - アクティブマトリックス型液晶表示装置 - Google Patents

アクティブマトリックス型液晶表示装置

Info

Publication number
JPH0764516A
JPH0764516A JP21460493A JP21460493A JPH0764516A JP H0764516 A JPH0764516 A JP H0764516A JP 21460493 A JP21460493 A JP 21460493A JP 21460493 A JP21460493 A JP 21460493A JP H0764516 A JPH0764516 A JP H0764516A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
display
electrodes
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21460493A
Other languages
English (en)
Inventor
Fumiyo Takeuchi
文代 竹内
Kenichi Yanai
健一 梁井
Tatsuya Kakehi
達也 筧
Kenichi Oki
賢一 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21460493A priority Critical patent/JPH0764516A/ja
Publication of JPH0764516A publication Critical patent/JPH0764516A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】基準電圧切換えに伴う消費電力を低減し、か
つ、表示品質を向上させる。 【構成】表示電極E11〜E43の各行に沿って配置さ
れた基準電極R1〜R4について、奇数番目の基準電極
R1とR3を共通線Rに接続し、偶数番目の基準電極R
2とR4を共通線*Rに接続し、共通線Rと*Rに、互
いに符号が逆で絶対値が同一の電位であり、かつ、1フ
レーム毎に符号が逆で絶対値が同一の電位の基準信号を
印加することにより、基準電極と表示電極との間の寄生
容量を介して表示電極に与える変動電圧を打ち消し合う
ようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタ(T
FT)を用いたアクティブマトリックス型液晶表示装置
に関する。
【0002】
【従来の技術】薄膜トランジスタを用いたアクティブマ
トリックス型液晶表示装置は、10インチ程度の画面サ
イズまで実用化されており、今後さらにテレビやコンピ
ュータ等の大型表示装置として需要が見込まれ、より一
層の低消費電力化及び表示品質の向上が期待されてい
る。
【0003】図10は、この種の従来のアクティブマト
リックス型液晶表示装置を示す。このアクティブマトリ
ックス型液晶表示装置は、一方の基板に、表示電極E1
1〜E43がマトリック状に形成され、かつ、各表示電
極に対し薄膜トランジスタT11〜T43が形成され、
他方の基板にデータ電極D1〜D3が形成され、この一
方の基板と他方の基板が対向配置され、両基板間に液晶
が介在している。各薄膜トランジスタTij(i=1〜
4、j=1〜3)のソースは、表示電極Eijに接続さ
れている。第i行の薄膜トランジスタTi1〜Ti3
は、各ゲートが延長されて共通のゲートラインSiとさ
れ、ドレインが共に基準電極Riに接続され、歩留り向
上のために、ゲートラインSiと基準電極Riとが互い
に平行に配置されている。基準電極R1〜R4は、共に
一端が共通線Rに接続されている。
【0004】上記構成において、ゲートラインS1に図
11(B)に示すような走査信号SS1が供給されて、
薄膜トランジスタT11〜T13が1H(1水平走査期
間)オンにされ、この期間に、基準電極R1とデータ電
極D1〜D3との間の電圧に応じて、表示電極E11〜
E13に電荷が蓄積され又は蓄積電荷が放電され、液晶
画素P11〜P13の電極間電圧は、理想的には薄膜ト
ランジスタT11〜T13がオフの間保持される。以
下、前記同様の動作が各表示行について線順次に行われ
る。液晶劣化防止のため、共通線Rには少なくとも1フ
レーム毎に正負が逆の電圧VR及び−VRを印加する必
要がある。
【0005】しかし、表示電極Eijと基準電極Ri−
1との間の寄生容量CDS1及び表示電極Eijと基準
電極Riとの間の寄生容量CDS2により、基準信号S
Rの電圧切換時点で表示電極Eijの電位が変動し、か
つ、薄膜トランジスタがオンになってからこの電圧切換
時点までの時間が薄膜トランジスタの行によって異なる
ため、同一表示データに対し輝度が行により異なり、図
10の縦方向に沿って明るさに傾斜が生ずる。
【0006】そこで、図11(A)に示す如く、基準信
号SRを1H毎に反転させている。これにより、例えば
液晶画素P11の印加電圧は図11(D)に示す如くな
り、他の行の液晶画素印加電圧についても同様になっ
て、上記輝度傾斜が防止される。図11(D)中の変動
電圧ΔVPは、上記寄生容量によるものであり、ΔVP
=−αΔVRとなる。ここに、ΔVRは基準信号SRの
変化量2VRであり、αは容量結合係数、 α=CDS/(CLC+CGS+CDS) CDS=CDS1+CDS2 CLC:液晶画素Pijの容量 CGS:ゲートラインSiと表示電極Eijとの間の寄
生容量 である。
【0007】
【発明が解決しようとする課題】しかし、例えば640
行の液晶表示パネルでは1フレームの間に640回も基
準信号SRの電圧が切り換わり、液晶表示装置の消費電
力を増大させる原因となっている。また、変動電圧ΔV
Pにより表示品質が低下する。本発明の目的は、このよ
うな問題点に鑑み、基準電圧切換えによる消費電力を低
減でき、かつ、表示品質を向上させることができるアク
ティブマトリックス型液晶表示装置を提供することにあ
る。
【0008】
【課題を解決するための手段及びその作用】本発明に係
るアクティブマトリックス型液晶表示装置を、実施例図
中の対応する構成要素の符号を引用して説明する。本発
明では、例えば図1及び図5に示す如く、n行m列の表
示電極E11〜E43と、各表示電極E11〜E43に
ついてソース及びドレインの一方が表示電極E11〜E
43に接続された薄膜トランジスタT11〜T43と、
薄膜トランジスタT11〜T43のゲートが各行につい
て共通に接続されたゲートラインS1〜S4と、薄膜ト
ランジスタT11〜T43のソース及びドレインの他方
が各行について共通に接続された基準電極R1〜R4
と、が形成された第1基板と、該第1基板と対向して配
置され、表示電極E11〜E43の各列に沿ってデータ
電極D1〜D3が形成された第2基板と、該第1基板と
該第2基板との間に介在した液晶と、を有するアクティ
ブマトリックス型液晶表示装置において、表示電極E1
1〜E43の隣合う行間の一方及び他方に形成された一
方及び他方の基準電極に対し、互いに符号が逆で絶対値
が同一の電位であり、かつ、1フレーム毎に符号が逆で
絶対値が同一の電位の基準信号SR、*SRを印加する
基準電極駆動回路12を有する。
【0009】本発明によれば、隣合う行間の間に在る表
示電極と該隣合う行間の一方に在る基準電極との間の寄
生容量を介して該表示電極に与える変動電圧の符号と、
該表示電極と該隣合う行間の他方に在る基準電極との間
の寄生容量を介して該表示電極に与える変動電圧の符号
とが逆になるので、両電圧変動の全部又は一部が互いに
打ち消される。これにより、基準信号の電圧を1水平走
査期間より充分長い1フレーム期間毎に正負に切り換え
ても、輝度傾斜は0又は小さくなる。すなわち、表示品
質を低下させずに基準信号の電圧を1フレーム期間毎に
正負に切換えることが可能となる。このため、基準電圧
切換えによる消費電力が大幅に減少する。また、1水平
走査期間毎に液晶画素の電圧が変動しないので、表示品
質が向上する。
【0010】本発明の第1態様では、例えば図2及び図
3(A)において、隣合う行間の間に在る表示電極E2
2と一方の基準電極R1との間の寄生容量CDS1と、
表示電極E22と他方の基準電極R2との間の寄生容量
CDS2とを略等しくしている。この構成の場合、上記
変動電圧が略零となるので、上記効果が著しくなる。
【0011】本発明の第2態様では、例えば図3(A)
に示す如く、半導体膜21上にソース電極24とドレイ
ン電極25とが互いに離間して形成されており、隣合う
行間の間に在る表示電極E22と一方の基準電極R1と
の間隔d1と、表示電極E22と他方の基準電極R2と
の間隔d2とを等しくすることにより、上記寄生容量C
DS1とCDS2とを互いに略等しくしている。
【0012】この第2態様によれば、設計が簡単とな
る。この第2態様の1例では、さらに、図3(B)に示
す如く、薄膜トランジスタT22は、絶縁性透明基板2
0を基準としてゲートラインS2の上方に絶縁膜を介
し、ゲート電圧によりオン/オフ制御される半導体膜2
1が形成されている。本発明の第3態様では、例えば図
6(A)及び(B)に示す如く、薄膜トランジスタT2
2Aは、ゲート電圧によりオン/オフ制御される半導体
膜21Aが、絶縁性透明基板20を基準として、絶縁性
透明基板20の上方に絶縁膜22Aを介して形成され、
半導体膜21Aの一端及び他端にそれぞれソース電極2
4A及びドレイン電極25Aが接続され、半導体膜21
Aの上方に絶縁膜22Bを介してゲートラインS2が形
成されており、絶縁性透明基板20を通って半導体膜2
1Aに光が入射するのを防止するために導電性遮光膜2
6が絶縁性透明基板20上に形成され、上記寄生容量C
DS1とCDS2を互いに略等しくするために、第i行
第j列の表示電極E22Aと第(i−1)行の基準電極
R1との間の絶縁性透明基板20側に絶縁膜22Aを介
して、絶縁性透明基板20上に、遮光膜26と同一材料
の導電膜27が配置されている。
【0013】この構成の場合、上記寄生容量CDS1と
CDS2を互いに略等しくするために導電膜を配置して
も、新たな工程を追加する必要がない。
【0014】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。 [第1実施例]図1は、第1実施例のアクティブマトリ
ックス型液晶表示装置を示す。簡単化のため、図1では
4行3列の液晶画素を備えたアクティブマトリックス型
液晶表示パネル10を示している。図10と同一構成要
素には、同一符号を付してその説明を省略する。
【0015】図10ではTFT側基板上の基準電極R1
〜R4が共に共通線Rに接続されているのに対し、図1
ではTFT側基板上の奇数表示行に沿った基準電極R1
及びR3が共に共通線Rに接続され、TFT側基板上の
偶数表示行に沿った基準電極R2及びR4が共に基準電
極*Rに接続されている。表示電極に接近した2本の基
準電極の各々の電位変化に対する表示電極への電位変動
の影響を互いに打ち消し合うようにするために、共通線
R及び*Rには、互いに符号が反対で絶対値が等しい電
位が印加される。
【0016】制御回路11は、 表示データDATA及
びクロックφに基づき、基準電極駆動回路12を介して
共通線R及び*Rにそれぞれ基準信号SR及び*SRを
供給し、走査電極駆動回路13を介してゲートラインS
1〜S4にそれぞれ走査信号SS1〜SS4を供給し、
データ電極駆動回路14を介してデータ電極D1〜D3
にそれぞれデータ信号SD1〜SD3を供給する。
【0017】図5(A)〜(F)はぞれぞれ、基準信号
SR、*SR、走査信号SS1、SS2、データ信号S
D1及び液晶画素P11に対する印加電圧VP11(デ
ータ電極に対する表示電極の電圧)の波形を示す。基準
信号SR及び*SRは互いに符号が反対で絶対値がVR
と等しく、共に1フレーム毎に同時に電圧が切り換えら
れる。走査信号SS1は、1フレームの最初の1Hの間
高レベルにされ、残りの期間は低レベルにされる。走査
信号SS2は走査信号SS1を1Hだけ遅延させた信号
となっている。走査信号SS3及びSS4についても同
様である。本例は2階調表示であり、データ信号SD1
の電圧はVD又は−VDである。以下においては、ノー
マリ・ホワイト・モードであるとする。走査信号SS1
が高レベルのとき、例えば液晶画素P11の印加電圧V
P11は、データ信号SD1及び基準信号SRの電圧の
符号が互いに逆のときVR+VD又は−VR−VDとな
って‘暗’となり、基準信号SR及びデータ信号SD1
の電圧の符号が互いに同一のときVR−VD又は−VR
+VDとなって‘明’となる。電圧VP及びVDは、例
えば、液晶画素印加電圧が2Vで最も明るく、5Vで最
も暗くなるとすると、VR=3.5V、VD=1.5V
とすればよい。
【0018】図3(A)は図1の液晶表示パネルの一部
拡大パターン図であり、図3(B)は図3(A)中のB
−B線断面拡大図である。図3において、薄膜トランジ
スタT22は、周知の逆スタガー型であり、ガラス基板
20上に形成されたゲートラインS2と、ゲートライン
S2の上方のa-Si21と、ゲートラインS2とa-Si21
との間に介在する絶縁膜22と、ゲートラインS2の上
方かつa-Si21上に形成された絶縁性保護膜23と、ゲ
ートラインS2の両側に対応してa-Si21上に形成され
たソース電極24及びドレイン電極25とからなる。ソ
ース電極24は、その一端が表示電極E22に接続さ
れ、ドレイン電極25は、その一端が基準電極R2に接
続されている。
【0019】図3(A)において、表示電極E22と基
準電極R1との間隔d1、及び、表示電極E22と基準
電極R2との間隔d2は、次のように定められる。すな
わち、表示電極E22と基準電極R1、R2及びゲート
ラインS2との間の寄生容量をそれぞれ図2に示す如く
CDS1、CDS2及びCGSで表し、容量結合係数α
1及びα2を、 α1=CDS1/(CLC+CGS+CDS1+CDS
2) α2=CDS2/(CLC+CGS+CDS1+CDS
2) としたとき、条件α1=α2が成立するように間隔d1
及びd2を決定する。この条件は、通常、d1=d2と
することによりほぼ満たされる。
【0020】上述のように、基準電極R1及びR2には
互いに符号が反対で絶対値が等しい電位が印加されるの
で、基準信号SR及び*SRの電圧切換えの際に寄生容
量を介して液晶画素P22に与える変動電圧ΔVPは、 ΔVP=α1ΔVR+α2(−ΔVR)=0 となって打ち消される。これにより、液晶画素P22の
電圧は、基準電極R1及びR2の電位変動の影響を受け
ない。第1表示行を除き、他の液晶画素についても同様
である。したがって、基準信号SR及び*SRを図5
(A)及び(B)に示すように1フレーム毎に電圧を正
負に切り換えても、従来のような輝度傾斜が生ずること
がない。このため、基準電圧切換えによる消費電力は、
例えば液晶表示装置が640×480画素の場合、従来
の1/639となり、より具体的には、従来の23.4
mWに対し本実施例によれば0.05mWとなり、大幅
に減少する。また、変動電圧ΔVPが0となるので、表
示品質が向上する。
【0021】なお、第1表示に対し基準電極R1と対称
な位置(図1の表示電極E11〜E13の上方)に、ダ
ミーの基準電極を基準電極R1と平行に形成し、その一
端を基準電極*Rに接続して、第1表示行についても上
記効果が得られるようにしてもよい。図4は、容量結合
係数α1とα2との差に対する輝度傾斜を示す。ここ
に、輝度傾斜とは、同一輝度の表示データに対し最上表
示行の輝度をB1、最下表示行の輝度をB2としたと
き、100(B1−B2)/B1%で表される。
【0022】条件α1=α2が正確に成立するのが望ま
しいが、実際上は輝度傾斜が視覚上無視できる程度であ
ればよく、例えば設計条件として輝度傾斜を10%以下
とする場合には、|α1−α2|≦0.009を満たせ
ばよい。なお、本第1実施例では逆スタガー型について
説明したが、スタガー型についても同様である。
【0023】[第2実施例]図6(A)は、第2実施例
の液晶表示パネルのTFT側基板の一部パターン図であ
り、図6(B)は図6(A)中のB−B線に沿った断面
の拡大図である。薄膜トランジスタT21A及びT22
Aは、周知のスタガー型である。画素数増加、高階調化
が進むにつれて、オフ時に液晶画素印加電圧を保持する
条件が厳しくなるが、そのような場合、ゲートラインS
2がガラス基板20に対しa-Si21Aの上方に配置され
ているので、図6(B)の下側からのバックライトがa-
Si21Aに入射してa-Si21A内に光電子とホールのペ
アが生成されることによるリーク電流を抑えるために、
a-Si21Aの下方のガラス基板20上に、金属の遮光膜
26を形成している。22A及び22Bは絶縁膜であ
り、24A及び25Aはそれぞれソース電極及びドレイ
ン電極である。
【0024】このような構成の薄膜トランジスタの場
合、ソース電極24Aと遮光膜26との間及びドレイン
電極25Aと遮光膜26との間に比較的大きな寄生容量
が存在するので、上記条件α1=α2を成立させるため
に、表示電極E21A及びE22Aを基準電極R1側へ
拡大して基準電極R1に接近させる。しかし、この接近
によってもα2>α1となる場合には、図6(A)に示
すように表示電極E21A及びE22Aの各々と基準電
極R1との間の下方に、遮光膜26と同一材料で容量の
不足分に相当するサイズの補償導電膜27を遮光膜26
の形成と同一工程で形成して、α1=α2を成立させ
る。これにより、新たな工程を追加することなく、条件
α1=α2を成立させることができる。
【0025】[第3実施例]図7は、第3実施例の液晶
表示パネルのTFT側基板10aを示す。図8は、図7
の一部拡大パターン図である。図7及び図8では、対の
構成要素に対し、図1及び図3に対応した構成要素には
その符号にaを付加し、これと対になっている構成要素
には該符号にbを付加している。
【0026】TFT側基板10aは、周知の1画素2T
FT型を本発明に適用したものであり、例えば図8の表
示電極E22に対し本来必要な薄膜トランジスタT22
aの他に、表示電極E22に対し薄膜トランジスタT2
2と反対側に薄膜トランジスタT22bを余分に形成し
ている。これは、一対の薄膜トランジスタの一方に欠陥
があっても、他方でカバーできるようにして、歩留りの
向上を図ったものである。
【0027】この構成の場合、液晶画素の行方向中心線
に対しその付近の薄膜トランジスタ、ゲートライン及び
基準電極が対称に配置されるので、上記条件α1=α2
を自動的に満たすことができる。図7において、nを偶
数とすると、偶数番目の基準電極R2、R4、・・・、
Rnは共に共通線Rを介してパッド30に接続され、奇
数番目の基準電極R1、R3、・・・、Rn−1はそれ
ぞれコンタクトホール311、313、31n−1を通
って、一点鎖線で示す上層の共通線に接続され、さら
に、コンタクトホール32を通り下層に戻って共通線*
Rに接続され、その一端がパッド33に接続されてい
る。また、1≦i≦nなるiについて、第i行の第i表
示行と第i+1表示行との間に在る互いに平行なゲート
ラインSia及びSibは共に、共通線Siを介してパ
ッド4iに接続されている。第1表示行の上側のゲート
ラインS0b及び第n表示行の下側のゲートラインSn
aはそれぞれ一端がパッド40及び4nに接続されてい
る。
【0028】図9(A)〜(F)はぞれぞれ、n=4の
場合の基準信号SR、*SR、走査信号SS1、SS
2、データ信号SD1及び液晶画素P21に対する印加
電圧VP21の波形を示す。走査信号SS1及びSS2
は従来と同一であり、基準信号SR及び*SRは上記第
1実施例と同一である。本第3実施例によっても、上記
第1実施例と同様の効果を奏する。
【0029】
【発明の効果】以上説明した如く、本発明に係るアクテ
ィブマトリックス型液晶表示装置によれば、隣合う行間
の間に在る表示電極と該隣合う行間の一方に在る基準電
極との間の寄生容量を介して該表示電極に与える変動電
圧の符号と、該表示電極と該隣合う行間の他方に在る基
準電極との間の寄生容量を介して該表示電極に与える変
動電圧の符号とが逆になるので、両電圧変動の全部又は
一部が互いに打ち消され、これにより、基準信号の電圧
を1水平走査期間より充分長い1フレーム期間毎に正負
に切り換えても、輝度傾斜は0又は小さくなり、すなわ
ち、表示品質を低下させずに基準信号の電圧を1フレー
ム期間毎に正負に切換えることが可能となり、このた
め、基準電圧切換えによる消費電力が大幅に減少し、し
かも、1水平走査期間毎に液晶画素の電圧が変動しない
ので、表示品質が向上するという優れた効果を奏する。
この効果は、期待されている液晶画素数の増大とともに
著しくなる。
【0030】本発明の第1態様によれば、上記変動電圧
が略零となるので、上記効果が著しくなる。本発明の第
2態様によれば、隣合う行間の間に在る表示電極と該隣
合う行間の一方に在る基準電極との間隔と、該表示電極
と該隣合う行間の他方に在る基準電極との間隔とを、単
に等しくすればよいので、設計が簡単となるという効果
を奏する。
【0031】本発明の第3態様によれば、上記両寄生容
量を互いに略等しくするために導電膜を配置しても、新
たな工程を追加する必要がないという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1実施例の液晶表示装置の構成を示
す図である。
【図2】表示電極との間の寄生容量を示す図である。
【図3】(A)は図1の液晶表示パネルのTFT側基板
の一部パターン拡大図であり、(B)は(A)中のB−
B線断面拡大図である。
【図4】表示電極に対する2本の基準電極の容量結合係
数α1とα2の差と、輝度傾斜との関係を示す線図であ
る。
【図5】図1の液晶表示パネルの動作を示す電圧波形図
である。
【図6】(A)は本発明の第2実施例の液晶表示パネル
のTFT側基板の一部パターン図であり、(B)は
(A)中のB−B線断面拡大図である。
【図7】本発明の第3実施例の液晶表示パネルのTFT
側基板の構成図である。
【図8】図7のTFT側基板の一部パターン拡大図であ
る。
【図9】図7の液晶表示パネルの動作を示す電圧波形図
である。
【図10】従来の液晶表示パネルの構成を示す図であ
る。
【図11】図10の液晶表示パネルの動作を示す電圧波
形図である。
【符号の説明】
10 アクティブマトリックス型液晶表示パネル 10a TFT側基板 11 制御回路 12 基準電極駆動回路 13 走査電極駆動回路 14 データ電極駆動回路 P11〜P43 液晶画素 E11〜E43 表示電極 T11〜T43 薄膜トランジスタ S1〜S4 ゲートライン R1〜R4 基準電極 D1〜D3 データ電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 n行m列の表示電極(E11〜E43)
    と、各表示電極についてソース及びドレインの一方が該
    表示電極に接続された薄膜トランジスタ(T11〜T4
    3)と、該薄膜トランジスタのゲートが各行について共
    通に接続されたゲートライン(S1〜S4)と、該薄膜
    トランジスタのソース及びドレインの他方が各行につい
    て共通に接続された基準電極(R1〜R4)と、が形成
    された第1基板と、 該第1基板と対向して配置され、該表示電極の各列に沿
    ってデータ電極(D1〜D3)が形成された第2基板
    と、 該第1基板と該第2基板との間に介在した液晶と、 を有するアクティブマトリックス型液晶表示装置におい
    て、 該表示電極の隣合う行間の一方及び他方に形成された一
    方及び他方の該基準電極に対し、互いに符号が逆で絶対
    値が同一の電位であり、かつ、1フレーム毎に符号が逆
    で絶対値が同一の電位の基準信号(SR、*SR)を印
    加する基準電極駆動回路(12)、 を有することを特徴とするアクティブマトリックス型液
    晶表示装置。
  2. 【請求項2】 前記隣合う行間の間に在る表示電極(E
    22)と前記一方の基準電極(R1)との間の寄生容量
    (CDS1)と、該表示電極と前記他方の基準電極(R
    2)との間の寄生容量(CDS2)とを略等しくしたこ
    とを特徴とする請求項1記載のアクティブマトリックス
    型液晶表示装置。
  3. 【請求項3】 前記隣合う行間の間に在る表示電極(E
    22)と前記一方の基準電極(R1)との間隔(d1)
    と、該表示電極と前記他方の基準電極(R2)との間隔
    とを等しくすることにより、前記両寄生容量(CDS
    1、CDS2)を互いに略等しくしたことを特徴とする
    請求項2記載のアクティブマトリックス型液晶表示装
    置。
  4. 【請求項4】 前記薄膜トランジスタ(T22A)は、
    ゲート電圧によりオン/オフ制御される半導体膜(21
    A)が、絶縁性透明基板(20)を基準として、該絶縁
    性透明基板の上方に絶縁膜(22A)を介して形成さ
    れ、該半導体膜の一端及び他端にそれぞれソース電極
    (24A)及びドレイン電極(25A)が接続され、該
    半導体膜の上方に絶縁膜(22B)を介して前記ゲート
    ライン(S2)が形成されており、 該絶縁性透明基板を通って該半導体膜に光が入射するの
    を防止するために導電性遮光膜(26)が該絶縁性透明
    基板上に形成されており、 前記両寄生容量(CDS1、CDS2)を互いに略等し
    くするために、第i行第j列の前記表示電極(E22
    A)と第(i−1)行の前記基準電極(R1)との間の
    該絶縁性透明基板側に該絶縁膜を介して、該絶縁性透明
    基板上に、該遮光膜と同一材料の導電膜(27)が配置
    されていることを特徴とする請求項2記載のアクティブ
    マトリックス型液晶表示装置。
JP21460493A 1993-08-30 1993-08-30 アクティブマトリックス型液晶表示装置 Pending JPH0764516A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21460493A JPH0764516A (ja) 1993-08-30 1993-08-30 アクティブマトリックス型液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21460493A JPH0764516A (ja) 1993-08-30 1993-08-30 アクティブマトリックス型液晶表示装置

Publications (1)

Publication Number Publication Date
JPH0764516A true JPH0764516A (ja) 1995-03-10

Family

ID=16658468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21460493A Pending JPH0764516A (ja) 1993-08-30 1993-08-30 アクティブマトリックス型液晶表示装置

Country Status (1)

Country Link
JP (1) JPH0764516A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462792B1 (en) 1995-09-28 2002-10-08 Sharp Kabushiki Kaisha Active-matrix liquid crystal display device and method for compensating for defective display lines
US6552758B1 (en) 1996-04-16 2003-04-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
WO2011122463A1 (ja) * 2010-03-29 2011-10-06 シャープ株式会社 液晶表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462792B1 (en) 1995-09-28 2002-10-08 Sharp Kabushiki Kaisha Active-matrix liquid crystal display device and method for compensating for defective display lines
US6552758B1 (en) 1996-04-16 2003-04-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
WO2011122463A1 (ja) * 2010-03-29 2011-10-06 シャープ株式会社 液晶表示装置
CN102812397A (zh) * 2010-03-29 2012-12-05 夏普株式会社 液晶显示装置
JP5311524B2 (ja) * 2010-03-29 2013-10-09 シャープ株式会社 液晶表示装置
US8982024B2 (en) 2010-03-29 2015-03-17 Sharp Kabushiki Kaisha Liquid crystal display device
CN102812397B (zh) * 2010-03-29 2015-04-29 夏普株式会社 液晶显示装置

Similar Documents

Publication Publication Date Title
JP4367509B2 (ja) 電気光学装置、駆動回路および電子機器
US8384637B2 (en) Liquid crystal display having a wide viewing characteristic and capable of fast driving
JP3037886B2 (ja) 液晶表示装置の駆動方法
JP2000338523A (ja) 液晶表示装置
JPH1039328A (ja) 液晶表示装置
US8531371B2 (en) Liquid crystal display and driving method thereof
KR20110064114A (ko) 액정표시장치
JP4767588B2 (ja) 液晶表示装置
KR20070060757A (ko) 표시 장치 및 그 구동 장치
JP2006154545A (ja) 液晶表示装置
JP3292520B2 (ja) 液晶表示装置
US5369512A (en) Active matrix liquid crystal display with variable compensation capacitor
US5583533A (en) Crosstack reducing method of driving an active matrix liquid crystal display
JP3346493B2 (ja) 液晶表示装置
JP3213072B2 (ja) 液晶表示装置
JPH0764516A (ja) アクティブマトリックス型液晶表示装置
KR20030084301A (ko) 킥백 전압을 보상하기 위한 액정 표시 장치
JP3245733B2 (ja) 液晶表示装置およびその駆動方法
JPH02214819A (ja) 薄膜トランジスタマトリクス
JPH06138486A (ja) 液晶表示装置及びその駆動方法
JPS60192370A (ja) 薄膜トランジスタアレイ
JPH11212117A (ja) Tftアレイ基板およびこれを備えた液晶表示装置
KR100447225B1 (ko) 액정표시장치
JPH1184417A (ja) アクティブマトリックス型液晶表示素子及びその駆動方法
KR100430086B1 (ko) 액정패널 및 그 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020122