KR100341120B1 - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR100341120B1
KR100341120B1 KR1019980029073A KR19980029073A KR100341120B1 KR 100341120 B1 KR100341120 B1 KR 100341120B1 KR 1019980029073 A KR1019980029073 A KR 1019980029073A KR 19980029073 A KR19980029073 A KR 19980029073A KR 100341120 B1 KR100341120 B1 KR 100341120B1
Authority
KR
South Korea
Prior art keywords
dielectric constant
substrate
liquid crystal
counter electrode
high dielectric
Prior art date
Application number
KR1019980029073A
Other languages
English (en)
Other versions
KR20000008950A (ko
Inventor
이승희
김향율
박인철
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR1019980029073A priority Critical patent/KR100341120B1/ko
Publication of KR20000008950A publication Critical patent/KR20000008950A/ko
Priority to US09/783,243 priority patent/US6713784B2/en
Application granted granted Critical
Publication of KR100341120B1 publication Critical patent/KR100341120B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

하부 기판 상에 형성된 카운터 전극과 화소 전극 사이에 8보다 큰 유전 상수를 가지는 물질로 구성된 고유전율막을 형성하여, 화소 전극과 카운터 전극 사이의 잔류 직류 전류를 감소시킨다. 따라서 IPS모드 액정 표시 소자의 광시야각 및 투과율 특성을 유지하면서, 전압 보존율 및 응답 속도를 증가시킨다.
또한, 카운터 전극과 화소 전극이 형성된 하부 기판에 대향하는 상부 기판의 대향면에 8보다 큰 유전 상수를 가지는 물질로 구성된 고유전율막을 형성하여, IPS 모드 액정 표시 소자의 정전기를 빠른 시간에 방전한다.

Description

액정 표시 소자
본 발명은 액정 표시 소자에 관한 것으로, 더욱 상세하게는 화소 전극과 카운터 전극이 형성되는 하부 기판에 고유전율막이 배치되거나, 하부 기판에 대향하는 상부 기판의 대향면에 고유전율막이 배치된 액정 표시 소자에 관한 것이다.
TN(twisted nematic) 모드 액정 표시 소자의 협소한 시야각을 개선하기 위해 IPS(In-Plane Switching)모드 액정 표시 소자가 제안되었다. 그런데 IPS모드 액정 표시 소자에는 잔류 직류 전류가 발생하여 전압 보존율 및 응답 속도를 떨어 뜨리는 문제가 있다.
또한, IPS모드 액정 표시 소자에는 상부 기판에 전극이 형성되지 않아 정전기를 제대로 방전하지 못하는 문제가 있다.
도 1은 종래의 IPS모드 액정 표시 소자의 단면도이다. 하부 기판(11) 상면 소정 부분에 카운터 전극(12)을 배치한다. 카운터 전극이 형성된 하부 기판 전면에 절연층(13)을 형성한다. 절연층(13) 상면 중 상기 카운터 전극(12)이 형성되지 않은 부분에 화소 전극(14)을 형성한다. 다음, 화소 전극(14)이 형성된 결과물 전면에 패시베이션막(15)과 제 1 수직 배향막(16)을 연속적으로 형성한다. 하부 기판(11)과 대향하는 상부 기판(17)의 대향면에는 제 2 수직 배향막(18)을 형성한다. 상부 기판(17)과 하부 기판(11)을 합착하고 두 기판 사이에는 액정을 주입하여 액정층(19)을 형성한다.
액정 표시 소자의 구동 전력은 교류 성분이며 구동 속도는 수십 ㎲이다. 한편, 액정 표시 소자의 액정 분자들은 수㎳ 수준의 반응 속도를 가진다. 따라서 교류 전원을 공급하여 액정 표시 소자를 구동시킬 때 액정층(19)의 액정 분자들은 구동 전압의 주파수에 따라 반응하지 못하고 다만 극성만이 변하는 상태가 된다. 따라서, 카운터 전극(12)과 화소 전극(14) 사이에 직류 전원에 의한 직류 전류가 발생하는 효과가 생긴다. 이런 직류 전류를 상쇄시키기 위해 통상 카운터 전극의 전압을 오프셋한다. 그러나 이런 오프셋도 직류 전류 성분을 완전히 제거하지 못하므로 화소 전극과 카운터 전극 사이에는 잔류 직류 전류가 생성되며, 상기 잔류 직류 성분은 시간이 지남에 따라 축적된다. 즉, 카운터 전극(12)과 화소 전극(14) 중의 일방이 양의 전하 상태를 보인다면 시간이 지남에 따라 액정층(19)등에 있는 오염 물질 중 음의 전하를 가진 입자들이 양의 전하 상태를 나타내는 전극 주변으로 모이게 되어 전극과 오염 입자간에 전기장이 발생된다. 그런데 잔류 직류 전류에 의한 전기장은 외부 전원에 의한 전기장을 상쇄하므로, 전압 보존율을 떨어뜨려 액정 표시 소자의 화면에 잔상을 발생시킨다. 한편, 잔류 직류 전류에 의해 액정 표시 소자의 유효 전압이 감소되므로 액정 표시 소자의 응답 속도가 감소한다.
또한, 액정 표시 소자의 완제품에는 스크린을 보호하기 위한 보호막(도시되지 않음)이 부착된다. 상기 보호막은 상부 기판(17) 상면에 배치된 편광판(도시되지 않음)에 부착된다. 그런데 소비자가 액정 표시 소자를 구입하여 사용하려고 할 때 처음으로 보호막을 편광판으로부터 띠게되면, 순간적으로 편광판 표면과 보호막이 하전을 띠게 된다. 한편, 편광판, 상부 기판(17) 및 배향막(18)이 모두 유전체이므로, 편광판의 일표면에 생성된 분극 전하에 의해 편광판의 타표면, 상부 기판의 양 표면 및 배향막의 양 표면의 입자도 하전된다. 따라서, 하전된 입자와 하부 기판(11) 상에 형성된 카운터 전극(12)과 화소 전극(13) 사이에 전계가 생긴다. 이런 전계는 상부 기판과 사이에 수직 전계를 형성하며, 양의 액정 분자인 경우 액정 분자가 수직 전계를 따라 배열되어 기립한다. 한편, 배향막은 유전 상수가 약 3 내지 4인 물질로서, 배향막 내의 입자들은 외부의 전기장에 대한 순간적 반응이 느리다. 한편, 액정 표시 소자의 전원을 온 시키면, 화소 전극과 카운터 전극 사이의 프린지 전계를 따라 액정 분자들이 누워야 한다. 그런데, 전원 공급 후 일정 시간 동안(배향막의 하전된 입자들이 외부 전원에 의한 순힘을 받지 않을때가지) 정전기로부터 유발된 전계에 의해 액정 분자가 기립하고 있어, 전원 온 직후에는 다크 상태가 구현되고, 소정 시간이 경과한 후에 화이트 상태가 구현된다.
따라서, 본 발명의 목적은, 화소 전극과 카운터 전극 사이에 잔류 직류 성분이 축적되는 것을 막을 수 있는 액정 표시 소자를 제공하는 것이다.
본 발명의 다른 목적은 상부 기판에 통상 사용하는 배향막의 유전 상수(3 내지 4) 보다 큰 8 보다 큰 유전 상수를 가지는 물질을 도포하여, 정전하를 보다 빠르게 방전하는 액정 표시 소자를 제공하는 것이다.
도 1은 종래 기술에 따른 IPS 모드 액정 표시 소자의 단면도.
도 2a는 본 발명의 제 1 실시예에 따른 IPS 모드 액정 표시 소자의 단면도.
도 2b는 제 1 실시예를 시뮬레이션한 결과를 나타내는 그림.
도 3a은 본 발명의 제 2 실시예에 따른 IPS 모드 액정 표시 소자의 단면도.
도 3b는 제 2 실시예를 시뮬레이션한 결과를 나타내는 그림.
도 4a는 본 발명의 제 3 실시예에 따른 IPS 모드 액정 표시 소자의 단면도.
도 4b는 제 3 실시예를 시뮬레이션한 결과를 나타내는 그림.
도 5a는 본 발명의 제 4 실시예에 따른 IPS 모드 액정 표시 소자의 단면도.
도 5b는 제 4 실시예를 시뮬레이션한 결과를 나타내는 그림.
도 6a은 본 발명의 제 5 실시예에 따른 IPS 모드 액정 표시 소자의 단면도.
도 6b는 제 5 실시예를 시뮬레이션한 결과를 나타내는 그림.
도 7a는 본 발명의 제 6 실시예에 따른 IPS 모드 액정 표시 소자의 단면도.
도 7b는 제 6 실시예를 시뮬레이션한 결과를 나타내는 그림.
도 8a는 본 발명의 제 7 실시예에 따른 IPS 모드 액정 표시 소자의 단면도.
도 8b는 제 7 실시예를 시뮬레이션한 결과를 나타내는 그림.
상기 본 발명의 목적들을 달성하기 위하여, 본 발명의 액정표시소자는 제 1기판, 제 1기판 상에 형성된 카운터 전극, 카운터 전극을 포함한 상기 제 1기판 상에 절연층을 개재시키어 카운터 전극과 소정 거리 이격되도록 형성된 화소 전극,화소전극을 덮도록 형성된 패시베이션막, 패시베이션막 상에 형성되며, 카운터 전극과 화소 전극 간의 잔류 직류 성분을 감소시키기 위한 유전상수가 8이상인 제 1고유전율막, 및 제 1고유전율막 상에 형성된 배향막을 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 액정표시소자는 제 1 기판, 제 1 기판 상에 형성된 카운터전극, 카운터전극을 포함한 기판 상에 절연층을 개재시키어 카운터 전극과 소정 거리 이격되도록 형성된 화소 전극, 화소전극을 덮도록 형성된 패시베이션막, 제 1 기판과 대향하는 제 2 기판, 및 제 1기판과 대향하는 상기 제 2 기판의 대향면에 형성되며, 카운터 전극과 화소 전극 간의 잔류 직류 성분을 감소시키기 위한 유전 상수가 8이상인 제 2고유전율막, 제 2고유전율막 상에 형성된 배향막, 및 제 1기판과 제 2기판 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 한다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
(실시예 1)
도 1의 상부 기판(17), 상부 기판 대향면에 형성된 수직 배향막(18) 및 상부 기판과 하부 기판 사이에 형성된 액정층(19)은 본 실시예에서도 그대로 적용되며, 도 2a에서 생략되었다.
하부 기판(21) 상면에 서로 소정 간격 이격된 카운터 전극(22)을 형성한다. 상기 카운터 전극(22)이 형성된 기판 전면에 절연층(23)을 도포한다. 절연층(23)상면 중 상기 카운터 전극(22) 사이에 화소 전극(24)을 형성한다. 카운터 전극(22)과 화소 전극(23)이 형성된 기판 전면에 실리콘 질화막으로 구성된 패시베이션막(25)을 형성한다. 상기 패시베이션막(25) 전면에 고유전율막(26)을 형성한다. 고유전율막(26)이 기판 전면에 형성되므로 카운터 전극(22)과 화소 전극(24) 사이에 고유전율막(26)이 배치된다. 고유전율막(26)은 유전 상수가 8보다 큰 유전막이다. 상기 고유전율막(26) 전면에 배향막(27)을 형성한다.
동작을 살펴보면, 유전 물질이 없는 공간에 비해 유전 물질로 채워진 공간의 전계는 유전 물질의 유전 상수(K)에 반비례한다. 따라서, 유전 상수가 큰 물질로 구성된 고유전율막(26)때문에 액정층(19)의 하전을 띤 입자들에 의해 카운터 전극(22) 및 화소 전극(24)이 형성된 부분에 형성된 전기장은 고유전율막(26)이 없는 도 1의 액정 표시 소자의 전기장의 1/K 이다. 즉, 액정 표시 소자의 구동 교류 전압에 의해 형성된 전계를 상쇄시키는 성분이 감소하게 되어, 액정 표시 소자의 전압 보존율이 증가한다. 이상에서 고유전율막의 유전 상수가 크면 클수록 고유전율막(26)을 구비한 액정 표시 소자의 전압 보존율이 증가함을 알 수 있다. 또한 전압 보존율이 높으므로 액정 표시 장치의 응답 속도가 증가한다.
도 2b는 유전 상수가 1×106인고유전율막을 사용하여 본 실시예를 구성하고 이를 시뮬레이션하여 투과율을 조사한 것이다. 본 실시예의 액정 표시 소자는 전압 보존율 및 응답 속도를 증가시키면서 IPS모드의 투과율을 가짐을 알 수 있다. 또한, 화소 전극과 카운터 전극 사이에서 액정 분자들이 눕게 되므로 IPS모드 액정표시 소자의 광시야각 특성도 유지됨을 알 수 있다.
(실시예 2)
도 1의 상부 기판(17), 상부 기판 대향면에 형성된 수직 배향막(18) 및 상부 기판과 하부 기판 사이에 형성된 액정층(19)은 제 1 실시예와 같이 본 실시예에서도 그대로 적용되며, 도 3a에서 생략되었다.
제 1 실시예와 같이, 기판(31) 상면에 카운터 전극(32), 절연층(33), 화소 전극(34) 및 패시베이션막(35)을 연속적으로 형성한다. 다음, 상기 패시베이션막(35) 중 상기 카운터 전극(32)과 화소 전극(34) 사이에만 고유전율막(36)을 형성한다. 상기 고유전율막(36)은 유전 상수가 8보다 큰 물질로 구성된다. 고유전율막(36)이 형성된 기판 전면에 배향막(37)을 형성한다.
고유전율막(36)에 의해 카운터 전극과 화소 전극 간의 잔류 직류 전류 성분의 영향이 감소되어 액정 표시 소자의 전압 보존율이 증가하는 메카니즘은 제 1 실시예의 것과 같다.
도 3b는 유전 상수가 1×106인고유전율막을 사용하여 본 실시예를 구성하고 이를 시뮬레이션하여 투과율을 조사한 것이다. 본 실시예의 효과는 제 1 실시예의 것과 실질적으로 동일하다.
(실시예 3)
도 1의 상부 기판(17), 상부 기판 대향면에 형성된 수직 배향막(18) 및 상부 기판과 하부 기판 사이에 형성된 액정층(19)은 제 1 실시예와 같이 본 실시예에서도 그대로 적용되며, 도 4a에서 생략되었다.
기판(41), 카운터 전극(42), 절연층(43), 화소 전극(44), 패시베이션막(45) 및 배향막(47)은 제 2 실시예의 기판(31), 카운터 전극(32), 절연층(33), 화소 전극(34), 패시베이션막(35) 및 배향막(37)에 대응한다. 패시베이션막(45) 중 상기 카운터 전극(42)과 화소 전극(44) 사이에 고유전율막(46)을 배치한다. 고유전율막(46)은 제 2 실시예의 고유전율막(36)과는 달리 카운터 전극(42)과 화소 전극(43)의 소정 부분과도 중첩한다. 기타 고유전율막(46)의 역할에 관한 설명은 제 1 및 제 2 실시예의 것이 적용된다.
도 4b는 유전 상수가 1×106인고유전율막을 사용하여 본 실시예를 구성하고 이를 시뮬레이션하여 투과율을 조사한 것이다. 본 실시예의 효과는 제 1 및 제 2 실시예의 것과 실질적으로 동일하다.
(실시예 4)
상부 기판(58), 배향막(60) 및 액정층(61)은 도 1의 상부 기판(17), 상부 기판 대향면에 형성된 수직 배향막(18) 및 상부 기판과 하부 기판 사이에 형성된 액정층(19)에 대응한다. 하부 기판(51), 카운터 전극(52), 절연층(53), 화소 전극(54), 패시베이션막(55) 및 배향막(57)은 제 3 실시예의 기판(41), 카운터 전극(42), 절연층(43), 화소 전극(44), 패시베이션막(45) 및 배향막(47)에 대응한다. 제 1 실시예와 비교해 보면, 패시베이션막(55)과 배향막(57)사이에 고유전율막이 형성된 점은 동일하고, 상부 기판(58)과 배향막(60) 사이에 고유전율막(56, 59)이더 부가된 점이 다르다. 하부 기판(51)에 형성된 고유전율막(56)이 카운터 전극(52)과 화소 전극(53) 사이에 형성되어 있으므로, 고유전율막(56)의 역할에 관한 설명은 제 1 내지 제 3 실시예의 것이 적용된다. 한편, 고유전율막(59)는 정전하를 보다 빠르게 방전하는 역할을 한다. 방전 메커니즘은 실시예 5에서 설명한다.
도 5b는 유전 상수가 1×106인고유전율막을 사용하여 본 실시예를 구성하고 이를 시뮬레이션하여 투과율을 조사한 것이다. 본 실시예의 효과는 제 1 내지 제 3 실시예의 것과 실질적으로 동일하다.
(실시예 5)
도 6a에서, 하부 기판(61) 상면에 서로 소정 간격 이격된 카운터 전극(62)을 형성한다. 상기 카운터 전극(62)이 형성된 기판 전면에 절연층(63)을 도포한다. 절연층(63) 상면 중 상기 카운터 전극(62) 사이에 화소 전극(64)을 형성한다. 카운터 전극(62)과 화소 전극(63)이 형성된 기판 전면에 실리콘 질화막으로 구성된 패시베이션막(65)을 형성한다. 하부 기판(61)과 대향하는 상부 기판(67)의 대향면에는 고유전율막(68)을 형성한다. 고유전율막(68)은 유전 상수가 8보다 큰 물질로 구성된다. 상기 고유전율막(68)의 상면에는 배향막(69)을 형성한다. 두 기판(61, 67)의 셀갭에는 액정층(70)이 형성된다. 고유전율막(68)이 상부 기판 전면에 형성되므로 액정 표시 소자에 전원을 공급하면 고유전율막(68)내의 하전된 입자들은 외부 전기장에 의한 순힘을 받지 않는 평행 상태로 이동한다. 그런데 고유전율막(68)의 유전 상수가 크므로 고유전율막을 구비하지 않은 액정 표시 소자에 비해 상당히 짧은 시간내에 하전된 입자들이 방전된다. 따라서, 액정 표시 소자의 전원을 온시킨후 바로 화이트 상태가 구현된다.
도 6b는 유전 상수가 1×106인고유전율막을 사용하여 본 실시예를 구성하고 이를 시뮬레이션하여 투과율을 조사한 것이다. 한편 도 6b에서, 화소 전극과 카운터 전극 사이에서 액정 분자들이 눕게 되므로 IPS 모드 액정 표시 소자의 광시야각 특성이 유지된다.
(실시예 6)
도 7a의 하부 기판(71), 카운터 전극(72), 절연층(73), 화소 전극(74), 패시베이션막(75), 배향막(76), 상부 기판(77), 및 배향막(79)은 제 5 실시예의 하부 기판(61), 카운터 전극(62), 절연층(63), 화소 전극(64), 패시베이션막(65), 배향막(66), 상부 기판(67), 및 배향막(69)에 대응한다. 상부 기판(77) 상면에 형성된 고유전율막(78)을 제 5 실시예에서는 상부 기판의 대향면 전면에 형성한 반면, 본 실시예에서는 상부 기판(77)의 대향면 중 카운터 전극(72)과 화소 전극(74) 사이에 대응하는 부분 및 상기 카운터 전극(72)과 화소 전극(74)의 소정 부분과 중첩하는 부분에 고유전율막(78)을 배치한다. 제 5 실시예와 마찬가지로 고유전율막(78)은 유전상수가 8보다 큰 물질로 구성된다. 상부 기판(76)에 형성된 고유전율막(78)의 기능은 제 5 실시예의 것과 같다.
도 7b는 유전 상수가 1×106인고유전율막을 사용하여 본 실시예를 구성하고이를 시뮬레이션하여 투과율을 조사한 것이다. 본 실시예의 효과는 제 5 실시예의 것과 실질적으로 동일하다.
(실시예 7)
하부 기판(81), 카운터 전극(82), 절연층(83), 화소 전극(84), 패시베이션막(85), 배향막(86), 상부 기판(87), 배향막(89) 및 액정층(90)은 제 6 실시예의 하부 기판(71), 카운터 전극(72), 절연층(73), 화소 전극(74), 패시베이션막(75), 배향막(76), 상부 기판(77), 배향막(79) 및 액정층(80)에 대응한다. 제 6 실시예와 비교해 보면, 본 실시예의 고유전율막(88)은 카운터 전극(82)와 화소 전극(84) 상부에 형성된 반면 제 6 실시예의 고유전율막(78)은 카운터 전극(72)과 화소 전극(74) 사이와 상기 카운터 전극(72)과 화소 전극(74)과 중첩되는 부분에 형성된다. 고유전율막(88)은 제 5 및 제 6 실시예와 같이 유전 상수가 8 이상인 물질로 구성된다. 고유전율의 역할에 관한 설명은 제 6 실시예의 것이 적용된다.
도 8b는 유전 상수가 1×106인고유전율막을 사용하여 본 실시예를 구성하고 이를 시뮬레이션하여 투과율을 조사한 것이다. 본 실시예의 효과는 제 5 및 제 6 실시예의 것과 실질적으로 동일하다.
이상에서 설명한 바와 같이, 카운터 전극 및 화소 전극이 형성된 기판과 배향막 사이 중에서 적어도 카운터 전극과 화소 전극 사이에 해당하는 부분에 유전 상수가 8보다 큰 물질로 구성된 고유전율막을 형성하여, 화소 전극과 카운터 전극사이의 잔류 직류 전류를 감소시킨다. 따라서 IPS모드 액정 표시 소자의 광시야각 및 투과율 특성을 유지하면서, 전압 보존율 및 응답 속도를 증가시킨다.
또한, 카운터 전극 및 화소 전극이 형성된 하부 기판에 대향하는 상부 기판상에 고유전율막을 형성하여, IPS모드 액정 표시 액정 표시 소자의 정전기를 보다 빠르게 방전시킬 수 있다.

Claims (10)

  1. 제 1기판,
    상기 제 1기판 상에 형성된 카운터 전극,
    상기 카운터전극을 포함한 상기 제 1기판 상에 절연층을 개재시키어 상기 가운터 전극과 소정 거리 이격되도록 형성된 화소 전극,
    상기 화소전극을 덮도록 형성된 패시베이션막,
    상기 패시베이션막 상에 형성되며, 상기 카운터 전극과 상기 화소 전극 간의 잔류 직류 성분을 감소시키기 위한 유전상수가 8이상인 제 1 고유전율막, 및
    상기 제 1고유전율막 상에 형성된 배향막을 포함하여 구성되는 것을 특징으로 하는 액정 표시 소자.
  2. 제 1항에 있어서, 상기 제 1고유전율막은 상기 카운터전극 및 상기 화소전극과 소정부분 중첩하는 것을 특징으로 하는 액정표시소자.
  3. 제 1항에 있어서, 상기 제 1고유전율막은 상기 카운터전극 및 상기 화소전극 전체와 중첩하는 것을 특징으로 하는 액정표시소자.
  4. 제 1 항에 있어서,
    상기 제 1기판에 대향하는 제 2기판과,
    상기 제 1기판에 대향되는 상기 제 2기판의 대향면에 형성된 유전 상수가 8보다 큰 제 2고유전율막을 더 포함한 것을 특징으로 하는 액정 표시 소자.
  5. 제 1 항에 있어서. 상기 제 1고유전율막은 상기 카운터 전극 및 상기 화소 전극 사이에 형성된 것을 특징으로 하는 액정 표시 소자.
  6. 제 1 기판,
    상기 제 1 기판 상에 형성된 카운터 전극,
    상기 카운터전극을 포함한 기판 상에 절연층을 개재시키어 상기 카운터 전극과 소정 거리 이격되도록 형성된 화소 전극,
    상기 화소전극을 덮도록 형성된 패시베이션막,
    상기 제 1 기판과 대향하는 제 2 기판, 및
    상기 제 1기판과 대향하는 상기 제 2 기판의 대향면에 형성되며, 상기 카운터 전극과 상기 화소 전극 간의 잔류 직류 성분을 감소시키기 위한 유전상수가 8이상인 제 2고유전율막,
    상기 제 2고유전율막 상에 형성된 배향막, 및
    상기 제 1기판과 상기 제 2기판 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 하는 액정 표시 소자.
  7. 제 6 항에 있어서, 상기 제 2고유전율막은 상기 제 2 기판의 상기 대향면 전면에 형성되는 것을 특징으로 하는 액정 표시 소자.
  8. 제 6 항에 있어서, 상기 제 2고유전율막이 상기 제 2 기판의 대향면 중 상기 카운터 전극 및 상기 화소 전극 사이에 해당하는 부분에만 형성되는 것을 특징으로 하는 액정 표시 소자.
  9. 제 6 항에 있어서, 상기 제 2고유전율막이 상기 제 2기판의 대향면 중 상기 카운터 전극 및 상기 화소 전극에 해당하는 부분에 형성되는 것을 특징으로 하는 액정 표시 소자.
  10. 제 6 항 내지 제 9 항의 어느 하나에 있어서, 상기 카운터 전극과 상기 화소 전극이 형성된 상기 제 1 기판 전면에 형성된 제 1 고유전율막을 더 구비하는 것을 특징으로 하는 액정 표시 소자.
KR1019980029073A 1998-07-20 1998-07-20 액정표시소자 KR100341120B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980029073A KR100341120B1 (ko) 1998-07-20 1998-07-20 액정표시소자
US09/783,243 US6713784B2 (en) 1998-07-20 2001-02-12 Homogeneous electric field liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980029073A KR100341120B1 (ko) 1998-07-20 1998-07-20 액정표시소자

Publications (2)

Publication Number Publication Date
KR20000008950A KR20000008950A (ko) 2000-02-15
KR100341120B1 true KR100341120B1 (ko) 2002-12-26

Family

ID=19544582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980029073A KR100341120B1 (ko) 1998-07-20 1998-07-20 액정표시소자

Country Status (2)

Country Link
US (1) US6713784B2 (ko)
KR (1) KR100341120B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001281671A (ja) * 2000-03-30 2001-10-10 Hitachi Ltd 液晶表示装置
KR100675933B1 (ko) * 2000-12-30 2007-02-01 비오이 하이디스 테크놀로지 주식회사 편광판기판을 이용한 박막 트랜지스터 액정 표시 장치 및그 제조방법
KR101419228B1 (ko) * 2007-11-23 2014-07-16 엘지디스플레이 주식회사 횡전계형 액정 표시 장치 및 이의 제조 방법
KR101701420B1 (ko) * 2009-05-29 2017-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359319A (en) 1990-08-13 1994-10-25 Minnesota Mining And Manufacturing Company Electrostatic discharge detector and display
JP3405364B2 (ja) 1993-03-08 2003-05-12 セイコーインスツルメンツ株式会社 半導体装置
US5471364A (en) 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5353142A (en) 1993-04-29 1994-10-04 Honeywell Inc. Electro static discharge protection for processing active matrix liquid crystal displays
JP3184676B2 (ja) 1993-08-31 2001-07-09 高砂熱学工業株式会社 基板搬送装置
KR950021710A (ko) 1993-12-01 1995-07-26 김주용 반도체 장치의 캐패시터 제조방법
US5668032A (en) 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
JP3418653B2 (ja) * 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
JP3032152B2 (ja) 1996-03-25 2000-04-10 科学技術振興事業団 精密ずり応力測定装置

Also Published As

Publication number Publication date
US20010024258A1 (en) 2001-09-27
US6713784B2 (en) 2004-03-30
KR20000008950A (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
JP3296913B2 (ja) アクティブマトリクス型液晶表示装置
US6844907B2 (en) Liquid crystal display device
KR19990042088A (ko) 액정 표시 장치
TW200829986A (en) Liquid crystal display device
TW200513717A (en) Liquid crystal display device
JP2000039626A (ja) アクティブマトリクス型液晶表示装置
JPH07230097A (ja) 液晶表示装置
KR100341120B1 (ko) 액정표시소자
KR100206565B1 (ko) 정전기 방전을 위한 평면 구동 액정 표시 장치 및 그 제조 방법
JPH0618931A (ja) カラー液晶ディスプレイパネル
CN108508644A (zh) 一种显示面板和显示器
KR19990051849A (ko) 액정 표시 소자
US20060146258A1 (en) Liquid crystal display with transparent conductive film
KR100482474B1 (ko) 수직배향 액정표시장치
KR100658060B1 (ko) 액정 표시 장치
KR100612983B1 (ko) 액정표시장치
KR20040009858A (ko) 액정표시장치
KR100242941B1 (ko) 액정 표시장치
JPS6365423A (ja) 電界効果型液晶表示パネル
KR19980031800A (ko) 평면 구동 액정 표시 장치 및 그 제조 방법
KR20070100549A (ko) 횡전계 모드 액정표시장치
KR100254026B1 (ko) 변형 헬릭스 강유전성 액정 셀
KR19980026752A (ko) 평면 구동 박막 트랜지스터
JPH04245220A (ja) 液晶表示パネル
JPH05158075A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 17

EXPY Expiration of term