JP2002023132A - 欠陥修理機能のある液晶ディスプレイ部材 - Google Patents

欠陥修理機能のある液晶ディスプレイ部材

Info

Publication number
JP2002023132A
JP2002023132A JP2001108993A JP2001108993A JP2002023132A JP 2002023132 A JP2002023132 A JP 2002023132A JP 2001108993 A JP2001108993 A JP 2001108993A JP 2001108993 A JP2001108993 A JP 2001108993A JP 2002023132 A JP2002023132 A JP 2002023132A
Authority
JP
Japan
Prior art keywords
line
spare
lines
pixel
optical display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001108993A
Other languages
English (en)
Other versions
JP4783878B2 (ja
Inventor
炳昇 ▲呉▼
Biing-Seng Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chi Mei Optoelectronics Corp
Original Assignee
Chi Mei Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chi Mei Electronics Corp filed Critical Chi Mei Electronics Corp
Publication of JP2002023132A publication Critical patent/JP2002023132A/ja
Application granted granted Critical
Publication of JP4783878B2 publication Critical patent/JP4783878B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines

Abstract

(57)【要約】 【課題】 欠陥修理機能のある液晶ディスプレイ部材を
提供する。 【解決手段】 欠陥修理機能のある液晶ディスプレイ
（ＬＣＤ）部材とその欠陥修理方法。本発明の一実施形
態の画素は複数のスキャンラインと複数のデータライン
に関連する。個別の予備ラインを利用して、溶融接続す
ることによって回路パスを形成して切れた金属線を補償
する。また、１つの画素は予備導電ポートと溶融可能な
接合部をもつ複数の副画素を備えることができるので、
欠陥電極を分離できる。予備導電ポートを融解して接続
できるのでその他の副画素が欠陥のある副画素をサポー
トして補償でき、これにより画素信号の損失を最小にす
ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は液晶ディスプレイ
（ＬＣＤ）部材に関し、特に、欠陥修理機能のあるＬＣ
Ｄ部材に関する。また、本発明は欠陥修理方法を開示す
る。
【０００２】
【従来の技術】小型軽量であるという長所から、液晶デ
ィスプレイ（ＬＣＤ）は携帯ディスプレイデバイスと小
空間用ディスプレイ市場で優位を保っている。とりわ
け、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣ
Ｄ）は最も好適なデバイスである。このデバイスは電界
効果トランジスタを使用して液晶膜層に与えられる電圧
を制御することによって液晶分子の配向を制御するの
で、液晶層を透過する光を調整することができる。フィ
ルタを利用することによって、スクリーンには様々な色
と明度を表示することができる。
【０００３】図１Ａは、薄膜トランジスタ液晶ディスプ
レイ（ＴＦＴ−ＬＣＤ）パネルの標準的回路のレイアウ
トを示す。一連のパラレルスキャンライン１０と一連の
パラレルデータライン２０は、互いに直交するが接続し
ていない。これらは制御電極１２と制御電極２２にそれ
ぞれ接続しており、ディスプレイパネルを複数画素を含
むアレイに分離する。アレイ内の各画素は、電界効果ト
ランジスタ（ＦＥＴ）３０、液晶容量４０、記憶容量５
０を備える。各ＦＥＴは、ゲート、ドレイン、ソースを
備える。ここで、ゲートは対応するスキャンラインに接
続しており、ドレインは対応するデータラインに接続し
ている。液晶容量４０と記憶容量５０は、ＦＥＴ３０の
ドレインと接地間にパラレルに接続されている。
【０００４】従来のＬＣＤ部材の各画素の標準的レイア
ウトを図１Ｂに示す。導電領域３２、３４、３６はそれ
ぞれ、ＦＥＴ３０のゲート、ソース、ドレインである。
領域３８はトランジスタ３０の半導体チャネルである。
ＦＥＴのドレイン３６は、液晶容量４０と記憶容量５０
のための電極として同時に機能する透明電極プレート４
５に接続している。透明電極プレート４５は通常、イン
ジウム錫酸化物（ＩＴＯ）からできている。間に誘電体
層を挿入した状態（図示せず）で透明電極プレート４５
下に記憶電極プレート５２を設置して、記憶容量５０を
形成する。液晶容量４０は透明電極プレート４５上に形
成される。
【０００５】スクリーンの高品質化と大型化を目指した
ディスプレイの技術開発では、製造業者は狭いライン幅
と小さなサイズの画素を使って、大型パネルの（スキャ
ンラインとデータラインを含む）信号伝送ラインを長く
する必要がある。この状態では、不均一なライン幅分布
とライン切れの問題が起りがちである。また、例えば、
記憶容量５０の上下の電極プレート（即ち、透明電極プ
レート４５と記憶電極プレート５２）間や、ＦＥＴゲー
ト３２とソース／ドレイン３４、３６間や、チャネル３
８間等の離れた電極間の孔が原因で、短絡が起りそうで
ある。信号ライン切れの結果としてライン欠陥が起る。
何故ならば、画素行全体が制御信号を受信できなくなる
からである。電極プレートの短絡は、電圧に画素が反応
できなくなる点欠陥の原因となる。どちらもディスプレ
イパネルの品質と歩留りに悪影響を与える。
【０００６】図２Ａは、切れたラインを修理するための
従来技術による画素アレイ回路を示す。アレイ境界が３
辺に渡る予備ライン８０で囲まれていることを除いて、
基本的な回路レイアウトは図１Ａと同じである。予備ラ
イン８０はフローティング状態であり、間に誘電体層が
あるデータラインとスキャンラインにまたがっている。
その断面を図２Ｂに示す。下層の信号ライン１０を表す
基板２００上の導電層２１０と、上層の予備ライン８０
を表す導電層２３０は、間に挿入された誘電体層２２０
によって分離されている。ディスプレイパネルに欠陥が
検出されない場合は、予備ラインは不使用の状態に置か
れる。しかしながら、データラインのうちの１本にライ
ン欠陥が検出された場合、即ち、データラインに切れ目
があって不具合がある場合、欠陥のあるデータラインと
オーバラップする予備ラインを溶融する（通常、高エネ
ルギーレーザを利用して）ことによって、導電材料が誘
電体分離層を突き抜けて、低層上に導電線を備えるコン
タクトウインドー２４０を形成することができる。欠陥
のあるデータラインの両端を溶融させることによって導
電層２１０に接続させる場合、予備ライン８０は不具合
のデータラインに置き代わって、制御信号をトランジス
タに送ることができる。
【０００７】これにもかかわらず、このライン欠陥修理
のデザインにはまだ欠点があった。予備ラインは非常に
長く、非常に多くのデータラインとスキャンラインをま
たぐので、制御信号伝送時に寄生容量による効果が現わ
れる。トランジスタによって受信される信号は減衰し、
深刻なひずみが起るので、スクリーン画像が悪くなる。
その上、取り囲む予備ラインのデザインでは、上述した
ライン欠陥等の複数の欠陥を修理することができない。
製造品質と歩留りをさらに上げ、製造コストを押さえる
ために、よりよい欠陥修理方法を開発することが必須で
ある。
【０００８】
【発明の概要】従来の液晶ディスプレイ（ＬＣＤ）パネ
ルの欠陥修理性能が上述したように悪いことを鑑みて、
回路の切断と短絡が原因であるライン欠陥と点欠陥をそ
れぞれ修理できる、良好な欠陥修理性能と対応する欠陥
修理方法をＬＣＤ部材に提供することが本発明の目的で
ある。
【０００９】ライン欠陥を修理するために、本発明は、
複数のスキャンラインと複数のデータラインを備える１
つの画素の回路デザインに、それらの間に独立の予備ラ
インを設置する。データラインやスキャンラインに回路
切断が発生すると、予備ラインを電気的に溶解させて切
れた回路を接続することによって、最短の接続経路を形
成することができる。これによって長距離配線による信
号減衰を最小化できるので、複数のライン欠陥の修理に
適する。
【００１０】点欠陥を修理するために、本発明では、複
数の副画素電極をもつ１画素の回路デザインに、予備導
電ポートを間に配置する。接合部を溶接し接合するアプ
リケーションでは、副画素に欠陥がある場合に、欠陥の
ある電極を容易に分離することができる。スクリーン画
像信号の損失を少なくする試みとして、接続用の予備導
電ポートを接続するために溶融し、その他の副画素のリ
ソースを使って欠陥のある副画素をサポートし補償す
る。
【００１１】以下で示される図面と詳細な説明によっ
て、本発明の特定の実施形態を示す。
【００１２】
【発明の実施の形態】本発明は、欠陥修理機能のある液
晶ディスプレイ（ＬＣＤ）部材を提供する。また、本発
明はライン欠陥と点欠陥の修理方法を提供する。本発明
は、複数のデータラインと複数のスキャンラインに予備
ラインを設置して支援するデザインを採用しているの
で、回路切断に起因するライン欠陥を容易に修理するこ
とができる。さらに、複数の信号ラインを接続し、予備
導電ポートを設置した状態で複数の電極プレートを使用
することによって各ディスプレイ画素は複数の副画素を
構成するので、画素電極や制御トランジスタの短絡によ
る点欠陥を修理することができる。このため、本発明
は、ＬＣＤ部材の品質と歩留りをかなり上げることがで
きる。本発明は、電界効果トランジスタ（ＦＥＴ）製造
プロセスや、これ以上説明しないが、金属線溶融／接続
技術等の従来技術である幅広く多くの周知の回路部材と
製造技術を利用する。
【００１３】図３を参照すると、本回路は、１本以上の
データラインを使用してディスプレイ制御信号を同じ画
素に供給するために、複数データライン構成を採用して
いる。本実施形態のＬＣＤ部材は、平行した複数の光学
的ディスプレイ行３１０と、各光学的ディスプレイ行３
１０に直交する複数のスキャンライン３２０を備える。
各スキャンラインの１端子は信号入力用のソースパッド
３２２ａ、３２２ｂに接続する。
【００１４】各光学的ディスプレイ行３１０は、信号入
力用のソースパッド３３２ａ、３３２ｂにそれぞれ接続
する１端子をもつ、少なくとも２本の相関データライン
３３０ａ、３３０ｂを備える。また、これらは、スキャ
ンライン３２０に直交する。２本の相関データライン３
３０ａ、３３０ｂ間に予備ライン３４０が用意される。
異なるディスプレイ行に対して複数の予備ラインが互い
に接続することなく別個に割り当てられている。好適な
実施形態の予備ライン３４０は、ディスプレイ部材の境
界付近の相関データライン３３０ａ、３３０ｂの複数の
端子間に設置される。各光学的ディスプレイ行３１０の
予備ライン３４０は、２本の相関データライン３３０
ａ、３３０ｂ上でフローティング状態にあるので、接続
のために溶融することができる。本実施形態の構成は、
図２Ｂに示されるようにオーバラップと分離によって得
ることができる。
【００１５】直交スキャンライン３２０によって、各光
学的ディスプレイ行３１０は一連の画素３５０に分けら
れる。各画素３５０は、スキャンライン３２０と２本の
相関データライン３３０ａ、３３０ｂに対応する。第１
の実施形態の各画素３５０は、電界効果トランジスタ
（ＦＥＴ）３６０、液晶容量３７０、記憶容量３８０を
備える。各ＦＥＴ３６０は、ゲート、ドレイン、ソース
を備える。ここでは、ゲートは対応するスキャンライン
３２０に接続し、ドレインは、同じ光学的ディスプレイ
行３１０内のデータライン３３０ａか３３０ｂのいずれ
か一方に接続する。液晶容量３７０と記憶容量３８０は
ＦＥＴ３６０のドレインと接地間にパラレル接続されて
いる。
【００１６】第１の実施形態のＬＣＤ部材を備える回路
を使って、切れたデータラインから引き起こされるＬＣ
Ｄ部材の欠陥を簡単に修理することができる。図４を参
照すると、第１の実施形態で説明されたディスプレイ部
材はステップ４０１で提供される。ディスプレイ部材に
は、間に予備ライン３４０が設置された複数の相関デー
タライン３３０ａ、３３０ｂが用意される。ディスプレ
イ部材のための簡単な製造プロセスが完了すると、欠陥
テストとその修理の前に、全予備ライン３４０と相関デ
ータライン３３０ａ、３３０ｂが互いに分離される。
【００１７】その後、各ゲートパッド３２２とソースパ
ッド３３２ａ、３３２ｂは制御信号を送って、テスト
（ステップ４０２）、（ステップ４０３）を実行させ
る。切れたデータラインによって引き起こされたライン
欠陥がテストプロセスで検出された場合、すぐに修理を
実行することができる（ステップ４０４）。本修理は、
切れたデータラインに焦点を当てている。個別の予備ラ
イン３４０とそれに対応する２本の相関データライン３
３０ａ、３３０ｂ間の介在領域が溶融して、切れたデー
タラインと相関データライン３３０ａ、３３０ｂが予備
ライン３４０を介して電気的に接続することができる。
従って、切れたラインのためにソースパッド３３２ａ、
３３２ｂを備える開路をもつデータラインは、対応する
ソースパッド３３２ａ、３３２ｂに相関データライン３
３０ａ、３３０ｂと予備ライン３４０を介して接続す
る。一旦、欠陥が修理されると、ディスプレイ部材の相
関データラインの各セットのソースパッド３３２ａ、３
３２ｂは同じ信号入力端子に接続される。従って、所定
のディスプレイ効果と欠陥の修理目標を達成し、部材の
品質と製造の歩留りを上げるために、元の切れたデータ
ラインは相関データラインを介してデータラインの同じ
制御信号を受信することができる。
【００１８】図５を参照すると、第２の実施形態では、
複数のデータラインと複数のスキャンラインの構成を採
用している。１本以上のデータラインと１本以上のスキ
ャンラインによって、ディスプレイ制御信号が同じ画素
に供給される。本実施形態のＬＣＤ部材は、平行する複
数の光学的ディスプレイ行５１０と、各光学的ディスプ
レイ行５１０に直交する複数の相関スキャンライン５２
０ａ、５２０ｂの対を備える。各スキャンラインの１端
子は、信号入力端子であるゲートパッド５２２ａ、もし
くは、５２２ｂ接続する。
【００１９】各光学的ディスプレイ行５１０は、少なく
とも２本の相関データライン５３０ａ、５３０ｂを含
み、それらの末端に信号入力端子であるソースパッド５
３２ａ、５３２ｂが設置されている。データ予備ライン
５４０が２本の相関データライン５３０ａ、５３０ｂ間
に配置されている。好適な実施形態のデータ予備ライン
５４０は、ディスプレイ部材の境界付近で、２本の相関
データライン５３０ａ、３０ｂの末端に設置される。各
光学的ディスプレイ行５１０のデータ予備ライン５４０
は、その末端が電気的にフローティング状態であるの
で、溶融することができる。前述のオーバラップと分離
の方法によって本構成を達成することができる。さら
に、スキャン予備ライン５４５は、その末端付近の、相
関スキャンライン５２０ａ、５２０ｂの各対間ではフロ
ーティング状態にある。異なる複数の光学的ディスプレ
イ行５１０間のデータ予備ライン５４０と、異なるセッ
トの相関スキャンライン５２０ａ、５２０ｂ間のスキャ
ン予備ライン５４５は互いに接続することなく設置され
ている。
【００２０】直交する相関スキャンライン５２０ａ、５
２０ｂによって、各光学的ディスプレイ行５１０は一連
の画素５５０に分割される。各画素は、相関スキャンラ
イン５２０ａ、５２０ｂの対と２本の相関データライン
５３０ａ、５３０ｂに対応する。第１の実施形態と同様
に、第２の実施形態の各画素５５０は、ＦＥＴ５６０、
液晶容量５７０、記憶容量５８０を備える。各ＦＥＴ５
６０はゲート、ドレイン、ソースを備える。ここでは、
ゲートは対応するスキャンライン５２０ａ、５２０ｂの
いずれかに接続し、ソースは同じ光学的ディスプレイ行
５１０内のデータライン５３０ａ、５３０ｂのいずれか
に接続する。液晶容量５７０と記憶容量５８０は、ＦＥ
Ｔ５６０のドレインと接地間にパラレルに接続される。
【００２１】第２の実施形態のＬＣＤ部材を備える回路
を使って、ＬＣＤ部材内の切れたデータラインやスキャ
ンラインによって引き起こされる欠陥を同時に修理する
ことができる。第２の実施形態で説明されたディスプレ
イ部材が用意され、切れたスキャンラインに対して、デ
ータラインの修理手続きを同様に利用する限り、全テス
トと修理手続きは図４と同じである。欠陥のテストと修
理を実行する前に、全データ予備ライン５４０と相関デ
ータライン５３０ａ、５３０ｂと、スキャン予備ライン
５４５と相関スキャンライン５２０ａ、５２０ｂは互い
に分離される。修理完了後に、元の切れたデータライン
やスキャンラインはそれぞれ、関連するデータラインや
スキャンラインに予備ラインを介して接続する。各セッ
トの相関データラインのソースパッドと各セットの相関
スキャンラインのゲートパッドはそれぞれ、同じ信号入
力端子に接続されて同じ制御信号を受信するので、期待
どうりのディスプレイ効果を得ることができる。
【００２２】点欠陥の修理回路と技術については、以下
の実施形態でさらに説明される。開示されたＬＣＤ部材
の第３の実施形態のための図６Ａを参照すると、複数の
データラインと複数のスキャンラインに加えて、２副画
素構成が採用されている。２つの副画素電極は同じ制御
信号を受信し、同じディスプレイ信号を生成して完全な
ＬＣＤ画素を形成する。本実施形態のＬＣＤ部材は、平
行する複数の光学的ディスプレイ行６１０と、各光学的
ディスプレイ行６１０に直交する複数の相関スキャンラ
イン６２０ａ、６２０ｂの対を備える。各スキャンライ
ン６２０ａ、６２０ｂの１つの末端は、信号入力端子で
あるゲートパッド６２２ａ、もしくは、６２２ｂに接続
する。
【００２３】光学的ディスプレイ行６１０は、少なくと
も２つの相関データライン６３０ａ、６３０ｂを含み、
それらの末端に信号入力端子であるソースパッド６３２
ａ、６３２ｂが設置されている。また、２つの相関デー
タライン６３０ａ、６３０ｂは、スキャンライン６２０
ａ、６２０ｂに直交する。データ予備ライン６４０は、
ディスプレイ部材の境界付近で、２本の相関データライ
ン６３０ａ、６３０ｂの各末端間に配置していることが
好ましい。また、相関スキャンライン６２０ａ、６２０
ｂ間にスキャン予備ライン６４５が用意される。また、
スキャン予備ライン６４５は、ディスプレイ部材の境界
付近で、相関スキャンライン６２０ａ、６２０ｂの末端
に配置されることが好ましい。データ予備ライン６４０
とスキャン予備ライン６４５は電気的にフローティング
状態であり、溶融可能である。異なる光学的ディスプレ
イ行６１０間のデータ予備ライン６４０と、異なるセッ
トの相関スキャンライン６２０ａ、６２０ｂ間のスキャ
ン予備ライン６４５は互いに接続することなく別々に設
置される。
【００２４】直交する相関スキャンライン６２０ａ、６
２０ｂによって、各光学的ディスプレイ行６１０は一連
の画素６５０に分割される。各画素は、相関スキャンラ
イン６２０ａ、６２０ｂの対と２本の相関データライン
６３０ａ、６３０ｂに対応する。第３の実施形態の各画
素６５０には、２つのＦＥＴ６６０ａ、６６０ｂと２つ
の液晶容量６７０ａ、６７０ｂと２つの記憶容量６８０
ａ、６８０ｂが含まれる。ＦＥＴ６６０ａと液晶容量６
７０ａと記憶容量６８０ａは１つの副画素を構成し、Ｆ
ＥＴ６６０ｂと液晶容量６７０ｂと記憶容量６８０ｂは
別の副画素を構成する。各ＦＥＴ６６０ａ、６６０ｂは
ゲート、ドレイン、ソースを備える。ここでは、２本の
ゲートはそれぞれ、もしくは、一緒に、対応するスキャ
ンライン６２０ａ、６２０ｂのいずれかに接続し、２本
のソースはそれぞれ、もしくは、一緒に、同じ光学的デ
ィスプレイ行６１０の相関データライン６３０ａ、６３
０ｂに接続する。図６Ａに示される実施形態では、２つ
のゲートが同じスキャンライン６２０ａに接続し、２つ
のソースが異なるデータライン６３０ａ，６３０ｂに接
続する。液晶容量６７０ａと記憶容量６８０ａは、ＦＥ
Ｔ６６０ａのドレインと接地間にパラレルに接続され
る。液晶容量６７０ｂと記憶容量６８０ｂはＦＥＴ６６
０ｂのドレインと接地間にパラレルに接続される。
【００２５】２つの副画素に関する別の実施形態では、
各画素が１本のスキャンラインと２本の相関データライ
ンに関係するか、もしくは、各画素が１本のデータライ
ンと２本の相関スキャンラインに関係することができ
る。前者の各副画素は、異なるデータラインと同じスキ
ャンラインに対応する。後者の各副画素は異なるスキャ
ンラインと同じデータラインに対応する。
【００２６】第３の実施形態で開示されたＬＣＤ部材の
画素レイアウトの図６Ｂを参照されたい。ＦＥＴ６６０
ａ、６６０ｂのレイアウトは本発明の特徴ではないの
で、それらを部材記号で参照する。複数のデータライン
や複数のスキャンラインの構成や、ＦＥＴ６６０ａ、６
６０ｂの配置に無関係に以下で説明される複数の副画素
の構成のデザインが開示されているが、これらは本発明
の範囲内にある。
【００２７】図６Ｂに示されるように、画素レイアウト
の第３の実施形態には、２つの透明電極プレート６７５
ａ、６７５ｂが含まれ、これらは、ＦＥＴ６６０ａ、６
６０ｂのドレインにそれぞれ接続する。透明電極プレー
ト６７５ａは、液晶容量６７０ａと記憶容量６８０ａの
電極として働き、透明電極プレート６７５ｂは液晶容量
６７０ｂと記憶容量６８０ｂの別な電極として使われ
る。予備導電ポート６９０は、オーバラップ領域６９５
ａ、６９５ｂがある２つの透明電極プレート６７５ａ、
６７５ｂ上では電気的にフローティング状態にある。そ
の上、複数の異なる画素の予備導電ポート６９０は互い
に接続されていない。
【００２８】液晶画素は、誘電体層（図示せず）によっ
て透明電極プレート６７５ａ、６７５ｂから分離する電
極プレート６８５ａ、６８５ｂを備えており、記憶容量
６８０ａ、６８０ｂを形成する。全画素内の各記憶電極
プレート６８５ａ、６８５ｂは接地する必要があるの
で、全ての記憶電極プレートが導電性金属線を介して互
いに接続される。同じ画素内の記憶電極プレート６８５
ａ、６８５ｂは互いに、接続ポート６８８を介して電気
的に接続される。記憶電極プレート６８５ａ、６８５ｂ
の両端は予備接続線６９９を介して接続されて、補助経
路を形成する。予備接続線６９９と記憶電極プレート６
８５ａ、６８５ｂは接続ポート６８８ａ、６８８ｂを介
してそれぞれ接続される。上のレイアウトでは、接続ポ
ート６８８、６８８ａ、６８８ｂと、透明電極プレート
６７５ａとＦＥＴ６６０ａのドレイン間の接合部６６５
ａと、透明電極プレート６７５ｂとＦＥＴ６６０ｂのド
レイン間の接合部６６５ｂは全て溶融可能である。
【００２９】第３の実施形態のＬＣＤ部材を備える回路
を使って、透明電極プレート内でのＦＥＴ欠陥や短絡に
よって引き起こされるＬＣＤ部材のライン欠陥や点欠陥
を簡単に修理することができる。ライン欠陥の修理手続
きは、図４とそれに関する記述で示される。点透明電極
プレートの欠陥テストと修理の手続きを図７に示す。修
理中に、まず、第３の実施形態で説明されるディスプレ
イ部材が備えられる（ステップ７０１）。ディスプレイ
部材は、複数の副画素と副画素電極 ６７５ａ、６７５
ｂと、その間に備えられる予備導電ポート６９０を含む
必要がある。欠陥テストと修理前に、予備導電ポート６
９０と２つの電極プレート６７５ａ、６７５ｂが分離さ
れる。
【００３０】その後、各ゲートパッド６２２ａ、６２２
ｂとソースパッド６３２ａ、６３２ｂは制御信号を入力
して、テストを実行させる（ステップ７０２）ことによ
って、電極プレート６７５ａや６７５ｂの欠陥を診断す
ることができる（ステップ７０３）。テストプロセス中
に、電極プレートの欠陥から引き起こされる点欠陥がデ
ィスプレイ部材内で検出された場合、すぐに修理を行う
ことができる（ステップ７０４）。欠陥のある電極プレ
ートをもつ画素の修理が行われると、欠陥のある部分を
分離する必要がある。ＦＥＴが故障すると、電極プレー
ト６７５ａ、６７５ｂとＦＥＴドレイン間の接合部６６
５ａ、もしくは、６６５ｂが切断される。電極プレート
６７５ａ、６７５ｂとそれに対応する記憶電極プレート
６８５ａ、６８５ｂ間に短絡が発生した場合、対応する
接続ポート６８８と６８８ａ、もしくは、６８８ｂが切
断される。問題をつきとめることができない場合は、欠
陥のある電極プレートとＦＥＴと、記憶電極プレート６
８５ａ、６８５ｂと接地端子が同時に分離される。
【００３１】画素の欠陥部分が分離されると、予備導電
ポート６９０と２つの電極プレート６７５ａ、６７５ｂ
間のオーバラップ領域が溶融され、欠陥画素の２つの電
極プレート６７５ａ、６７５ｂが導電ポート６９０を介
して接続されて、新しく接続された回路が形成される。
従って、元の欠陥のある電極プレートは、予備導電ポー
ト６９０と別の電極プレートを介して別のＦＥＴドレイ
ンに接続する。欠陥が修理された後で、ディスプレイ部
材内の各セットの相関データラインのソースパッド６３
２ａ、６３２ｂは同じ信号入力端子に接続され、各セッ
トの相関スキャンラインのゲートパッド６２２ａ、６２
２ｂも同じ信号入力端子に接続される。１つの標準画素
内で２つのＦＥＴを使って、２つの液晶容量と２つの記
憶容量を駆動することができる。しかしながら、欠陥修
理画素内の１つのＦＥＴを使って、２つの液晶容量と１
つの記憶容量を駆動することができる。予備導電ポート
６９０を接続することにより、元の欠陥のある電極プレ
ートを別の電極プレートの対応するＦＥＴによって所定
の電圧まで充電し駆動することができる。本方法によっ
て、ディスプレイ効果と、欠陥を修理し部材品質と歩留
りを向上させる目標を期待どうりに達成することができ
る。
【００３２】図８Ａは、第４の実施形態のＬＣＤ部材の
回路構成を示す。上述の複数のデータラインと複数のス
キャンラインに加えて４副画素構成をさらに採用するこ
とによって、４つの副画素電極が同じ制御信号を受信
し、同じディスプレイ信号を生成して、完全なＬＣＤ画
素を形成する。本実施形態のＬＣＤ部材は、平行する複
数の光学的ディスプレイ行８１０と、各光学的ディスプ
レイ行８１０に直交して配置される複数の相関スキャン
ライン対８２０ａ、８２０ｂをそれぞれ備える。ゲート
パッド８２２ａ、８２２ｂは、各スキャンライン対８２
０ａ、８２０ｂの末端に信号入力端子として設置され
る。
【００３３】各光学的ディスプレイ行８１０は少なくと
も２本の相関データライン８３０ａ、８３０ｂを備え、
それらの末端に信号入力端子であるソースパッド８３２
ａ、８３２ｂが設置される。また、相関データライン８
３０ａ、８３０ｂは、スキャンライン８２０ａ、８２０
ｂに直交する。データ予備ライン８４０は２本の相関デ
ータライン８３０ａ、８３０ｂ間に備えられ、その位置
はディスプレイ部材の境界付近で、２本の相関データラ
イン８３０ａ、８３０ｂの末端であることが好ましい。
また、スキャン予備ライン８４５は、相関スキャンライ
ンの各対８２０ａ、８２０ｂ間に備えられるが、これ
は、ディスプレイ部材の境界付近で、２本の相関スキャ
ンライン８２０ａ、８２０ｂの末端に配置されるのが好
ましい。各データ予備ライン８４０とスキャン予備ライ
ン８４５は互いに接続することなく別個に配置される。
【００３４】各光学的ディスプレイ行８１０は、直交す
る相関スキャンライン対８２０ａ、８２０ｂによって一
連の複数の画素８５０に分割される。各画素は、相関ス
キャンラインの対８２０ａ、８２０ｂと２本の相関デー
タライン８３０ａ、８３０ｂに対応する。第４の実施形
態の各画素８５０は、４つのＦＥＴ８６０ａ、８６０
ｂ、８６２ａ、８６２ｂと、４つの液晶容量８７０ａ、
８７０ｂ、８７２ａ、８７２ｂと、４つの記憶容量８８
０ａ、８８０ｂ、８８２ａ、８８２ｂを備えることによ
って、全体として４つの副画素を形成する。各ＦＥＴは
ゲート、ドレイン、ソースを備える。ここでは、ＦＥＴ
８６０ａ、８６０ｂのゲートは同じスキャンライン８２
０ａに接続し、ＦＥＴ８６２ａ、８６２ｂのゲートは同
じスキャンライン８２０ｂに接続する。ＦＥＴ８６０
ａ、８６２ａのソースは光学的ディスプレイ行８１０の
同じデータライン８３０ａに接続する。ＦＥＴ８６０
ｂ、８６２ｂのソースは、光学的ディスプレイ行８１０
の同じデータライン８３０ｂに接続する。液晶容量８７
０ａと記憶容量８８０ａはＦＥＴ８６０ａのドレインと
接地間にパラレルに接続され、液晶容量８７０ｂと記憶
容量８８０ｂはＦＥＴ８６０ｂのドレインと接地間にパ
ラレルに接続され、液晶容量８７２ｂと記憶容量８８２
ｂはＦＥＴ８６２ｂのドレインと接地間にパラレルに接
続され、液晶容量８７２ｂと記憶容量８８２ｂはＦＥＴ
８６２ｂのドレインと接地間にパラレルに接続される。
【００３５】図８Ｂを参照すると、ＦＥＴ８６０ａ、８
６０ｂ、８６２ａ、８６２ｂは部材記号によって参照さ
れる。何故ならば、それらは本発明の特徴ではないから
である。上で開示された、複数の副画素を備える複数の
スキャンラインや複数のデータラインのデザインは、Ｆ
ＥＴ８６０ａ、８６０ｂ、８６２ａ、８６２ｂが配置さ
れているにもかかわらず、本発明の範囲内にある。
【００３６】図８Ｂに示されているように、画素レイア
ウトは４つの透明電極プレート８７５ａ、８７５ｂ、８
７６ａ、８７６ｂを備え、これらはＦＥＴ８６０ａ、８
６０ｂ、８６２ａ、８６２ｂのドレインにそれぞれ接続
している。透明電極プレート８７５ａは液晶容量８７０
ａと記憶容量８８０ａの電極として働き、透明電極プレ
ート８７５ｂは液晶容量８７０ｂと記憶容量８８０ｂの
電極として使われ、透明電極プレート８７６ａは液晶容
量８７２ａと記憶容量８８２ａとして働き、透明電極プ
レート８７６ｂは液晶容量８７２ｂと記憶容量８８２ｂ
の電極として使われる。
【００３７】予備導電ポート８９０は、４つの透明電極
プレート８７５ａ、８７５ｂ、８７６ａ、８７６ｂ上で
部分的にオーバラップしており、また、フローティング
状態にある。オーバラップ領域には、８９５ａ、８９５
ｂ、８９６ａ、８９６ｂが含まれる。異なる複数の画素
の予備導電ポート８９０は接続されていない。
【００３８】液晶画素は記憶電極プレート８８５ａ、８
８５ｂ、８８６ａ、８８６ｂを備え、透明電極プレート
８７５ａ、８７５ｂ、８７６ａ、８７６ｂとオーバラッ
プしているが誘電体層（図示せず）によって分離されて
いるので、記憶容量８８０ａ、８８０ｂ、８８２ａ、８
８２ｂが形成される。全画素内の各記憶電極プレートは
導電線によって接続され、また、接地される。上のレイ
アウトでは、複数の記憶電極プレート間の全接続ポート
と、透明電極プレートとＦＥＴのドレイン間の接合部は
溶融可能である。
【００３９】第４の実施形態のＬＣＤ部材を備える回路
と使ってライン欠陥を修理したり、電極プレートの短絡
による点欠陥、もしくは、ＦＥＴ欠陥を簡単に修理する
ことができる。ライン欠陥修理手続きは図４とそれに関
連する記述で示されており、点欠陥テストと修理手続き
は図７に示されている。欠陥テストと修理を行う前に、
予備導電ポート８９０と全電極プレート８７５ａ、８７
５ｂ、８７６ａ、８７６ｂは分離されて、接続されな
い。画素の電極プレートの欠陥が検出されると、電極プ
レートとそれに対応する記憶容量は対応するトランジス
タと接地から分離され、予備導電ポート８９０と全電極
プレート８７５ａ、８７５ｂ、８７６ａ、８７６ｂは溶
融されて、電気的に接続される。修理後に、良好な画素
は４つのＦＥＴを使用して４つの液晶容量と４つの記憶
容量を駆動し、欠陥が修理された画素は３つのＦＥＴを
使って、４つの液晶容量と３つの記憶容量を駆動する。
予備導電ポート８９０を介して、元の欠陥のある電極プ
レートには、その他の３つの電極プレートのトランジス
タによって所定電圧まで充電される。これによって、期
待どうりのディスプレイ結果が達成され、欠陥を修理し
て部材品質と歩留りを向上することができる。
【００４０】要約すると、本発明はライン欠陥を修理す
るための複数のスキャンラインと複数のデータラインに
関連する１画素の回路デザインを利用する。同じ画素の
複数のスキャンラインと複数のデータライン間に独立し
た予備ラインが備えられ、これを溶解して、切れた回路
のデータラインやスキャンラインを接続することによっ
て、最短の接続経路を形成する。これによって、伝送距
離、浮遊容量、信号減衰が最小化される。また、本方法
は、複数のライン欠陥の修理に適用可能である。さら
に、本発明は、点欠陥を修理するための、複数の副画素
に関連する１画素の回路デザインを提供する。同じ画素
の複数の副画素電極間に予備導電ポートが備えられる。
溶融可能な接合部を利用して複数の信号ラインと接続す
ることによって、画素の欠陥電極を分離して、接続のた
めに予備導電ポートを溶融させることができる。別の副
画素のリソースを用いて欠陥のある副画素をサポートし
補償することによって、全画素のスクリーン品質を維持
することができるので、スクリーン信号の損失は最小化
される。
【００４１】本発明の範囲は、特定の実施形態を引用し
た上の記述に限定されない。開示された実施形態や別の
実施形態に様々な修正を行えることは当業者にとって明
らかなことである。例えば、同じ画素に２本以上の相関
スキャンラインやデータラインを使うことができる。ま
た、予備ラインを使って、全相関スキャンラインやデー
タラインを選択的に接続してもよい。その代わりに、分
割可能な予備ラインを使って、相関スキャンラインやデ
ータラインを互いに選択的に接続してもよい。予備導電
ポートは同様のデザインをもつことができる。複数の予
備導電ポートを複数の副画素電極プレート間に接続する
ことができる。このとき、各画素電極プレートを少なく
とも１つの予備導電ポートに選択的に接続することがで
きる。また、各予備導電ポートは少なくとも２つの副画
素電極プレートに対応する。複数の予備ラインを一致さ
せるために同様のパターンを使ってもよい。従って、添
付の請求項は本発明の真の範囲内に入る修正の全てをカ
バーするものであることが意図されている。
【図面の簡単な説明】
【図１】Ａは、従来のＬＣＤ部材のアレイ回路のレイア
ウトを示し、Ａは、従来のＬＣＤ部材の画素レイアウト
を示す。
【図２】Ａは、予備データラインをもつ従来のＬＣＤ部
材のアレイ回路レイアウトを示し、Ｂ及びＣは、従来の
ＬＣＤ部材の予備データライン構成と接合の模式的断面
を示す。
【図３】図３は、本発明の第１の実施形態に基づく複数
のデータラインを備えるＬＣＤ部材のアレイ回路レイア
ウトである。
【図４】図４は、第１の実施形態のＬＣＤ部材回路に基
づく信号ライン欠陥テストと修理のフローチャートであ
る。
【図５】図５は、本発明の第２の実施形態に基づく複数
のデータラインと複数のスキャンラインをもつＬＣＤ部
材のアレイ回路のレイアウトである。
【図６】Ａは、本発明の第３の実施形態に基づく２つの
副画素をもつＬＣＤ部材のアレイ回路のレイアウトであ
り、Ｂは、本発明の第３の実施形態に基づく２つの副画
素をもつＬＣＤ部材の画素レイアウトである。
【図７】図７は、第３の実施形態のＬＣＤ部材回路に基
づく信号ライン欠陥テストと修理のフローチャートであ
る。
【図８】Ａは、本発明の第３の実施形態に基づく４つの
副画素をもつＬＣＤ部材のアレイ回路のレイアウトであ
り、Ｂは、本発明の第３の実施形態に基づく４つの副画
素をもつＬＣＤ部材の画素レイアウトである。
【符号の説明】
３１０ 光学的ディスプレイ ３２０ スキャンライン ３２２ａ、３２２ｂ ソースパッド ３３０ａ、３３０ｂ 相関データライン ３４０ 予備ライン３４０ ３５０ 画素３５０ ３６０ 電界効果トランジスタ ３７０ 液晶容量 ３８０ 記憶容量
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６７０ Ｇ０９Ｇ 3/20 ６７０Ａ ５Ｇ４３５ ６７０Ｑ 3/36 3/36 Ｆターム(参考） 2H088 FA11 FA13 FA14 HA02 HA06 HA08 MA20 2H092 GA24 GA28 JA23 JB22 JB31 JB42 JB45 JB71 JB73 JB77 MA46 MA51 MA52 MA55 MA56 NA15 NA16 NA29 NA30 2H093 NC10 NC12 NC36 ND16 ND46 ND48 NE03 5C006 BB16 EB01 EB03 EB04 FA18 5C080 AA10 BB05 DD15 DD28 FF11 JJ03 JJ07 5G435 AA17 AA19 BB12 CC09 KK05 KK09 KK10

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 平行する複数のスキャンラインと、 前記複数のスキャンラインに直交して配置された複数の
    光学的ディスプレイ行とを備え、前記複数の光学的ディ
    スプレイ行の各々は、少なくとも、 前記複数のスキャンラインに直交する２本のデータライ
    ンと、 前記２本のデータラインを選択的に接続するために、前
    記光学的ディスプレイ行の２本のデータライン間に配置
    された予備ラインであって、異なる複数の光学的ディス
    プレイ行間の前記予備ラインは独立に配置される、当該
    予備ラインと、 複数のディスプレイ画素と、を含み、各ディスプレイ画
    素は少なくとも１本のスキャンラインに対応し、各スキ
    ャンラインは１つのディスプレイ画素に対応し、各ディ
    スプレイ画素は、少なくとも、 １つ以上の電界効果トランジスタ（ＦＥＴ）であって、
    各ＦＥＴはゲート、ドレイン、ソースを備え、各ＦＥＴ
    は前記スキャンラインのうちの１つと前記データライン
    のうちの１つに対応し、前記ゲートは対応するスキャン
    ラインに接続し、前記ソースは対応するデータラインに
    接続する、当該１つ以上の電界効果トランジスタ（ＦＥ
    Ｔ）と、１つ以上の透明電極であって、各透明電極は前
    記ＦＥＴのうちの１つに対応し、前記対応するＦＥＴの
    ドレインに接続する、当該１つ以上の透明電極とを含
    む、当該複数のディスプレイ画素とを有する、欠陥修理
    機能のある液晶ディスプレイ（ＬＣＤ）部材。
  2. 【請求項２】 ＬＣＤ部材を備えるステップであって、
    前記ＬＣＤ部材は複数のスキャンラインと、直交するよ
    うに配列された複数の光学的ディスプレイ行を含み、各
    光学的ディスプレイ行は２本以上のデータラインと、１
    本以上の予備ラインと複数のディスプレイ画素を備え、
    前記予備ラインは前記光学的ディスプレイ行のデータラ
    インと、同じ光学的ディスプレイ行の別のデータライン
    を選択的に接続し、前記予備ラインは異なる光学的ディ
    スプレイ行間に独立に配置される、当該ステップと、 前記ＬＣＤ部材のデータラインをテストするステップ
    と、 前記ＬＣＤのデータラインでライン欠陥が検出される
    と、前記欠陥のあるデータラインを同じ光学的ディスプ
    レイ行の別のデータラインに、関連する予備ラインを介
    して接続するステップとを備える、液晶ディスプレイ
    （ＬＣＤ）部材のライン欠陥の修理方法。
  3. 【請求項３】 ＬＣＤ部材を備えるステップであって、
    前記ＬＣＤ部材は複数のスキャンラインと、直交するよ
    うに配列された複数の光学的ディスプレイ行を含み、各
    光学的ディスプレイ行は２本以上のデータラインと１本
    以上の予備ラインと複数のディスプレイ画素を備え、各
    ディスプレイ画素は電界効果トランジスタ（ＦＥＴ）の
    １つ以上の対と複数の透明電極と少なくとも１つの予備
    導電ポートとを備え、各ＦＥＴはゲート、ドレイン、ソ
    ースを備え、ＦＥＴの各対は前記スキャンラインのうち
    の１つに対応し、２つのゲートが対応するスキャンライ
    ンに接続し、２つのソースが前記光学的ディスプレイ行
    内で異なるデータラインに接続し、２つのドレインの各
    々が前記透明電極のうちの１つに接続し、前記予備導電
    ポートは前記ディスプレイ画素内の１つの透明電極と、
    同じディスプレイ画素内の別の透明電極に選択的に接続
    し、異なるディスプレイ画素間の複数の予備導電ポート
    は分離される、当該ステップと、 前記ＬＣＤ部材の透明電極をテストするステップと、 前記ＬＣＤ透明電極で点欠陥が検出されると、欠陥のあ
    る透明電極を同じディスプレイ画素の別の透明電極に、
    関連する予備導電ポートを介して接続するステップとを
    備える、液晶ディスプレイ（ＬＣＤ）部材のライン欠陥
    の修理方法。
JP2001108993A 2000-04-06 2001-04-06 欠陥修理機能のある液晶ディスプレイ部材 Expired - Lifetime JP4783878B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW089106351A TWI282457B (en) 2000-04-06 2000-04-06 Liquid crystal display component with defect restore ability and restoring method of defect
TW89106351 2000-04-06

Publications (2)

Publication Number Publication Date
JP2002023132A true JP2002023132A (ja) 2002-01-23
JP4783878B2 JP4783878B2 (ja) 2011-09-28

Family

ID=21659303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001108993A Expired - Lifetime JP4783878B2 (ja) 2000-04-06 2001-04-06 欠陥修理機能のある液晶ディスプレイ部材

Country Status (3)

Country Link
US (2) US6753935B2 (ja)
JP (1) JP4783878B2 (ja)
TW (1) TWI282457B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432904B2 (en) 2004-02-09 2008-10-07 Samsung Electronics Co., Ltd. Liquid crystal display device having a source driver and a repair amplifier
WO2009151243A2 (ko) * 2008-06-09 2009-12-17 주식회사 토비스 액정 표시 장치 및 그 수리 방법
KR101006450B1 (ko) 2004-08-03 2011-01-06 삼성전자주식회사 액정 표시 장치
JP2012118565A (ja) * 2005-01-26 2012-06-21 Samsung Electronics Co Ltd 液晶表示装置
KR101226711B1 (ko) * 2006-01-11 2013-01-28 삼성디스플레이 주식회사 액정 표시 장치와 그 제조 방법 및 리페어 방법
KR20130064485A (ko) * 2011-12-08 2013-06-18 삼성디스플레이 주식회사 주사 구동 회로 및 이의 리페어 방법
WO2014208013A1 (ja) * 2013-06-27 2014-12-31 凸版印刷株式会社 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法
WO2015064477A1 (ja) * 2013-10-30 2015-05-07 堺ディスプレイプロダクト株式会社 表示パネル
WO2015074335A1 (zh) * 2013-11-21 2015-05-28 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及修补方法
JP2015138197A (ja) * 2014-01-23 2015-07-30 凸版印刷株式会社 薄膜トランジスタアレイ、その製造方法及び画像表示装置
WO2016132434A1 (ja) * 2015-02-16 2016-08-25 堺ディスプレイプロダクト株式会社 回路装置、表示装置、及び配線修正方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867823B2 (en) * 2000-08-11 2005-03-15 Hannstar Display Corp. Process and structure for repairing defect of liquid crystal display
TWI309327B (en) * 2003-07-22 2009-05-01 Chi Mei Optoelectronics Corp Thin film transistor liquid crystal display panel, array substrate of the same, and method of manufacturing the same
JP4154598B2 (ja) * 2003-08-26 2008-09-24 セイコーエプソン株式会社 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器
KR101036738B1 (ko) 2003-12-26 2011-05-24 엘지디스플레이 주식회사 리페어 라인을 구비하는 ｔｆｔ어레이 기판 및 이를이용한 리페어 방법
JP4217170B2 (ja) * 2004-01-28 2009-01-28 株式会社 日立ディスプレイズ 液晶表示装置およびその駆動方法
TWI236838B (en) * 2004-04-22 2005-07-21 Avision Inc Image acquisition device and method capable of rotating document images
KR101090255B1 (ko) * 2004-11-16 2011-12-06 삼성전자주식회사 표시 장치용 표시판 및 표시 장치의 검사 방법
KR101082909B1 (ko) * 2005-02-05 2011-11-11 삼성전자주식회사 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치
JP4622674B2 (ja) * 2005-05-23 2011-02-02 パナソニック株式会社 液晶表示装置
KR101160831B1 (ko) * 2005-06-01 2012-06-28 삼성전자주식회사 액정 표시 장치
CN100354907C (zh) * 2005-06-01 2007-12-12 友达光电股份有限公司 显示面板以及显示面板修补方法
WO2007034596A1 (ja) * 2005-09-22 2007-03-29 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法
KR20070038610A (ko) * 2005-10-06 2007-04-11 삼성전자주식회사 표시 장치의 수리 장치 및 수리 방법
KR101197054B1 (ko) * 2005-11-14 2012-11-06 삼성디스플레이 주식회사 표시 장치
TWI344133B (en) * 2006-02-24 2011-06-21 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
JP2008152156A (ja) * 2006-12-20 2008-07-03 Sony Corp 表示装置およびその製造方法
TWI354172B (en) * 2007-03-21 2011-12-11 Au Optronics Corp Pixel array substrate
US20080309532A1 (en) * 2007-06-12 2008-12-18 Silicon Optronics, Inc. Solid-state imaging device and method of manufacturing thereof
KR101382481B1 (ko) * 2007-09-03 2014-04-09 삼성디스플레이 주식회사 표시 장치
CN101285977B (zh) * 2008-05-30 2010-06-02 昆山龙腾光电有限公司 液晶显示装置及其阵列基板
TWI383205B (zh) * 2008-08-27 2013-01-21 Hannstar Display Corp 畫素結構與其修補方法
JP2010122355A (ja) * 2008-11-18 2010-06-03 Canon Inc 表示装置及びカメラ
TWI383229B (zh) * 2008-12-15 2013-01-21 Hannstar Display Corp 具修補線之畫素驅動電路結構
JP5336581B2 (ja) * 2009-04-13 2013-11-06 シャープ株式会社 表示装置、液晶表示装置、表示装置の駆動方法、テレビジョン受像機
US8593584B2 (en) 2009-06-30 2013-11-26 Sharp Kabushiki Kaisha Liquid-crystal display device including floating electrode
TWI409535B (zh) * 2010-01-14 2013-09-21 Au Optronics Suzhou Corp Ltd 一種液晶顯示面板及其修補電路
JP5379229B2 (ja) * 2010-05-13 2013-12-25 パナソニック株式会社 表示装置及びその製造方法
TWI421812B (zh) 2010-10-08 2014-01-01 Au Optronics Corp 顯示面板之陣列基板及其修補方法
TW201216233A (en) * 2010-10-15 2012-04-16 Chunghwa Picture Tubes Ltd Display device and repair method thereof
JP5667992B2 (ja) * 2011-06-27 2015-02-12 パナソニック株式会社 表示装置及びその製造方法
KR101878333B1 (ko) * 2012-01-09 2018-07-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
CN103207487B (zh) * 2013-03-26 2015-08-05 北京京东方光电科技有限公司 阵列基板、显示装置及阵列基板的维修方法
US9911799B2 (en) 2013-05-22 2018-03-06 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same
KR102208918B1 (ko) * 2013-10-22 2021-01-29 삼성디스플레이 주식회사 유기발광표시장치
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
US10304364B2 (en) * 2015-01-23 2019-05-28 Vuereal Inc. Identifying and repairing defects for micro-device integrated systems
CN104851404B (zh) * 2015-06-04 2018-09-04 合肥鑫晟光电科技有限公司 阵列基板及其修复方法、测试方法、制作方法、显示装置
TWI564645B (zh) * 2015-10-08 2017-01-01 友達光電股份有限公司 畫素陣列及畫素單元的修補方法
CN105590573B (zh) * 2016-03-24 2018-03-30 深圳市华星光电技术有限公司 Amoled显示面板线缺陷的修复结构及修复方法
CN105892184A (zh) 2016-06-12 2016-08-24 京东方科技集团股份有限公司 显示面板中短路缺陷的修复方法及系统
KR20200029226A (ko) * 2018-09-10 2020-03-18 엘지디스플레이 주식회사 표시장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02204727A (ja) * 1989-02-02 1990-08-14 Sharp Corp アクティブマトリクス基板
JPH03237434A (ja) * 1990-02-14 1991-10-23 Fujitsu Ltd アクティブマトリクスパネルとその欠陥検出方法
JPH03271721A (ja) * 1990-03-22 1991-12-03 Stanley Electric Co Ltd アクティブマトリックス
JPH05113575A (ja) * 1991-10-23 1993-05-07 Matsushita Electric Ind Co Ltd 液晶表示パネルとその製造方法
JPH0954340A (ja) * 1995-08-11 1997-02-25 Sharp Corp アクティブマトリクス基板および表示装置の欠陥修正方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US24493A (en) * 1859-06-21 Paul a
EP0438138B1 (en) * 1990-01-17 1995-03-15 Kabushiki Kaisha Toshiba Liquid-crystal display device of active matrix type
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5298891A (en) * 1991-04-18 1994-03-29 Thomson, S.A. Data line defect avoidance structure
JPH07119919B2 (ja) * 1991-05-15 1995-12-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
KR0139319B1 (ko) * 1994-11-14 1998-06-15 김광호 한 화소에 이중배선과 복수의 트랜지스터를 구비한 액정 표시 장치
EP0819351B1 (en) * 1995-04-07 2001-08-01 iFire Technology Inc. Read-out circuit for active matrix imaging arrays
JPH1039333A (ja) * 1996-07-19 1998-02-13 Sharp Corp アクティブマトリクス型表示装置およびその欠陥修正方法
JPH1068931A (ja) * 1996-08-28 1998-03-10 Sharp Corp アクティブマトリクス型液晶表示装置
TW491985B (en) * 1997-02-17 2002-06-21 Seiko Epson Corporatoin Display unit
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
US6411347B1 (en) * 1998-12-19 2002-06-25 Lg. Philips Lcd Co., Ltd. Storage capacitor in a liquid crystal display and a method of manufacturing thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02204727A (ja) * 1989-02-02 1990-08-14 Sharp Corp アクティブマトリクス基板
JPH03237434A (ja) * 1990-02-14 1991-10-23 Fujitsu Ltd アクティブマトリクスパネルとその欠陥検出方法
JPH03271721A (ja) * 1990-03-22 1991-12-03 Stanley Electric Co Ltd アクティブマトリックス
JPH05113575A (ja) * 1991-10-23 1993-05-07 Matsushita Electric Ind Co Ltd 液晶表示パネルとその製造方法
JPH0954340A (ja) * 1995-08-11 1997-02-25 Sharp Corp アクティブマトリクス基板および表示装置の欠陥修正方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432904B2 (en) 2004-02-09 2008-10-07 Samsung Electronics Co., Ltd. Liquid crystal display device having a source driver and a repair amplifier
KR101006450B1 (ko) 2004-08-03 2011-01-06 삼성전자주식회사 액정 표시 장치
US8941789B2 (en) 2005-01-26 2015-01-27 Samsung Display Co., Ltd. Liquid crystal display
US9618803B2 (en) 2005-01-26 2017-04-11 Samsung Display Co., Ltd. Liquid crystal display
JP2012118565A (ja) * 2005-01-26 2012-06-21 Samsung Electronics Co Ltd 液晶表示装置
KR101226711B1 (ko) * 2006-01-11 2013-01-28 삼성디스플레이 주식회사 액정 표시 장치와 그 제조 방법 및 리페어 방법
WO2009151243A2 (ko) * 2008-06-09 2009-12-17 주식회사 토비스 액정 표시 장치 및 그 수리 방법
WO2009151243A3 (ko) * 2008-06-09 2010-02-25 주식회사 토비스 액정 표시 장치 및 그 수리 방법
KR20130064485A (ko) * 2011-12-08 2013-06-18 삼성디스플레이 주식회사 주사 구동 회로 및 이의 리페어 방법
WO2014208013A1 (ja) * 2013-06-27 2014-12-31 凸版印刷株式会社 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法
US10141349B2 (en) 2013-06-27 2018-11-27 Toppan Printing Co., Ltd. Thin-film transistor array, fabrication method therefor, image display device and display method
WO2015064477A1 (ja) * 2013-10-30 2015-05-07 堺ディスプレイプロダクト株式会社 表示パネル
CN105684068A (zh) * 2013-10-30 2016-06-15 堺显示器制品株式会社 显示面板
JPWO2015064477A1 (ja) * 2013-10-30 2017-03-09 堺ディスプレイプロダクト株式会社 表示パネル
US10191342B2 (en) 2013-10-30 2019-01-29 Sakai Display Products Corporation Display panel
WO2015074335A1 (zh) * 2013-11-21 2015-05-28 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及修补方法
JP2015138197A (ja) * 2014-01-23 2015-07-30 凸版印刷株式会社 薄膜トランジスタアレイ、その製造方法及び画像表示装置
WO2016132434A1 (ja) * 2015-02-16 2016-08-25 堺ディスプレイプロダクト株式会社 回路装置、表示装置、及び配線修正方法

Also Published As

Publication number Publication date
TWI282457B (en) 2007-06-11
US20010028429A1 (en) 2001-10-11
US6753935B2 (en) 2004-06-22
US7098989B2 (en) 2006-08-29
JP4783878B2 (ja) 2011-09-28
US20040212753A1 (en) 2004-10-28

Similar Documents

Publication Publication Date Title
JP2002023132A (ja) 欠陥修理機能のある液晶ディスプレイ部材
US7283183B2 (en) Pixel structure and method of repairing the same
US5260818A (en) Display panel provided with repair capability of defective elements
US7777825B2 (en) Liquid crystal display and a defect correcting method for the same
US5555001A (en) Redundant scheme for LCD display with integrated data driving circuit
US4820222A (en) Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby
US9568791B2 (en) Liquid crystal display device
JP3481465B2 (ja) アクティブマトリクス基板の集合基板
US6825911B2 (en) Array testing system on array substrate having multiple cells
US20210364874A1 (en) Repairing method for array substrate and array substrate
US20090102998A1 (en) Display apparatus and repair method thereof
JP4294096B2 (ja) 改良されたアクティブ・マトリクスのｅｓｄ保護および試験体系
US7649585B2 (en) Liquid crystal display substrate and its manufacturing method
US20040125332A1 (en) Open gate line repair in an LCD
KR20050001743A (ko) 액정표시장치
KR100781104B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
CN108121125B (zh) 显示装置不良解析方法
KR20040074931A (ko) 표시 장치용 전극 기판
US20060146274A1 (en) Liquid crystal display, manufacturing method thereof, and method for testing liquid crystal display
JP3310600B2 (ja) アクティブマトリクス型液晶表示装置およびその欠陥修正方法
JPH0786619B2 (ja) アクティブマトリクス表示装置
KR20060020474A (ko) 리던던시 구조를 구비한 액정표시장치 및 그 제조방법
JP2002116453A (ja) 液晶画像表示装置とその製造方法、および画像検査方法
JP2004053727A (ja) 液晶表示装置
KR20010004575A (ko) 액정 표시 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110414

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110609

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20110719

R150 Certificate of patent or registration of utility model

Ref document number: 4783878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term