JPH0954340A - アクティブマトリクス基板および表示装置の欠陥修正方法 - Google Patents
アクティブマトリクス基板および表示装置の欠陥修正方法Info
- Publication number
- JPH0954340A JPH0954340A JP20587095A JP20587095A JPH0954340A JP H0954340 A JPH0954340 A JP H0954340A JP 20587095 A JP20587095 A JP 20587095A JP 20587095 A JP20587095 A JP 20587095A JP H0954340 A JPH0954340 A JP H0954340A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- wiring
- defective
- electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
- G02F2201/506—Repairing, e.g. with redundant arrangement against defective part
- G02F2201/508—Pseudo repairing, e.g. a defective part is brought into a condition in which it does not disturb the functioning of the device
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 スイッチング素子の欠陥による表示不良を目
立たなくし、表示品位を向上する。 【解決手段】 液晶表示装置１１を構成する一方基板部
材１２は、絶縁性基板１５上にゲート配線およびソース
配線を有し、当該配線によって形成される画素ＰにＴＦ
Ｔ素子Ｔおよび画素電極ＬＣを有する。画素Ｐはソース
配線の伸びる方向に同じ表示色に選ばれ、同じ表示色の
画素Ｐをつなぐようにしてソース配線と平行に欠陥修正
用配線ＳＡが設けられる。欠陥ＴＦＴ素子Ｔに接続され
た画素電極ＬＣは、欠陥修正用配線ＳＡによって隣接す
る画素の正常なＴＦＴ素子Ｔに接続され、当該正常なＴ
ＦＴ素子Ｔに与えられる表示信号によって制御される。
したがって、隣接する同じ表示色の画素と同じように表
示状態が制御されて欠陥による表示不良が目立たなくな
り、表示品位が向上する。
立たなくし、表示品位を向上する。 【解決手段】 液晶表示装置１１を構成する一方基板部
材１２は、絶縁性基板１５上にゲート配線およびソース
配線を有し、当該配線によって形成される画素ＰにＴＦ
Ｔ素子Ｔおよび画素電極ＬＣを有する。画素Ｐはソース
配線の伸びる方向に同じ表示色に選ばれ、同じ表示色の
画素Ｐをつなぐようにしてソース配線と平行に欠陥修正
用配線ＳＡが設けられる。欠陥ＴＦＴ素子Ｔに接続され
た画素電極ＬＣは、欠陥修正用配線ＳＡによって隣接す
る画素の正常なＴＦＴ素子Ｔに接続され、当該正常なＴ
ＦＴ素子Ｔに与えられる表示信号によって制御される。
したがって、隣接する同じ表示色の画素と同じように表
示状態が制御されて欠陥による表示不良が目立たなくな
り、表示品位が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング素子
に欠陥が生じていたときに修正を施すことができるアク
ティブマトリクス基板に関する。また、当該アクティブ
マトリクス基板を用いた表示装置であって、スイッチン
グ素子の欠陥による表示不良を目立たなくして表示品位
を向上することができる表示装置の欠陥修正方法に関す
る。
に欠陥が生じていたときに修正を施すことができるアク
ティブマトリクス基板に関する。また、当該アクティブ
マトリクス基板を用いた表示装置であって、スイッチン
グ素子の欠陥による表示不良を目立たなくして表示品位
を向上することができる表示装置の欠陥修正方法に関す
る。
【０００２】
【従来の技術】一対の基板部材を含んで構成される表示
装置として、たとえば一対の基板部材間に液晶層を介在
した液晶表示装置が挙げられる。液晶表示装置は、薄形
および軽量である特徴を有し、近年、数多く使用される
ようになっている。特に、各画素毎にスイッチング素子
を配置した、いわゆるアクティブマトリクス型の液晶表
示装置は、薄形および軽量に加えて、高い表示品位の映
像を提供することができるので、ＯＡ（オフィスオート
メーション）用およびＡＶ（オーディオビジュアル）用
の表示装置として注目されている。
装置として、たとえば一対の基板部材間に液晶層を介在
した液晶表示装置が挙げられる。液晶表示装置は、薄形
および軽量である特徴を有し、近年、数多く使用される
ようになっている。特に、各画素毎にスイッチング素子
を配置した、いわゆるアクティブマトリクス型の液晶表
示装置は、薄形および軽量に加えて、高い表示品位の映
像を提供することができるので、ＯＡ（オフィスオート
メーション）用およびＡＶ（オーディオビジュアル）用
の表示装置として注目されている。
【０００３】図６は、従来技術におけるアクティブマト
リクス基板を用いた液晶表示装置１の電気的構成を示す
回路図である。液晶表示装置１は、マトリクス状に配列
された予め定める表示色の画素の組合わせによってカラ
ー表示を行い、少なくともいずれか一方が透光性を有す
る一対の基板部材間に液晶層３を介在して構成される。
前記一対の基板部材のうちのいずれか一方基板部材であ
るアクティブマトリクス基板は、絶縁性基板、ゲート配
線Ｇ１１〜Ｇ１４、ソース配線Ｓ１１〜Ｓ１５、ＴＦＴ
（薄膜トランジスタ）素子ＴＲ５５，ＴＲ５６，ＴＲ６
５，ＴＲ６６，ＴＲ７５，ＴＲ７６，ＴＧ５５，ＴＧ６
５，ＴＧ７５，ＴＢ５５，ＴＢ６５，ＴＢ７５、および
画素電極ＬＣＲ５５，ＬＣＲ５６，ＬＣＲ６５，ＬＣＲ
６６，ＬＣＲ７５，ＬＣＲ７６，ＬＣＧ５５，ＬＣＧ６
５，ＬＣＧ７５，ＬＣＢ５５，ＬＣＢ６５，ＬＣＢ７５
を含んで構成される。他方基板部材は、絶縁性基板およ
び対向電極２を含んで構成される。なお、前記ＴＦＴ素
子を総称する場合には参照符Ｔで表し、画素電極を総称
する場合には参照符ＬＣを用いる。
リクス基板を用いた液晶表示装置１の電気的構成を示す
回路図である。液晶表示装置１は、マトリクス状に配列
された予め定める表示色の画素の組合わせによってカラ
ー表示を行い、少なくともいずれか一方が透光性を有す
る一対の基板部材間に液晶層３を介在して構成される。
前記一対の基板部材のうちのいずれか一方基板部材であ
るアクティブマトリクス基板は、絶縁性基板、ゲート配
線Ｇ１１〜Ｇ１４、ソース配線Ｓ１１〜Ｓ１５、ＴＦＴ
（薄膜トランジスタ）素子ＴＲ５５，ＴＲ５６，ＴＲ６
５，ＴＲ６６，ＴＲ７５，ＴＲ７６，ＴＧ５５，ＴＧ６
５，ＴＧ７５，ＴＢ５５，ＴＢ６５，ＴＢ７５、および
画素電極ＬＣＲ５５，ＬＣＲ５６，ＬＣＲ６５，ＬＣＲ
６６，ＬＣＲ７５，ＬＣＲ７６，ＬＣＧ５５，ＬＣＧ６
５，ＬＣＧ７５，ＬＣＢ５５，ＬＣＢ６５，ＬＣＢ７５
を含んで構成される。他方基板部材は、絶縁性基板およ
び対向電極２を含んで構成される。なお、前記ＴＦＴ素
子を総称する場合には参照符Ｔで表し、画素電極を総称
する場合には参照符ＬＣを用いる。
【０００４】一方基板部材の絶縁性基板上には、複数の
帯状のゲート配線Ｇ１１〜Ｇ１４が、互いに平行に間隔
をあけて配設される。また、複数の帯状のソース配線Ｓ
１１〜Ｓ１５が前記ゲート配線Ｇ１１〜Ｇ１４とは絶縁
性を保持し、かつ直交する方向に互いに間隔をあけて配
設される。ゲート配線Ｇ１１〜Ｇ１４とソース配線Ｓ１
１〜Ｓ１５とによって形成される矩形の領域が画素ＰＲ
５５，ＰＲ５６，ＰＲ６５，ＰＲ６６，ＰＲ７５，ＰＲ
７６，ＰＧ５５，ＰＧ６５，ＰＧ７５，ＰＢ５５，ＰＢ
６５，ＰＢ７５である。ここでは、表示装置１の１つの
画素は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）色のうちの
いずれか１つの色の表示を行い、所定の表示色の画素の
組合わせによってカラー表示を行うものとする。画素Ｐ
Ｒは赤色表示を、画素ＰＧは緑色表示を、画素ＰＢは青
色表示をそれぞれ行う画素である。また、ソース配線Ｓ
１１〜Ｓ１５の伸びる方向に配列される画素の表示色
は、同じに設定される。なお、画素を総称するときに
は、参照符Ｐを用いる。
帯状のゲート配線Ｇ１１〜Ｇ１４が、互いに平行に間隔
をあけて配設される。また、複数の帯状のソース配線Ｓ
１１〜Ｓ１５が前記ゲート配線Ｇ１１〜Ｇ１４とは絶縁
性を保持し、かつ直交する方向に互いに間隔をあけて配
設される。ゲート配線Ｇ１１〜Ｇ１４とソース配線Ｓ１
１〜Ｓ１５とによって形成される矩形の領域が画素ＰＲ
５５，ＰＲ５６，ＰＲ６５，ＰＲ６６，ＰＲ７５，ＰＲ
７６，ＰＧ５５，ＰＧ６５，ＰＧ７５，ＰＢ５５，ＰＢ
６５，ＰＢ７５である。ここでは、表示装置１の１つの
画素は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）色のうちの
いずれか１つの色の表示を行い、所定の表示色の画素の
組合わせによってカラー表示を行うものとする。画素Ｐ
Ｒは赤色表示を、画素ＰＧは緑色表示を、画素ＰＢは青
色表示をそれぞれ行う画素である。また、ソース配線Ｓ
１１〜Ｓ１５の伸びる方向に配列される画素の表示色
は、同じに設定される。なお、画素を総称するときに
は、参照符Ｐを用いる。
【０００５】複数の画素Ｐには、画素電極ＬＣがそれぞ
れ配置される。また、ＴＦＴ素子Ｔがそれぞれ配置され
る。ＴＦＴ素子Ｔは、少なくともゲート電極Ｇ、ソース
電極Ｓおよびドレイン電極Ｄを含んで構成されるスイッ
チング素子であり、前記ゲート電極Ｇはゲート配線Ｇ１
１〜Ｇ１４に、ソース電極Ｓはソース配線Ｓ１１〜Ｓ１
５に、ドレイン電極Ｄは画素電極ＬＣにそれぞれ接続さ
れる。
れ配置される。また、ＴＦＴ素子Ｔがそれぞれ配置され
る。ＴＦＴ素子Ｔは、少なくともゲート電極Ｇ、ソース
電極Ｓおよびドレイン電極Ｄを含んで構成されるスイッ
チング素子であり、前記ゲート電極Ｇはゲート配線Ｇ１
１〜Ｇ１４に、ソース電極Ｓはソース配線Ｓ１１〜Ｓ１
５に、ドレイン電極Ｄは画素電極ＬＣにそれぞれ接続さ
れる。
【０００６】他方基板部材の絶縁性基板上には、前記画
素電極ＬＣに対向する対向電極２が配置される。対向電
極２は、図中には画素毎に分割して示しているけれど
も、実際には絶縁性基板のほぼ全面に形成される。対向
電極２はコモン配線に接続される。画素電極ＬＣと対向
電極２とこれらの間に介在される液晶層３とによってコ
ンデンサが形成される。たとえば、ゲート配線Ｇ１１に
選択信号が印加されると、ゲート配線Ｇ１１に接続され
ているＴＦＴ素子ＴＲ５５，ＴＲ５６，ＴＧ５５，ＴＢ
５５がオン状態となる。さらに、表示信号がソース配線
Ｓ１１〜Ｓ１５に印加されると、前記ＴＦＴ素子のドレ
イン電極Ｄから画素電極ＬＣＲ５５，ＬＣＲ５６，ＬＣ
Ｇ５５，ＬＣＢ５５に電流が流れ、当該画素電極に電荷
が蓄積される。これによって液晶層３に電圧が印加さ
れ、液晶分子の配向状態が制御される。
素電極ＬＣに対向する対向電極２が配置される。対向電
極２は、図中には画素毎に分割して示しているけれど
も、実際には絶縁性基板のほぼ全面に形成される。対向
電極２はコモン配線に接続される。画素電極ＬＣと対向
電極２とこれらの間に介在される液晶層３とによってコ
ンデンサが形成される。たとえば、ゲート配線Ｇ１１に
選択信号が印加されると、ゲート配線Ｇ１１に接続され
ているＴＦＴ素子ＴＲ５５，ＴＲ５６，ＴＧ５５，ＴＢ
５５がオン状態となる。さらに、表示信号がソース配線
Ｓ１１〜Ｓ１５に印加されると、前記ＴＦＴ素子のドレ
イン電極Ｄから画素電極ＬＣＲ５５，ＬＣＲ５６，ＬＣ
Ｇ５５，ＬＣＢ５５に電流が流れ、当該画素電極に電荷
が蓄積される。これによって液晶層３に電圧が印加さ
れ、液晶分子の配向状態が制御される。
【０００７】たとえば一方基板部材側に配置された偏光
板によって一方方向に振動する光となった液晶層３への
入射光は、液晶層３の液晶分子の配向に従って振動方向
が制御され、他方基板部材側に配置された偏光板を介し
て出射する。たとえば液晶分子の配向状態が変化し始め
る閾値電圧よりも小さいオフ電圧の印加時において、液
晶層３に最近接して設けられる図示しない配向膜によっ
て、液晶分子の配向方向が一方基板部材と他方基板部材
との間で９０°捩れ配向する場合、液晶層３への入射光
と液晶層３からの出射光との振動方向は９０°異なるよ
うになる。振動方向が９０°捩れた光は、光出射側の偏
光板の配置条件を選ぶことによって透過あるいは遮断さ
れる。また前記閾値電圧よりも大きいオン電圧印加時に
は、液晶分子は電界の方向、すなわち基板部材表面に対
して垂直方向に配向する。したがって、入射光はその振
動方向が捩れることなく光出射側の偏光板で透過あるい
は遮断される。オン電圧印加時に光が透過したときに
は、オフ電圧印加時に光は遮断される。またあるいはそ
の逆となる。したがって、印加電圧レベルを制御するこ
とによって光の透過／遮断を制御して表示状態を制御す
ることができる。
板によって一方方向に振動する光となった液晶層３への
入射光は、液晶層３の液晶分子の配向に従って振動方向
が制御され、他方基板部材側に配置された偏光板を介し
て出射する。たとえば液晶分子の配向状態が変化し始め
る閾値電圧よりも小さいオフ電圧の印加時において、液
晶層３に最近接して設けられる図示しない配向膜によっ
て、液晶分子の配向方向が一方基板部材と他方基板部材
との間で９０°捩れ配向する場合、液晶層３への入射光
と液晶層３からの出射光との振動方向は９０°異なるよ
うになる。振動方向が９０°捩れた光は、光出射側の偏
光板の配置条件を選ぶことによって透過あるいは遮断さ
れる。また前記閾値電圧よりも大きいオン電圧印加時に
は、液晶分子は電界の方向、すなわち基板部材表面に対
して垂直方向に配向する。したがって、入射光はその振
動方向が捩れることなく光出射側の偏光板で透過あるい
は遮断される。オン電圧印加時に光が透過したときに
は、オフ電圧印加時に光は遮断される。またあるいはそ
の逆となる。したがって、印加電圧レベルを制御するこ
とによって光の透過／遮断を制御して表示状態を制御す
ることができる。
【０００８】なお、上述したようなカラー表示を行う液
晶表示装置１では、赤、緑および青の１画素ずつから成
る３つの画素を１単位とし、赤色表示を行う画素ＰＲの
画素電極ＬＣＲに接続されるソース配線Ｓ１１，Ｓ１４
には赤色の表示信号が、同様に緑色表示を行う画素ＰＧ
の画素電極ＬＣＧに接続されるソース配線Ｓ１２には緑
色の表示信号が、青色表示を行う画素ＰＢの画素電極Ｌ
ＣＢに接続されるソース配線Ｓ１３には青色の表示信号
が、それぞれ与えられる。
晶表示装置１では、赤、緑および青の１画素ずつから成
る３つの画素を１単位とし、赤色表示を行う画素ＰＲの
画素電極ＬＣＲに接続されるソース配線Ｓ１１，Ｓ１４
には赤色の表示信号が、同様に緑色表示を行う画素ＰＧ
の画素電極ＬＣＧに接続されるソース配線Ｓ１２には緑
色の表示信号が、青色表示を行う画素ＰＢの画素電極Ｌ
ＣＢに接続されるソース配線Ｓ１３には青色の表示信号
が、それぞれ与えられる。
【０００９】またたとえば、画素電極ＬＣに接続される
導体層を、ＴＦＴ素子Ｔによって画素電極ＬＣが接続さ
れるゲート配線とは異なるゲート配線上に絶縁膜を介し
て配置し、補助容量素子Ｃｓが形成される。補助容量素
子Ｃｓは、容量性素子である画素Ｐのそれぞれの静電容
量のばらつきを抑えて電圧降下を少なくするために設け
られ、ゲート配線Ｇ１１〜Ｇ１４が選択されてソース配
線Ｓ１１〜Ｓ１５に表示信号が与えられているときに、
所定の電荷を蓄積する。補助容量素子Ｃｓは、前記導体
層とゲート配線との間で形成する、いわゆるＣＳ ＯＮ
ＧＡＴＡ方式以外に、前記導体層と対向電極との間で
形成する、いわゆるＣＳ ＯＮ ＣＯＭ方式であっても
構わない。
導体層を、ＴＦＴ素子Ｔによって画素電極ＬＣが接続さ
れるゲート配線とは異なるゲート配線上に絶縁膜を介し
て配置し、補助容量素子Ｃｓが形成される。補助容量素
子Ｃｓは、容量性素子である画素Ｐのそれぞれの静電容
量のばらつきを抑えて電圧降下を少なくするために設け
られ、ゲート配線Ｇ１１〜Ｇ１４が選択されてソース配
線Ｓ１１〜Ｓ１５に表示信号が与えられているときに、
所定の電荷を蓄積する。補助容量素子Ｃｓは、前記導体
層とゲート配線との間で形成する、いわゆるＣＳ ＯＮ
ＧＡＴＡ方式以外に、前記導体層と対向電極との間で
形成する、いわゆるＣＳ ＯＮ ＣＯＭ方式であっても
構わない。
【００１０】このような液晶表示装置１において、対角
線長さが３〜２０インチに選ばれる３〜２０型の表示画
面を得るために、絶縁性基板上に複数のＴＦＴ素子を欠
陥が生じることなく均一にかつ高密度に形成することは
非常に困難であり、欠陥ＴＦＴ素子が生じてしまうこと
となる。この欠陥としては、ソース電極Ｓとドレイン電
極Ｄとの間が短絡してソース配線に与えられる表示信号
が常にドレイン電極Ｄに入力されてしまう導通（リー
ク）欠陥と、ソース配線に与えられる表示用の信号がド
レイン電極Ｄに全く入力されない不導通欠陥とが考えら
れる。前者の場合、欠陥画素は黒点となるので認識され
にくいけれども、後者の場合、欠陥画素は輝点となるの
で実際の表示において目立ち、表示品位を低下させるこ
ととなる。このため、このような輝点となる欠陥につい
ては、次に説明するような欠陥ＴＦＴ素子の修正が施さ
れる。
線長さが３〜２０インチに選ばれる３〜２０型の表示画
面を得るために、絶縁性基板上に複数のＴＦＴ素子を欠
陥が生じることなく均一にかつ高密度に形成することは
非常に困難であり、欠陥ＴＦＴ素子が生じてしまうこと
となる。この欠陥としては、ソース電極Ｓとドレイン電
極Ｄとの間が短絡してソース配線に与えられる表示信号
が常にドレイン電極Ｄに入力されてしまう導通（リー
ク）欠陥と、ソース配線に与えられる表示用の信号がド
レイン電極Ｄに全く入力されない不導通欠陥とが考えら
れる。前者の場合、欠陥画素は黒点となるので認識され
にくいけれども、後者の場合、欠陥画素は輝点となるの
で実際の表示において目立ち、表示品位を低下させるこ
ととなる。このため、このような輝点となる欠陥につい
ては、次に説明するような欠陥ＴＦＴ素子の修正が施さ
れる。
【００１１】図７は、欠陥ＴＦＴ素子の修正方法を説明
するための図である。たとえば、ＴＦＴ素子ＴＲ６５が
欠陥ＴＦＴ素子であるとする。まずこのＴＦＴ素子ＴＲ
６５のソース電極Ｓとドレイン電極Ｄとをレーザデポジ
ション法によって形成される導電性膜４によって接続す
る。次に、ＴＦＴ素子ＴＲ６５のゲート電極枝線５およ
びＴＦＴ素子ＴＲ６５を有する画素ＰＲ６５の補助容量
素子Ｃｓの電極枝線６とを、たとえば図示される部分Ｐ
１１，Ｐ１２でレーザによって切り離す。これによっ
て、ソース配線Ｓ１１が画素電極ＬＣＲ６５に欠陥ＴＦ
Ｔ素子ＴＲ６５を介さずに直接接続され、実際の表示に
おいて黒点となって、欠陥ＴＦＴ素子ＴＲ６５の画素Ｐ
Ｒ６５を目立ちにくくすることができる。このような修
正方法は、たとえば特開平３−２３４２５号公報に開示
されている。
するための図である。たとえば、ＴＦＴ素子ＴＲ６５が
欠陥ＴＦＴ素子であるとする。まずこのＴＦＴ素子ＴＲ
６５のソース電極Ｓとドレイン電極Ｄとをレーザデポジ
ション法によって形成される導電性膜４によって接続す
る。次に、ＴＦＴ素子ＴＲ６５のゲート電極枝線５およ
びＴＦＴ素子ＴＲ６５を有する画素ＰＲ６５の補助容量
素子Ｃｓの電極枝線６とを、たとえば図示される部分Ｐ
１１，Ｐ１２でレーザによって切り離す。これによっ
て、ソース配線Ｓ１１が画素電極ＬＣＲ６５に欠陥ＴＦ
Ｔ素子ＴＲ６５を介さずに直接接続され、実際の表示に
おいて黒点となって、欠陥ＴＦＴ素子ＴＲ６５の画素Ｐ
Ｒ６５を目立ちにくくすることができる。このような修
正方法は、たとえば特開平３−２３４２５号公報に開示
されている。
【００１２】
【発明が解決しようとする課題】上述した液晶表示装置
１における欠陥ＴＦＴ素子の修正では、欠陥ＴＦＴ素子
ＴＲ６５に接続された画素電極ＬＣＲ６５にソース配線
Ｓ１１への表示信号が常に印加される。これによって、
欠陥部分の画素ＰＲ６５を常に目立つ赤色に着色した輝
点ではなく、比較的目立たない黒点とすることができ
る。しかしながら、静止画像あるいは単色の表示画像に
おいては、常に黒点であることから、反対に目立ってし
まい、表示品位が低下するという問題がある。
１における欠陥ＴＦＴ素子の修正では、欠陥ＴＦＴ素子
ＴＲ６５に接続された画素電極ＬＣＲ６５にソース配線
Ｓ１１への表示信号が常に印加される。これによって、
欠陥部分の画素ＰＲ６５を常に目立つ赤色に着色した輝
点ではなく、比較的目立たない黒点とすることができ
る。しかしながら、静止画像あるいは単色の表示画像に
おいては、常に黒点であることから、反対に目立ってし
まい、表示品位が低下するという問題がある。
【００１３】本発明の目的は、スイッチング素子の欠陥
の修正を施すことができるアクティブマトリクス基板、
およびこのようなスイッチング素子の欠陥による表示不
良を目立たなくして表示品位を向上することができる前
記アクティブマトリクス基板を用いた表示装置の欠陥修
正方法を提供することである。
の修正を施すことができるアクティブマトリクス基板、
およびこのようなスイッチング素子の欠陥による表示不
良を目立たなくして表示品位を向上することができる前
記アクティブマトリクス基板を用いた表示装置の欠陥修
正方法を提供することである。
【００１４】
【課題を解決するための手段】本発明は、マトリクス状
に配列された予め定める表示色の画素の組合わせによっ
てカラー表示を行うために用いられ、絶縁性基板と、前
記絶縁性基板上に互いに平行に間隔をあけて配設される
複数の帯状のゲート配線と、前記絶縁性基板上にゲート
配線とは絶縁性を保持し、ゲート配線とは直交する方向
に互いに間隔をあけて配設される複数の帯状のソース配
線と、前記ゲート配線およびソース配線によって形成さ
れる前記絶縁性基板上の矩形の複数の画素領域にそれぞ
れ配置される画素電極と、前記画素領域毎に配置され、
前記ゲート配線に接続されるゲート電極、前記ソース配
線に接続されるソース電極、および前記画素電極に接続
されるドレイン電極を少なくとも有するスイッチング素
子とを含んで構成されるアクティブマトリクス基板にお
いて、前記絶縁性基板上に、ゲート配線、ソース配線、
画素電極、およびスイッチング素子とは絶縁性を保持
し、同じ表示色の画素領域をつないで配設される欠陥修
正用配線を含むことを特徴とするアクティブマトリクス
基板である。本発明に従えば、スイッチング素子が形成
された絶縁性基板上には欠陥修正用配線が形成される。
当該欠陥修正用配線は、スイッチング素子に欠陥が発生
した場合において後述するような修正を施すために用い
ることができる。
に配列された予め定める表示色の画素の組合わせによっ
てカラー表示を行うために用いられ、絶縁性基板と、前
記絶縁性基板上に互いに平行に間隔をあけて配設される
複数の帯状のゲート配線と、前記絶縁性基板上にゲート
配線とは絶縁性を保持し、ゲート配線とは直交する方向
に互いに間隔をあけて配設される複数の帯状のソース配
線と、前記ゲート配線およびソース配線によって形成さ
れる前記絶縁性基板上の矩形の複数の画素領域にそれぞ
れ配置される画素電極と、前記画素領域毎に配置され、
前記ゲート配線に接続されるゲート電極、前記ソース配
線に接続されるソース電極、および前記画素電極に接続
されるドレイン電極を少なくとも有するスイッチング素
子とを含んで構成されるアクティブマトリクス基板にお
いて、前記絶縁性基板上に、ゲート配線、ソース配線、
画素電極、およびスイッチング素子とは絶縁性を保持
し、同じ表示色の画素領域をつないで配設される欠陥修
正用配線を含むことを特徴とするアクティブマトリクス
基板である。本発明に従えば、スイッチング素子が形成
された絶縁性基板上には欠陥修正用配線が形成される。
当該欠陥修正用配線は、スイッチング素子に欠陥が発生
した場合において後述するような修正を施すために用い
ることができる。
【００１５】また本発明の前記マトリクス状に配列され
る画素は、前記ソース配線の伸びる方向で同じ表示色に
選ばれ、前記欠陥修正用配線は、スイッチング素子のド
レイン電極に少なくとも一部分が重なり、前記ソース配
線と平行に配設されることを特徴とする。本発明に従え
ば、欠陥修正用配線がソース配線と平行に設けられるの
で、アクティブマトリクス基板の構成が比較的簡単であ
り、その作成が容易となる。また、後述する欠陥の修正
を比較的簡単に行うことができる。
る画素は、前記ソース配線の伸びる方向で同じ表示色に
選ばれ、前記欠陥修正用配線は、スイッチング素子のド
レイン電極に少なくとも一部分が重なり、前記ソース配
線と平行に配設されることを特徴とする。本発明に従え
ば、欠陥修正用配線がソース配線と平行に設けられるの
で、アクティブマトリクス基板の構成が比較的簡単であ
り、その作成が容易となる。また、後述する欠陥の修正
を比較的簡単に行うことができる。
【００１６】また本発明は、前記スイッチング素子は薄
膜トランジスタ素子であることを特徴とする。本発明に
従えば、前記スイッチング素子として薄膜トランジスタ
素子を形成した場合において、当該薄膜トランジスタ素
子で生じる導通欠陥および不導通欠陥の修正を施すこと
ができる。
膜トランジスタ素子であることを特徴とする。本発明に
従えば、前記スイッチング素子として薄膜トランジスタ
素子を形成した場合において、当該薄膜トランジスタ素
子で生じる導通欠陥および不導通欠陥の修正を施すこと
ができる。
【００１７】また本発明は、マトリクス状に配列された
予め定める表示色の画素の組合わせによってカラー表示
を行い、少なくともいずれか一方が透光性を有する一対
の基板部材のうちのいずれか一方基板部材は、絶縁性基
板と、前記絶縁性基板上に互いに平行に間隔をあけて配
設される複数の帯状のゲート配線と、前記絶縁性基板上
にゲート配線とは絶縁性を保持し、ゲート配線とは直交
する方向に互いに間隔をあけて配設される複数の帯状の
ソース配線と、前記ゲート配線およびソース配線によっ
て形成される前記絶縁性基板上の矩形の複数の画素領域
にそれぞれ配置される画素電極と、前記画素領域毎に配
置され、前記ゲート配線に接続されるゲート電極、前記
ソース配線に接続されるソース電極、および前記画素電
極に接続されるドレイン電極を少なくとも有するスイッ
チング素子と、前記絶縁性基板上に、ゲート配線、ソー
ス配線、画素電極、およびスイッチング素子とは絶縁性
を保持し、同じ表示色の画素領域をつないで配設される
欠陥修正用配線とを含む表示装置の欠陥修正方法におい
て、ソース電極に与えられた信号がドレイン電極に入力
されない不導通欠陥が生じた欠陥スイッチング素子に接
続された欠陥画素電極を、当該欠陥スイッチング素子を
有する欠陥画素領域の欠陥修正用配線に接続し、前記欠
陥画素領域に隣接する画素領域であって、前記欠陥画素
電極が接続された欠陥修正用配線が配設される画素領域
のうちの１つの画素領域のスイッチング素子を、当該欠
陥修正用配線に接続することを特徴とする表示装置の欠
陥修正方法である。本発明に従えば、ソース電極に与え
られた信号がドレイン電極に入力されない不導通欠陥が
生じた欠陥スイッチング素子に接続された欠陥画素電極
は、欠陥画素と同じ表示色の隣接する画素の正常なスイ
ッチング素子と前記欠陥修正用配線を介して接続され、
接続された正常なスイッチング素子によって欠陥画素電
極が駆動される。したがって、欠陥画素は、隣接する同
じ表示色の画素に与えられる表示信号によって、当該隣
接する画素と同じようにして表示状態が制御される。こ
のため黒点や輝点がなくなり、欠陥画素であることを目
立たなくすることができ、表示品位が著しく向上して、
表示装置の歩留りが向上する。
予め定める表示色の画素の組合わせによってカラー表示
を行い、少なくともいずれか一方が透光性を有する一対
の基板部材のうちのいずれか一方基板部材は、絶縁性基
板と、前記絶縁性基板上に互いに平行に間隔をあけて配
設される複数の帯状のゲート配線と、前記絶縁性基板上
にゲート配線とは絶縁性を保持し、ゲート配線とは直交
する方向に互いに間隔をあけて配設される複数の帯状の
ソース配線と、前記ゲート配線およびソース配線によっ
て形成される前記絶縁性基板上の矩形の複数の画素領域
にそれぞれ配置される画素電極と、前記画素領域毎に配
置され、前記ゲート配線に接続されるゲート電極、前記
ソース配線に接続されるソース電極、および前記画素電
極に接続されるドレイン電極を少なくとも有するスイッ
チング素子と、前記絶縁性基板上に、ゲート配線、ソー
ス配線、画素電極、およびスイッチング素子とは絶縁性
を保持し、同じ表示色の画素領域をつないで配設される
欠陥修正用配線とを含む表示装置の欠陥修正方法におい
て、ソース電極に与えられた信号がドレイン電極に入力
されない不導通欠陥が生じた欠陥スイッチング素子に接
続された欠陥画素電極を、当該欠陥スイッチング素子を
有する欠陥画素領域の欠陥修正用配線に接続し、前記欠
陥画素領域に隣接する画素領域であって、前記欠陥画素
電極が接続された欠陥修正用配線が配設される画素領域
のうちの１つの画素領域のスイッチング素子を、当該欠
陥修正用配線に接続することを特徴とする表示装置の欠
陥修正方法である。本発明に従えば、ソース電極に与え
られた信号がドレイン電極に入力されない不導通欠陥が
生じた欠陥スイッチング素子に接続された欠陥画素電極
は、欠陥画素と同じ表示色の隣接する画素の正常なスイ
ッチング素子と前記欠陥修正用配線を介して接続され、
接続された正常なスイッチング素子によって欠陥画素電
極が駆動される。したがって、欠陥画素は、隣接する同
じ表示色の画素に与えられる表示信号によって、当該隣
接する画素と同じようにして表示状態が制御される。こ
のため黒点や輝点がなくなり、欠陥画素であることを目
立たなくすることができ、表示品位が著しく向上して、
表示装置の歩留りが向上する。
【００１８】また本発明は、前記欠陥画素電極を、前記
欠陥スイッチング素子から切り離すことを特徴とする。
本発明に従えば、欠陥画素が欠陥スイッチング素子から
切り離されるので、欠陥スイッチング素子にドレイン電
極からリーク電流が流れないようにすることができ、欠
陥画素電極を隣接する正常なスイッチング素子によって
確実に駆動し、当該正常なスイッチング素子に接続され
た画素電極と同様に駆動することができる。したがっ
て、さらに欠陥画素であることを目立たなくすることが
でき、表示品位が向上する。
欠陥スイッチング素子から切り離すことを特徴とする。
本発明に従えば、欠陥画素が欠陥スイッチング素子から
切り離されるので、欠陥スイッチング素子にドレイン電
極からリーク電流が流れないようにすることができ、欠
陥画素電極を隣接する正常なスイッチング素子によって
確実に駆動し、当該正常なスイッチング素子に接続され
た画素電極と同様に駆動することができる。したがっ
て、さらに欠陥画素であることを目立たなくすることが
でき、表示品位が向上する。
【００１９】また本発明は、マトリクス状に配列された
予め定める表示色の画素の組合わせによってカラー表示
を行い、少なくともいずれか一方が透光性を有する一対
の基板部材のうちのいずれか一方基板部材は、絶縁性基
板と、前記絶縁性基板上に互いに平行に間隔をあけて配
設される複数の帯状のゲート配線と、前記絶縁性基板上
にゲート配線とは絶縁性を保持し、ゲート配線とは直交
する方向に互いに間隔をあけて配設される複数の帯状の
ソース配線と、前記ゲート配線およびソース配線によっ
て形成される前記絶縁性基板上の矩形の複数の画素領域
にそれぞれ配置される画素電極と、前記画素領域毎に配
置され、前記ゲート配線に接続されるゲート電極、前記
ソース配線に接続されるソース電極、および前記画素電
極に接続されるドレイン電極を少なくとも有するスイッ
チング素子と、前記絶縁性基板上に、ゲート配線、ソー
ス配線、画素電極、およびスイッチング素子とは絶縁性
を保持し、同じ表示色の画素領域をつないで配設される
欠陥修正用配線とを含む表示装置の欠陥修正方法におい
て、ソース電極に与えられた信号が常にドレイン電極に
入力される導通欠陥が生じた欠陥スイッチング素子に接
続された欠陥画素電極を、前記欠陥スイッチング素子か
ら切り離し、前記欠陥画素電極を、前記欠陥スイッチン
グ素子を有する欠陥画素領域の欠陥修正用配線に接続
し、前記欠陥画素領域に隣接する画素領域であって、前
記欠陥画素電極が接続された欠陥修正用配線が配設され
る画素領域のうちの１つの画素領域のスイッチング素子
を、当該欠陥修正用配線に接続することを特徴とする表
示装置の欠陥修正方法である。本発明に従えば、ソース
電極に与えられた信号が常にドレイン電極に入力される
導通欠陥が生じた欠陥スイッチング素子に接続された欠
陥画素電極は、前記欠陥スイッチング素子から切り離さ
れ、前述したのと同様にして、欠陥画素と同じ表示色の
隣接する画素の正常なスイッチング素子と前記欠陥修正
用配線を介して接続される。これによって、欠陥画素電
極は接続された正常なスイッチング素子によって駆動さ
れ、欠陥画素であることを目立たなくすることができ
て、表示品位が著しく向上し、表示装置の歩留りが向上
する。
予め定める表示色の画素の組合わせによってカラー表示
を行い、少なくともいずれか一方が透光性を有する一対
の基板部材のうちのいずれか一方基板部材は、絶縁性基
板と、前記絶縁性基板上に互いに平行に間隔をあけて配
設される複数の帯状のゲート配線と、前記絶縁性基板上
にゲート配線とは絶縁性を保持し、ゲート配線とは直交
する方向に互いに間隔をあけて配設される複数の帯状の
ソース配線と、前記ゲート配線およびソース配線によっ
て形成される前記絶縁性基板上の矩形の複数の画素領域
にそれぞれ配置される画素電極と、前記画素領域毎に配
置され、前記ゲート配線に接続されるゲート電極、前記
ソース配線に接続されるソース電極、および前記画素電
極に接続されるドレイン電極を少なくとも有するスイッ
チング素子と、前記絶縁性基板上に、ゲート配線、ソー
ス配線、画素電極、およびスイッチング素子とは絶縁性
を保持し、同じ表示色の画素領域をつないで配設される
欠陥修正用配線とを含む表示装置の欠陥修正方法におい
て、ソース電極に与えられた信号が常にドレイン電極に
入力される導通欠陥が生じた欠陥スイッチング素子に接
続された欠陥画素電極を、前記欠陥スイッチング素子か
ら切り離し、前記欠陥画素電極を、前記欠陥スイッチン
グ素子を有する欠陥画素領域の欠陥修正用配線に接続
し、前記欠陥画素領域に隣接する画素領域であって、前
記欠陥画素電極が接続された欠陥修正用配線が配設され
る画素領域のうちの１つの画素領域のスイッチング素子
を、当該欠陥修正用配線に接続することを特徴とする表
示装置の欠陥修正方法である。本発明に従えば、ソース
電極に与えられた信号が常にドレイン電極に入力される
導通欠陥が生じた欠陥スイッチング素子に接続された欠
陥画素電極は、前記欠陥スイッチング素子から切り離さ
れ、前述したのと同様にして、欠陥画素と同じ表示色の
隣接する画素の正常なスイッチング素子と前記欠陥修正
用配線を介して接続される。これによって、欠陥画素電
極は接続された正常なスイッチング素子によって駆動さ
れ、欠陥画素であることを目立たなくすることができ
て、表示品位が著しく向上し、表示装置の歩留りが向上
する。
【００２０】
【発明の実施の形態】図１は、本発明の実施の一形態で
あるアクティブマトリクス基板である一方基板部材１２
を用いた液晶表示装置１１の電気的構成を示す回路図で
ある。また図２は、前記液晶表示装置１１の構成を示す
断面図である。
あるアクティブマトリクス基板である一方基板部材１２
を用いた液晶表示装置１１の電気的構成を示す回路図で
ある。また図２は、前記液晶表示装置１１の構成を示す
断面図である。
【００２１】液晶表示装置１１は、マトリクス状に配列
された予め定める表示色の画素の組合わせによってカラ
ー表示を行い、少なくともいずれか一方が透光性を有す
る一対の基板部材１２，１３間に液晶層１４を介在して
構成される。前記一対の基板部材１２，１３のうちのい
ずれか一方基板部材１２であるアクティブマトリクス基
板は、絶縁性基板１５、ゲート配線Ｇ１〜Ｇ４、ソース
配線Ｓ１〜Ｓ５、ＴＦＴ（薄膜トランジスタ）素子ＴＲ
１１，ＴＲ１２，ＴＲ２１，ＴＲ２２，ＴＲ３１，ＴＲ
３２，ＴＧ１１，ＴＧ２１，ＴＧ３１，ＴＢ１１，ＴＢ
２１，ＴＢ３１、画素電極ＬＣＲ１１，ＬＣＲ１２，Ｌ
ＣＲ２１，ＬＣＲ２２，ＬＣＲ３１，ＬＣＲ３２，ＬＣ
Ｇ１１，ＬＣＧ２１，ＬＣＧ３１，ＬＣＢ１１，ＬＣＢ
２１，ＬＣＢ３１および配向膜２０を含んで構成され
る。他方基板部材１３は、絶縁性基板２１、カラーフィ
ルタ２２、対向電極２３および配向膜２４を含んで構成
される。なお、前記ＴＦＴ素子を総称する場合には参照
符Ｔで表し、画素電極を総称する場合には参照符ＬＣを
用いる。
された予め定める表示色の画素の組合わせによってカラ
ー表示を行い、少なくともいずれか一方が透光性を有す
る一対の基板部材１２，１３間に液晶層１４を介在して
構成される。前記一対の基板部材１２，１３のうちのい
ずれか一方基板部材１２であるアクティブマトリクス基
板は、絶縁性基板１５、ゲート配線Ｇ１〜Ｇ４、ソース
配線Ｓ１〜Ｓ５、ＴＦＴ（薄膜トランジスタ）素子ＴＲ
１１，ＴＲ１２，ＴＲ２１，ＴＲ２２，ＴＲ３１，ＴＲ
３２，ＴＧ１１，ＴＧ２１，ＴＧ３１，ＴＢ１１，ＴＢ
２１，ＴＢ３１、画素電極ＬＣＲ１１，ＬＣＲ１２，Ｌ
ＣＲ２１，ＬＣＲ２２，ＬＣＲ３１，ＬＣＲ３２，ＬＣ
Ｇ１１，ＬＣＧ２１，ＬＣＧ３１，ＬＣＢ１１，ＬＣＢ
２１，ＬＣＢ３１および配向膜２０を含んで構成され
る。他方基板部材１３は、絶縁性基板２１、カラーフィ
ルタ２２、対向電極２３および配向膜２４を含んで構成
される。なお、前記ＴＦＴ素子を総称する場合には参照
符Ｔで表し、画素電極を総称する場合には参照符ＬＣを
用いる。
【００２２】一方基板部材１２の絶縁性基板１５上に
は、複数の帯状のゲート配線Ｇ１〜Ｇ４が、互いに平行
に間隔をあけて配設される。また、複数の帯状のソース
配線Ｓ１〜Ｓ５が前記ゲート配線Ｇ１〜Ｇ４とは絶縁性
を保持し、かつ直交する方向に互いに間隔をあけて配設
される。ゲート配線Ｇ１〜Ｇ４とソース配線Ｓ１〜Ｓ５
とによって形成される矩形の領域が画素ＰＲ１１，ＰＲ
１２，ＰＲ２１，ＰＲ２２，ＰＲ３１，ＰＲ３２，ＰＧ
１１，ＰＧ２１，ＰＧ３１，ＰＢ１１，ＰＢ２１，ＰＢ
３１である。ここでは、表示装置１の１つの画素は、赤
（Ｒ）、緑（Ｇ）および青（Ｂ）色のうちのいずれか１
つの色の表示を行い、所定の表示色の画素の組合わせに
よってカラー表示を行うものとする。画素ＰＲは赤色表
示を、画素ＰＧは緑色表示を、画素ＰＢは青色表示をそ
れぞれ行う画素である。また、ソース配線Ｓ１〜Ｓ５の
伸びる方向に配列される画素の表示色は、同じに設定さ
れる。なお、画素を総称するときには、参照符Ｐを用い
る。
は、複数の帯状のゲート配線Ｇ１〜Ｇ４が、互いに平行
に間隔をあけて配設される。また、複数の帯状のソース
配線Ｓ１〜Ｓ５が前記ゲート配線Ｇ１〜Ｇ４とは絶縁性
を保持し、かつ直交する方向に互いに間隔をあけて配設
される。ゲート配線Ｇ１〜Ｇ４とソース配線Ｓ１〜Ｓ５
とによって形成される矩形の領域が画素ＰＲ１１，ＰＲ
１２，ＰＲ２１，ＰＲ２２，ＰＲ３１，ＰＲ３２，ＰＧ
１１，ＰＧ２１，ＰＧ３１，ＰＢ１１，ＰＢ２１，ＰＢ
３１である。ここでは、表示装置１の１つの画素は、赤
（Ｒ）、緑（Ｇ）および青（Ｂ）色のうちのいずれか１
つの色の表示を行い、所定の表示色の画素の組合わせに
よってカラー表示を行うものとする。画素ＰＲは赤色表
示を、画素ＰＧは緑色表示を、画素ＰＢは青色表示をそ
れぞれ行う画素である。また、ソース配線Ｓ１〜Ｓ５の
伸びる方向に配列される画素の表示色は、同じに設定さ
れる。なお、画素を総称するときには、参照符Ｐを用い
る。
【００２３】複数の画素Ｐには、画素電極ＬＣがそれぞ
れ配置される。また、ＴＦＴ素子Ｔがそれぞれ配置され
る。ＴＦＴ素子Ｔは、ゲート電極Ｇ、ソース電極Ｓ、ド
レイン電極Ｄ、ゲート絶縁膜１６、半導体層１７および
コンタクト層１８を含んで構成されるスイッチング素子
であり、前記ゲート電極Ｇはゲート配線Ｇ１〜Ｇ４に、
ソース電極Ｓはソース配線Ｓ１〜Ｓ５に、ドレイン電極
Ｄは画素電極ＬＣにそれぞれ接続される。ＴＦＴ素子Ｔ
は、絶縁性基板１５上に形成されたゲート電極Ｇおよび
ゲート配線Ｇ１〜Ｇ４を覆ってゲート絶縁膜１６を形成
し、ゲート電極Ｇ上のゲート絶縁膜１６上に半導体層１
７およびコンタクト層１８をこの順番に積層し、さらに
ソース電極Ｓおよびドレイン電極Ｄを形成して作成され
る。また、基板部材１２には液晶層１４に最近接する配
向膜２０が形成される。
れ配置される。また、ＴＦＴ素子Ｔがそれぞれ配置され
る。ＴＦＴ素子Ｔは、ゲート電極Ｇ、ソース電極Ｓ、ド
レイン電極Ｄ、ゲート絶縁膜１６、半導体層１７および
コンタクト層１８を含んで構成されるスイッチング素子
であり、前記ゲート電極Ｇはゲート配線Ｇ１〜Ｇ４に、
ソース電極Ｓはソース配線Ｓ１〜Ｓ５に、ドレイン電極
Ｄは画素電極ＬＣにそれぞれ接続される。ＴＦＴ素子Ｔ
は、絶縁性基板１５上に形成されたゲート電極Ｇおよび
ゲート配線Ｇ１〜Ｇ４を覆ってゲート絶縁膜１６を形成
し、ゲート電極Ｇ上のゲート絶縁膜１６上に半導体層１
７およびコンタクト層１８をこの順番に積層し、さらに
ソース電極Ｓおよびドレイン電極Ｄを形成して作成され
る。また、基板部材１２には液晶層１４に最近接する配
向膜２０が形成される。
【００２４】また、欠陥修正用配線ＳＡＲ１，ＳＡＲ
２，ＳＡＧ１，ＳＡＢ１が、ＴＦＴ素子Ｔのドレイン電
極Ｄに少なくとも一部分が重なるようにして、絶縁膜１
９を介して前記ソース配線Ｓ１〜Ｓ５と平行にそれぞれ
配設される。なお、欠陥修正用配線を総称するときには
参照符ＳＡを用いる。
２，ＳＡＧ１，ＳＡＢ１が、ＴＦＴ素子Ｔのドレイン電
極Ｄに少なくとも一部分が重なるようにして、絶縁膜１
９を介して前記ソース配線Ｓ１〜Ｓ５と平行にそれぞれ
配設される。なお、欠陥修正用配線を総称するときには
参照符ＳＡを用いる。
【００２５】他方基板部材１３の絶縁性基板２１上に
は、カラーフィルタ２２が形成され、さらに前記画素電
極ＬＣに対向する対向電極２が配置される。カラーフィ
ルタ２２は、各画素の表示色、本形態では赤、緑または
青色の色フィルタ２２ａと、画素電極ＬＣ以外の部分の
光を遮光する遮光部２２ｂとから構成される。対向電極
２３は、図１中には画素毎に分割して示しているけれど
も、実際には絶縁性基板２１のほぼ全面に形成される。
対向電極２３はコモン配線に接続される。また、基板部
材１３には、液晶層１４に最近接する配向膜２４が形成
される。
は、カラーフィルタ２２が形成され、さらに前記画素電
極ＬＣに対向する対向電極２が配置される。カラーフィ
ルタ２２は、各画素の表示色、本形態では赤、緑または
青色の色フィルタ２２ａと、画素電極ＬＣ以外の部分の
光を遮光する遮光部２２ｂとから構成される。対向電極
２３は、図１中には画素毎に分割して示しているけれど
も、実際には絶縁性基板２１のほぼ全面に形成される。
対向電極２３はコモン配線に接続される。また、基板部
材１３には、液晶層１４に最近接する配向膜２４が形成
される。
【００２６】画素電極ＬＣと対向電極２３とこれらの間
に介在される液晶層１４とによってコンデンサが形成さ
れる。たとえば、ゲート配線Ｇ１に選択信号が印加され
ると、ゲート配線Ｇ１に接続されているＴＦＴ素子ＴＲ
１１，ＴＲ１２，ＴＧ１１，ＴＢ１１がオン状態とな
る。さらに、表示信号がソース配線Ｓ１〜Ｓ５に印加さ
れると、前記ＴＦＴ素子のドレイン電極Ｄから画素電極
ＬＣＲ１１，ＬＣＲ１２，ＬＣＧ１１，ＬＣＢ１１に電
流が流れ、当該画素電極に電荷が蓄積される。これによ
って液晶層１４に電圧が印加され、液晶分子の配向状態
が制御される。
に介在される液晶層１４とによってコンデンサが形成さ
れる。たとえば、ゲート配線Ｇ１に選択信号が印加され
ると、ゲート配線Ｇ１に接続されているＴＦＴ素子ＴＲ
１１，ＴＲ１２，ＴＧ１１，ＴＢ１１がオン状態とな
る。さらに、表示信号がソース配線Ｓ１〜Ｓ５に印加さ
れると、前記ＴＦＴ素子のドレイン電極Ｄから画素電極
ＬＣＲ１１，ＬＣＲ１２，ＬＣＧ１１，ＬＣＢ１１に電
流が流れ、当該画素電極に電荷が蓄積される。これによ
って液晶層１４に電圧が印加され、液晶分子の配向状態
が制御される。
【００２７】たとえば一方基板部材１２側に配置された
偏光板によって一方方向に振動する光となった液晶層１
４への入射光は、液晶層１４の液晶分子の配向に従って
振動方向が制御され、他方基板部材１３側に配置された
偏光板を介して出射する。たとえば液晶分子の配向状態
が変化し始める閾値電圧よりも小さいオフ電圧の印加時
において、液晶層１４に最近接して設けられる配向膜２
０，２４によって、液晶分子の配向方向が一方基板部材
１２と他方基板部材１３との間で９０°捩れ配向する場
合、液晶層１４への入射光と液晶層１４からの出射光と
の振動方向は９０°異なるようになる。振動方向が９０
°捩れた光は、光出射側の偏光板の配置条件を選ぶこと
によって透過あるいは遮断される。また前記閾値電圧よ
りも大きいオン電圧印加時には、液晶分子は電界の方
向、すなわち基板部材１２，１３表面に対して垂直方向
に配向する。したがって、入射光はその振動方向が捩れ
ることなく光出射側の偏光板で透過あるいは遮断され
る。オン電圧印加時に光が透過したときには、オフ電圧
印加時に光は遮断される。またあるいはその逆となる。
したがって、印加電圧レベルを制御することによって光
の透過／遮断を制御して表示状態を制御することができ
る。
偏光板によって一方方向に振動する光となった液晶層１
４への入射光は、液晶層１４の液晶分子の配向に従って
振動方向が制御され、他方基板部材１３側に配置された
偏光板を介して出射する。たとえば液晶分子の配向状態
が変化し始める閾値電圧よりも小さいオフ電圧の印加時
において、液晶層１４に最近接して設けられる配向膜２
０，２４によって、液晶分子の配向方向が一方基板部材
１２と他方基板部材１３との間で９０°捩れ配向する場
合、液晶層１４への入射光と液晶層１４からの出射光と
の振動方向は９０°異なるようになる。振動方向が９０
°捩れた光は、光出射側の偏光板の配置条件を選ぶこと
によって透過あるいは遮断される。また前記閾値電圧よ
りも大きいオン電圧印加時には、液晶分子は電界の方
向、すなわち基板部材１２，１３表面に対して垂直方向
に配向する。したがって、入射光はその振動方向が捩れ
ることなく光出射側の偏光板で透過あるいは遮断され
る。オン電圧印加時に光が透過したときには、オフ電圧
印加時に光は遮断される。またあるいはその逆となる。
したがって、印加電圧レベルを制御することによって光
の透過／遮断を制御して表示状態を制御することができ
る。
【００２８】なお、上述したようなカラー表示を行う液
晶表示装置１１では、赤、緑および青の１画素ずつから
成る３つの画素を１単位とし、赤色表示を行う画素ＰＲ
の画素電極ＬＣＲに接続されるソース配線Ｓ１，Ｓ４に
は赤色の表示信号が、同様に緑色表示を行う画素ＰＧの
画素電極ＬＣＧに接続されるソース配線Ｓ２には緑色の
表示信号が、青色表示を行う画素ＰＢの画素電極ＬＣＢ
に接続されるソース配線Ｓ３には青色の表示信号が、そ
れぞれ与えられる。
晶表示装置１１では、赤、緑および青の１画素ずつから
成る３つの画素を１単位とし、赤色表示を行う画素ＰＲ
の画素電極ＬＣＲに接続されるソース配線Ｓ１，Ｓ４に
は赤色の表示信号が、同様に緑色表示を行う画素ＰＧの
画素電極ＬＣＧに接続されるソース配線Ｓ２には緑色の
表示信号が、青色表示を行う画素ＰＢの画素電極ＬＣＢ
に接続されるソース配線Ｓ３には青色の表示信号が、そ
れぞれ与えられる。
【００２９】また、画素電極ＬＣに接続される導体層
を、ＴＦＴ素子Ｔによって画素電極ＬＣが接続されるゲ
ート配線とは異なるゲート配線上に絶縁膜を介して配置
し、補助容量素子Ｃｓが形成される。補助容量素子Ｃｓ
は、容量性素子である画素Ｐのそれぞれの静電容量のば
らつきを抑えて電圧降下を少なくするために設けられ、
ゲート配線Ｇ１〜Ｇ４が選択されてソース配線Ｓ１〜Ｓ
５に表示信号が与えられているときに、所定の電荷を蓄
積する。補助容量素子Ｃｓは、前記導体層とゲート配線
との間で形成する、いわゆるＣＳ ＯＮ ＧＡＴＡ方式
以外に、前記導体層と対向電極との間で形成する、いわ
ゆるＣＳ ＯＮ ＣＯＭ方式であっても構わない。
を、ＴＦＴ素子Ｔによって画素電極ＬＣが接続されるゲ
ート配線とは異なるゲート配線上に絶縁膜を介して配置
し、補助容量素子Ｃｓが形成される。補助容量素子Ｃｓ
は、容量性素子である画素Ｐのそれぞれの静電容量のば
らつきを抑えて電圧降下を少なくするために設けられ、
ゲート配線Ｇ１〜Ｇ４が選択されてソース配線Ｓ１〜Ｓ
５に表示信号が与えられているときに、所定の電荷を蓄
積する。補助容量素子Ｃｓは、前記導体層とゲート配線
との間で形成する、いわゆるＣＳ ＯＮ ＧＡＴＡ方式
以外に、前記導体層と対向電極との間で形成する、いわ
ゆるＣＳ ＯＮ ＣＯＭ方式であっても構わない。
【００３０】このような液晶表示装置１１において、絶
縁性基板１５上に複数のＴＦＴ素子Ｔを欠陥が生じるこ
となく均一にかつ高密度に形成することは非常に困難で
あり、欠陥ＴＦＴ素子が生じてしまうこととなる。この
欠陥としては、ソース電極Ｓとドレイン電極Ｄとの間が
短絡してソース配線に与えられる表示信号が常にドレイ
ン電極に入力されてしまう導通（リーク）欠陥と、ソー
ス配線に与えられる表示用の信号がドレイン電極Ｄに全
く入力されない不導通欠陥とが考えられる。このような
欠陥が生じたときには次のような欠陥ＴＦＴ素子の修正
がそれぞれ施される。
縁性基板１５上に複数のＴＦＴ素子Ｔを欠陥が生じるこ
となく均一にかつ高密度に形成することは非常に困難で
あり、欠陥ＴＦＴ素子が生じてしまうこととなる。この
欠陥としては、ソース電極Ｓとドレイン電極Ｄとの間が
短絡してソース配線に与えられる表示信号が常にドレイ
ン電極に入力されてしまう導通（リーク）欠陥と、ソー
ス配線に与えられる表示用の信号がドレイン電極Ｄに全
く入力されない不導通欠陥とが考えられる。このような
欠陥が生じたときには次のような欠陥ＴＦＴ素子の修正
がそれぞれ施される。
【００３１】図３は、前記ＴＦＴ素子Ｔに不導通欠陥が
生じたときの修正手順を示す工程図である。また図４は
当該修正手順を説明するための図である。
生じたときの修正手順を示す工程図である。また図４は
当該修正手順を説明するための図である。
【００３２】たとえばＴＦＴ素子ＴＲ２１に不導通欠陥
が生じた場合について説明する。欠陥ＴＦＴ素子ＴＲ２
１に接続されている欠陥画素電極ＬＣＲ２１を有する欠
陥画素ＰＲ２１には、常に、入射光を透過させてしまう
輝点欠陥が発生する。欠陥ＴＦＴ素子ＴＲ２１の修正
は、当該ＴＦＴ素子ＴＲ２１の欠陥画素ＰＲ２１に隣接
し、欠陥画素ＰＲ２１と同じ表示色の画素ＰＲ１１，Ｐ
Ｒ３１のうちのいずれか一方画素、たとえば画素ＰＲ１
１の正常なＴＦＴ素子ＴＲ１１によって、欠陥画素ＰＲ
２１の欠陥画素電極ＬＣＲ２１が駆動されるように施さ
れる。
が生じた場合について説明する。欠陥ＴＦＴ素子ＴＲ２
１に接続されている欠陥画素電極ＬＣＲ２１を有する欠
陥画素ＰＲ２１には、常に、入射光を透過させてしまう
輝点欠陥が発生する。欠陥ＴＦＴ素子ＴＲ２１の修正
は、当該ＴＦＴ素子ＴＲ２１の欠陥画素ＰＲ２１に隣接
し、欠陥画素ＰＲ２１と同じ表示色の画素ＰＲ１１，Ｐ
Ｒ３１のうちのいずれか一方画素、たとえば画素ＰＲ１
１の正常なＴＦＴ素子ＴＲ１１によって、欠陥画素ＰＲ
２１の欠陥画素電極ＬＣＲ２１が駆動されるように施さ
れる。
【００３３】まず工程ａ１では、ＴＦＴ素子ＴＲ１１，
ＴＲ２１のドレイン電極Ｄから伸びるドレイン枝線２５
を、参照符Ｐ３，Ｐ４で示される部分で修正用配線ＳＡ
Ｒ１とそれぞれ接続する。この接続は、たとえばレーザ
デポジション法によって形成される導電性膜によって行
われる。
ＴＲ２１のドレイン電極Ｄから伸びるドレイン枝線２５
を、参照符Ｐ３，Ｐ４で示される部分で修正用配線ＳＡ
Ｒ１とそれぞれ接続する。この接続は、たとえばレーザ
デポジション法によって形成される導電性膜によって行
われる。
【００３４】工程ａ２では、修正用配線ＳＡＲ１を、前
記接続部分Ｐ３，Ｐ４間のみに形成されるように、たと
えば図示される部分Ｐ５，Ｐ６で、たとえばレーザによ
って切断する。
記接続部分Ｐ３，Ｐ４間のみに形成されるように、たと
えば図示される部分Ｐ５，Ｐ６で、たとえばレーザによ
って切断する。
【００３５】工程ａ３では、欠陥ＴＦＴ素子ＴＲ２１
を、そのドレイン電極Ｄから伸びるドレイン枝線２５の
部分Ｐ７で、たとえばレーザによって切り離す。これに
よって、欠陥ＴＦＴ素子ＴＲ２１のドレイン電極Ｄから
リーク電流が流れないようにすることができる。
を、そのドレイン電極Ｄから伸びるドレイン枝線２５の
部分Ｐ７で、たとえばレーザによって切り離す。これに
よって、欠陥ＴＦＴ素子ＴＲ２１のドレイン電極Ｄから
リーク電流が流れないようにすることができる。
【００３６】このような修正によって欠陥ＴＦＴ素子Ｔ
Ｒ２１に接続されていた欠陥画素電極ＬＣＲ２１は、正
常なＴＦＴ素子ＴＲ１１によって駆動される。
Ｒ２１に接続されていた欠陥画素電極ＬＣＲ２１は、正
常なＴＦＴ素子ＴＲ１１によって駆動される。
【００３７】図５は、ＴＦＴ素子Ｔに導通欠陥が生じて
いたときの修正手順を示す工程図である。前述したのと
同様にＴＦＴ素子ＴＲ２１に欠陥が生じた場合を例に、
図４を参照して説明する。ＴＦＴ素子Ｔのソース電極Ｓ
とドレイン電極Ｄとの間が短絡し、常にドレイン電極Ｄ
にソース配線に与えられる表示信号が入力されてしまう
導通欠陥が生じた場合、欠陥ＴＦＴ素子ＴＲ２１に接続
される欠陥画素電極ＬＣＲ２１を有する欠陥画素ＰＲ２
１には、常に表示信号電圧が印加され、たとえば常に光
が透過せず、黒色表示となった黒点欠陥が生じる。
いたときの修正手順を示す工程図である。前述したのと
同様にＴＦＴ素子ＴＲ２１に欠陥が生じた場合を例に、
図４を参照して説明する。ＴＦＴ素子Ｔのソース電極Ｓ
とドレイン電極Ｄとの間が短絡し、常にドレイン電極Ｄ
にソース配線に与えられる表示信号が入力されてしまう
導通欠陥が生じた場合、欠陥ＴＦＴ素子ＴＲ２１に接続
される欠陥画素電極ＬＣＲ２１を有する欠陥画素ＰＲ２
１には、常に表示信号電圧が印加され、たとえば常に光
が透過せず、黒色表示となった黒点欠陥が生じる。
【００３８】まず工程ｂ１では、欠陥ＴＦＴ素子ＴＲ２
１のドレイン電極Ｄから伸びるドレイン枝線２５を、た
とえば部分Ｐ７で、レーザを用いて切り離す。
１のドレイン電極Ｄから伸びるドレイン枝線２５を、た
とえば部分Ｐ７で、レーザを用いて切り離す。
【００３９】工程ｂ２では、隣接する画素の正常なＴＦ
Ｔ素子ＴＲ１１のドレイン電極Ｄから伸びるドレイン枝
線２５と、欠陥ＴＦＴ素子ＴＲ２１のドレイン電極Ｄか
ら伸びるドレイン枝線２５とを、修正用配線ＳＡＲ１
に、参照符Ｐ３，Ｐ４で示される部分で、たとえばレー
ザデポジション法によって形成される導電性膜によって
接続する。
Ｔ素子ＴＲ１１のドレイン電極Ｄから伸びるドレイン枝
線２５と、欠陥ＴＦＴ素子ＴＲ２１のドレイン電極Ｄか
ら伸びるドレイン枝線２５とを、修正用配線ＳＡＲ１
に、参照符Ｐ３，Ｐ４で示される部分で、たとえばレー
ザデポジション法によって形成される導電性膜によって
接続する。
【００４０】工程ｂ３では、修正用配線ＳＡＲ１を、前
記接続した部分Ｐ３，Ｐ４間のみに形成されるように、
たとえば図示される部分Ｐ５，Ｐ６で、レーザによって
切断する。
記接続した部分Ｐ３，Ｐ４間のみに形成されるように、
たとえば図示される部分Ｐ５，Ｐ６で、レーザによって
切断する。
【００４１】このような修正によって欠陥ＴＦＴ素子Ｔ
Ｒ２１に接続されていた欠陥画素電極ＬＣＲ２１は、正
常なＴＦＴ素子ＴＲ１１によって駆動される。
Ｒ２１に接続されていた欠陥画素電極ＬＣＲ２１は、正
常なＴＦＴ素子ＴＲ１１によって駆動される。
【００４２】以上のように本形態によれば、ＴＦＴ素子
Ｔが形成された絶縁性基板１５上には欠陥修正用配線Ｓ
Ａが形成される。当該配線ＳＡは、同じ表示色の画素を
つなぐようにして配線され、ＴＦＴ素子Ｔに欠陥が生じ
たときには、欠陥ＴＦＴ素子に接続された画素電極ＬＣ
を、当該欠陥ＴＦＴ素子の画素Ｐと同じ表示色の隣接す
る画素Ｐの正常なＴＦＴ素子Ｔと、前記欠陥修正用配線
ＳＡを介して接続し、接続された正常なＴＦＴ素子Ｔに
よって欠陥ＴＦＴ素子に接続された画素電極ＬＣが駆動
されるように修正が施される。
Ｔが形成された絶縁性基板１５上には欠陥修正用配線Ｓ
Ａが形成される。当該配線ＳＡは、同じ表示色の画素を
つなぐようにして配線され、ＴＦＴ素子Ｔに欠陥が生じ
たときには、欠陥ＴＦＴ素子に接続された画素電極ＬＣ
を、当該欠陥ＴＦＴ素子の画素Ｐと同じ表示色の隣接す
る画素Ｐの正常なＴＦＴ素子Ｔと、前記欠陥修正用配線
ＳＡを介して接続し、接続された正常なＴＦＴ素子Ｔに
よって欠陥ＴＦＴ素子に接続された画素電極ＬＣが駆動
されるように修正が施される。
【００４３】したがって、欠陥ＴＦＴ素子の画素Ｐは隣
接する同じ表示色の画素Ｐに与えられる表示信号によっ
て、隣接する画素Ｐと同じように表示状態が制御される
こととなり、黒点や輝点をなくして欠陥画素であること
を目立たなくすることができ、表示品位が著しく向上し
て、液晶表示装置１１の歩留りが向上する。また、欠陥
ＴＦＴ素子に接続された画素電極ＬＣが隣接する画素Ｐ
の欠陥ＴＦＴ素子と接続されてしまうことを低減するこ
とができる。
接する同じ表示色の画素Ｐに与えられる表示信号によっ
て、隣接する画素Ｐと同じように表示状態が制御される
こととなり、黒点や輝点をなくして欠陥画素であること
を目立たなくすることができ、表示品位が著しく向上し
て、液晶表示装置１１の歩留りが向上する。また、欠陥
ＴＦＴ素子に接続された画素電極ＬＣが隣接する画素Ｐ
の欠陥ＴＦＴ素子と接続されてしまうことを低減するこ
とができる。
【００４４】なお、本形態では、マトリクス状に配列さ
れた画素Ｐがソース配線の伸びる方向で同じ表示色とな
る、いわゆるストライプ型の例について説明したけれど
も、斜め方向の画素が同じ表示色となる、いわゆるモザ
イク型やその他の型の例についても同じ表示色の画素を
つなぐ欠陥修正用配線を設けることによって、本形態で
説明したのと同様の効果が得られる。
れた画素Ｐがソース配線の伸びる方向で同じ表示色とな
る、いわゆるストライプ型の例について説明したけれど
も、斜め方向の画素が同じ表示色となる、いわゆるモザ
イク型やその他の型の例についても同じ表示色の画素を
つなぐ欠陥修正用配線を設けることによって、本形態で
説明したのと同様の効果が得られる。
【００４５】また、本形態で説明したような液晶表示装
置に限らず、アクティブマトリクス基板を用いた他の表
示装置においても同様に、欠陥画素を目立たなくして、
表示品位を向上することができる。
置に限らず、アクティブマトリクス基板を用いた他の表
示装置においても同様に、欠陥画素を目立たなくして、
表示品位を向上することができる。
【００４６】
【発明の効果】以上のように本発明によれば、スイッチ
ング素子が形成された絶縁性基板上には同じ表示色の画
素をつなぐようにして配設される欠陥修正用配線が形成
される。この配線を用いて欠陥ＴＦＴ素子に接続された
画素電極を欠陥ＴＦＴ素子の画素と同じ表示色の画素の
正常なＴＦＴ素子と接続することができ、このような欠
陥修正用配線を有するアクティブマトリクス基板を用い
た表示装置において、所定の修正を施すことによって、
欠陥画素を目立たなくして、表示品位を向上することが
できる。
ング素子が形成された絶縁性基板上には同じ表示色の画
素をつなぐようにして配設される欠陥修正用配線が形成
される。この配線を用いて欠陥ＴＦＴ素子に接続された
画素電極を欠陥ＴＦＴ素子の画素と同じ表示色の画素の
正常なＴＦＴ素子と接続することができ、このような欠
陥修正用配線を有するアクティブマトリクス基板を用い
た表示装置において、所定の修正を施すことによって、
欠陥画素を目立たなくして、表示品位を向上することが
できる。
【００４７】また本発明によれば、マトリクス状に配列
される画素は、ソース配線の伸びる方向で同じ表示色に
選ばれ、前記欠陥修正用配線は、スイッチング素子のド
レイン電極上にソース配線と平行に配設される。したが
って、アクティブマトリクス基板の構成が比較的容易と
なり、また欠陥スイッチング素子の修正が比較的容易と
なる。
される画素は、ソース配線の伸びる方向で同じ表示色に
選ばれ、前記欠陥修正用配線は、スイッチング素子のド
レイン電極上にソース配線と平行に配設される。したが
って、アクティブマトリクス基板の構成が比較的容易と
なり、また欠陥スイッチング素子の修正が比較的容易と
なる。
【００４８】また本発明によれば、前記スイッチング素
子として薄膜トランジスタ素子が形成され、当該薄膜ト
ランジスタ素子の導通あるいは不導通欠陥の修正を施す
ことができる。
子として薄膜トランジスタ素子が形成され、当該薄膜ト
ランジスタ素子の導通あるいは不導通欠陥の修正を施す
ことができる。
【００４９】また本発明によれば、前記アクティブマト
リクス基板を含んで構成される表示装置では、スイッチ
ング素子に不導通欠陥が生じたときには、当該欠陥スイ
ッチング素子に接続された欠陥画素電極が隣接する同じ
表示色の画素の正常なスイッチング素子によって駆動さ
れるように、前記欠陥修正用配線を用いて修正が施され
る。したがって、欠陥スイッチング素子の画素は、隣接
する同じ表示色の画素に与えられる表示信号によって、
当該画素と同じようにして表示状態が制御されるので、
黒点や輝点をなくして欠陥画素であることを目立たなく
することができて表示品位が著しく向上して、表示装置
の歩留りが向上する。
リクス基板を含んで構成される表示装置では、スイッチ
ング素子に不導通欠陥が生じたときには、当該欠陥スイ
ッチング素子に接続された欠陥画素電極が隣接する同じ
表示色の画素の正常なスイッチング素子によって駆動さ
れるように、前記欠陥修正用配線を用いて修正が施され
る。したがって、欠陥スイッチング素子の画素は、隣接
する同じ表示色の画素に与えられる表示信号によって、
当該画素と同じようにして表示状態が制御されるので、
黒点や輝点をなくして欠陥画素であることを目立たなく
することができて表示品位が著しく向上して、表示装置
の歩留りが向上する。
【００５０】また、前記欠陥スイッチング素子に接続さ
れた欠陥画素電極を当該欠陥スイッチング素子から切り
離すことによって、欠陥スイッチング素子のドレイン電
極からリーク電流が流れないようにすることができ、正
常なスイッチング素子によって確実に駆動することが可
能となる。
れた欠陥画素電極を当該欠陥スイッチング素子から切り
離すことによって、欠陥スイッチング素子のドレイン電
極からリーク電流が流れないようにすることができ、正
常なスイッチング素子によって確実に駆動することが可
能となる。
【００５１】また本発明によれば、前記アクティブマト
リクス基板を含んで構成される表示装置でスイッチング
素子に導通欠陥が生じたときには、当該欠陥スイッチン
グ素子に接続された欠陥画素電極が欠陥スイッチング素
子から切り離されて、隣接する同じ表示色の画素の正常
なスイッチング素子によって駆動されるように、前記欠
陥修正用配線を用いて修正が施される。したがって、前
述したのと同様に、欠陥スイッチング素子の画素は、隣
接する同じ表示色の画素に与えられる表示信号によって
当該画素と同じようにして表示状態が制御されることと
なり、欠陥画素が目立たなくなって表示品位が著しく向
上し、表示装置の歩留りが向上する。
リクス基板を含んで構成される表示装置でスイッチング
素子に導通欠陥が生じたときには、当該欠陥スイッチン
グ素子に接続された欠陥画素電極が欠陥スイッチング素
子から切り離されて、隣接する同じ表示色の画素の正常
なスイッチング素子によって駆動されるように、前記欠
陥修正用配線を用いて修正が施される。したがって、前
述したのと同様に、欠陥スイッチング素子の画素は、隣
接する同じ表示色の画素に与えられる表示信号によって
当該画素と同じようにして表示状態が制御されることと
なり、欠陥画素が目立たなくなって表示品位が著しく向
上し、表示装置の歩留りが向上する。
【図１】本発明の実施の一形態であるアクティブマトリ
クス基板である一方基板部材１２を用いた液晶表示装置
１１の電気的構成を示す回路図である。
クス基板である一方基板部材１２を用いた液晶表示装置
１１の電気的構成を示す回路図である。
【図２】前記液晶表示装置１１の構成を示す断面図であ
る。
る。
【図３】ＴＦＴ素子Ｔに不導通欠陥が生じたときの修正
手順を示す工程図である。
手順を示す工程図である。
【図４】ＴＦＴ素子Ｔに不導通欠陥が生じたときの修正
手順を説明するための図である。
手順を説明するための図である。
【図５】ＴＦＴ素子Ｔに導通欠陥が生じたときの修正手
順を示す工程図である。
順を示す工程図である。
【図６】従来技術におけるアクティブマトリクス基板を
用いた液晶表示装置１の電気的構成を示す回路図であ
る。
用いた液晶表示装置１の電気的構成を示す回路図であ
る。
【図７】従来技術の欠陥ＴＦＴ素子の修正方法を説明す
るための図である。
るための図である。
１１ 液晶表示装置 １２，１３ 基板部材 １４ 液晶層 １５，２１ 絶縁性基板 １６ ゲート絶縁膜 １７ 半導体層 １８ コンタクト層 １９ 絶縁膜 ２０，２４ 配向膜 ２２ カラーフィルタ ２３ 対向電極 Ｔ，ＴＲ１１，ＴＲ１２，ＴＲ２１，ＴＲ２２，ＴＲ３
１，ＴＲ３２，ＴＧ１１，ＴＧ２１，ＴＧ３１，ＴＢ１
１，ＴＢ２１，ＴＢ３１ ＴＦＴ素子 ＬＣ，ＬＣＲ１１，ＬＣＲ１２，ＬＣＲ２１，ＬＣＲ２
２，ＬＣＲ３１，ＬＣＲ３２，ＬＣＧ１１，ＬＣＧ２
１，ＬＣＧ３１，ＬＣＢ１１，ＬＣＢ２１，ＬＣＢ３１
画素電極 Ｐ，ＰＲ１１，ＰＲ１２，ＰＲ２１，ＰＲ２２，ＰＲ３
１，ＰＲ３２，ＰＧ１１，ＰＧ２１，ＰＧ３１，ＰＢ１
１，ＰＢ２１，ＰＢ３１ 画素 ＳＡ，ＳＡＲ１，ＳＡＲ２，ＳＡＧ１，ＳＡＢ１ 欠陥
修正用配線 Ｇ１〜Ｇ４ ゲート配線 Ｓ１〜Ｓ５ ソース配線 Ｇ ゲート電極 Ｓ ソース電極 Ｄ ドレイン電極
１，ＴＲ３２，ＴＧ１１，ＴＧ２１，ＴＧ３１，ＴＢ１
１，ＴＢ２１，ＴＢ３１ ＴＦＴ素子 ＬＣ，ＬＣＲ１１，ＬＣＲ１２，ＬＣＲ２１，ＬＣＲ２
２，ＬＣＲ３１，ＬＣＲ３２，ＬＣＧ１１，ＬＣＧ２
１，ＬＣＧ３１，ＬＣＢ１１，ＬＣＢ２１，ＬＣＢ３１
画素電極 Ｐ，ＰＲ１１，ＰＲ１２，ＰＲ２１，ＰＲ２２，ＰＲ３
１，ＰＲ３２，ＰＧ１１，ＰＧ２１，ＰＧ３１，ＰＢ１
１，ＰＢ２１，ＰＢ３１ 画素 ＳＡ，ＳＡＲ１，ＳＡＲ２，ＳＡＧ１，ＳＡＢ１ 欠陥
修正用配線 Ｇ１〜Ｇ４ ゲート配線 Ｓ１〜Ｓ５ ソース配線 Ｇ ゲート電極 Ｓ ソース電極 Ｄ ドレイン電極
Claims (6)
- 【請求項１】 マトリクス状に配列された予め定める表
示色の画素の組合わせによってカラー表示を行うために
用いられ、 絶縁性基板と、 前記絶縁性基板上に互いに平行に間隔をあけて配設され
る複数の帯状のゲート配線と、 前記絶縁性基板上にゲート配線とは絶縁性を保持し、ゲ
ート配線とは直交する方向に互いに間隔をあけて配設さ
れる複数の帯状のソース配線と、 前記ゲート配線およびソース配線によって形成される前
記絶縁性基板上の矩形の複数の画素領域にそれぞれ配置
される画素電極と、 前記画素領域毎に配置され、前記ゲート配線に接続され
るゲート電極、前記ソース配線に接続されるソース電
極、および前記画素電極に接続されるドレイン電極を少
なくとも有するスイッチング素子とを含んで構成される
アクティブマトリクス基板において、 前記絶縁性基板上に、ゲート配線、ソース配線、画素電
極、およびスイッチング素子とは絶縁性を保持し、同じ
表示色の画素領域をつないで配設される欠陥修正用配線
を含むことを特徴とするアクティブマトリクス基板。 - 【請求項２】 前記マトリクス状に配列される画素は、
前記ソース配線の伸びる方向で同じ表示色に選ばれ、 前記欠陥修正用配線は、スイッチング素子のドレイン電
極に少なくとも一部分が重なり、前記ソース配線と平行
に配設されることを特徴とする請求項１記載のアクティ
ブマトリクス基板。 - 【請求項３】 前記スイッチング素子は薄膜トランジス
タ素子であることを特徴とする請求項１記載のアクティ
ブマトリクス基板。 - 【請求項４】 マトリクス状に配列された予め定める表
示色の画素の組合わせによってカラー表示を行い、 少なくともいずれか一方が透光性を有する一対の基板部
材のうちのいずれか一方基板部材は、 絶縁性基板と、 前記絶縁性基板上に互いに平行に間隔をあけて配設され
る複数の帯状のゲート配線と、 前記絶縁性基板上にゲート配線とは絶縁性を保持し、ゲ
ート配線とは直交する方向に互いに間隔をあけて配設さ
れる複数の帯状のソース配線と、 前記ゲート配線およびソース配線によって形成される前
記絶縁性基板上の矩形の複数の画素領域にそれぞれ配置
される画素電極と、 前記画素領域毎に配置され、前記ゲート配線に接続され
るゲート電極、前記ソース配線に接続されるソース電
極、および前記画素電極に接続されるドレイン電極を少
なくとも有するスイッチング素子と、 前記絶縁性基板上に、ゲート配線、ソース配線、画素電
極、およびスイッチング素子とは絶縁性を保持し、同じ
表示色の画素領域をつないで配設される欠陥修正用配線
とを含む表示装置の欠陥修正方法において、 ソース電極に与えられた信号がドレイン電極に入力され
ない不導通欠陥が生じた欠陥スイッチング素子に接続さ
れた欠陥画素電極を、当該欠陥スイッチング素子を有す
る欠陥画素領域の欠陥修正用配線に接続し、 前記欠陥画素領域に隣接する画素領域であって、前記欠
陥画素電極が接続された欠陥修正用配線が配設される画
素領域のうちの１つの画素領域のスイッチング素子を、
当該欠陥修正用配線に接続することを特徴とする表示装
置の欠陥修正方法。 - 【請求項５】 前記欠陥画素電極を、前記欠陥スイッチ
ング素子から切り離すことを特徴とする請求項４記載の
表示装置の欠陥修正方法。 - 【請求項６】 マトリクス状に配列された予め定める表
示色の画素の組合わせによってカラー表示を行い、 少なくともいずれか一方が透光性を有する一対の基板部
材のうちのいずれか一方基板部材は、 絶縁性基板と、 前記絶縁性基板上に互いに平行に間隔をあけて配設され
る複数の帯状のゲート配線と、 前記絶縁性基板上にゲート配線とは絶縁性を保持し、ゲ
ート配線とは直交する方向に互いに間隔をあけて配設さ
れる複数の帯状のソース配線と、 前記ゲート配線およびソース配線によって形成される前
記絶縁性基板上の矩形の複数の画素領域にそれぞれ配置
される画素電極と、 前記画素領域毎に配置され、前記ゲート配線に接続され
るゲート電極、前記ソース配線に接続されるソース電
極、および前記画素電極に接続されるドレイン電極を少
なくとも有するスイッチング素子と、 前記絶縁性基板上に、ゲート配線、ソース配線、画素電
極、およびスイッチング素子とは絶縁性を保持し、同じ
表示色の画素領域をつないで配設される欠陥修正用配線
とを含む表示装置の欠陥修正方法において、 ソース電極に与えられた信号が常にドレイン電極に入力
される導通欠陥が生じた欠陥スイッチング素子に接続さ
れた欠陥画素電極を、前記欠陥スイッチング素子から切
り離し、 前記欠陥画素電極を、前記欠陥スイッチング素子を有す
る欠陥画素領域の欠陥修正用配線に接続し、 前記欠陥画素領域に隣接する画素領域であって、前記欠
陥画素電極が接続された欠陥修正用配線が配設される画
素領域のうちの１つの画素領域のスイッチング素子を、
当該欠陥修正用配線に接続することを特徴とする表示装
置の欠陥修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20587095A JPH0954340A (ja) | 1995-08-11 | 1995-08-11 | アクティブマトリクス基板および表示装置の欠陥修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20587095A JPH0954340A (ja) | 1995-08-11 | 1995-08-11 | アクティブマトリクス基板および表示装置の欠陥修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0954340A true JPH0954340A (ja) | 1997-02-25 |
Family
ID=16514095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20587095A Pending JPH0954340A (ja) | 1995-08-11 | 1995-08-11 | アクティブマトリクス基板および表示装置の欠陥修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0954340A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002023132A (ja) * | 2000-04-06 | 2002-01-23 | Chi Mei Electronics Corp | 欠陥修理機能のある液晶ディスプレイ部材 |
| WO2002052336A3 (en) * | 2000-12-22 | 2003-03-13 | Electronics For Imaging Inc | Methods and apparatus for repairing inoperative pixels in a display |
| JP2008500562A (ja) * | 2004-05-27 | 2008-01-10 | シャープ株式会社 | アクティブマトリクス基板、その画素欠陥修正方法及び製造方法 |
| WO2011135758A1 (ja) * | 2010-04-28 | 2011-11-03 | シャープ株式会社 | 液晶表示装置 |
-
1995
- 1995-08-11 JP JP20587095A patent/JPH0954340A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002023132A (ja) * | 2000-04-06 | 2002-01-23 | Chi Mei Electronics Corp | 欠陥修理機能のある液晶ディスプレイ部材 |
| WO2002052336A3 (en) * | 2000-12-22 | 2003-03-13 | Electronics For Imaging Inc | Methods and apparatus for repairing inoperative pixels in a display |
| JP2008500562A (ja) * | 2004-05-27 | 2008-01-10 | シャープ株式会社 | アクティブマトリクス基板、その画素欠陥修正方法及び製造方法 |
| US7973871B2 (en) | 2004-05-27 | 2011-07-05 | Sharp Kabushiki Kaisha | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof |
| WO2011135758A1 (ja) * | 2010-04-28 | 2011-11-03 | シャープ株式会社 | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100962794B1 (ko) | 액티브 매트릭스 기판, 액정 패널, 액정 표시 장치 및 ｔｖ 수상기 | |
| JP4405557B2 (ja) | アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法 | |
| JP4911793B2 (ja) | 液晶表示装置 | |
| US20030098837A1 (en) | Liquid crystal display device | |
| TWI481941B (zh) | 顯示面板及其修補方法 | |
| WO2016117390A1 (ja) | 液晶表示装置、液晶表示装置の製造方法 | |
| JP2007292878A (ja) | 液晶表示装置及びその製造方法 | |
| JP3460914B2 (ja) | 液晶表示パネル | |
| JPH0954340A (ja) | アクティブマトリクス基板および表示装置の欠陥修正方法 | |
| JPH0667200A (ja) | 液晶表示装置 | |
| KR20070102125A (ko) | 액정 표시 장치 | |
| JP2021039289A (ja) | 液晶プロジェクター | |
| US7518686B2 (en) | Liquid crystal display | |
| JP3203841B2 (ja) | 液晶表示デバイス | |
| JP2006126772A (ja) | 液晶ディスプレイ装置 | |
| US10741135B2 (en) | Liquid crystal display device | |
| US12028647B2 (en) | Electro-optical device and electronic apparatus | |
| JP7329565B2 (ja) | 液晶表示装置 | |
| US20240176177A1 (en) | Liquid crystal device and electronic apparatus | |
| JP2538004B2 (ja) | 液晶表示装置 | |
| JP4612100B2 (ja) | 液晶表示装置及びこれの製造方法 | |
| US20230074276A1 (en) | Electro-optical device and electronic apparatus | |
| JP3179319B2 (ja) | マトリクス型表示装置の欠陥検出方法 | |
| TWI440944B (zh) | 主動元件陣列基板 | |
| JP6898809B2 (ja) | 表示装置、テレビ受信装置及び表示装置の製造方法 |