JP2008500562A - アクティブマトリクス基板、その画素欠陥修正方法及び製造方法 - Google Patents
アクティブマトリクス基板、その画素欠陥修正方法及び製造方法 Download PDFInfo
- Publication number
- JP2008500562A JP2008500562A JP2006546444A JP2006546444A JP2008500562A JP 2008500562 A JP2008500562 A JP 2008500562A JP 2006546444 A JP2006546444 A JP 2006546444A JP 2006546444 A JP2006546444 A JP 2006546444A JP 2008500562 A JP2008500562 A JP 2008500562A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- matrix substrate
- electrode
- pixel
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 274
- 239000011159 matrix material Substances 0.000 title claims abstract description 234
- 230000007547 defect Effects 0.000 title claims abstract description 206
- 238000000034 method Methods 0.000 title claims description 115
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000012937 correction Methods 0.000 claims abstract description 212
- 239000010408 film Substances 0.000 claims abstract description 146
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 74
- 239000010409 thin film Substances 0.000 claims abstract description 44
- 239000003990 capacitor Substances 0.000 claims description 119
- 238000003860 storage Methods 0.000 claims description 106
- 239000010410 layer Substances 0.000 claims description 39
- 238000000605 extraction Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 9
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 35
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 35
- 230000008569 process Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 13
- 238000005520 cutting process Methods 0.000 description 12
- 230000001678 irradiating effect Effects 0.000 description 10
- 230000014759 maintenance of location Effects 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000011651 chromium Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000004925 Acrylic resin Substances 0.000 description 5
- 229920000178 Acrylic resin Polymers 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 206010027146 Melanoderma Diseases 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 239000011324 bead Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010128 melt processing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136268—Switch defects
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】基板上に、複数本の走査信号線及びデータ信号線と、信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、上記薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、上記アクティブマトリクス基板は、データ信号線が少なくとも部分的に複線化された構造を有し、かつ修正用接続電極を備えるアクティブマトリクス基板である。
【選択図】なし
Description
図23は、従来のアクティブマトリクス型液晶表示装置に備えられるアクティブマトリクス基板の一画素を示す平面模式図である。
図23に示すように、従来のアクティブマトリクス基板には、複数の画素電極51がマトリクス状に設けられており、その画素電極51の周囲を、走査信号を供給するための走査信号線52とデータ信号を供給するためのデータ信号線53とが互いに交差するように通っている。また、これらの走査信号線52とデータ信号線53との交差部には、画素電極51に接続されるスイッチング素子として、TFT54が設けられている。TFT54のゲート電極には走査信号線52が接続されており、走査信号が入力されることによってTFT54が駆動制御される。また、TFT54のソース電極にはデータ信号線53が接続されており、データ信号が入力される。更に、TFT54のドレイン電極にはドレイン引出配線55が接続されており、ドレイン引出配線55には保持容量素子の一方の電極(保持容量上電極)55aが接続されており、保持容量上電極55aにはコンタクトホール56を介して画素電極51が接続されている。そして、保持容量(共通)配線57が保持容量素子の他方の電極(保持容量下電極)として機能する。
図24に示すように、従来のアクティブマトリクス基板では、ガラス、プラスチック等の透明絶縁性基板61上に、走査信号線52に接続されたゲート電極62と、保持容量(共通)配線57とが設けられている。走査信号線52、ゲート電極62は、チタン、クロム、アルミニウム、モリブデン等の金属膜、それらの合金膜や、それらの積層膜をスパッタリング法等により成膜した後、フォトエッチング法等でパターン形成される。保持容量(共通)配線57は、走査信号線52やゲート電極62と同一材料により形成される。
また、光漏れの防止や電圧印加後の初期応答速度の改善を目的として、画素電極や対向電極の切除パターン(以下、電極スリットともいう)に対応する位置に電極を埋設する技術が知られている(例えば、特許文献4、5参照。)。
更に、TFTの不良による透明画素電極の点欠陥の修復方法に関しては、走査線(走査信号線)及び信号線(データ信号線)の少なくともいずれか一方と、画素電極とを接続可能なスイッチング素子とは別個の冗長回路を具備した液晶表示装置の構成が開示されている(例えば、特許文献11参照。)。しかしながら、この液晶表示装置の構成は、信号線と透明画素電極とを同電位にするものであることから、透明画素電極の輝点や滅点を半輝点にすることができるものの、画素欠陥を完全には修正することができないという点で改善の余地があった。
また本発明は、基板上に、複数本の走査信号線及びデータ信号線と、上記信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、上記薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、上記アクティブマトリクス基板は、データ信号線が少なくとも部分的に複線化された構造を有し、かつ修正用接続電極を備えるアクティブマトリクス基板でもある。
本発明のアクティブマトリクス基板においては、このような構成からなることで、走査信号線を流れる電流(ゲート信号)により薄膜トランジスタの駆動制御を行うと共に、薄膜トランジスタがON状態のときに、データ信号線を流れる電流(データ信号)により画素電極の駆動制御を行うことができる。
上記配線構造の重畳部を絶縁する絶縁膜としては、ゲート絶縁膜、薄膜トランジスタの保護膜等を用いることができる。この絶縁膜の厚さとしては特に限定されないが、レーザ照射等により配線構造の重畳部を容易に導通させるためには、5000Å以下であることが好ましい。
本発明のアクティブマトリクス基板は、このような構成要素を必須として構成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。
上記修正用接続電極とデータ信号線、或いは、修正用接続電極とドレイン電極又はドレイン引出配線を絶縁する絶縁膜としては、ゲート絶縁膜、薄膜トランジスタの保護膜等を用いることができる。この絶縁膜の厚さとしては特に限定されないが、レーザ照射等により修正用接続電極を容易に導通させるためには、5000Å以下であることが好ましい。
また、上記配線構造又は修正用接続電極は、一部がドレイン引出配線から延伸された電極、又は、ドレイン引出配線と接続された保持容量上電極から延伸された電極と絶縁膜を介して重畳される構造を有することが好ましい。これにより、保持容量配線から延伸されてなる配線構造又は修正用接続電極は、正常画素において、保持容量素子の一部を構成し、保持容量下電極として機能することができる。なお、製造工程の短縮及び製造コストの低減のために、保持容量配線は、走査信号線及びゲート電極と同一の導電性材料で同一工程にて形成されることが好ましく、保持容量上電極は、データ信号線及びドレイン引出配線と同一の導電性材料で同一工程にて形成されることが好ましい。
また、上記配線構造又は修正用接続電極は、ドレイン引出配線から延伸された電極、保持容量上電極から延伸された電極等の電極と絶縁膜を介して重畳する領域についても25μm2以上有することが好ましい。
本発明のアクティブマトリクス基板のより好ましい形態としては、配向制御用突起又は電極スリットが形成された領域(非透過領域)内に、配線構造又は修正用接続電極の全体が配置される形態が挙げられる。配向制御用突起は、例えば、感光性樹脂等により形成される。配向制御用突起及び電極スリットの(基板面垂直方向から見たときの)平面形状としては、一定の周期でジグザクに屈曲した帯状等が挙げられる。
上記基板の材質としては、ガラス、プラスチック等の透明絶縁性材料等が挙げられる。
上記信号線(走査信号線、データ信号線)、ゲート電極及びドレイン引出配線の材質としては、チタン(Ti)、クロム(Cr)、アルミニウム(Al)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)、銅(Cu)等の金属膜、それらの合金膜や、それらの積層膜等が挙げられる。信号線、ゲート電極及びドレイン引出配線の形成方法としては、上述した材料をスパッタリング法等で成膜した後、フォトエッチング法等でパターン形成する方法等が挙げられる。
上記ソース電極及びドレイン電極の材質としては、リン等をドープしたn+アモルファスシリコン等が挙げられる。ソース電極及びドレイン電極の形成方法としては、上述した材料をプラズマCVD法等により成膜した後、ドライエッチング法等によりソース・ドレイン分離して形成する方法等が挙げられる。
なお、製造工程の短縮及び製造コストの低減のために、走査信号線とゲート電極、データ信号線とドレイン引出配線、及び、ソース電極とドレイン電極とは、それぞれ同一材料で同一工程にて形成されることが好ましい。信号線、ゲート電極及びドレイン引出配線の厚さは特に限定されないが、下限が略1000Å、上限が略3000Åであることが好ましく、ソース電極及びドレイン電極の厚さは、500Å程度であることが好ましい。
本発明のアクティブマトリクス基板の好ましい形態としては、例えば、下層から(1)基板、(2)走査信号線、ゲート電極及び補助容量配線、(3)(ゲート)絶縁膜、(4)高抵抗半導体層、(5)データ信号線、ソース電極、ドレイン電極、ドレイン引出配線及び補助容量上電極(6)層間絶縁膜(コンタクトホールを含む)、(7)画素電極の順に積層された形態等が挙げられる。
本発明の液晶表示装置の好ましい形態としては、液晶分子の配向制御用突起又は電極スリットがアクティブマトリクス基板及び/又は対向基板上に設けられた形態が挙げられる。このような形態においては、広視野角化を実現することができる。
溶融に使用されるレーザ光としては特に限定されないが、例えば、YAG(Yttrium Aluminium Garnet;イットリウムアルミニウムガーネット)レーザの第2高調波(波長532nm)等が挙げられる。
本発明は更に、上記アクティブマトリクス基板の画素欠陥修正方法によりアクティブマトリクス基板を製造する工程を含む液晶表示装置の製造方法でもある。本発明の液晶表示装置の製造方法によれば、画素欠陥が充分に抑制され、高い表示品位を有する液晶表示装置を製造することができ、高い歩留りで製造することが可能となる。
本発明の実施の一形態である実施形態1について、図1〜3に基づいて以下に説明する。図1は、実施形態1のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図1に示すように、実施形態1のアクティブマトリクス基板には、複数の画素電極21がマトリクス状に設けられており、これらの画素電極21の周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線22、22’と、データ信号を供給するための各データ信号線23、23’とが設けられている。なお、データ信号線23’は、データ信号線23の次段(次列)に形成されたものであり、これらデータ信号線23、23’は、部分的に複線化されている。これらの走査信号線22、22’とデータ信号線23、23’との交差部分に、画素電極21に接続されるスイッチング素子としてのTFT24が設けられている。このTFT24のゲート電極には走査信号線22、22’が接続され、ゲート電極に入力される走査信号によってTFT24が駆動制御される。またTFT24のソース電極にはデータ信号線23、23’が接続され、TFT24のソース電極にデータ信号が入力される。更にTFT24のドレイン電極には、ドレイン引出配線25が接続され、ドレイン引出配線25はコンタクトホール26を介して画素電極21と接続されている。また、データ信号線23が接続された画素内には、ドレイン引出配線25と部分的に複線化された(隣接の、次段の)データ信号線23’とに一部が重畳するように、修正用接続電極28が形成されている。このように、本実施形態において、修正用接続電極28は、データ信号線23の複線化部分との重畳部、及び、薄膜トランジスタと画素電極間の回路部(ドレイン引出配線25)との重畳部を有している。
図2に示すように、本実施形態では、ガラス、プラスチック等の透明絶縁性基板31上に、走査信号線22に接続されたゲート電極32が設けられている。走査信号線22、ゲート電極32は、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜、それらの合金膜、又は、それらの積層膜を1000〜3000Åの膜厚でスパッタリング法等の方法にて成膜し、これをフォトエッチング法等にて必要な形状にパターン形成することで形成される。また、走査信号線22、ゲート電極32の形成と同一工程にて修正用接続電極28が形成される。このように同一工程にて形成することで、製造工程の短縮及び製造コストの低減が可能になる。修正用接続電極28は、後工程にて上層に形成されるドレイン引出配線25及びデータ信号線23’が重畳するように形成しておく。
本実施形態では、コンタクトホール26(図2では、図示せず)は、TFT24、走査信号線22、22’、データ信号線23、23’、ドレイン引出配線25の上部を覆うように形成された層間絶縁膜38を貫いて形成されている。コンタクトホール26は、例えば、感光性アクリル樹脂をフォトリソグラフィ法(露光及び現像)によりパターニングし、パターニングされた感光性アクリル樹脂をマスクにして、ドライエッチング法により、窒化シリコン膜等の層間絶縁膜38をエッチングすることで形成する。
以上の構成要素により、本実施形態のアクティブマトリクス基板が構成される。
従って、本実施形態のアクティブマトリクス基板では、TFT24に膜残り欠陥99が発生し、ソース電極とドレイン電極とに短絡が生じた際には、その画素は、画素電極21に正常な電圧が印加されず、画素欠陥が生じるが、このような場合に、本発明により付加した構成である修正用接続電極28と部分的に複線化された(次段の)データ信号線23’とを利用し、以下に示す画素欠陥修正方法により、画素欠陥を修正することが可能である。
(2)次に、(次段の)データ信号線23’の一部に対して、データ信号が印加されないように、(次段の)データ信号線23’の一部をデータ信号線23’本体から分離する。そのために、(次段の)データ信号線23’のレーザ照射箇所97bに、レーザを照射することで、(次段の)データ信号線23’を破壊分離する。使用するレーザ波長としては、例えば、YAGレーザの第4高調波(波長266nm)が挙げられる。
(3)次に、画素欠陥の発生していない、隣接の正常画素内のレーザ照射箇所96bにレーザを照射し、ゲート絶縁膜33を溶融させて、修正用接続電極28’と隣接の正常画素内のドレイン引出配線25、及び、修正用接続電極28’と(次段の)データ信号線23’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、YAGレーザの第2高調波(波長532nm)が挙げられる。
(4)更に、画素欠陥の発生した画素内のレーザ照射箇所96aにレーザを照射し、ゲート絶縁膜33を溶融させて、修正用接続電極28と画素欠陥の発生した画素内のドレイン引出配線25、及び、修正用接続電極28と(次段の)データ信号線23’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、YAGレーザの第2高調波(波長532nm)が挙げられる。
本実施形態では、図1に示すように、データ信号線23、23’は複線化され、部分的に複線が連結された配線パターンになっているが、データ信号線の配線パターンとしては、これに限定されず、図4−1に変形例を示すように、迂回経路95を構成する領域以外では単線であってもよく、また、連結部の配置場所も特に限定されるものではない。なお、図4−1に示すアクティブマトリクス基板の回路構成を図4−2に示す。図4−2に示すように、図4−1に示す構成のアクティブマトリクス基板では、互いに修正に用いることができる一組の絵素11が、繰り返しの単位となっている。
本実施形態では、図2に示すように、修正用接続電極28は、走査信号線22及びゲート電極32と同一の階層(同一レイヤ)に設けられているが、別階層(別レイヤ)に設けられてもよく、例えば、図5に変形例を示すように、層間絶縁膜38が保護膜38aと平坦化膜38bとの積層膜からなる場合には、保護膜38aと平坦化膜38bとの間に設けられてもよい。この場合、修正用接続電極28は、図6に示すレーザ照射箇所96aにYAGレーザ等を照射することにより、ドレイン引出配線25と(次段の)データ信号線23’とをそれぞれ導通させることが可能となっている。なお、図6は、図5において画素欠陥を修正した後の断面状態を示す断面概略図である。
本実施形態では、(1)〜(4)の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、この順番に限定されず、任意の順番でレーザ照射を行うことができる。
本実施形態では、アクティブマトリクス基板の製造工程が完了後、つまり画素電極21形成後に、画素欠陥の修正を行っているが、画素欠陥の修正タイミイグとしては、これに限定されず、製造工程の途中で画素欠陥の修正を行ってもよい。本実施形態では、データ信号線23、23’及びドレイン引出配線25の形成後、チャネルエッチング後においても修正可能である。
本発明の実施の一形態である実施形態2について、図7に基づいて以下に説明する。図7は、実施形態2のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図7に示すように、実施形態2のアクティブマトリクス基板には、複数の画素電極21がマトリクス状に設けられており、これらの画素電極21の周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線22、22’と、データ信号を供給するための各データ信号線23、23’とが設けられている。なお、データ信号線23’は、データ信号線23の次段(次列)に形成されたものであり、これらデータ信号線23、23’は部分的に複線化されている。これらの走査信号線22、22’とデータ信号線23、23’の交差部分に、画素電極21に接続されるスイッチング素子としてのTFT24が設けられている。このTFT24のゲート電極には走査信号線22、22’が接続され、ゲート電極に入力される走査信号によってTFT24が駆動制御される。またTFT24のソース電極にはデータ信号線23、23’が接続され、TFT24のソース電極にデータ信号が入力される。更にTFT24のドレイン電極には、ドレイン引出配線25が接続され、ドレイン引出配線25には、保持容量素子の一方の電極(保持容量上電極)25a及びコンタクトホール26を介して画素電極21が接続されている。保持容量配線27は、この保持容量素子の他方の電極(保持容量下電極)として機能する。また、データ信号線23が接続された画素内には、ドレイン引出配線25と部分的に複線化された(隣接の、次段の)データ信号線23’とに一部が重畳するように、2個の修正用接続電極28、28’’が形成されている。
なお、本実施形態のアクティブマトリクス基板の断面を構成する部材については、〔実施形態1〕で行った説明と重複することから、説明の便宜上、省略することとする。
(2)次に、画素欠陥の発生した画素内の修正用接続電極28、28’’のレーザ照射箇所96aにレーザを照射し、ゲート絶縁膜33を溶融させて、修正用接続電極28とドレイン引出配線25、修正用接続電極28と(次段の)データ信号線23’、修正用接続電極28’’とドレイン引出配線25、及び、修正用接続電極28’’と(次段の)データ信号線23’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、YAGレーザの第2高調波(波長532nm)が挙げられる。
本実施形態では、図7に示すように、データ信号線23、23’は複線化され、部分的に複線が連結された配線パターンになっているが、データ信号線の配線パターンとしては、これに限定されず、図8に変形例を示すように、迂回経路95を構成する領域以外では単線であってもよく、また、連結部の配置場所も特に限定されるものではない。
また、本実施形態では、(1)、(2)の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、この順番に限定されず、任意の順番でレーザ照射を行うことができる。
本発明の実施の一形態である実施形態3について、図9に基づいて以下に説明する。図9は、実施形態3のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図9に示すように、実施形態3のアクティブマトリクス基板には、複数の画素電極21がマトリクス状に設けられており、これらの画素電極21の周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線22、22’と、データ信号を供給するための各データ信号線23、23’とが設けられている。なお、データ信号線23’は、データ信号線23の次段(次列)に形成されたものであり、これらデータ信号線23、23’は部分的に複線化されている。これらの走査信号線22、22’とデータ信号線23、23’との交差部分に、画素電極21に接続されるスイッチング素子としてのTFT24が設けられている。このTFT24のゲート電極には走査信号線22、22’が接続され、ゲート電極に入力される走査信号によってTFT24が駆動制御される。またTFT24のソース電極にはデータ信号線23、23’が接続され、TFT24のソース電極にデータ信号が入力される。更にTFT24のドレイン電極には、ドレイン引出配線25が接続され、ドレイン引出配線25には、保持容量素子の一方の電極(保持容量上電極)25a及びコンタクトホール26を介して画素電極21が接続されている。保持容量上電極25aには、保持容量上電極の延伸部25bが接続されている。保持容量配線27は、この保持容量素子の他方の電極(保持容量下電極)として機能する。保持容量配線27を延伸して形成された修正用接続電極28aが、保持容量上電極の延伸部25bの一部と、データ信号線の延伸部23aとに重畳するように形成されている。また、データ信号線23が接続された画素内には、ドレイン引出配線25と部分的に複線化された(隣接の、次段の)データ信号線23’とに一部が重畳するように、修正用接続電極28が形成されている。
なお、本実施形態のアクティブマトリクス基板の断面を構成する部材については、〔実施形態1〕で行った説明と重複することから、説明の便宜上、省略することとする。
(2)次に、(次段の)データ信号線23’の一部に対して、データ信号が印加されないように、(次段の)データ信号線23’の一部をデータ信号線23’本体から分離する。そのために、(次段の)データ信号線23’のレーザ照射箇所97bに、レーザを照射することで、(次段の)データ信号線23’を破壊分離する。使用するレーザ波長としては、例えば、YAGレーザの第4高調波(波長266nm)が挙げられる。
(3)次に、画素欠陥の発生していない、隣接の正常画素内のレーザ照射箇所96bにレーザを照射し、ゲート絶縁膜33を溶融させて、修正用接続電極28’と隣接の正常画素内のドレイン引出配線25、及び、修正用接続電極28’と(次段の)データ信号線23’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、YAGレーザの第2高調波(波長532nm)が挙げられる。
(4)更に、画素欠陥の発生した画素内のレーザ照射箇所96aにレーザを照射し、ゲート絶縁膜33を溶融させて、修正用接続電極28aと保持容量上電極の延伸部25b、及び、修正用接続電極28aと(次段の)データ信号線の延伸部23aとをそれぞれ導通させる。使用するレーザ波長としては、例えば、YAGレーザの第2高調波(波長532nm)が挙げられる。
(5)最後に、レーザ照射箇所97cにレーザを照射し、修正用接続電極28aを保持容量配線27から分離させる。使用するレーザ波長としては、例えば、YAGレーザの第4高調波(波長266nm)が挙げられる。
また、隣接(次段)のデータ信号線の延伸部23a、保持容量上電極の延伸部25b、及び、保持容量配線より延伸された修正用接続電極28aのパターン形状についても、図9に示すパターン形状に限定されるものではない。
本実施形態では、(1)〜(5)の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、これに限定されず、任意の順番でレーザ照射を行うことができる。
(2)次に、画素欠陥の発生した画素のレーザ照射箇所96’にレーザを照射し、ゲート絶縁膜33を溶融させて、修正用接続電極28とドレイン引出配線25、修正用接続電極28と(次段の)データ信号線23’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、YAGレーザの第2高調波(波長532nm)が挙げられる。
(3)更に、画素欠陥の発生した画素内のレーザ照射箇所96aにレーザを照射し、ゲート絶縁膜33を溶融させて、修正用接続電極28aと保持容量上電極の延伸部25b、及び、修正用接続電極28aと(次段の)データ信号線の延伸部23aとをそれぞれ導通させる。使用するレーザ波長としては、例えば、YAGレーザの第2高調波(波長532nm)が挙げられる。
(4)最後に、レーザ照射箇所97cにレーザを照射し、修正用接続電極28aを保持容量配線から分離させる。使用するレーザ波長としては、例えば、YAGレーザの第4高調波(波長266nm)が挙げられる。
本発明の実施の一形態である実施形態4について図10に基づいて以下に説明する。図10は、実施形態4のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図10に示すように、実施形態4のアクティブマトリクス基板は、画素が複数の副画素に分割され、副画素電極21a、21bが個別のTFT24にてそれぞれ個別に駆動制御される構成となっており、いわゆるマルチ画素構造となっている。アクティブマトリクス基板には、複数の副画素電極21a、21bがマトリクス状に設けられており、これらの副画素電極21a、21bの周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線22と、データ信号を供給するための各データ信号線23、23’とが設けられている。なお、データ信号線23’は、データ信号線23の次段(次列)に形成されたものであり、これらデータ信号線23、23’は部分的に複線化されている。これらの走査信号線22とデータ信号線23、23’との交差部分に、副画素電極21a、21bに接続されるスイッチング素子としてのTFT24が設けられている。このTFT24は、TFT on GATE(TFTオンゲート)構造となっており、走査信号線22はゲート電極を兼ねており、走査信号線22に入力される走査信号によってTFT24が駆動制御される。またTFT24のソース電極にはデータ信号線23、23’が接続され、TFT24のソース電極にデータ信号が入力される。更にTFT24のドレイン電極には、ドレイン引出配線25が接続され、ドレイン引出配線25には、保持容量素子の一方の電極(保持容量上電極)25aと、コンタクトホール26を介して、それぞれの副画素電極21a、21bとが接続されている。保持容量配線27は、この保持容量素子の他方の電極(保持容量下電極)として機能する。また、データ信号線23が接続された画素内には、ドレイン引出配線25と部分的に複線化された(次段ではなく、自画素にTFT24を介して接続された)データ信号線23とに一部が重畳するように、修正用接続電極28が形成されている。
なお、本実施形態のアクティブマトリクス基板の断面を構成する部材については、〔実施形態1〕で行った説明と重複することから、説明の便宜上、省略することとする。
(2)次に、データ信号線23の一部に対して、データ信号が印加されないように、データ信号線23の一部をデータ信号線23本体から分離する。そのために、データ信号線23のレーザ照射箇所97bに、レーザを照射することで、データ信号線23を破壊分離する。使用するレーザ波長としては、例えば、YAGレーザの第4高調波(波長266nm)が挙げられる。
(3)次に、(副)画素欠陥の発生していない、隣接の正常(副)画素内のレーザ照射箇所96bにレーザを照射し、ゲート絶縁膜33を溶融させて、修正用接続電極28’とドレイン引出配線25、及び、修正用接続電極28’とデータ信号線23とをそれぞれ導通させる。使用するレーザ波長としては、例えば、YAGレーザの第2高調波(波長532nm)が挙げられる。
(4)更に、(副)画素欠陥の発生した副画素内のレーザ照射箇所96aにレーザを照射し、ゲート絶縁膜33を溶融させて、修正用接続電極28とデータ信号線23、及び、修正用接続電極28とドレイン引出配線25とを導通させる。使用するレーザ波長としては、例えば、YAGレーザの第2高調波(波長532nm)が挙げられる。
本実施形態では、図10に示すように、データ信号線23、23’は複線化され、部分的に複線が連結された配線パターンになっているが、データ信号線の配線パターンとしては、これに限定されず、図11に変形例を示すように、迂回経路95を構成する領域以外では単線であってもよく、また、連結部の配置場所も特に限定されるものではない。
本実施形態では、(1)〜(4)の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、この順番に限定されず、任意の順番でレーザ照射を行うことができる。
本実施形態では、迂回経路95は、保持容量配線27を跨ぐ経路となっているが、迂回経路としては、これに限定されず、走査信号線22を跨ぐ経路であってもよい。走査信号線22を跨ぐ経路によっても、正常画素の隣接(副)画素と接続させ、画素欠陥を修正することが可能であるが、走査信号線22を跨ぐことで、走査信号線22と迂回経路95との間の寄生容量Cgdが発生し、(副)画素に印加される電圧値に大きな変動が生じることとなるため、好ましくは、保持容量配線27を跨ぐ迂回経路95が用いられる。
本発明の実施の一形態である実施形態5について図12に基づいて以下に説明する。図12は、実施形態5のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図12に示すように、実施形態5のアクティブマトリクス基板には、複数の画素電極21がマトリクス状に設けられており、これらの画素電極21の周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線22と、データ信号を供給するための各データ信号線23、23’とが設けられている。なお、データ信号線23’は、データ信号線23の次段(次列)に形成されたものであり、これらデータ信号線23、23’は部分的に複線化されている。これらの走査信号線22とデータ信号線23、23’との交差部分に、画素電極21に接続されるスイッチング素子としてのTFT24が設けられている。このTFT24のゲート電極には走査信号線22が接続され、ゲート電極に入力される走査信号によってTFT24が駆動制御される。またTFT24のソース電極にはデータ信号線23、23’が接続され、TFT24のソース電極にデータ信号が入力される。更にTFT24のドレイン電極には、ドレイン引出配線25が接続され、ドレイン引出配線25には、保持容量素子の一方の電極(保持容量上電極)25aと、コンタクトホール26を介して画素電極21とが接続されている。保持容量上電極25aには、保持容量上電極の延伸部25cが接続されている。保持容量配線27は、この保持容量素子の他方の電極(保持容量下電極)として機能する。また、データ信号線23が接続された画素内には、ドレイン引出配線25と部分的に複線化された(隣接の、次段の)データ信号線23’とに一部が重畳するように、修正用接続電極28、28’が形成されており、保持容量上電極の延伸部25cと、部分的に複線化された(次段ではなく、自画素にTFTを介して接続された)データ信号線23とに一部が重畳するように、修正用接続電極28’’が形成されている。
なお、本実施形態のアクティブマトリクス基板の断面を構成する部材については、〔実施形態1〕で行った説明と重複することから、説明の便宜上、省略することとする。
(2)次に、(次段の)データ信号線23’の一部に対して、データ信号が印加されないように、(次段の)データ信号線23’の一部をデータ信号線23’本体から分離する。そのために、(次段の)データ信号線23’のレーザ照射箇所97bに、レーザを照射することで、(次段の)データ信号線23’を破壊分離する。使用するレーザ波長としては、例えば、YAGレーザの第4高調波(波長266nm)が挙げられる。
(3)次に、画素欠陥の発生していない、隣接の正常画素内のレーザ照射箇所96bにレーザを照射し、ゲート絶縁膜33を溶融させて、修正用接続電極28’とドレイン引出配線25、及び、修正用接続電極28’と(次段の)データ信号線23’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、YAGレーザの第2高調波(波長532nm)が挙げられる。
(5)更に、(次段ではなく、自画素にTFT24を介して接続された)データ信号線23の一部に対して、データ信号が印加されないように、データ信号線23の一部をデータ信号線23本体から分離する。そのために、データ信号線23のレーザ照射箇所97dに、レーザを照射することで、データ信号線23を破壊分離する。使用するレーザ波長としては、例えば、YAGレーザの第4高調波(波長266nm)が挙げられる。
(6)最後に、レーザ照射箇所96cにレーザを照射し、ゲート絶縁膜33を溶融させて、修正用接続電極28’’と保持容量上電極の延伸部25c、及び、修正用接続電極28’’とデータ信号線23とをそれぞれ導通させる。使用するレーザ波長としては、例えば、YAGレーザの第2高調波(波長532nm)が挙げられる。
これについて、ドット反転駆動を例に、詳細に説明する。画素容量をClc、保持容量素子の容量をCcs、走査信号線22と画素電極21間の寄生容量をCgd、データ信号線23、23’と画素間の寄生容量をCsdとする。また、Cpixを、ClcとCcsとCgdとCsdとの和(Cpix=Clc+Ccs+Cgd+Csd)とする。更に、βを、β=Csd/Cpixとする。
ドット反転駆動方式では、Csdを(対象画素を駆動する)データ信号線23による容量成分Csd1と、次段の画素を駆動する(次段の)データ信号線23’による容量成分Csd2とに分けて考える。また、データ信号振幅をVsppとする。更に、Δβを、Δβ=(Csd1−Csd2)/Cpixとする。このとき、ソース電圧Vsにて画素充電後の画素電位実効値Vdは、近似式により、Vd≒Vs−Vspp×Δβ/2で表すことができる。
従って、画素欠陥修正によりΔβ値が変動する場合、Vdが変化するため、正常画素と異なる階調で表示されることとなり、画素欠陥が完全には修正されない場合がある。
本実施形態では、画素欠陥修正時に(隣接の)データ信号線23’の一部を破壊分離することで発生する、(隣接の)データ信号線23’と画素電極21との間の容量成分Csd2の変動分を、データ信号線23の一部を破壊分離することで、対象画素を駆動するデータ信号線23と画素電極21との間の容量成分Csd1を変動させることで、Δβ値の変動を抑えることができる。
また、保持容量上電極の延伸部25cのパターン形状についても、図12に示すパターン形状に限定されるものではない。
更に、本実施形態では、(1)〜(6)の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、この順番に限定されず、任意の順番でレーザ照射を行うことができる。
本発明の実施の一形態である実施形態6について、図13〜15に基づいて以下に説明する。図13は、実施形態6のアクティブマトリクス基板の一画素の構成を平面模式図である。図14及び図15は、図13に示すアクティブマトリクス基板を線分C−C’にて切断した断面の一例を示す断面模式図である。
図13に示すように、本発明においては、修正用接続電極28、28’をアクティブマトリクス基板の画素電極スリット29a又は対向基板の対向電極スリット29aに重畳するように配設することで、新たに開口率を低下させることなく、修正用接続電極28、28’を形成することができる。
アクティブマトリクス基板の画素電極スリット29a及び対向基板の対向電極スリット29aは、大型液晶TV等に使用されるMVA方式の垂直配向型液晶表示装置において、基板上に形成される、液晶配向制御用の電極パターンである。
1対の基板、すなわちカラーフィルタ基板30とアクティブマトリクス基板40とは、互いの配向膜が向き合う状態で、プラスチックビーズ又はガラス繊維からなるスペーサ(図示せず)やセルギャップ保持用の突起状積層物(図示せず)によって一定の基板間隔(セルギャップ)に保たれ、シール材(図示せず)によって貼り合わされている。1対の基板の間には液晶(層)45が充填されており、液晶注入口は封止材(図示せず)によって封止されている。
本実施形態では、図13に示すように、アクティブマトリクス基板の画素電極スリット29a及び対向基板の対向電極スリット29aの形状が四角形(四辺形)となっているが、画素電極スリット29a及び対向電極スリット29aのパターン形状としては、これに限定されず、所望の視野角や視角特性が得られるように形成されていることが好ましい。
本発明の実施の一形態である実施形態7について図16〜18に基づいて以下に説明する。図16は、実施形態7のアクティブマトリクス基板の一画素の構成を示す平面模式図である。図17及び図18は、図16に示すアクティブマトリクス基板を線分D−D’にて切断した断面の一例を示す断面模式図である。
図16に示すように、本発明においては、修正用接続電極28、28’をアクティブマトリクス基板の配向制御用突起29b又は対向基板の配向制御用突起29bに重畳するように配設することで、新たに開口率を低下させることなく、修正用接続電極28、28’を形成することができる。
アクティブマトリクス基板の配向制御用突起29b及び対向基板の配向制御用突起29bは、大型液晶TV等に使用されるMVA方式の垂直配向型液晶表示装置において、基板上に形成される、液晶配向制御用の突起である。
本実施形態では、図16に示すように、アクティブマトリクス基板の配向制御用突起29b及び対向基板の配向制御用突起29bの形状が四角形(四辺形)となっているが、配向制御用突起29bの形状としては、これに限定されず、所望の視野角や視角特性が得られるように形成されていることが好ましい。
本発明の実施の一形態である実施形態8について、図19〜21に基づいて以下に説明する。図19は、実施形態8のアクティブマトリクス基板の一画素の構成を示す平面模式図である。図20及び図21は、図19に示すアクティブマトリクス基板を線分E−E’にて切断した断面の一例を示す断面模式図である。
図19に示すように、大型液晶TV等に使用されるMVA方式の垂直配向型液晶表示装置においては、配向制御用突起29bと電極スリット29aとを併用する場合がある。本発明においては、修正用接続電極28、28’をアクティブマトリクス基板の配向制御用突起29b、画素電極スリット29aに、又は、対向基板の配向制御用突起29b、対向電極スリット29aに重畳するように配設することで、新たに開口率を低下させることなく、修正用接続電極28、28’を形成することができる。
本実施形態では、図19に示すように、配向制御用突起29b及び電極スリット29aの形状が四角形(四辺形)となっているが、配向制御用突起29b及び電極スリット29aの形状としては、これに限定されず、所望の視野角や視角特性が得られるように形成されていることが好ましい。
本発明の実施の一形態である実施形態9について、図22に基づいて以下に説明する。図22は、実施形態9のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図22に示すように、本実施形態においては、保持容量配線27から延伸された修正用接続電極28aをアクティブマトリクス基板の画素電極スリット29aに重畳するように配設している。
アクティブマトリクス基板の画素電極スリット29aは、大型液晶TV等に使用されるMVA方式の垂直配向型液晶表示装置において、基板上に形成される、液晶の分割配向制御用の電極パターンである。
更に、開口率に寄与しない画素電極スリット29aの下に修正用接続電極28aを形成することで、新たに開口率を低下させることがない。
また、修正用接続電極28aのパターンの全てが画素電極スリット29aの領域内に収まっている必要はなく、例えば、画素内に複数形成された画素電極スリット29aの下にそれぞれ配設された修正用接続電極同士を連結する配線等が、画素電極スリット29aの下以外に設けられてもよい。
更に、保持容量配線27の延伸部を分離して形成する(画素欠陥に隣接する画素における)修正用接続電極28aは、画素電極スリット29aに重畳する領域の面積が最小となるように分離されることが好ましい。本実施形態では、レーザ照射箇所97c1’よりも、レーザ照射箇所97c1にて分離する方が、修正用接続電極28aが画素電極スリット29aと重畳する領域の面積が小さくなる。また、本実施形態では、レーザ照射箇所96bにてデータ信号線23及びドレイン引出配線25を修正用接続電極28aと導通させる場合には、レーザ照射箇所97c1にて分離することにより、修正用接続電極28aが画素電極スリット29aと重畳する領域の面積を最も小さくすることができる。
11:互いに修正に用いることができる一組の絵素
20:画素電極、対向電極及び液晶層
21:画素電極(太線内)
21a、21a’:副画素電極
21b:副画素電極2
22:走査信号線
22’:隣接(次段)の走査信号線
23:データ信号線
23’:隣接(次段)のデータ信号線
23a:隣接(次段)のデータ信号線の延伸部
(23’よりの延伸部で、修正用接続電極との接続パットとなる)
23b:データ信号線の複線部
24:薄膜トランジスタ(TFT)
25:ドレイン引出配線
25a:保持容量上電極
25b:保持容量上電極2
(25,25aの延伸部で、修正用接続電極との接続パットとなる)
25c:保持容量上電極3(25aよりの延伸部)
26:コンタクトホール
27:保持容量配線
28:修正用接続電極
28’:修正用接続電極
28’’:修正用接続電極
28a:修正用接続電極(保持容量配線部より延伸)
29a:(配向制御用)透明電極スリット (TFT側又はCF側)
29b:配向制御用突起 (TFT側又はCF側)
30:アクティブマトリクス基板
31:絶縁基板
32:ゲート電極
33:ゲート絶縁膜
34:高抵抗半導体層
36a:ソース電極
36b:ドレイン電極
38:層間絶縁膜
38a:保護膜
38b:平坦化膜
40:対向基板(カラーフィルタ基板)
41:絶縁基板(対向基板、カラーフィルタ側基板)
42:遮光層(ブラックマトリクス)
43a:着色層1
43b:着色層2
43c:着色層3
44:対向電極
45:液晶層
46:オーバコート層
51:画素電極(太線内)
52:走査信号線
53:データ信号線
54:薄膜トランジスタ(TFT)
55:ドレイン引出配線
55a:保持容量上電極
56:コンタクトホール
57:保持容量(共通)配線(保持容量下電極)
61:絶縁基板
62:ゲート電極
63:ゲート絶縁膜
64:高抵抗半導体層
66a:ソース電極
66b:ドレイン電極
68:層間絶縁膜
95:迂回経路
95’:迂回経路(ドレイン切れ用)
96’:レーザ照射箇所M
96a、96a1、96a1’、96a2:レーザ照射箇所M(自画素内)
96b:レーザ照射箇所M(隣接画素内)
96c:レーザ照射箇所M(自画素内)
97a:レーザ照射箇所C(ドレイン引出配線の切断)
97b、97b’:レーザ照射箇所C(他データ信号線の切断)
97c、97c1、97c1’、97c2、97c2’:レーザ照射箇所C(保持容量配線の延伸部の切断)
97d:レーザ照射箇所C(自データ信号線の切断)
98:断線(欠陥)箇所
99:膜残り(欠陥)箇所
Claims (45)
- 基板上に、複数本の走査信号線及びデータ信号線と、
該信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、
該薄膜トランジスタのドレイン電極と電気的に接続された画素電極とを備えるアクティブマトリクス基板であって、
該データ信号線は、少なくとも部分的に複線化された構造を有し、
該アクティブマトリクス基板は、データ信号線の複線化部分との重畳部、及び、薄膜トランジスタと画素電極間の回路部との重畳部を有し、かつ少なくとも一方の重畳部が絶縁膜を介して重畳されてなる配線構造を備える
ことを特徴とするアクティブマトリクス基板。 - 前記薄膜トランジスタと画素電極間の回路部は、薄膜トランジスタのドレイン電極、ドレイン引出配線、及び、保持容量上電極からなる群より選択される少なくとも一つの導電部位、又は、該導電部位の延伸部であることを特徴とする請求項1記載のアクティブマトリクス基板。
- 前記配線構造は、走査信号線を含む層に設けられたものであることを特徴とする請求項1記載のアクティブマトリクス基板。
- 前記アクティブマトリクス基板は、保持容量配線を備え、かつ配線構造が保持容量配線から延伸された構造を有することを特徴とする請求項1記載のアクティブマトリクス基板。
- 前記配線構造は、一部がドレイン引出配線から延伸された電極、又は、ドレイン引出配線と接続された保持容量上電極から延伸された電極と絶縁膜を介して重畳される構造を有することを特徴とする請求項1記載のアクティブマトリクス基板。
- 前記アクティブマトリクス基板は、1画素内に2以上の配線構造を備えることを特徴とする請求項1記載のアクティブマトリクス基板。
- 前記アクティブマトリクス基板は、画素が2以上の副画素から構成され、該副画素内に1以上の配線構造を備えることを特徴とする請求項6記載のアクティブマトリクス基板。
- 前記配線構造は、データ信号線と絶縁膜を介して重畳する領域、及び、ドレイン電極又はドレイン引出配線と絶縁膜を介して重畳する領域を25μm2以上有することを特徴とする請求項1記載のアクティブマトリクス基板。
- 前記配線構造は、Al、Cr、Ta、Ti、W、Mo及びCuからなる群より選択される少なくとも1種を含む材料により形成されたものであることを特徴とする請求項1記載のアクティブマトリクス基板。
- 前記配線構造は、液晶分子の配向制御用突起又は電極スリットと重畳される構造を有することを特徴とする請求項1記載のアクティブマトリクス基板。
- 前記配線構造は、保持容量配線から延伸されてなり、かつ電極スリットと重畳する構造を有することを特徴とする請求項1記載のアクティブマトリクス基板。
- 請求項1記載のアクティブマトリクス基板を備えてなることを特徴とする液晶表示装置。
- 請求項1記載のアクティブマトリクス基板で生じた画素欠陥を修正する画素欠陥修正方法であって、
該アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と、走査信号線又は保持容量配線を跨いで隣接する画素電極のうちの1つとを配線構造を介して導通させて略同電位にするものである
ことを特徴とするアクティブマトリクス基板の画素欠陥修正方法。 - 前記アクティブマトリクス基板の画素欠陥修正方法は、データ信号線と、ドレイン引出電極又は保持容量上電極とを配線構造を介して導通させる工程を含むものであることを特徴とする請求項13記載のアクティブマトリクス基板の画素欠陥修正方法。
- 前記導通工程は、配線構造とデータ信号線とが重畳する領域、及び、配線構造とドレイン引出電極又は保持容量上電極とが重畳する領域をレーザ照射により溶融させて行うものであることを特徴とする請求項14記載のアクティブマトリクス基板の画素欠陥修正方法。
- 前記アクティブマトリクス基板の画素欠陥修正方法は、配線構造と導通させたデータ信号線の一部を分離する工程を含むものであることを特徴とする請求項13記載のアクティブマトリクス基板の画素欠陥修正方法。
- 前記アクティブマトリクス基板の画素欠陥修正方法は、配線構造と導通させたデータ信号線の一部が保持容量配線を跨ぐことを特徴とする請求項13記載のアクティブマトリクス基板の画素欠陥修正方法。
- 前記アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と薄膜トランジスタを介して接続されたデータ信号線の一部を分離する工程を含むものであることを特徴とする請求項13記載のアクティブマトリクス基板の画素欠陥修正方法。
- 前記アクティブマトリクス基板の画素欠陥修正方法は、保持容量配線の延伸部の一部又は全部を分離して配線構造とすることを特徴とする請求項13記載のアクティブマトリクス基板の画素欠陥修正方法。
- 前記アクティブマトリクス基板の画素欠陥修正方法は、配線構造と電極スリットとが重畳する領域の面積が最小となるように保持容量配線の延伸部の一部又は全部を分離することを特徴とする請求項19記載のアクティブマトリクス基板の画素欠陥修正方法。
- 請求項13記載のアクティブマトリクス基板の画素欠陥修正方法により画素欠陥を修正する工程を含むことを特徴とするアクティブマトリクス基板の製造方法。
- 請求項13記載のアクティブマトリクス基板の画素欠陥修正方法によりアクティブマトリクス基板を製造する工程を含むことを特徴とする液晶表示装置の製造方法。
- 基板上に、複数本の走査信号線及びデータ信号線と、
該信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、
該薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、
該アクティブマトリクス基板は、データ信号線が少なくとも部分的に複線化された構造を有し、かつ修正用接続電極を備える
ことを特徴とするアクティブマトリクス基板。 - 前記修正用接続電極は、一部がデータ信号線と絶縁膜を介して重畳される構造を有することを特徴とする請求項23記載のアクティブマトリクス基板。
- 前記修正用接続電極は、一部がドレイン電極又はドレイン引出配線と絶縁膜を介して重畳される構造を有することを特徴とする請求項23記載のアクティブマトリクス基板。
- 前記修正用接続電極は、走査信号線を含む層に設けられたものであることを特徴とする請求項23記載のアクティブマトリクス基板。
- 前記アクティブマトリクス基板は、保持容量配線を備え、かつ修正用接続電極が保持容量配線から延伸された構造を有することを特徴とする請求項23記載のアクティブマトリクス基板。
- 前記修正用接続電極は、一部がドレイン引出配線から延伸された電極、又は、ドレイン引出配線と接続された保持容量上電極から延伸された電極と絶縁膜を介して重畳される構造を有することを特徴とする請求項23記載のアクティブマトリクス基板。
- 前記アクティブマトリクス基板は、1画素内に2以上の修正用接続電極を備えることを特徴とする請求項23記載のアクティブマトリクス基板。
- 前記アクティブマトリクス基板は、画素が2以上の副画素から構成され、該副画素内に1以上の修正用接続電極を備えることを特徴とする請求項29記載のアクティブマトリクス基板。
- 前記修正用接続電極は、データ信号線と絶縁膜を介して重畳する領域、及び、ドレイン電極又はドレイン引出配線と絶縁膜を介して重畳する領域を25μm2以上有することを特徴とする請求項23記載のアクティブマトリクス基板。
- 前記修正用接続電極は、Al、Cr、Ta、Ti、W、Mo及びCuからなる群より選択される少なくとも1種を含む材料により形成されたものであることを特徴とする請求項23記載のアクティブマトリクス基板。
- 前記修正用接続電極は、液晶分子の配向制御用突起又は電極スリットと重畳される構造を有することを特徴とする請求項23記載のアクティブマトリクス基板。
- 前記修正用接続電極は、保持容量配線から延伸されてなり、かつ電極スリットと重畳する構造を有することを特徴とする請求項23記載のアクティブマトリクス基板。
- 請求項23記載のアクティブマトリクス基板を備えてなることを特徴とする液晶表示装置。
- 請求項23記載のアクティブマトリクス基板で生じた画素欠陥を修正する画素欠陥修正方法であって、
該アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と、走査信号線又は保持容量配線を跨いで隣接する画素電極のうちの1つとを修正用接続電極を介して導通させて略同電位にするものである
ことを特徴とするアクティブマトリクス基板の画素欠陥修正方法。 - 前記アクティブマトリクス基板の画素欠陥修正方法は、データ信号線と、ドレイン引出電極又は保持容量上電極とを修正用接続電極を介して導通させる工程を含むものであることを特徴とする請求項36記載のアクティブマトリクス基板の画素欠陥修正方法。
- 前記導通工程は、修正用接続電極とデータ信号線とが重畳する領域、及び、修正用接続電極とドレイン引出電極又は保持容量上電極とが重畳する領域をレーザ照射により溶融させて行うものであることを特徴とする請求項37記載のアクティブマトリクス基板の画素欠陥修正方法。
- 前記アクティブマトリクス基板の画素欠陥修正方法は、修正用接続電極と導通させたデータ信号線の一部を分離する工程を含むものであることを特徴とする請求項36記載のアクティブマトリクス基板の画素欠陥修正方法。
- 前記アクティブマトリクス基板の画素欠陥修正方法は、修正用接続電極と導通させたデータ信号線の一部が保持容量配線を跨ぐことを特徴とする請求項36記載のアクティブマトリクス基板の画素欠陥修正方法。
- 前記アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と薄膜トランジスタを介して接続されたデータ信号線の一部を分離する工程を含むものであることを特徴とする請求項36記載のアクティブマトリクス基板の画素欠陥修正方法。
- 前記アクティブマトリクス基板の画素欠陥修正方法は、保持容量配線の延伸部の一部又は全部を分離して修正用接続電極とすることを特徴とする請求項36記載のアクティブマトリクス基板の画素欠陥修正方法。
- 前記アクティブマトリクス基板の画素欠陥修正方法は、修正用接続電極と電極スリットとが重畳する領域の面積が最小となるように保持容量配線の延伸部の一部又は全部を分離することを特徴とする請求項42記載のアクティブマトリクス基板の画素欠陥修正方法。
- 請求項36記載のアクティブマトリクス基板の画素欠陥修正方法により画素欠陥を修正する工程を含むことを特徴とするアクティブマトリクス基板の製造方法。
- 請求項36記載のアクティブマトリクス基板の画素欠陥修正方法によりアクティブマトリクス基板を製造する工程を含むことを特徴とする液晶表示装置の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004158127 | 2004-05-27 | ||
JP2004332472 | 2004-11-16 | ||
JP2005096262 | 2005-03-29 | ||
PCT/JP2005/010211 WO2005116745A1 (en) | 2004-05-27 | 2005-05-27 | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008500562A true JP2008500562A (ja) | 2008-01-10 |
JP4627065B2 JP4627065B2 (ja) | 2011-02-09 |
Family
ID=35451022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006546444A Expired - Fee Related JP4627065B2 (ja) | 2004-05-27 | 2005-05-27 | アクティブマトリクス基板、その画素欠陥修正方法及び製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7973871B2 (ja) |
JP (1) | JP4627065B2 (ja) |
WO (1) | WO2005116745A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010044353A (ja) * | 2008-08-14 | 2010-02-25 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置の配線修理構造及びその修理方法 |
WO2011135758A1 (ja) * | 2010-04-28 | 2011-11-03 | シャープ株式会社 | 液晶表示装置 |
JP2012054510A (ja) * | 2010-09-03 | 2012-03-15 | Sony Corp | 電子素子の製造方法および電子素子 |
KR101804589B1 (ko) * | 2009-12-11 | 2018-01-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
US10312374B2 (en) | 2012-10-01 | 2019-06-04 | Sharp Kabushiki Kaisha | Circuit board and display device |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2042917B1 (en) * | 2006-07-07 | 2011-04-06 | Sharp Kabushiki Kaisha | Array substrate, method for correcting the same, and liquid crystal display |
JP4855855B2 (ja) * | 2006-07-12 | 2012-01-18 | 株式会社 日立ディスプレイズ | 表示装置 |
WO2008123314A1 (ja) * | 2007-03-26 | 2008-10-16 | Sharp Kabushiki Kaisha | アクティブマトリックス基板、液晶表示装置、および、アクティブマトリックス基板の画素欠陥修正方法 |
KR101348755B1 (ko) * | 2007-04-04 | 2014-01-07 | 삼성디스플레이 주식회사 | 디스플레이장치 및 그 제어방법 |
WO2008139764A1 (ja) * | 2007-05-11 | 2008-11-20 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、液晶パネル、アクティブマトリクス基板の製造方法、液晶パネルの製造方法、液晶表示装置、テレビジョン受像機 |
WO2008146512A1 (ja) * | 2007-05-30 | 2008-12-04 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置およびテレビジョン受像機 |
CN102967963B (zh) * | 2008-04-22 | 2015-06-17 | 夏普株式会社 | 液晶显示装置 |
US8502227B2 (en) * | 2008-07-23 | 2013-08-06 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device |
TWI380106B (en) * | 2008-08-01 | 2012-12-21 | Chunghwa Picture Tubes Ltd | Pixel structure and method for repairing the same |
CN102239553B (zh) * | 2008-12-05 | 2014-08-27 | 皇家飞利浦电子股份有限公司 | 具有塑料基板的电子装置 |
CN203242609U (zh) * | 2010-06-02 | 2013-10-16 | 株式会社村田制作所 | Esd保护装置 |
KR102307142B1 (ko) * | 2013-09-13 | 2021-09-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
US9478591B2 (en) * | 2013-12-23 | 2016-10-25 | Lg Display Co., Ltd. | Organic light emitting display device and repair method thereof |
CN104617038A (zh) * | 2015-01-13 | 2015-05-13 | 深圳市华星光电技术有限公司 | 一种阵列基板的制作方法、阵列基板及显示面板 |
TWI540372B (zh) * | 2015-06-25 | 2016-07-01 | 友達光電股份有限公司 | 畫素結構 |
CN110133925B (zh) * | 2018-02-09 | 2022-02-15 | 深超光电(深圳)有限公司 | 显示面板亮点修补方法及其主动矩阵基板和显示面板 |
CN110531542B (zh) | 2018-10-26 | 2021-08-10 | 合肥京东方显示技术有限公司 | 栅线断路及栅线与数据线短路的修复方法、显示装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0954340A (ja) * | 1995-08-11 | 1997-02-25 | Sharp Corp | アクティブマトリクス基板および表示装置の欠陥修正方法 |
JPH09311642A (ja) * | 1995-11-01 | 1997-12-02 | Samsung Electron Co Ltd | 行列型表示装置、データ線の断線修理方法及び液晶表示装置の画素欠陥修理方法 |
JPH10232412A (ja) * | 1997-02-21 | 1998-09-02 | Sharp Corp | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 |
JPH1184421A (ja) * | 1997-09-10 | 1999-03-26 | Sharp Corp | アクティブマトリクス基板及びそれを用いた液晶パネル |
JP2000250436A (ja) * | 1999-02-26 | 2000-09-14 | Nec Corp | 薄膜トランジスタアレイ及びその製造方法 |
JP2001281690A (ja) * | 2000-03-31 | 2001-10-10 | Fujitsu Ltd | 液晶表示装置及びその修復方法 |
JP2002023195A (ja) * | 2000-07-10 | 2002-01-23 | Hitachi Ltd | 液晶表示素子 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59101693A (ja) | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
JPH02135320A (ja) | 1988-11-16 | 1990-05-24 | Fujitsu Ltd | 液晶表示パネル |
JPH07199221A (ja) | 1993-12-28 | 1995-08-04 | Toshiba Corp | 液晶表示装置 |
JPH08328035A (ja) | 1995-05-30 | 1996-12-13 | Advanced Display:Kk | 液晶表示装置およびその製法ならびに点欠陥の修復方法 |
JP2933879B2 (ja) | 1995-08-11 | 1999-08-16 | シャープ株式会社 | 透過型液晶表示装置およびその製造方法 |
JP3593391B2 (ja) | 1995-09-27 | 2004-11-24 | 東芝電子エンジニアリング株式会社 | アクティブマトリクス型液晶表示装置 |
JP3418653B2 (ja) * | 1995-09-28 | 2003-06-23 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
JP3966614B2 (ja) * | 1997-05-29 | 2007-08-29 | 三星電子株式会社 | 広視野角液晶表示装置 |
EP2085815B1 (en) | 1997-06-12 | 2013-03-13 | Sharp Kabushiki Kaisha | Vertically aligned (VA) liquid-crystal display device |
JPH11282007A (ja) | 1998-03-27 | 1999-10-15 | Toshiba Corp | 液晶表示装置 |
JP2001117083A (ja) | 1999-10-14 | 2001-04-27 | Fujitsu Ltd | 液晶表示装置 |
JP3645184B2 (ja) * | 2000-05-31 | 2005-05-11 | シャープ株式会社 | 液晶表示装置及びその欠陥修正方法 |
TW573190B (en) * | 2000-08-14 | 2004-01-21 | Samsung Electronics Co Ltd | Liquid crystal display and fabricating method thereof |
JP2002350901A (ja) | 2001-02-15 | 2002-12-04 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその修復方法 |
US6862052B2 (en) * | 2001-12-14 | 2005-03-01 | Samsung Electronics Co., Ltd. | Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof |
-
2005
- 2005-05-27 JP JP2006546444A patent/JP4627065B2/ja not_active Expired - Fee Related
- 2005-05-27 US US11/597,432 patent/US7973871B2/en not_active Expired - Fee Related
- 2005-05-27 WO PCT/JP2005/010211 patent/WO2005116745A1/en active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0954340A (ja) * | 1995-08-11 | 1997-02-25 | Sharp Corp | アクティブマトリクス基板および表示装置の欠陥修正方法 |
JPH09311642A (ja) * | 1995-11-01 | 1997-12-02 | Samsung Electron Co Ltd | 行列型表示装置、データ線の断線修理方法及び液晶表示装置の画素欠陥修理方法 |
JPH10232412A (ja) * | 1997-02-21 | 1998-09-02 | Sharp Corp | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 |
JPH1184421A (ja) * | 1997-09-10 | 1999-03-26 | Sharp Corp | アクティブマトリクス基板及びそれを用いた液晶パネル |
JP2000250436A (ja) * | 1999-02-26 | 2000-09-14 | Nec Corp | 薄膜トランジスタアレイ及びその製造方法 |
JP2001281690A (ja) * | 2000-03-31 | 2001-10-10 | Fujitsu Ltd | 液晶表示装置及びその修復方法 |
JP2002023195A (ja) * | 2000-07-10 | 2002-01-23 | Hitachi Ltd | 液晶表示素子 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010044353A (ja) * | 2008-08-14 | 2010-02-25 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置の配線修理構造及びその修理方法 |
US8227977B2 (en) | 2008-08-14 | 2012-07-24 | Samsung Mobile Display Co., Ltd. | Structure for repairing a line defect of an organic light emitting display and a method of repairing the defect |
KR101804589B1 (ko) * | 2009-12-11 | 2018-01-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
WO2011135758A1 (ja) * | 2010-04-28 | 2011-11-03 | シャープ株式会社 | 液晶表示装置 |
JP2012054510A (ja) * | 2010-09-03 | 2012-03-15 | Sony Corp | 電子素子の製造方法および電子素子 |
US10312374B2 (en) | 2012-10-01 | 2019-06-04 | Sharp Kabushiki Kaisha | Circuit board and display device |
Also Published As
Publication number | Publication date |
---|---|
JP4627065B2 (ja) | 2011-02-09 |
WO2005116745A1 (en) | 2005-12-08 |
US20080049155A1 (en) | 2008-02-28 |
US7973871B2 (en) | 2011-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4627065B2 (ja) | アクティブマトリクス基板、その画素欠陥修正方法及び製造方法 | |
JP4693781B2 (ja) | アクティブマトリクス基板及び表示装置 | |
JP4105210B2 (ja) | アクティブマトリクス基板、表示装置および画素欠陥修正方法 | |
JP4288303B2 (ja) | アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 | |
JP4777334B2 (ja) | 液晶表示装置及びその製造方法 | |
JP5677580B2 (ja) | 液晶表示パネル | |
JP4927063B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 | |
JP4108078B2 (ja) | アクティブマトリクス基板及び表示装置 | |
JP6629441B2 (ja) | 液晶表示装置 | |
KR101761276B1 (ko) | 액정 표시 장치 및 이의 리페어 방법 | |
JP2005148534A (ja) | 液晶表示装置 | |
US9419017B2 (en) | Active matrix substrate, display device, and short circuit defect correction method for active matrix substrate | |
JP2005252228A (ja) | 表示装置及びその製造方法 | |
US8421937B2 (en) | Active matrix substrate, liquid crystal panel, television receiver, method for producing liquid crystal panel | |
JP4491205B2 (ja) | スイッチング素子アレイ基板の修復方法 | |
JP3310600B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
JPH08313933A (ja) | 液晶表示装置 | |
JP4455704B2 (ja) | 液晶表示装置及び画素欠陥修復方法 | |
JPH04261521A (ja) | 液晶表示装置及びその表示欠陥修復方法 | |
JP2010181482A (ja) | アクティブマトリクス基板及びその製造方法並びに表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100525 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101102 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |