JP2020091345A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2020091345A JP2020091345A JP2018227100A JP2018227100A JP2020091345A JP 2020091345 A JP2020091345 A JP 2020091345A JP 2018227100 A JP2018227100 A JP 2018227100A JP 2018227100 A JP2018227100 A JP 2018227100A JP 2020091345 A JP2020091345 A JP 2020091345A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate
- gate wiring
- wirings
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
- G09G2330/045—Protection against panel overheating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】垂直ゲート配線に生じる熱に起因する表示不良を抑制する。【解決手段】表示装置は、複数のゲート配線(1)と、ゲート配線と直交する複数の垂直ゲート配線(7、7A)と、1つのゲート配線と、対応する1つの垂直ゲート配線とを接続する、複数の接続部(8、8A)とを備える。複数の垂直ゲート配線は、表示領域(50)における第1の辺から延びる。少なくとも第1の辺に最も近く配置されるゲート配線は、対応する垂直ゲート配線(7A)との間で、2箇所以上に配置される複数の接続部(8A)によって接続される。【選択図】図7
Description
本願明細書に開示される技術は、表示装置に関するものである。
現在、液晶またはエレクトロルミネッセンスなどの原理を利用する薄型の表示装置は、パーソナルコンピュータのモニター、携帯情報端末機器のモニターまたはテレビなどの用途に広く用いられている。
上記のような表示装置では、画像を構成する画素が2次元に配列される。それぞれの画素は、それぞれの画素に対応して設けられた薄膜トランジスタ(thin film transistor、すなわち、TFT)のON/OFF状態を制御する走査配線(すなわち、ゲート配線)と、画像信号入力用の信号配線(すなわち、ソース配線)とを有する。通常は、それぞれの画素は、ゲート配線とソース配線とが垂直に交差する交点に囲まれて配置される。
さらに、TFTが配置されるアレイ基板上の表示領域の、平面視における周辺の領域(すなわち、額縁領域)には、ゲート配線とソース配線とドライバICとを接続する引き出し配線、および、引き出し配線からの静電気の侵入を防ぐ静電気防止回路などが設けられている。
近年、表示装置が広く用いられるようになったことによって、表示装置に要求される機能および形態も多様化している。
額縁領域の狭小化は上記のように要求されるもののひとつであり、表示装置のデザインの自由度を向上させることが、額縁領域の狭小化の目的とされている。
ところが、従来の構成の通りに、アレイ基板上の額縁領域に等ピッチのゲート配線を配置する場合、額縁領域の幅は、[(ゲート配線の幅+ゲート配線間の間隔)×ゲート配線の本数]以上となる。
上記の額縁領域の幅をさらに狭小化するため、たとえば、特許文献1では、表示領域内でソース配線と平行に垂直ゲート配線を配置し、当該垂直ゲート配線を当該垂直ゲート配線に対して垂直に配置されたゲート配線に接続する構成が提案されている。このように構成することによって、(垂直)ゲート配線の引き回しを表示領域内でも行うことができる。
このような構成であれば、従来の構成ではゲート配線が配置されていた左右の額縁領域には、ゲート配線が配置されない。
ここで、上記のような構成では、垂直ゲート配線とゲート配線とを接続部において接続する必要がある。
しかしながら、ゲート信号のON/OFF切り替えの際、垂直ゲート配線には充放電電流が発生する。特に、配線負荷の小さい入力辺付近の接続部には大きな電流が流れる。そのため、接続部の抵抗によってジュール熱が発生する。その結果、当該熱が接続部の材料に熱変性を生じさせ、接続部の開放(ゲートオープン)に起因する表示不良として視認されることとなる。
特許文献1には、表示領域内で垂直ゲート配線を引き回す表示装置が開示されているが、このような構成であると、垂直ゲート配線の配線負荷の指標となる、垂直ゲート配線の時定数は、接続部が入力辺に近い位置に形成される垂直ゲート配線と、接続部が入力辺から遠い位置に形成される垂直ゲート配線とで大きく異なる。具体的には、接続部が入力辺に近い位置に形成される垂直ゲート配線の時定数と、接続部が入力辺から遠い位置に形成される垂直ゲート配線の時定数とでは、数千倍から数万倍の差が生じる。
特に、接続部が入力辺に近い位置に形成される垂直ゲート配線で、ゲート信号のON/OFF切り替えの際に発生する充放電電流が大きくなり、ジュール熱に起因して接続部の開放(ゲートオープン)が起こると、表示不良が発生するという問題があった。
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、垂直ゲート配線に生じる熱に起因する表示不良を抑制する技術を提供することを目的とするものである。
本願明細書に開示される技術の第1の態様は、アレイ基板上の表示領域に配置される、複数のゲート配線と、前記表示領域に配置され、かつ、前記ゲート配線と直交する複数の垂直ゲート配線と、1つの前記ゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部とを備え、複数の前記垂直ゲート配線は、前記表示領域における第1の辺から延び、少なくとも前記第1の辺に最も近く配置される前記ゲート配線は、対応する前記垂直ゲート配線との間で、2箇所以上に配置される複数の前記接続部によって接続される。
また、本願明細書に開示される技術の第2の態様は、アレイ基板上の表示領域に配置される、複数の第1のゲート配線と、前記表示領域に配置され、かつ、前記第1のゲート配線と直交する複数の垂直ゲート配線と、一部の前記第1のゲート配線と、対応する前記垂直ゲート配線とを接続する、複数の接続部とを備え、複数の前記垂直ゲート配線は、前記表示領域における第1の辺から延び、少なくとも前記第1の辺に最も近く配置される前記第1のゲート配線は、前記接続部および前記垂直ゲート配線に接続されない。
また、本願明細書に開示される技術の第3の態様は、アレイ基板上の表示領域に配置される、複数の第1のゲート配線と、前記表示領域に配置され、前記表示領域における第1の辺から延び、かつ、前記第1のゲート配線と直交する複数の垂直ゲート配線と、1つの前記第1のゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部と、前記表示領域を平面視において囲む額縁領域に配置され、かつ、前記第1の辺においてそれぞれの前記垂直ゲート配線と接続される複数の第2のゲート配線とを備え、前記第1の辺に最も近く配置される前記接続部を第1の接続部とし、前記第1の接続部に接続される前記垂直ゲート配線を第1の垂直ゲート配線とし、前記額縁領域に配置され、かつ、少なくとも、前記第1の垂直ゲート配線に接続される前記第2のゲート配線と平面視において重なる導電膜をさらに備える。
また、本願明細書に開示される技術の第4の態様は、アレイ基板上の表示領域に配置される、複数の第1のゲート配線と、前記表示領域に配置され、前記表示領域における第1の辺から延び、かつ、前記第1のゲート配線と直交する複数の垂直ゲート配線と、1つの前記第1のゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部と、前記表示領域を平面視において囲む額縁領域に配置され、かつ、前記第1の辺においてそれぞれの前記垂直ゲート配線と接続される複数の第2のゲート配線とを備え、前記第1の辺に最も近く配置される前記接続部を第1の接続部とし、前記第1の接続部に接続される前記垂直ゲート配線を第1の垂直ゲート配線とし、少なくとも、前記第1の垂直ゲート配線に接続される前記第2のゲート配線の配線幅は、他の前記第2のゲート配線の配線幅よりも細い。
また、本願明細書に開示される技術の第5の態様は、アレイ基板上の表示領域に配置される、複数の第1のゲート配線と、前記表示領域に配置され、前記表示領域における第1の辺から延び、かつ、前記第1のゲート配線と直交する複数の垂直ゲート配線と、1つの前記第1のゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部と、前記表示領域を平面視において囲む額縁領域に配置され、かつ、前記第1の辺においてそれぞれの前記垂直ゲート配線と接続される複数の第2のゲート配線とを備え、前記第1の辺に最も近く配置される前記接続部を第1の接続部とし、前記第1の接続部に接続される前記垂直ゲート配線を第1の垂直ゲート配線とし、少なくとも、前記第1の垂直ゲート配線に接続される前記第2のゲート配線は、ジグザグ形状である。
また、本願明細書に開示される技術の第6の態様は、アレイ基板上の表示領域に配置される、複数のゲート配線と、前記表示領域に配置され、かつ、前記ゲート配線と直交する複数の垂直ゲート配線と、1つの前記ゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部と、それぞれの前記接続部に接続され、かつ、前記垂直ゲート配線と平行に配置される複数の延伸部とを備え、複数の前記垂直ゲート配線は、前記表示領域における第1の辺から延び、複数の前記延伸部は、前記表示領域における前記第1の辺とは反対側の辺へ延びる。
本願明細書に開示される技術の第1の態様は、アレイ基板上の表示領域に配置される、複数のゲート配線と、前記表示領域に配置され、かつ、前記ゲート配線と直交する複数の垂直ゲート配線と、1つの前記ゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部とを備え、複数の前記垂直ゲート配線は、前記表示領域における第1の辺から延び、少なくとも前記第1の辺に最も近く配置される前記ゲート配線は、対応する前記垂直ゲート配線との間で、2箇所以上に配置される複数の前記接続部によって接続される。このような構成によれば、第1の辺近傍に配置される1つのゲート配線への接続部が2箇所以上設けられることによって、入力される電流が分散される。よって、接続部に入力される充放電電流を抑制することができるため、垂直ゲート配線に生じる熱に起因する表示不良を抑制することができる。
また、本願明細書に開示される技術の第2の態様は、アレイ基板上の表示領域に配置される、複数の第1のゲート配線と、前記表示領域に配置され、かつ、前記第1のゲート配線と直交する複数の垂直ゲート配線と、一部の前記第1のゲート配線と、対応する前記垂直ゲート配線とを接続する、複数の接続部とを備え、複数の前記垂直ゲート配線は、前記表示領域における第1の辺から延び、少なくとも前記第1の辺に最も近く配置される前記第1のゲート配線は、前記接続部および前記垂直ゲート配線に接続されない。このような構成によれば、第1の辺に最も近く配置される第1のゲート配線は、接続部を介さない。したがって、配線負荷が小さいことに起因して接続部に大きな発熱が生じることが防がれる。
また、本願明細書に開示される技術の第3の態様は、アレイ基板上の表示領域に配置される、複数の第1のゲート配線と、前記表示領域に配置され、前記表示領域における第1の辺から延び、かつ、前記第1のゲート配線と直交する複数の垂直ゲート配線と、1つの前記第1のゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部と、前記表示領域を平面視において囲む額縁領域に配置され、かつ、前記第1の辺においてそれぞれの前記垂直ゲート配線と接続される複数の第2のゲート配線とを備え、前記第1の辺に最も近く配置される前記接続部を第1の接続部とし、前記第1の接続部に接続される前記垂直ゲート配線を第1の垂直ゲート配線とし、前記額縁領域に配置され、かつ、少なくとも、前記第1の垂直ゲート配線に接続される前記第2のゲート配線と平面視において重なる導電膜をさらに備える。このような構成によれば、導電膜が第2のゲート配線との間で寄生容量が発生させる。そのため、当該寄生容量が、第2のゲート配線、さらには、第2のゲート配線に接続される第1の垂直ゲート配線の配線負荷を増加させる。そうすると、当該配線における発熱を抑えることができる。
また、本願明細書に開示される技術の第4の態様は、アレイ基板上の表示領域に配置される、複数の第1のゲート配線と、前記表示領域に配置され、前記表示領域における第1の辺から延び、かつ、前記第1のゲート配線と直交する複数の垂直ゲート配線と、1つの前記第1のゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部と、前記表示領域を平面視において囲む額縁領域に配置され、かつ、前記第1の辺においてそれぞれの前記垂直ゲート配線と接続される複数の第2のゲート配線とを備え、前記第1の辺に最も近く配置される前記接続部を第1の接続部とし、前記第1の接続部に接続される前記垂直ゲート配線を第1の垂直ゲート配線とし、少なくとも、前記第1の垂直ゲート配線に接続される前記第2のゲート配線の配線幅は、他の前記第2のゲート配線の配線幅よりも細い。このような構成によれば、第2のゲート配線の配線抵抗が大きくなる。そのため、当該配線抵抗が、第2のゲート配線に接続される第1の垂直ゲート配線の配線負荷を増加させる。そうすると、当該配線における発熱を抑えることができる。
また、本願明細書に開示される技術の第5の態様は、アレイ基板上の表示領域に配置される、複数の第1のゲート配線と、前記表示領域に配置され、前記表示領域における第1の辺から延び、かつ、前記第1のゲート配線と直交する複数の垂直ゲート配線と、1つの前記第1のゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部と、前記表示領域を平面視において囲む額縁領域に配置され、かつ、前記第1の辺においてそれぞれの前記垂直ゲート配線と接続される複数の第2のゲート配線とを備え、前記第1の辺に最も近く配置される前記接続部を第1の接続部とし、前記第1の接続部に接続される前記垂直ゲート配線を第1の垂直ゲート配線とし、少なくとも、前記第1の垂直ゲート配線に接続される前記第2のゲート配線は、ジグザグ形状である。このような構成によれば、第1の垂直ゲート配線に接続される第2のゲート配線の配線抵抗が増加するため、当該垂直ゲート配線の配線負荷を増加させる。そうすると、当該配線における発熱を抑えることができる。
また、本願明細書に開示される技術の第6の態様は、アレイ基板上の表示領域に配置される、複数のゲート配線と、前記表示領域に配置され、かつ、前記ゲート配線と直交する複数の垂直ゲート配線と、1つの前記ゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部と、それぞれの前記接続部に接続され、かつ、前記垂直ゲート配線と平行に配置される複数の延伸部とを備え、複数の前記垂直ゲート配線は、前記表示領域における第1の辺から延び、複数の前記延伸部は、前記表示領域における前記第1の辺とは反対側の辺へ延びる。このような構成によれば、垂直ゲート配線に接続部を介して接続される延伸部が配線抵抗を有するため、垂直ゲート配線の配線負荷が増加する。そうすると、当該配線における発熱を抑えることができる。
また、本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
以下、添付される図面を参照しながら実施の形態について説明する。
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
また、以下に記載される説明において、「第1の」、または、「第2の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
以下の実施の形態では、アレイ基板は、たとえば液晶表示装置に用いられる、スイッチングデバイスとしてボトムゲート型TFTが搭載されるものが示される。しかしながら、アクティブマトリックス駆動が可能な表示装置であれば、上記の液晶表示装置およびボトムゲート型TFTに限られるものではなく、他の構成であっても適用可能である。
<第1の実施の形態>
以下、本実施の形態に関する表示装置について説明する。説明の便宜上、まず、表示装置としての液晶表示装置における、液晶表示パネルの構成および画素の構成について説明する。
以下、本実施の形態に関する表示装置について説明する。説明の便宜上、まず、表示装置としての液晶表示装置における、液晶表示パネルの構成および画素の構成について説明する。
<液晶表示パネルの構成について>
図1は、液晶表示装置における液晶表示パネルの構成の例を模式的に示す平面図である。
図1は、液晶表示装置における液晶表示パネルの構成の例を模式的に示す平面図である。
図1に例が示されるように、液晶表示装置100は、主要部として液晶表示パネル90などを備える。
液晶表示パネル90は、アレイ基板10と対向基板20とを備える。そして、アレイ基板10と対向基板20との間には、液晶が封入される。
アレイ基板10には、表示領域50を構成する複数の画素30がマトリックス状に配置される。表示領域50は、具体的には、複数のゲート配線1と、ゲート配線1に対して垂直に配線される複数のソース配線2と、ゲート配線1とソース配線2との交点に囲まれるそれぞれの画素30に対応して配置されるスイッチング素子であるTFTと、コモン電極と、画素電極とを含む構成によって形成される。
対向基板20は、アレイ基板10の上面における、平面視において表示領域50に対応する位置に配置される。対向基板20においては、カラーフィルターまたはブラックマトリックスなどが形成される。なお、カラーフィルターまたはブラックマトリックスは、アレイ基板10に形成されてもよい。
液晶表示パネル90は、平面視において、表示領域50と、表示領域50の周辺に形成される額縁領域55とに大別される。額縁領域55には、ゲートドライバIC5と、ソースドライバIC6とが実装されている場合がある。図1においては、額縁領域55のうちの、表示領域50の右側に位置する部分にゲートドライバIC5が実装され、額縁領域55のうちの、表示領域50の下側に位置する部分にソースドライバIC6が実装されている。
表示領域50における複数のゲート配線1は、額縁領域55におけるゲートテーパー配線300を介して、ゲートドライバIC5へと接続される。
なお、ゲートテーパー配線300の「テーパー」とは、図1において、ゲートドライバIC5と表示領域50内のゲート配線1とを接続する複数の配線が扇を広げたような形状で配置されていることを示す表現である。
また、本実施の形態においては、額縁領域55におけるゲート配線をゲートテーパー配線300と称しているが、額縁領域55におけるゲート配線の形状はテーパー形状に限定されるものではなく、様々な形状に配線されたゲート配線であってよい。
また、表示領域50における複数のソース配線2は、額縁領域55におけるソーステーパー配線200を介して、ソースドライバIC6へと接続される。
また、液晶表示装置100においては、液晶表示パネル90の両側には偏光板または位相差板が、液晶表示パネル90の表面にはタッチパネルまたは保護板が、それぞれ必要に応じて貼り付けられる。ここで、液晶表示パネル90の両側とは、アレイ基板10と対向基板20とにおいて、互いに対向する面の反対側の面を示す。
また、液晶表示パネル90には外部回路が接続され、液晶表示パネル90は、背面光源(すなわち、バックライト)または光学シートとともに筐体内に収められる。
図2は、図1に例が示された液晶表示装置における画素の構成の例を模式的に示す平面図である。
図2に例が示されるように、表示領域におけるそれぞれの画素30は、直交して配線されるゲート配線1およびソース配線2と、ゲート配線1とソース配線2との交点の近傍に配置されるTFT3と、TFT3のドレイン端子に接続される画素電極4とを備える。
図3は、液晶表示装置における液晶表示パネルの構成の他の例を模式的に示す平面図である。
図3に例が示されるように、液晶表示装置101は、主要部として液晶表示パネル91などを備える。
液晶表示パネル91は、アレイ基板11と対向基板20とを備える。そして、アレイ基板11と対向基板20との間には、液晶が封入される。
アレイ基板11には、表示領域50を構成する複数の画素30および複数の画素31がマトリックス状に配置される。表示領域50は、具体的には、複数のゲート配線1と、複数のソース配線2と、ゲート配線1とソース配線2との交点に囲まれるそれぞれの画素30および画素31に対応して配置されるスイッチング素子であるTFTと、ソース配線2と平行に配線される垂直ゲート配線7と、垂直ゲート配線7とゲート配線1とを接続する接続部8と、コモン電極と、画素電極とを含む構成によって形成される。
それぞれの画素30は、ゲート配線1とソース配線2とが垂直に交差する交点に囲まれて配置される。また、それぞれの画素31は、ゲート配線1とソース配線2とが垂直に交差する交点に囲まれ、かつ、それぞれの画素31において、垂直ゲート配線7と、垂直ゲート配線7とゲート配線1とを接続する接続部8とが備えられる。
液晶表示パネル91は、平面視において、表示領域50と、表示領域50の周辺に形成される額縁領域55とに大別される。額縁領域55には、ゲートドライバIC5と、ソースドライバIC6とが実装されている場合がある。図3においては、額縁領域55のうちの、表示領域50の下側に位置する部分にゲートドライバIC5が実装され、額縁領域55のうちの、表示領域50の下側に位置する部分にソースドライバIC6が実装されている。
表示領域50における複数の垂直ゲート配線7は、額縁領域55におけるゲートテーパー配線300Aを介して、ゲートドライバIC5へと接続される。
また、表示領域50における複数のソース配線2は、額縁領域55におけるソーステーパー配線200を介して、ソースドライバIC6へと接続される。
図4は、図3に例が示された液晶表示装置における画素の構成の例を模式的に示す平面図である。
図4に例が示されるように、表示領域におけるそれぞれの画素31は、直交して配線されるゲート配線1およびソース配線2と、ゲート配線1とソース配線2との交点の近傍に配置されるTFT3と、TFT3のドレイン端子に接続される画素電極4Aと、ソース配線2と平行に配線される垂直ゲート配線7と、垂直ゲート配線7とゲート配線1とを接続する接続部8とを備える。
ここで、図4に例が示された接続部8について検討する。
接続部8にはゲート信号が伝送されるが、接続部8が入力辺近傍に位置する垂直ゲート配線7と、接続部8が反入力辺近傍に位置する垂直ゲート配線7とでは、それぞれの配線負荷が大きく異なる。
ここで、入力辺とは、ゲート信号を出力しているゲートドライバIC5から最も距離が近い側に位置する辺であり、図3であれば、紙面向かって下側の辺51に対応する。
また、入力辺近傍に位置する接続部8とは、入力辺から延びる垂直ゲート配線7が比較的短い接続部8を指し、反入力辺近傍に位置する接続部8とは、入力辺から延びる垂直ゲート配線7が比較的長い接続部8を指す。
ここで、反入力辺とは、ゲートドライバIC5から最も距離が遠い側に位置する辺であり、図3であれば、紙面向かって上側の、表示領域50を挟んで辺51と対向する辺52に対応する。
例として、解像度FHD(1980×1080)の表示装置について、1画素あたりの垂直ゲート配線7の抵抗をRgとし、1画素あたりの垂直ゲート配線7の寄生容量をCgとし、垂直ゲート配線7の入力辺から接続部8までの画素数をnとすると、配線負荷は、信号遅延すなわち時定数τを用いて比較することができる。
n画素目の接続部8までの垂直ゲート配線7の抵抗はnRgであり、n画素目の接続部8までの垂直ゲート配線7の寄生容量はnCgであるため、時定数τは以下の式(1)のように示すことができる。
したがって、接続部8が入力辺近傍(たとえば、下方の入力辺から1画素目)に位置する垂直ゲート配線7の配線負荷をτnとし、接続部8が反入力辺近傍(たとえば、下方の入力辺から上方に1080画素目)に位置する垂直ゲート配線7の配線負荷をτfとすると、垂直ゲート配線7の配線負荷の比は、以下の式(2)のように示すことができる。
上記のように、接続部8が入力辺近傍に位置する垂直ゲート配線7の配線負荷と、接続部8が反入力辺近傍に位置する垂直ゲート配線7の配線負荷とは大きく異なる。配線負荷に大きな差があると、ゲート信号の遅延に大きな差が生じる。
図5は、図3に例が示された液晶表示装置における、液晶表示パネルのゲート信号の電圧値を示す図である。図5において、縦軸は電圧[V]を示し、横軸は時間を示す。
図5においては、接続部8が入力辺近傍に位置する垂直ゲート配線7に入力されるゲート信号の電圧値が実線で示され、接続部8が反入力辺近傍に位置する垂直ゲート配線7に入力されるゲート信号の電圧値が点線で示される。
電流は、単位時間あたりに流れる電荷量である。そのため、電圧信号の遅延が小さく、かつ、電圧信号の立ち上がりが急峻である場合、すばやく充放電が行われ、結果として電流が大きくなる。
図6は、図3に例が示された液晶表示装置における、液晶表示パネルのゲート変換部(すなわち、ゲート配線と垂直ゲート配線との接続部)における電流値を示す図である。図6において、縦軸は電流[mA]を示し、横軸は時間を示す。
図6においては、接続部8が入力辺近傍に位置する垂直ゲート配線7における電流値が実線で示され、接続部8が反入力辺近傍に位置する垂直ゲート配線7における電流値が点線で示される。また、図6の横軸(時間の軸)に示されている矢印は、図5の横軸(時間の軸)に示されている矢印と同時刻を示すものである。
図6に示されるように、液晶表示パネル91の接続部8に流れる電流には、接続部8が入力辺近傍に位置する垂直ゲート配線7と接続部8が反入力辺近傍に位置する垂直ゲート配線7との間で、3mA程度の差が生じる。また、それぞれの接続部8で瞬間的に発生する熱量の差は50倍程度となる。
したがって、入力辺近傍に位置する接続部8の、発熱に起因する開放(ゲートオープン)を防ぐためには、入力辺近傍に位置する接続部8に流れる電流を抑制する必要がある。
図7は、本実施の形態に関する液晶表示装置における、液晶表示パネルの構成の例を模式的に示す平面図である。なお、図7においては、図の判別性を高めるために、対向基板の図示が省略されている。
図7に例が示されるように、液晶表示装置102は、主要部として液晶表示パネルなどを備える。
液晶表示パネルは、アレイ基板11と対向基板とを備える。そして、アレイ基板11と対向基板との間には、液晶が封入される。
アレイ基板11には、表示領域50を構成する複数の画素30、複数の画素31および少なくとも1つの画素32がマトリックス状に配置される。表示領域50は、具体的には、複数のゲート配線1と、複数のソース配線2と、ゲート配線1とソース配線2との交点に囲まれるそれぞれの画素30、画素31および画素32に対応して配置されるスイッチング素子であるTFTと、ソース配線2と平行に配線される複数の垂直ゲート配線7と、ソース配線2と平行に配線される複数の垂直ゲート配線7Aと、それぞれの垂直ゲート配線7とそれぞれのゲート配線1とを接続する複数の接続部8と、それぞれの垂直ゲート配線7Aとそれぞれのゲート配線1とを接続する複数の接続部8Aと、コモン電極と、画素電極とを含む構成によって形成される。
垂直ゲート配線7および垂直ゲート配線7Aは、表示領域50における入力辺(すなわち、図7における下辺)から延びる。
上記のうち、垂直ゲート配線7および垂直ゲート配線7Aは、ゲート配線1と直交する。なお、本明細書における「直交」には、厳密な直交から数°ずれた略直交(すなわち、実質的に直交)も含まれるものとする。同様に、本明細書における「平行」には、厳密な平行から数°ずれた略平行(すなわち、実質的に平行)も含まれるものとする。同様に、本明細書における「垂直」には、厳密な垂直から数°ずれた略垂直(すなわち、実質的に垂直)も含まれるものとする。
表示領域50における垂直ゲート配線7および垂直ゲート配線7Aは、額縁領域55におけるゲートテーパー配線300Aを介して、ゲートドライバIC5へと接続される。
また、表示領域50における複数のソース配線2は、額縁領域55におけるソーステーパー配線200を介して、ソースドライバIC6へと接続される。
図7において、垂直ゲート配線7Aの接続部8Aは、表示領域50における入力辺近傍の領域である領域60にのみ配置される。ここで、図7における2つの垂直ゲート配線7Aは、入力辺に最も近く配置されるゲート配線1および入力辺に2番目に近く配置されるゲート配線1に、接続部8Aを介してそれぞれ接続される。
垂直ゲート配線7Aの接続部8Aは、1つの垂直ゲート配線7Aについて2つ以上設けられる。すなわち、垂直ゲート配線7Aの接続部8Aは、垂直ゲート配線7Aとゲート配線1とを2箇所以上で接続する。
ここで、図7においては、垂直ゲート配線7Aの接続部8Aは2つの画素に跨って配置されているが、1つの画素に対応する領域内において、2つ以上の接続部8Aが配置されていてもよい。
図8は、図7に例が示された液晶表示装置における画素の構成の例を模式的に示す平面図である。
図8に例が示されるように、表示領域におけるそれぞれの画素32は、直交して配線されるゲート配線1およびソース配線2と、ゲート配線1とソース配線2との交点の近傍に配置されるTFT3と、TFT3のドレイン端子に接続される画素電極4Aと、ソース配線2と平行に配線される垂直ゲート配線7Aと、垂直ゲート配線7Aとゲート配線1とを2箇所で接続する接続部8Aとを備える。
図8においては、垂直ゲート配線7Aはゲート配線1の近傍で二股に分かれ、分岐後のそれぞれの配線がソース配線2と平行に延びる。そして、それぞれの端部である接続部8Aが、ゲート配線1と接続されている。
上記のように、垂直ゲート配線7Aを複数本に分岐させ、かつ、分岐先の複数の接続部8Aでゲート配線1と接続させることによって、入力される電流が分散される。そのため、それぞれの接続部8Aに入力される充放電電流を抑制することができる。
また、それぞれの垂直ゲート配線7Aにおける接続部8Aの個数については、接続部8Aが入力辺近傍に位置する垂直ゲート配線7Aで最も多く、接続部8Aの位置が入力辺近傍から離れるにつれて、垂直ゲート配線7Aにおける接続部8Aの数が徐々に少なくなるように構成されることが望ましい。
すなわち、それぞれのゲート配線1と対応する垂直ゲート配線7Aとの間の接続部8Aの個数は、ゲート配線1が入力辺に近づくにつれて、それよりも入力辺から遠い位置のゲート配線1における接続部8Aの個数と同じか、それよりも多くなる。
特に、入力辺に最も近い位置に接続部8Aが配置される垂直ゲート配線7Aでは、大きな発熱が生じる。そのため、入力辺に最も近い垂直ゲート配線7Aには、少なくとも2個以上の接続部8Aが形成されていることが望ましい。さらに、入力辺に最も近い垂直ゲート配線7A以外の垂直ゲート配線7Aにおいては、接続部8Aが1個のみという場合があってもよい。
ここで、上記の態様の変形例として、2本の垂直ゲート配線をソース配線2と平行に延ばし、分岐させずにそれぞれゲート配線1と接続させる態様も想定することができる。
ただし、図7および図8に例が示された態様であれば、上記の変形例と比べてソース配線2と2本の垂直ゲート配線とが平行に延びる距離を短くすることができるため、開口率または容量結合などの観点で有利である。
<第2の実施の形態>
本実施の形態に関する表示装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
本実施の形態に関する表示装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図9は、本実施の形態に関する液晶表示装置における、液晶表示パネルの構成の例を模式的に示す平面図である。なお、図9においては、図の判別性を高めるために、対向基板の図示が省略されている。
図9に例が示されるように、液晶表示装置103は、主要部として液晶表示パネルなどを備える。
液晶表示パネルは、アレイ基板11と対向基板とを備える。そして、アレイ基板11と対向基板との間には、液晶が封入される。
アレイ基板11には、表示領域50を構成する複数の画素30および複数の画素31がマトリックス状に配置される。表示領域50は、具体的には、複数のゲート配線1と、複数のソース配線2と、ゲート配線1とソース配線2との交点に囲まれるそれぞれの画素30および画素31に対応して配置されるスイッチング素子であるTFTと、ソース配線2と平行に配線される複数の垂直ゲート配線7と、それぞれの垂直ゲート配線7とそれぞれのゲート配線1とを接続する複数の接続部8と、コモン電極と、画素電極とを含む構成によって形成される。
表示領域50におけるいくつかの垂直ゲート配線7は、額縁領域55におけるゲートテーパー配線300Aを介して、ゲートドライバIC5へと接続される。
一方で、上記以外の、入力辺近傍に配置されるゲート配線1は、垂直ゲート配線7には接続されず、額縁領域55におけるゲートテーパー配線300Bを介して、ゲートドライバIC5へと接続される。
図9においては、入力辺に最も近く配置されるゲート配線1と、入力辺に2番目に近く配置されるゲート配線1とが、ともにゲートテーパー配線300Bを介してゲートドライバIC5へと接続されている。
また、表示領域50における複数のソース配線2は、額縁領域55におけるソーステーパー配線200を介して、ソースドライバIC6へと接続される。
ここで、ゲートテーパー配線300Bは、額縁領域55における入力辺近傍の領域である領域61に配線される。なお、領域61は、入力辺とは異なる辺(図9においては、表示領域50における右辺)に対応する額縁領域55における領域である。そして、ゲートテーパー配線300Bは、ゲート信号を伝送する。
なお、入力辺とは異なる辺とは、たとえば、図3に例が示されるような矩形の表示装置であれば、第1の辺と略垂直である紙面向かって左右に配置された2辺(すなわち、図3における辺53および辺54)と、反入力辺(すなわち、図3における辺52)との3辺を指す。
ここで、ゲートテーパー配線300Bは、接続部8および垂直ゲート配線7を介さずにゲート配線1とゲートドライバIC5とを電気的に接続する配線である。具体的には、ゲートテーパー配線300Bは、ゲート配線1と同時に一体として形成される配線である。
入力辺近傍、特に、入力辺に最も近く位置する接続部8には、大きな発熱が生じる。そのため、少なくとも、入力辺に最も近いゲート配線1には接続部8および垂直ゲート配線7を接続せず、当該ゲート配線1を、領域61において配線されるゲートテーパー配線300Bを介してゲートドライバIC5に接続することが望ましい。
さらに、入力辺に最も近いゲート配線1以外のゲート配線1においては、ゲートテーパー配線300Bの代わりに、接続部8および垂直ゲート配線7を介してゲートテーパー配線300Aが接続されてよい。
<第3の実施の形態>
本実施の形態に関する表示装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
本実施の形態に関する表示装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図10は、本実施の形態に関する液晶表示装置における、液晶表示パネルの構成の例を模式的に示す平面図である。なお、図10においては、図の判別性を高めるために、対向基板の図示が省略されている。
図10に例が示されるように、液晶表示装置104は、主要部として液晶表示パネルなどを備える。
液晶表示パネルは、アレイ基板11と対向基板とを備える。そして、アレイ基板11と対向基板との間には、液晶が封入される。
アレイ基板11には、表示領域50を構成する複数の画素30および複数の画素31がマトリックス状に配置される。表示領域50は、具体的には、複数のゲート配線1と、複数のソース配線2と、ゲート配線1とソース配線2との交点に囲まれるそれぞれの画素30および画素31に対応して配置されるスイッチング素子であるTFTと、ソース配線2と平行に配線される複数の垂直ゲート配線7と、それぞれの垂直ゲート配線7とそれぞれのゲート配線1とを接続する複数の接続部8と、コモン電極と、画素電極とを含む構成によって形成される。
表示領域50における複数の垂直ゲート配線7のうち、接続部8が入力辺近傍に配置される垂直ゲート配線7以外は、入力辺に対応する額縁領域55におけるゲートテーパー配線300Aを介して、ゲートドライバIC5へと接続される。
一方で、接続部8が入力辺近傍に配置される垂直ゲート配線7は、入力辺に対応する額縁領域55におけるゲートテーパー配線300Cを介して、ゲートドライバIC5へと接続される。図10においては、入力辺の最も近くに配置される接続部8に接続される垂直ゲート配線7と、入力辺の2番目に近くに配置される接続部8に接続される垂直ゲート配線7とが、入力辺に対応する額縁領域55におけるゲートテーパー配線300Cを介して、ゲートドライバIC5へと接続される。
また、表示領域50における複数のソース配線2は、額縁領域55におけるソーステーパー配線200を介して、ソースドライバIC6へと接続される。
また、ゲートテーパー配線300Cと平面視において重なる領域には、酸化インジウムスズ(tin−doped indium oxide、または、indium tin oxide、すなわち、ITO)などの透明導電膜、または、CuまたはAlなどの金属膜である導電膜62が形成される。導電膜62が当該領域に形成されることによって、ゲートテーパー配線300Cとの間で寄生容量が発生する。そして、当該寄生容量が配線負荷を増加させる。
上記の透明導電膜または金属膜とゲートテーパー配線300Cとが重なる面積は、接続部8が入力辺近傍に位置する垂直ゲート配線7に接続されるゲートテーパー配線300Cが最も大きくなるようにし、さらに、対応する接続部8が入力辺近傍から離れるにつれて、上記の透明導電膜または金属膜とゲートテーパー配線300Cとが重なる面積を小さくする構成であることが望ましい。
たとえば、接続部8が入力辺に最も近く位置する垂直ゲート配線7に接続されるゲートテーパー配線300Cにおいて、少なくとも30pF以上の寄生容量が付加されることが望ましい。
<第4の実施の形態>
本実施の形態に関する表示装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
本実施の形態に関する表示装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図11は、本実施の形態に関する液晶表示装置における、液晶表示パネルの構成の例を模式的に示す平面図である。なお、図11においては、図の判別性を高めるために、対向基板の図示が省略されている。
図11に例が示されるように、液晶表示装置105は、主要部として液晶表示パネルなどを備える。
液晶表示パネルは、アレイ基板11と対向基板とを備える。そして、アレイ基板11と対向基板との間には、液晶が封入される。
アレイ基板11には、表示領域50を構成する複数の画素30および複数の画素31がマトリックス状に配置される。表示領域50は、具体的には、複数のゲート配線1と、複数のソース配線2と、ゲート配線1とソース配線2との交点に囲まれるそれぞれの画素30および画素31に対応して配置されるスイッチング素子であるTFTと、ソース配線2と平行に配線される複数の垂直ゲート配線7と、それぞれの垂直ゲート配線7とそれぞれのゲート配線1とを接続する複数の接続部8と、コモン電極と、画素電極とを含む構成によって形成される。
表示領域50における複数の垂直ゲート配線7のうち、接続部8が入力辺近傍に配置される垂直ゲート配線7以外は、額縁領域55におけるゲートテーパー配線300Aを介して、ゲートドライバIC5へと接続される。
一方で、接続部8が入力辺近傍に配置される垂直ゲート配線7は、額縁領域55におけるゲートテーパー配線300Dを介して、ゲートドライバIC5へと接続される。
また、表示領域50における複数のソース配線2は、額縁領域55におけるソーステーパー配線200を介して、ソースドライバIC6へと接続される。
ここで、ゲートテーパー配線300Dは、ゲートテーパー配線300Aよりも配線抵抗が大きい。ゲートテーパー配線300Dの配線抵抗が大きいことによって、ゲートテーパー配線300Dに接続される垂直ゲート配線7の配線負荷が増加する。
ゲートテーパー配線300Dの配線抵抗の大きさは、接続部8が入力辺近傍に位置する垂直ゲート配線7に接続されるゲートテーパー配線300Dが最も大きくなるようにし、さらに、対応する接続部8が入力辺近傍から離れるにつれて、配線抵抗を小さくする構成であることが望ましい。
たとえば、接続部8が入力辺に最も近く位置する垂直ゲート配線7に接続されるゲートテーパー配線300Dにおいて、少なくとも1kΩ以上の配線抵抗が付加されることが望ましい。
図12は、ゲートテーパー配線の配線抵抗を大きくする場合の具体的な態様の例を示す模式図である。
図12においては、ゲートテーパー配線300Dの配線幅Bは、ゲートテーパー配線300Aの配線幅Aよりも細い。このように形成することによって、ゲートテーパー配線300Dの配線抵抗が大きくなる。
たとえば、接続部8が入力辺に最も近く位置する垂直ゲート配線7に接続されるゲートテーパー配線300Dの配線幅Bは、少なくとも、ゲートテーパー配線300Aの配線幅Aの3/4以下とすることが望ましい。
図13は、ゲートテーパー配線の配線抵抗を大きくする場合の具体的な態様の他の例を示す模式図である。
図13においては、ゲートテーパー配線300Dは、ジグザグ形状で配線される。そのため、同じ条件下(たとえば、接続部8の位置が等しく、かつ、同様にゲートドライバIC5に接続される条件下)におけるゲートテーパー配線300Aよりも配線長が長い。このように形成することによって、ゲートテーパー配線300Dの配線抵抗が大きくなる。
たとえば、接続部8が入力辺に最も近く位置する垂直ゲート配線7に接続されるゲートテーパー配線300Dの配線長は、少なくとも、同じ条件下におけるゲートテーパー配線300Aの配線長よりも4mm以上長いことが望ましい。
<第5の実施の形態>
本実施の形態に関する表示装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
本実施の形態に関する表示装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図14は、本実施の形態に関する液晶表示装置における、液晶表示パネルの構成の例を模式的に示す平面図である。なお、図14においては、図の判別性を高めるために、対向基板の図示が省略されている。
図14に例が示されるように、液晶表示装置106は、主要部として液晶表示パネルなどを備える。
液晶表示パネルは、アレイ基板11と対向基板とを備える。そして、アレイ基板11と対向基板との間には、液晶が封入される。
アレイ基板11には、表示領域50を構成する複数の画素30および複数の画素31がマトリックス状に配置される。表示領域50は、具体的には、複数のゲート配線1と、複数のソース配線2と、ゲート配線1とソース配線2との交点に囲まれるそれぞれの画素30および画素31に対応して配置されるスイッチング素子であるTFTと、ソース配線2と平行に配線される複数の垂直ゲート配線7と、それぞれの垂直ゲート配線7とそれぞれのゲート配線1とを接続する複数の接続部8と、それぞれの垂直ゲート配線7の接続部8から入力辺とは反対側の辺へ延びる複数の延伸部64と、コモン電極と、画素電極とを含む構成によって形成される。なお、延伸部64は、接続部8と接続される端部とは反対側の端部において、電気的に開放される。
ここで、延伸部64は配線抵抗を有する。そのため、それぞれの垂直ゲート配線7に延伸部64が設けられることによって、接続部8が入力辺近傍に位置する垂直ゲート配線7を含めて、垂直ゲート配線7の配線負荷が増加する。
延伸部64の長さは、接続部8が入力辺近傍に位置する垂直ゲート配線7に設けられる延伸部64が最も長くなるようにし、さらに、対応する接続部8が入力辺近傍から離れるにつれて、延伸部64の長さを小さくする構成であることが望ましい。
<以上に記載された実施の形態によって生じる効果について>
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、表示装置は、複数のゲート配線1と、複数の垂直ゲート配線7と、複数の垂直ゲート配線7Aと、複数の接続部8と、複数の接続部8Aとを備える。複数のゲート配線1は、アレイ基板11上の表示領域50に配置される。垂直ゲート配線7および垂直ゲート配線7Aは、表示領域50に配置される。また、垂直ゲート配線7および垂直ゲート配線7Aは、ゲート配線1と直交する。接続部8は、1つのゲート配線1と、対応する1つの垂直ゲート配線7とを接続する。また、接続部8Aは、1つのゲート配線1と、対応する1つの垂直ゲート配線7Aとを接続する。ここで、垂直ゲート配線7および垂直ゲート配線7Aは、表示領域50における第1の辺から延びる。そして、少なくとも第1の辺に最も近く配置されるゲート配線1は、対応する垂直ゲート配線7Aとの間で、2箇所以上に配置される複数の接続部8Aによって接続される。ここで、第1の辺は、たとえば、ゲート信号を入力する入力源が位置する側の辺である入力辺に対応する。
このような構成によれば、入力辺近傍に配置される1つのゲート配線1への接続部8Aが2箇所以上設けられることによって、入力される電流が分散される。よって、接続部8Aに入力される充放電電流を抑制することができるため、垂直ゲート配線7Aに生じる熱に起因する表示不良を抑制することができる。
なお、これらの構成以外の本願明細書に例が示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。
しかしながら、本願明細書に例が示される他の構成のうちの少なくとも1つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、複数のゲート配線1のうちの1つを第1のゲート配線とし、複数のゲート配線1のうちの前記第1のゲート配線とは異なる1つを第2のゲート配線とする。ここで、第1のゲート配線は、たとえば、図7における下から3番目に位置するゲート配線1に対応する。また、第2のゲート配線は、たとえば、図7における下から2番目に位置するゲート配線1に対応する。第1のゲート配線は、第2のゲート配線よりも第1の辺から遠ざかる位置に配置される。そして、第1のゲート配線と対応する垂直ゲート配線7(または垂直ゲート配線7A)との間の前記接続部8(または接続部8A)の配置される箇所の数(図7では1箇所)は、前記第2のゲート配線と対応する前記垂直ゲート配線7(または垂直ゲート配線7A)との間の前記接続部8(または接続部8A)の配置される箇所の数(図7では2箇所)以下である。このような構成によれば、入力辺近傍に配置される1つのゲート配線1への接続部8Aの個数が多くなるため、配線負荷が小さい入力辺近傍の垂直ゲート配線7Aに入力される電流が分散される。よって、接続部8Aに入力される充放電電流を抑制することができるため、垂直ゲート配線7Aに生じる熱に起因する表示不良を抑制することができる。
また、以上に記載された実施の形態によれば、表示装置は、複数のゲート配線1(第1のゲート配線)と、複数の垂直ゲート配線7と、複数の接続部8とを備える。ゲート配線1は、アレイ基板11上の表示領域50に配置される。垂直ゲート配線7は、表示領域50に配置され、かつ、ゲート配線1と直交する。接続部8は、一部のゲート配線1と、対応する垂直ゲート配線7とを接続する。ここで、複数の垂直ゲート配線7は、表示領域50における第1の辺から延びる。そして、少なくとも第1の辺に最も近く配置されるゲート配線1は、接続部8および垂直ゲート配線7に接続されない。
このような構成によれば、入力辺近傍に位置するゲート配線1は、接続部8を介さずにゲートテーパー配線300Bを介してゲートドライバIC5へと接続される。したがって、配線負荷が小さいことに起因して接続部8に大きな発熱が生じることが防がれる。
また、以上に記載された実施の形態によれば、少なくとも第1の辺に最も近く配置されるゲート配線1は、表示領域50における第1の辺とは異なる辺である第2の辺において、表示領域50を平面視において囲む額縁領域55に配置されるゲートテーパー配線300B(第2のゲート配線)に接続される。ここで、第2の辺は、たとえば、表示領域50における右辺に対応する。このような構成によれば、入力辺近傍に位置するゲート配線1は、接続部8を介さずにゲートテーパー配線300Bを介してゲートドライバIC5へと接続される。したがって、配線負荷が小さいことに起因して接続部8に大きな発熱が生じることが防がれる。また、ゲートテーパー配線300Bが入力辺とは異なる辺においてゲート配線1と接続されるため、ゲートドライバIC5へと接続される配線が長くなる。よって、当該配線の配線負荷が大きくなり、当該配線における発熱を抑えることができる。
また、以上に記載された実施の形態によれば、表示装置は、複数のゲート配線1と、複数の垂直ゲート配線7と、複数の接続部8と、複数のゲートテーパー配線300Aと、複数のゲートテーパー配線300Cと、導電膜62とを備える。垂直ゲート配線7は、アレイ基板11上の表示領域50に配置される。垂直ゲート配線7は、表示領域50に配置される。また、垂直ゲート配線7は、表示領域50における第1の辺から延びる。また、垂直ゲート配線7は、ゲート配線1と直交する。接続部8は、1つのゲート配線1と、対応する1つの垂直ゲート配線7とを接続する。ゲートテーパー配線300Aおよびゲートテーパー配線300Cは、表示領域50を平面視において囲む額縁領域55に配置され、かつ、第1の辺においてそれぞれの垂直ゲート配線7と接続される。ここで、第1の辺に最も近く配置される接続部8を第1の接続部とする。第1の接続部は、たとえば、図10における入力辺の最も近くに配置される接続部8、すなわち、図10における1番右端に位置する接続部8に対応する。また、第1の接続部に接続される垂直ゲート配線7を第1の垂直ゲート配線とする。第1の垂直ゲート配線は、たとえば、図10における入力辺から延びる配線が最も短い垂直ゲート配線7、すなわち、図10における1番右端に位置する垂直ゲート配線7に対応する。そして、導電膜62は、額縁領域55に配置される。また、導電膜62は、少なくとも、第1の垂直ゲート配線に接続されるゲートテーパー配線300Cと平面視において重なる。
このような構成によれば、導電膜62がゲートテーパー配線300Cとの間で寄生容量が発生させる。そのため、当該寄生容量が、ゲートテーパー配線300C、さらには、ゲートテーパー配線300Cに接続される垂直ゲート配線7の配線負荷を増加させる。そうすると、当該配線における発熱を抑えることができる。
また、以上に記載された実施の形態によれば、表示装置は、複数のゲート配線1と、複数の垂直ゲート配線7と、複数の接続部8と、複数のゲートテーパー配線300Aと、複数のゲートテーパー配線300Dとを備える。ゲート配線1は、アレイ基板11上の表示領域50に配置される。垂直ゲート配線7は、表示領域50に配置され、表示領域50における第1の辺から延び、かつ、ゲート配線1と直交する。接続部8は、1つのゲート配線1と、対応する1つの垂直ゲート配線7とを接続する。ゲートテーパー配線300Aおよびゲートテーパー配線300Dは、表示領域50を平面視において囲む額縁領域55に配置され、かつ、第1の辺においてそれぞれの垂直ゲート配線7と接続される。ここで、第1の辺に最も近く配置される接続部8を第1の接続部とする。第1の接続部は、たとえば、図11における入力辺の最も近くに配置される接続部8、すなわち、図11における1番右端に位置する接続部8に対応する。また、第1の接続部に接続される垂直ゲート配線7を第1の垂直ゲート配線とする。第1の垂直ゲート配線は、たとえば、図11における入力辺から延びる配線が最も短い垂直ゲート配線7、すなわち、図11における1番右端に位置する垂直ゲート配線7に対応する。そして、少なくとも、第1の垂直ゲート配線に接続されるゲートテーパー配線300Dの配線幅は、他のゲートテーパー配線300Aの配線幅よりも細い。
このような構成によれば、ゲートテーパー配線300Dの配線抵抗が大きくなる。そのため、当該配線抵抗が、ゲートテーパー配線300Dに接続される垂直ゲート配線7の配線負荷を増加させる。そうすると、当該配線における発熱を抑えることができる。
また、以上に記載された実施の形態によれば、表示装置は、複数のゲート配線1と、複数の垂直ゲート配線7と、複数の接続部8と、複数のゲートテーパー配線300Aと、複数のゲートテーパー配線300Dとを備える。ゲート配線1は、アレイ基板11上の表示領域50に配置される。垂直ゲート配線7は、表示領域50に配置され、表示領域50における第1の辺から延び、かつ、ゲート配線1と直交する。接続部8は、1つのゲート配線1と、対応する1つの垂直ゲート配線7とを接続する。ゲートテーパー配線300Aおよびゲートテーパー配線300Dは、表示領域50を平面視において囲む額縁領域55に配置され、かつ、第1の辺においてそれぞれの垂直ゲート配線7と接続される。ここで、第1の辺に最も近く配置される接続部8を第1の接続部とする。第1の接続部は、たとえば、図11における入力辺の最も近くに配置される接続部8、すなわち、図11における1番右端に位置する接続部8に対応する。また、第1の接続部に接続される垂直ゲート配線7を第1の垂直ゲート配線とする。第1の垂直ゲート配線は、たとえば、図11における入力辺から延びる配線が最も短い垂直ゲート配線7、すなわち、図11における1番右端に位置する垂直ゲート配線7に対応する。そして、少なくとも、第1の垂直ゲート配線に接続されるゲートテーパー配線300Dは、ジグザグ形状である。
このような構成によれば、ゲートテーパー配線300Dの配線長が、同じ条件下(たとえば、接続部8の位置が等しく、かつ、同様にゲートドライバIC5に接続される条件下)におけるゲートテーパー配線300Aよりも配線長が長くなる。そのため、ゲートテーパー配線300Dの配線抵抗が増加し、当該配線抵抗の増加が、ゲートテーパー配線300Dに接続される垂直ゲート配線7の配線負荷を増加させる。そうすると、当該配線における発熱を抑えることができる。
また、以上に記載された実施の形態によれば、表示装置は、複数のゲート配線1と、複数の垂直ゲート配線7と、複数の接続部8と、複数の延伸部64とを備える。ゲート配線1は、アレイ基板11上の表示領域50に配置される。垂直ゲート配線7は、表示領域50に配置され、かつ、ゲート配線1と直交する。接続部8は、1つのゲート配線1と、対応する1つの垂直ゲート配線7とを接続する。延伸部64は、それぞれの接続部8に接続され、かつ、垂直ゲート配線7と平行に配置される。そして、垂直ゲート配線7は、表示領域50における第1の辺から延びる。また、延伸部64は、表示領域50における第1の辺とは反対側の辺へ延びる。
このような構成によれば、垂直ゲート配線7に接続部8を介して接続される延伸部64が配線抵抗を有するため、垂直ゲート配線7の配線負荷が増加する。そうすると、当該配線における発熱を抑えることができる。
<以上に記載された実施の形態における変形例について>
本実施の形態は、便宜的に液晶表示装置を用いて実施の形態を説明しているが、実際は広く表示装置全体に適用可能な技術である。
本実施の形態は、便宜的に液晶表示装置を用いて実施の形態を説明しているが、実際は広く表示装置全体に適用可能な技術である。
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。
したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの実施の形態における少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「1つ」備えられるものとして記載された構成要素は、「1つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、1つの構成要素が複数の構造物から成る場合と、1つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が1つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
1 ゲート配線、2 ソース配線、3 TFT、4,4A 画素電極、5 ゲートドライバIC、6 ソースドライバIC、7,7A 垂直ゲート配線、8,8A 接続部、10,11 アレイ基板、20 対向基板、30,31,32 画素、50 表示領域、51,52,53,54 辺、55 額縁領域、60,61 領域、62 導電膜、64 延伸部、90,91 液晶表示パネル、100,101,102,103,104,105,106 液晶表示装置、200 ソーステーパー配線、300,300A,300B,300C,300D ゲートテーパー配線。
Claims (8)
- アレイ基板上の表示領域に配置される、複数のゲート配線と、
前記表示領域に配置され、かつ、前記ゲート配線と直交する複数の垂直ゲート配線と、
1つの前記ゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部とを備え、
複数の前記垂直ゲート配線は、前記表示領域における第1の辺から延び、
少なくとも前記第1の辺に最も近く配置される前記ゲート配線は、対応する前記垂直ゲート配線との間で、2箇所以上に配置される複数の前記接続部によって接続される、
表示装置。 - 複数の前記ゲート配線のうちの1つを第1のゲート配線とし、
複数の前記ゲート配線のうちの前記第1のゲート配線とは異なる1つを第2のゲート配線とし、
前記第1のゲート配線は、前記第2のゲート配線よりも前記第1の辺から遠ざかる位置に配置され、
前記第1のゲート配線と対応する前記垂直ゲート配線との間の前記接続部の配置される箇所の数は、前記第2のゲート配線と対応する前記垂直ゲート配線との間の前記接続部の配置される箇所の数以下である、
請求項1に記載の表示装置。 - アレイ基板上の表示領域に配置される、複数の第1のゲート配線と、
前記表示領域に配置され、かつ、前記第1のゲート配線と直交する複数の垂直ゲート配線と、
一部の前記第1のゲート配線と、対応する前記垂直ゲート配線とを接続する、複数の接続部とを備え、
複数の前記垂直ゲート配線は、前記表示領域における第1の辺から延び、
少なくとも前記第1の辺に最も近く配置される前記第1のゲート配線は、前記接続部および前記垂直ゲート配線に接続されない、
表示装置。 - 少なくとも前記第1の辺に最も近く配置される前記第1のゲート配線は、前記表示領域における前記第1の辺とは異なる辺である第2の辺において、前記表示領域を平面視において囲む額縁領域に配置される第2のゲート配線に接続される、
請求項3に記載の表示装置。 - アレイ基板上の表示領域に配置される、複数の第1のゲート配線と、
前記表示領域に配置され、前記表示領域における第1の辺から延び、かつ、前記第1のゲート配線と直交する複数の垂直ゲート配線と、
1つの前記第1のゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部と、
前記表示領域を平面視において囲む額縁領域に配置され、かつ、前記第1の辺においてそれぞれの前記垂直ゲート配線と接続される複数の第2のゲート配線とを備え、
前記第1の辺に最も近く配置される前記接続部を第1の接続部とし、
前記第1の接続部に接続される前記垂直ゲート配線を第1の垂直ゲート配線とし、
前記額縁領域に配置され、かつ、少なくとも、前記第1の垂直ゲート配線に接続される前記第2のゲート配線と平面視において重なる導電膜をさらに備える、
表示装置。 - アレイ基板上の表示領域に配置される、複数の第1のゲート配線と、
前記表示領域に配置され、前記表示領域における第1の辺から延び、かつ、前記第1のゲート配線と直交する複数の垂直ゲート配線と、
1つの前記第1のゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部と、
前記表示領域を平面視において囲む額縁領域に配置され、かつ、前記第1の辺においてそれぞれの前記垂直ゲート配線と接続される複数の第2のゲート配線とを備え、
前記第1の辺に最も近く配置される前記接続部を第1の接続部とし、
前記第1の接続部に接続される前記垂直ゲート配線を第1の垂直ゲート配線とし、
少なくとも、前記第1の垂直ゲート配線に接続される前記第2のゲート配線の配線幅は、他の前記第2のゲート配線の配線幅よりも細い、
表示装置。 - アレイ基板上の表示領域に配置される、複数の第1のゲート配線と、
前記表示領域に配置され、前記表示領域における第1の辺から延び、かつ、前記第1のゲート配線と直交する複数の垂直ゲート配線と、
1つの前記第1のゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部と、
前記表示領域を平面視において囲む額縁領域に配置され、かつ、前記第1の辺においてそれぞれの前記垂直ゲート配線と接続される複数の第2のゲート配線とを備え、
前記第1の辺に最も近く配置される前記接続部を第1の接続部とし、
前記第1の接続部に接続される前記垂直ゲート配線を第1の垂直ゲート配線とし、
少なくとも、前記第1の垂直ゲート配線に接続される前記第2のゲート配線は、ジグザグ形状である、
表示装置。 - アレイ基板上の表示領域に配置される、複数のゲート配線と、
前記表示領域に配置され、かつ、前記ゲート配線と直交する複数の垂直ゲート配線と、
1つの前記ゲート配線と、対応する1つの前記垂直ゲート配線とを接続する、複数の接続部と、
それぞれの前記接続部に接続され、かつ、前記垂直ゲート配線と平行に配置される複数の延伸部とを備え、
複数の前記垂直ゲート配線は、前記表示領域における第1の辺から延び、
複数の前記延伸部は、前記表示領域における前記第1の辺とは反対側の辺へ延びる、
表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018227100A JP2020091345A (ja) | 2018-12-04 | 2018-12-04 | 表示装置 |
US16/695,456 US11126049B2 (en) | 2018-12-04 | 2019-11-26 | Display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018227100A JP2020091345A (ja) | 2018-12-04 | 2018-12-04 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020091345A true JP2020091345A (ja) | 2020-06-11 |
Family
ID=70850201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018227100A Pending JP2020091345A (ja) | 2018-12-04 | 2018-12-04 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11126049B2 (ja) |
JP (1) | JP2020091345A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023014055A1 (ko) * | 2021-08-03 | 2023-02-09 | 삼성디스플레이 주식회사 | 표시 장치 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111258141A (zh) * | 2020-03-06 | 2020-06-09 | Tcl华星光电技术有限公司 | 显示面板、显示装置 |
CN111505875A (zh) * | 2020-05-09 | 2020-08-07 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、具有该阵列基板的显示面板及显示装置 |
CN113985668A (zh) * | 2021-10-25 | 2022-01-28 | Tcl华星光电技术有限公司 | 像素电路以及其制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM402435U (en) * | 2010-10-15 | 2011-04-21 | Chunghwa Picture Tubes Ltd | Display panel |
KR101906248B1 (ko) | 2012-12-13 | 2018-10-11 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치 |
KR102034112B1 (ko) | 2013-06-19 | 2019-10-21 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치와 이의 구동방법 |
JP2016071082A (ja) | 2014-09-29 | 2016-05-09 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
US9293102B1 (en) * | 2014-10-01 | 2016-03-22 | Apple, Inc. | Display having vertical gate line extensions and minimized borders |
WO2017072943A1 (ja) * | 2015-10-30 | 2017-05-04 | 堺ディスプレイプロダクト株式会社 | 配線基板及び表示装置 |
-
2018
- 2018-12-04 JP JP2018227100A patent/JP2020091345A/ja active Pending
-
2019
- 2019-11-26 US US16/695,456 patent/US11126049B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023014055A1 (ko) * | 2021-08-03 | 2023-02-09 | 삼성디스플레이 주식회사 | 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
US11126049B2 (en) | 2021-09-21 |
US20200174329A1 (en) | 2020-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11126049B2 (en) | Display apparatus | |
JP5976195B2 (ja) | 表示装置 | |
US11604392B2 (en) | Active matrix substrate and display panel | |
JP5917694B2 (ja) | 表示装置 | |
US11003013B2 (en) | Display device | |
US10964284B2 (en) | Electronic component board and display panel | |
US20150241744A1 (en) | Semiconductor device and display device | |
JPH1010493A (ja) | 液晶表示装置および液晶表示基板 | |
WO2017022620A1 (ja) | アクティブマトリクス基板及び表示パネル | |
JP6360718B2 (ja) | 表示装置 | |
US20190280013A1 (en) | Active matrix substrate and display panel | |
JP6538534B2 (ja) | トランジスタ基板及び表示装置 | |
JP2008064961A (ja) | 配線構造、及び表示装置 | |
US10847109B2 (en) | Active matrix substrate and display panel | |
JP6727952B2 (ja) | 表示装置 | |
KR20190014612A (ko) | 액정 표시 장치 | |
US11927869B2 (en) | Semiconductor substrate and a display device incorporating the semiconductor substrate | |
KR20070110966A (ko) | 액정 표시 장치 | |
JP2023087819A (ja) | アクティブマトリクス基板、および表示パネル | |
JP2021076675A (ja) | 半導体基板及び表示装置 | |
JP2006337424A (ja) | 電気光学装置および電子機器 | |
KR20060133219A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |