WO2017072943A1 - 配線基板及び表示装置 - Google Patents

配線基板及び表示装置 Download PDF

Info

Publication number
WO2017072943A1
WO2017072943A1 PCT/JP2015/080685 JP2015080685W WO2017072943A1 WO 2017072943 A1 WO2017072943 A1 WO 2017072943A1 JP 2015080685 W JP2015080685 W JP 2015080685W WO 2017072943 A1 WO2017072943 A1 WO 2017072943A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
line
lines
input lines
wiring board
Prior art date
Application number
PCT/JP2015/080685
Other languages
English (en)
French (fr)
Inventor
一樹 中尾
Original Assignee
堺ディスプレイプロダクト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 堺ディスプレイプロダクト株式会社 filed Critical 堺ディスプレイプロダクト株式会社
Priority to PCT/JP2015/080685 priority Critical patent/WO2017072943A1/ja
Publication of WO2017072943A1 publication Critical patent/WO2017072943A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Definitions

  • the present invention relates to a wiring board provided with wiring in a grid pattern for use in image display, and a display device including the wiring board.
  • a liquid crystal panel used for a display device for displaying an image has a configuration in which liquid crystal is sandwiched between a color filter substrate on which a color filter is formed and a wiring substrate on which a circuit is formed.
  • On the wiring board a plurality of gate lines (scanning lines) and source lines (data lines) are arranged in a grid pattern, and electrodes for applying a voltage to the liquid crystal are formed at positions corresponding to the respective intersections.
  • the circuit on the wiring board includes a plurality of input lines that transmit signals input to the gate lines and the source lines. The input line is formed around a region where the gate line and the source line are formed, and connects between the driver for supplying a signal to the gate line and the source line and the gate line and the source line.
  • the distance from the driver to each gate line and the distance from the driver to each source line differ depending on the position of the gate line and the source line.
  • the arrival time of signals from the driver to each gate line or source line is different, signal delay may occur, and display defects such as uneven display of images may occur.
  • resistance matching is performed so that a plurality of input lines connecting the driver and the gate line and connecting the driver and the source line have substantially the same resistance in order to suppress signal delay.
  • a method is used in which the line width is changed according to the length of the input line, or the lengths of the plurality of input lines are adjusted to be the same by meandering the input lines having a short distance.
  • Patent Document 1 discloses that resistance is adjusted by connecting two types of conductive wires having different specific resistances to each other to form an input line.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide a wiring board capable of easily matching resistances of input lines even when a space for arranging the input lines is small. And providing a display device.
  • a plurality of wirings arranged in a grid are formed, and a plurality of input lines for transmitting signals input to the plurality of wirings are formed around the plurality of wirings.
  • the plurality of input lines are partially different in thickness.
  • the wiring board according to the present invention is characterized in that, among the plurality of input lines, an input line having a shorter path length includes more portions having a smaller thickness than other portions.
  • the wiring board according to the present invention is characterized in that each of the plurality of input lines is formed at a plurality of locations where portions having a thickness smaller than other portions are separated from each other.
  • the wiring board according to the present invention is characterized in that each of the plurality of specific input lines included in the plurality of input lines has substantially the same resistance.
  • the display device according to the present invention includes the wiring board according to the present invention.
  • a display device such as a liquid crystal display device includes a wiring substrate on which a plurality of wirings arranged in a grid such as gate lines and source lines included in an active matrix circuit are formed.
  • a plurality of input lines for transmitting signals input to the respective wirings are formed around the grid-like wirings, and the path lengths of the plurality of input lines do not match.
  • the plurality of input lines are partially different in thickness. Since the resistance of the input line increases as the thickness of the input line decreases, resistance matching is performed by varying the thickness.
  • the input line having a shorter path length includes more portions having a smaller thickness than other portions. For example, in an input line with a shorter path length, the length of the portion with the smaller thickness is longer. The resistance of an input line having a short path length increases, and becomes close to that of an input line having a long path length.
  • the input line includes portions having a thickness smaller than other portions at a plurality of locations separated from each other. The risk that the input line is disconnected is reduced as compared with the case where the portions with small thickness are continuous.
  • the respective resistances are substantially the same among a plurality of specific input lines.
  • the resistances of the plurality of input lines connected to the gate lines are almost the same so that the variation in resistance falls within a predetermined range such as within 1%.
  • the resistances of the plurality of input lines connected to the source line are almost the same.
  • the present invention by performing resistance matching without increasing the space necessary for arranging the input lines, even if the display device has a small space for arranging the input lines, appropriate resistance matching can be achieved. Easy. Therefore, in the display device, the present invention has excellent effects such as no signal delay due to appropriate resistance matching of the input lines and prevention of display defects.
  • FIG. 3 is a schematic diagram illustrating a part of a plurality of input lines according to the first embodiment. 3 is a schematic cross-sectional view showing a cross section of a portion including an input line of the wiring board according to the first embodiment.
  • FIG. 6 is a schematic cross-sectional view showing a cross section of a portion including an input line of a wiring board according to Embodiment 2.
  • FIG. 10 is a schematic plan view showing an example of an input line according to Embodiment 2.
  • FIG. 10 is a schematic plan view showing an example of an input line according to Embodiment 2.
  • FIG. 10 is a schematic diagram illustrating a part of a plurality of input lines according to a third embodiment.
  • FIG. 10 is a schematic diagram illustrating a part of a plurality of input lines according to a fourth embodiment.
  • FIG. 1 is a schematic perspective view showing the appearance of the display device.
  • the display device is a liquid crystal display device that displays an image using a liquid crystal panel.
  • the display device is a television receiver.
  • FIG. 2 is an exploded perspective view showing the configuration of the optical elements of the display device.
  • the display device includes a liquid crystal panel 3 and a backlight 2 disposed behind the liquid crystal panel 3.
  • the liquid crystal panel 3 is illuminated by the backlight 2 from behind and displays an image.
  • the liquid crystal panel 3 includes a polarizing plate 31 and a polarizing plate 34 in which the polarization directions of linearly polarized light to be transmitted are orthogonal to each other.
  • liquid crystal panel 3 Other elements of the liquid crystal panel 3 are disposed between the polarizing plate 31 and the polarizing plate 34.
  • a transparent wiring board 1 on which an active matrix circuit is formed is disposed on the front side of the polarizing plate 34.
  • a liquid crystal part 33 configured by sandwiching a liquid crystal layer from the front and back with an alignment film for aligning liquid crystal molecules is disposed on the front side of the wiring substrate 1.
  • a color filter substrate 32 on which a color filter is formed is disposed on the front side of the liquid crystal unit 33.
  • the liquid crystal unit 33 is sandwiched between the wiring substrate 1 and the color filter substrate 32.
  • the display device may further include other optical elements.
  • FIG. 3 is a block diagram showing a part of the electrical configuration of the display device.
  • a plurality of gate lines 11 are arranged in parallel, and a plurality of source lines 12 are arranged crossing the gate lines 11.
  • the plurality of gate lines 11 and source lines 12 are wirings formed on the wiring substrate 1 and arranged in a lattice pattern. Switching elements and electrodes (not shown) are provided at positions corresponding to the intersections of the gate line 11 and the source line 12.
  • the gate driver 41 generates signals to be supplied to the plurality of gate lines 11 and sequentially inputs the generated signals to the gate lines 11.
  • the source driver 42 generates a signal to be supplied to the plurality of source lines 12 and sequentially inputs the generated signal to each source line 12.
  • a switching element arranged corresponding to the intersection of the gate line 11 and the source line 12 to which a signal is input is turned on, the electrode applies a voltage to the liquid crystal in the liquid crystal unit 33, the liquid crystal is driven, and the pixel or sub Pixels are displayed.
  • the electrode applies a voltage to the liquid crystal in the liquid crystal unit 33, the liquid crystal is driven, and the pixel or sub Pixels are displayed.
  • FIG. 4 is a schematic plan view showing the configuration of the wiring board 1.
  • the wiring substrate 1 includes an insulating transparent substrate.
  • the plurality of gate lines 11 and source lines 12 are formed in a lattice pattern on the transparent substrate. Switching elements and electrodes (not shown) are formed at positions corresponding to the intersections of the gate line 11 and the source line 12.
  • a plurality of input lines 15 for transmitting a signal input from the gate driver 41 to the gate line 11 are formed on the transparent substrate, and one end of the input line 15 is connected to the gate line 11.
  • the wiring board 1 is provided with a plurality of terminals 13 connected to the gate driver 41. The other end of the input line 15 is connected to the terminal 13.
  • One input line 15 is connected to each gate line 11, and each input line 15 is connected to a terminal 13. In this way, each gate line 11 is connected to the gate driver 41 via the input line 15 and the terminal 13, and a signal is input from the gate driver 41 via the input line 15 and the terminal 13.
  • a plurality of input lines 16 for transmitting a signal input from the source driver 42 to the source line 12 are formed on the transparent substrate.
  • the wiring board 1 is provided with a plurality of terminals 14 connected to the source driver 42. One end of the input line 16 is connected to the source line 12, and the other end is connected to the terminal 14. One input line 16 is connected to each source line 12, and each input line 16 is connected to a terminal 14.
  • each source line 12 is connected to the source driver 42 through the input line 16 and the terminal 14, and a signal is input from the source driver 42 through the input line 16 and the terminal 14.
  • the gate line 11 and the source line 12 are arranged in a region including the center of the wiring substrate 1.
  • the terminals 13 and 14 and the input lines 15 and 16 are arranged around a region where the gate line 11 and the source line 12 are arranged.
  • FIG. 5 is a schematic diagram illustrating a part of the plurality of input lines 15 according to the first embodiment. Some of the input lines 15 have different path lengths. FIG. 5 shows an example in which there are three types of path lengths of the input line 15.
  • FIG. 6 is a schematic cross-sectional view showing a cross section of a portion including the input line 15 of the wiring board 1 according to the first embodiment.
  • the wiring substrate 1 includes a transparent substrate 10 such as a glass substrate, an insulating film 17 is formed on the transparent substrate 10, and an input line 15 is formed on the insulating film 17. Note that the input line 15 may be formed directly on the transparent substrate 10.
  • the input line 15 is partially different in thickness, and includes a large thickness portion 151 formed with a predetermined thickness and a small thickness portion 152 having a thickness smaller than that of the large thickness portion 151.
  • the thickness of the input line 15 is the size of the input line 15 in a direction orthogonal to the wiring substrate 1 or the transparent substrate 10.
  • the resistance between both ends of the conductive wire varies depending on the path length and thickness. Generally, the resistance increases as the path length increases, and the resistance increases as the thickness decreases.
  • the input line 15 having a shorter path length includes a longer small thickness portion 152.
  • the input line 15 having the longest path length among the input lines 15 having three types of path lengths does not include the small thickness portion 152, and the other two types of input lines 15 are small thickness. Part 152 is included.
  • the input line 15 having the shortest path length has a longer length of the small thickness portion 152. As the length of the small thickness portion 152 increases, the resistance of the input line 15 increases.
  • the length of the small thickness portion 152 included in each input line 15 is adjusted so that the resistance between both ends of the plurality of input lines 15 is substantially the same.
  • the input line 15 having a short path length generally has a smaller resistance than the input line 15 having a long path length, the resistance increases due to the inclusion of the small thickness portion 152, and the input line having a long path length. 15 equivalent resistance.
  • the input line 15 having the longest path length may also include the small thickness portion 152.
  • the plurality of input lines 15 are partially different in thickness, and the length of the small thickness portion 152 included in the input line 15 having a shorter path length is longer.
  • the resistances are matched so that they are almost the same.
  • the plurality of input lines 15 are subjected to resistance matching so that variations in resistance fall within a predetermined range such as within 1%.
  • resistance matching is performed so that the resistances of the plurality of input lines 16 are substantially the same by partially varying the thicknesses.
  • the plurality of input lines 16 are also subjected to resistance matching so that the variation in resistance falls within a predetermined range.
  • the resistance matching may be performed so that all the resistances of the input lines 15 and 16 are substantially the same.
  • the resistance matching is performed by adjusting the thickness of the input lines 15 and 16, so that the resistance matching can be performed without increasing the space necessary for arranging the input lines 15 and 16. . Therefore, appropriate resistance matching is easy even for a display device with a small space for arranging the input lines 15 and 16, such as a high-definition display device or a display device with a narrow frame.
  • the display device according to this embodiment since the resistances of the input lines 15 and 16 are appropriately matched, there is no delay in signals input to the gate lines 11 and the source lines 12, and display defects due to signal delays. Is prevented from occurring.
  • a multi-tone mask is used as a photomask used in a photolithography process when manufacturing the wiring substrate 1.
  • the multi-tone mask is, for example, a gray tone mask or a half tone mask.
  • the input line 15 including the large thickness portion 151 and the small thickness portion 152 as shown in FIG. 6 is formed.
  • the input line 16 is also formed in the same manner.
  • the input lines 15 and 16 can be formed in one layer while performing resistance matching, and no special accuracy is required for manufacturing the wiring board 1.
  • a multi-tone mask it is possible to form the input lines 15 and 16 subjected to resistance matching using one type of photomask 6. For this reason, the increase in the manufacturing cost of a display apparatus is suppressed.
  • Embodiment 2 In Embodiment 1, the form in which the small thickness part 152 continued to the input line 15 was shown was shown, but in Embodiment 2, the form in which the input line 15 includes a plurality of small thickness parts 152 is shown.
  • the configurations of the wiring board 1 and the display device other than the input lines 15 and 16 are the same as those in the first embodiment.
  • FIG. 7 is a schematic cross-sectional view showing a cross section of a portion including the input line 15 of the wiring board 1 according to the second embodiment.
  • the input line 15 includes a plurality of small thickness portions 152 having a thickness smaller than that of the large thickness portion 151.
  • the small thickness portions 152 are formed at a plurality of locations on the path of the input line 15.
  • 8 and 9 are schematic plan views illustrating examples of the input line 15 according to the second embodiment.
  • Each small thickness portion 152 is formed in a slit shape that intersects the length direction of the input line 15.
  • FIG. 8 shows an example in which the slit-shaped small thickness portion 152 is orthogonal to the length direction of the input line 15, and FIG.
  • FIG 9 shows the slit-shaped small thickness portion 152 in the length direction of the input line 15. An example inclined from the orthogonal direction is shown. The direction of the small thickness part 152 should just be adjusted to the appropriate direction in which resistance matching of the input line 15 is easy to do according to the length direction of the input line 15.
  • the plurality of input lines 15 include those having different path lengths.
  • the input line 15 having a shorter path length includes more small thickness portions 152.
  • the input line 15 having the longest path length does not include the small thickness part 152, and the number of the small thickness parts 152 included in the input line 15 increases as the path length becomes shorter.
  • the resistance of the input line 15 increases.
  • the number of small thickness portions 152 included in each input line 15 is adjusted so that the resistance between both ends of the plurality of input lines 15 is substantially the same.
  • the input line 15 having the longest path length may also include the small thickness portion 152.
  • the slit-shaped small thickness portion 152 is formed.
  • the small thickness portion 152 may have other shapes.
  • the input line 15 may include a plurality of dot-shaped small thickness portions 152 or may include a plurality of small thickness portions 152 arranged in a checkered pattern.
  • the resistances of the plurality of input lines 15 are adjusted so that the respective resistances are substantially the same by adjusting the number of the small thickness portions 152.
  • the resistance matching may be performed by adjusting the length of each small thickness portion 152 included in each input line 15 instead of the number of the small thickness portions 152.
  • resistance matching is performed for the plurality of input lines 16 so that the respective resistances are substantially the same. The resistance matching is performed so that the variation in resistance falls within a predetermined range such as within 1%.
  • the degree of increase in the resistance of the input line 15 is increased, but there is a risk that the input line 15 is disconnected at the small thickness portion 152.
  • the plurality of small thickness portions 152 are arranged in a dispersed manner in the input line 15 and the length of each small thickness portion 152 is small, there is a risk that the input line 15 is disconnected at the small thickness portion 152. small. Therefore, resistance matching can be performed more safely.
  • FIG. 10 is a schematic diagram illustrating a part of the plurality of input lines 15 according to the third embodiment.
  • the configurations of the wiring board 1 and the display device other than the input lines 15 and 16 are the same as those in the first embodiment.
  • Some of the input lines 15 have different path lengths, but some of the input lines 15 meander to make the path lengths closer to each other.
  • the input line 15 includes a small thickness portion 152 having a thickness smaller than that of the large thickness portion 151.
  • the input line 15 having a shorter path length includes a longer small thickness portion 152.
  • the path length of each input line 15 and the length of the small thickness portion 152 included in each input line 15 are adjusted so that the resistance between both ends of the plurality of input lines 15 is substantially the same.
  • the plurality of input lines 15 meander the length of the small thickness portion 152 included in the input line 15 having a shorter path length in addition to meandering some of the input lines 15 to make the path lengths closer to each other. Since the length is longer, resistance matching is performed so that the respective resistances are substantially the same. As in the second embodiment, the input line 15 may include a plurality of small thickness portions 152. Similarly, resistance matching is performed on the plurality of input lines 16 so that the respective resistances are substantially the same. The resistance matching is performed so that the variation in resistance falls within a predetermined range such as within 1%.
  • some of the plurality of input lines 15 and 16 meander even if the display device does not have enough space to perform resistance matching by meandering some of the plurality of input lines 15 and 16.
  • Appropriate resistance matching is possible by partially varying the thickness in addition to the above.
  • the display device since the resistances of the input lines 15 and 16 are appropriately matched, there is no delay of signals input to the gate line 11 and the source line 12, and the occurrence of display defects due to the signal delay is prevented.
  • FIG. 11 is a schematic diagram illustrating a part of the plurality of input lines 15 according to the fourth embodiment.
  • the configurations of the wiring board 1 and the display device other than the input lines 15 and 16 are the same as those in the first embodiment.
  • the plurality of input lines 15 include ones having different path lengths, and have different widths depending on the path length.
  • the input line 15 having a longer path length has a larger width. In general, the greater the width, the lower the resistance of the input line 15.
  • the input line 15 includes a small thickness portion 152 having a thickness smaller than that of the large thickness portion 151.
  • the input line 15 having a shorter path length includes a longer small thickness portion 152.
  • the width of each input line 15 and the length of the small thickness portion 152 included in each input line 15 are adjusted so that the resistance between both ends of the plurality of input lines 15 is substantially the same.
  • the length of the small thickness portion 152 included in the input line 15 having a shorter path length is larger. Due to the longer length, resistance matching is performed so that the respective resistances are substantially the same.
  • the input line 15 may include a plurality of small thickness portions 152.
  • resistance matching is performed on the plurality of input lines 16 so that the respective resistances are substantially the same. The resistance matching is performed so that the variation in resistance falls within a predetermined range such as within 1%.
  • some of the plurality of input lines 15 and 16 may be part of the plurality of input lines 15 and 16 even if the display device does not have sufficient space for performing resistance matching by changing the width of some of the plurality of input lines 15 and 16.
  • Appropriate resistance matching can be achieved by making the thickness partially different in addition to making the width of each of them different.
  • the display device since the resistances of the input lines 15 and 16 are appropriately matched, there is no delay of signals input to the gate line 11 and the source line 12, and the occurrence of display defects due to the signal delay is prevented.
  • the display device is a liquid crystal display device.
  • the wiring substrate 1 on which the grid-like gate lines 11 and source lines 12 and input lines 15 and 16 are formed is used.
  • the display device may be in a form other than the liquid crystal display device.
  • the display device may be an EL display device including an EL (electroluminescence) panel instead of the liquid crystal panel.

Abstract

　入力線を配置するためのスペースが小さい場合でも容易に入力線の抵抗合わせを行うことができる配線基板及び表示装置を提供する。　表示装置が備える液晶パネルには、格子状のゲート線１１及びソース線が形成された配線基板が含まれている。配線基板には、ゲートドライバ及びソースドライバからゲート線１１及びソース線へ入力される信号を伝達する入力線が形成されている。ゲートドライバとゲート線１１との間の複数の入力線１５は、経路長が一致せず、部分的に厚さが異なっている。経路長がより短い入力線１５では、厚さが小さい小厚部１５２の長さがより長くなっている。厚さを異ならせることによって、複数の入力線１５の抵抗がほぼ同一になるように、スペースを取らずに入力線１５の抵抗が容易に調整される。ソースドライバとソース線との間の複数の入力線も、同様に、厚さを異ならせることで抵抗が調整されている。

Description

配線基板及び表示装置
　本発明は、画像表示に用いるための格子状に配線が設けられた配線基板、及び該配線基板を備えた表示装置に関する。
　画像を表示する表示装置に用いられる液晶パネルは、カラーフィルタが形成されたカラーフィルタ基板と回路が形成された配線基板との間に液晶を挟持した構成となっている。配線基板には、複数のゲート線（走査線）及びソース線（データ線）が格子状に配置され、各交点に対応する位置に液晶へ電圧を印加するための電極が形成されている。ゲート線及びソース線に信号が流れた場合には、交点に対応する部分の液晶が駆動し、画素が表示される。配線基板上の回路には、ゲート線及びソース線へ入力される信号を伝達する複数の入力線が含まれている。入力線は、ゲート線及びソース線が形成された領域の周囲に形成されており、ゲート線及びソース線へ信号を供給するためのドライバとゲート線及びソース線との間を接続している。
　一般的に、ドライバから各ゲート線までの距離、及びドライバから各ソース線までの距離は、ゲート線及びソース線の位置によって異なる。ドライバから各ゲート線又はソース線への信号の到達時間が異なる場合、信号遅延が発生し、画像の表示むら等の表示不良が発生する虞がある。このため、ドライバとゲート線とを接続し、ドライバとソース線とを接続する複数の入力線は、信号遅延を抑制すべく、抵抗がほぼ同一になるように抵抗合わせが行われている。例えば、入力線の長短に応じて線幅を異ならせるか、又は、距離が短い入力線を蛇行させて複数の入力線の長さを同一に調整する等の方法が用いられている。数値の基準として、例えば、複数の入力線の抵抗のばらつきが１％以内になるように抵抗合わせが行われている。特許文献１には、比抵抗の異なる二種類の導電線を互いに接続して入力線を形成することにより、抵抗を調整することが開示されている。
特許第５４４２７６３号公報
　表示される画素の数が多い高精細の表示装置では、ゲート線及びソース線の数が多く、入力線の数も多くなるので、入力線を配置するための一本当たりのスペースが小さくなり、抵抗合わせが困難になる。画像が表示されていない額縁を狭くした表示装置でも、入力線を配置するためのスペースが小さくなり、抵抗合わせが困難になる。また、特許文献１に開示された技術では、二種類の導電線を別々の層に形成するので、二種類の導電線の間の絶縁層を含めて複数の層を高精度に形成する必要があり、また複数のフォトマスクが必要となるので、表示装置の製造コストが増大する。
　本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、入力線を配置するためのスペースが小さい場合でも容易に入力線の抵抗合わせを行うことができる配線基板及び表示装置を提供することにある。
　本発明に係る配線基板は、格子状に配置された複数の配線が形成され、該複数の配線の周囲に、前記複数の配線へ入力される信号を伝達する複数の入力線が形成されており、該複数の入力線の経路長が一致していない配線基板において、前記複数の入力線は、部分的に厚さが異なっていることを特徴とする。
　本発明に係る配線基板は、前記複数の入力線の内、経路長がより短い入力線は厚さが他の部分よりも小さい部分をより多く含んでいることを特徴とする。
　本発明に係る配線基板は、前記複数の入力線の夫々は、厚さが他の部分よりも小さい部分が互いに離隔した複数の箇所に形成されていることを特徴とする。
　本発明に係る配線基板は、前記複数の入力線に含まれる特定の複数の入力線の間で夫々の抵抗がほぼ同一であることを特徴とする。
　本発明に係る表示装置は、本発明に係る配線基板を備えることを特徴とする。
　本発明においては、液晶表示装置等の表示装置は、アクティブマトリクス回路に含まれるゲート線及びソース線等の格子状に配置された複数の配線が形成された配線基板を備えている。配線基板には、格子状の配線の周囲に、各配線へ入力される信号を伝達する複数の入力線が形成されており、複数の入力線は経路長が一致していない。複数の入力線は、部分的に厚さが異なっている。入力線の厚さが小さいほど入力線の抵抗が上昇するので、厚さを異ならせることによって抵抗合わせが行われている。
　また、本発明においては、複数の入力線の内、経路長がより短い入力線は、厚さが他の部分よりも小さい部分をより多く含んでいる。例えば、経路長がより短い入力線では、厚さが小さい部分の長さがより長くなっている。経路長の短い入力線の抵抗が上昇し、経路長の長い入力線の抵抗に近くなる。
　また、本発明においては、入力線は、厚さが他の部分よりも小さい部分を互いに離隔した複数の箇所に含んでいる。厚さが小さい部分が連続している場合に比べて、入力線が断線する危険が低下する。
　また、本発明においては、特定の複数の入力線の間で夫々の抵抗がほぼ同一になっている。例えば、夫々にゲート線に接続された複数の入力線は、抵抗のばらつきが１％以内等の所定範囲内に収まるように、抵抗がほぼ同一になっている。同様に、夫々にソース線に接続された複数の入力線は、抵抗がほぼ同一になっている。
　本発明にあっては、入力線を配置するために必要なスペースを増やさずに抵抗合わせを行うことで、入力線を配置するためのスペースが狭い表示装置であっても、適切な抵抗合わせが容易である。従って、表示装置では、適切な入力線の抵抗合わせによって信号の遅延が無くなり、表示不良の発生が防止される等、本発明は優れた効果を奏する。
表示装置の外観を示す模式的斜視図である。 表示装置の光学的要素の構成を示す分解斜視図である。 表示装置の電気的構成の一部を示すブロック図である。 配線基板の構成を示す模式的平面図である。 実施形態１に係る複数の入力線の一部を示す模式図である。 実施形態１に係る配線基板の入力線を含む部分の断面を示す模式的断面図である。 実施形態２に係る配線基板の入力線を含む部分の断面を示す模式的断面図である。 実施形態２に係る入力線の例を示す模式的平面図である。 実施形態２に係る入力線の例を示す模式的平面図である。 実施形態３に係る複数の入力線の一部を示す模式図である。 実施形態４に係る複数の入力線の一部を示す模式図である。
　以下本発明をその実施の形態を示す図面に基づき具体的に説明する。
＜実施形態１＞
　図１は、表示装置の外観を示す模式的斜視図である。表示装置は、液晶パネルを用いて画像を表示する液晶表示装置である。例えば、表示装置はテレビジョン受像機である。図２は、表示装置の光学的要素の構成を示す分解斜視図である。表示装置は、液晶パネル３と、液晶パネル３の背後に配置されたバックライト２とを備えている。液晶パネル３は、背後からバックライト２に照明され、画像を表示する。液晶パネル３は、透過させる直線偏光の偏光方向が互いに直交する偏光板３１及び偏光板３４を備えている。液晶パネル３の他の要素は、偏光板３１及び偏光板３４の間に挟まれて配置されている。偏光板３４の前側には、透明でアクティブマトリクス回路が形成された配線基板１が配置されている。配線基板１の前側には、液晶分子を配向させる配向膜で液晶層を前後から挟んで構成された液晶部３３が配置されている。液晶部３３の前側には、カラーフィルタが形成されたカラーフィルタ基板３２が配置されている。液晶部３３は、配線基板１とカラーフィルタ基板３２との間に挟持されている。なお、表示装置は、更に他の光学要素を含んでいてもよい。
　図３は、表示装置の電気的構成の一部を示すブロック図である。複数のゲート線１１が並行して配置されており、ゲート線１１に交差して複数のソース線１２が配置されている。複数のゲート線１１及びソース線１２は、配線基板１に形成されており、格子状に配置された配線である。ゲート線１１及びソース線１２の各交点に対応する位置に、図示しないスイッチング素子及び電極が設けられている。ゲートドライバ４１は、複数のゲート線１１へ供給するための信号を生成し、生成した信号を順次各ゲート線１１へ入力する。ソースドライバ４２は、複数のソース線１２へ供給するための信号を生成し、生成した信号を順次各ソース線１２へ入力する。信号を入力されたゲート線１１及びソース線１２の交点に対応して配置されたスイッチング素子がオン状態となり、電極が液晶部３３中の液晶に電圧を印加し、液晶が駆動し、画素又はサブ画素が表示される。夫々のゲート線１１及びソース線１２へ順次信号が供給されることにより、画素又はサブ画素が順次表示され、画像が表示される。
　図４は、配線基板１の構成を示す模式的平面図である。配線基板１は、絶縁性の透明基板を含んでいる。複数のゲート線１１及びソース線１２は、透明基板上に格子状に形成されている。ゲート線１１及びソース線１２の各交点に対応する位置に、図示しないスイッチング素子及び電極が形成されている。透明基板上には、ゲートドライバ４１からゲート線１１へ入力される信号を伝達する複数の入力線１５が形成されており、入力線１５の一端はゲート線１１に接続されている。また、配線基板１には、ゲートドライバ４１に接続される複数の端子１３が設けられている。入力線１５の他端は端子１３に接続されている。夫々のゲート線１１には一つの入力線１５が接続されており、夫々の入力線１５は端子１３に接続されている。このように、夫々のゲート線１１は、入力線１５及び端子１３を介してゲートドライバ４１に接続され、入力線１５及び端子１３を通じてゲートドライバ４１から信号を入力される。
　更に、透明基板上には、ソースドライバ４２からソース線１２へ入力される信号を伝達する複数の入力線１６が形成されている。配線基板１には、ソースドライバ４２に接続される複数の端子１４が設けられている。入力線１６の一端はソース線１２に接続され、他端は端子１４に接続されている。夫々のソース線１２には一つの入力線１６が接続されており、夫々の入力線１６は端子１４に接続されている。このように、夫々のソース線１２は、入力線１６及び端子１４を介してソースドライバ４２に接続され、入力線１６及び端子１４を通じてソースドライバ４２から信号を入力される。ゲート線１１及びソース線１２は、配線基板１の中央を含む領域に配置されている。端子１３及び１４並びに入力線１５及び１６は、ゲート線１１及びソース線１２が配置されている領域の周囲に配置されている。
　図５は、実施形態１に係る複数の入力線１５の一部を示す模式図である。複数の入力線１５の中には、経路長が異なるものが含まれている。図５には、入力線１５の経路長が三種類ある例を示している。図６は、実施形態１に係る配線基板１の入力線１５を含む部分の断面を示す模式的断面図である。配線基板１は、ガラス基板等の透明基板１０を有し、透明基板１０上に絶縁膜１７が形成され、絶縁膜１７上に入力線１５が形成されている。なお、透明基板１０上に直接に入力線１５が形成されていてもよい。入力線１５は、厚さが部分的に異なっており、所定の厚さで形成された大厚部１５１と、大厚部１５１よりも厚さが小さい小厚部１５２とを含んでいる。ここで、入力線１５の厚さは、配線基板１又は透明基板１０に直交する方向の入力線１５の大きさである。
　導電線の両端間の抵抗は、経路長及び厚さに応じて異なる。一般的に、経路長が長いほど抵抗が上昇し、厚さが小さいほど抵抗が上昇する。本実施形態では、複数の入力線１５の内、経路長がより短い入力線１５は、より長い小厚部１５２を含んでいる。図５に示す例では、三種類の経路長を有する入力線１５の内、経路長が最長の入力線１５は小厚部１５２を含んでおらず、他の二種類の入力線１５は小厚部１５２を含んでいる。経路長が二番目に長い入力線１５に比べて、経路長が最短の入力線１５では、小厚部１５２の長さがより長くなっている。小厚部１５２の長さが長くなるほど、入力線１５の抵抗は上昇する。本実施形態では、複数の入力線１５の両端間の抵抗がほぼ同一になるように、各入力線１５に含まれる小厚部１５２の長さが調整されている。経路長の短い入力線１５は、一般的には経路長の長い入力線１５に比べて抵抗が小さくなるものの、小厚部１５２を含んでいることによって抵抗が上昇し、経路長の長い入力線１５と同等の抵抗を有する。なお、経路長が最長の入力線１５も小厚部１５２を含んでいてもよい。
　以上のように、複数の入力線１５は、部分的に厚さが異なり、経路長のより短い入力線１５に含まれる小厚部１５２の長さがより長くなっていることにより、夫々の抵抗がほぼ同一になるように抵抗合わせが行われている。複数の入力線１５は、抵抗のばらつきが１％以内等の所定範囲内に収まるように抵抗合わせが行われている。同様に、複数の入力線１６についても、部分的に厚さを異ならせることにより、夫々の抵抗がほぼ同一になるように抵抗合わせが行われている。複数の入力線１６も、抵抗のばらつきが所定範囲内に収まるように抵抗合わせが行われている。なお、入力線１５及び１６の全ての抵抗がほぼ同一になるように抵抗合わせが行われていてもよい。
　本実施形態では、入力線１５及び１６の厚さを調整することで抵抗合わせを行っているので、入力線１５及び１６を配置するために必要なスペースを増やさずに抵抗合わせを行うことができる。このため、高精細の表示装置又は額縁が狭い表示装置等、入力線１５及び１６を配置するためのスペースが狭い表示装置であっても、適切な抵抗合わせが容易である。本実施形態に係る表示装置は、入力線１５及び１６の抵抗合わせが適切に行われてあるので、ゲート線１１及びソース線１２へ入力される信号の遅延が無く、信号遅延に起因する表示不良の発生が防止される。
　本実施形態では、配線基板１を製造する際のフォトリソグラフィの工程で使用するフォトマスクとして、多階調マスクを用いる。多階調マスクは、例えばグレートーンマスク又はハーフトーンマスクである。多階調マスクを用いることにより、図６に示す如き大厚部１５１及び小厚部１５２を含む入力線１５が形成される。入力線１６も、同様の方法で形成される。
　以上のように、本実施形態では、抵抗合わせを行いながら、入力線１５及び１６を一つの層で形成することができ、配線基板１の製造に特別な精度を必要としない。また、多階調マスクを用いることにより、一種類のフォトマスク６を用いて抵抗合わせの行われた入力線１５及び１６を形成することが可能である。このため、表示装置の製造コストの増大が抑制される。
＜実施形態２＞
　実施形態１では、入力線１５に連続した小厚部１５２が含まれる形態を示したが、実施形態２では、入力線１５に複数の小厚部１５２が含まれる形態を示す。入力線１５及び１６以外、配線基板１及び表示装置の構成は実施形態１と同様である。
　図７は、実施形態２に係る配線基板１の入力線１５を含む部分の断面を示す模式的断面図である。入力線１５は、大厚部１５１よりも厚さが小さい複数の小厚部１５２を含んでいる。小厚部１５２は、入力線１５の経路上の複数個所に形成されている。図８及び図９は、実施形態２に係る入力線１５の例を示す模式的平面図である。各小厚部１５２は、入力線１５の長さ方向に交差するスリット状に形成されている。図８には、スリット状の小厚部１５２が入力線１５の長さ方向に対して直交した例を示し、図９には、スリット状の小厚部１５２が入力線１５の長さ方向に直交する方向から傾斜した例を示す。小厚部１５２の方向は、入力線１５の長さ方向に応じて、入力線１５の抵抗合わせがやり易い適切な方向に調整されていればよい。
　本実施形態においても、複数の入力線１５の中には、経路長が異なるものが含まれている。複数の入力線１５の内、経路長がより短い入力線１５は、含まれている小厚部１５２の数がより多い。例えば、経路長が最長の入力線１５は小厚部１５２を含んでおらず、経路長が短くなるほど入力線１５に含まれている小厚部１５２の数が増える。小厚部１５２の数が増えるほど、入力線１５の抵抗は上昇する。本実施形態では、複数の入力線１５の両端間の抵抗がほぼ同一になるように、各入力線１５に含まれる小厚部１５２の数が調整されている。なお、経路長が最長の入力線１５も小厚部１５２を含んでいてもよい。
　以上の例では、スリット状の小厚部１５２を形成した形態を示したが、小厚部１５２の形状はその他の形状であってもよい。例えば、入力線１５は、複数のドット状の小厚部１５２を含んでいてもよく、市松状に配置された複数の小厚部１５２を含んでいてもよい。
　以上のように、複数の入力線１５は、小厚部１５２の数を調整することによって、夫々の抵抗がほぼ同一になるように抵抗合わせが行われている。なお、小厚部１５２の数ではなく、各入力線１５に含まれる各小厚部１５２の長さを調整することによって抵抗合わせが行われていてもよい。同様に、複数の入力線１６についても、夫々の抵抗がほぼ同一になるように抵抗合わせが行われている。抵抗合わせは、抵抗のばらつきが１％以内等の所定範囲内に収まるように行われている。
　本実施形態においても、入力線１５及び１６を配置するために必要なスペースを増やさずに抵抗合わせを行うことができる。このため、入力線１５及び１６を配置するためのスペースが狭い表示装置であっても、適切な抵抗合わせが容易である。表示装置は、入力線１５及び１６の抵抗合わせが適切に行われてあるので、ゲート線１１及びソース線１２へ入力される信号の遅延が無く、信号遅延に起因する表示不良の発生が防止される。
　実施形態１では、入力線１５に連続した小厚部１５２が含まれることにより、入力線１５の抵抗の上昇の度合いが大きくなるものの、小厚部１５２で入力線１５が断線する危険がある。本実施形態では、入力線１５中に複数の小厚部１５２が分散して配置されてあり、各小厚部１５２の長さは小さいので、小厚部１５２で入力線１５が断線する危険は小さい。従って、より安全に抵抗合わせが可能である。
＜実施形態３＞
　図１０は、実施形態３に係る複数の入力線１５の一部を示す模式図である。入力線１５及び１６以外、配線基板１及び表示装置の構成は実施形態１と同様である。複数の入力線１５の中には、経路長が異なるものが含まれているものの、一部の入力線１５を蛇行させることによって、互いの経路長を近づけている。更に、入力線１５は、大厚部１５１よりも厚さが小さい小厚部１５２を含んでいる。複数の入力線１５の内、経路長がより短い入力線１５は、より長い小厚部１５２を含んでいる。複数の入力線１５の両端間の抵抗がほぼ同一になるように、各入力線１５の経路長と各入力線１５に含まれる小厚部１５２の長さとが調整されている。
　以上のように、複数の入力線１５は、一部の入力線１５を蛇行させて互いの経路長を近づけることに加えて、経路長のより短い入力線１５に含まれる小厚部１５２の長さがより長くなっていることにより、夫々の抵抗がほぼ同一になるように抵抗合わせが行われている。なお、実施形態２と同様に入力線１５に複数の小厚部１５２が含まれていてもよい。複数の入力線１６についても、同様にして、夫々の抵抗がほぼ同一になるように抵抗合わせが行われている。抵抗合わせは、抵抗のばらつきが１％以内等の所定範囲内に収まるように行われている。
　本実施形態においては、複数の入力線１５及び１６の一部を蛇行させて抵抗合わせを行うために十分なスペースが無い表示装置であっても、複数の入力線１５及び１６の一部を蛇行させることに加えて部分的に厚さを異ならせることにより、適切な抵抗合わせが可能である。表示装置は、入力線１５及び１６の抵抗合わせが適切に行われてあるので、ゲート線１１及びソース線１２へ入力される信号の遅延が無く、信号遅延に起因する表示不良の発生が防止される。
＜実施形態４＞
　図１１は、実施形態４に係る複数の入力線１５の一部を示す模式図である。入力線１５及び１６以外、配線基板１及び表示装置の構成は実施形態１と同様である。複数の入力線１５は、経路長が異なるものを含んでおり、経路長に応じて幅が互いに異なっている。複数の入力線１５の内、経路長がより長い入力線１５は、幅がより大きくなっている。一般的に、幅がより大きいほど、入力線１５の抵抗は低下する。更に、入力線１５は、大厚部１５１よりも厚さが小さい小厚部１５２を含んでいる。複数の入力線１５の内、経路長がより短い入力線１５は、より長い小厚部１５２を含んでいる。複数の入力線１５の両端間の抵抗がほぼ同一になるように、各入力線１５の幅と各入力線１５に含まれる小厚部１５２の長さとが調整されている。
　以上のように、複数の入力線１５は、経路長のより長い入力線１５の幅がより大きいことに加えて、経路長のより短い入力線１５に含まれる小厚部１５２の長さがより長くなっていることにより、夫々の抵抗がほぼ同一になるように抵抗合わせが行われている。なお、実施形態２と同様に入力線１５に複数の小厚部１５２が含まれていてもよい。複数の入力線１６についても、同様にして、夫々の抵抗がほぼ同一になるように抵抗合わせが行われている。抵抗合わせは、抵抗のばらつきが１％以内等の所定範囲内に収まるように行われている。
　本実施形態においては、複数の入力線１５及び１６の一部の幅を異ならせて抵抗合わせを行うために十分なスペースが無い表示装置であっても、複数の入力線１５及び１６の一部の幅を異ならせることに加えて部分的に厚さを異ならせることにより、適切な抵抗合わせが可能である。表示装置は、入力線１５及び１６の抵抗合わせが適切に行われてあるので、ゲート線１１及びソース線１２へ入力される信号の遅延が無く、信号遅延に起因する表示不良の発生が防止される。
　なお、以上の実施形態１～４においては、表示装置が液晶表示装置である形態を示したが、格子状のゲート線１１及びソース線１２並びに入力線１５及び１６が形成された配線基板１を備えていれば、表示装置は液晶表示装置以外の形態であってもよい。例えば、表示装置は、液晶パネルの代わりにＥＬ（electroluminescence）パネルを備えたＥＬ表示装置であってもよい。
　１　配線基板
　１１　ゲート線
　１２　ソース線
　１５、１６　入力線
　１５１　大厚部
　１５２　小厚部
　４１　ゲートドライバ
　４２　ソースドライバ

Claims (5)

  1. 　格子状に配置された複数の配線が形成され、該複数の配線の周囲に、前記複数の配線へ入力される信号を伝達する複数の入力線が形成されており、該複数の入力線の経路長が一致していない配線基板において、
    　前記複数の入力線は、部分的に厚さが異なっていること
    　を特徴とする配線基板。
  2. 　前記複数の入力線の内、経路長がより短い入力線は厚さが他の部分よりも小さい部分をより多く含んでいること
    　を特徴とする請求項１に記載の配線基板。
  3. 　前記複数の入力線の夫々は、厚さが他の部分よりも小さい部分が互いに離隔した複数の箇所に形成されていること
    　を特徴とする請求項１又は２に記載の配線基板。
  4. 　前記複数の入力線に含まれる特定の複数の入力線の間で夫々の抵抗がほぼ同一であること
    　を特徴とする請求項１から３までのいずれか一つに記載の配線基板。
  5. 　請求項１から４までのいずれか一つに記載の配線基板を備えることを特徴とする表示装置。
PCT/JP2015/080685 2015-10-30 2015-10-30 配線基板及び表示装置 WO2017072943A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/080685 WO2017072943A1 (ja) 2015-10-30 2015-10-30 配線基板及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/080685 WO2017072943A1 (ja) 2015-10-30 2015-10-30 配線基板及び表示装置

Publications (1)

Publication Number Publication Date
WO2017072943A1 true WO2017072943A1 (ja) 2017-05-04

Family

ID=58630230

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/080685 WO2017072943A1 (ja) 2015-10-30 2015-10-30 配線基板及び表示装置

Country Status (1)

Country Link
WO (1) WO2017072943A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11126049B2 (en) * 2018-12-04 2021-09-21 Trivale Technologies LLC Display apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160444A (ja) * 1994-12-02 1996-06-21 Nippon Soken Inc 液晶表示装置
JP2001118847A (ja) * 1999-08-06 2001-04-27 Sharp Corp 配線構造および基板の製造方法ならびに液晶表示装置およびその製造方法
WO2005101352A1 (ja) * 2004-03-31 2005-10-27 Fuji Photo Film Co., Ltd. 表示装置
JP2007233328A (ja) * 2006-03-02 2007-09-13 Quanta Display Inc 信号伝送時のｒｃ効果を軽減する表示パネル及び関連製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160444A (ja) * 1994-12-02 1996-06-21 Nippon Soken Inc 液晶表示装置
JP2001118847A (ja) * 1999-08-06 2001-04-27 Sharp Corp 配線構造および基板の製造方法ならびに液晶表示装置およびその製造方法
WO2005101352A1 (ja) * 2004-03-31 2005-10-27 Fuji Photo Film Co., Ltd. 表示装置
JP2007233328A (ja) * 2006-03-02 2007-09-13 Quanta Display Inc 信号伝送時のｒｃ効果を軽減する表示パネル及び関連製作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11126049B2 (en) * 2018-12-04 2021-09-21 Trivale Technologies LLC Display apparatus

Similar Documents

Publication Publication Date Title
CN108109601B (zh) 显示装置和电子设备
CN107221536B (zh) 阵列基板、异形显示器及显示装置
US10324571B2 (en) Array substrate, manufacturing method thereof and touch display device
KR100289538B1 (ko) 박막트랜지스터 액정표시소자의 배선 레이아웃
JP5917694B2 (ja) 表示装置
JP5976195B2 (ja) 表示装置
US20200292898A1 (en) Active matrix substrate and display panel
US20060267914A1 (en) Liquid crystal display device
JP2008003134A (ja) 配線構造、及び表示装置
WO2014073486A1 (ja) アクティブマトリクス基板、及び表示装置
JP6175559B2 (ja) 一体型タッチと改善された画像ピクセル開口とを有するディスプレイ
US10622384B2 (en) Liquid crystal display panel and liquid crystal display
US9904122B2 (en) Display device
JP2019152832A (ja) アクティブマトリクス基板及び表示パネル
US10444573B2 (en) Liquid crystal array substrate, liquid crystal display panel, and liquid crystal display apparatus
US11048133B2 (en) Liquid crystal display panel and liquid crystal display device including the same
JP2005099414A (ja) 画像表示装置、集積回路
WO2017072943A1 (ja) 配線基板及び表示装置
JP2019074583A (ja) 表示装置
KR101292584B1 (ko) 액정표시장치와, 이의 구동방법 및, 이에 사용되는컬러필터 기판
KR20080082189A (ko) 액정표시장치의 어레이 기판 및 이의 제조방법
JP2019179164A (ja) 表示パネル
US20130286005A1 (en) Three-Dimensional Display Device and Drive Method Thereof
TWI733465B (zh) 顯示面板
JP2009194214A (ja) 配線パターンおよび基板装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15907307

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15907307

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP