KR101223530B1 - 액정표시장치용 게이트 구동회로 및 이를 포함하는액정표시장치 - Google Patents

액정표시장치용 게이트 구동회로 및 이를 포함하는액정표시장치 Download PDF

Info

Publication number
KR101223530B1
KR101223530B1 KR1020060041836A KR20060041836A KR101223530B1 KR 101223530 B1 KR101223530 B1 KR 101223530B1 KR 1020060041836 A KR1020060041836 A KR 1020060041836A KR 20060041836 A KR20060041836 A KR 20060041836A KR 101223530 B1 KR101223530 B1 KR 101223530B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistors
gate
liquid crystal
type
Prior art date
Application number
KR1020060041836A
Other languages
English (en)
Other versions
KR20070109203A (ko
Inventor
한순구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060041836A priority Critical patent/KR101223530B1/ko
Publication of KR20070109203A publication Critical patent/KR20070109203A/ko
Application granted granted Critical
Publication of KR101223530B1 publication Critical patent/KR101223530B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 게이트 구동회로와 이를 포함하는 액정표시장치에 관한 것이다.
본 발명은 게이트 구동회로를 액정패널에 직접 형성하는 것을 제 1 특징으로 하며 이때, 다수의 박막트랜지스터를 직렬 연결한 직렬타입과 다수의 박막트랜지스터를 병렬 연결한 병렬타입을 혼합하여 구성하는 것을 특징으로 한다.
특히, 액티브 채널의 너비대길이(W/L)의 크기가 작은 제 1 형의 박막트랜지스터는 직렬 연결하여 구성하고, 액티브채널의 너비대길이(W/L)의 크기가 큰 박막트랜지스터는 병렬 연결하여 구성한다.
이와 같이 구성하게 되면, 구동회로를 형성함에 있어 불량 발생률이 매우 낮은 장점이 있다.

Description

액정표시장치용 게이트 구동회로 및 이를 포함하는 액정표시장치{Gate drive IC and LCD with the same}
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이고,
도 2는 게이트 구동부를 설명하기 위한 모식도이고,
도 3은 본 발명에 따른 액정표시장치를 개략적으로 도시한 평면도이고,
도 4는 다수의 박막트랜지스터가 직렬 연결된 형태를 도시한 확대 평면도이고,
도 5는 다수의 박막트랜지스터가 병렬 연결된 형태를 도시한 확대 평면도이고,
도 6은 본 발명에 따른 게이트 구동회로의 일부를 확대한 확대 평면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 액정표시장치 102 : 액정패널
104 : 게이트 구동부 106 : 데이터 구동부
108 : 타이밍 제어부 110 ：인터 페이스
120 : 데이터 구동 TCP 130 : PCB 기판
본 발명은 액정표시장치에 관한 것으로 특히, 액정패널에 직접 형성된 게이트 구동회로와, 이를 포함하는 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.
일반적으로, 액정표시장치는 각각 전계 생성전극이 구성된 제 1 기판과 제 2 기판을 합착한 후, 상기 합착된 두 기판 사이에 액정 물질을 주입하여 구성한다.
다음으로, 상기 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.
도시한 바와 같이, 액정표시장치는 액정패널(10), 게이트 구동부(20), 데이터 구동부(30), 타이밍 제어부(40)를 포함하여 구성된다.
상기 액정패널(10)은 화소영역(P)을 정의하는 다수의 게이트 라인 및 데이터 라인(GL1~GLn, DL1~DLm))이 교차하여 형성되어 있고, 두 라인(GL1~GLn, DL1~DLm)에 의해 정의되는 화소영역(P)마다 화상신호에 따라 광투과량을 조절하는 액정 캐패시터(LC)와, 상기 액정캐패시터를 구동하기 위한 박막트랜지스터(T)가 구성된다.
상기 박막트랜지스터(T)는 게이트 라인(GL1~GLn)으로부터 구동신호가 입력되면 턴-온(turn-on)되어 데이터 라인(DL1~DLm)의 화상신호를 액정 캐패시터(LC)에 공급하게 되며, 구동신호가 입력되지 않으면 턴-오프(turn-off) 되어 액정 캐패시터(LC)에 충전된 화상신호를 다음 프레임(frame)까지 유지한다.
액정 캐패시터(LC)는 도시하지는 않았지만 제1 및 제2 기판에 각각 형성된 화소전극 및 공통전극(미도시)과 두 전극 사이의 액정에 의해 정의되며, 충전된 화상신호를 다음 화상신호가 인가될 때까지 안정적으로 유지되게 하기 위한 보조 용량으로 스토리지 캐패시터(미도시)를 구비한다.
이러한 액정 캐패시터(LC)는 박막트랜지스터(T)의 온-오프 동작에 의해 충전되는 화상신호에 따라 배열 상태가 조절되어 광 투과율을 조절함으로써 영상을 디스플레이 한다.
타이밍 제어부(40)는 인터페이스(50)를 통해 입력되는 제어신호를 이용하여 게이트 및 데이터 구동부(20,30)를 구동하기 위한 제어 신호를 생성한다.
또한, 인터페이스(50)를 통해 입력되는 영상 데이터를 데이터 구동부(30)로 전송한다.
상기 게이트 구동부(20)는 타이밍 제어부(40)에서 제어신호를 입력받아 게이트 라인(GL1~GLn)에 순차적으로 박막트랜지스터(T)의 구동신호를 공급하여 박막트랜지스터(T)를 턴-온 시킨다.
데이터 구동부(30)는 타이밍 제어부(40)에서 제어 신호 및 화상신호를 입력받아 게이트 라인(GL1~GLn)에 인가되는 박막트랜지스터(T)의 구동신호에 동기하여 1수평라인분의 화상신호를 다수의 데이터 라인(DL1~DLm)에 공급한다.
한편, 도시하지는 않았지만 액정표시장치는 기준전압 생성부, 전원전압 생성부 등의 주변회로를 더 포함한다.
전술한 바와 같은, 액정표시장치의 구성에서, 상기 게이트 구동부(20)는 액정패널의 크기에 따라 하나 이상 구성되기도 하며, 액정패널의 좌.우측에 각각 구성되기도 한다.
이러한, 액정표시장치는 일반적으로 게이트 및 데이터 구동부를 직접회로 형태로 형성하여 TCP 또는 TOF 타입과 같이 패널에 부착하여 사용하거나, 글라스 상에 직접 구성하고 있으며, 외부의 인쇄회로 기판(미도시)에 형성된 구동회로로부터 다수의 제어 신호를 입력받아 구동 한다.
도 2은 게이트 드라이버의 동작을 설명하기 위한 도면이다.
도시한 바와 같이, 각각 박막트랜지스터(T)가 구성된 적색(R), 녹색(G), 청색(B) 3개의 서브 픽셀로 하나의 픽셀을 이루며, 데이터 구동부(도 1의 30)로부터 영상 데이터를 입력받아 영상을 디스플레이하는 액정패널(10)이 구성되고, 액정패널(10)에 형성된 다수의 게이트 라인(GL1~GLn)으로 박막트랜지스터(T)의 구동신호를 순차적으로 인가하기 위한 게이트 구동부(20)가 구성되어 있다.
게이트 구동부(20)는 그 동작을 위해, 다수개의 구동 전압과 타이밍 제어신호를 입력받게 되는데, 입력되는 구동전압으로는 VGH, VGL, Vcc, GND 등이 있으며, 타이밍 제어신호로는 GST(Gate start pluse), GSC(Gate shift clock), GOE(Gate output enable) 등이 있다.
이 때, VGH, VGL 전압은 박막트랜지스터(T)의 구동을 제어하는, 다시 말해서 박막트랜지스터(T)의 온/오프 동작을 제어하는 구동신호이며, Vcc 및 GND 전원은 드라이버 동작을 위한 구동전원이다.
GSP 신호는 게이트 구동신호의 인가시기를 알려주는데, 게이트 구동신호가 액정패널(10)의 최초 첫 라인으로 인가됨을 알려주며, GSC 신호는 게이트 구동신호에 의해 박막트랜지스터(T)가 온 상태를 유지하는 시간을 지정한다.
GOE 신호는 게이트 구동부(20)로부터 출력되는 구동신호의 출력을 제어하는 신호이다.
이와 같이, 다수의 구동전원과 제어신호를 인가받아 게이트 구동신호를 출력하는 역할을 수행하는 게이트 구동부(20)는 액정표시장치에서 칩 형태로 별도 구성되어 형성되며, 이로 인해서 부품소자 수가 증가하고, 부품소자 수의 증가에 따른 공정 증가로 공정비용이 상승하여 액정표시장치를 경량화 및 소형화 하는데 문제점이 되고 있다.
본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 액정패널에 게이트 구동회로를 직접 패턴하여 액정표시장치의 경량화및 소형화를 달성하고자 하는 것을 제 1 목적으로 한다.
또한, 다수의 박막트랜지스터의 조합으로 구성되는 게이트 구동회로부를 형성함에 있어 박막트랜지스터의 사이즈가 작게 설계되는 경우(액티브채널의 너비대 길이(W/L)의 크기가 작은 경우)에는 이를 직렬 연결하여 형성하고, 박막트랜지스터의 사이즈가 클 경우(액티브 채널의 너비대 길이(W/L)의 크기가 큰 경우)에는 이를 병렬연결하여 구성함으로써, 게이트 구동회로를 패턴함에 있어 불량 발생확률을 낮추어 공정수율을 개선하는 것을 제 2 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 구동회로는 화상표시용 패널의 비표시 영역에 형성되고, 다수의 박막트랜지스터의 조합으로 구성되며 이때, 상기 다수의 박막트랜지스터 중, 크기가 작은 제 1 형의 박막트랜지스터는 직렬 연결하고, 크기가 큰 제 2 형의 박막트랜지스터는 병렬 연결하여 구성한 것을 특징으로 한다.
상기 제 1 형 및 제 2 형의 박막트랜지스터는 게이트 전극, 액티브 채널층과, 상기 액티브 채널층을 사이에 두고 이격된 소스 전극과 드레인 전극으로 구성되고, 상지 제 1 형의 박막트랜지스터는 상기 제 2 형의 박막트랜지스터에 비해 상기 소스 및 드레인 전극 사이로 노출된 액티브채널의 너비(W)/길이(L)의 크기가 큰 것을 특징으로 한다.
본 발명에 따른 액정표시장치는 표시 영역과 비표시 영역으로 정의된 기판과; 상기 표시영역에 대응하는 기판의 일면에 구성된 다수의 게이트 배선과, 상기 게이트 배선과 교차하여 화소 영역을 정의하는 다수의 데이터 배선과; 상기 화소 영역에 구성된 스위칭 소자와, 이에 신호를 인가받는 액정캐패시터와; 상기 비표시 영역에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극으로 구성된 다수의 박막트랜지스터의 조합으로 이루어진 게이트 구동회로에 있어서, 상기 다수의 박막트랜지스터 중, 크기가 작은 제 1 형의 박막트랜지스터는 직렬 연결하고, 크기가 큰 제 2 형의 박막트랜지스터는 병렬 연결하여 구성하는 게이트 구동회로를 포함한다.
상기 게이트 구동회로가 구성되지 않은 기판의 타 측에 데이터 구동회로를 포함한다.
상기 게이트 구동회로와 상기 데이터 구동회로에 제어 신호를 인가하는 타이밍 제어부를 더욱 포함한다.
상기 액정캐패시터는, 상기 스위칭 소자와 연결된 화소 전극과, 액정과, 공통 전극으로 구성한다.
이하 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예들을 설명한다.
-- 실시예 --
본 발명은, 액정패널에 게이트 구동회를 설계함에 있어, 사이즈가 작은 다수의 제 1 형의 박막트랜지스터는 직렬 연결하여 구성하고, 사이즈가 큰 다수의 제 2 형의 박막트랜지스터는 병렬 연결하여 구성하는 것을 특징으로 한다.
도 3은 본 발명에 따른 액정표시장치를 개략적으로 도시한 도면이다.
본 발명에 따른 액정표시장치(100)는 액정패널(102), 게이트 구동부(104), 데이터 구동부(106), 타이밍 제어부(108)를 포함하여 구성된다.
상기 액정패널(102)은 표시영역(DA)과 비표시 영역(NDA)으로 구분하며, 표시영역(DA)에는 매트릭스 형태로 배열되는 화소영역(P)을 정의하는 다수의 게이트 라인 및 데이터 라인(112,114))이 교차하여 형성되어 있고, 두 라인(112, 114)에 의해 정의되는 화소영역(P)마다 화상신호에 따라 광투과량을 조절하는 액정 캐패시터(Clc)와, 상기 액정캐패시터(Clc)를 구동하기 위한 박막트랜지스터(T)가 구성된다.
상기 비표시 영역(NDA)에는 게이트 구동부(104)와 데이터 구동부(106)를 구성한다.
상기 박막트랜지스터(T)는 게이트 라인(112)으로부터 구동신호가 입력되면 턴-온(turn-on)되어 데이터 라인(114)의 화상신호를 액정 캐패시터(Clc)에 공급하게 되며, 구동신호가 입력되지 않으면 턴-오프(turn-off)되어 액정 캐패시터(Clc)에 충전된 화상신호를 다음 프레임(frame)까지 유지한다.
액정 캐패시터(Clc)는 도시하지는 않았지만 제 1 및 제 2 기판(G1,G2)에 각각 형성된 화소전극 및 공통전극과 두 전극 사이의 액정에 의해 정의된다.
상기 액정캐패시터(Clc)에 병렬로 연결되어 액정캐패시터(Clc)에 충전된 화상신호를 다음 화상신호가 인가될 때까지 안정적으로 유지되게 하는 보조 용량부로 스토리지 캐패시터(Cst)를 구비한다.
상기 액정 캐패시터(Clc)는 박막트랜지스터(TFT)의 온-오프(on-off) 동작에 의해 충전되는 화상신호에 따라 배열 상태가 조절되어 광 투과율을 조절함으로써 영상을 디스플레이 한다.
타이밍 제어부(108)는 인터페이스(110)를 통해 입력되는 제어신호를 이용하여 게이트 및 데이터 구동부(104,106)를 구동하기 위한 제어 신호를 생성한다.
또한, 인터페이스(110)를 통해 입력되는 영상 데이터를 데이터 구동부(106)로 전송한다.
게이트 구동부(104)는 타이밍 제어부(106)에서 제어신호를 입력받아 게이트 라인(112)에 순차적으로 박막트랜지스터(T)의 구동신호를 공급하여 박막트랜지스터(T)를 턴-온(turn on) 시킨다.
데이터 구동부(106)는 타이밍 제어부(108)에서 제어 신호 및 화상신호를 입력받아 게이트 라인(112)에 인가되는 박막트랜지스터(T)의 구동신호에 동기하여 1수평라인분의 화상신호를 다수의 데이터 라인(114)에 공급한다.
전술한 바와 같은 구성에서, 상기 데이터 구동부(106)는 패캐지 타입으로 제작된 데이터 구동 TCP(120)를 액정패널(102)에 부착하여 형성하게 되며, 상기 데이터 구동 TCP(120)의 타 측은 신호를 입력받기 위한 PCB기판(130)에 부착하여 형성한다.
이때, 상기 게이트 구동부(104)는 액정패널(100)의 제 1 기판(G1) 즉, 상기 게이트 배선과 데이터 배선(112,114)과 스위칭 소자인 박막트랜지스터(TFT)를 구성한 기판의 비표시 영역(NDA)에 직접 패턴하여 형성하는 것을 특징으로 한다.
상기 게이트 구동부(104)는 수십개의 거대 Tr들로 형성하며, 이러한 거대 Tr들은 다수의 Tr들을 직렬 및 병렬로 연결한 직.병렬 혼합형태로 설계하는 것을 특 징으로 한다.
이때, 비교적 작은 사이즈의 제 1 형의 박막트랜지스터들은 직렬로 연결하여 구성하고, 비교적 큰 사이즈의 제 2 형의 박막트랜지스터들은 병렬로 연결하여 구성하는 것을 특징으로 한다.
이하, 도 4와 도 5를 참조하여 박막트랜지스터의 직렬구조 및 병렬구조에 대해 설명한다.
도 4는 구동 회로부를 형성하는 다수 박막트랜지스터의 직렬 연결형태를 도시한 확대 평면도이고, 도 5는 구동 회로부를 형성하는 다수 박막트랜지스터의 병렬 연결형태를 도시한 확대 평면도이다.
도 4에 도시한 바와 같이, 박막트랜지스터(200)는 게이트 전극(미도시)과 소스 전극(202)과 드레인 전극(204)과 액티브층(206)으로 구성되며, 직렬 연결된 다수의 박막트랜지스터는 연결부위에 있어 소스 전극 및 드레인 전극(202,204)의 구분이 없으며, 결과적으로 거대한 소스 전극(202)과 드레인 전극(204)으로 구성된 형태와 같다.
이와 같은 특징 때문에, 직렬타입의 거대 Tr은 일부에 결함이 발생하게 되면 전체를 사용할 수 없게 되는 문제가 있다.
반면, 도 5에 도시한 바와 같이, 병렬 연결 타입은 다수개의 박막트랜지스터(Tr1,Tr2...TrN)를 하나로 묶은 형태이기 때문에, 어느 한 부분이 단선되면 단선된 부분에 해당하는 박막트랜지스터를 잘라 버리고 나머지를 사용하면 되는 장점이 있다.
그러나, 병렬 타입의 Tr은 실제 공정시, 직렬 타입의 Tr보다 패턴형성이 불리한 점이 있었다.
예를 들면, 병렬 타입은 도시한 바와 같이, 다수의 소스 전극(202)과 드레인 전극(204)이 각각 연결전극(250,260)을 통해 하나로 연결되는 구조인데 특히, 상기 연결전극(250)과 상기 소스 및 드레인 전극의 연결부위(연결 목 부위,F)에서 패턴 불량이 자주 발생하는 불리한 점이 있다.
이는 패턴이 미세할수록 즉, 너비대 길이(W/L)의 크기가 작을수록 불리해진다. 반면, 일반적으로 너비대 길이(W/L)의 크기가 작은 박막트랜지스터의 경우, 이물에 의한 불량 발생확률이 적게 나타나는 장점이 있다.
따라서, 본 발명은 비교적 작은 사이즈의 박막트랜지스터는 직렬 타입으로 구성하고, 비교적 큰 사이즈의 박막트랜지스터는 병렬 타입으로 형성함으로써, 두 구조의 장점만을 적용하고자 한 것을 특징으로 한다.
도 6은 본 발명에 따른 직,병렬 혼합 타입의 게이트 구동회로의 일부를 확대한 확대 평면도이다.
도시한 도면은, 하나의 채널(하나의 게이트 라인)에 게이트 구동신호를 전달하기 위한 구동회로의 일부를 확대한 도면으로, 거대 Tr(Tr1,Tr2,Tr3,Tr4..)의 게이트 전극과 액티브층은 각각 생략하였고, 소스 및 드레인 전극(202,204)만을 나타내었다.
본 발명에 따른 게이트 구동회로(104)는 다수의 거대 Tr(Tr1,Tr2,Tr3,Tr4..)들을 조합하여 형성하게 되며, 다수의 채널에 대응하여 동일한 구동회로를 반복 패 턴하여 형성한다.
이때, 도시한 바와 같이, 게이트 구동회로(104)를 형성함에 있어 거대 Tr의 형태로 제작하게 되는데, 거대 Tr을 이루는 다수의 박막트랜지스터 중, 액티브 채널(CH)의 너비대 길이(소스 및 드레인 전극 사이의 거리)의 크기가 작은 비교적 작은 사이즈의 제 1 형의 박막트랜지스터들은 직렬 타입(A)으로 구성하고, 상기 액티브채널의 너비대 길이(W/L)의 크기가 큰 제 2 형의 박막트랜지스터들은 병렬타입(B)으로 구성하여 거대 Tr(Tr1,Tr2,Tr3,Tr4..)을 구성한 것을 특징으로 한다.
이와 같은 구성은, 액정패널에 게이트 구동회로(104)를 직접 패턴하는 형태인 GIP(gate in panel)구조의 액정패널을 제작함에 있어, 패턴불량을 최대한 줄일 수 있는 장점이 있다.
본원 발명은 기판에 게이트 구동회로를 직접 패턴함으로써, 별도의 게이트 구동회로를 액정패널에 부착하는 구조에 비해 부품수를 줄일 수 있고, 액정패널의 두께를 좀 더 얇게 구성할 수 있어 경량 박형화가 가능한 효과가 있다.
또한, 게이트 구동회를 구성함에 있어, 박막트랜지스터를 구성할 때, 직렬타입과 병렬 타입을 혼합하여 구성함으로써, 미세패턴공정시 불량을 줄일 수 있기 때문에 생산수율을 개선할 수 있는 효과가 있다.

Claims (7)

  1. 화상표시용 패널의 비표시 영역에 형성되고, 다수의 박막트랜지스터의 조합으로 구성되는 게이트 구동회로에 있어서,
    상기 다수의 박막트랜지스터 중, 제 1 형의 박막트랜지스터는 직렬 연결하고, 제 2 형의 박막트랜지스터는 병렬 연결하여 구성되며,
    상기 제 1 형 및 제 2 형의 박막트랜지스터는 게이트 전극, 액티브 채널층과, 상기 액티브 채널층을 사이에 두고 이격된 소스 전극과 드레인 전극으로 구성되고, 상기 제 1 형의 박막트랜지스터는 상기 제 2 형의 박막트랜지스터에 비해 상기 소스 및 드레인 전극 사이로 노출된 액티브채널의 너비(W)/길이(L)의 크기가 큰 것을 특징으로 하는 게이트 구동회로.
  2. 제 1 항에 있어서.
    상기 제 1 형의 박막트랜지스터의 액티브채널은 서로 연결되어 다수의 곡선으로 구부러진 부분을 갖는 지그재그 모양을 형성하는 것을 특징으로 하는 게이트 구동회로.
  3. 표시 영역과 비표시 영역으로 정의된 기판과;
    상기 표시영역에 대응하는 기판의 일면에 구성된 다수의 게이트 배선과, 상기 게이트 배선과 교차하여 화소 영역을 정의하는 다수의 데이터 배선과;
    상기 화소 영역에 구성된 스위칭 소자와, 이에 신호를 인가받는 액정캐패시터와;
    상기 비표시 영역에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극으로 구성된 다수의 박막트랜지스터의 조합으로 이루어지고, 상기 다수의 박막트랜지스터 중, 제 1 형의 박막트랜지스터는 직렬 연결하고, 제 2 형의 박막트랜지스터는 병렬 연결하여 구성하는 게이트 구동회로
    를 포함하며,
    상기 제 1 형 및 제 2 형의 박막트랜지스터는 게이트 전극, 액티브 채널층과, 상기 액티브 채널층을 사이에 두고 이격된 소스 전극과 드레인 전극으로 구성되고, 상기 제 1 형의 박막트랜지스터는 상기 제 2 형의 박막트랜지스터에 비해 상기 소스 및 드레인 전극 사이로 노출된 액티브채널의 너비(W)/길이(L)의 크기가 큰 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 게이트 구동회로가 구성되지 않은 기판의 타 측에 데이터 구동회로를 포함한 데이터 구동 TCP를 포함하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 게이트 구동회로와 상기 데이터 구동회로에 제어 신호를 인가하는 타이밍 제어부를 더욱 포함하는 액정표시장치.
  6. 제 4 항에 있어서,
    상기 액정캐패시터는, 상기 스위칭 소자와 연결된 화소 전극과, 액정과, 공통 전극으로 구성된 액정표시장치.
  7. 제 3 항에 있어서.
    상기 제 1 형의 박막트랜지스터의 액티브채널은 서로 연결되어 다수의 곡선으로 구부러진 부분을 갖는 지그재그 모양을 형성하는 것을 특징으로 하는 액정표시장치.
KR1020060041836A 2006-05-10 2006-05-10 액정표시장치용 게이트 구동회로 및 이를 포함하는액정표시장치 KR101223530B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060041836A KR101223530B1 (ko) 2006-05-10 2006-05-10 액정표시장치용 게이트 구동회로 및 이를 포함하는액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060041836A KR101223530B1 (ko) 2006-05-10 2006-05-10 액정표시장치용 게이트 구동회로 및 이를 포함하는액정표시장치

Publications (2)

Publication Number Publication Date
KR20070109203A KR20070109203A (ko) 2007-11-15
KR101223530B1 true KR101223530B1 (ko) 2013-01-18

Family

ID=39063749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060041836A KR101223530B1 (ko) 2006-05-10 2006-05-10 액정표시장치용 게이트 구동회로 및 이를 포함하는액정표시장치

Country Status (1)

Country Link
KR (1) KR101223530B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101662989B1 (ko) * 2010-03-15 2016-10-06 엘지디스플레이 주식회사 액정 표시장치
KR102279276B1 (ko) * 2014-12-16 2021-07-20 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 평판표시장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786609A (ja) * 1993-09-14 1995-03-31 Sony Corp マルチゲート半導体素子
KR100429943B1 (ko) * 1994-08-19 2004-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스형의 표시 장치
KR20050001248A (ko) * 2003-06-27 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시장치
KR20050022559A (ko) * 2003-08-20 2005-03-08 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20050033294A (ko) * 2003-10-06 2005-04-12 엘지.필립스 엘시디 주식회사 액정표시장치
KR20050049659A (ko) * 2003-11-22 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786609A (ja) * 1993-09-14 1995-03-31 Sony Corp マルチゲート半導体素子
KR100429943B1 (ko) * 1994-08-19 2004-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스형의 표시 장치
KR20050001248A (ko) * 2003-06-27 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시장치
KR20050022559A (ko) * 2003-08-20 2005-03-08 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20050033294A (ko) * 2003-10-06 2005-04-12 엘지.필립스 엘시디 주식회사 액정표시장치
KR20050049659A (ko) * 2003-11-22 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20070109203A (ko) 2007-11-15

Similar Documents

Publication Publication Date Title
US10504473B2 (en) Display apparatus
JP5505755B2 (ja) 表示基板及びそれを含む液晶表示装置
JP4960716B2 (ja) 液晶表示装置
JP4785409B2 (ja) 液晶表示装置
KR101204365B1 (ko) 액정 표시 패널 및 그 제조 방법
KR102009388B1 (ko) 액정 디스플레이 장치
US9190003B2 (en) Display apparatus and method of manufacturing the same
US8218121B2 (en) Liquid crystal display having a printed circuit board combined with only one of the tape carrier packages
US7782282B2 (en) Display device and driving method thereof
US7839371B2 (en) Liquid crystal display device, method of driving the same, and method of manufacturing the same
KR100949496B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
WO2015186832A1 (ja) アクティブマトリクス基板及び表示パネル
KR101002322B1 (ko) 액정표시장치 및 그의 구동방법
KR101223530B1 (ko) 액정표시장치용 게이트 구동회로 및 이를 포함하는액정표시장치
KR100994479B1 (ko) 액정 표시 장치 및 영상 표시 방법
US8704746B2 (en) Liquid crystal display having a voltage stabilization circuit and driving method thereof
KR100830903B1 (ko) 쉬프트 레지스터 및 이를 갖는 액정표시장치
KR101153740B1 (ko) 양방향 게이트구동을 위한 액정패널과 이를 이용한액정표시장치
KR101212156B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR101108774B1 (ko) 액정표시장치 및 그 제조방법
KR20050032279A (ko) 라인 온 글래스형 액정표시소자
KR20060076591A (ko) 액정 표시 장치
KR20050118843A (ko) 라인 온 글래스형 액정 표시 패널 및 그 제조방법
KR20060095142A (ko) 백라이트 어셈블리 장치와 가요성인쇄회로기판
KR20050094014A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7