JP3251391B2

JP3251391B2 - 画像表示装置

Info

Publication number: JP3251391B2
Application number: JP18645993A
Authority: JP
Inventors: 裕米田; 憲一加藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-07-28
Filing date: 1993-07-28
Publication date: 2002-01-28
Anticipated expiration: 2017-01-28
Also published as: JPH0743736A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に代表さ
れる画像表示装置に関するもので、より詳細には、能動
素子を含む回路部が、画素駆動素子と同一基板上に形成
された画像表示装置に関するものである。

【０００２】

【従来の技術】アクティブマトリクス型の液晶表示装置
は、液晶パネル（ＬＣＤ）を構成する基板の表面に走査
信号線とデータ信号線とが交差して形成されており、各
信号線の交点近傍に、画素電極と対向電極との間に液晶
を挟装した構成の画素が形成されている。これら画素
は、マトリクス状に配され、画素部を形成している。各
画素は、走査信号線とデータ信号線との交点近傍に形成
された画素駆動素子である薄膜トランジスタ（ＴＦＴ）
にて駆動されるようになっており、従来の液晶表示装置
においては、ＴＦＴとして、アモルファスシリコン薄膜
トランジスタ( a-SiＴＦＴ）が用いられている。

【０００３】これらＴＦＴを駆動する走査信号線・デー
タ信号線への信号の供給は、基板端部に形成されている
端子部に接続された複数のＬＳＩ（Large Scale Integr
atedCircuit) からなされており、これらＬＳＩにて走
査ドライバ部及びデータドライバ部が構成されている。
ＬＳＩは、例えばＴＡＢ方式、即ち、フィルムキャリア
上にＬＳＩを実装して、フィルムと基板とを接続する方
式にて、基板に接続されるようになっている。

【０００４】ところで、最近では、上記a-SiＴＦＴより
高い電子移動度を有するトランジスタ、例えばポリシリ
コン薄膜トランジスタ（p-SiＴＦＴ）を使用し、従来で
はＴＡＢ方式にてＬＳＩを実装して構成していた上記各
ドライバ部を、画素部と共に同一基板上に形成した、ド
ライバモノリシック液晶表示装置が開発されている。こ
れによれば、ＴＦＴと各ドライバ部とが同一基板に形成
されているので、走査信号線やデータ信号線と、各ドラ
イバ部との接続信頼性が高く、信頼性の高い装置を得る
ことが可能である。

【０００５】このドライバモノリシック方式の場合、基
板表面には、a-SiＴＦＴ液晶パネルのように走査信号線
やデータ信号線のみならず、データドライバ部の構成回
路である、例えば図２６に示すサンプリング信号発生回
路５０、及びサンプリング回路５１等が形成されること
となる。そのため、それら各回路にクロック信号やシフ
トレジスタスタート信号（以下、単にスタート信号と略
記する）、ビデオ信号等の信号を供給するための信号線
５２や図示しない電源線等の各種配線が必然的に形成さ
れることとなる。図中、Ｓ（Ｓ₁,Ｓ₂…）及び、５１ａ
にて示すのは、それぞれシフトレジスタ回路及びサンプ
リングスイッチである。

【０００６】

【発明が解決しようとする課題】ところが、ドライバモ
ノリシック方式の場合、配線材料として、従来のa-SiＴ
ＦＴ液晶パネルに使用されているＴａや、ＴａＮｘを用
いると、配線抵抗が大きくなり、その結果、画面の右端
と左端とで画質が異なり、表示特性が低下する等の問題
が生じている。

【０００７】これは、以下に示す２点の理由にて、相乗
的に生じるものである。

【０００８】即ち、一つは、Ｔａや、ＴａＮｘの比抵抗
ρが、２５〜３０μΩ・ｃｍで、これを用いて配線した
その配線抵抗が、配線幅１００μｍ、膜厚３０００Å
で、１ｃｍ当たり１００Ωになるという、物質的な性質
からくるものである。

【０００９】もう一つは、図２７に示すように、シフト
レジスタ回路Ｓ…に入力されるスタート信号や、サンプ
リングスイッチ５１ａ…に入力されるビデオ信号等の各
信号線５２が一本化されており、外部回路基板との接続
に使用される接続パッド５３が、各入力信号に対して各
々一つずつ割り当てられていることである。尚、図にお
いて５５にて示すのは基板である。

【００１０】信号線５２として、ビデオ信号線を例に挙
げてより具体的に説明すると、対角１０インチクラスの
液晶表示装置の場合、装置の横方向の端部から端部まで
ビデオ信号線を引くと、配線長が約２０ｃｍとなり、こ
の信号線の配線抵抗は２ｋΩ、また、対角５インチクラ
スでも１ｋΩとなる。このような高い抵抗の信号線にビ
デオ信号を通過させると、インピーダンスの増加が起こ
り、図２８に示すように、信号入力端である接続パッド
５３ではＡの帯域をもつ信号も、信号線５２を通過する
に従いＡ→Ｂ→Ｃと帯域特性が悪化し、信号線５２の終
端部では、Ｄのような帯域特性を示すこととなる。そし
て、このような現象が、上記した画面の左端と右端とで
画質が大きく異なるという現象となって現れ、均一な表
示が行えないという不具合を招来させることとなる。

【００１１】また、このような現象が、例えば、上記サ
ンプリング信号発生回路５０の各シフトレジスタ回路Ｓ
に入力するスタート信号線５２で起こったとすると、図
２９に示すように、サンプリング信号発生回路５０にお
ける１段目のシフトレジスタ回路Ｓ₁では、ａにて示す
信号の波形が、ｎ段目のシフトレジスタ回路Ｓ_nでは、
本来ｂで示した波形であるべきものがｂ’の波形に、さ
らに段を経たシフトレジスタ回路Ｓ_mでは、本来ｃで示
した波形であるべきものがｃ’になるというように、信
号の位相が正規の位置からずれ、場合によってはサンプ
リング信号そのものが発生しないというようなことを引
き起こす。

【００１２】さらに、このようなインピーダンスの増加
は、上記した信号線５２だけでなく、電源線においても
起こり得り、図３０に示すように、接続パッドからの距
離が遠くなるにつれて、電源電圧は低下し、例えば電源
電流を１ｍＡとしても２ｋΩの電源線を通過すると、２
Ｖの電源電圧の低下が起こることとなる。このような電
源電圧の低下によるインピーダンスの増加は、これら電
源線に連なる各回路の不動作、信号レベルの変動等を始
めとする不正規動作を引き起こし、表示特性の低下を招
来させる。

【００１３】そして、今後、液晶パネルの画面サイズの
さらなる大型化につれて、上記した問題がより顕著に現
れるようになることは言うまでもない。

【００１４】尚、インピーダンスの増加を防ぐ手段とし
て、図３１に示すように、信号線５２’の配線幅を大き
く形成することも従来考えられており、この場合、例え
ば１００μｍ幅を１０倍の１ｍｍ幅とすることで、配線
抵抗を１／１０程度に抑えることができる。しかしなが
ら、この方法では、信号線５２’のインピーダンスをさ
らに低下させる場合など、信号線５２’をさらに太くす
る必要があり、そうすると、通常、図３２に示すよう
に、基板５５の外周に接続パッド５３…を配し、これを
用いて外部回路基板との接続を行うと、配線並びに接続
パッド５３…の面積増加に伴い表示装置における画素部
に対する非画素部の領域が大きくなり、また、場合によ
っては、配線同士の重なり容量が増える等の欠点をも有
することとなる。

【００１５】

【課題を解決するための手段】本発明の画像表示装置
は、上記課題を解決するために、複数の入力部を有し、
能動素子を含む回路部が、画素駆動素子と同一基板上に
形成されている画像表示装置において、上記回路部の各
入力部に入力する信号線或いは電源線は、入力部の並ぶ
方向に沿って分割されて複数の分割線として構成されて
おり、上記基板上には、各分割線を外部回路基板と接続
するための分割線用接続パッドが形成されていることを
特徴としている。

【００１６】本発明の画像表示装置は、上記課題を解決
するために、複数の入力部を有し、能動素子を含む回路
部が、画素駆動素子と同一基板上に形成されている画像
表示装置において、上記回路部の各入力部に入力する信
号線或いは電源線が接続される、上記基板上に形成され
た外部回路基板との接続用端子は、外部回路基板と接続
される側の基板端部に平行な方向の端子幅が、該基板端
部と直交する方向の端子幅より大きく形成されているこ
とを特徴としている。

【００１７】また、上記構成において、上記信号線或い
は電源線は、入力部の並ぶ方向に沿って分割されて複数
の分割線として構成され、上記接続用端子は、各分割線
を外部回路基板と接続するための分割線用接続パッドで
あることを特徴としている。また、上記構成において、
上記分割線用接続パッド或いは接続用端子は、外部回路
基板と接続される側の基板端部から基板内側方向へと層
を成して配されていることを特徴としている。

【００１８】また、上記構成において、分割線用接続パ
ッドから回路部の各入力部までの配線のインピーダンス
を揃えるべく、上記分割線における線幅或いは厚みが、
各入力部毎に異なって形成されていることを特徴として
いる。

【００１９】また、上記構成において、分割線用接続パ
ッドから回路部の各入力部までの配線のインピーダンス
を揃えるべく、上記分割線における線長が、各入力部毎
に等しく形成されていることを特徴としている。また、
上記構成において、分割線用接続パッドから回路部の各
入力部までの配線のインピーダンスの差のばらつきが、
±３．１％より小さいことを特徴としている。

【００２０】さらに、上記構成において、上記画像表示
装置は液晶表示装置であることを特徴としている。

【００２１】

【作用】本発明によれば、信号線或いは電源線の線長が
短くなり、配線抵抗が低くなるので、インピーダンスの
増加が抑えられ、低インピーダンス化が図れる。即ち、
例えばサンプリング回路部のビデオ信号線を分割して形
成することで、信号入力端側の接続用端子（分割線用接
続パッド）にて示す信号の帯域特性が、信号出力端側に
てもほぼ維持されるようになり、この結果、画面の右端
と左端とで、画質が異なるような事態は招来せず、均一
な表示が可能となり、表示特性を向上できる。また、例
えばサンプリング信号発生回路部のシフトレジスタ回路
に入力するスタート信号線を分割して形成することで、
サンプリング信号のズレを効果的に抑えることができる
ようになり、これによっても、表示特性を向上できる。

【００２２】また、本発明によれば、信号線、或いは電
源線が接続される上記接続用端子或いは分割線用接続パ
ッドは、基板端部と平行に延びる横長の形状となり、外
部回路基板との接触面積が大きくなっている。したがっ
て、信号線、或いは電源線を複数に分割した構成でも、
外部回路基板との接続信頼性を低下させることなく、上
記の構成を実現して、信号線、或いは電源線の低インピ
ーダンス化を図ることを可能とし、効果的に、表示特性
を向上できる。

【００２３】また、本発明によれば、基板端部の限られ
た面積を有効に利用して、信号線、或いは電源線の分割
数を増やすことができ、その場合も、分割された信号
線、或いは電源線が複雑に入り乱れることがない。この
結果、上記の構成をより一層効果的に実現して、信号
線、或いは電源線の低インピーダンス化を図ることを可
能とし、表示特性を向上できる。

【００２４】さらに、本発明によれば、分割された信号
線、或いは電源線における、上記分割線用接続パッドか
ら回路部の各入力部までのインピーダンスの差のばらつ
きが、例えば、上記の構成のように、分割された信号
線、或いは電源線の線幅を、各入力部毎に異ならせて形
成すること、または、線長の差のばらつきを、±３．１
％より小さくなるように形成することで、±３．１％よ
り小さく設定されているので、インピーダンスの差のば
らつきにて回路不動作等の事態が引き起こされることが
なく、より一層の表示特性の向上が可能である。

【００２５】例えば、ビデオ信号線を分割して形成した
場合、近隣の画素における信号レベルの変動を、±１／
３２以下に抑えることが、表示むら等を目立たせない方
法としてある程度有効であり、これに沿って、基本的に
分割線用接続パッドから各サンプリングスイッチまでの
インピーダンスの変動δＲも、δＲ＜±３．１％とする
ことが望ましい。

【００２６】

【実施例】

〔実施例１〕本発明の一実施例について図１ないし図１
４に基づいて説明すれば、以下の通りである。尚、本実
施例は、画像表示装置として、ドライバモノリシック方
式のアクティブマトリクス型液晶表示装置を例示するも
ので、データドライバ部のサンプリング回路に入力する
ビデオ信号線に、本発明の手段が講じられているものを
例示する。

【００２７】上記液晶表示装置は、一対の基板からなる
液晶パネルを有しており、図２に示すように、これら基
板の内の一方の基板２の表面には、走査信号線３…、デ
ータ信号線４…、走査信号線３を駆動する走査ドライバ
部５、及びデータ信号線４を駆動するデータドライバ部
６が形成されている。上記走査信号線３…とデータ信号
線４…とは互いに直交するように設けられており、これ
ら各々の交点近傍に、画素駆動素子である薄膜トランジ
スタ（ＴＦＴ）１６と、このＴＦＴ１６にて電荷の供給
が制御される画素電極１５とが形成されている（図３参
照）。これら画素電極１５…は、図示しないもう一方の
基板との間に、液晶を挟装することで、画素を形成して
おり、これら画素は、マトリクス状に配され、画素部７
を形成している。上記画素は、各々の電極間にかかる電
圧で液晶の光透過状態を制御して表示を行うものであ
る。

【００２８】上記基板２の表面に形成されているデータ
ドライバ部６は、図３に示すように、大きくは４つの回
路部、即ち、サンプリング信号発生回路部８、サンプリ
ング回路部９、トランスファ回路部１０、及びバッファ
回路部１１からなる。

【００２９】サンプリング信号発生回路部８は、シフト
レジスタ回路部８ａと、複数のバッファ回路８ｂ…とか
ら構成されている。上記シフトレジスタ回路部８ａは、
図４に示すように、スタート信号が入力される複数のシ
フトレジスタ回路Ｓ（Ｓ₁,Ｓ₂…）からなり、サンプリ
ング回路部９がビデオ信号のサンプリングを順次行うよ
うに、均等に時間のずれたパルス信号であるサンプリン
グ信号を出力するようになっている。その入出力のタイ
ミングは、図５に示すようになる。バッファ回路８ｂ…
は、図６に示すように、インバータからなり、小トラン
ジスタサイズのシフトレジスタ回路部８ａの出力信号に
て、大トランジスタサイズのサンプリング回路部９を駆
動するために必要なもので、このインバータのトランジ
スタサイズは、出力段に近づくにつれて、大きくなるよ
うに設定されている。

【００３０】サンプリング回路部９は、図３に示すよう
に、ビデオ信号をサンプリングする複数のサンプリング
スイッチ９ａ…、及びサンプリングコンデンサ９ｂ…か
ら構成されている。これらのサンプリングスイッチ９ａ
…は、ビデオ信号の情報を各サンプリングコンデンサ９
ｂ…内に蓄えるものであり、各サンプリングスイッチ９
ａ…のＯＮ／ＯＦＦは、上記サンプリング信号発生回路
８から出力されるサンプリング信号にて制御されてい
る。

【００３１】トランスファ回路部１０は、トランスファ
スイッチ１０ａ…と、ホールドコンデンサ１０ｂ…とか
ら構成されており、入力されるトランスファ信号に基づ
いて、サンプリングコンデンサ９ｂ内に蓄えられている
情報を、ホールドコンデンサ１０ｂに転送するようにな
っている。

【００３２】バッファ回路部１１は、複数のバッファ回
路１１ａ…からなるもので、各バッファ回路部１１から
の出力が、データ信号として、データ信号線４を通って
同図に示すＴＦＴ１６…のソースへと供給されるように
なっている。

【００３３】上記ＴＦＴ１６…の各ドレイン側には、上
記した画素電極１５が形成されると共に、ゲート側は、
走査信号線３に接続されており、上記走査ドライバ５を
構成するシフトレジスタ回路１２、レベルシフタ回路１
３、及びバッファ回路部１４のそれぞれを順に経て出力
された走査信号が入力されるようになっている。尚、上
記図３は、あくまで各回路部を模式的に示したものであ
る。

【００３４】ここで、上記サンプリング回路部９の複数
のサンプリングスイッチ９ａ…にビデオ信号を入力する
ビデオ信号線の配線状態、及び基板端部側に設けられ
た、フレキシブル基板（外部回路基板）との接続に使用
される分割線用接続パッド（接続用端子）１９の形状等
を、図１、図７及び図８に基づいて詳細に説明する。

【００３５】サンプリング回路部９の各サンプリングス
イッチ９ａ…は、図１に示すように、例えば（９ａ_1,９
ａ₂)，（９ａ_3,９ａ₄)…というように２個ずつＮ個のグ
ループに組分けされている。そして、これら各グループ
毎に、直近から信号入力できるように、Ｎ本の分割ビデ
オ信号線１８…が入力している。各分割ビデオ信号線１
８…の一端部は、基板端部側に設けられた、フレキシブ
ル基板との接続に使用される分割線用接続パッド１９に
それぞれ接続されている。このように、従来連なってい
たビデオ信号線を分割し、複数の分割ビデオ信号線１８
…として形成するのは、ビデオ信号線の線長を短くし
て、配線抵抗を下げるためである。例えば従来技術の項
にて前出の２ｋΩの信号線の配線抵抗は、Ｎ＝１０とす
ると、２００Ω程度に下げることができる。

【００３６】この結果、配線抵抗が下がるので、ビデオ
信号線のインピーダンスの増加を抑えることができ、Ｎ
個に分割した場合、従来のインピーダンスの増加に比
べ、１／Ｎ程度のインピーダンスの増加に抑えることが
可能となり、低インピーダンスが図れるようになってい
る。尚、これら分割数Ｎ、及び１グループ当たりのサン
プリングスイッチ９ａの数は任意であり、適宜設定され
るものである。

【００３７】一方、各分割ビデオ信号線１８…が接続さ
れている上記分割線用接続パッド１９は、基板２の端部
に沿うように設けられている。そして、この分割線用接
続パッド１９は、パッド１９における基板端部に平行な
方向の端子幅をｈ、基板端部と直交する方向の端子幅を
ｖとした場合、ｈ＞ｖなる関係が成り立つように設定さ
れている。このように設定されることで、分割線用接続
パッド１９は、基板端部と平行に延びる横長のパッドと
なり、フレキシブル基板との接触面積が広く大きくなっ
ている。これにより、ビデオ信号線を複数に分割した構
成でも、フレキシブル基板との接続信頼性を低下させる
ことなく、ビデオ信号線の低インピーダンス化が図れる
こととなる。尚、このような分割線用接続パッド１９と
外部基板３０との接続は、パッド全面に亘る必要はな
く、図７に示すように、部分的に接続したものであって
もよい。

【００３８】ところで、上記のように分割ビデオ信号線
１８…を形成し、ビデオ信号線の低インピーダンス化を
図ったとしても、各分割ビデオ信号線１８…において、
これに連なる回路である各サンプリングスイッチ９ａ…
の入力端子までのインピーダンスの変動のばらつきが大
きい場合、回路動作に不都合を引き起こす可能性があ
る。特に、ビデオ信号の場合、近隣の画素における信号
レベルの変動を、±１／３２以下に抑えることが、表示
むら等を目立たせない方法としてある程度有効であり、
これに沿って、基本的に分割線用接続パッド１９から各
サンプリングスイッチ９ａ…までのインピーダンスの変
動δＲも、δＲ＜±３．１％とするとが望ましい。

【００３９】そこで、本実施例においては、図８に示す
ように、分割ビデオ信号線１８のメインの信号線部分１
８ａから分岐点ｑ・ｑ’にてそれぞれ分岐した分岐信号
線部分１８ａ’・１８ａ’の線幅が、その分岐点ｑ・
ｑ’が分割線用接続パッド１９から離れた部分にあるほ
ど、大きくなるように形成されている。即ち、分割線用
接続パッド１９から遠く離れて分岐する信号線程、配線
抵抗が小さくなるように形成することで、分割線用接続
パッド１９から各サンプリングスイッチ９ａ…までのイ
ンピーダンスを揃えて、インピーダンスの差のばらつき
を抑えるようになっている。尚、図中、破線にて示すの
は、サンプリングスイッチ９ａが、３個以上のグループ
で組分けされた場合の分割ビデオ信号線１８の形状を示
すもので、この場合、上記分岐点ｑ・ｑ’よりさらに分
割線用接続パッド１９からの距離が遠い分岐点ｑ”から
の分岐信号線１８ａ’は、分岐点ｑ’より分岐された分
岐信号線１８ａ’よりさらに幅広に形成されている。

【００４０】次に、このような構成のデータドライバ６
の動作を、図９の波形図を参照しながら説明する。尚、
図中、ｋ，ｍは、ｋ列目，ｍ列目のデータ信号線４に連
なるデータドライバ部６の各回路部における信号であ
り、Ｋ，Ｌは、Ｋ行目、Ｌ行目の走査信号線３に連なる
走査ドライバ部５の各回路部における信号である。

【００４１】上記サンプリング信号発生回路部８からサ
ンプリング信号が順次出力され、サンプリング信号が
『Ｈ』状態になると、各サンプリングスイッチ９ａ…
は、順次ＯＮし、各サンプリングコンデンサ９ｂ…内に
ビデオ信号の情報を蓄える。この場合、ビデオ信号は、
各分割ビデオ信号線１８…を介して入力されるので、帯
域特性を変化させることなく、サンプリングコンデンサ
９ｂ…内に蓄えられることとなる。また、このとき、各
トランスファスイッチ１０ａ…は、ＯＦＦ状態である。
その後、所定のサンプリング時間が経過すると、サンプ
リング信号は『Ｌ』状態になり、これにより、サンプリ
ングスイッチ９ａ…が順に再びＯＦＦとなる。全デー
タ信号線４のサンプリング終了後、トランスファスイッ
チ１０ａ…に入力されるトランスファ信号が『Ｈ』状態
になると、トランスファスイッチ１０ａ…は一斉にＯＮ
し、各サンプリングコンデンサ９ｂ…に蓄えられている
情報が、各ホールドコンデンサ１０ｂ…に転送される。
その後、所定のトランスファ期間が経過すると、トラン
スファ信号が『Ｌ』状態となり、各トランスファスイッ
チ１０ａ…が再び一斉にＯＦＦとなる。

【００４２】これにより各ホールドコンデンサ１０ｂ…
に蓄えられている情報が、１水平期間にわたり、バッフ
ァ回路部１１を通じてそれぞれのデータ信号線４に出力
される。

【００４３】そして、走査ドライバ５から出力される走
査信号（ゲート信号）が、トランスファ信号と前後して
『Ｈ』状態となり、ＴＦＴ１６がＯＮされ、これにより
画素にデータが書き込まれ、表示むらのない良好な画質
にて、表示が行われる。

【００４４】以上のように、本実施例の液晶表示装置に
おいては、データドライバ部６の構成回路であるサンプ
リング回路部９の複数のサンプリングスイッチ９ａ…に
入力するビデオ信号線が、複数に分割され、一端部が分
割線用接続パッド１９に接続された分割ビデオ信号線１
８…として形成されているので、ビデオ信号線の長さが
従来に比べて短くなり、各サンプリングスイッチ９ａ…
には、各々直近から信号が入力されるようになる。これ
により、ビデオ信号線のインピーダンスの増加が抑えら
れ、低インピーダンス化が図れる。この結果、ビデオ信
号の帯域特性が、信号入力端側の分割線用接続パッド１
９にて示すものに維持されるようになり、画面の左端と
右端とで、画質が異なるような事態は招来せず、均一な
表示が可能となる。

【００４５】さらに、本実施例においては、分割ビデオ
信号線１８…が接続されている分割線用接続パッド１９
は、パッド１９における基板端部に対して平行な方向の
端子幅ｈ、及び基板端部と直交する方向の端子幅ｖが、
ｈ＞ｖの関係が成り立つように設定されており、フレキ
シブル基板との接触面積が大きくなっている。したがっ
て、たとえ低インピーダンス化を図るべくビデオ信号線
を細かく分割し、その結果、フレキシブル基板３０との
インターフェース数が増えたとしても、接続信頼性を低
下させることはない。つまり、図１０に示すように、ビ
デオ信号線を単に細かく分割しただけの構成とすると、
さらなるインピーダンスの低下を図るべく、分割数を増
加した場合など、個々に設けられた接続パッドの数が増
し、外部基板３０とのインターフェースの本数が増える
ので、これらの接続信頼性が低下し、ドライバモノリシ
ック方式を採用した利点が損なわれることとなるが、上
記構成においては、そのような恐れはない。

【００４６】さらに、本実施例においては、分割ビデオ
信号線１８におけるメインの信号線部分１８ａから分岐
した分岐信号線部分１８ａ’・１８ａ’の線幅が、その
分岐点ｑ・ｑ’が分割線用接続パッド１９から離れた部
分にあるほど、大きくなるように形成されているので、
分割線用接続パッド１９から各サンプリングスイッチ９
ａ…までのインピーダンスが揃い、インピーダンスの差
のばらつきが抑えられる。これにより、分割線用接続パ
ッド１９から、各サンプリングスイッチ９ａ…の入力端
子に接続されるまでの信号線のインピーダンスの変動が
ばらつくことに起因する、回路動作等の不都合を引き起
こすことが抑制され、より一層の表示特性の向上が可能
となっている。

【００４７】尚、その具体的手段としては、本実施例で
示したもの以外に、例えば、図１１に示すように、分岐
した分岐信号線部分１８ａ’…の線幅を変えずに、メイ
ンの信号線部分１８ａの線幅を、分割線用接続パッド１
９から離れた部分に行くほど広くなるように形成しても
よく、また、図１２に示すように、分割ビデオ信号線１
８の線長を、その線長の差がδＲ＜±３．１％程度とな
るように、等しく揃えてもよい。この他、各ビデオ信号
線１８の膜厚を変えることでも実現でき、実際には、こ
れらの方法を、状況に応じて使い分ける必要がある。
尚、各ビデオ信号線１８…の形状は、図示した形状にと
らわれず、また、図中、破線にて示すものは、前記図８
と同様、サンプリングスイッチ９ａが、３個以上のグル
ープで組分けされた場合の分割ビデオ信号線１８の形状
を示すものである。

【００４８】また、図１においては、分割線用接続パッ
ド１９に接続されている信号入力端から各サンプリング
スイッチ９ａまでの距離、例えばビデオ信号線分岐点ｄ
から、サンプリングスイッチ９ａ₁までの距離と、同分
岐点ｄとサンプリングスイッチ９ａ₂までの距離とは異
なるように表示されているが、これはあくまで配線表示
上の問題であり、本発明は、図１３に示すように、ビデ
オ信号分割点ｄ’からサンプリングスイッチ９ａ₁まで
の距離及び、サンプリングスイッチ９ａ₂までの距離が
等しい、換言すれば、ビデオ信号分割点ｄ’とサンプリ
ングスイッチ９ａ₁との間のインピーダンスと、ビデオ
信号分割点ｄ’とサンプリングスイッチ９ａ₂との間の
インピーダンスを等しくした構成を含むものであること
は言うまでもない。

【００４９】さらに、本実施例においては、分割線用接
続パッド１９を、基板２の端部に沿ってベタ状に形成し
ているが、これに限定されるものではなく、例えば図１
４に示すように、複数個に分割した分割線用接続パッド
１９’として構成してもよい。上記のベタ状の分割線用
接続パッド１９では、パッドの形成領域を他の信号が入
力できない等の欠点や、或いは、面積的に広いパッドと
した場合、加熱・冷却工程を通ることによる拡張や収縮
によてヒロック等が発生する危険性があったが、このよ
うに分割して形成することで、これらの問題を解決する
ことができる。尚、この場合、外部とのインターフェー
ス数は増えるが、図１０に示したものとは異なり、接触
部の面積が広く取られているので、接続信頼性が低下す
ることはない。

【００５０】尚、本実施例においては、ビデオ信号線を
分割する構成を例示したが、本発明はこれに限られるも
のではなく、例えば、他の信号線や電源線を分割して形
成してもよく、さらには、入力信号のみならず、出力信
号線に適応してもよい。次に、実施例２として、シフト
レジスタ回路Ｓ…に入力するスタート信号線を分割した
構成を説明する。

【００５１】〔実施例２〕本発明の他の実施例を、図１
５及び図１６に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、上記実施例にて示した部材と同
一の機能を有する部材について、同一の符号を付記し、
その説明を省略する。

【００５２】本実施例の画像表示装置である液晶表示装
置においては、図１５に示すように、前記実施例におい
てビデオ信号線が分割されていたのに対し、ビデオ信号
線は従来のままで、シフトレジスタ回路Ｓ…に入力する
スタート信号線が分割され、分割スタート信号線２０…
として構成されている。尚、図示してはいないが、各分
割スタート信号線２０…の一端部は、分割線用接続パッ
ド１９に接続されている。

【００５３】このように、スタート信号線を分割して構
成した場合、図１６に示すように、ｎ段目のシフトレジ
スタ回路Ｓ_nでも、さらに信号入力端より離れたｍ段目
のシフトレジスタ回路Ｓ_mでも、ｂ”・ｃ”で示すよう
に、本来の波形であるｂ・ｃと近いものに抑えることが
できるようになる。尚、ドライバ回路の構成により、各
分割された回路へのスタートパルスの位相を調整する必
要があるということは言うまでもない。

【００５４】この結果、サンプリング信号に位相のずれ
等が生じなくなり、これによって、表示特性が向上され
る。

【００５５】〔実施例３〕本発明の他の実施例を、図１
７ないし図２５に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、上記実施例にて示した部材と同
一の機能を有する部材について、同一の符号を付記し、
その説明を省略する。

【００５６】本実施例の画像表示装置である液晶表示装
置においては、図１７に示すように、上記スタート信号
線、上記ビデオ信号線、及び図示しない電源線が分割さ
れ、分割スタート信号線２０…、及び分割ビデオ信号線
１８…が形成されている。

【００５７】このように複数の配線について実施した場
合、図１８に示すように、各信号線２０…・１８…、及
び電源線の分割線用接続パッド１９…は、基板２の端部
に沿って横方向に並べてもよいが、本実施例において
は、図１９に示すように、各パッドが、基板外周側から
内側方向に、並列に並べて形成されており、各基板内部
への線の引出しは、基板最内縁に位置するもの以外は、
コンタクトホール等を介して行われている。尚、基板最
内縁のものについてもコンタクトホールを介して行って
もよい。このようにすると、図１８の構成において有し
ている、分割数を或る程度以上からは増やしにくく、か
つ、基板上での各信号線２０…・１８…、及び電源線の
配線が、複雑に入り乱れる等の欠点を解決できる。

【００５８】また、このような構成のみならず、例え
ば、図２０や、図２１に示すように、分割した分割線用
接続パッド１９間を通って配線を施したり、さらには、
これらを組み合わせてもよい。

【００５９】尚、インピーダンスの低減化を、全信号線
や電源線に施す必要がない場合には、図２２に示すよう
に、低インピーダンス化が施された横長の分割線用接続
パッド１９・１９の間に、通常の細幅接続パッド２０・
２０を挟む構成、もしくは、図２３に示すように、低イ
ンピーダンス化を図った分割線用接続パッド１９の内側
に、通常の細幅接続パッド２０…を配する構成、或い
は、同図とは逆の配置等、種々を組み合わせた構成でも
よい。

【００６０】また、各分割線用接続パッド１９…は常に
整然と並べる必要はなく、図２４の（ａ）に示すよう
に、隣接するパッドが同じ信号の分割線用接続パッド１
９である必要はなく、また、同図（ｂ）に示すように、
互い違いに配置してもよく、その他、種々組み合わせて
もよい。

【００６１】また、各接続パッド１９…・２０…の基板
内側へと向かう層も、上記したような１層から３層に限
定されるものでなく、これ以上であっても、何ら差し支
えなく、各パッドの総数も、各位置で常に一定である必
要はなく、その配置も任意である。さらに、基板内側へ
と引出した各信号線の離合集散は任意であり、基板外周
に位置する各接続パッド１９…・２０…は、基板端部に
接していてもよく、離れていてもよい。

【００６２】また、特に言及しなかったが、接続パッド
１９の形状は、図２５の（ａ）に示すように角形でも、
同図（ｂ）に示す丸みをおびたものでもよく、また、接
続パッド１９から各分割ビデオ信号線１８…の引出し形
状も、同図（ｃ）に示す直角形状、同図（ｄ）に示す丸
みをおびたもの、同図（ｅ）に示すテーパ状になったも
の等、形状は自由である。

【００６３】以上各実施例において、液晶表示装置のド
ライバ部を例にとり説明したが、これにより対象となる
回路部がドライバ部に、画像表示装置が液晶表示装置に
というように限定されるものではなく、他の回路や、表
示装置、例えば回路部としてはスタイラスペンの入力信
号を扱う回路等でもよく、表示装置としては、プラズマ
表示装置（プラズマディスプレイ）、ＥＬ(Electro Lum
inescent) ディスプレイ等であっても何ら差し支えな
い。

【００６４】

【発明の効果】本発明の画像表示装置は、以上のよう
に、上記回路部の各入力部に入力する信号線或いは電源
線は、入力部の並ぶ方向に沿って分割されて複数の分割
線として構成されており、上記基板上には、各分割線を
外部回路基板と接続するための分割線用接続パッドが形
成されている構成である。

【００６５】これにより、信号線或いは電源線の線長が
短くなり、配線抵抗が低くなるので、インピーダンスの
増加が抑えられ、低インピーダンス化が図れる。この結
果、均一な表示が可能となり、表示特性を向上できると
いう効果を奏する。

【００６６】また、本発明の画像表示装置は、以上のよ
うに、上記回路部の各入力部に入力する信号線或いは電
源線が接続される、上記基板上に形成された外部回路基
板との接続用端子は、外部回路基板と接続される側の基
板端部に平行な方向の端子幅が、該基板端部と直交する
方向の端子幅より大きく形成されている構成である。

【００６７】これにより、上記回路部に入力する信号
線、或いは電源線が接続される上記接続用端子は、基板
端部と平行に延びる横長の形状となり、外部回路基板と
の接触面積が大きくなる。したがって、信号線、或いは
電源線を複数に分割した構成でも、外部回路基板との接
続信頼性を低下させることなく、上記の構成を実現し
て、信号線、或いは電源線の低インピーダンス化を図る
ことを可能とし、より効果的に、表示特性を向上できる
という効果を奏する。

【００６８】また、本発明の画像表示装置は、以上のよ
うに、上記の画像表示装置において、上記分割線用接続
パッド或いは接続用端子は、外部回路基板と接続される
側の基板端部から基板内側方向へと層を成して配されて
いる構成である。

【００６９】これにより、基板端部の限られた面積を有
効に利用して、信号線、或いは電源線の分割数を増やす
ことができ、その場合も、分割された信号線、或いは電
源線が複雑に入り乱れることがない。この結果、上記の
構成をより一層効果的に実現して、信号線、或いは電源
線の低インピーダンス化を図ることを可能とし、表示特
性を向上できるという効果を奏する。

【００７０】また、本発明の画像表示装置は、以上のよ
うに、分割線用接続パッドから回路部の各入力部までの
配線のインピーダンスを揃えるべく、上記分割線におけ
る線幅或いは厚みが、各入力部毎に異なって形成されて
いる構成である。

【００７１】また、本発明の画像表示装置は、以上のよ
うに、分割線用接続パッドから回路部の各入力部までの
配線のインピーダンスを揃えるべく、上記分割線におけ
る線長が、各入力部毎に等しく形成されている構成であ
る。

【００７２】また、本発明の画像表示装置は、以上のよ
うに、上記の画像表示装置において、分割線用接続パッ
ドから回路部の各入力部までの配線のインピーダンスの
差のばらつきが、±３．１％より小さい構成である。さ
らに、本発明の画像表示装置は、以上のように、上記の
画像表示装置において、上記画像表示装置が液晶表示装
置である構成である。

【００７３】これにより、回路の不動作等を招来するイ
ンピーダンスの変動が抑制され、この結果、より一層の
表示特性の向上が可能であるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例の液晶表示装置におけるビデ
オ信号線の分割状態、及びビデオ信号線が接続されてい
る分割線用接続パッドの形状を示す説明図である。

【図２】表面に走査信号線、データ信号線、走査ドライ
バ部、及びデータドライバ部等が形成された上記基板の
平面図である。

【図３】上記基板に形成された各回路部を示す回路図で
ある。

【図４】上記基板上に形成されている回路部の一つを構
成するシフトレジスタ回路の回路図である。

【図５】上記シフトレジスタ回路における入出力信号の
タイミングを示すタイミングチャートである。

【図６】上記基板上に形成されている回路部の一つを構
成するバッファ回路の回路図である。

【図７】基板端部に設けられた分割線用接続パッドとフ
レキシブル基板との接続状態を示す説明図である。

【図８】上記分割ビデオ信号線のインピーダンスを整合
するための構成を示す説明図である。

【図９】上記液晶表示装置を駆動させた際の、各回路部
における波形を示す波形図である。

【図１０】通常の接続用パッドに接続されている分割ビ
デオ信号線を示す説明図である。

【図１１】分割ビデオ信号線のインピーダンスを整合す
るための別の構成を示す説明図である。

【図１２】分割ビデオ信号線のインピーダンスを整合す
るための別の構成を示す説明図である。

【図１３】図１のビデオ信号線の分割状態を別の配線表
示方法にて示す説明図である。

【図１４】分割線用接続パッドの別の構成を示す説明図
である。

【図１５】本発明の他の実施例の液晶表示装置におけ
る、シフトレジスタ回路に入力するスタート信号線の分
割状態を示す説明図である。

【図１６】図１５の液晶表示装置における、サンプリン
グ信号の波形を示す波形図である。

【図１７】本発明の他の実施例の液晶表示装置におけ
る、ビデオ信号線及びスタート信号線のそれぞれの分割
状態を示す説明図である。

【図１８】分割線用接続パッドの別の形成位置を示す説
明図である。

【図１９】図１７の液晶表示装置における、分割線用接
続パッドの形成状態を示す説明図である。

【図２０】分割線用接続パッドの別の形成状態を示す説
明図である。

【図２１】分割線用接続パッドの別の形成状態を示す説
明図である。

【図２２】分割線用接続パッドの別の形成状態を示す説
明図である。

【図２３】分割線用接続パッドの別の形成状態を示す説
明図である。

【図２４】（ａ)(ｂ）とも、分割線用接続パッドの別の
形成位置を示す説明図である。

【図２５】（ａ)(ｂ）は、分割線用接続パッドの形状を
示す説明図で、（ｃ)(ｄ)(ｅ）は、分割線用接続パッド
から線を引き出す部分の形状を示す説明図である。

【図２６】従来の液晶表示装置における、ドライバ部の
一部の回路図である。

【図２７】従来の液晶表示装置における、シフトレジス
タ回路に入力するスタート信号線、及びビデオ信号線の
配線状態を示す説明図である。

【図２８】従来の液晶表示装置における、ビデオ信号線
の帯域特性の変化を示す説明図である。

【図２９】従来の液晶表示装置における、サンプリング
信号の波形の変化を示す波形図である。

【図３０】従来の液晶表示装置における、電源線の電圧
変化を示す説明図である。

【図３１】従来の液晶表示装置における、ビデオ信号線
を太くした構成を示す説明図である。

【図３２】従来の液晶表示装置における、基板端部の接
続パッドの構成を示す説明図である。

【符号の説明】

２基板９ａ… サンプリングスイッチ（回路部）１８… 分割ビデオ信号線（分割線）１９分割線用接続パッド２０… 分割スタート信号線（分割線）Ｓ… シフトレジスタ回路（回路部）３０フレキシブル基板（外部回路基板）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平１−114892（ＪＰ，Ａ) 特開平２−19890（ＪＰ，Ａ) 特開平５−173182（ＪＰ，Ａ) 特開昭62−249125（ＪＰ，Ａ) 特開平１−289917（ＪＰ，Ａ) 特開平４−204817（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1345 G09F 9/30 343 G09F 9/30 347 G09G 3/36

Claims

(57)【特許請求の範囲】

【請求項１】複数の入力部を有し、能動素子を含む回路
部が、画素駆動素子と同一基板上に形成されている画像
表示装置において、上記回路部の各入力部に入力する信号線或いは電源線
は、入力部の並ぶ方向に沿って分割されて複数の分割線
として構成されており、上記基板上には、各分割線を外部回路基板と接続するた
めの分割線用接続パッドが形成されていることを特徴と
する画像表示装置。
【請求項２】複数の入力部を有し、能動素子を含む回路
部が、画素駆動素子と同一基板上に形成されている画像
表示装置において、上記回路部の各入力部に入力する信号線或いは電源線が
接続される、上記基板上に形成された外部回路基板との
接続用端子は、外部回路基板と接続される側の基板端部
に平行な方向の端子幅が、該基板端部と直交する方向の
端子幅より大きく形成されていることを特徴とする画像
表示装置。
【請求項３】上記信号線或いは電源線は、入力部の並ぶ
方向に沿って分割されて複数の分割線として構成され、上記接続用端子は、各分割線を外部回路基板と接続する
ための分割線用接続パッドであることを特徴とする請求
項２に記載の画像表示装置。
【請求項４】上記分割線用接続パッド或いは接続用端子
は、外部回路基板と接続される側の基板端部から基板内
側方向へと層を成して配されていることを特徴とする請
求項１、２又は３に記載の画像表示装置。
【請求項５】分割線用接続パッドから回路部の各入力部
までの配線のインピーダンスを揃えるべく、上記分割線
における線幅或いは厚みが、各入力部毎に異なって形成
されていることを特徴とする請求項１、３又は４に記載
の画像表示装置。
【請求項６】分割線用接続パッドから回路部の各入力部
までの配線のインピーダンスを揃えるべく、上記分割線
における線長が、各入力部毎に等しく形成されているこ
とを特徴とする請求項１、３又は４に記載の画像表示装
置。
【請求項７】分割線用接続パッドから回路部の各入力部
までの配線のインピーダンスの差のばらつきが、±３．
１％より小さいことを特徴とする請求項１、３、４、５
又は６に記載の画像表示装置。
【請求項８】上記画像表示装置は液晶表示装置であるこ
とを特徴とする請求項１〜７の何れか１項に記載の画像
表示装置。