KR101728142B1 - 표시장치 - Google Patents
표시장치 Download PDFInfo
- Publication number
- KR101728142B1 KR101728142B1 KR1020140002953A KR20140002953A KR101728142B1 KR 101728142 B1 KR101728142 B1 KR 101728142B1 KR 1020140002953 A KR1020140002953 A KR 1020140002953A KR 20140002953 A KR20140002953 A KR 20140002953A KR 101728142 B1 KR101728142 B1 KR 101728142B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- electrodes
- common electrodes
- display device
- display
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B44—DECORATIVE ARTS
- B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
- B44C5/00—Processes for producing special ornamental bodies
- B44C5/06—Natural ornaments; Imitations thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B44—DECORATIVE ARTS
- B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
- B44C5/00—Processes for producing special ornamental bodies
- B44C5/04—Ornamental plaques, e.g. decorative panels, decorative veneers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B44—DECORATIVE ARTS
- B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
- B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
- B44C1/24—Pressing or stamping ornamental designs on surfaces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B44—DECORATIVE ARTS
- B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
- B44C5/00—Processes for producing special ornamental bodies
- B44C5/02—Mountings for pictures; Mountings of horns on plates
Abstract
표시장치는 표시영역 및 상기 표시영역을 감싸는 주변 영역으로 구분되는 베이스 기판, 상기 베이스 기판의 상기 표시영역 상에 제1 방향으로 배열된 다수의 화소 전극, 상기 다수의 화소 전극에 대응하여 터널 형상으로 제공된 다수의 액티브 캐버티, 상기 다수의 액티브 캐버티 내에 구비된 영상 표시층, 상기 영상 표시층을 사이에 두고 상기 화소 전극들과 마주하는 다수의 공통 전극, 및 상기 표시영역에서 상기 공통 전극들과 전기적으로 콘택되는 메탈 라인을 포함한다. 따라서, 크로스토크로 인한 표시 품질 저하를 방지할 수 있다.
Description
본 발명은 표시장치에 관한 것으로, 더욱 상게하게는 표시 품질을 개선할 수 있는 표시장치에 관한 것이다.
최근 기존의 브라운관을 대체하여 액정 표시 장치, 전기 영동 표시 장치 등의 평판 표시 장치가 많이 사용되고 있다.
일반적으로, 평판 표시 장치는 서로 대향하는 두 기판과 상기 두 기판 사이에 개재된 액정층이나 전기 영동층과 같은 영상 표시층을 포함한다. 평판 표시 장치에서는 두 기판이 서로 대향하여 접착되며 두 기판 사이에 영상 표시층이 구비되도록 두 기판 사이의 간격이 유지된다.
상기 평판 표시 장치를 제조하기 위해서는 상기 두 기판 중 어느 하나의 기판에는 상기 두 기판 사이의 간격을 유지하기 위한 스페이서를 형성하고, 접착제를 이용하여 상기 스페이서와 다른 하나의 기판을 접착시켜야 하는 과정이 필요하다.
이로 인해, 상기 평판 표시 장치의 제조 공정이 복잡해지고 비용이 증가된다.
일반적으로, 평판 표시 장치는 서로 대향하는 두 기판과 상기 두 기판 사이에 개재된 액정층이나 전기 영동층과 같은 영상 표시층을 포함한다. 평판 표시 장치에서는 두 기판이 서로 대향하여 접착되며 두 기판 사이에 영상 표시층이 구비되도록 두 기판 사이의 간격이 유지된다.
상기 평판 표시 장치를 제조하기 위해서는 상기 두 기판 중 어느 하나의 기판에는 상기 두 기판 사이의 간격을 유지하기 위한 스페이서를 형성하고, 접착제를 이용하여 상기 스페이서와 다른 하나의 기판을 접착시켜야 하는 과정이 필요하다.
이로 인해, 상기 평판 표시 장치의 제조 공정이 복잡해지고 비용이 증가된다.
본 발명의 목적은 화소 단위로 액티브 캐버티를 구비하는 표시장치에서 크로스토크로 인한 표시 품질 저하를 방지하고자 하는 것이다.
본 발명에 따른 표시장치는 표시영역 및 상기 표시영역을 감싸는 주변 영역으로 구분되는 베이스 기판; 상기 베이스 기판의 상기 표시영역 상에 제1 방향으로 배열된 다수의 화소 전극; 상기 다수의 화소 전극에 대응하여 터널 형상으로 제공된 다수의 액티브 캐버티; 상기 다수의 액티브 캐버티 내에 구비된 영상 표시층; 상기 영상 표시층을 사이에 두고 상기 화소 전극들과 마주하는 다수의 공통 전극; 및 상기 표시영역에서 상기 공통 전극들과 전기적으로 콘택되는 메탈 라인을 포함한다.
본 발명에 따른 표시장치는 표시영역 및 상기 표시영역을 감싸는 주변 영역으로 구분되는 베이스 기판; 상기 베이스 기판의 상기 표시영역 상에 상기 제1 방향과 상기 제2 방향으로 소정 간격 이격하여 매트릭스 형태로 배열되는 다수의 화소 전극; 상기 다수의 화소 전극에 대응하여 터널 형상으로 제공된 다수의 액티브 캐버티; 상기 다수의 액티브 캐버티 내에 구비된 영상 표시층; 상기 영상 표시층을 사이에 두고 상기 화소 전극들과 마주하는 다수의 공통 전극; 및 상기 표시영역에서 상기 공통 전극들과 전기적으로 콘택되는 메탈 라인을 포함하며, 상기 공통 전극들은 상기 제1 방향과 상기 제2 방향으로 소정 간격 이격하여 도트 형태로 배열된다.
본 발명에 따른 표시장치는 표시영역 및 상기 표시영역을 감싸는 주변 영역으로 구분되는 베이스 기판; 상기 베이스 기판의 상기 표시영역 상에 상기 제1 방향과 상기 제2 방향으로 소정 간격 이격하여 매트릭스 형태로 배열되는 다수의 화소 전극; 상기 다수의 화소 전극에 대응하여 터널 형상으로 제공된 다수의 액티브 캐버티; 상기 다수의 액티브 캐버티 내에 구비된 영상 표시층; 상기 영상 표시층을 사이에 두고 상기 화소 전극들과 마주하는 다수의 공통 전극; 및 상기 표시영역에서 상기 공통 전극들과 전기적으로 콘택되는 메탈 라인을 포함하며, 상기 공통 전극들은 상기 제1 방향과 상기 제2 방향으로 소정 간격 이격하여 도트 형태로 배열된다.
본 발명의 실시예들에 따르면, 공통 전극들을 메탈 라인과 전기적으로 연결시켜 공통 전극들의 전위가 표시영역의 중앙 부위에서 다운되는 현상을 방지할 수 있고, 그 결과 크로스토크 불량을 개선하여 표시 품질을 향상시킬 수 있다.
또한, 공통 전극들을 제1 및 제2 방향으로 서로 이격된 도트 형상으로 배열함으로써, 공통 전극들과 데이터 배선 그리고 공통 전극들과 화소 전극들 사이의 커플링 커패시터를 감소시킬 수 있다.
또한, 공통 전극들을 제1 및 제2 방향으로 서로 이격된 도트 형상으로 배열함으로써, 공통 전극들과 데이터 배선 그리고 공통 전극들과 화소 전극들 사이의 커플링 커패시터를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 2는 도 1에 도시된 화소의 평면도이다.
도 3a는 도 2의 I-I`선에 따른 단면도이다.
도 3b는 도 2의 Ⅱ-Ⅱ`선에 따른 단면도이다.
도 3c는 도 2의 Ⅲ-Ⅲ`선에 따른 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 표시장치의 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 화소를 나타낸 평면도이다.
도 6은 도 5의 A1 부분의 확대도이다.
도 7a는 도 5에 도시된 절단선 Ⅳ-Ⅳ`에 따른 단면도이다.
도 7b는 도 5에 도시된 절단선 Ⅴ-Ⅴ`에 따른 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 화소를 나타낸 평면도이다.
도 9는 도 8에 도시된 Ⅵ-Ⅵ`에 따른 단면도이다.
도 10은 본 발명의 다른 실시에에 따른 표시장치의 평면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시장치의 평면도이다.
도 12는 도 11에 도시된 화소의 평면도이다.
도 13은 도 12에 도시된 절단선 Ⅶ-Ⅶ`에 따른 단면도이다.
도 14는 본 발명의 다른 실시예에 따른 표시장치의 평면도이다.
도 15는 도 14에 도시된 절단선 Ⅷ-Ⅷ`에 따른 단면도이다.
도 16은 본 발명의 다른 실시예에 따른 공통 전극의 평면도이다.
도 17은 본 발명의 일 실시예에 따른 두 개의 화소를 나타낸 평면도이다.
도 18은 도 17에 도시된 절단선 Ⅸ-Ⅸ`에 따른 단면도이다.
도 19는 본 발명의 다른 실시예에 따른 두 개의 화소를 나타낸 평면도이다.
도 20은 도 19에 도시된 절단선 Ⅸ-Ⅸ`에 따른 단면도이다.
도 2는 도 1에 도시된 화소의 평면도이다.
도 3a는 도 2의 I-I`선에 따른 단면도이다.
도 3b는 도 2의 Ⅱ-Ⅱ`선에 따른 단면도이다.
도 3c는 도 2의 Ⅲ-Ⅲ`선에 따른 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 표시장치의 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 화소를 나타낸 평면도이다.
도 6은 도 5의 A1 부분의 확대도이다.
도 7a는 도 5에 도시된 절단선 Ⅳ-Ⅳ`에 따른 단면도이다.
도 7b는 도 5에 도시된 절단선 Ⅴ-Ⅴ`에 따른 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 화소를 나타낸 평면도이다.
도 9는 도 8에 도시된 Ⅵ-Ⅵ`에 따른 단면도이다.
도 10은 본 발명의 다른 실시에에 따른 표시장치의 평면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시장치의 평면도이다.
도 12는 도 11에 도시된 화소의 평면도이다.
도 13은 도 12에 도시된 절단선 Ⅶ-Ⅶ`에 따른 단면도이다.
도 14는 본 발명의 다른 실시예에 따른 표시장치의 평면도이다.
도 15는 도 14에 도시된 절단선 Ⅷ-Ⅷ`에 따른 단면도이다.
도 16은 본 발명의 다른 실시예에 따른 공통 전극의 평면도이다.
도 17은 본 발명의 일 실시예에 따른 두 개의 화소를 나타낸 평면도이다.
도 18은 도 17에 도시된 절단선 Ⅸ-Ⅸ`에 따른 단면도이다.
도 19는 본 발명의 다른 실시예에 따른 두 개의 화소를 나타낸 평면도이다.
도 20은 도 19에 도시된 절단선 Ⅸ-Ⅸ`에 따른 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 1을 참조하면, 표시장치(100)는 베이스 기판(110) 및 상기 베이스 기판(110) 상에 제공된 다수의 화소(PX)를 포함한다.
상기 베이스 기판(110)은 투명 또는 불투명한 절연 기판으로 이루어질 수 있으며, 실리콘 기판, 유리 기판, 및 플라스틱 기판 중 어느 하나로 이루어질 수 있다. 상기 베이스 기판(110)은 표시영역(DA) 및 주변영역(PA)을 포함한다. 상기 표시영역(DA)은 상기 다수의 화소(PX)가 구비되어 실질적으로 영상을 표시하는 영역이다. 상기 다수의 화소(PX) 각각에는 박막 트랜지스터(미도시) 및 화소 전극(EL1)이 구비된다.
상기 주변영역(PA)은 상기 표시영역(DA)의 적어도 일변에 인접하거나 또는 양변에 인접하여 형성되거나, 상기 표시영역(DA)을 감싸도록 형성될 수 있다.
상기 화소들(PX)은 복수의 열과 복수의 행을 가진 매트릭스 형태로 상기 베이스 기판(110)의 상기 표시영역(DA) 상에 배열된다. 상기 베이스 기판(110) 상에는 상기 화소들(PX)에 게이트 신호를 전달하는 다수의 게이트 라인(미도시) 및 상기 화소들(PX)에 데이터 신호를 전달하는 다수의 데이터 라인(미도시)이 구비된다. 상기 다수의 게이트 라인은 상기 표시영역(DA) 상에서 상기 제1 방향(D1)으로 연장하고 상기 제2 방향(D2)으로 서로 이격되어 배열된다. 상기 다수의 데이터 라인은 상기 표시영역(DA) 상에서 상기 제2 방향(D2)으로 연장하고, 상기 제1 방향(D1)으로 서로 이격되어 배열된다. 도 1에서는 상기 게이트 라인들 및 데이터 라인들이 편의상 생략되었다.
상기 표시영역(DA)에는 상기 게이트 라인들을 따라서 스토리지 라인들(SL)이 배치된다. 구체적으로, 상기 스토리지 라인들(SL)은 상기 제1 방향(D1)으로 연장하고 상기 제2 방향(D2)으로 서로 이격되어 배열된다. 상기 주변영역(PA)에는 상기 제2 방향(D2)으로 연장하고, 상기 스토리지 라인들(SL)을 전기적으로 연결시키기 위한 제1 및 제2 연결 라인들(CL1, CL2)이 구비된다. 구체적으로, 상기 제1 연결 라인들(CL1)은 상기 스토리지 라인들(SL)의 일단부들을 전기적으로 연결하고, 상기 제2 연결 라인들(CL2)은 상기 스토리지 라인들(SL)의 타단부들을 전기적으로 연결한다. 또한, 상기 제1 및 제2 연결 라인들(CL1, CL2)은 외부로부터 스토리지 전압을 수신하여 상기 스토리지 라인들(SL)로 공급할 수 있다.
상기 베이스 기판(110)의 상기 표시영역(DA) 내에는 공통 전극들(EL2)이 더 구비된다. 상기 공통 전극들(EL2)은 상기 표시영역(DA) 내에서 상기 제1 방향(D1)으로 연장되고, 상기 제2 방향(D2)으로 배열된다. 상기 주변영역(PA)에는 상기 공통 전극들(EL2)을 전기적으로 연결시키기 위한 제1 및 제2 수직 전극부(VP1, VP2)가 더 구비된다. 상기 제1 및 제2 수직 전극부(VP1, VP2)는 상기 공통 전극들(EL2)의 양단부로부터 연장되어 형성된 것이며, 상기 공통 전극들(EL2)이 서로 전기적으로 연결되도록 상기 제2 방향으로 길게 연장한 구조를 갖는다.
상기 주변영역(PA)에는 상기 제1 및 제2 수직 전극부(VP1, VP2)와 전기적으로 콘택되는 제1 및 제2 공통전압 라인(CSL1, CSL2)이 더 구비된다. 상기 제1 공통전압 라인(CSL1)은 상기 제2 방향(D2)으로 연장하며, 상기 제1 수직 전극부(VP1)와 다수의 제1 콘택홀(C1)을 통해 전기적으로 콘택된다. 상기 제2 공통전압 라인(CSL2)은 상기 제2 방향(D2)으로 연장되고 상기 제2 수직 전극부(VP2)와 다수의 제2 콘택홀(C2)을 통해 전기적으로 콘택된다.
이로써, 상기 제1 및 제2 공통전압 배선(CSL1, CSL2)은 외부로부터 공급되는 공통전압을 상기 공통 전극들(EL2)로 공급할 수 있다.
도 1에 도시된 바와 같이, 상기 공통 전극들(EL2) 각각은 상기 표시영역(DA)의 다수의 화소행에 각각 대응하여 구비될 수 있다. 그러나, 상기 공통 전극들(EL2)로 인가된 공통 전압은 상기 표시영역(DA)의 중심부로 갈수록 라인 저항에 의해서 전압 레벨이 다운될 수 있다. 상기 공통 전압의 변동은 상기 표시장치(100)에서 크로스토크 불량으로 시인될 수 있다.
이를 해결하기 위하여, 상기 공통 전극들(EL2) 각각은 인접하는 메탈 라인(SL)과 전기적으로 연결될 수 있다. 상기 메탈 라인(SL)은 스토리지 전압을 수신하는 스토리지 라인일 수 있다. 상기 스토리지 전압은 상기 공통 전압과 동일한 전위를 가질 수 있다. 따라서, 상기 공통 전극들(EL2) 각각은 인접하는 스토리지 라인(SL)을 통해 상기 스토리지 전압을 상기 공통 전압으로써 수신할 수 있다.
본 발명의 일 예로, 상기 공통 전극들(EL2) 각각을 인접 스토리지 라인(SL)과 전기적으로 연결시키기 위한 콘택부들(CP)이 상기 화소들(PX) 각각에 배치될 수 있다. 상기 콘택부들(CP) 각각은 해당 공통 전극(EL2) 및 해당 스토리지 라인(SL)을 직접적으로 콘택시키는 구조를 채용할 수 있고, 별도의 부재를 이용하여 해당 공통 전극(EL2) 및 해당 스토리지 라인(SL)을 전기적으로 연결시키는 구조를 채용할 수 있다. 상기 콘택부(CP)의 구조에 대해서는 이후 도면을 참조하여 구체적으로 설명하기로 한다.
설명의 편의를 위하여, 도 1에서는 상기 공통 전극들(EL2) 사이의 이격 공간에 스토리지 라인들(SL)이 배치되는 구조로 도시하였으나, 상기 스토리지 라인들(SL)은 상기 공통 전극들(EL2)과 서로 중첩하여 배치될 수 있다.
도 2는 도 1에 도시된 화소의 평면도이고, 도 3a는 도 2의 I-I'선에 따른 단면도이며, 도 3b는 도 2의 Ⅱ-Ⅱ'선에 따른 단면도이고, 도 3c는 도 2의 Ⅲ-Ⅲ'선에 따른 단면도이다.
상기 화소들(PX)은 서로 동일한 구조를 가지므로, 도 2에서는, 설명의 편의상 하나의 화소만을 일 예로서 설명한다. 또한, 상기 화소는 일 방향으로 길게 연장된 직사각형 모양으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 화소의 형상은 평면상에서 볼 때 V 자 형상, Z 자 형상 등 다양하게 변형될 수 있다.
도 2, 도 3a 내지 도 3c를 참조하면, 화소(PX)는 두 개의 게이트 라인(GL)과 두 개의 데이터 라인(DL)에 의해서 정의된 화소 영역에 구비된다. 상기 화소(PX)는 박막 트랜지스터(TFT), 화소 전극(EL1), 액티브 캐버티(EM), 및 액정층(LC)을 포함한다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)에 연결되며, 게이트 전극(GE), 반도체층(SM), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.
상기 게이트 전극(GE)은 상기 게이트 라인(GL)으로부터 돌출되거나 상기 게이트 라인(GL)의 일부 영역 상에 제공된다. 상기 게이트 라인(GL)과 상기 게이트 전극(GE)은 금속으로 이루어질 수 있다. 상기 게이트 라인(GL)과 상기 게이트 전극(GE)은 니켈, 크롬, 몰리브덴, 알루미늄, 티타늄, 구리, 텅스텐, 및 이들을 포함하는 합금으로 이루어질 수 있다. 상기 게이트 라인(GL)과 상기 게이트 전극(GE)은 상기 금속을 이용한 단일막 또는 다중막으로 형성될 수 있다. 예를 들어, 상기 게이트 라인(GL)과 상기 게이트 전극(GE)은 몰리브덴, 알루미늄, 및 몰리브덴이 순차적으로 적층된 삼중막이거나, 티타늄과 구리가 순차적으로 적층된 이중막, 또는 티타늄과 구리의 합금으로 된 단일막일 수 있다.
제1 절연막(121)은 상기 베이스 기판(110)의 전면에 제공되어, 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)을 커버한다.
상기 반도체층(SM)은 상기 제1 절연막(121)을 사이에 두고 상기 게이트 전극(GE) 상에 제공된다. 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 분기되며 상기 반도체층(SM)과 중첩한다. 상기 드레인 전극(DE)은 상기 반도체층(SM) 상에서 상기 소스 전극(SE)으로부터 이격된다. 여기서, 상기 반도체층(SM)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 사이에서 전도 채널(conductive channel)을 형성한다.
상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 도전성 물질, 예컨대 금속으로 이루어질 수 있다. 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 단일 금속으로 형성될 수도 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 소스 전극(SE)과 상기 드레인 전극(DE)은 두 종 이상의 금속, 또는 두 종 이상 금속의 합금 등으로 이루어질 수 있다. 상기 금속은 니켈, 크롬, 몰리브덴, 알루미늄, 티타늄, 구리, 텅스텐, 및 이들을 포함하는 합금을 포함한다. 또한 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 단일막 또는 다중막으로 형성될 수 있다. 예를 들어, 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 티타늄과 구리로 이루어진 이중막으로 이루어질 수 있다.
상기 제1 절연막(121) 위로는 컬러 필터(123)가 형성된다. 특히, 상기 컬러필터(123)는 상기 화소 영역 중 실질적으로 영상을 표시하는데 이용되는 유효 영역(AA)에 제공된다. 상기 컬러 필터(123)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 어느 하나일 수 있으며, 각 화소 영역에 대응하여 제공될 수 있다. 또한, 상기 컬러 필터(123)는 상기 색 이외에도 다른 색을 더 포함할 수 있는 바, 예를 들어 백색 컬러 필터를 더 포함할 수 있다.
상기 제1 절연막(121)의 일부분 및 상기 박막 트랜지스터(TFT) 위로는 블랙 매트릭스(125)가 더 제공된다. 상기 블랙 매트릭스(125)는 상기 화소 영역 중 비유효 영역(NAA)에 제공되어 영상을 구현함에 있어 불필요한 광을 차단한다. 상기 블랙 매트릭스(125)는 빛샘이나, 혼색을 차단하는 역할을 한다.
상기 블랙 매트릭스(125)에는 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)의 일부를 노출시키는 제1 콘택홀(CH1)이 제공될 수 있다. 본 실시예에서 상기 제1 콘택홀(CH1)은 상기 블랙 매트릭스(125)가 형성된 영역을 오픈함으로써 형성되었지만, 이에 한정하는 것은 아니다. 다른 실시예에서, 상기 제1 콘택홀(CH1)은 상기 컬러 필터(123)를 오픈하여 형성될 수도 있다.
상기 컬러 필터(123) 및 상기 블랙 매트릭스(125) 상에는 상기 화소 전극(EL1)이 제공된다. 상기 화소 전극(EL1)은 상기 블랙 매트릭스(125)의 상기 콘택홀(CH)을 통해 상기 박막 트랜지스터(TFT)의 드레인 전극(DE)에 전기적으로 연결된다. 상기 화소 전극(EL1) 상에는 상기 화소 전극(EL1)을 보호하는 제2 절연막(127)이 제공된다. 그러나, 상기 제2 절연막(127)은 생략될 수 있다. 상기 제2 절연막(127)은 무기 절연 재료 또는 유기 절연 재료로 이루어질 수 있다.
상기 제2 절연막(127) 위로는 액티브 캐버티(active cavity)(EM)을 정의하는 커버층(131), 상기 액티브 캐버티(EM) 내에 제공되는 액정층(LC), 상기 액정층(LC)의 액정 분자들을 배향하는 배향막(133), 및 상기 화소 전극(EL1)과 함께 상기 액정층(LC)을 제어하는 공통 전극(EL2)이 구비된다.
상기 커버층(131)은 상기 제2 절연막(127) 상에 상기 제1 방향(D1)으로 연장된다. 상기 커버층(131)은 상기 제2 절연막(127)의 상면으로부터 이격되어, 상기 제2 절연막(127)과 함께 상기 액티브 캐버티(EM)를 정의한다. 다시 말해, 상기 커버층(131)은 상기 제2 절연막(127)으로부터 상부 방향으로 이격되어 상기 커버층(131)과 상기 제2 절연막(127) 사이에 소정 공간을 형성하고, 상기 공간이 상기 액티브 캐버티(EM)로 정의된다. 상기 액티브 캐버티(EM)는 상기 유효 영역(AA)에 대응하여 형성되고, 터널 형상(tunnel shape)을 갖는다.
한편, 상기 액티브 캐버티(EM)는 상기 비유효 영역(NAA)에는 형성되지 않는다. 즉, 상기 비유효 영역(NAA)에서 상기 커버층(131)은 상기 제2 절연막(127)과 접촉되어 그 사이에 공간을 형성하지 않는다.
상기 액티브 캐버티(EM)는 상기 제2 방향(D2)으로 연장된 형상을 가지며, 상기 액티브 캐버티(EM)의 양 단부는 상기 커버층(131)에 의해서 커버되지 않고 오픈된다. 오픈된 부분을 통해 상기 액정이 주입되므로, 오픈된 부분을 주입구라고 칭하기로 한다. 상기 커버층(131)의 형성 방향은 이에 한정되는 않고, 상기 제2 방향(D2)과 다른 방향을 따라 연장될 수 있다.
상기 커버층(131)은 유기 또는 무기 절연막으로 이루어질 수 있다. 또한, 본 발명의 일 실시예에 있어서 상기 커버층(131)은 단일막으로 형성된 것이 도시되었으나, 이에 한정되는 것은 아니다. 상기 커버층(131)은 다중막, 예를 들어, 삼중막으로 형성될 수 있다. 상기 커버층(131)이 삼중막으로 형성된 경우, 순차적으로 무기 절연막, 유기 절연막, 및 무기 절연막으로 이루어질 수 있다.
상기 공통 전극(EL2)은 상기 커버층(131)의 하면을 따라 제공되며, 상기 공통 전극(EL2)은 상기 화소 전극(EL1)과 함께 전계를 형성한다. 상기 공통 전극(EL2)은 상기 제1 방향(D1)으로 길게 연장되어 형성되어, 상기 제2 방향(D2)으로 배열된 화소들에 공유(share)되어 도 1에 도시된 수평부(HP)와 같은 구조로 형성될 수 있다.
또한, 상기 공통 전극(EL2)은 상기 유효 영역(AA)에서 상기 액티브 캐버티(EM)를 정의하는 상기 커버층(131)의 내벽을 따라 형성되어 상기 제2 절연막(127)과 이격될 수 있다.
상기 베이스 기판(110) 상에는 상기 두 개의 게이트 라인(GL) 사이에 위치하는 스토리지 라인(SL)이 더 구비된다. 상기 스토리지 라인(SL)은 상기 게이트 라(GL)인을 따라 연장된다. 상기 화소(PX)는 상기 스토리지 라인(SL)으로부터 분기되어 상기 화소 전극(EL1)과 중첩하는 제1 및 제2 스토리지 전극(SSE1, SSE2)을 더 포함할 수 있다. 따라서, 상기 화소 전극(EL1)과 상기 제1 및 제2 스토리지 전극(SSE1, SSE2)은 제1 절연막(121) 및 컬러 필터(123) 등을 사이에 두고 서로 마주하여 스토리지 커패시터를 형성한다.
또한, 상기 화소(PX)는 상기 스토리지 라인(SL)으로부터 분기된 연장부(SEP), 및 일단부가 상기 연장부(SEP)와 콘택되고, 타단부가 상기 공통 전극(EL2)과 콘택되는 브릿지 전극(BE)을 더 포함한다. 상기 연장부(SEP)는 상기 비유효 영역(NAA)에 위치한다. 상기 연장부(SEP)에 대응하여 상기 제1 절연막(121) 및 블랙 매트릭스(125)에는 상기 연장부(SEP)를 부분적으로 노출시키는 제2 콘택홀(CH2)이 형성된다. 상기 브릿지 전극(BE)은 상기 블랙 매트릭스(125) 상에 구비되고, 상기 브릿지 전극(CE)의 일단부는 상기 제2 콘택홀(CH2)을 통해 상기 연장부(SEP)와 직접적으로 콘택된다. 상기 브릿지 전극(CE)의 타단부는 상기 제2 절연막(127)에 의해서 부분적으로 노출되고, 상기 제2 절연막(127) 상에 구비된 상기 공통 전극(EL2)은 상기 노출된 상기 브릿지 전극(BE)과 직접적으로 접속될 수 있다.
이로써, 상기 브릿지 전극(BE)을 통해 상기 공통 전극(EL2)은 상기 스토리지 라인(SL)과 전기적으로 연결되어 상기 스토리지 전압을 상기 공통 전압으로써 수신할 수 있다. 그 결과, 상기 공통 전극(EL2)의 전위가 상기 표시영역(DA, 도 1에 도시됨)의 중앙 부위에서 다운되는 현상을 방지할 수 있고, 크로스토크 불량을 개선할 수 있다.
상기 화소 전극(EL1)과 상기 공통 전극(EL2) 각각은 투명한 도전 물질로 이루어지거나 불투명한 도전 물질, 예를 들어, 금속으로 이루어질 수 있다. 즉, 상기 화소 전극(EL1)과 상기 공통 전극(EL2) 각각의 재료는 본 발명의 일 실시예에 따른 표시 장치(100)의 작동 모드에 따라 투명하거나 불투명한 것으로 선택될 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 표시 장치(100)가 상기 베이스 기판(110)의 하부에 백라이트 유닛이 배치되는 투과형 표시 장치인 경우, 상기 화소 전극(EL1)과 상기 공통 전극(EL2)은 모두 투명 도전 물질로 이루어질 수 있다. 그러나, 상기 표시 장치(100)가 별도의 광원 없이 동작하는 반사형 표시 장치인 경우, 상기 화소 전극(EL1)과 상기 공통 전극(EL2) 중 상기 화소 전극(EL1)은 불투명 물질(특히 반사 가능한 물질)로 상기 공통 전극(EL2)은 투명 물질로 형성될 수 있다. 상기 투명 도전성 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 산화물(Transparent Conductive Oxide)을 포함한다. 상기 불투명 도전 물질은 니켈, 크롬, 몰리브덴, 알루미늄, 티타늄, 구리, 텅스텐, 및 이들을 포함하는 합금 등의 금속을 포함한다. 상기 커버층(131)을 비롯한 다른 구성 요소 또한 상기 표시 장치의 작동 모드에 따라 투명 또는 불투명한 물질로 이루어질 수 있음은 물론이다.
상기 액정층(LC)은 상기 주입구를 통해 상기 액티브 캐버티(EM) 내에 제공된다. 본 발명의 일 실시예에 따르면, 상기 액정층(LC)은 서로 대향하는 상기 화소 전극(EL1)과 상기 공통 전극(EL2) 사이에 제공되며, 상기 화소 전극(EL1) 및 상기공통 전극(EL2) 사이에 형성된 전계에 의해 제어되어 영상을 표시한다.
상기 액정층(LC)은 광학적 이방성을 갖는 액정 분자들을 포함한다. 상기 액정 분자들은 전계에 의해 구동되어 상기 액정층(LC)은 지나는 광을 투과시키거나 차단시킨다.
상기 배향막(133)은 상기 화소 전극(EL1)과 상기 액정층(LC) 사이 및 상기 공통 전극(EL2)과 상기 액정층(LC) 사이에 제공된다. 상기 배향막(133)은 상기 액정층(LC)의 액정 분자들을 초기배향하기 위한 것으로서, 폴리이미드 및/또는 폴리아믹산과 같은 유기 고분자로 이루어질 수 있다.
한편, 상기 액정층(LC)과 상기 공통 전극(EL2) 사이, 및/또는 상기 공통 전극(EL2)과 상기 커버층(131) 사이에는 무기 절연막(미도시)이 추가로 제공될 수 있다. 상기 무기 절연막은 실리콘 질화물이나 실리콘 산화물과 같은 물질을 포함할 수 있다. 상기 무기 절연막은 상기 커버층(131)이 안정적으로 상기 액티브 캐버티(EM)를 유지할 수 있도록 지지한다.
상기 커버층(131) 상에는 봉지층(140)이 제공된다. 상기 봉지층(140)은 상기 유효 영역(AA)과 상기 비유효 영역(NAA)에 형성된다. 상기 비유효 영역(NAA)에서 상기 봉지층(140)은 상기 액티브 캐버티(EM) 양단의 개구를 막아 상기 액티브 캐버티(EM)를 밀폐시킨다.
상기 봉지층(140)은 유기 고분자로 이루어질 수 있다. 상기 유기 고분자의 예로는 폴리(p-자일렌)폴리머(poly(p-xylene)polymer, 즉, 파릴렌(parylene))을 들 수 있다.
도면에 도시하지는 않았으나, 상기 베이스 기판(110)의 하면 및 상기 봉지층(140)의 상면에는 제1 및 제2 편광판이 각각 제공될 수 있다. 또한, 상기 베이스 기판(110)과 상기 제1 편광판 사이에는 제1 사분 파장판 및 상기 봉지층(140)과 상기 제2 편광판 사이에는 제2 사분 파장판이 더 제공될 수 있다. 본 발명의 일 예로, 상기 제1 편광판과 상기 제2 편광판의 편광축은 서로 수직으로 교차한다. 상기 제1 사분 파장판과 상기 제2 사분 파장판의 장축 또한 서로 수직으로 교차할 수 있다.
상기한 구조를 갖는 본 발명의 일 실시예에서는 상기 액정 분자들이 포지티브 타입으로 사용된 ECB(electrically controlled birefringence) 모드로 구동된다. 다만, 본 발명의 실시예들에 있어서, 상기 액정층(LC)의 타입(즉, 포지티브 또는 네거티브) 및 상기 표시 장치의 구동 타입(예를 들어, IPS(in plane switching) 모드, VA(vertical alignment) 모드, 또는 ECB모드 등)에 따라 상기 광학 부재들 중 일부가 생략될 수 있으며, 또는 추가 구성요소를 더 포함할 수 있다. 또한, 상기 제1 및 제2 편광판들의 편광축 및 상기 제1 및 제2 사분 파장판들의 장축의 배치 또한 상기 액정층(LC)의 타입이나 상기 표시 장치의 구동 타입에 따라 달라질 수 있음은 물론이다.
도 4는 본 발명의 다른 실시예에 따른 표시장치의 평면도이다. 단, 도 4에 도시된 구성 요소 중 도 1에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 4를 참조하면, 상기 공통 전극들(EL2) 각각을 인접 스토리지 라인(SL)과 전기적으로 연결시키기 위한 콘택부들(CP)은 상기 화소들(PX) 중 블루 색화소(B)에 대응하는 화소(PX)들(이하, 블루 화소)에 배치될 수 있다. 상기 블루 화소는 레드 및 그린 화소들에 비하여 상대적으로 동일 계조에서의 휘도가 높기 때문에 상기 콘택부들(CP)에 의한 개구율 감소로 휘도 저하 문제가 발생하더라도, 상기 표시장치(100)의 전체적인 휘도 특성에 크게 영향을 미치지 않을 수 있다.
도면에 도시하지는 않았으나, 본 발명의 다른 실시예로 상기 콘택부들(CP)은 두 개의 화소 단위 또는 네 개 이상의 화소 단위로 제공될 수도 있다.
도 5는 본 발명의 다른 실시예에 따른 화소를 나타낸 평면도이고, 도 6은 도 5의 A1 부분의 확대도이다.
도 5 및 도 6을 참조하면, 본 발명의 다른 실시예에 따른 화소(PX)는 제1 서브화소 전극(PE1) 및 제1 박막 트랜지스터(TFT1)로 이루어진 제1 서브 화소 및 상기 제2 서브화소 전극(PE2) 및 상기 제2 박막 트랜지스터(TFT2)로 이루어진 제2 서브 화소를 포함한다. 상기 제1 및 제2 서브화소 전극(PE1, PE2)은 상기 제2 방향(D2)으로 배치되고, 상기 제1 서브화소 전극(PE1)과 상기 제2 서브화소 전극(PE2) 사이에는 게이트 라인(GL) 및 스토리지 라인(SL)이 구비된다.
또한, 상기 제1 및 제2 서브화소 전극(PE1, PE2)의 일측에는 제1 데이터 라인(DL1)이 구비되고, 상기 제1 및 제2 서브화소 전극(PE1, PE2)의 타측에는 제2 데이터 라인(DL2)이 구비된다. 상기 게이트 라인(GL) 및 상기 스토리지 라인(SL)은 상기 제1 방향(D1)으로 연장되고 서로 소정 간격 이격하여 배치된다. 상기 제1 및 제2 데이터 라인(DL1, DL2)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 및 제2 서브화소 전극(PE1, PE2)을 사이에 두고 소정 간격 이격된다.
상기 제1 박막 트랜지스터(TFT1)는 상기 제1 데이터 라인(DL1) 및 게이트 라인(GL)에 연결된다. 구체적으로, 상기 제1 박막 트랜지스터(TFT1)는 상기 게이트 라인으로부터 분기된 제1 게이트 전극(GE1)은 상기 제1 데이터 라인(DL1)으로부터 분기된 제1 소스 전극(SE1) 및 상기 제1 소스 전극(SE1)과 이격되어 배치되고 상기 제1 서브화소 전극(PE1)과 전기적으로 연결되는 제1 드레인 전극(DE1)을 포함한다. 상기 제2 박막 트랜지스터(TFT2)는 상기 제2 데이터 라인(DL2) 및 상기 게이트 라인(GL)에 연결된다. 구체적으로, 상기 제2 박막 트랜지스터(TFT2)는 상기 게이트 라인(GL)으로부터 분기된 제2 게이트 전극(GE2)은 상기 제2 데이터 라인(DL2)으로부터 분기된 제2 소스 전극(SE2) 및 상기 제2 소스 전극(SE2)과 이격되어 배치되고 상기 제2 서브화소 전극(PE2)과 전기적으로 연결되는 제2 드레인 전극(DE2)을 포함한다.
상기 제1 서브화소 전극(PE1)은 상기 스토리지 라인(SL)으로부터 상기 제1 방향(D1)으로 연장된 제1 및 제2 스토리지 전극(SSE1, SSE2)과 중첩하여 제1 스토리지 커패시터를 형성할 수 있다. 또한, 상기 제2 서브화소 전극(PE2)은 상기 제1 방향(D1)으로 연장된 제3 및 제4 스토리지 전극(SSE3, SSE4)와 중첩하여 제2 스토리지 커패시터를 형성할 수 있다. 상기 제1 및 제3 스토리지 전극(SSE1, SSE3)은 상기 제1 데이터 라인(DL1)과 인접하여 배치되고, 상기 제2 및 제4 스토리지 전극(SSE2, SSE4)은 상기 제2 데이터 라인(DL2)과 인접하여 배치될 수 있다.
상기 제1 서브 화소 전극(PE1)은 제1 줄기부(PE1a)와 상기 제1 줄기부(PE1a)로부터 방사형으로 돌출되어 연장된 복수의 제1 가지부들(PE1b)을 포함할 수 있다.
상기 제1 줄기부(PE1a)는 본 발명의 실시예와 같이 십자 형상으로 제공될 수 있으며, 이 경우 상기 제1 서브 화소 전극(PE1)는 상기 제1 줄기부(PE1a)에 의해 복수의 영역으로 구분된다. 상기 제1 서브 화소 전극(PE1)은 상기 제1 줄기부(PE1a)에 의해 다수의 도메인으로 구분될 수 있다. 상기 제1 가지부들(PE1b)은 각 도메인에 대응되어, 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 본 발명의 다른 실시예에서는 일 예로서 상기 제1 서브 화소 전극(PE1)이 4 개의 도메인들을 포함하는 구조를 도시하였으나, 이에 한정되지 않는다. 상기 복수의 제1 가지부들(PE1b)은 서로 인접한 제1 가지부(PE1b)와 이격되어 있으며, 상기 제1 줄기부(PE1a)에 의해 구분된 영역 내에서는 서로 평행한 방향으로 연장된다. 상기 제1 가지부들(PE1b)에 있어서, 인접한 서로 인접한 가지부들(PE1b) 사이는 마이크로미터 단위의 거리로 이격되어 있으며, 이는 상기 액정층(LC)의 액정 분자들을 상기 베이스 기판(110)과 평행한 평면 상의 특정 방위각으로 정렬시키기 위한 수단에 해당된다.
또한, 상기 제2 서브 화소 전극(PE2)는 제2 줄기부(PE2a)와 상기 제2 줄기부(PE2a)로부터 방사형으로 돌출되어 연장된 복수의 제2 가지부들(PE2b)을 포함할 수 있다. 상기 제2 줄기부(PE2a)는 십자 형상으로 제공될 수 있으며, 이 경우 상기 제2 서브 화소 전극(PE2)은 상기 제2 줄기부(PE2a)에 의해 복수의 영역으로 구분된다. 상기 제2 서브 화소 전극(PE2)에 있어서 상기 제2 가지부들(PE2b)은 각 도메인에 대응되어, 상기 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 본 발명의 실시예에서는 상기 제2 서브 화소 전극(PE2)이 네 개의 도메인들로 이루어진 구조를 도시하였으나, 이에 한정되지 않는다. 상기 복수의 제2 가지부들(PE2a)은 서로 인접한 가지부(PE2b)와 만나지 않도록 이격되어 있으며, 상기 제2 줄기부(PE2a)에 의해 구분된 영역 내에서는 서로 평행한 방향으로 연장된다. 여기서, 상기 제2 가지부들(PE2a)은 각 도메인에 대응되어, 상기 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 상기 가지부들(PE2b)에 있어서, 인접한 서로 인접한 제2 가지부들(PE2a) 사이는 마이크로미터 단위의 거리로 이격되어 있으며, 이는 상기 액정층(LC)의 액정 분자들을 상기 베이스 기판(110)과 평행한 평면 상의 특정 방위각으로 정렬시키기 위한 수단에 해당된다.
본 실시예에 있어서, 각 도메인에 따라 액정의 배향 방향이 다를 뿐만 아니라 상기 제1 및 제2 서브 화소 전극들(PE1, PE2)에 서로 다른 크기의 전압이 인가될 수 있으므로, 각각에 대응하는 액정분자들의 배향각도를 서로 다르게 조절할 수 있어 시야각이 향상된다.
또한, 상기 화소(PX)는 상기 스토리지 라인(SL)으로부터 분기된 연장부(SEP), 및 일단부가 상기 연장부(SEP)와 콘택되고, 타단부가 상기 공통 전극(EL2)과 콘택되는 브릿지 전극(BE)을 더 포함한다. 상기 브릿지 전극(CE)의 일단부는 상기 제2 콘택홀(CH2)을 통해 상기 연장부(SEP)와 직접적으로 콘택된다. 상기 브릿지 전극(CE)의 타단부는 상기 공통 전극(EL2)과 직접적으로 접속될 수 있다.
이로써, 상기 브릿지 전극(BE)을 통해 상기 공통 전극(EL2)은 상기 스토리지 라인(SL)과 전기적으로 연결되어 상기 스토리지 전압을 상기 공통 전압으로써 수신할 수 있다. 그 결과, 상기 표시영역(DA, 도 1에 도시됨)의 중앙 부위에
위치하느의가 다운되는 현상을 방지할 수 있고, 크로스토크 불량을 개선할 수 있다.
도 7a는 도 5에 도시된 절단선 Ⅳ-Ⅳ`에 따라 절단한 단면도이고, 도 7b는 도 5에 도시된 절단선 Ⅴ-Ⅴ`에 따라 절단한 단면도이다.
도 7a 및 도 7b를 참조하면, 제1 절연막(121)은 상기 베이스 기판(110)의 전면에 제공되어, 상기 게이트 라인(GL), 상기 제1 및 제2 게이트 전극(GE1, GE2)을 커버한다.
상기 제1 절연막(121) 상에는 제1 및 제2 데이터 라인(DL1, DL2), 제1 및 제2 소스 전극(SE1, SE2), 상기 제1 및 제2 드레인 전극(DE1, DE2)가 형성된다. 이들 각각은 단일 금속으로 형성될 수도 있으나, 이에 한정되는 것은 아니다. 또한, 도 7 및 도 8에 도시된 바와 같이, 상기 제1 및 제2 데이터 라인(DL1, DL2)은 제1 보호막(122)에 의해서 커버된다. 도면에 도시하지는 않았지만, 상기 제1 보호막(122)은 제1 및 제2 소스 전극(SE1, SE2), 상기 제1 및 제2 드레인 전극(DE1, DE2)을 커버할 수 있다.
상기 제1 보호막(122) 위로는 블랙 매트릭스(125) 및 컬러 필터(123)가 형성된다. 특히, 상기 컬러 필터(123)는 상기 화소 영역 중 실질적으로 영상을 표시하는 영역에 제공되고, 상기 블랙 매트릭스(125)는 상기 화소 영역 중 비유효 영역에 제공되어 영상을 구현함에 있어 불필요한 광을 차단한다. 또한, 본 발명의 일 실시예로, 상기 블랙 매트릭스(125) 및 상기 컬러 필터(123) 상에는 유기막(128) 및 제2 보호막(129)이 더 형성될 수 있다.
도 7a에 도시된 바와 같이, 상기 제1 절연막(121), 제1 보호막(122), 상기 블랙 매트릭스(125), 유기막(128) 및 상기 제2 보호막(129)에는 상기 스토리지 라인(SL)으로부터 연장된 상기 연장부(SEP)를 노출시키는 제2 콘택홀(CH2)이 제공될 수 있다.
상기 제2 보호막(129) 상에는 상기 제1 및 제2 서브화소 전극(PE1, PE2)이 제공된다. 또한, 본 발명의 일 예로, 상기 제2 보호막(129) 상에는 브릿지 전극(BE)이 제공된다. 상기 브릿지 전극(BE)은 상기 제2 콘택홀(CH2)을 통해 상기 연장부(SEP)와 직접적으로 콘택된다.
상기 제2 보호막(129) 위로는 액티브 캐버티(active cavity)(EM)를 정의하는 커버층(131), 상기 액티브 캐버티(EM) 내에 제공되는 액정층(LC) 및 상기 제1 및 제2 서브화소 전극(PE1, PE2)과 함께 상기 액정층(LC)을 제어하는 공통 전극(EL2)이 구비된다.
상기 커버층(131)은 상기 제2 보호막(129) 상에 상기 제1 방향(D1)으로 연장된다. 상기 커버층(131)은 상기 제2 보호막(129)의 상면으로부터 이격되어, 상기 제2 보호막(129)과 함께 상기 액티브 캐버티(EM)를 정의한다. 다시 말해, 상기 커버층(131)은 상기 제2 보호막(129)으로부터 상부 방향으로 이격되어 상기 커버층(131)과 상기 제2 보호막(129) 사이에 소정 공간을 형성하고, 상기 공간이 상기 액티브 캐버티(EM)로 정의된다. 따라서, 상기 액티브 캐버티(EM)는 터널 형상(tunnel shape)을 가질 수 있다.
상기 액티브 캐버티(EM)는 상기 제2 방향(D2)으로 연장된 형상을 가지며, 상기 액티브 캐버티(EM)의 양 단부는 상기 커버층(131)에 의해서 커버되지 않고 오픈된다. 오픈된 부분을 통해 상기 액정이 주입되므로, 오픈된 부분을 주입구라고 칭하기로 한다. 상기 커버층(131)의 형성 방향은 이에 한정되는 않고, 상기 제2 방향(D2)과 다른 방향을 따라 연장될 수 있다.
상기 커버층(131)은 유기 또는 무기 절연막으로 이루어질 수 있다. 또한, 본 발명의 일 실시예에 있어서 상기 커버층(131)은 단일막으로 형성된 것이 도시되었으나, 이에 한정되는 것은 아니다. 상기 커버층(131)은 다중막, 예를 들어, 삼중막으로 형성될 수 있다. 상기 커버층(131)이 삼중막으로 형성된 경우, 순차적으로 무기 절연막, 유기 절연막, 및 무기 절연막으로 이루어질 수 있다.
상기 공통 전극(EL2)은 상기 커버층(131)의 하면을 따라 제공되며, 상기 공통 전극(EL2)은 상기 제1 및 제2 서브화소 전극(PE1, PE2)과 함께 전계를 형성한다. 상기 공통 전극(EL2)은 상기 제1 방향(D1)으로 길게 연장되어 형성되어, 상기 제2 방향(D2)으로 배열된 화소들에 공유(share)될 수 있다.
또한, 상기 공통 전극(EL2)은 상기 액티브 캐버티(EM)를 정의하는 상기 커버층(131)의 내벽을 따라 형성될 수 있다.
한편, 상기 공통 전극(EL2)은 상기 액티브 캐버티(EM) 외부에서 상기 브릿지 전극(BE)과 부분적으로 중첩할 수 있다. 앞서 기술한 바와 같이, 상기 브릿지 전극(BE)의 일단부는 상기 제2 콘택홀(CH2)을 통해 상기 연장부(SEP)와 직접적으로 콘택된다. 상기 브릿지 전극(CE)의 타단부는 상기 액티브 캐버티(EM)와 외곽에서 상기 제2 보호막(129) 상에 위치하여 상기 공통 전극(EL2)과 직접적으로 접속될 수 있다.
이로써, 상기 브릿지 전극(BE)을 통해 상기 공통 전극(EL2)은 상기 스토리지 라인(SL)과 전기적으로 연결되어 상기 스토리지 전압을 상기 공통 전압으로써 수신할 수 있다. 그 결과, 상기 공통 전극(EL2)의 전위가 상기 표시영역(DA, 도 1에 도시됨)의 중앙 부위에서 다운되는 현상을 방지할 수 있고, 크로스토크 불량을 개선할 수 있다.
상기 커버층(131) 상에는 봉지층(140) 및 제3 보호막(141)이 순차적으로 적층된다. 상기 봉지층(140)은 상기 액티브 캐버티(EM) 양단의 개구를 막아 상기 액티브 캐버티(EM)를 밀폐시킨다. 상기 봉지층(140)은 유기 고분자로 이루어질 수 있다. 상기 제3 보호막(141)은 무기 절연막으로 이루어져 상기 봉지층(140)으로 수분 또는 산소가 침투하는 것을 방지할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 화소의 평면도이고, 도 9는 도 8에 도시된 절단선 Ⅵ-Ⅵ`에 따라 절단한 단면도이다. 단, 도 8 및 도 9에 도시된 구성요소 중 도 5 내지 도 7b에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 8 및 도 9를 참조하면, 상기 화소(PX)는 상기 스토리지 라인(SL)으로부터 분기된 연장부(SEP)를 더 포함한다. 상기 연장부(SEP)는 제3 콘택홀(CH3)을 통해 공통 전극(EL2)과 직접적으로 콘택될 수 있다.
도 9에 도시된 바와 같이, 상기 제3 콘택홀(CH3)은 상기 제1 절연막(121), 제1 보호막(122), 상기 블랙 매트릭스(125), 및 유기막(128)이 오픈되어 형성된 제1 오픈 영역 및 상기 제2 보호막(129)과 격벽층(130)이 오픈되어 형성된 제2 오픈 영역을 포함할 수 있다.
상기 격벽층(130)은 상기 액티브 캐버티(EM)의 주입구에 대응하는 위치에 제공된다. 본 발명의 일 실시예로, 상기 격벽층(130)은 상기 주입구에 바로 인접한 비유효 영역에 제공될 수 있다.
상기 격벽층(130)은 상기 커버층(131)과 상기 제2 보호막(129) 사이에 기둥형상으로 제공되어 상기 제2 보호막(129)과 직접 접촉할 수 있다. 상기 격벽층(130)은 또한 상기 액티브 캐버티(EM)의 길이방향에 수직한 폭의 중심을 지나는 선을 사이에 두고 서로 마주할 수 있다. 이에 따라서, 상기 격벽층(130)은 상기 주입구의 일부만을 막을 수 있다. 이때, 상기 격벽층(130) 사이에는 상기 주입구가 위치하며 제조시 액정층(LC)이 상기 주입구를 통해 충진된다.
도면에 도시하지는 않았지만, 상기 격벽층(130)은 상기 커버층(131)과 일체로 형성될 수 있다.
상기 공통 전극(EL2)은 유효 영역에서 상기 액티브 캐버티(EM)의 내벽에 형성되지만, 도 9에 도시된 바와 같이, 비유효 영역에서 상기 격벽층(130) 상에 구비된다.
상기 공통 전극(EL2)은 상기 제3 콘택홀(CH3)을 통해 상기 스토리지 라인(SL)으로부터 연장된 상기 연장부(SEP)와 직접적으로 콘택될 수 있다.
이로써, 상기 공통 전극(EL2)은 상기 연장부(SEP)를 통해 상기 스토리지 라인(SL)과 전기적으로 연결되어 상기 스토리지 전압을 상기 공통 전압으로써 수신할 수 있다. 그 결과, 상기 공통 전극(EL2)의 전위가 상기 표시영역(DA, 도 1에 도시됨)의 중앙 부위에서 다운되는 현상을 방지할 수 있고, 크로스토크 불량을 개선할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 표시장치의 평면도이다. 단, 도 10에 도시된 구성 요소 중 도 1에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 10을 참조하면, 베이스 기판(110)에는 다수의 화소가 매트릭스 형태로 배치된다. 각 화소는 제1 및 제2 서브화소가 각각 구비된 제1 및 제2 서브화소 영역(PA1, PA2)을 포함한다. 상기 제1 서브화소 영역(PA1)과 상기 제2 서브화소 영역(PA2) 사이에는 비유효 영역이 구비된다. 상기 비유효 영역에는 제1 및 제2 박막 트랜지스터(TFT1, TFT2), 제2 콘택홀(CH2) 등이 배치될 수 있다. 열 방향으로 상기 제1 및 제2 서브화소 영역(PA1, PA2)이 교번적으로 배치된다.
또한, 상기 공통 전극들(EL2)은 상기 제1 방향(D1)으로 연장되고, 상기 제2 방향(D2)으로 소정 간격 이격되어 배열된다. 상기 공통 전극들(EL2) 사이의 이격 영역은 상기 제1 서브화소 영역(PA1)과 상기 제2 서브화소 영역(PA2) 사이에 구비된 비유효 영역에 대응할 수 있다.
본 발명의 일 예로, 상기 공통 전극들(EL2) 각각은 제1 및 제2 서브화소 영역(PA1, PA2)에 대응하는 폭을 갖고, 상기 행 방향으로 연장될 수 있다. 구체적으로, 상기 공통 전극들(EL2) 중 i번째 공통 전극(여기서, i는 2 이상의 정수임)은 i번째 화소(PXi)의 제1 서브화소 영역(PA1) 및 i-1번째 화소(PXi-1)의 제2 서브화소 영역(PA2)에 중첩하여 배치되고, i+1번째 공통 전극은 i번째 화소(PXi)의 제2 서브화소 영역(PA2) 및 i+1번째 화소(PXi+1)의 제1 서브화소 영역(PA1)에 중첩하여 배치될 수 있다.
상기 공통 전극들(EL2) 각각은 인접하는 스토리지 라인(SL)과 전기적으로 연결될 수 있다. 도 10에 도시된 바와 같이, 상기 공통 전극들(EL2) 각각은 다수의 스토리지 라인들(SL) 중 두 개의 스토리지 라인과 오버랩될 수 있으며, 두 개의 스토리지 라인 중 하나의 스토리지 라인과 전기적으로 연결될 수 있다. 상기 공통 전극들(EL2)과 상기 스토리지 라인(SL)을 전기적으로 연결시키기 위한 콘택부는 상기 공통 전극들(EL2) 사이의 이격 영역에 대응하는 비유효 영역에 위치할 수 있다. 따라서, 상기 콘택부에 의해서 상기 화소의 개구율이 저하되는 것을 방지할 수 있다.
이로써, 상기 공통 전극들(EL2)은 상기 스토리지 라인(SL)과 전기적으로 연결됨으로써 상기 스토리지 전압을 상기 공통 전압으로써 수신함으로써, 상기 표시영역(DA)의 중앙 부위에 위치하는 상기 공통 전극(EL2)의 전위가 다운되는 현상을 방지할 수 있고, 크로스토크 불량을 개선할 수 있다.
도 11은 본 발명의 다른 실시예에 따른 표시장치의 평면도이고, 도 12는 도 11에 도시된 화소의 평면도이며, 도 13은 도 12에 도시된 절단선 Ⅶ-Ⅶ`에 따른 단면도이다. 단, 도 11 내지 도 13에 도시된 구성요소 중 도 8 및 도 9에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 11에서는 표시장치(100)의 표시영역(DA)만을 도시하였으나, 주변영역(PA)이 상기 표시영역(DA)의 적어도 일변에 인접하거나 또는 양변에 인접하여 형성되거나, 상기 표시영역(DA)을 감싸도록 형성될 수 있다.
상기 표시장치(100)의 표시영역(DA)은 상기 다수의 화소(PX)가 구비되어 실질적으로 영상을 표시하는 영역이다. 도 12에 도시된 바와 같이, 상기 다수의 화소(PX) 각각에는 제1 서브화소 전극(PE1) 및 제2 서브화소 전극(PE2)이 구비될 수 있다.
상기 표시영역(DA) 내에는 공통 전극들(EL2)이 더 구비된다. 상기 공통 전극들(EL2)은 상기 표시영역(DA) 내에서 상기 제1 방향(D1)으로 연장되고, 상기 제2 방향(D2)으로 배열된다. 상기 공통 전극들(EL2)은 상기 제2 방향(D2)으로 소정 간격 이격되어 배치된다. 본 발명의 일 예로, 상기 공통 전극들(EL2)의 이격 영역은 동일 화소 내에 위치하는 상기 제1 및 제2 서브화소 전극(PE1, PE2) 사이의 영역에 위치할 수 있다.
또한, 상기 표시영역(DA) 내에는 상기 공통 전극들(EL2)을 전기적으로 연결하기 위한 메탈 라인(ML)이 구비된다. 상기 메탈 라인(ML)은 상기 제2 방향(D2)으로 연장하여 상기 공통 전극들(EL2)과 교차하여 오버랩하도록 배치된다.
상기 화소들(PX)은 복수의 열과 복수의 행을 가진 매트릭스 형태로 상기 베이스 기판(110)의 상기 표시영역(DA) 상에 배열된다. 상기 화소들(PX) 각각은 서로 동일한 구조를 가지므로, 도 12에서는 하나의 화소를 예로 들어 설명하기로 한다.
도 12에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 화소(PX)는 제1 서브 화소 전극(PE1) 및 제1 박막 트랜지스터(TFT1)로 이루어진 제1 서브 화소 및 상기 제2 서브 화소 전극(PE2) 및 상기 제2 박막 트랜지스터(TFT2)로 이루어진 제2 서브 화소를 포함한다. 상기 제1 및 제2 서브 화소 전극(PE1, PE2)은 상기 제2 방향(D2)으로 배치되고, 상기 제1 서브 화소 전극(PE1)과 상기 제2 서 브화소 전극(PE2) 사이에는 상기 제1 방향(D1)으로 연장하는 게이트 라인(GL) 및 스토리지 라인(SL)이 구비된다.
또한, 상기 제1 및 제2 서브 화소 전극(PE1, PE2)의 일측에는 제1 데이터 라인(DL1)이 구비되고, 상기 제1 및 제2 서브 화소 전극(PE1, PE2)의 타측에는 제2 데이터 라인(DL2)이 구비된다. 상기 제1 및 제2 데이터 라인(DL1, DL2)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 및 제2 서브 화소 전극(PE1, PE2)을 사이에 두고 소정 간격 이격된다.
상기 제1 서브 화소 전극(PE1)은 제1 줄기부(PE1a)와 상기 제1 줄기부(PE1a)로부터 방사형으로 돌출되어 연장된 복수의 제1 가지부들(PE1b)을 포함할 수 있다.
상기 제1 줄기부(PE1a)는 본 발명의 실시예와 같이 십자 형상으로 제공될 수 있으며, 이 경우 상기 제1 서브 화소 전극(PE1)는 상기 제1 줄기부(PE1a)에 의해 네 개의 도메인으로 구분될 수 있다. 상기 제1 가지부들(PE1b)은 각 도메인에 대응되어, 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 상기 복수의 제1 가지부들(PE1b)은 서로 이격되어 있으며, 상기 제1 줄기부(PE1a)에 의해 구분된 영역 내에서는 서로 평행한 방향으로 연장된다.
또한, 상기 제2 서브 화소 전극(PE2)는 제2 줄기부(PE2a)와 상기 제2 줄기부(PE2a)로부터 방사형으로 돌출되어 연장된 복수의 제2 가지부들(PE2b)을 포함할 수 있다. 상기 제2 줄기부(PE2a)는 십자 형상으로 제공될 수 있으며, 이 경우 상기 제2 서브 화소 전극(PE2)은 상기 제2 줄기부(PE2a)에 의해 복수의 도메인으로 구분된다. 상기 제2 서브 화소 전극(PE2)에 있어서 상기 제2 가지부들(PE2b)은 각 도메인에 대응되어, 상기 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 상기 복수의 제2 가지부들(PE2b)은 서로 이격되어 있으며, 상기 제2 줄기부(PE2a)에 의해 구분된 영역 내에서는 서로 평행한 방향으로 연장된다.
상기 메탈 라인(ML)은 상기 제1 및 제2 데이터 라인(DL1, DL2) 사이에 배치되며, 특히, 상기 제1 및 제2 데이터 라인(DL1, DL2) 사이에서 상기 제1 및 제2 서브 화소 전극(PE1, PE2)의 비유효 표시영역에 대응하여 배치될 수 있다.
본 발명의 일 예로, 상기 메탈 라인(ML)은 상기 제1 줄기부(PE1a)의 상기 제2 방향(D2)으로 연장된 부분(즉, 세로 줄기부분) 및 상기 제2 줄기부(PE2a)의 상기 제2 방향(D2)으로 연장된 부분(즉, 세로 줄기부분)과 마주하도록 배치될 수 있다.
도 13에 도시된 바와 같이, 상기 메탈 라인(ML)은 상기 제1 및 제2 데이터 라인들(DL1, DL2)과 동일하게 제1 절연막(121) 상에 배치될 수 있다.
상기 메탈 라인(ML)은 제4 콘택홀(CH4)을 통해 상기 공통 전극(EL2)과 직접적으로 콘택될 수 있다. 상기 제4 콘택홀(CH4)은 상기 제1 보호막(122), 상기 블랙 매트릭스(125), 및 유기막(128)이 오픈되어 형성된 제1 오픈 영역 및 상기 제2 보호막(129)과 격벽층(130)이 오픈되어 형성된 제2 오픈 영역을 포함할 수 있다.
상기 격벽층(130)은 상기 액티브 캐버티(EM)의 주입구에 대응하는 위치에 제공된다. 본 발명의 일 실시예로, 상기 격벽층(130)은 상기 주입구에 바로 인접한 비유효 영역에 제공될 수 있다.
상기 공통 전극(EL2)은 유효 영역에서 상기 액티브 캐버티(EM)의 내벽에 형성되지만, 도 13에 도시된 바와 같이, 비유효 영역에서 상기 격벽층(130) 상에 구비된다.
상기 공통 전극(EL2)은 상기 제4 콘택홀(CH4)을 통해 상기 메탈 라인(ML)과 직접적으로 콘택될 수 있다.
동일한 방식으로 상기 메탈 라인(ML)은 상기 제2 방향(D2)으로 배열된 상기 공통 전극들(EL2)과 각각 전기적으로 콘택되어 상기 공통 전극들(EL2)을 전기적으로 연결시킨다.
또한, 상기 메탈 라인(ML)은 상기 제1 및 제2 데이터 라인(DL1, DL2)과 동일한 금속 물질로 이루어지므로, 상기 공통 전극들(EL2)을 형성하는 투명 전도성 산화물(예를 들어, ITO, IZO 등)보다 낮은 저항을 갖는다.
이처럼, 상기 공통 전극들(EL2)보다 낮은 저항을 갖는 상기 메탈 라인들(ML)을 이용하여, 상기 공통 전극들(EL2)을 상기 제2 방향(D2)으로 전기적으로 연결시키면, 상기 공통 전극들(EL2) 각각의 전위가 상기 표시영역(DA, 도 1에 도시됨)의 중앙 부위에서 다운되는 현상을 방지할 수 있다. 그 결과 크로스토크 불량을 방지하여 표시품질을 개선할 수 있다.
도 14는 본 발명의 다른 실시예에 따른 표시장치의 평면도이고, 도 15는 도 14에 도시된 절단선 Ⅷ-Ⅷ`에 따른 단면도이다. 단, 도 14 및 도 15에 도시된 구성요소 중 도 11 내지 도 13에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명한 생략한다.
도 14 및 도 15를 참조하면, 본 발명의 다른 실시예에 따른 상기 화소(PX)는 상기 스토리지 라인(SL)으로부터 분기된 연장부(SEP, 도 12에 도시됨)를 더 포함한다. 상기 연장부(SEP)는 상기 메탈 라인(ML)과 중첩하도록 배치한다.
상기 공통 전극(EL2)은 제5 콘택홀(CH5)을 통해 상기 메탈 라인(ML) 및 상기 연장부(SEP)와 직접적으로 콘택된다. 상기 제5 콘택홀(CH5)은 상기 연장부(SEP)를 노출시키는 제3 오픈 영역 및 상기 메탈 라인(ML)을 노출시키는 제4 오픈 영역을 포함할 수 있다.
상기 제3 오픈 영역은 상기 제1 절연막(121), 상기 제1 보호막(122), 상기 블랙 매트릭스(125), 및 유기막(128)이 오픈되어 형성된 영역이고, 상기 제4 오픈 영역은 상기 제1 보호막(122), 상기 블랙 매트릭스(125), 및 유기막(128)이 오픈되어 형성된 영역이다. 상기 제3 및 제4 오픈 영역 위로는 상기 제2 보호막(129)과 격벽층(130)이 오픈되어 형성된 제2 오픈 영역이 형성된다.
동일한 방식으로 상기 메탈 라인(ML)과 상기 스토리지 라인(SL)은 상기 제2 방향(D2)으로 배열된 상기 공통 전극들(EL2)과 각각 전기적으로 콘택되어 상기 공통 전극들(EL2)을 전기적으로 연결시킨다.
또한, 상기 메탈 라인(ML) 및 상기 스토리지 라인(SL)은 상기 공통 전극들(EL2)을 형성하는 투명 전도성 산화물(예를 들어, ITO, IZO 등)보다 낮은 저항을 갖는 금속 물질로 이루어진다.
이처럼, 상기 공통 전극들(EL2)보다 낮은 저항을 갖는 상기 메탈 라인(ML)을 이용하여, 상기 공통 전극들(EL2)을 상기 제2 방향(D2)으로 전기적으로 연결시키고, 상기 스토리지 라인(SL)을 이용하여 상기 공통 전극들(EL2) 각각의 상기 제1 방향(D1)으로의 전압 다운 현상을 보완할 수 있다. 따라서, 상기 공통 전극들(EL2) 각각의 전위가 상기 표시영역(DA, 도 1에 도시됨)의 중앙 부위에서 다운되는 현상을 방지할 수 있다. 그 결과 크로스토크 불량을 방지하여 표시품질을 개선할 수 있다.
설명의 편의를 위하여, 도 14에서는 상기 공통 전극들(EL2) 각각이 상기 스토리지 라인들(SL)과 부분적으로 중합하는 구조를 도시하였으나, 평면에서 봤을 때, 상기 공통 전극(EL2)은 상기 스토리지 라인(SL) 및 그 연장부(SEP)를 전체적으로 커버하도록 형성될 수 있다.
또한, 상기 연장부(SEP)는 필요에 따라 생략가능하며, 상기 연장부(SEP)가 생략된 경우, 상기 메탈 라인(ML)은 상기 스토리지 라인(SL)과 직접적으로 콘택될 수 있다.
도 16은 본 발명의 다른 실시예에 따른 공통 전극들의 평면도이고, 도 17은 본 발명의 일 실시예에 따른 두 개의 화소를 나타낸 평면도이며, 도 18은 도 17에 도시된 절단선 Ⅸ-Ⅸ`에 따른 단면도이다.
도 16을 참조하면, 상기 공통 전극들(EL2)은 상기 제1 및 제2 방향(D1, D2)으로 소정 간격 이격하여 도트 형태로 배열된다. 상기 공통 전극들(EL2)은 제5 콘택홀(CH5)을 통해 상기 메탈 라인(ML) 및 상기 스토리지 라인(SL)과 직접적으로 콘택된다. 상기 메탈 라인(ML)은 상기 제2 방향(D2)으로 이격되어 배열된 상기 공통 전극들(EL2)을 전기적으로 연결시키고, 상기 스토리지 라인(SL)은 상기 제1 방향(D1)으로 이격되어 배열되는 상기 공통 전극들(EL2)을 전기적으로 연결시키는 역할을 수행한다.
상기 공통 전극들(EL2) 각각은 평면에서 봤을 때 사각 형상을 가질 수 있다. 상기 공통 전극들(EL2)의 상기 제1 방향(D1)으로의 이격 거리는 상기 제2 방향(D2)으로의 이격 거리와 다를 수 있다.
도 17을 참조하면, 제1 화소(PX1)는 제1 및 제2 데이터 라인(DL1, DL2) 사이에 구비되고, 제2 화소(PX2)는 제3 및 제4 데이터 라인(DL3, DL4) 사이에 구비된다. 상기 제1 및 제2 화소(PX1, PX2) 사이에는 상기 제2 및 제3 데이터 라인(DL2, DL3)이 구비되고, 상기 제2 및 제3 데이터 라인(DL2, DL3)은 서로 소정 간격 이격되어 전기적으로 절연된다.
상기 제1 화소(PX1)의 제1 및 제2 서브 화소 전극(PE1, PE2)은 상기 제1 및 제2 데이터 라인(DL1, DL2)과 부분적으로 중첩할 수 있다. 상기 제2 화소(PX2)의 제1 및 제2 서브 화소 전극(PE1, PE2)은 상기 제3 및 제4 데이터 라인(DL1, DL2)과 부분적으로 중첩할 수 있다.
도 18에 도시된 바와 같이, 상기 제2 및 제3 데이터 라인(DL2, DL3) 사이의 이격 거리를 'd1'이라 하고, 상기 제1 화소(PX1)의 제1 서브 화소 전극(PE1)과 상기 제2 서브 화소 전극(PE2) 사이의 이격 거리를 'd2'라고 했을 때, 상기 d1은 d2보다 작다. 또한, 상기 공통 전극들(EL2)의 상기 제1 방향(D1)으로의 이격 거리를 'd3'라고 했을 때, 상기 d3는 상기 d2보다 작을 수 있다.
본 발명의 일 예로, 상기 공통 전극들(EL2)의 상기 제1 방향(D1)으로의 이격 거리(d3)는 상기 제1 화소(PX1)의 액티브 캐버티(EM)와 상기 제2 화소(PX2)의 액티브 캐버티(EM) 사이에 제공되는 트렌치(TC)의 폭보다 같거나 클 수 있다.
상기 트렌치(TC) 영역에서 상기 공통 전극들(EL2)을 제거하면, 상기 제1 및 제2 서브 화소 전극(PE1, PE2)과 상기 공통 전극들(EL2) 사이의 커플링 커패시터 또는 상기 데이터 라인들(DL1~DL4)과 상기 공통 전극들(EL2) 사이의 커플링 커패시터를 감소시킬 수 있다. 따라서, 상기 커플링 커패시터들에 의해서 유발되는 문제들을 개선할 수 있다.
도 19는 본 발명의 다른 실시예에 따른 두 개의 화소를 나타낸 평면도이고, 도 20은 도 19에 도시된 절단선 Ⅸ-Ⅸ`에 따른 단면도이다. 단, 도 19 및 도 20에 도시된 구성 요소 중 도 17 및 도 18에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
이하, 설명의 편의를 위하여 상기 제1 및 제2 서브 화소 전극(PE1, PE2)을 화소 전극(EL1)으로 통칭하여 설명하기로 한다.
도 19 및 도 20을 참조하면, 상기 제2 및 제3 데이터 라인(DL2, DL3) 사이의 이격 거리를 'd1'이라 하고, 상기 제1 화소(PX1)의 화소 전극(EL1)과 상기 제2 화소(PX2)의 화소 전극(EL1) 사이의 이격 거리를 'd2'라고 했을 때, 상기 d1은 d2보다 크다. 또한, 상기 공통 전극들(EL2)의 상기 제1 방향(D1)으로의 이격 거리를 'd3'라고 했을 때, 상기 d3는 상기 d2보다 클 수 있다.
따라서, 상기 제1 화소(PX1)의 상기 화소 전극(EL1)은 상기 제1 및 제2 데이터 라인(DL1, DL2)과 풀-오버랩될 수 있고, 상기 제2 화소(PX2)의 상기 화소 전극(EL1)은 상기 제3 및 제4 데이터 라인(DL3, DL4)과 풀-오버랩될 수 있다.
본 발명의 일 예로, 상기 공통 전극들(EL2)의 상기 제1 방향(D1)으로의 이격 거리(d3)는 상기 제1 화소(PX1)의 액티브 캐버티(EM)와 상기 제2 화소(PX2)의 액티브 캐버티(EM) 사이에 제공되는 트렌치(TC)의 폭보다 클 수 있다.
따라서, 상기 공통 전극들(EL2)의 상기 제1 방향(D1)에 위치하는 단부들은 상기 액티브 캐버티(EM) 상에 존재하고, 상기 제1 방향(D1)으로 인접하는 두 개의 액티브 캐버티(EM) 사이에는 상기 공통 전극들(EL2)이 존재하지 않는다.
또한, 상기 제1 화소(PX1)의 상기 화소 전극(EL1)은 좌우측 상기 트렌치 영역(TC)으로 연장되고, 상기 제2 화소(PX2)의 상기 화소 전극(EL1)은 좌우측 트렌치(TC) 영역으로 연장된다. 따라서, 상기 제1 화소(PX1)의 화소 전극(EL1)과 상기 제2 화소(PX2)의 화소 전극(EL1) 사이의 이격 거리(d2)는 상기 트렌치(TC) 영역의 폭보다 작을 수 있다.
상기 트렌치(TC) 영역에서 상기 공통 전극들(EL2)을 제거하면, 상기 화소 전극(EL1)을 상기 트렌치 영역으로 연장하더라도, 상기 공통 전극들(EL2)과 상기 화소 전극(EL1)들이 전기적으로 쇼트되는 것을 방지할 수 있다.
또한, 상기 화소 전극(EL1)을 상기 트렌치(TC) 영역으로 확장할 수 있어, 해당 데이터 라인들과의 풀-오버랩 구조를 실현할 수 있다. 풀-오버랩 구조는 하프-오버랩 구조에 비하여 상기 화소 전극(EL1) 각각의 좌우측 커플링 커패시터 차이에 대한 마진을 확보할 수 있는 구조이다.
상기 화소 전극(EL1)을 상기 해당 데이터 라인들과 풀-오버랩시키기 위하여 상기 해당 데이터 라인들을 화소 영역 측으로 절곡시키는 등, 상기 해당 데이터 라인들을 화소 영역 측으로 이동시키는 방식은 투과율을 저하시킨다.
그러나, 해당 데이터 라인들을 화소 영역 측으로 이동시키지 않고, 상기 화소 전극(EL1)을 상기 트렌치(TC) 영역으로 확장하여, 해당 데이터 라인들과의 풀-오버랩 구조를 실현함으로써, 투과율 저하를 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 1을 참조하면, 표시장치(100)는 베이스 기판(110) 및 상기 베이스 기판(110) 상에 제공된 다수의 화소(PX)를 포함한다.
상기 베이스 기판(110)은 투명 또는 불투명한 절연 기판으로 이루어질 수 있으며, 실리콘 기판, 유리 기판, 및 플라스틱 기판 중 어느 하나로 이루어질 수 있다. 상기 베이스 기판(110)은 표시영역(DA) 및 주변영역(PA)을 포함한다. 상기 표시영역(DA)은 상기 다수의 화소(PX)가 구비되어 실질적으로 영상을 표시하는 영역이다. 상기 다수의 화소(PX) 각각에는 박막 트랜지스터(미도시) 및 화소 전극(EL1)이 구비된다.
상기 주변영역(PA)은 상기 표시영역(DA)의 적어도 일변에 인접하거나 또는 양변에 인접하여 형성되거나, 상기 표시영역(DA)을 감싸도록 형성될 수 있다.
상기 화소들(PX)은 복수의 열과 복수의 행을 가진 매트릭스 형태로 상기 베이스 기판(110)의 상기 표시영역(DA) 상에 배열된다. 상기 베이스 기판(110) 상에는 상기 화소들(PX)에 게이트 신호를 전달하는 다수의 게이트 라인(미도시) 및 상기 화소들(PX)에 데이터 신호를 전달하는 다수의 데이터 라인(미도시)이 구비된다. 상기 다수의 게이트 라인은 상기 표시영역(DA) 상에서 상기 제1 방향(D1)으로 연장하고 상기 제2 방향(D2)으로 서로 이격되어 배열된다. 상기 다수의 데이터 라인은 상기 표시영역(DA) 상에서 상기 제2 방향(D2)으로 연장하고, 상기 제1 방향(D1)으로 서로 이격되어 배열된다. 도 1에서는 상기 게이트 라인들 및 데이터 라인들이 편의상 생략되었다.
상기 표시영역(DA)에는 상기 게이트 라인들을 따라서 스토리지 라인들(SL)이 배치된다. 구체적으로, 상기 스토리지 라인들(SL)은 상기 제1 방향(D1)으로 연장하고 상기 제2 방향(D2)으로 서로 이격되어 배열된다. 상기 주변영역(PA)에는 상기 제2 방향(D2)으로 연장하고, 상기 스토리지 라인들(SL)을 전기적으로 연결시키기 위한 제1 및 제2 연결 라인들(CL1, CL2)이 구비된다. 구체적으로, 상기 제1 연결 라인들(CL1)은 상기 스토리지 라인들(SL)의 일단부들을 전기적으로 연결하고, 상기 제2 연결 라인들(CL2)은 상기 스토리지 라인들(SL)의 타단부들을 전기적으로 연결한다. 또한, 상기 제1 및 제2 연결 라인들(CL1, CL2)은 외부로부터 스토리지 전압을 수신하여 상기 스토리지 라인들(SL)로 공급할 수 있다.
상기 베이스 기판(110)의 상기 표시영역(DA) 내에는 공통 전극들(EL2)이 더 구비된다. 상기 공통 전극들(EL2)은 상기 표시영역(DA) 내에서 상기 제1 방향(D1)으로 연장되고, 상기 제2 방향(D2)으로 배열된다. 상기 주변영역(PA)에는 상기 공통 전극들(EL2)을 전기적으로 연결시키기 위한 제1 및 제2 수직 전극부(VP1, VP2)가 더 구비된다. 상기 제1 및 제2 수직 전극부(VP1, VP2)는 상기 공통 전극들(EL2)의 양단부로부터 연장되어 형성된 것이며, 상기 공통 전극들(EL2)이 서로 전기적으로 연결되도록 상기 제2 방향으로 길게 연장한 구조를 갖는다.
상기 주변영역(PA)에는 상기 제1 및 제2 수직 전극부(VP1, VP2)와 전기적으로 콘택되는 제1 및 제2 공통전압 라인(CSL1, CSL2)이 더 구비된다. 상기 제1 공통전압 라인(CSL1)은 상기 제2 방향(D2)으로 연장하며, 상기 제1 수직 전극부(VP1)와 다수의 제1 콘택홀(C1)을 통해 전기적으로 콘택된다. 상기 제2 공통전압 라인(CSL2)은 상기 제2 방향(D2)으로 연장되고 상기 제2 수직 전극부(VP2)와 다수의 제2 콘택홀(C2)을 통해 전기적으로 콘택된다.
이로써, 상기 제1 및 제2 공통전압 배선(CSL1, CSL2)은 외부로부터 공급되는 공통전압을 상기 공통 전극들(EL2)로 공급할 수 있다.
도 1에 도시된 바와 같이, 상기 공통 전극들(EL2) 각각은 상기 표시영역(DA)의 다수의 화소행에 각각 대응하여 구비될 수 있다. 그러나, 상기 공통 전극들(EL2)로 인가된 공통 전압은 상기 표시영역(DA)의 중심부로 갈수록 라인 저항에 의해서 전압 레벨이 다운될 수 있다. 상기 공통 전압의 변동은 상기 표시장치(100)에서 크로스토크 불량으로 시인될 수 있다.
이를 해결하기 위하여, 상기 공통 전극들(EL2) 각각은 인접하는 메탈 라인(SL)과 전기적으로 연결될 수 있다. 상기 메탈 라인(SL)은 스토리지 전압을 수신하는 스토리지 라인일 수 있다. 상기 스토리지 전압은 상기 공통 전압과 동일한 전위를 가질 수 있다. 따라서, 상기 공통 전극들(EL2) 각각은 인접하는 스토리지 라인(SL)을 통해 상기 스토리지 전압을 상기 공통 전압으로써 수신할 수 있다.
본 발명의 일 예로, 상기 공통 전극들(EL2) 각각을 인접 스토리지 라인(SL)과 전기적으로 연결시키기 위한 콘택부들(CP)이 상기 화소들(PX) 각각에 배치될 수 있다. 상기 콘택부들(CP) 각각은 해당 공통 전극(EL2) 및 해당 스토리지 라인(SL)을 직접적으로 콘택시키는 구조를 채용할 수 있고, 별도의 부재를 이용하여 해당 공통 전극(EL2) 및 해당 스토리지 라인(SL)을 전기적으로 연결시키는 구조를 채용할 수 있다. 상기 콘택부(CP)의 구조에 대해서는 이후 도면을 참조하여 구체적으로 설명하기로 한다.
설명의 편의를 위하여, 도 1에서는 상기 공통 전극들(EL2) 사이의 이격 공간에 스토리지 라인들(SL)이 배치되는 구조로 도시하였으나, 상기 스토리지 라인들(SL)은 상기 공통 전극들(EL2)과 서로 중첩하여 배치될 수 있다.
도 2는 도 1에 도시된 화소의 평면도이고, 도 3a는 도 2의 I-I'선에 따른 단면도이며, 도 3b는 도 2의 Ⅱ-Ⅱ'선에 따른 단면도이고, 도 3c는 도 2의 Ⅲ-Ⅲ'선에 따른 단면도이다.
상기 화소들(PX)은 서로 동일한 구조를 가지므로, 도 2에서는, 설명의 편의상 하나의 화소만을 일 예로서 설명한다. 또한, 상기 화소는 일 방향으로 길게 연장된 직사각형 모양으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 화소의 형상은 평면상에서 볼 때 V 자 형상, Z 자 형상 등 다양하게 변형될 수 있다.
도 2, 도 3a 내지 도 3c를 참조하면, 화소(PX)는 두 개의 게이트 라인(GL)과 두 개의 데이터 라인(DL)에 의해서 정의된 화소 영역에 구비된다. 상기 화소(PX)는 박막 트랜지스터(TFT), 화소 전극(EL1), 액티브 캐버티(EM), 및 액정층(LC)을 포함한다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)에 연결되며, 게이트 전극(GE), 반도체층(SM), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.
상기 게이트 전극(GE)은 상기 게이트 라인(GL)으로부터 돌출되거나 상기 게이트 라인(GL)의 일부 영역 상에 제공된다. 상기 게이트 라인(GL)과 상기 게이트 전극(GE)은 금속으로 이루어질 수 있다. 상기 게이트 라인(GL)과 상기 게이트 전극(GE)은 니켈, 크롬, 몰리브덴, 알루미늄, 티타늄, 구리, 텅스텐, 및 이들을 포함하는 합금으로 이루어질 수 있다. 상기 게이트 라인(GL)과 상기 게이트 전극(GE)은 상기 금속을 이용한 단일막 또는 다중막으로 형성될 수 있다. 예를 들어, 상기 게이트 라인(GL)과 상기 게이트 전극(GE)은 몰리브덴, 알루미늄, 및 몰리브덴이 순차적으로 적층된 삼중막이거나, 티타늄과 구리가 순차적으로 적층된 이중막, 또는 티타늄과 구리의 합금으로 된 단일막일 수 있다.
제1 절연막(121)은 상기 베이스 기판(110)의 전면에 제공되어, 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)을 커버한다.
상기 반도체층(SM)은 상기 제1 절연막(121)을 사이에 두고 상기 게이트 전극(GE) 상에 제공된다. 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 분기되며 상기 반도체층(SM)과 중첩한다. 상기 드레인 전극(DE)은 상기 반도체층(SM) 상에서 상기 소스 전극(SE)으로부터 이격된다. 여기서, 상기 반도체층(SM)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 사이에서 전도 채널(conductive channel)을 형성한다.
상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 도전성 물질, 예컨대 금속으로 이루어질 수 있다. 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 단일 금속으로 형성될 수도 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 소스 전극(SE)과 상기 드레인 전극(DE)은 두 종 이상의 금속, 또는 두 종 이상 금속의 합금 등으로 이루어질 수 있다. 상기 금속은 니켈, 크롬, 몰리브덴, 알루미늄, 티타늄, 구리, 텅스텐, 및 이들을 포함하는 합금을 포함한다. 또한 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 단일막 또는 다중막으로 형성될 수 있다. 예를 들어, 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 티타늄과 구리로 이루어진 이중막으로 이루어질 수 있다.
상기 제1 절연막(121) 위로는 컬러 필터(123)가 형성된다. 특히, 상기 컬러필터(123)는 상기 화소 영역 중 실질적으로 영상을 표시하는데 이용되는 유효 영역(AA)에 제공된다. 상기 컬러 필터(123)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 어느 하나일 수 있으며, 각 화소 영역에 대응하여 제공될 수 있다. 또한, 상기 컬러 필터(123)는 상기 색 이외에도 다른 색을 더 포함할 수 있는 바, 예를 들어 백색 컬러 필터를 더 포함할 수 있다.
상기 제1 절연막(121)의 일부분 및 상기 박막 트랜지스터(TFT) 위로는 블랙 매트릭스(125)가 더 제공된다. 상기 블랙 매트릭스(125)는 상기 화소 영역 중 비유효 영역(NAA)에 제공되어 영상을 구현함에 있어 불필요한 광을 차단한다. 상기 블랙 매트릭스(125)는 빛샘이나, 혼색을 차단하는 역할을 한다.
상기 블랙 매트릭스(125)에는 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)의 일부를 노출시키는 제1 콘택홀(CH1)이 제공될 수 있다. 본 실시예에서 상기 제1 콘택홀(CH1)은 상기 블랙 매트릭스(125)가 형성된 영역을 오픈함으로써 형성되었지만, 이에 한정하는 것은 아니다. 다른 실시예에서, 상기 제1 콘택홀(CH1)은 상기 컬러 필터(123)를 오픈하여 형성될 수도 있다.
상기 컬러 필터(123) 및 상기 블랙 매트릭스(125) 상에는 상기 화소 전극(EL1)이 제공된다. 상기 화소 전극(EL1)은 상기 블랙 매트릭스(125)의 상기 콘택홀(CH)을 통해 상기 박막 트랜지스터(TFT)의 드레인 전극(DE)에 전기적으로 연결된다. 상기 화소 전극(EL1) 상에는 상기 화소 전극(EL1)을 보호하는 제2 절연막(127)이 제공된다. 그러나, 상기 제2 절연막(127)은 생략될 수 있다. 상기 제2 절연막(127)은 무기 절연 재료 또는 유기 절연 재료로 이루어질 수 있다.
상기 제2 절연막(127) 위로는 액티브 캐버티(active cavity)(EM)을 정의하는 커버층(131), 상기 액티브 캐버티(EM) 내에 제공되는 액정층(LC), 상기 액정층(LC)의 액정 분자들을 배향하는 배향막(133), 및 상기 화소 전극(EL1)과 함께 상기 액정층(LC)을 제어하는 공통 전극(EL2)이 구비된다.
상기 커버층(131)은 상기 제2 절연막(127) 상에 상기 제1 방향(D1)으로 연장된다. 상기 커버층(131)은 상기 제2 절연막(127)의 상면으로부터 이격되어, 상기 제2 절연막(127)과 함께 상기 액티브 캐버티(EM)를 정의한다. 다시 말해, 상기 커버층(131)은 상기 제2 절연막(127)으로부터 상부 방향으로 이격되어 상기 커버층(131)과 상기 제2 절연막(127) 사이에 소정 공간을 형성하고, 상기 공간이 상기 액티브 캐버티(EM)로 정의된다. 상기 액티브 캐버티(EM)는 상기 유효 영역(AA)에 대응하여 형성되고, 터널 형상(tunnel shape)을 갖는다.
한편, 상기 액티브 캐버티(EM)는 상기 비유효 영역(NAA)에는 형성되지 않는다. 즉, 상기 비유효 영역(NAA)에서 상기 커버층(131)은 상기 제2 절연막(127)과 접촉되어 그 사이에 공간을 형성하지 않는다.
상기 액티브 캐버티(EM)는 상기 제2 방향(D2)으로 연장된 형상을 가지며, 상기 액티브 캐버티(EM)의 양 단부는 상기 커버층(131)에 의해서 커버되지 않고 오픈된다. 오픈된 부분을 통해 상기 액정이 주입되므로, 오픈된 부분을 주입구라고 칭하기로 한다. 상기 커버층(131)의 형성 방향은 이에 한정되는 않고, 상기 제2 방향(D2)과 다른 방향을 따라 연장될 수 있다.
상기 커버층(131)은 유기 또는 무기 절연막으로 이루어질 수 있다. 또한, 본 발명의 일 실시예에 있어서 상기 커버층(131)은 단일막으로 형성된 것이 도시되었으나, 이에 한정되는 것은 아니다. 상기 커버층(131)은 다중막, 예를 들어, 삼중막으로 형성될 수 있다. 상기 커버층(131)이 삼중막으로 형성된 경우, 순차적으로 무기 절연막, 유기 절연막, 및 무기 절연막으로 이루어질 수 있다.
상기 공통 전극(EL2)은 상기 커버층(131)의 하면을 따라 제공되며, 상기 공통 전극(EL2)은 상기 화소 전극(EL1)과 함께 전계를 형성한다. 상기 공통 전극(EL2)은 상기 제1 방향(D1)으로 길게 연장되어 형성되어, 상기 제2 방향(D2)으로 배열된 화소들에 공유(share)되어 도 1에 도시된 수평부(HP)와 같은 구조로 형성될 수 있다.
또한, 상기 공통 전극(EL2)은 상기 유효 영역(AA)에서 상기 액티브 캐버티(EM)를 정의하는 상기 커버층(131)의 내벽을 따라 형성되어 상기 제2 절연막(127)과 이격될 수 있다.
상기 베이스 기판(110) 상에는 상기 두 개의 게이트 라인(GL) 사이에 위치하는 스토리지 라인(SL)이 더 구비된다. 상기 스토리지 라인(SL)은 상기 게이트 라(GL)인을 따라 연장된다. 상기 화소(PX)는 상기 스토리지 라인(SL)으로부터 분기되어 상기 화소 전극(EL1)과 중첩하는 제1 및 제2 스토리지 전극(SSE1, SSE2)을 더 포함할 수 있다. 따라서, 상기 화소 전극(EL1)과 상기 제1 및 제2 스토리지 전극(SSE1, SSE2)은 제1 절연막(121) 및 컬러 필터(123) 등을 사이에 두고 서로 마주하여 스토리지 커패시터를 형성한다.
또한, 상기 화소(PX)는 상기 스토리지 라인(SL)으로부터 분기된 연장부(SEP), 및 일단부가 상기 연장부(SEP)와 콘택되고, 타단부가 상기 공통 전극(EL2)과 콘택되는 브릿지 전극(BE)을 더 포함한다. 상기 연장부(SEP)는 상기 비유효 영역(NAA)에 위치한다. 상기 연장부(SEP)에 대응하여 상기 제1 절연막(121) 및 블랙 매트릭스(125)에는 상기 연장부(SEP)를 부분적으로 노출시키는 제2 콘택홀(CH2)이 형성된다. 상기 브릿지 전극(BE)은 상기 블랙 매트릭스(125) 상에 구비되고, 상기 브릿지 전극(CE)의 일단부는 상기 제2 콘택홀(CH2)을 통해 상기 연장부(SEP)와 직접적으로 콘택된다. 상기 브릿지 전극(CE)의 타단부는 상기 제2 절연막(127)에 의해서 부분적으로 노출되고, 상기 제2 절연막(127) 상에 구비된 상기 공통 전극(EL2)은 상기 노출된 상기 브릿지 전극(BE)과 직접적으로 접속될 수 있다.
이로써, 상기 브릿지 전극(BE)을 통해 상기 공통 전극(EL2)은 상기 스토리지 라인(SL)과 전기적으로 연결되어 상기 스토리지 전압을 상기 공통 전압으로써 수신할 수 있다. 그 결과, 상기 공통 전극(EL2)의 전위가 상기 표시영역(DA, 도 1에 도시됨)의 중앙 부위에서 다운되는 현상을 방지할 수 있고, 크로스토크 불량을 개선할 수 있다.
상기 화소 전극(EL1)과 상기 공통 전극(EL2) 각각은 투명한 도전 물질로 이루어지거나 불투명한 도전 물질, 예를 들어, 금속으로 이루어질 수 있다. 즉, 상기 화소 전극(EL1)과 상기 공통 전극(EL2) 각각의 재료는 본 발명의 일 실시예에 따른 표시 장치(100)의 작동 모드에 따라 투명하거나 불투명한 것으로 선택될 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 표시 장치(100)가 상기 베이스 기판(110)의 하부에 백라이트 유닛이 배치되는 투과형 표시 장치인 경우, 상기 화소 전극(EL1)과 상기 공통 전극(EL2)은 모두 투명 도전 물질로 이루어질 수 있다. 그러나, 상기 표시 장치(100)가 별도의 광원 없이 동작하는 반사형 표시 장치인 경우, 상기 화소 전극(EL1)과 상기 공통 전극(EL2) 중 상기 화소 전극(EL1)은 불투명 물질(특히 반사 가능한 물질)로 상기 공통 전극(EL2)은 투명 물질로 형성될 수 있다. 상기 투명 도전성 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 산화물(Transparent Conductive Oxide)을 포함한다. 상기 불투명 도전 물질은 니켈, 크롬, 몰리브덴, 알루미늄, 티타늄, 구리, 텅스텐, 및 이들을 포함하는 합금 등의 금속을 포함한다. 상기 커버층(131)을 비롯한 다른 구성 요소 또한 상기 표시 장치의 작동 모드에 따라 투명 또는 불투명한 물질로 이루어질 수 있음은 물론이다.
상기 액정층(LC)은 상기 주입구를 통해 상기 액티브 캐버티(EM) 내에 제공된다. 본 발명의 일 실시예에 따르면, 상기 액정층(LC)은 서로 대향하는 상기 화소 전극(EL1)과 상기 공통 전극(EL2) 사이에 제공되며, 상기 화소 전극(EL1) 및 상기공통 전극(EL2) 사이에 형성된 전계에 의해 제어되어 영상을 표시한다.
상기 액정층(LC)은 광학적 이방성을 갖는 액정 분자들을 포함한다. 상기 액정 분자들은 전계에 의해 구동되어 상기 액정층(LC)은 지나는 광을 투과시키거나 차단시킨다.
상기 배향막(133)은 상기 화소 전극(EL1)과 상기 액정층(LC) 사이 및 상기 공통 전극(EL2)과 상기 액정층(LC) 사이에 제공된다. 상기 배향막(133)은 상기 액정층(LC)의 액정 분자들을 초기배향하기 위한 것으로서, 폴리이미드 및/또는 폴리아믹산과 같은 유기 고분자로 이루어질 수 있다.
한편, 상기 액정층(LC)과 상기 공통 전극(EL2) 사이, 및/또는 상기 공통 전극(EL2)과 상기 커버층(131) 사이에는 무기 절연막(미도시)이 추가로 제공될 수 있다. 상기 무기 절연막은 실리콘 질화물이나 실리콘 산화물과 같은 물질을 포함할 수 있다. 상기 무기 절연막은 상기 커버층(131)이 안정적으로 상기 액티브 캐버티(EM)를 유지할 수 있도록 지지한다.
상기 커버층(131) 상에는 봉지층(140)이 제공된다. 상기 봉지층(140)은 상기 유효 영역(AA)과 상기 비유효 영역(NAA)에 형성된다. 상기 비유효 영역(NAA)에서 상기 봉지층(140)은 상기 액티브 캐버티(EM) 양단의 개구를 막아 상기 액티브 캐버티(EM)를 밀폐시킨다.
상기 봉지층(140)은 유기 고분자로 이루어질 수 있다. 상기 유기 고분자의 예로는 폴리(p-자일렌)폴리머(poly(p-xylene)polymer, 즉, 파릴렌(parylene))을 들 수 있다.
도면에 도시하지는 않았으나, 상기 베이스 기판(110)의 하면 및 상기 봉지층(140)의 상면에는 제1 및 제2 편광판이 각각 제공될 수 있다. 또한, 상기 베이스 기판(110)과 상기 제1 편광판 사이에는 제1 사분 파장판 및 상기 봉지층(140)과 상기 제2 편광판 사이에는 제2 사분 파장판이 더 제공될 수 있다. 본 발명의 일 예로, 상기 제1 편광판과 상기 제2 편광판의 편광축은 서로 수직으로 교차한다. 상기 제1 사분 파장판과 상기 제2 사분 파장판의 장축 또한 서로 수직으로 교차할 수 있다.
상기한 구조를 갖는 본 발명의 일 실시예에서는 상기 액정 분자들이 포지티브 타입으로 사용된 ECB(electrically controlled birefringence) 모드로 구동된다. 다만, 본 발명의 실시예들에 있어서, 상기 액정층(LC)의 타입(즉, 포지티브 또는 네거티브) 및 상기 표시 장치의 구동 타입(예를 들어, IPS(in plane switching) 모드, VA(vertical alignment) 모드, 또는 ECB모드 등)에 따라 상기 광학 부재들 중 일부가 생략될 수 있으며, 또는 추가 구성요소를 더 포함할 수 있다. 또한, 상기 제1 및 제2 편광판들의 편광축 및 상기 제1 및 제2 사분 파장판들의 장축의 배치 또한 상기 액정층(LC)의 타입이나 상기 표시 장치의 구동 타입에 따라 달라질 수 있음은 물론이다.
도 4는 본 발명의 다른 실시예에 따른 표시장치의 평면도이다. 단, 도 4에 도시된 구성 요소 중 도 1에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 4를 참조하면, 상기 공통 전극들(EL2) 각각을 인접 스토리지 라인(SL)과 전기적으로 연결시키기 위한 콘택부들(CP)은 상기 화소들(PX) 중 블루 색화소(B)에 대응하는 화소(PX)들(이하, 블루 화소)에 배치될 수 있다. 상기 블루 화소는 레드 및 그린 화소들에 비하여 상대적으로 동일 계조에서의 휘도가 높기 때문에 상기 콘택부들(CP)에 의한 개구율 감소로 휘도 저하 문제가 발생하더라도, 상기 표시장치(100)의 전체적인 휘도 특성에 크게 영향을 미치지 않을 수 있다.
도면에 도시하지는 않았으나, 본 발명의 다른 실시예로 상기 콘택부들(CP)은 두 개의 화소 단위 또는 네 개 이상의 화소 단위로 제공될 수도 있다.
도 5는 본 발명의 다른 실시예에 따른 화소를 나타낸 평면도이고, 도 6은 도 5의 A1 부분의 확대도이다.
도 5 및 도 6을 참조하면, 본 발명의 다른 실시예에 따른 화소(PX)는 제1 서브화소 전극(PE1) 및 제1 박막 트랜지스터(TFT1)로 이루어진 제1 서브 화소 및 상기 제2 서브화소 전극(PE2) 및 상기 제2 박막 트랜지스터(TFT2)로 이루어진 제2 서브 화소를 포함한다. 상기 제1 및 제2 서브화소 전극(PE1, PE2)은 상기 제2 방향(D2)으로 배치되고, 상기 제1 서브화소 전극(PE1)과 상기 제2 서브화소 전극(PE2) 사이에는 게이트 라인(GL) 및 스토리지 라인(SL)이 구비된다.
또한, 상기 제1 및 제2 서브화소 전극(PE1, PE2)의 일측에는 제1 데이터 라인(DL1)이 구비되고, 상기 제1 및 제2 서브화소 전극(PE1, PE2)의 타측에는 제2 데이터 라인(DL2)이 구비된다. 상기 게이트 라인(GL) 및 상기 스토리지 라인(SL)은 상기 제1 방향(D1)으로 연장되고 서로 소정 간격 이격하여 배치된다. 상기 제1 및 제2 데이터 라인(DL1, DL2)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 및 제2 서브화소 전극(PE1, PE2)을 사이에 두고 소정 간격 이격된다.
상기 제1 박막 트랜지스터(TFT1)는 상기 제1 데이터 라인(DL1) 및 게이트 라인(GL)에 연결된다. 구체적으로, 상기 제1 박막 트랜지스터(TFT1)는 상기 게이트 라인으로부터 분기된 제1 게이트 전극(GE1)은 상기 제1 데이터 라인(DL1)으로부터 분기된 제1 소스 전극(SE1) 및 상기 제1 소스 전극(SE1)과 이격되어 배치되고 상기 제1 서브화소 전극(PE1)과 전기적으로 연결되는 제1 드레인 전극(DE1)을 포함한다. 상기 제2 박막 트랜지스터(TFT2)는 상기 제2 데이터 라인(DL2) 및 상기 게이트 라인(GL)에 연결된다. 구체적으로, 상기 제2 박막 트랜지스터(TFT2)는 상기 게이트 라인(GL)으로부터 분기된 제2 게이트 전극(GE2)은 상기 제2 데이터 라인(DL2)으로부터 분기된 제2 소스 전극(SE2) 및 상기 제2 소스 전극(SE2)과 이격되어 배치되고 상기 제2 서브화소 전극(PE2)과 전기적으로 연결되는 제2 드레인 전극(DE2)을 포함한다.
상기 제1 서브화소 전극(PE1)은 상기 스토리지 라인(SL)으로부터 상기 제1 방향(D1)으로 연장된 제1 및 제2 스토리지 전극(SSE1, SSE2)과 중첩하여 제1 스토리지 커패시터를 형성할 수 있다. 또한, 상기 제2 서브화소 전극(PE2)은 상기 제1 방향(D1)으로 연장된 제3 및 제4 스토리지 전극(SSE3, SSE4)와 중첩하여 제2 스토리지 커패시터를 형성할 수 있다. 상기 제1 및 제3 스토리지 전극(SSE1, SSE3)은 상기 제1 데이터 라인(DL1)과 인접하여 배치되고, 상기 제2 및 제4 스토리지 전극(SSE2, SSE4)은 상기 제2 데이터 라인(DL2)과 인접하여 배치될 수 있다.
상기 제1 서브 화소 전극(PE1)은 제1 줄기부(PE1a)와 상기 제1 줄기부(PE1a)로부터 방사형으로 돌출되어 연장된 복수의 제1 가지부들(PE1b)을 포함할 수 있다.
상기 제1 줄기부(PE1a)는 본 발명의 실시예와 같이 십자 형상으로 제공될 수 있으며, 이 경우 상기 제1 서브 화소 전극(PE1)는 상기 제1 줄기부(PE1a)에 의해 복수의 영역으로 구분된다. 상기 제1 서브 화소 전극(PE1)은 상기 제1 줄기부(PE1a)에 의해 다수의 도메인으로 구분될 수 있다. 상기 제1 가지부들(PE1b)은 각 도메인에 대응되어, 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 본 발명의 다른 실시예에서는 일 예로서 상기 제1 서브 화소 전극(PE1)이 4 개의 도메인들을 포함하는 구조를 도시하였으나, 이에 한정되지 않는다. 상기 복수의 제1 가지부들(PE1b)은 서로 인접한 제1 가지부(PE1b)와 이격되어 있으며, 상기 제1 줄기부(PE1a)에 의해 구분된 영역 내에서는 서로 평행한 방향으로 연장된다. 상기 제1 가지부들(PE1b)에 있어서, 인접한 서로 인접한 가지부들(PE1b) 사이는 마이크로미터 단위의 거리로 이격되어 있으며, 이는 상기 액정층(LC)의 액정 분자들을 상기 베이스 기판(110)과 평행한 평면 상의 특정 방위각으로 정렬시키기 위한 수단에 해당된다.
또한, 상기 제2 서브 화소 전극(PE2)는 제2 줄기부(PE2a)와 상기 제2 줄기부(PE2a)로부터 방사형으로 돌출되어 연장된 복수의 제2 가지부들(PE2b)을 포함할 수 있다. 상기 제2 줄기부(PE2a)는 십자 형상으로 제공될 수 있으며, 이 경우 상기 제2 서브 화소 전극(PE2)은 상기 제2 줄기부(PE2a)에 의해 복수의 영역으로 구분된다. 상기 제2 서브 화소 전극(PE2)에 있어서 상기 제2 가지부들(PE2b)은 각 도메인에 대응되어, 상기 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 본 발명의 실시예에서는 상기 제2 서브 화소 전극(PE2)이 네 개의 도메인들로 이루어진 구조를 도시하였으나, 이에 한정되지 않는다. 상기 복수의 제2 가지부들(PE2a)은 서로 인접한 가지부(PE2b)와 만나지 않도록 이격되어 있으며, 상기 제2 줄기부(PE2a)에 의해 구분된 영역 내에서는 서로 평행한 방향으로 연장된다. 여기서, 상기 제2 가지부들(PE2a)은 각 도메인에 대응되어, 상기 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 상기 가지부들(PE2b)에 있어서, 인접한 서로 인접한 제2 가지부들(PE2a) 사이는 마이크로미터 단위의 거리로 이격되어 있으며, 이는 상기 액정층(LC)의 액정 분자들을 상기 베이스 기판(110)과 평행한 평면 상의 특정 방위각으로 정렬시키기 위한 수단에 해당된다.
본 실시예에 있어서, 각 도메인에 따라 액정의 배향 방향이 다를 뿐만 아니라 상기 제1 및 제2 서브 화소 전극들(PE1, PE2)에 서로 다른 크기의 전압이 인가될 수 있으므로, 각각에 대응하는 액정분자들의 배향각도를 서로 다르게 조절할 수 있어 시야각이 향상된다.
또한, 상기 화소(PX)는 상기 스토리지 라인(SL)으로부터 분기된 연장부(SEP), 및 일단부가 상기 연장부(SEP)와 콘택되고, 타단부가 상기 공통 전극(EL2)과 콘택되는 브릿지 전극(BE)을 더 포함한다. 상기 브릿지 전극(CE)의 일단부는 상기 제2 콘택홀(CH2)을 통해 상기 연장부(SEP)와 직접적으로 콘택된다. 상기 브릿지 전극(CE)의 타단부는 상기 공통 전극(EL2)과 직접적으로 접속될 수 있다.
이로써, 상기 브릿지 전극(BE)을 통해 상기 공통 전극(EL2)은 상기 스토리지 라인(SL)과 전기적으로 연결되어 상기 스토리지 전압을 상기 공통 전압으로써 수신할 수 있다. 그 결과, 상기 표시영역(DA, 도 1에 도시됨)의 중앙 부위에
위치하느의가 다운되는 현상을 방지할 수 있고, 크로스토크 불량을 개선할 수 있다.
도 7a는 도 5에 도시된 절단선 Ⅳ-Ⅳ`에 따라 절단한 단면도이고, 도 7b는 도 5에 도시된 절단선 Ⅴ-Ⅴ`에 따라 절단한 단면도이다.
도 7a 및 도 7b를 참조하면, 제1 절연막(121)은 상기 베이스 기판(110)의 전면에 제공되어, 상기 게이트 라인(GL), 상기 제1 및 제2 게이트 전극(GE1, GE2)을 커버한다.
상기 제1 절연막(121) 상에는 제1 및 제2 데이터 라인(DL1, DL2), 제1 및 제2 소스 전극(SE1, SE2), 상기 제1 및 제2 드레인 전극(DE1, DE2)가 형성된다. 이들 각각은 단일 금속으로 형성될 수도 있으나, 이에 한정되는 것은 아니다. 또한, 도 7 및 도 8에 도시된 바와 같이, 상기 제1 및 제2 데이터 라인(DL1, DL2)은 제1 보호막(122)에 의해서 커버된다. 도면에 도시하지는 않았지만, 상기 제1 보호막(122)은 제1 및 제2 소스 전극(SE1, SE2), 상기 제1 및 제2 드레인 전극(DE1, DE2)을 커버할 수 있다.
상기 제1 보호막(122) 위로는 블랙 매트릭스(125) 및 컬러 필터(123)가 형성된다. 특히, 상기 컬러 필터(123)는 상기 화소 영역 중 실질적으로 영상을 표시하는 영역에 제공되고, 상기 블랙 매트릭스(125)는 상기 화소 영역 중 비유효 영역에 제공되어 영상을 구현함에 있어 불필요한 광을 차단한다. 또한, 본 발명의 일 실시예로, 상기 블랙 매트릭스(125) 및 상기 컬러 필터(123) 상에는 유기막(128) 및 제2 보호막(129)이 더 형성될 수 있다.
도 7a에 도시된 바와 같이, 상기 제1 절연막(121), 제1 보호막(122), 상기 블랙 매트릭스(125), 유기막(128) 및 상기 제2 보호막(129)에는 상기 스토리지 라인(SL)으로부터 연장된 상기 연장부(SEP)를 노출시키는 제2 콘택홀(CH2)이 제공될 수 있다.
상기 제2 보호막(129) 상에는 상기 제1 및 제2 서브화소 전극(PE1, PE2)이 제공된다. 또한, 본 발명의 일 예로, 상기 제2 보호막(129) 상에는 브릿지 전극(BE)이 제공된다. 상기 브릿지 전극(BE)은 상기 제2 콘택홀(CH2)을 통해 상기 연장부(SEP)와 직접적으로 콘택된다.
상기 제2 보호막(129) 위로는 액티브 캐버티(active cavity)(EM)를 정의하는 커버층(131), 상기 액티브 캐버티(EM) 내에 제공되는 액정층(LC) 및 상기 제1 및 제2 서브화소 전극(PE1, PE2)과 함께 상기 액정층(LC)을 제어하는 공통 전극(EL2)이 구비된다.
상기 커버층(131)은 상기 제2 보호막(129) 상에 상기 제1 방향(D1)으로 연장된다. 상기 커버층(131)은 상기 제2 보호막(129)의 상면으로부터 이격되어, 상기 제2 보호막(129)과 함께 상기 액티브 캐버티(EM)를 정의한다. 다시 말해, 상기 커버층(131)은 상기 제2 보호막(129)으로부터 상부 방향으로 이격되어 상기 커버층(131)과 상기 제2 보호막(129) 사이에 소정 공간을 형성하고, 상기 공간이 상기 액티브 캐버티(EM)로 정의된다. 따라서, 상기 액티브 캐버티(EM)는 터널 형상(tunnel shape)을 가질 수 있다.
상기 액티브 캐버티(EM)는 상기 제2 방향(D2)으로 연장된 형상을 가지며, 상기 액티브 캐버티(EM)의 양 단부는 상기 커버층(131)에 의해서 커버되지 않고 오픈된다. 오픈된 부분을 통해 상기 액정이 주입되므로, 오픈된 부분을 주입구라고 칭하기로 한다. 상기 커버층(131)의 형성 방향은 이에 한정되는 않고, 상기 제2 방향(D2)과 다른 방향을 따라 연장될 수 있다.
상기 커버층(131)은 유기 또는 무기 절연막으로 이루어질 수 있다. 또한, 본 발명의 일 실시예에 있어서 상기 커버층(131)은 단일막으로 형성된 것이 도시되었으나, 이에 한정되는 것은 아니다. 상기 커버층(131)은 다중막, 예를 들어, 삼중막으로 형성될 수 있다. 상기 커버층(131)이 삼중막으로 형성된 경우, 순차적으로 무기 절연막, 유기 절연막, 및 무기 절연막으로 이루어질 수 있다.
상기 공통 전극(EL2)은 상기 커버층(131)의 하면을 따라 제공되며, 상기 공통 전극(EL2)은 상기 제1 및 제2 서브화소 전극(PE1, PE2)과 함께 전계를 형성한다. 상기 공통 전극(EL2)은 상기 제1 방향(D1)으로 길게 연장되어 형성되어, 상기 제2 방향(D2)으로 배열된 화소들에 공유(share)될 수 있다.
또한, 상기 공통 전극(EL2)은 상기 액티브 캐버티(EM)를 정의하는 상기 커버층(131)의 내벽을 따라 형성될 수 있다.
한편, 상기 공통 전극(EL2)은 상기 액티브 캐버티(EM) 외부에서 상기 브릿지 전극(BE)과 부분적으로 중첩할 수 있다. 앞서 기술한 바와 같이, 상기 브릿지 전극(BE)의 일단부는 상기 제2 콘택홀(CH2)을 통해 상기 연장부(SEP)와 직접적으로 콘택된다. 상기 브릿지 전극(CE)의 타단부는 상기 액티브 캐버티(EM)와 외곽에서 상기 제2 보호막(129) 상에 위치하여 상기 공통 전극(EL2)과 직접적으로 접속될 수 있다.
이로써, 상기 브릿지 전극(BE)을 통해 상기 공통 전극(EL2)은 상기 스토리지 라인(SL)과 전기적으로 연결되어 상기 스토리지 전압을 상기 공통 전압으로써 수신할 수 있다. 그 결과, 상기 공통 전극(EL2)의 전위가 상기 표시영역(DA, 도 1에 도시됨)의 중앙 부위에서 다운되는 현상을 방지할 수 있고, 크로스토크 불량을 개선할 수 있다.
상기 커버층(131) 상에는 봉지층(140) 및 제3 보호막(141)이 순차적으로 적층된다. 상기 봉지층(140)은 상기 액티브 캐버티(EM) 양단의 개구를 막아 상기 액티브 캐버티(EM)를 밀폐시킨다. 상기 봉지층(140)은 유기 고분자로 이루어질 수 있다. 상기 제3 보호막(141)은 무기 절연막으로 이루어져 상기 봉지층(140)으로 수분 또는 산소가 침투하는 것을 방지할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 화소의 평면도이고, 도 9는 도 8에 도시된 절단선 Ⅵ-Ⅵ`에 따라 절단한 단면도이다. 단, 도 8 및 도 9에 도시된 구성요소 중 도 5 내지 도 7b에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 8 및 도 9를 참조하면, 상기 화소(PX)는 상기 스토리지 라인(SL)으로부터 분기된 연장부(SEP)를 더 포함한다. 상기 연장부(SEP)는 제3 콘택홀(CH3)을 통해 공통 전극(EL2)과 직접적으로 콘택될 수 있다.
도 9에 도시된 바와 같이, 상기 제3 콘택홀(CH3)은 상기 제1 절연막(121), 제1 보호막(122), 상기 블랙 매트릭스(125), 및 유기막(128)이 오픈되어 형성된 제1 오픈 영역 및 상기 제2 보호막(129)과 격벽층(130)이 오픈되어 형성된 제2 오픈 영역을 포함할 수 있다.
상기 격벽층(130)은 상기 액티브 캐버티(EM)의 주입구에 대응하는 위치에 제공된다. 본 발명의 일 실시예로, 상기 격벽층(130)은 상기 주입구에 바로 인접한 비유효 영역에 제공될 수 있다.
상기 격벽층(130)은 상기 커버층(131)과 상기 제2 보호막(129) 사이에 기둥형상으로 제공되어 상기 제2 보호막(129)과 직접 접촉할 수 있다. 상기 격벽층(130)은 또한 상기 액티브 캐버티(EM)의 길이방향에 수직한 폭의 중심을 지나는 선을 사이에 두고 서로 마주할 수 있다. 이에 따라서, 상기 격벽층(130)은 상기 주입구의 일부만을 막을 수 있다. 이때, 상기 격벽층(130) 사이에는 상기 주입구가 위치하며 제조시 액정층(LC)이 상기 주입구를 통해 충진된다.
도면에 도시하지는 않았지만, 상기 격벽층(130)은 상기 커버층(131)과 일체로 형성될 수 있다.
상기 공통 전극(EL2)은 유효 영역에서 상기 액티브 캐버티(EM)의 내벽에 형성되지만, 도 9에 도시된 바와 같이, 비유효 영역에서 상기 격벽층(130) 상에 구비된다.
상기 공통 전극(EL2)은 상기 제3 콘택홀(CH3)을 통해 상기 스토리지 라인(SL)으로부터 연장된 상기 연장부(SEP)와 직접적으로 콘택될 수 있다.
이로써, 상기 공통 전극(EL2)은 상기 연장부(SEP)를 통해 상기 스토리지 라인(SL)과 전기적으로 연결되어 상기 스토리지 전압을 상기 공통 전압으로써 수신할 수 있다. 그 결과, 상기 공통 전극(EL2)의 전위가 상기 표시영역(DA, 도 1에 도시됨)의 중앙 부위에서 다운되는 현상을 방지할 수 있고, 크로스토크 불량을 개선할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 표시장치의 평면도이다. 단, 도 10에 도시된 구성 요소 중 도 1에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 10을 참조하면, 베이스 기판(110)에는 다수의 화소가 매트릭스 형태로 배치된다. 각 화소는 제1 및 제2 서브화소가 각각 구비된 제1 및 제2 서브화소 영역(PA1, PA2)을 포함한다. 상기 제1 서브화소 영역(PA1)과 상기 제2 서브화소 영역(PA2) 사이에는 비유효 영역이 구비된다. 상기 비유효 영역에는 제1 및 제2 박막 트랜지스터(TFT1, TFT2), 제2 콘택홀(CH2) 등이 배치될 수 있다. 열 방향으로 상기 제1 및 제2 서브화소 영역(PA1, PA2)이 교번적으로 배치된다.
또한, 상기 공통 전극들(EL2)은 상기 제1 방향(D1)으로 연장되고, 상기 제2 방향(D2)으로 소정 간격 이격되어 배열된다. 상기 공통 전극들(EL2) 사이의 이격 영역은 상기 제1 서브화소 영역(PA1)과 상기 제2 서브화소 영역(PA2) 사이에 구비된 비유효 영역에 대응할 수 있다.
본 발명의 일 예로, 상기 공통 전극들(EL2) 각각은 제1 및 제2 서브화소 영역(PA1, PA2)에 대응하는 폭을 갖고, 상기 행 방향으로 연장될 수 있다. 구체적으로, 상기 공통 전극들(EL2) 중 i번째 공통 전극(여기서, i는 2 이상의 정수임)은 i번째 화소(PXi)의 제1 서브화소 영역(PA1) 및 i-1번째 화소(PXi-1)의 제2 서브화소 영역(PA2)에 중첩하여 배치되고, i+1번째 공통 전극은 i번째 화소(PXi)의 제2 서브화소 영역(PA2) 및 i+1번째 화소(PXi+1)의 제1 서브화소 영역(PA1)에 중첩하여 배치될 수 있다.
상기 공통 전극들(EL2) 각각은 인접하는 스토리지 라인(SL)과 전기적으로 연결될 수 있다. 도 10에 도시된 바와 같이, 상기 공통 전극들(EL2) 각각은 다수의 스토리지 라인들(SL) 중 두 개의 스토리지 라인과 오버랩될 수 있으며, 두 개의 스토리지 라인 중 하나의 스토리지 라인과 전기적으로 연결될 수 있다. 상기 공통 전극들(EL2)과 상기 스토리지 라인(SL)을 전기적으로 연결시키기 위한 콘택부는 상기 공통 전극들(EL2) 사이의 이격 영역에 대응하는 비유효 영역에 위치할 수 있다. 따라서, 상기 콘택부에 의해서 상기 화소의 개구율이 저하되는 것을 방지할 수 있다.
이로써, 상기 공통 전극들(EL2)은 상기 스토리지 라인(SL)과 전기적으로 연결됨으로써 상기 스토리지 전압을 상기 공통 전압으로써 수신함으로써, 상기 표시영역(DA)의 중앙 부위에 위치하는 상기 공통 전극(EL2)의 전위가 다운되는 현상을 방지할 수 있고, 크로스토크 불량을 개선할 수 있다.
도 11은 본 발명의 다른 실시예에 따른 표시장치의 평면도이고, 도 12는 도 11에 도시된 화소의 평면도이며, 도 13은 도 12에 도시된 절단선 Ⅶ-Ⅶ`에 따른 단면도이다. 단, 도 11 내지 도 13에 도시된 구성요소 중 도 8 및 도 9에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 11에서는 표시장치(100)의 표시영역(DA)만을 도시하였으나, 주변영역(PA)이 상기 표시영역(DA)의 적어도 일변에 인접하거나 또는 양변에 인접하여 형성되거나, 상기 표시영역(DA)을 감싸도록 형성될 수 있다.
상기 표시장치(100)의 표시영역(DA)은 상기 다수의 화소(PX)가 구비되어 실질적으로 영상을 표시하는 영역이다. 도 12에 도시된 바와 같이, 상기 다수의 화소(PX) 각각에는 제1 서브화소 전극(PE1) 및 제2 서브화소 전극(PE2)이 구비될 수 있다.
상기 표시영역(DA) 내에는 공통 전극들(EL2)이 더 구비된다. 상기 공통 전극들(EL2)은 상기 표시영역(DA) 내에서 상기 제1 방향(D1)으로 연장되고, 상기 제2 방향(D2)으로 배열된다. 상기 공통 전극들(EL2)은 상기 제2 방향(D2)으로 소정 간격 이격되어 배치된다. 본 발명의 일 예로, 상기 공통 전극들(EL2)의 이격 영역은 동일 화소 내에 위치하는 상기 제1 및 제2 서브화소 전극(PE1, PE2) 사이의 영역에 위치할 수 있다.
또한, 상기 표시영역(DA) 내에는 상기 공통 전극들(EL2)을 전기적으로 연결하기 위한 메탈 라인(ML)이 구비된다. 상기 메탈 라인(ML)은 상기 제2 방향(D2)으로 연장하여 상기 공통 전극들(EL2)과 교차하여 오버랩하도록 배치된다.
상기 화소들(PX)은 복수의 열과 복수의 행을 가진 매트릭스 형태로 상기 베이스 기판(110)의 상기 표시영역(DA) 상에 배열된다. 상기 화소들(PX) 각각은 서로 동일한 구조를 가지므로, 도 12에서는 하나의 화소를 예로 들어 설명하기로 한다.
도 12에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 화소(PX)는 제1 서브 화소 전극(PE1) 및 제1 박막 트랜지스터(TFT1)로 이루어진 제1 서브 화소 및 상기 제2 서브 화소 전극(PE2) 및 상기 제2 박막 트랜지스터(TFT2)로 이루어진 제2 서브 화소를 포함한다. 상기 제1 및 제2 서브 화소 전극(PE1, PE2)은 상기 제2 방향(D2)으로 배치되고, 상기 제1 서브 화소 전극(PE1)과 상기 제2 서 브화소 전극(PE2) 사이에는 상기 제1 방향(D1)으로 연장하는 게이트 라인(GL) 및 스토리지 라인(SL)이 구비된다.
또한, 상기 제1 및 제2 서브 화소 전극(PE1, PE2)의 일측에는 제1 데이터 라인(DL1)이 구비되고, 상기 제1 및 제2 서브 화소 전극(PE1, PE2)의 타측에는 제2 데이터 라인(DL2)이 구비된다. 상기 제1 및 제2 데이터 라인(DL1, DL2)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 및 제2 서브 화소 전극(PE1, PE2)을 사이에 두고 소정 간격 이격된다.
상기 제1 서브 화소 전극(PE1)은 제1 줄기부(PE1a)와 상기 제1 줄기부(PE1a)로부터 방사형으로 돌출되어 연장된 복수의 제1 가지부들(PE1b)을 포함할 수 있다.
상기 제1 줄기부(PE1a)는 본 발명의 실시예와 같이 십자 형상으로 제공될 수 있으며, 이 경우 상기 제1 서브 화소 전극(PE1)는 상기 제1 줄기부(PE1a)에 의해 네 개의 도메인으로 구분될 수 있다. 상기 제1 가지부들(PE1b)은 각 도메인에 대응되어, 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 상기 복수의 제1 가지부들(PE1b)은 서로 이격되어 있으며, 상기 제1 줄기부(PE1a)에 의해 구분된 영역 내에서는 서로 평행한 방향으로 연장된다.
또한, 상기 제2 서브 화소 전극(PE2)는 제2 줄기부(PE2a)와 상기 제2 줄기부(PE2a)로부터 방사형으로 돌출되어 연장된 복수의 제2 가지부들(PE2b)을 포함할 수 있다. 상기 제2 줄기부(PE2a)는 십자 형상으로 제공될 수 있으며, 이 경우 상기 제2 서브 화소 전극(PE2)은 상기 제2 줄기부(PE2a)에 의해 복수의 도메인으로 구분된다. 상기 제2 서브 화소 전극(PE2)에 있어서 상기 제2 가지부들(PE2b)은 각 도메인에 대응되어, 상기 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 상기 복수의 제2 가지부들(PE2b)은 서로 이격되어 있으며, 상기 제2 줄기부(PE2a)에 의해 구분된 영역 내에서는 서로 평행한 방향으로 연장된다.
상기 메탈 라인(ML)은 상기 제1 및 제2 데이터 라인(DL1, DL2) 사이에 배치되며, 특히, 상기 제1 및 제2 데이터 라인(DL1, DL2) 사이에서 상기 제1 및 제2 서브 화소 전극(PE1, PE2)의 비유효 표시영역에 대응하여 배치될 수 있다.
본 발명의 일 예로, 상기 메탈 라인(ML)은 상기 제1 줄기부(PE1a)의 상기 제2 방향(D2)으로 연장된 부분(즉, 세로 줄기부분) 및 상기 제2 줄기부(PE2a)의 상기 제2 방향(D2)으로 연장된 부분(즉, 세로 줄기부분)과 마주하도록 배치될 수 있다.
도 13에 도시된 바와 같이, 상기 메탈 라인(ML)은 상기 제1 및 제2 데이터 라인들(DL1, DL2)과 동일하게 제1 절연막(121) 상에 배치될 수 있다.
상기 메탈 라인(ML)은 제4 콘택홀(CH4)을 통해 상기 공통 전극(EL2)과 직접적으로 콘택될 수 있다. 상기 제4 콘택홀(CH4)은 상기 제1 보호막(122), 상기 블랙 매트릭스(125), 및 유기막(128)이 오픈되어 형성된 제1 오픈 영역 및 상기 제2 보호막(129)과 격벽층(130)이 오픈되어 형성된 제2 오픈 영역을 포함할 수 있다.
상기 격벽층(130)은 상기 액티브 캐버티(EM)의 주입구에 대응하는 위치에 제공된다. 본 발명의 일 실시예로, 상기 격벽층(130)은 상기 주입구에 바로 인접한 비유효 영역에 제공될 수 있다.
상기 공통 전극(EL2)은 유효 영역에서 상기 액티브 캐버티(EM)의 내벽에 형성되지만, 도 13에 도시된 바와 같이, 비유효 영역에서 상기 격벽층(130) 상에 구비된다.
상기 공통 전극(EL2)은 상기 제4 콘택홀(CH4)을 통해 상기 메탈 라인(ML)과 직접적으로 콘택될 수 있다.
동일한 방식으로 상기 메탈 라인(ML)은 상기 제2 방향(D2)으로 배열된 상기 공통 전극들(EL2)과 각각 전기적으로 콘택되어 상기 공통 전극들(EL2)을 전기적으로 연결시킨다.
또한, 상기 메탈 라인(ML)은 상기 제1 및 제2 데이터 라인(DL1, DL2)과 동일한 금속 물질로 이루어지므로, 상기 공통 전극들(EL2)을 형성하는 투명 전도성 산화물(예를 들어, ITO, IZO 등)보다 낮은 저항을 갖는다.
이처럼, 상기 공통 전극들(EL2)보다 낮은 저항을 갖는 상기 메탈 라인들(ML)을 이용하여, 상기 공통 전극들(EL2)을 상기 제2 방향(D2)으로 전기적으로 연결시키면, 상기 공통 전극들(EL2) 각각의 전위가 상기 표시영역(DA, 도 1에 도시됨)의 중앙 부위에서 다운되는 현상을 방지할 수 있다. 그 결과 크로스토크 불량을 방지하여 표시품질을 개선할 수 있다.
도 14는 본 발명의 다른 실시예에 따른 표시장치의 평면도이고, 도 15는 도 14에 도시된 절단선 Ⅷ-Ⅷ`에 따른 단면도이다. 단, 도 14 및 도 15에 도시된 구성요소 중 도 11 내지 도 13에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명한 생략한다.
도 14 및 도 15를 참조하면, 본 발명의 다른 실시예에 따른 상기 화소(PX)는 상기 스토리지 라인(SL)으로부터 분기된 연장부(SEP, 도 12에 도시됨)를 더 포함한다. 상기 연장부(SEP)는 상기 메탈 라인(ML)과 중첩하도록 배치한다.
상기 공통 전극(EL2)은 제5 콘택홀(CH5)을 통해 상기 메탈 라인(ML) 및 상기 연장부(SEP)와 직접적으로 콘택된다. 상기 제5 콘택홀(CH5)은 상기 연장부(SEP)를 노출시키는 제3 오픈 영역 및 상기 메탈 라인(ML)을 노출시키는 제4 오픈 영역을 포함할 수 있다.
상기 제3 오픈 영역은 상기 제1 절연막(121), 상기 제1 보호막(122), 상기 블랙 매트릭스(125), 및 유기막(128)이 오픈되어 형성된 영역이고, 상기 제4 오픈 영역은 상기 제1 보호막(122), 상기 블랙 매트릭스(125), 및 유기막(128)이 오픈되어 형성된 영역이다. 상기 제3 및 제4 오픈 영역 위로는 상기 제2 보호막(129)과 격벽층(130)이 오픈되어 형성된 제2 오픈 영역이 형성된다.
동일한 방식으로 상기 메탈 라인(ML)과 상기 스토리지 라인(SL)은 상기 제2 방향(D2)으로 배열된 상기 공통 전극들(EL2)과 각각 전기적으로 콘택되어 상기 공통 전극들(EL2)을 전기적으로 연결시킨다.
또한, 상기 메탈 라인(ML) 및 상기 스토리지 라인(SL)은 상기 공통 전극들(EL2)을 형성하는 투명 전도성 산화물(예를 들어, ITO, IZO 등)보다 낮은 저항을 갖는 금속 물질로 이루어진다.
이처럼, 상기 공통 전극들(EL2)보다 낮은 저항을 갖는 상기 메탈 라인(ML)을 이용하여, 상기 공통 전극들(EL2)을 상기 제2 방향(D2)으로 전기적으로 연결시키고, 상기 스토리지 라인(SL)을 이용하여 상기 공통 전극들(EL2) 각각의 상기 제1 방향(D1)으로의 전압 다운 현상을 보완할 수 있다. 따라서, 상기 공통 전극들(EL2) 각각의 전위가 상기 표시영역(DA, 도 1에 도시됨)의 중앙 부위에서 다운되는 현상을 방지할 수 있다. 그 결과 크로스토크 불량을 방지하여 표시품질을 개선할 수 있다.
설명의 편의를 위하여, 도 14에서는 상기 공통 전극들(EL2) 각각이 상기 스토리지 라인들(SL)과 부분적으로 중합하는 구조를 도시하였으나, 평면에서 봤을 때, 상기 공통 전극(EL2)은 상기 스토리지 라인(SL) 및 그 연장부(SEP)를 전체적으로 커버하도록 형성될 수 있다.
또한, 상기 연장부(SEP)는 필요에 따라 생략가능하며, 상기 연장부(SEP)가 생략된 경우, 상기 메탈 라인(ML)은 상기 스토리지 라인(SL)과 직접적으로 콘택될 수 있다.
도 16은 본 발명의 다른 실시예에 따른 공통 전극들의 평면도이고, 도 17은 본 발명의 일 실시예에 따른 두 개의 화소를 나타낸 평면도이며, 도 18은 도 17에 도시된 절단선 Ⅸ-Ⅸ`에 따른 단면도이다.
도 16을 참조하면, 상기 공통 전극들(EL2)은 상기 제1 및 제2 방향(D1, D2)으로 소정 간격 이격하여 도트 형태로 배열된다. 상기 공통 전극들(EL2)은 제5 콘택홀(CH5)을 통해 상기 메탈 라인(ML) 및 상기 스토리지 라인(SL)과 직접적으로 콘택된다. 상기 메탈 라인(ML)은 상기 제2 방향(D2)으로 이격되어 배열된 상기 공통 전극들(EL2)을 전기적으로 연결시키고, 상기 스토리지 라인(SL)은 상기 제1 방향(D1)으로 이격되어 배열되는 상기 공통 전극들(EL2)을 전기적으로 연결시키는 역할을 수행한다.
상기 공통 전극들(EL2) 각각은 평면에서 봤을 때 사각 형상을 가질 수 있다. 상기 공통 전극들(EL2)의 상기 제1 방향(D1)으로의 이격 거리는 상기 제2 방향(D2)으로의 이격 거리와 다를 수 있다.
도 17을 참조하면, 제1 화소(PX1)는 제1 및 제2 데이터 라인(DL1, DL2) 사이에 구비되고, 제2 화소(PX2)는 제3 및 제4 데이터 라인(DL3, DL4) 사이에 구비된다. 상기 제1 및 제2 화소(PX1, PX2) 사이에는 상기 제2 및 제3 데이터 라인(DL2, DL3)이 구비되고, 상기 제2 및 제3 데이터 라인(DL2, DL3)은 서로 소정 간격 이격되어 전기적으로 절연된다.
상기 제1 화소(PX1)의 제1 및 제2 서브 화소 전극(PE1, PE2)은 상기 제1 및 제2 데이터 라인(DL1, DL2)과 부분적으로 중첩할 수 있다. 상기 제2 화소(PX2)의 제1 및 제2 서브 화소 전극(PE1, PE2)은 상기 제3 및 제4 데이터 라인(DL1, DL2)과 부분적으로 중첩할 수 있다.
도 18에 도시된 바와 같이, 상기 제2 및 제3 데이터 라인(DL2, DL3) 사이의 이격 거리를 'd1'이라 하고, 상기 제1 화소(PX1)의 제1 서브 화소 전극(PE1)과 상기 제2 서브 화소 전극(PE2) 사이의 이격 거리를 'd2'라고 했을 때, 상기 d1은 d2보다 작다. 또한, 상기 공통 전극들(EL2)의 상기 제1 방향(D1)으로의 이격 거리를 'd3'라고 했을 때, 상기 d3는 상기 d2보다 작을 수 있다.
본 발명의 일 예로, 상기 공통 전극들(EL2)의 상기 제1 방향(D1)으로의 이격 거리(d3)는 상기 제1 화소(PX1)의 액티브 캐버티(EM)와 상기 제2 화소(PX2)의 액티브 캐버티(EM) 사이에 제공되는 트렌치(TC)의 폭보다 같거나 클 수 있다.
상기 트렌치(TC) 영역에서 상기 공통 전극들(EL2)을 제거하면, 상기 제1 및 제2 서브 화소 전극(PE1, PE2)과 상기 공통 전극들(EL2) 사이의 커플링 커패시터 또는 상기 데이터 라인들(DL1~DL4)과 상기 공통 전극들(EL2) 사이의 커플링 커패시터를 감소시킬 수 있다. 따라서, 상기 커플링 커패시터들에 의해서 유발되는 문제들을 개선할 수 있다.
도 19는 본 발명의 다른 실시예에 따른 두 개의 화소를 나타낸 평면도이고, 도 20은 도 19에 도시된 절단선 Ⅸ-Ⅸ`에 따른 단면도이다. 단, 도 19 및 도 20에 도시된 구성 요소 중 도 17 및 도 18에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
이하, 설명의 편의를 위하여 상기 제1 및 제2 서브 화소 전극(PE1, PE2)을 화소 전극(EL1)으로 통칭하여 설명하기로 한다.
도 19 및 도 20을 참조하면, 상기 제2 및 제3 데이터 라인(DL2, DL3) 사이의 이격 거리를 'd1'이라 하고, 상기 제1 화소(PX1)의 화소 전극(EL1)과 상기 제2 화소(PX2)의 화소 전극(EL1) 사이의 이격 거리를 'd2'라고 했을 때, 상기 d1은 d2보다 크다. 또한, 상기 공통 전극들(EL2)의 상기 제1 방향(D1)으로의 이격 거리를 'd3'라고 했을 때, 상기 d3는 상기 d2보다 클 수 있다.
따라서, 상기 제1 화소(PX1)의 상기 화소 전극(EL1)은 상기 제1 및 제2 데이터 라인(DL1, DL2)과 풀-오버랩될 수 있고, 상기 제2 화소(PX2)의 상기 화소 전극(EL1)은 상기 제3 및 제4 데이터 라인(DL3, DL4)과 풀-오버랩될 수 있다.
본 발명의 일 예로, 상기 공통 전극들(EL2)의 상기 제1 방향(D1)으로의 이격 거리(d3)는 상기 제1 화소(PX1)의 액티브 캐버티(EM)와 상기 제2 화소(PX2)의 액티브 캐버티(EM) 사이에 제공되는 트렌치(TC)의 폭보다 클 수 있다.
따라서, 상기 공통 전극들(EL2)의 상기 제1 방향(D1)에 위치하는 단부들은 상기 액티브 캐버티(EM) 상에 존재하고, 상기 제1 방향(D1)으로 인접하는 두 개의 액티브 캐버티(EM) 사이에는 상기 공통 전극들(EL2)이 존재하지 않는다.
또한, 상기 제1 화소(PX1)의 상기 화소 전극(EL1)은 좌우측 상기 트렌치 영역(TC)으로 연장되고, 상기 제2 화소(PX2)의 상기 화소 전극(EL1)은 좌우측 트렌치(TC) 영역으로 연장된다. 따라서, 상기 제1 화소(PX1)의 화소 전극(EL1)과 상기 제2 화소(PX2)의 화소 전극(EL1) 사이의 이격 거리(d2)는 상기 트렌치(TC) 영역의 폭보다 작을 수 있다.
상기 트렌치(TC) 영역에서 상기 공통 전극들(EL2)을 제거하면, 상기 화소 전극(EL1)을 상기 트렌치 영역으로 연장하더라도, 상기 공통 전극들(EL2)과 상기 화소 전극(EL1)들이 전기적으로 쇼트되는 것을 방지할 수 있다.
또한, 상기 화소 전극(EL1)을 상기 트렌치(TC) 영역으로 확장할 수 있어, 해당 데이터 라인들과의 풀-오버랩 구조를 실현할 수 있다. 풀-오버랩 구조는 하프-오버랩 구조에 비하여 상기 화소 전극(EL1) 각각의 좌우측 커플링 커패시터 차이에 대한 마진을 확보할 수 있는 구조이다.
상기 화소 전극(EL1)을 상기 해당 데이터 라인들과 풀-오버랩시키기 위하여 상기 해당 데이터 라인들을 화소 영역 측으로 절곡시키는 등, 상기 해당 데이터 라인들을 화소 영역 측으로 이동시키는 방식은 투과율을 저하시킨다.
그러나, 해당 데이터 라인들을 화소 영역 측으로 이동시키지 않고, 상기 화소 전극(EL1)을 상기 트렌치(TC) 영역으로 확장하여, 해당 데이터 라인들과의 풀-오버랩 구조를 실현함으로써, 투과율 저하를 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시패널 110: 베이스 기판
121: 제1 절연막 123: 컬러 필터
125: 블랙 매트릭스 127: 제2 절연막
131: 커버층 133: 배향막
140: 봉지층
121: 제1 절연막 123: 컬러 필터
125: 블랙 매트릭스 127: 제2 절연막
131: 커버층 133: 배향막
140: 봉지층
Claims (34)
- 표시영역 및 상기 표시영역을 감싸는 주변 영역으로 구분되는 베이스 기판;
상기 베이스 기판의 상기 표시영역 상에 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열된 다수의 화소 전극;
상기 다수의 화소 전극에 대응하여 터널 형상으로 제공된 다수의 액티브 캐버티;
상기 다수의 액티브 캐버티 내에 구비된 영상 표시층;
상기 표시영역에서 상기 영상 표시층을 사이에 두고 상기 화소 전극들과 마주하며 상기 제2 방향으로 배열되고, 상기 제2 방향으로 서로 이격되어 배치되는 다수의 공통 전극; 및
상기 표시영역에서 상기 제2 방향으로 연장하고, 상기 공통 전극들과 전기적으로 콘택되며, 상기 공통 전극들보다 낮은 저항을 갖는 메탈 라인을 포함하고,
상기 다수의 공통 전극들은 상기 표시영역에서 서로 이격되어 배치되며, 상기 다수의 공통 전극들은 상기 메탈 라인을 통해 상기 표시영역에서 전기적으로 연결되는 것을 특징으로 하는 표시장치. - 제1항에 있어서, 상기 공통 전극들은 상기 제1 방향으로 연장하는 표시장치.
- 제2항에 있어서, 상기 표시 영역에서 상기 제1 방향으로 연장하고, 상기 공통 전극들과 전기적으로 콘택되는 스토리지 라인을 더 포함하는 것을 특징으로 하는 표시장치.
- 제3항에 있어서, 상기 공통 전극들과 상기 스토리지 라인을 전기적으로 연결시키는 브릿지 전극을 더 포함하는 것을 특징으로 하는 표시장치.
- 제4항에 있어서, 상기 브릿지 전극의 일부분은 상기 화소 전극들과 동일층 상에 형성되고, 상기 화소 전극들과 전기적으로 절연되는 것을 특징으로 하는 표시장치.
- 제4항에 있어서, 상기 스토리지 라인으로부터 분기되어 상기 브릿지 전극과 직접적으로 콘택되는 연장부를 더 포함하는 것을 특징으로 하는 표시장치.
- 제6항에 있어서, 상기 화소 전극들과 상기 스토리지 라인 사이에 개재된 층간 절연막을 더 포함하고, 상기 층간 절연막에는 상기 연장부를 노출시키는 콘택홀이 형성되며,
상기 브릿지 전극은 상기 콘택홀을 통해 상기 연장부와 직접적으로 콘택되고, 상기 층간 절연막 상에서 상기 공통 전극들과 직접적으로 콘택되는 것을 특징으로 하는 표시장치. - 제7항에 있어서, 상기 브릿지 전극과 상기 공통 전극들이 직접적으로 콘택되는 영역은 상기 액티브 캐버티 외곽에 위치하는 것을 특징으로 하는 표시장치.
- 제4항에 있어서, 상기 브릿지 전극은 다수개로 이루어져 화소 단위로 구비되는 것을 특징으로 하는 표시장치.
- 제4항에 있어서, 상기 브릿지 전극은 다수개로 이루어져 다수의 화소들 중 블루 화소에 대응하여 구비되는 것을 특징으로 하는 표시장치.
- 제3항에 있어서, 상기 스토리지 라인으로부터 분기된 연장부를 더 포함하고,
상기 공통 전극들은 상기 액티브 캐버티 외곽에서 상기 연장부와 직접적으로 콘택되는 것을 특징으로 하는 표시장치. - 제11항에 있어서, 상기 연장부와 상기 공통 전극들 사이에 순차적으로 적층된 층간 절연막을 더 포함하고, 상기 층간 절연막에는 상기 연장부를 노출시키는 콘택홀이 형성되며,
상기 공통 전극들은 상기 콘택홀을 통해 상기 연장부와 직접적으로 콘택되는 것을 특징으로 하는 표시장치. - 제3항에 있어서, 상기 액티브 캐버티들을 정의하는 커버층을 더 포함하고,
상기 공통 전극들은 상기 커버층의 내면에 도포되는 것을 특징으로 하는 표시장치. - 제2항에 있어서, 상기 베이스 기판의 상기 주변 영역에 구비되고, 상기 제2 방향으로 연장하며, 상기 주변 영역에서 상기 공통 전극들과 전기적으로 콘택되는 연결 라인을 더 포함하는 것을 특징으로 하는 표시장치.
- 삭제
- 제1항에 있어서, 상기 제2 방향으로 연장하는 두 개의 데이터 라인을 더 포함하고, 상기 화소 전극들 각각은 상기 두 개의 데이터 라인 사이에 배치되며, 상기 메탈 라인은 두 개의 데이터 라인 사이에서 상기 화소 전극의 비유효 표시영역에 대응하여 배치되는 것을 특징으로 하는 표시장치.
- 제16항에 있어서, 상기 메탈 라인은 상기 데이터 라인들과 동일층 상에 배치되는 것을 특징으로 하는 표시장치.
- 제16항에 있어서, 상기 화소 전극들 각각은,
상기 제1 및 제2 방향으로 각각 연장하여 십자 형상을 갖는 줄기부 및 상기 줄기부로부터 방사형으로 돌출되어 연장한 다수의 가지부들을 포함하며,
상기 메탈 라인은 상기 줄기부의 상기 제2 방향으로 연장한 세로 부분에 대응하여 배치되는 것을 특징으로 하는 표시장치. - 제1항에 있어서, 상기 제1 방향으로 연장한 스토리지 라인을 더 포함하고, 상기 메탈 라인은 상기 스토리지 라인과 전기적으로 콘택되는 것을 특징으로 하는 표시장치.
- 제19항에 있어서, 상기 스토리지 라인과 상기 메탈 라인은 서로 다른 층 상에 구비되어 콘택홀을 통해 전기적으로 콘택되는 것을 특징으로 하는 표시장치.
- 제19항에 있어서, 상기 공통 전극들은 상기 제1 방향과 상기 제2 방향으로 소정 간격 이격하여 매트릭스 형태로 배열되는 것을 특징으로 하는 표시장치.
- 제21항에 있어서, 상기 제1 방향으로 서로 인접하는 두 개의 공통 전극 사이의 이격 거리는 상기 제1 방향으로 서로 인접하는 두 개의 화소 전극 사이의 이격 거리보다 작은 것을 특징으로 하는 표시장치.
- 제21항에 있어서, 상기 제1 방향으로 서로 인접하는 두 개의 공통 전극 사이의 이격 거리는 상기 제1 방향으로 서로 인접하는 두 개의 화소 전극 사이의 이격 거리보다 큰 것을 특징으로 하는 표시장치.
- 제23항에 있어서, 상기 제1 방향으로 서로 인접하는 두 개의 화소 전극과 각각 오버랩하는 두 개의 데이터 라인을 더 포함하고,
상기 두 개의 데이터 라인은 상기 제2 방향으로 연장하는 것을 특징으로 하는 표시장치. - 제24항에 있어서, 상기 두 개의 데이터 라인 사이의 이격 거리는 상기 제2 방향으로 서로 인접하는 두 개의 화소 전극 사이의 이격 거리보다 큰 것을 특징으로 하는 표시장치.
- 제1항에 있어서, 상기 영상 표시층은 액정층인 것을 특징으로 하는 표시장치.
- 제2항에 있어서, 상기 화소 전극들 각각은 제1 서브화소 전극이 구비되는 제1 서브화소 영역 및 제2 서브화소 전극이 구비되는 제2 서브화소 영역으로 구분되고,
상기 제1 및 제2 서브화소 영역은 상기 제2 방향으로 배열되며, 상기 제1 및 제2 서브화소 영역 사이에는 비유효 영역이 제공되는 것을 특징으로 하는 표시장치. - 제27항에 있어서, 상기 공통 전극들 각각은 상기 제1 및 제2 서브화소 영역에 대응하여 배치되고, 상기 공통 전극들 사이의 상기 제2 방향으로의 이격 영역은 상기 비유효 영역에 대응하는 것을 특징으로 하는 표시장치.
- 제28항에 있어서, 상기 공통 전극들 중 i번째 공통 전극(여기서, i는 2 이상의 정수임)은 상기 제2 방향으로 연속하는 두 개의 화소 중 i-1번째 화소의 제2 서브화소 영역 및 i번째 화소의 제1 서브화소 영역에 대응하여 배치되는 것을 특징으로 하는 표시장치.
- 표시영역 및 상기 표시영역을 감싸는 주변 영역으로 구분되는 베이스 기판;
상기 베이스 기판의 상기 표시영역 상에 제1 방향 및 상기 제1 방향과 직교하는 제2 방향으로 소정 간격 이격하여 매트릭스 형태로 배열되는 다수의 화소 전극;
상기 다수의 화소 전극에 대응하여 터널 형상으로 제공된 다수의 액티브 캐버티;
상기 다수의 액티브 캐버티 내에 구비된 영상 표시층;
상기 표시영역에서 상기 영상 표시층을 사이에 두고 상기 화소 전극들과 마주하며, 상기 제1 방향 및 상기 제2 방향으로 소정 간격 이격하여 매트릭스 형태로 배열되는 다수의 공통 전극;
상기 표시영역에서 상기 공통 전극들 중 상기 제1 방향으로 이격되어 배열되는 공통 전극들을 서로 전기적으로 연결시키며, 상기 제1 방향으로 연장하는 스토리지 라인; 및
상기 표시영역에서 상기 공통 전극들 중 상기 제2 방향으로 이격되어 배열되는 공통 전극들을 서로 전기적으로 연결시키며, 상기 제2 방향으로 연장하는 메탈 라인을 포함하는 표시 장치. - 제30항에 있어서, 상기 제1 방향으로 서로 인접하는 두 개의 공통 전극 사이의 이격 거리는 상기 제1 방향으로 서로 인접하는 두 개의 화소 전극 사이의 이격 거리보다 작은 것을 특징으로 하는 표시장치.
- 제30항에 있어서, 상기 제1 방향으로 서로 인접하는 두 개의 공통 전극 사이의 이격 거리는 상기 제1 방향으로 서로 인접하는 두 개의 화소 전극 사이의 이격 거리보다 큰 것을 특징으로 하는 표시장치.
- 제32항에 있어서, 상기 제1 방향으로 서로 인접하는 두 개의 화소 전극과 각각 오버랩하는 두 개의 데이터 라인을 더 포함하고,
상기 두 개의 데이터 라인은 상기 제2 방향으로 연장하는 것을 특징으로 하는 표시장치. - 제33항에 있어서, 상기 두 개의 데이터 라인 사이의 이격 거리는 상기 제2 방향으로 서로 인접하는 두 개의 화소 전극 사이의 이격 거리보다 큰 것을 특징으로 하는 표시장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/317,768 US20150035741A1 (en) | 2013-07-30 | 2014-06-27 | Display apparatus |
| JP2014150388A JP2015028631A (ja) | 2013-07-30 | 2014-07-24 | 表示装置 |
| CN201410360446.5A CN104345506A (zh) | 2013-07-30 | 2014-07-25 | 显示设备 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130090283 | 2013-07-30 | ||
| KR1020130090283 | 2013-07-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150016068A KR20150016068A (ko) | 2015-02-11 |
| KR101728142B1 true KR101728142B1 (ko) | 2017-04-20 |
Family
ID=52573179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140002953A KR101728142B1 (ko) | 2013-07-30 | 2014-01-09 | 표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101728142B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210016187A (ko) * | 2019-08-01 | 2021-02-15 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003172944A (ja) * | 2001-09-28 | 2003-06-20 | Hitachi Ltd | 表示装置 |
-
2014
- 2014-01-09 KR KR1020140002953A patent/KR101728142B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003172944A (ja) * | 2001-09-28 | 2003-06-20 | Hitachi Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150016068A (ko) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7057698B2 (en) | Liquid crystal display panel of horizontal electric field applying type including plurality of pixels divided into at least four sub-pixels | |
| JP2015028631A (ja) | 表示装置 | |
| US8072569B2 (en) | Fringe field switching liquid crystal display panel | |
| WO2017140000A1 (zh) | Va型coa液晶显示面板 | |
| US11281050B2 (en) | Liquid crystal display device | |
| US10613395B2 (en) | Liquid crystal display device | |
| US10394095B2 (en) | Liquid crystal display | |
| US8730422B2 (en) | Liquid crystal display | |
| KR20150070776A (ko) | 표시 장치 | |
| KR20070074130A (ko) | 표시패널 | |
| KR20080071356A (ko) | 어레이 기판 및 이를 이용한 표시 장치 | |
| KR20140057015A (ko) | 나노 크리스탈 디스플레이 | |
| JP2014145992A (ja) | 液晶表示装置 | |
| US9588380B2 (en) | Liquid crystal display device including an auxiliary capacitance line with a branch portion | |
| US9599855B2 (en) | Liquid crystal display | |
| KR20070014668A (ko) | 횡전계 방식 액정 표시 장치 및 그 제조 방법 | |
| US9513515B2 (en) | Liquid crystal display having improved response speed | |
| US20140307214A1 (en) | Liquid crystal display element and liquid crystal display device | |
| US20170010504A1 (en) | Display device array substrate | |
| KR101728142B1 (ko) | 표시장치 | |
| KR20070080143A (ko) | 액정표시장치 | |
| KR20160082786A (ko) | 표시 장치 | |
| KR20140132173A (ko) | 표시장치 및 이의 제조방법 | |
| US20170115536A1 (en) | Display device | |
| KR101308265B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |