KR102113612B1 - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR102113612B1
KR102113612B1 KR1020130126773A KR20130126773A KR102113612B1 KR 102113612 B1 KR102113612 B1 KR 102113612B1 KR 1020130126773 A KR1020130126773 A KR 1020130126773A KR 20130126773 A KR20130126773 A KR 20130126773A KR 102113612 B1 KR102113612 B1 KR 102113612B1
Authority
KR
South Korea
Prior art keywords
switching element
node
stage
power line
reset
Prior art date
Application number
KR1020130126773A
Other languages
English (en)
Other versions
KR20150047038A (ko
Inventor
허진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130126773A priority Critical patent/KR102113612B1/ko
Publication of KR20150047038A publication Critical patent/KR20150047038A/ko
Application granted granted Critical
Publication of KR102113612B1 publication Critical patent/KR102113612B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은 멀티 출력을 방지할 수 있는 쉬프트 레지스터에 관한 것으로, 순차적으로 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며; 각 스테이지는, 전단 스테이지로부터의 스캔펄스 및 후단 스테이지로부터의 스캔펄스에 따라 제 1 내지 제 4 노드의 신호상태를 제어하는 노드 제어부; 상기 제 1 내지 제 4 노드들의 전압에 따라 두 개의 스캔펄스들을 순차적으로 출력하고, 이를 자신으로부터의 전단 및 후단에 위치한 스테이지에 공급하는 출력하는 출력부; 및, 후단 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 제 1 내지 제 4 노드들 중 적어도 하나의 노드를 충전시키는 출력안정화부를 포함함을 특징으로 한다.

Description

쉬프트 레지스터{SHIFT REGISTER}
본 발명은 쉬프트 레지스터에 관한 것으로, 특히 멀티 출력을 방지할 수 있는 쉬프트 레지스터에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
화소전극들 각각은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 데이터 라인에 접속된다. 박막트랜지스터는 게이트 라인을 경유하여 게이트단자에 인가되는 출력펄스에 의해 턴-온되어, 데이터 라인의 데이터 신호가 화소전극에 충전되도록 한다.
한편, 구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 컨트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
타이밍 콘트롤러는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터 신호를 공급한다. 그리고, 전원공급부는 입력 전원을 승압 또는 감압하여 액정표시장치에서 필요로 하는 공통전압, 게이트 하이전압 신호, 게이트 로우전압 신호 등과 같은 구동전압들을 생성한다. 그리고, 게이트 드라이버는 출력펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 그리고, 데이터 드라이버는 게이트 라인들 중 어느 하나에 출력펄스가 공급될 때마다 데이터 라인들 각각에 화소 전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
여기서, 게이트 드라이버는 상술한 바와 같은 출력펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다.
종래의 쉬프트 레지스터는 서로 종속적으로 연결된 n개의 스테이지들로 구성된다. 여기서, 각 스테이지들은 하나씩의 출력펄스를 출력한다. 이 출력펄스들은 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다.
각 스테이지는 세트 노드 및 리세트 노드의 충전 및 방전 상태를 제어하기 위한 노드 제어부와, 세트 노드의 신호상태에 따라 스캔펄스를 출력하는 풀업 스위칭소자와, 그리고, 리세트 노드의 신호상태에 따라 방전용 전압을 출력하는 풀다운 스위칭소자를 구비한다.
여기서, 세트 노드와 리세트 노드는 서로 교번적으로 충전 및 방전되는데, 구체적으로 세트 노드가 충전된 상태일 때에는 리세트 노드가 방전된 상태를 유지하며, 리세트 노드가 충전된 상태일 때에는 세트 노드가 방전된 상태를 유지하게 된다.
이때, 세트 노드가 충전상태 일 때는 풀업 스위칭소자로부터는 스캔펄스가 출력되고, 리세트 노드가 충전상태 일 때는 풀다운 스위칭소자로부터 방전용 전압이 출력된다.
풀업 스위칭소자(Trpu)로부터 출력된 스캔펄스 및 풀다운 스위칭소자로부터 출력된 방전용 전압은 해당 게이트 라인에 공급된다.
여기서, 풀업 스위칭소자의 게이트단자는 세트 노드에 접속되며, 드레인단자는 클럭펄스가 인가되는 클럭전송라인에 접속되며, 소스단자는 게이트 라인에 접속된다.
클럭펄스는 주기적으로 하이 상태 및 로우 상태를 가지며 풀업 스위칭소자의 드레인단자에 공급된다. 이때, 풀업 스위칭소자는 매 주기마다 입력되는 하이 상태의 클럭펄스(CLK)들 중 어느 하나를 특정 시점에서 출력하게 된다. 이 특정 시점에 출력된 클럭펄스(CLK)가 게이트 라인을 구동하기 위한 출력펄스(Vout)이다.
이 특정 시점이란, 세트 노드가 충전된 이후의 시점을 말한다. 즉, 풀업 스위칭소자는 자신의 드레인단자에 주기적으로 계속해서 입력되는 클럭펄스들 중, 상기 특정 시점(즉, 세트 노드가 충전된 상태의 시점)에 입력된 하이 상태의 클럭펄스를 스캔펄스로서 출력하게 된다. 그리고, 그 스캔펄스의 출력 이후 세트 노드가 다음 프레임 기간이 시작될 때까지 방전상태로 유지됨에 따라, 풀업 스위칭소자는 한 프레임에 한 번의 스캔펄스를 출력하게 된다. 그런데, 클럭펄스는 한 프레임 기간 동안 여러 번 출력되기 때문에, 풀업 스위칭소자(Trpu)가 턴-오프된 상태에서도, 즉 세트 노드가 방전된 상태에서도 클럭펄스는 풀업 스위칭소자의 드레인단자에 계속해서 입력되게 된다.
다시 말하면, 풀업 스위칭소자는 한 프레임 기간 동안 단 한 번 턴-온되며, 이 턴-온되는 기간에 자신의 드레인단자에 입력되는 클럭펄스를 스캔펄스로 출력한다. 이후, 풀업 스위칭소자는 다음 프레임 기간이 시작될 때까지 턴-오프되며, 이에 따라, 풀업 스위칭소자는 이 턴-오프된 기간에는 아무리 자신의 드레인단자에 클럭펄스가 입력되어도, 이를 스캔펄스로 출력할 수 없다. 그런데, 이와 같이, 풀업 스위칭소자의 드레인단자에 주기적으로 클럭펄스가 인가됨에 따라, 풀업 스위칭소자의 게이트단자가 접속된 세트 노드와 풀업 스위칭소자의 드레인단자간에 커플링현상이 발생된다. 이와 같은 커플링현상에 의해, 세트 노드에는 클럭펄스에 따른 소정의 전압이 계속해서 충전되게 된다.
그러면, 세트 노드가 어느 순간 충전상태로 유지될 수 있다. 즉, 세트 노드가 원치 않는 타이밍에 충전상태로 유지될 수 있다. 이럴 경우, 세트 노드가 한 프레임 기간 동안에 두 번 이상 충전상태로 유지될 수 있으며, 이에 의해 풀업 스위칭소자가 한 프레임 기간 동안에 두 번 이상 턴-온될 수 있다. 결국, 상기와 같은 커플링현상에 의해 하나의 풀업 스위칭소자가 한 프레임 기간 동안 두 번 이상의 스캔펄스를 출력하는 멀티 출력 현상이 발생할 수 있다.
이와 같이, 하나의 풀업 스위칭소자가 한 프레임 기간 동안 두 번 이상의 스캔펄스를 출력하게 되면, 하나의 게이트 라인이 한 프레임 기간 동안 두 번 이상 구동되어 액정패널에 표시되는 화상의 품질이 저하되는 문제점이 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 안정화 스위칭소자들을 이용하여 리세트 노드의 충전 상태를 안정적으로 유지함으로써 멀티 출력 현상을 방지할 수 있는 쉬프트 레지스터에 대한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 순차적으로 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며; 각 스테이지는, 전단 스테이지로부터의 스캔펄스 및 후단 스테이지로부터의 스캔펄스에 따라 제 1 내지 제 4 노드의 신호상태를 제어하는 노드 제어부; 상기 제 1 내지 제 4 노드들의 전압에 따라 두 개의 스캔펄스들을 순차적으로 출력하고, 이를 자신으로부터의 전단 및 후단에 위치한 스테이지에 공급하는 출력하는 출력부; 및, 후단 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 제 1 내지 제 4 노드들 중 적어도 하나의 노드를 충전시키는 출력안정화부를 포함함을 특징으로 한다.
상기 제 1 내지 제 4 노드는 제 1 세트 노드, 제 2 세트 노드, 제 1 리세트 노드 및 제 2 리세트 노드이며; 상기 스테이지들 중 어느 하나인 제 k 스테이지에 구비된 노드 제어부는, 제 1 스타트 펄스 또는 제 k-1 스테이지로부터 두 개의 스캔펄스들 중 먼저 출력된 스캔펄스에 의해 제어되며, 충전용 전압을 전송하는 충전용전원라인과 제 1 세트 노드간에 접속된 제 1 세트 스위칭소자; 제 k+1 스테이지로부터의 두 개의 스캔펄스들 중 나중에 출력된 스캔펄스에 의해 제어되며, 상기 제 1 세트 노드와 방전용 전압을 전송하는 방전용전원라인간에 접속된 제 1 리세트 스위칭소자; 제 2 스타트 펄스 또는 제 k-1 스테이지로부터 두 개의 스캔펄스들 중 나중에 출력된 스캔펄스에 의해 제어되며, 상기 충전용전원라인과 제 2 세트 노드간에 접속된 제 2 세트 스위칭소자; 상기 제 k+1 스테이지로부터의 두 개의 스캔펄스들 중 나중에 출력된 스캔펄스에 의해 제어되며, 상기 제 2 세트 노드와 상기 방전용전원라인간에 접속된 제 2 리세트 스위칭소자; 제 1 리세트 노드의 신호상태에 따라 제어되며, 제 1 세트 노드와 상기 방전용전원라인간에 접속된 제 1 스위칭소자; 제 2 리세트 노드의 신호상태에 따라 제어되며, 상기 제 1 세트 노드와 상기 방전용전원라인간에 접속된 제 2 스위칭소자; 상기 제 1 세트 노드의 신호상태에 따라 제어되며, 상기 제 1 리세트 노드와 상기 방전용전원라인간에 접속된 제 3 스위칭소자; 제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 제어되며, 상기 제 1 교류전원라인과 제 1 공통 노드간에 접속된 제 4 스위칭소자; 상기 제 1 공통 노드의 신호상태에 따라 제어되며, 상기 제 1 교류전원라인과 상기 제 1 리세트 노드간에 접속된 제 5 스위칭소자; 상기 제 1 세트 노드의 신호상태에 따라 제어되며, 상기 제 1 공통 노드와 상기 방전용전원라인간에 접속된 제 6 스위칭소자; 제 2 세트 노드의 신호상태에 따라 제어되며, 상기 제 1 공통 노드와 상기 방전용전원라인간에 접속된 제 7 스위칭소자. 상기 제 1 스타트 펄스 또는 상기 제 k-1 스테이지로부터 두 개의 스캔펄스들 중 먼저 출력된 스캔펄스에 의해 제어되며, 상기 제 1 리세트 노드와 상기 방전용전원라인간에 접속된 제 8 스위칭소자; 상기 제 1 리세트 노드의 신호상태에 따라 제어되며, 상기 제 2 세트 노드와 상기 방전용전원라인간에 접속된 제 9 스위칭소자; 상기 제 2 리세트 노드의 신호상태에 따라 제어되며, 상기 제 2 세트 노드와 상기 방전용전원라인간에 접속된 제 10 스위칭소자; 상기 제 2 세트 노드의 신호상태에 따라 가 제어되며, 제 2 리세트 노드와 상기 방전용전원라인간에 접속된 제 11 스위칭소자; 제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 제어되며, 상기 제 2 교류전원라인과 제 2 공통 노드간에 접속된 제 12 스위칭소자; 상기 제 2 공통 노드의 신호상태에 따라 제어되며, 상기 제 2 교류전원라인과 상기 제 2 리세트 노드간에 접속된 제 13 스위칭소자; 상기 제 2 세트 노드의 신호상태에 따라 제어되며, 상기 제 2 공통 노드와 상기 방전용전원라인간에 접속된 제 14 스위칭소자; 및, 상기 제 1 세트 노드의 신호상태에 따라 제어되며, 상기 제 2 공통 노드와 상기 방전용전원라인간에 접속된 제 15 스위칭소자를 포함함을 특징으로 한다.
상기 제 k 스테이지에 구비된 출력부는, 제 1 세트 노드의 신호상태에 따라 제어되며, 클럭펄스들을 전송하는 클럭전송라인들 중 어느 하나와 제 1 출력단자간에 접속된 제 1 풀업 스위칭소자; 제 2 세트 노드의 신호상태에 따라 제어되며, 클럭펄스들을 전송하는 클럭전송라인들 중 어느 하나와 제 2 출력단자간에 접속된 제 2 풀업 스위칭소자; 제 1 리세트 노드의 신호상태에 따라 제어되며, 제 1 출력단자와 방전용전원라인간에 접속된 제 1 풀다운 스위칭소자; 제 2 리세트 노드의 신호상태에 따라 제어되며, 제 1 출력단자와 방전용전원라인간에 접속된 제 2 풀다운 스위칭소자; 제 1 리세트 노드의 신호상태에 따라 제어되며, 제 2 출력단자와 방전용전원라인간에 접속된 제 3 풀다운 스위칭소자; 및, 제 2 리세트 노드의 신호상태에 따라 제어되며, 제 2 출력단자와 방전용전원라인간에 접속된 제 4 풀다운 스위칭소자를 포함함을 특징으로 한다.
상기 제 k 스테이지에 구비된 출력안정화부는, 상기 제 k+1 스테이지로부터의 두 개의 스캔펄스들 중 나중에 출력된 스캔펄스에 의해 제어되며, 상기 제 1 교류전원라인과 상기 제 1 리세트 노드간에 접속된 제 1 안정화 스위칭소자; 및, 상기 제 k+1 스테이지로부터의 두 개의 스캔펄스들 중 나중에 출력된 스캔펄스에 의해 제어되며, 상기 제 2 교류전원라인과 상기 제 2 리세트 노드간에 접속된 제 2 안정화 스위칭소자를 포함함을 특징으로 한다.
본 발명에 따른 쉬프트 레지스터에는 다음과 같은 효과가 있다.
본 발명에서는, 안정화 스위칭소자들을 이용하여 프레임 기간 단위로 리세트 노드들을 번갈아 가며 충전시킨다. 따라서, 스테이지의 디스에이블 상태를 안정적으로 유지할 수 있으며, 그로 인해 멀티 출력이 방지될 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 2는 도 1의 쉬프트 레지스터에 공급되는 각종 신호의 타이밍도
도 3은 도 1에 구비된 임의의 스테이지의 구성을 나타낸 도면
도 4는 본 발명의 쉬프트 레지스터에 구비된 어느 하나의 스테이지의 노드 전압과 종래의 쉬프트 레지스터에 구비된 어느 하나의 스테이지의 노드 전압을 비교 설명하기 위한 도면
도 1은 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 2는 도 1의 쉬프트 레지스터에 공급되는 각종 신호의 타이밍도이다.
본 발명의 제 1 실시예에 따른 쉬프트 레지스터는, 도 1에 도시된 바와 같이, n개의 스테이지들(ST1 내지 STn)을 포함한다. 여기서, 각 스테이지(ST1 내지 STn)는 한 프레임 기간 동안 두 번 스캔펄스를 출력한다.
각 스테이지(ST1 내지 STn)는 상기 스캔펄스를 이용하여 자신에게 접속된 게이트 라인을 구동시키고, 자신으로부터 후단에 위치한 스테이지 및 자신으로부터 전단에 위치한 스테이지의 동작을 제어한다.
스테이지들(ST1 내지 STn)로부터 출력된 스캔펄스(Vout1 내지 Vout2n)는 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 그 게이트 라인들을 순차적으로 스캐닝하게 된다.
이러한 쉬프트 레지스터는 액정패널에 내장될 수 있다. 즉, 상기 액정패널은 화상을 표시하기 위한 표시부와 상기 표시부를 둘러싸는 비표시부를 갖는데, 상기 쉬프트 레지스터는 게이트 인 패널(Gate In Panel) 방식으로 비표시부에 내장된다.
이와 같이 구성된 쉬프트 레지스터에 구비된 스테이지들(ST1 내지 STn)은, 도 2에 도시된 바와 같이, 서로 순차적인 위상차를 갖고 순환하는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 서로 다른 위상차를 갖는 두 개의 클럭펄스와, 충전용 전압과, 그리고 제 1 및 제 2 교류 전압(Vac1, Vac2)을 공급받는다.
충전용 전압 및 방전용 전압은 모두 직류 전압으로서, 충전용 전압은 정극성을 나타내며, 그리고 방전용 전압은 부극성을 나타낸다. 한편, 방전용 전압은 접지전압이 될 수 있다.
제 1 및 제 2 교류 전압(Vac1, Vac2)은 각 스테이지(ST1 내지 STn)의 노드들 중 리세트 노드들의 충전과 방전을 제어하기 위한 신호들로서, 이 제 1 교류 전압(Vac1) 및 제 2 교류 전압(Vac2)은 모두 교류 전압이다. 제 1 교류 전압(Vac1)은 제 2 교류 전압(Vac2)에 대하여 180도 위상 반전된 형태를 갖는다. 제 1 및 제 2 교류 전압(Vac1, Vac2)의 하이상태에서의 전압값은 충전용 전압의 전압값과 동일 할 수도 있으며, 제 1 및 제 2 교류 전압(Vac1, Vac2)의 로우 상태에서의 전압값은 방전용 전압의 전압값과 동일 할 수도 있다. 제 1 및 제 2 교류 전압(Vac1, Vac2)은 p 프레임 기간을 주기로 하여 그들의 상태가 반전된다. 여기서, p는 자연수이다.
제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 각 스테이지(ST1 내지 STn)의 스캔펄스를 생성하는데 사용되는 신호들로서, 각 스테이지(ST1 내지 STn)는 이들 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 두 개의 클럭펄스를 공급받아 두 개의 스캔펄스를 출력한다. 예를 들어, 스테이지들(ST1 내지 STn) 중 기수번째 스테이지는 제 1 및 제 2 클럭펄스(CLK1, CLK2)를 사용하여 두 개의 스캔펄스를 출력하고, 스테이지들(ST1 내지 STn) 중 우수번째 스테이지는 제 3 및 제 4 클럭펄스(CLK3, CLK4)를 사용하여 두 개의 스캔펄스를 출력한다.
본 발명에서는 서로 다른 위상차를 갖는 4종의 클럭펄스를 사용하는 예를 나타내었지만, 상기 클럭펄스의 종류는 2개 이상이면 몇 개라도 사용할 수 있다.
제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 서로 위상차를 갖는 4상의 클럭펄스들이다. 즉, 제 2 클럭펄스(CLK2)는 제 1 클럭펄스(CLK1)보다 위상지연되어 출력되고, 제 3 클럭펄스(CLK3)는 제 2 클럭펄스(CLK2)보다 위상지연되어 출력되고, 제 4 클럭펄스(CLK4)는 제 3 클럭펄스(CLK3)보다 위상지연되어 출력되고, 제 1 클럭펄스(CLK1)는 제 4 클럭펄스(CLK4)보다 위상지연되어 출력된다.
제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들은 순차적으로 출력되며, 또한 순환하면서 출력된다. 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된 후, 다시 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된다. 따라서, 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)와 제 2 클럭펄스(CLK2) 사이에 해당하는 기간에서 출력된다.
각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간 동안 여러 번 출력되지만, 제 1 및 제 2 스타트 펄스(Vst1, Vst2)는 한 프레임 기간 동안 단 한번 출력된다. 다시 말하면, 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간 동안 주기적으로 여러 번의 액티브 상태(하이 상태)를 나타내지만, 제 1 및 제 2 스타트 펄스(Vst1, Vst2)는 한 프레임 기간 동안 단 한 번의 액티브상태를 나타낸다. 이 제 1 및 제 2 스타트 펄스(Vst1, Vst2)는 한 프레임 기간 중 어떠한 클럭펄스들(CLK1 내지 CLK4)보다도 가장 먼저 출력된다.
본 발명에서는, 도 2에 도시된 바와 같이, 펄스폭 구간이 중첩된 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)가 사용될 수 있다.
즉, 도 2에 도시된 바와 같이, 제 i 클럭펄스(i는 2이상의 자연수)의 펄스폭 구간 중 전반 1/2 구간이 제 i-1 클럭펄스의 펄스폭 구간 중 후반 1/2 구간과 중첩되어 있으며, 그 제 i 클럭펄스의 펄스폭 구간 중 후반 1/2 구간이 제 i+1 클럭펄스의 펄스폭 구간 중 전반 1/2 구간과 중첩되어 있다.
예를 들어, 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)가 각각 2수평기간(2H; 2 Horizontal Time)에 해당하는 펄스폭 구간을 갖는다면, 인접한 클럭펄스들은 1수평기간에 해당하는 구간만큼 서로 중첩된다. 이 충첩되는 펄스폭의 구간 길이는 1/2 구간에 해당하는 길이에만 한정되지 않으며 얼마든지 조절될 수 있다.
이와 같이 중첩된 클럭펄스들(CLK1 내지 CLK4)이 사용될 경우, 도 2에 도시된 바와 같이, 각 스테이지(ST1 내지 STn)로부터 출력되는 스캔펄스들(Vout1 내지 Vout2n)의 펄스폭도 서로 중첩된다.
각 스테이지(ST1 내지 STn)가 스캔펄스를 출력하기 위해서는 각 스테이지(ST1 내지 STn)의 인에이블 동작이 선행되어야 한다. 스테이지가 인에이블된다는 것은, 스테이지가 출력 가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 있는 상태로 세트된다는 것을 의미한다. 각 스테이지(ST1 내지 STn)는 자신으로부터 전단에 위치한 스테이지로부터의 두 개의 스캔펄스들 중 먼저 출력된 스캔펄스를 공급받아 인에이블될 수 있다. 예를 들어, 제 j 스테이지는 제 j-1 스테이지로부터의 두 개의 스캔펄스들에 응답하여 인에이블된다.
단, 가장 상측에 위치한 제 1 스테이지(ST1)는 타이밍 컨트롤러로부터의 제 1 및 제 2 스타트 펄스(Vst1, Vst2)에 응답하여 인에이블된다.
한편, 각 스테이지(ST1 내지 STn)는 스캔펄스 출력 이후 디스에이블되는데, 스테이지가 디스에이블된다는 것은, 이 스테이지가 출력이 불가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 없는 상태로 리세트된다는 것을 의미한다. 각 스테이지(ST1 내지 STn)는 자신으로부터 후단에 위치한 스테이지로부터의 두 개의 스캔펄스들 중 나중에 출력된 스캔펄스를 공급받아 디스에이블된다. 예를 들어, 제 j 스테이지는 제 j+1 스테이지로부터의 두 개의 스캔펄스들 중 나중에 출력된 스캔펄스에 응답하여 디스에이블된다.
단, 가장 하측에 위치한 제 n 스테이지(STn)는, 도시되지 않은 별도의 더미 스테이지로부터의 더미펄스에 응답하여 디스에이블된다. 여기서, 이 더미 스테이지는 전술된 제 n 스테이지(STn)로부터의 두 개의 스캔펄스들을 공급받아 세트되며, 그리고 타이밍 컨트로러로부터의 제 1 및 제 2 스타트 펄스(Vst1, Vst2)를 공급받아 디스에이블된다.
이와 같이 구성된 쉬프트 레지스터에서 각 스테이지(ST1 내지 STn)의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 3은 도 1에 구비된 임의의 스테이지(제 k 스테이지)의 구성을 나타낸 도면으로서, 모든 스테이지의 구성이 동일하므로 이 제 k 스테이지의 구성을 대표적으로 설명한다.
제 k 스테이지는, 도 3에 도시된 바와 같이, 노드 제어부(NC), 출력안정화부(OSC) 및 출력부(OU)를 포함한다.
제 k 스테이지의 노드 제어부(NC)는 제 1 세트 노드(Q1), 제 2 세트 노드(Q2), 제 1 리세트 노드(QB1) 및 제 2 리세트 노드(QB2)의 신호상태를 제어한다.
제 k 스테이지의 노드 제어부(NC)는, 제 1 세트 스위칭소자(S1), 제 2 세트 스위칭소자(S2), 제 1 리세트 스위칭소자(R1), 제 2 리세트 스위칭소자(R2), 그리고 제 1 내지 제 16 스위칭소자들(Tr1 내지 Tr16)을 포함한다.
제 k 스테이지에 구비된 제 1 세트 스위칭소자(S1)는 제 k-1 스테이지로부터 두 개의 스캔펄스들(Voutp-2, Voutp-1) 중 먼저 출력된 스캔펄스(Voutp-2)에 의해 제어되며, 충전용 전압(Vdd)을 전송하는 충전용전원라인(VdL)과 제 1 세트 노드(Q1)간에 접속된다. 이 제 1 세트 스위칭소자(S1)는 제 k-1 스테이지로부터 상대적으로 먼저 출력된 스캔펄스(Voutp-2)에 의해 턴-온 또는 턴-오프되며, 턴-온시 충전용 전압(Vdd)을 제 1 세트 노드(Q1)로 공급한다. 단, 제 1 스테이지(ST1)에 구비된 제 1 세트 스위칭소자(S1)는 전술된 스캔펄스(Voutp-2) 대신 제 1 스타트 펄스(Vst1)를 공급받는다.
제 k 스테이지에 구비된 제 2 세트 스위칭소자(S2)는 제 k-1 스테이지로부터 두 개의 스캔펄스들(Voutp-2, Voutp-1) 중 나중에 출력된 스캔펄스(Voutp-1)에 의해 제어되며, 충전용전원라인(VdL)과 제 2 세트 노드(Q2)간에 접속된다. 이 제 2 세트 스위칭소자(S2)는 제 k-1 스테이지로부터 상대적으로 나중에 출력된 스캔펄스(Voutp-1)에 의해 턴-온 또는 턴-오프되며, 턴-온시 충전용 전압(Vdd)을 제 2 세트 노드(Q2)로 공급한다. 단, 제 1 스테이지(ST1)에 구비된 제 2 세트 스위칭소자(S2)는 전술된 스캔펄스(Voutp-1) 대신 제 2 스타트 펄스(Vst2)를 공급받는다.
제 k 스테이지에 구비된 제 1 리세트 스위칭소자(R1)는 제 k+1 스테이지로부터의 두 개의 스캔펄스들(Voutp+2, Voutp+3) 중 나중에 출력된 스캔펄스(Voutp+3)에 의해 제어되며, 제 1 세트 노드(Q1)와 방전용 전압(Vss)을 전송하는 방전용전원라인(VsL)간에 접속된다. 이 제 1 리세트 스위칭소자(R1)는 제 k+1 스테이지로부터 상대적으로 나중에 출력된 스캔펄스(Voutp+3)에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 1 세트 노드(Q1)로 방전용 전압(Vss)을 공급한다. 단, 더미 스테이지에 구비된 제 1 리세트 스위칭소자(R1)는 전술된 스캔펄스(Voutp+3) 대신 제 1 스타트 펄스(Vst1) 또는 제 2 스타트 펄스(Vst2)를 공급받는다. 단, 제 n 스테이지에 구비된 제 1 리세트 스위칭소자(R1)는 전술된 스캔펄스(Voutp+3) 대신 더미 스테이지로부터 상대적으로 나중에 출력된 더미펄스를 공급받으며, 그리고 더미 스테이지에 구비된 제 1 리세트 스위칭소자(R1)는 전술된 스캔펄스(Voutp+3) 대신 제 1 스타트 펄스(Vst1) 또는 제 2 스타트 펄스(Vst2)를 공급받는다.
제 k 스테이지에 구비된 제 2 리세트 스위칭소자(R2)는 제 k+1 스테이지로부터의 두 개의 스캔펄스들(Voutp+2, Voutp+3) 중 나중에 출력된 스캔펄스(Voutp+3)에 의해 제어되며, 제 2 세트 노드(Q2)와 방전용전원라인(VsL)간에 접속된다. 이 제 2 리세트 스위칭소자(R2)는 제 k+1 스테이지로부터 상대적으로 나중에 출력된 스캔펄스(Voutp+3)에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 2 세트 노드(Q2)로 방전용 전압(Vss)을 공급한다. 단, 더미 스테이지에 구비된 제 2 리세트 스위칭소자(R2)는 전술된 스캔펄스(Voutp+3) 대신 제 1 스타트 펄스(Vst1) 또는 제 2 스타트 펄스(Vst2)를 공급받는다. 단, 제 n 스테이지에 구비된 제 2 리세트 스위칭소자(R2)는 전술된 스캔펄스(Voutp+3) 대신 더미 스테이지로부터 상대적으로 나중에 출력된 더미펄스를 공급받으며, 그리고 더미 스테이지에 구비된 제 2 리세트 스위칭소자(R2)는 전술된 스캔펄스(Voutp+3) 대신 제 1 스타트 펄스(Vst1) 또는 제 2 스타트 펄스(Vst2)를 공급받는다.
제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)는 제 1 리세트 노드(QB1)의 신호상태에 따라 제어되며, 제 1 세트 노드(Q1)와 방전용전원라인(VsL)간에 접속된다. 이 제 1 스위칭소자(Tr1)는 제 1 리세트 노드(QB1)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 세트 노드(Q1)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)는 제 2 리세트 노드(QB2)의 신호상태에 따라 제어되며, 제 1 세트 노드(Q1)와 방전용전원라인(VsL)간에 접속된다. 이 제 2 스위칭소자(Tr2)는 제 2 리세트 노드(QB2)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 세트 노드(Q1)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 3 스위칭소자(Tr3)는 제 1 세트 노드(Q1)의 신호상태에 따라 제어되며, 제 1 리세트 노드(QB1)와 방전용전원라인(VsL)간에 접속된다. 이 제 3 스위칭소자(Tr3)는 제 1 세트 노드(Q1)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 리세트 노드(QB1)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 4 스위칭소자(Tr4)는 제 1 교류전원라인(acL1)으로부터의 제 1 교류 전압(Vac1)에 따라 제어되며, 제 1 교류전원라인(acL1)과 제 1 공통 노드(CN1)간에 접속된다. 이 제 4 스위칭소자(Tr4)는 제 1 교류 전압(Vac1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 공통 노드(CN1)로 제 1 교류 전압(Vac1)을 공급한다.
제 k 스테이지에 구비된 제 5 스위칭소자(Tr5)는 제 1 공통 노드(CN1)의 신호상태에 따라 제어되며, 제 1 교류전원라인(acL1)과 제 1 리세트 노드(QB1)간에 접속된다. 이 제 5 스위칭소자(Tr5)는 제 1 공통 노드(CN1)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 리세트 노드(QB1)로 제 1 교류 전압(Vac1)을 공급한다.
제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)는 제 1 세트 노드(Q1)의 신호상태에 따라 제어되며, 제 1 공통 노드(CN1)와 방전용전원라인(VsL)간에 접속된다. 이 제 6 스위칭소자(Tr6)는 제 1 세트 노드(Q1)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 공통 노드(CN1)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 7 스위칭소자(Tr7)는 제 2 세트 노드(Q2)의 신호상태에 따라 제어되며, 제 1 공통 노드(CN1)와 방전용전원라인(VsL)간에 접속된다. 이 제 7 스위칭소자(Tr7)는 제 2 세트 노드(Q2)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 공통 노드(CN1)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 8 스위칭소자(Tr8)는 제 k-1 스테이지로부터 두 개의 스캔펄스들(Voutp-2, Voutp-1) 중 먼저 출력된 스캔펄스(Voutp-2)에 의해 제어되며, 제 1 리세트 노드(QB1)와 방전용전원라인(VsL)간에 접속된다. 이 제 8 스위칭소자(Tr8)는 제 k-1 스테이지로부터 상대적으로 먼저 출력된 스캔펄스(Voutp-2)에 의해 턴-온 또는 턴-오프되며, 턴-온시 방전용전압(Vss)을 제 1 리세트 노드(QB1)로 공급한다. 단, 제 1 스테이지(ST1)에 구비된 제 8 스위칭소자(Tr8)는 전술된 스캔펄스(Voutp-2) 대신 제 1 스타트 펄스(Vst1)를 공급받는다.
제 k 스테이지에 구비된 제 9 스위칭소자(Tr9)는 제 1 리세트 노드(QB1)의 신호상태에 따라 제어되며, 제 2 세트 노드(Q2)와 방전용전원라인(VsL)간에 접속된다. 이 제 9 스위칭소자(Tr1)는 제 1 리세트 노드(QB1)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 세트 노드(Q2)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 10 스위칭소자(Tr10)는 제 2 리세트 노드(QB2)의 신호상태에 따라 제어되며, 제 2 세트 노드(Q2)와 방전용전원라인(VsL)간에 접속된다. 이 제 10 스위칭소자(Tr10)는 제 2 리세트 노드(QB2)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 세트 노드(Q2)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 11 스위칭소자(Tr11)는 제 2 세트 노드(Q2)의 신호상태에 따라 제어되며, 제 2 리세트 노드(QB2)와 방전용전원라인(VsL)간에 접속된다. 이 제 11 스위칭소자(Tr11)는 제 2 세트 노드(Q2)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 리세트 노드(QB2)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 12 스위칭소자(Tr12)는 제 2 교류전원라인(acL2)으로부터의 제 2 교류 전압(Vac2)에 따라 제어되며, 제 2 교류전원라인(acL2)과 제 2 공통 노드(CN2)간에 접속된다. 이 제 12 스위칭소자(Tr12)는 제 2 교류 전압(Vac2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 공통 노드(CN2)로 제 2 교류 전압(Vac2)을 공급한다.
제 k 스테이지에 구비된 제 13 스위칭소자(Tr13)는 제 2 공통 노드(CN2)의 신호상태에 따라 제어되며, 제 2 교류전원라인(acL2)과 제 2 리세트 노드(QB2)간에 접속된다. 이 제 13 스위칭소자(Tr13)는 제 2 공통 노드(CN2)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 리세트 노드(QB2)로 제 2 교류 전압(Vac2)을 공급한다.
제 k 스테이지에 구비된 제 14 스위칭소자(Tr14)는 제 2 세트 노드(Q2)의 신호상태에 따라 제어되며, 제 2 공통 노드(CN2)와 방전용전원라인(VsL)간에 접속된다. 이 제 14 스위칭소자(Tr14)는 제 2 세트 노드(Q2)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 공통 노드(CN1)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 15 스위칭소자(Tr15)는 제 1 세트 노드(Q1)의 신호상태에 따라 제어되며, 제 2 공통 노드(CN2)와 방전용전원라인(VsL)간에 접속된다. 이 제 15 스위칭소자(Tr15)는 제 1 세트 노드(Q1)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 공통 노드(CN2)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 16 스위칭소자(Tr16)는 제 k-1 스테이지로부터 두 개의 스캔펄스들(Voutp-2, Voutp-1) 중 먼저 출력된 스캔펄스(Voutp-2)에 의해 제어되며, 제 2 리세트 노드(QB2)와 방전용전원라인(VsL)간에 접속된다. 이 제 16 스위칭소자(Tr16)는 제 k-1 스테이지로부터 상대적으로 먼저 출력된 스캔펄스(Voutp-2)에 의해 턴-온 또는 턴-오프되며, 턴-온시 방전용전압(Vss)을 제 2 리세트 노드(QB2)로 공급한다. 단, 제 1 스테이지(ST1)에 구비된 제 16 스위칭소자(Tr16)는 전술된 스캔펄스(Voutp-2) 대신 제 1 스타트 펄스(Vst1)를 공급받는다.
제 k 스테이지의 출력안정화부(OSU)는 제 1 안정화 스위칭소자(OS1) 및 제 2 안정화 스위칭소자(OS2)를 포함한다. 여기서, 이 출력안정화부(OSU)는 노드 제어부(NC)에 포함될 수도 있다.
제 k 스테이지에 구비된 제 1 안정화 스위칭소자(OS1)는 제 k+1 스테이지로부터의 두 개의 스캔펄스들(Voutp+2, Voutp+3) 중 나중에 출력된 스캔펄스(Voutp+3)에 의해 제어되며, 제 1 교류전원라인(acL1)과 제 1 리세트 노드(QB1)간에 접속된다. 이 제 1 안정화 스위칭소자(OS1)는 제 k+1 스테이지로부터 상대적으로 나중에 출력된 스캔펄스(Voutp+3)에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 제 1 리세트 노드(QB1)로 제 1 교류 전압(Vac1)을 공급한다. 단, 제 n 스테이지에 구비된 제 1 안정화 스위칭소자(OS1)는 전술된 스캔펄스(Voutp+3) 대신 더미 스테이지로부터 상대적으로 나중에 출력된 더미펄스를 공급받으며, 그리고 더미 스테이지에 구비된 제 1 안정화 스위칭소자(OS1)는 전술된 스캔펄스(Voutp+3) 대신 제 1 스타트 펄스(Vst1) 또는 제 2 스타트 펄스(Vst2)를 공급받는다.
제 k 스테이지에 구비된 제 2 안정화 스위칭소자(OS2)는 제 k+1 스테이지로부터의 두 개의 스캔펄스들(Voutp+2, Voutp+3) 중 나중에 출력된 스캔펄스(Voutp+3)에 의해 제어되며, 제 2 교류전원라인(acL2)과 제 2 리세트 노드(QB2)간에 접속된다. 이 제 2 안정화 스위칭소자(OS2)는 제 k+1 스테이지로부터 상대적으로 나중에 출력된 스캔펄스(Voutp+3)에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 제 2 리세트 노드(QB2)로 제 2 교류 전압(Vac2)을 공급한다. 단, 제 n 스테이지에 구비된 제 2 안정화 스위칭소자(OS2)는 전술된 스캔펄스(Voutp+3) 대신 더미 스테이지로부터 상대적으로 나중에 출력된 더미펄스를 공급받으며, 그리고 더미 스테이지에 구비된 제 2 안정화 스위칭소자(OS2)는 전술된 스캔펄스(Voutp+3) 대신 제 1 스타트 펄스(Vst1) 또는 제 2 스타트 펄스(Vst2)를 공급받는다.
제 k 스테이지의 출력부(OU)는 제 1 및 제 2 풀업 스위칭소자들(Trpu1, Trpu2)과, 그리고 제 1 내지 제 4 풀다운 스위칭소자들(Trpd1 내지 Trpd4)을 포함한다.
제 k 스테이지에 구비된 제 1 풀업 스위칭소자(Trpu1)는 제 1 세트 노드(Q1)의 신호상태에 따라 제어되며, 클럭펄스들(CLK1 내지 CLK4) 중 어느 하나(CLKi)를 전송하는 클럭전송라인(CTLi)과 제 1 출력단자(111a)간에 접속된다. 이 제 1 풀업 스위칭소자(Trpu1)는 제 1 세트 노드(Q1)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 클럭펄스(CLKi)를 제 1 출력단자(111a)로 공급한다.
제 k 스테이지에 구비된 제 2 풀업 스위칭소자(Trpu2)는 제 2 세트 노드(Q2)의 신호상태에 따라 제어되며, 클럭펄스들(CLK1 내지 CLK4) 중 또 다른 어느 하나(CLKi+1)를 전송하는 또 다른 클럭전송라인(CTLi+1)과 제 2 출력단자(111b)간에 접속된다. 이 제 2 풀업 스위칭소자(Trpu2)는 제 2 세트 노드(Q2)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 어느 하나의 클럭펄스(CLKi+1)를 제 2 출력단자(111b)로 공급한다.
제 k 스테이지에 구비된 제 1 풀다운 스위칭소자(Trpd1)는 제 1 리세트 노드(QB1)의 신호상태에 따라 제어되며, 제 1 출력단자(111a)와 방전용전원라인(VsL)간에 접속된다. 이 제 1 풀다운 스위칭소자(Trpd1)는 제 1 리세트 노드(QB1)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 출력단자(111a)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 2 풀다운 스위칭소자(Trpd2)는 제 2 리세트 노드(QB2)의 신호상태에 따라 제어되며, 제 1 출력단자(111a)와 방전용전원라인(VsL)간에 접속된다. 이 제 2 풀다운 스위칭소자(Trpd2)는 제 2 리세트 노드(QB2)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 출력단자(111a)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 3 풀다운 스위칭소자(Trpd3)는 제 1 리세트 노드(QB1)의 신호상태에 따라 제어되며, 제 2 출력단자(111b)와 방전용전원라인(VsL)간에 접속된다. 이 제 3 풀다운 스위칭소자(Trpd3)는 제 1 리세트 노드(QB1)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 출력단자(111b)로 방전용 전압(Vss)을 공급한다.
제 k 스테이지에 구비된 제 4 풀다운 스위칭소자(Trpd4)는 제 2 리세트 노드(QB2)의 신호상태에 따라 제어되며, 제 2 출력단자(111b)와 방전용전원라인(VsL)간에 접속된다. 이 제 4 풀다운 스위칭소자(Trpd4)는 제 2 리세트 노드(QB2)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 출력단자(111b)로 방전용 전압(Vss)을 공급한다.
이와 같이 구성된 쉬프트 레지스터의 동작을, 도 2 및 도 3을 참조하여, 설명하면 다음과 같다. 여기서, 모든 스테이지들의 동작은 동일하므로, 제 k 스테이지의 동작을 대표적으로 설명한다. 이때, 제 k 스테이지가 도 1에서의 제 3 스테이지에 해당할 경우를 예로서 설명한다.
이때, 제 1 프레임 기간에서의 제 1 초기 기간(Ts1), 제 2 초기 기간(Ts2), 제 1 기간(T1), 제 2 기간(T2), 제 3 기간(T3) 및 제 4 기간(T4) 동안 제 k 스테이지의 동작을 순차적으로 설명하면 다음과 같다.
제 1 초기 기간( Ts1 )
제 1 초기 기간(Ts1)에는 제 k-1 스테이지(즉, ST2)로부터의 제 p-2 스캔펄스(Voutp-2; 즉, Vout3)가 제 k 스테이지(즉, ST3)에 구비된 제 1 세트 스위칭소자(S1)의 게이트단자, 제 8 스위칭소자(Tr8)의 게이트단자 및 제 16 스위칭소자(Tr16)의 게이트단자에 공급된다.
그러면, 제 1 세트 스위칭소자(S1), 제 8 스위칭소자(Tr8) 및 제 16 스위칭소자(Tr16)가 턴-온되며, 이 턴-온된 제 1 세트 스위칭소자(S1)를 통해 하이 상태의 충전용 전압(Vdd)이 제 1 세트 노드(Q1)로 인가된다. 이에 따라, 제 1 세트 노드(Q1)가 충전되며, 이 충전된 제 1 세트 노드(Q1)에 게이트단자를 통해 접속된 제 1 풀업 스위칭소자(Trpu1), 제 3 스위칭소자(Tr3), 제 6 스위칭소자(Tr6) 및 제 15 스위칭소자(Tr15)가 턴-온된다.
여기서, 턴-온된 제 3 스위칭소자(Tr3) 및 제 8 스위칭소자(Tr8)를 통해 방전용 전압(VSS)이 제 1 리세트 노드(QB1)에 공급되어 이 제 1 리세트 노드(QB1)가 방전된다. 이에 따라, 제 1 리세트 노드(QB1)에 게이트단자를 통해 접속된 제 1 풀다운 스위칭소자(Trpd1), 제 1 스위칭소자(Tr1), 제 3 풀다운 스위칭소자(Trpd3) 및 제 9 스위칭소자(Tr9)가 턴-오프된다.
또한, 턴-온된 제 16 스위칭소자(Tr3)를 통해 방전용 전압(VSS)이 제 2 리세트 노드(QB2)에 공급되어 이 제 2 리세트 노드(QB2)가 방전된다. 이에 따라, 제 2 리세트 노드(QB2)에 게이트단자를 통해 접속된 제 4 풀다운 스위칭소자(Trpd4), 제 10 스위칭소자(Tr10), 제 2 풀다운 스위칭소자(Trpd2) 및 제 2 스위칭소자(Tr2)가 턴-오프된다.
한편, 제 1 프레임 기간 동안 제 1 교류 전압(Vac1)이 하이 상태로 유지되므로, 이 하이 상태의 제 1 교류 전압(Vac1)을 공급받는 제 4 스위칭소자(Tr4)는 제 1 프레임 기간 동안 턴-온 상태를 유지한다. 이 턴-온된 제 4 스위칭소자(Tr4)를 통해 제 1 교류 전압(Vac1)이 제 k 스테이지(STk)의 제 1 공통 노드(CN1)로 공급된다. 이때, 제 1 공통 노드(CN1)에는 턴-온된 제 6 스위칭소자(Tr6)를 통해 출력되는 방전용 전압(VSS)도 공급된다. 즉, 제 1 공통 노드(CN1)에는 하이 상태의 제 1 교류 전압(Vac1)과 로우 상태의 방전용 전압(VSS)이 함께 공급된다.
그런데, 방전용 전압(VSS)을 공급하는 제 6 스위칭소자(Tr6)의 사이즈가 제 1 교류 전압(Vac1)을 공급하는 제 4 스위칭소자(Tr4)의 사이즈보다 더 크게 설정되므로, 제 1 공통 노드(CN1)는 방전용 전압(VSS)으로 유지된다. 한편, 이후 설명하겠지만, 이 제 1 공통 노드(CN1)에는 턴-온된 제 7 스위칭소자(Tr7)에 의해 출력된 방전용 전압(VSS)이 더 공급된다. 따라서, 제 1 공통 노드(CN1)는 방전되고, 이 방전된 제 1 공통 노드(CN1)에 게이트단자를 통해 접속된 제 5 스위칭소자(Tr5)는 턴-오프된다.
이와 같이, 제 1 초기 기간(Ts1) 동안 제 k 스테이지의 제 1 세트 노드(Q1)가 충전되고, 제 1 및 제 2 리세트 노드(QB1, QB2)가 방전되어 제 k 스테이지는 1차 인에이블된다.
제 2 초기 기간( Ts2 )
제 2 초기 기간(Ts2)에는 제 k-1 스테이지(즉, ST2)로부터의 제 p-1 스캔펄스(Voutp-1; 즉, Vout4)가 제 k 스테이지에 구비된 제 2 세트 스위칭소자(S2)의 게이트단자에 공급된다.
그러면, 제 2 세트 스위칭소자(S2)가 턴-온되며, 이 턴-온된 제 2 세트 스위칭소자(S2)를 통해 하이 상태의 충전용 전압(Vdd)이 제 2 세트 노드(Q2)로 인가된다. 이에 따라, 제 2 세트 노드(Q2)가 충전되며, 이 충전된 제 2 세트 노드(Q2)에 게이트단자를 통해 접속된 제 2 풀업 스위칭소자(Trpu2), 제 11 스위칭소자(Tr11), 제 14 스위칭소자(Tr14) 및 제 17 스위칭소자(Tr17)가 턴-온된다.
한편, 제 1 프레임 기간 동안 제 2 교류 전압(Vac2)이 로우 상태로 유지되므로, 이 로우 상태의 제 2 교류 전압(Vac2)을 공급받는 제 12 스위칭소자(Tr12)는 제 1 프레임 기간 동안 턴-오프 상태를 유지한다.
전술된 제 1 초기 기간(Ts1)에서 제 15 스위칭소자(Tr15)가 턴-온 상태였고, 또한 제 1 세트 노드(Q1)가 계속 충전 상태를 유지하므로, 이 제 2 초기 기간(Ts2)에도 제 15 스위칭소자(Tr15)는 턴-온 상태이다. 이 턴-온된 제 15 스위칭소자(Tr15)를 통해 방전용 전압(Vss)이 제 2 공통 노드(CN2)로 공급되고, 그로 인해 이 제 2 공통 노드(CN2)가 방전된다. 따라서, 이 방전된 제 2 공통 노드(CN2)에 게이트단자를 통해 접속된 제 13 스위칭소자(Tr13)는 턴-오프된다.
이와 같이, 제 2 초기 기간(Ts2) 동안 제 k 스테이지의 제 2 세트 노드(Q2)가 충전되고, 제 1 및 제 2 리세트 노드(QB1, QB2)는 이전의 방전 상태를 그대로 유지된다. 즉, 이 제 2 초기 기간(Trs2)에 제 k 스테이지는 2차 인에이블된다.
제 1 기간( T1 )
이 제 1 기간(T1)에는, 도 2에 도시된 바와 같이, 제 i 클럭펄스(CLKi; 즉, CLK1)가 하이 상태를 나타낸다.
제 k 스테이지의 제 1 세트 노드(Q1)가 전술된 제 1 초기 기간(Ts1)동안 인가되었던 충전용 전압(VDD)에 의해 충전상태로 계속 유지됨에 따라, 제 k 스테이지의 제 1 풀업 스위칭소자(Trpu1)는 턴-온 상태를 유지한다. 이때, 턴-온된 제 1 풀업 스위칭소자(Trpu1)의 드레인단자에 제 i 클럭펄스(CLKi; 즉, CLK1)가 인가됨에 따라, 플로팅 상태의 제 1 세트 노드(Q1)에 충전된 충전용 전압(VDD)은 부트스트랩핑에 의해 증폭된다.
따라서, 제 k 스테이지의 제 1 풀업 스위칭소자(Trpu1)의 드레인단자에 인가된 제 i 클럭펄스(CLKi)는 소스단자(제 1 출력단자(111a))를 통해 안정적으로 출력된다. 여기서, 제 1 풀업 스위칭소자(Trpu1)를 통해 출력된 제 i 클럭펄스(CLKi)가 제 p 스캔펄스(Voutp; 즉, Vout5)이다. 제 p 스캔펄스(Voutp)는 제 p 게이트 라인, 제 k+1 스테이지(즉, ST4)에 공급된다. 이에 따라, 이 제 1 기간(T1)에 제 p 게이트 라인이 구동되고, 그리고 제 k+1 스테이지는 1차 인에이블된다.
이 제 1 기간(T1)에서의 제 k+1 스테이지의 1차 인에이블 동작은 상술된 제 1 초기 기간(Ts1)에서의 제 k 스테이지의 인에이블 동작과 동일하다.
제 2 기간( T2 )
이 제 2 기간(T2)에는, 도 2에 도시된 바와 같이, 제 i+1 클럭펄스(CLKi+1; 즉, CLK2)가 하이 상태를 나타낸다.
제 k 스테이지의 제 2 세트 노드(Q2)가 전술된 제 2 초기 기간(Ts2)동안 인가되었던 충전용 전압(VDD)에 의해 충전상태로 계속 유지됨에 따라, 제 k 스테이지의 제 2 풀업 스위칭소자(Trpu2)는 턴-온 상태를 유지한다. 이때, 턴-온된 제 2 풀업 스위칭소자(Trpu2)의 드레인단자에 제 i+1 클럭펄스(CLKi+1)가 인가됨에 따라, 플로팅 상태의 제 2 세트 노드(Q2)에 충전된 충전용 전압(VDD)은 부트스트랩핑에 의해 증폭된다.
따라서, 제 k 스테이지의 제 2 풀업 스위칭소자(Trpu2)의 드레인단자에 인가된 제 i+1 클럭펄스(CLKi+1)는 소스단자(제 2 출력단자(111b))를 통해 안정적으로 출력된다. 여기서, 제 2 풀업 스위칭소자(Trpu2)를 통해 출력된 제 i+1 클럭펄스(CLKi+1)가 제 p+1 스캔펄스(Voutp+1; 즉, Vout6)이다. 제 p+1 스캔펄스(Voutp+1)는 제 p+1 게이트 라인, 제 k+1 스테이지 및 제 k-1 스테이지에 공급된다. 이에 따라, 이 제 2 기간(T2)에 제 p+1 게이트 라인이 구동되고, 제 k+1 스테이지는 2차 인에이블되고, 그리고 제 k-1 스테이지는 디스에이블된다.
제 3 기간( T3 )
이 제 3 기간(T3)에서의 제 k 스테이지의 동작은 전술된 제 2 기간(T2)에서의 동작과 실질적으로 동일하다. 따라서, 이에 대한 설명은 전술된 동작을 참조한다.
제 4 기간( T4 )
이 제 4 기간(T4)에는 제 k+1 스테이지(즉, ST4)로부터의 제 p+3 스캔펄스(Voutp+3; 즉, Vout8)가 제 k 스테이지로 공급되어, 이 제 k 스테이지가 디스에이블되는 바, 이 제 k 스테이지의 디스에이블 동작을 상세히 설명하면 다음과 같다.
즉, 제 p+3 스캔펄스(Voutp+3)는 제 k 스테이지에 구비된 제 1 안정화 스위칭소자(OS1)의 게이트단자, 제 2 안정화 스위칭소자(OS2)의 게이트단자, 제 1 리세트 스위칭소자(R1)의 게이트단자 및 제 2 리세트 스위칭소자(R2)의 게이트단자에 공급된다. 그러면, 제 1 안정화 스위칭소자(OS1), 제 2 안정화 스위칭소자(OS2), 제 1 리세트 스위칭소자(R1) 및 제 2 리세트 스위칭소자(R2)는 턴-온된다.
이 턴-온된 제 1 리세트 스위칭소자(R1)를 통해 방전용 전압(Vss)이 제 k 스테이지의 제 1 세트 노드(Q1)에 공급된다. 따라서, 제 1 세트 노드(Q1)는 방전되고, 그 방전된 제 1 세트 노드(Q1)에 게이트단자를 통해 접속된 제 1 풀업 스위칭소자(Trpu1), 제 3 스위칭소자(Tr3), 제 6 스위칭소자(Tr6) 및 제 15 스위칭소자(Tr15)가 턴-오프된다.
또한, 턴-온된 제 2 리세트 스위칭소자(R2)를 통해 방전용 전압(Vss)이 제 k 스테이지의 제 2 세트 노드(Q2)에 공급된다. 따라서, 제 2 세트 노드(Q2)는 방전되고, 그 방전된 제 2 세트 노드(Q2)에 게이트단자를 통해 접속된 제 2 풀업 스위칭소자(Trpu2), 제 11 스위칭소자(Tr11), 제 14 스위칭소자(Tr14) 및 제 7 스위칭소자(Tr7)가 턴-오프된다.
또한 제 k 스테이지(ST1)의 제 6 및 제 7 스위칭소자(Tr6, Tr7)가 턴-오프됨에 따라, 제 1 공통 노드(CN1)에는 제 4 스위칭소자(Tr4)를 통해 출력되는 제 1 교류 전압(Vac1)만이 공급된다. 이에 따라, 제 1 공통 노드(CN1)가 충전되고, 이 충전된 제 1 공통 노드(CN1)에 게이트단자를 통해 접속된 제 5 스위칭소자(Tr5)가 턴-온된다.
그리고, 이 턴-온된 제 5 스위칭소자(Tr5)를 통해 제 1 교류 전압(Vac1)이 제 k 스테이지의 제 1 리세트 노드(QB1)에 공급된다. 그러면, 제 1 리세트 노드(QB1)가 충전되고, 이 충전된 제 1 리세트 노드(QB1)에 게이트단자를 통해 접속된 제 1 풀다운 스위칭소자(Trpd1), 제 3 풀다운 스위칭소자(Trpd3), 제 1 스위칭소자(Tr1) 및 제 9 스위칭소자(Tr9)가 턴-온된다.
턴-온된 제 1 스위칭소자(Tr1)를 통해 방전용 전압(VSS)이 제 1 세트 노드(Q1)에 공급됨으로써, 이 제 1 세트 노드(Q1)의 방전상태가 더욱 안정적으로 유지된다. 또한, 턴-온된 제 9 스위칭소자(Tr9)를 통해 방전용 전압(VSS)이 제 2 세트 노드(Q2)에 공급됨으로써, 이 제 2 세트 노드(Q2)의 방전상태가 안정적으로 더욱 유지된다.
또한, 턴-온된 제 1 안정화 스위칭소자(OS1)를 통해 하이 상태의 제 1 교류 전압(Vac1)이 제 1 리세트 노드(QB1)로 공급되는 바, 이에 의해 제 1 리세트 노드(QB1)의 충전 상태가 더욱 안정적으로 유지된다. 따라서, 제 k 스테이지가 안정적으로 디스에이블 상태로 유지되므로 멀티 출력의 발생이 억제될 수 있다.
한편, 턴-온된 제 2 안정화 스위칭소자(OS2)를 통해 로우 상태의 제 2 교류 전압(Vac2)이 제 2 리세트 노드(QB2)로 공급되는 바, 이에 의해 제 2 리세트 노드(QB1)는 방전된다.
이와 같이, 제 4 기간(T4)에 제 k 스테이지의 제 1 및 제 2 세트 노드(Q1, Q2)가 방전되고, 제 1 리세트 노드(QB1)가 충전되고, 그리고 제 2 리세트 노드(QB2)가 방전됨으로써 제 k 스테이지는 디스에이블된다.
이와 같이 상기 제 4 기간(T4) 동안 제 k 스테이지의 제 1 풀다운 스위칭소자(Trpd1) 및 제 3 풀다운 스위칭소자(Trpd3)가 턴-온됨에 따라, 제 1 풀다운 스위칭소자(Trpd1)는 제 1 출력단자(111a)를 통해 방전용 전압(Vss)을 출력하고, 이를 제 p 게이트 라인 및 제 k+1 스테이지로 공급하고, 그리고 제 3 풀다운 스위칭소자(Trpd3)는 제 2 출력단자(111b)를 통해 방전용 전압(VSS)을 출력하고, 이를 제 p+1 게이트 라인, 제 k+1 스테이지 및 제 k-1 스테이지로 공급한다.
한편, 제 2 프레임 기간에는 제 1 교류 전압(Vac1)이 로우 상태로 천이하는 반면, 제 2 교류 전압(Vac2)이 하이 상태로 천이함에 따라, 전술된 제 2 안정화 스위칭소자(OS2)가 제 2 리세트 노드(QB2)의 충전 상태를 안정적으로 유지한다.
이와 같이, 본 발명에 따르면, 제 1 및 제 2 안정화 스위칭소자(OS1, OS2)가 프레임 기간 단위로 제 1 리세트 노드(QB1)와 제 2 리세트 노드(QB2)를 번갈아 가며 충전시킨다. 따라서, 스테이지의 디스에이블 상태를 안정적으로 유지할 수 있으며, 그로 인해 멀티 출력이 방지될 수 있다.
도 4는 본 발명의 쉬프트 레지스터에 구비된 어느 하나의 스테이지의 노드 전압과 종래의 쉬프트 레지스터에 구비된 어느 하나의 스테이지의 노드 전압을 비교 설명하기 위한 도면이다.
도 4에 도시된 바와 같이, 본 발명에서의 제 1 리세트 노드(QB1)의 전압이 종래의 그것에 비하여 더 높은 전압으로 안정적으로 유지됨을 알 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Tr#: 제 # 스위칭소자 OS#: 제 # 안정화 스위칭소자
CN#: 제 # 공통 노드 Q#: 제 # 세트 노드
QB#: 제 # 리세트 노드 CLKi: 제 I 클럭펄스
CLKi+1: 제 I+1 클럭펄스 NC: 노드 제어부
OU: 출력부 Vdd: 충전용 전압
Vss: 방전용 전압 Vac#: 제 # 교류 전압
Voutp: 제 p 스캔펄스 Voutp+1: 제 p+1 스캔펄스
Voutp+3: 제 p+3 스캔펄스 Voutp-2: 제 p-2 스캔펄스
Voutp-1: 제 p-1 스캔펄스 OSU: 출력안정화부
Trpu#: 제 # 풀업 스위칭소자 Trpd#: 제 # 풀다운 스위칭소자
S#: 제 # 세트 스위칭소자 R#: 제 # 리세트 스위칭소자

Claims (4)

  1. 순차적으로 스캔펄스들을 순차적으로 출력하는 다수의 스테이지들을 포함하며;
    각 스테이지는,
    전단 스테이지로부터의 스캔펄스 및 후단 스테이지로부터의 스캔펄스에 따라 제 1 내지 제 4 노드의 신호상태를 제어하는 노드 제어부;
    상기 제 1 내지 제 4 노드들의 전압에 따라 두 개의 스캔펄스들을 순차적으로 출력하고, 이를 자신으로부터의 전단 및 후단에 위치한 스테이지에 공급하는 출력하는 출력부; 및,
    후단 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 제 1 내지 제 4 노드들 중 적어도 하나의 노드를 충전시키는 출력안정화부를 포함하고,
    상기 제 1 내지 제 4 노드는 제 1 세트 노드, 제 2 세트 노드, 제 1 리세트 노드 및 제 2 리세트 노드이며;
    상기 스테이지들 중 어느 하나인 제 k 스테이지에 구비된 노드 제어부는,
    제 1 스타트 펄스 또는 제 k-1 스테이지로부터 두 개의 스캔펄스들 중 먼저 출력된 스캔펄스에 의해 제어되며, 충전용 전압을 전송하는 충전용전원라인과 제 1 세트 노드간에 접속된 제 1 세트 스위칭소자;
    제 k+1 스테이지로부터의 두 개의 스캔펄스들 중 나중에 출력된 스캔펄스에 의해 제어되며, 상기 제 1 세트 노드와 방전용 전압을 전송하는 방전용전원라인간에 접속된 제 1 리세트 스위칭소자;
    제 2 스타트 펄스 또는 제 k-1 스테이지로부터 두 개의 스캔펄스들 중 나중에 출력된 스캔펄스에 의해 제어되며, 상기 충전용전원라인과 제 2 세트 노드간에 접속된 제 2 세트 스위칭소자;
    상기 제 k+1 스테이지로부터의 두 개의 스캔펄스들 중 나중에 출력된 스캔펄스에 의해 제어되며, 상기 제 2 세트 노드와 상기 방전용전원라인간에 접속된 제 2 리세트 스위칭소자;
    제 1 리세트 노드의 신호상태에 따라 제어되며, 제 1 세트 노드와 상기 방전용전원라인간에 접속된 제 1 스위칭소자;
    제 2 리세트 노드의 신호상태에 따라 제어되며, 상기 제 1 세트 노드와 상기 방전용전원라인간에 접속된 제 2 스위칭소자;
    상기 제 1 세트 노드의 신호상태에 따라 제어되며, 상기 제 1 리세트 노드와 상기 방전용전원라인간에 접속된 제 3 스위칭소자;
    제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 제어되며, 상기 제 1 교류전원라인과 제 1 공통 노드간에 접속된 제 4 스위칭소자;
    상기 제 1 공통 노드의 신호상태에 따라 제어되며, 상기 제 1 교류전원라인과 상기 제 1 리세트 노드간에 접속된 제 5 스위칭소자;
    상기 제 1 세트 노드의 신호상태에 따라 제어되며, 상기 제 1 공통 노드와 상기 방전용전원라인간에 접속된 제 6 스위칭소자;
    제 2 세트 노드의 신호상태에 따라 제어되며, 상기 제 1 공통 노드와 상기 방전용전원라인간에 접속된 제 7 스위칭소자;
    상기 제 1 스타트 펄스 또는 상기 제 k-1 스테이지로부터 두 개의 스캔펄스들 중 먼저 출력된 스캔펄스에 의해 제어되며, 상기 제 1 리세트 노드와 상기 방전용전원라인간에 접속된 제 8 스위칭소자;
    상기 제 1 리세트 노드의 신호상태에 따라 제어되며, 상기 제 2 세트 노드와 상기 방전용전원라인간에 접속된 제 9 스위칭소자;
    상기 제 2 리세트 노드의 신호상태에 따라 제어되며, 상기 제 2 세트 노드와 상기 방전용전원라인간에 접속된 제 10 스위칭소자;
    상기 제 2 세트 노드의 신호상태에 따라 가 제어되며, 제 2 리세트 노드와 상기 방전용전원라인간에 접속된 제 11 스위칭소자;
    제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 제어되며, 상기 제 2 교류전원라인과 제 2 공통 노드간에 접속된 제 12 스위칭소자;
    상기 제 2 공통 노드의 신호상태에 따라 제어되며, 상기 제 2 교류전원라인과 상기 제 2 리세트 노드간에 접속된 제 13 스위칭소자;
    상기 제 2 세트 노드의 신호상태에 따라 제어되며, 상기 제 2 공통 노드와 상기 방전용전원라인간에 접속된 제 14 스위칭소자; 및,
    상기 제 1 세트 노드의 신호상태에 따라 제어되며, 상기 제 2 공통 노드와 상기 방전용전원라인간에 접속된 제 15 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 k 스테이지에 구비된 출력부는,
    제 1 세트 노드의 신호상태에 따라 제어되며, 클럭펄스들을 전송하는 클럭전송라인들 중 어느 하나와 제 1 출력단자간에 접속된 제 1 풀업 스위칭소자;
    제 2 세트 노드의 신호상태에 따라 제어되며, 클럭펄스들을 전송하는 클럭전송라인들 중 어느 하나와 제 2 출력단자간에 접속된 제 2 풀업 스위칭소자;
    제 1 리세트 노드의 신호상태에 따라 제어되며, 제 1 출력단자와 방전용전원라인간에 접속된 제 1 풀다운 스위칭소자;
    제 2 리세트 노드의 신호상태에 따라 제어되며, 제 1 출력단자와 방전용전원라인간에 접속된 제 2 풀다운 스위칭소자;
    제 1 리세트 노드의 신호상태에 따라 제어되며, 제 2 출력단자와 방전용전원라인간에 접속된 제 3 풀다운 스위칭소자; 및,
    제 2 리세트 노드의 신호상태에 따라 제어되며, 제 2 출력단자와 방전용전원라인간에 접속된 제 4 풀다운 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  4. 제 1 항에 있어서,
    상기 제 k 스테이지에 구비된 출력안정화부는,
    상기 제 k+1 스테이지로부터의 두 개의 스캔펄스들 중 나중에 출력된 스캔펄스에 의해 제어되며, 상기 제 1 교류전원라인과 상기 제 1 리세트 노드간에 접속된 제 1 안정화 스위칭소자; 및,
    상기 제 k+1 스테이지로부터의 두 개의 스캔펄스들 중 나중에 출력된 스캔펄스에 의해 제어되며, 상기 제 2 교류전원라인과 상기 제 2 리세트 노드간에 접속된 제 2 안정화 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
KR1020130126773A 2013-10-23 2013-10-23 쉬프트 레지스터 KR102113612B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130126773A KR102113612B1 (ko) 2013-10-23 2013-10-23 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130126773A KR102113612B1 (ko) 2013-10-23 2013-10-23 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20150047038A KR20150047038A (ko) 2015-05-04
KR102113612B1 true KR102113612B1 (ko) 2020-05-21

Family

ID=53386182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126773A KR102113612B1 (ko) 2013-10-23 2013-10-23 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR102113612B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403382B2 (en) 2016-08-05 2019-09-03 Hannstar Display Corporation Gate driving circuit and display apparatus
CN107689213B (zh) * 2016-08-05 2020-07-07 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置
KR102332423B1 (ko) * 2017-07-27 2021-11-30 엘지디스플레이 주식회사 시프트레지스터 및 이를 포함하는 표시장치
KR102628945B1 (ko) * 2020-12-10 2024-01-24 엘지디스플레이 주식회사 게이트 구동 회로, 디스플레이 장치 및 디스플레이 장치의 구동 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243806B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR101521647B1 (ko) * 2007-12-28 2015-05-20 엘지디스플레이 주식회사 구동 드라이버 및 그 구동 방법
KR101568249B1 (ko) * 2007-12-31 2015-11-11 엘지디스플레이 주식회사 쉬프트 레지스터
KR101350635B1 (ko) * 2009-07-03 2014-01-10 엘지디스플레이 주식회사 듀얼 쉬프트 레지스터
KR101647698B1 (ko) * 2009-09-18 2016-08-11 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동방법

Also Published As

Publication number Publication date
KR20150047038A (ko) 2015-05-04

Similar Documents

Publication Publication Date Title
KR101385478B1 (ko) 게이트 드라이버
KR101350635B1 (ko) 듀얼 쉬프트 레지스터
JP5140570B2 (ja) シフトレジスタ
KR102102902B1 (ko) 쉬프트 레지스터
KR101341909B1 (ko) 쉬프트 레지스터
US7873140B2 (en) Shift register
KR20140098880A (ko) 쉬프트 레지스터
KR20090109257A (ko) 쉬프트 레지스터
KR20110110502A (ko) 쉬프트 레지스터
KR20110000469A (ko) 쉬프트 레지스터
KR20130010715A (ko) 쉬프트 레지스터
KR102113612B1 (ko) 쉬프트 레지스터
KR101658150B1 (ko) 쉬프트 레지스터
KR102034046B1 (ko) 쉬프트 레지스터
KR101296632B1 (ko) 쉬프트 레지스터
KR20140014746A (ko) 쉬프트 레지스터
KR20090057798A (ko) 쉬프트 레지스터
KR101192760B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR20140095209A (ko) 쉬프트 레지스터
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101243806B1 (ko) 쉬프트 레지스터
KR101481661B1 (ko) 쉬프트 레지스터
KR101232171B1 (ko) 쉬프트 레지스터
KR101519912B1 (ko) 쉬프트 레지스터
KR101394929B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)