KR101243806B1 - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR101243806B1
KR101243806B1 KR1020060060557A KR20060060557A KR101243806B1 KR 101243806 B1 KR101243806 B1 KR 101243806B1 KR 1020060060557 A KR1020060060557 A KR 1020060060557A KR 20060060557 A KR20060060557 A KR 20060060557A KR 101243806 B1 KR101243806 B1 KR 101243806B1
Authority
KR
South Korea
Prior art keywords
voltage source
node
response
switching element
switching device
Prior art date
Application number
KR1020060060557A
Other languages
English (en)
Other versions
KR20080002020A (ko
Inventor
김빈
조성학
조혁력
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060060557A priority Critical patent/KR101243806B1/ko
Publication of KR20080002020A publication Critical patent/KR20080002020A/ko
Application granted granted Critical
Publication of KR101243806B1 publication Critical patent/KR101243806B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element

Abstract

본 발명은 별도의 스타트 펄스를 사용하지 않고도 스테이지를 동작시킬 수 있는 쉬프트 레지스터에 관한 것으로, 서로 다른 위상을 갖는 적어도 두 개의 클럭펄스들을 전송하는 적어도 두 개의 클럭전송라인들 상기 클럭전송라인들로부터의 클럭펄스들을 공급받아 차례로 스캔펄스들을 출력하는 다수의 스테이지들 및, 적어도 하나의 클럭펄스를 공급받아 스타트 펄스를 생성하고, 이 스타트 펄스를 상기 스테이지들 중 적어도 어느 하나의 스테이지에 공급하여 상기 스테이지를 인에이블시키는 스타트 스테이지를 포함하는 것이다.
액정표시장치, 쉬프트 레지스터, 스캔펄스, 스타트 펄스

Description

쉬프트 레지스터{A shift register}
도 1은 종래의 쉬프트 레지스터를 나타낸 도면
도 2는 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 3은 도 2의 쉬프트 레지스터에 공급되는 신호 및 상기 쉬프트 레지스터로부터 출력되는 신호의 타이밍도를 나타낸 도면
도 4는 스타트 스테이지에 구비된 회로 구성을 나타낸 도면
도 5는 스타트 스테이지를 제외한 나머지 스테이지들에 구비된 회로 구성을 나타낸 도면
도 6은 스타트 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면
도 7은 제 1 스테이지에 구비된 회로 구성을 나타낸 도면
도 8은 스타트 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면
도 9는 도 8의 스타트 스테이지에 공급되는 신호 및 상기 쉬프트 레지스터로부터 출력되는 신호의 타이밍도를 나타낸 도면
도 10은 도 8의 스타트 스테이지에 구비된 또 다른 회로 구성도
＊도면의 주요부에 대한 부호 설명
201 : 스타트 스테이지 ST : 스테이지
CLK : 클럭펄스 STn+1 : 더미 스테이지
222 : 클럭전송라인 Vout : 스캔펄스
본 발명은 액정표시장치의 쉬프트 레지스터에 관한 것으로, 특히 별도의 스타트 펄스를 사용하지 않고도 스테이지를 동작시킬 수 있는 쉬프트 레지스터에 대하 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이 버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 타이밍 콘트롤러는 상기 게이트 드라이버 및 상기 데이터 드라이버의 구동 타이밍을 제어함과 아울러 상기 데이터 드라이버에 화소데이터 신호를 공급한다. 그리고, 상기 전원공급부는 입력 전원을 승압 또는 감압하여 액정표시장치에서 필요로 하는 공통전압(VCOM), 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL) 등과 같은 구동전압들을 생성한다. 그리고, 상기 게이트 드라이버는 스캔펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 그리고, 상기 데이터 드라이버는 게이트 라인들 중 어느 하나에 스캔펄스가 공급될 때마다 데이터 라인들 각각에 화소 전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
여기서, 상기 게이트 드라이버는 상술한 바와 같은 스캔펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다. 이를 첨부된 도면을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.
도 1은 종래의 쉬프트 레지스터를 나타낸 도면이다.
종래의 쉬프트 레지스터는, 도 1에 도시된 바와 같이, 서로 종속적으로 연결된 n개의 스테이지들(ST1 내지 STn)로 구성된다.
여기서, 각 스테이지들(ST1 내지 STn)은 클럭전송라인들(111)로부터의 클럭펄스를 공급받아 순차적으로 스캔펄스(Vout1 내지 Voutn)를 출력한다. 그리고, 이 스캔펄스들(Vout1 내지 Voutn)을 액정패널의 게이트 라인들에 순차적으로 공급하여, 각 게이트 라인들을 차례로 구동시킨다.
각 스테이지(ST1 내지 STn)가 스캔펄스를 출력하기 위해서는, 각 스테이지(ST1 내지 STn)는 인에이블 상태에 있어야 한다. 이를 위해, 각 스테이지(ST1 내지 STn)들은 전단 스테이지로부터의 스캔펄스에 의해 인에이블된다.
한편, 제 1 스테이지(ST1)의 전단에는 스테이지가 존재하지 않기 때문에 상기 제 1 스테이지(ST1)는 외부로부터의 스타트 펄스(Vst)를 공급받아 인에이블된다.
이와 같이, 종래의 쉬프트 레지스터는 상기 클럭펄스(CLK)들 이외에도 반드시 스타트 펄스(Vst)를 필요로 한다. 이에 따라, 종래의 쉬프트 레지스터는 클럭전송라인(111)들의 수가 증가하는 문제점을 갖는다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 클럭펄스 및 전원을 사용하여 스타트 펄스를 출력할 수 있는 스타트 스테이지를 구비하여 클럭전송라인의 수를 줄일 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 서로 다른 위상을 갖는 적어도 두 개의 클럭펄스들을 전송하는 적어도 두 개의 클럭전송 라인들 상기 클럭전송라인들로부터의 클럭펄스들을 공급받아 차례로 스캔펄스들을 출력하는 다수의 스테이지들 및, 적어도 하나의 클럭펄스를 공급받아 스타트 펄스를 생성하고, 이 스타트 펄스를 상기 스테이지들 중 적어도 어느 하나의 스테이지에 공급하여 상기 스테이지를 인에이블시키는 스타트 스테이지를 포함함을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 쉬프트 레지스터를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 3은 도 2의 쉬프트 레지스터에 공급되는 신호 및 상기 쉬프트 레지스터로부터 출력되는 신호의 타이밍도를 나타낸 도면이다.
본 발명의 실시예에 따른 쉬프트 레지스터는, 도 2에 도시된 바와 같이, 서로 종속적으로 연결된 n개의 스테이지들(ST1 내지 STn), 스타트 스테이지(201), 및 더미 스테이지(STn+1)를 포함한다.
여기서, 각 스테이지들(ST1 내지 STn), 스타트 스테이지(201), 및 더미 스테이지(STn+1)는 한 프레임 기간동안 차례로 스캔펄스(Vout1 내지 Voutn+1)를 출력한다. 즉, 상기 스타트 스테이지(201)부터 더미 스테이지(STn+1)지까지 차례로 스캔펄스를 출력한다.
여기서, 상기 스타트 스테이지(201) 및 더미 스테이지(STn+1)를 제외한 상기 스테이지들(ST1 내지 STn)로부터 출력된 스캔펄스들(Vout1 내지 Voutn)은 상기 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인 들을 순차적으로 스캐닝하게 된다.
상기 더미 스테이지(STn+1)로부터 출력된 스캔펄스는 게이트 라인에는 인가되지 않고, 제 n 스테이지(STn)에만 공급된다. 즉, 상기 더미 스테이지(STn+1)로부터 출력된 제 n 스캔펄스(Voutn)는 상기 제 n 스테이지(STn)를 디스에이블시키기 위한 신호이다.
상기 스타트 스테이지(201)로부터 출력된 스타트 펄스(Vst)는 게이트 라인에 인가되지 않고, 제 1 스테이지(ST1)에만 공급된다. 즉, 상기 스타트 스테이지(201)로부터 출력된 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1)를 인에이블시키기 위한 신호이다.
다른 실시예로서, 상기 스타트 스테이지(201)로부터 출력된 스타트 펄스(Vst)는 제 1 게이트 라인에 공급될 수 있다. 이와 같은 경우, 제 1 스테이지(ST1)로부터 출력된 제 1 스캔펄스(Vout1)는 제 2 게이트 라인에 공급되며, 제 2 스테이지(ST2)로부터 출력된 제 2 스캔펄스(Vout2)는 제 3 게이트 라인에 공급되며, ..., 제 n-1 스테이지로부터 출력된 제 n-1 스캔펄스는 제 n 게이트 라인에 공급된다. 그리고, 제 n 스테이지(STn)는 제 n-1 스테이지를 디스에이블시키기 위한 스캔펄스를 출력하는 더미 스테이지(STn+1)로서 역할한다. 따라서, 상기와 같이 스타트 스테이지(201)로부터 출력된 스타트 펄스(Vst)가 상기 제 1 게이트 라인에 공급될 경우, 더미 스테이지(STn+1)는 필요없게 된다.
각 스테이지(ST1 내지 STn+1)는 전단 스테이지로부터의 스캔펄스에 응답하여 인에이블된다.
즉, 제 k 스테이지는 제 k-1 스테이지로부터의 스캔펄스에 응답하여 인에이블되고, 제 k+1 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다. 단, 스타트 스테이지(201)는 클럭펄스들 중 어느 하나의 클럭펄스에 응답하여 인에이블된다.
이와 같이 구성된 쉬프트 레지스터의 동작을 설명하면 다음과 같다.
먼저 스타트 스테이지(201)가 제 3 클럭펄스(CLK3)를 공급받아 인에이블되고, 이 인에이블된 스타트 스테이지(201)가 제 4 클럭펄스(CLK4)를 스타트 펄스(Vst)로서 출력한다. 그리고, 이 스타트 펄스(Vst)를 제 1 스테이지(ST1)에 공급하여 상기 제 1 스테이지(ST1)를 인에이블시킨다.
이후, 이 인에이블된 제 1 스테이지(ST1)가 제 1 클럭펄스(CLK1)를 제 1 스캔펄스(Vout1)로서 출력한다. 그리고, 이 제 1 스캔펄스(Vout1)를 제 2 스테이지(ST2)에 공급하여 상기 제 2 스테이지(ST2)를 인에이블시킨다.
이후, 이 인에이블된 제 2 스테이지(ST2)가 제 2 클럭펄스(CLK2)를 제 2 스캔펄스(Vout2)로서 출력한다. 그리고, 이 제 2 스캔펄스(Vout2)를 제 3 스테이지(ST3)에 공급하여 상기 제 3 스테이지(ST3)를 인에이블시킨다. 또한, 상기 제 2 스테이지(ST2)로부터 출력된 제 2 스캔펄스(Vout2)는 제 1 스테이지(ST1)에 공급되어 상기 제 1 스테이지(ST1)를 디스에이블시킨다.
이와 같은 방식으로 제 3 내지 제 n 스테이지(ST3 내지 STn)가 차례로 스캔펄스(Vout3 내지 Voutn)를 출력한다.
상기 스타트 스테이지(201)는 내부에 구비된 제 1 노드 제어부(401)를 통해 디스에이블되므로, 디스에이블 동작시 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)를 공급받을 필요가 없다.
물론 다른 실시예로서, 상기 스타트 스테이지(201)도 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)를 공급받아 디스에이블될 수 도 있다.
제품의 사이즈를 줄이기 위해, 이러한 쉬프트 레지스터는 액정패널의 비표시부에 내장되는 것이 바람직하다.
상기 스타트 스테이지(201)의 회로 구성 및 나머지 스테이지들(ST1 내지 STn+1)에 구비된 회로 구성을 살펴보면 다음과 같다.
도 4는 스타트 스테이지에 구비된 회로 구성을 나타낸 도면이고, 도 5는 스타트 스테이지를 제외한 나머지 스테이지들에 구비된 회로 구성을 나타낸 도면이다.
스타트 스테이지(201)는, 도 4에 도시된 바와 같이, 인에이블용 노드(Q), 충전용 스위칭소자(Trc), 제 1 노드 제어부(401), 및, 풀업 스위칭소자(Trpu)를 포함한다.
상기 충전용 스위칭소자(Trc)는 인에이블용 노드(Q)를 충전시키기 위한 스위칭소자이다.
이 충전용 스위칭소자(Trc)는 제 3 클럭펄스(CLK3)의 논리값에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 충전용 전압원(VDD)(또는 제 3 클럭펄스(CLK3))을 상기 인에이블용 노드(Q)에 공급함으로써 상기 인에이블용 노드(Q)를 충전시킨다.
상기 제 3 클럭펄스(CLK3)는, 도 3에 도시된 바와 같이, 주기적으로 하이 전 압 및 로우 전압을 갖는 클럭펄스이다.
상기 충전용 스위칭소자(Trc)는 상기 제 3 클럭펄스(CLK3)의 하이 전압에 의해 턴-온되어, 상기 충전용 전압원(VDD)(또는 제 3 클럭펄스(CLK3)의 하이 전압)을 상기 인에이블용 노드(Q)에 공급함으로써 상기 인에이블용 노드(Q)를 충전시킨다.
풀업 스위칭소자(Trpu)는 상기 인에이블용 노드(Q)에 공급된 신호의 논리값에 따라 턴-온 또는 턴-오프되며, 턴-온시 자신에게 공급되는 제 4 클럭펄스(CLK4)를 출력한다.
상기 제 4 클럭펄스(CLK4)도, 도 3에 도시된 바와 같이, 주기적으로 하이 전압 및 로우 전압을 갖는 클럭펄스이다.
상기 풀업 스위칭소자(Trpu)의 드레인단자에는 상기 제 4 클럭펄스(CLK4)의 하이 전압이 한 프레임 기간동안 여러번 공급되는데, 상기 풀업 스위칭소자(Trpu)는 이 제 4 클럭펄스(CLK4)의 하이 전압들 중 특정 하이 전압을 출력한다.
즉, 상기 풀업 스위칭소자(Trpu)는 상기 인에이블용 노드(Q)가 제 3 클럭펄스(CLK3)로 충전된 시점 이후에 자신에게 공급되는 제 4 클럭펄스(CLK4)의 하이 전압을 출력한다. 이 특정 시점에 출력된 제 4 클럭펄스(CLK4)의 하이 전압이 스타트 펄스(Vst)로서 작용한다.
상기 풀업 스위칭소자(Trpu)는 상기 스타트 펄스(Vst)를 상기 스테이지들 중 첫 번째 스테이지, 즉 제 1 스테이지(ST1)에 공급한다.
상기 충전용 스위칭소자(Trc)에 공급되는 제 3 클럭펄스(CLK3)는 주기적으로 하이 전압을 나타내므로, 상기 충전용 스위칭소자(Trc)는 한 프레임 기간 동안에 여러번 턴-온된다.
상기 충전용 스위칭소자(Trc)가 턴-온될 때마다 상기 턴-온된 충전용 스위칭소자(Trc)를 통해 충전용 전압원(VDD)(또는 제 3 클럭펄스(CLK3))이 상기 인에이블용 노드(Q)에 충전된다.
상기 인에이블용 노드(Q)는 한 프레임 기간 중의 일 기간동안만 충전되고, 나머지 기간동안은 방전상태를 유지하여야 한다. 그래야만 상기 풀업 스위칭소자(Trpu)가 한 프레임 기간 중 단 한 번만 턴-온될 수 있다.
이 풀업 스위칭소자(Trpu)가 한 프레임 기간동안 단 한 번 턴-온되어야만, 상기 풀업 스위칭소자(Trpu)로부터 출력되는 스타트 펄스(Vst)는 한 프레임 기간에 한 번의 하이 전압을 나타낸다.
이와 같이 상기 풀업 스위칭소자(Trpu)가 한 프레임 기간에 한 번 출력되도록, 제 1 노드 제어부(401)는 상기 인에이블용 노드(Q)의 신호상태를 제어한다.
제 1 노드 제어부(401)는 제 1 및 제 2 스위칭소자(TrB)를 포함한다.
상기 제 1 스위칭소자(TrA)의 게이트단자에는 제 1 교류 전압원(Vac1)이 공급되고, 상기 제 2 스위칭소자(TrB)의 게이트단자에는 제 2 교류 전압원(Vac2)이 공급된다.
상기 1 교류 전압원과 제 2 교류 전압원(Vac2)은 상기 스타트 스테이지(201)의 인에이블기간 및 상기 스타트 스테이지(201)에 구비된 풀업 스위칭소자(Trpu)의 출력기간동안 서로 동일한 전압을 가지며, 상기 인에이블기간 및 출력기간을 제외한 나머지 비출력기간동안 서로 다른 전압을 갖는다.
즉, 상기 인에이블기간 및 상기 출력기간동안 상기 제 1 교류 전압원(Vac1) 및 제 2 교류 전압원(Vac2)은 모두 로우 전압을 가지며, 상기 비출력기간동안 상기 제 1 및 제 2 교류 전압원(Vac2) 중 어느 하나는 하이 전압을 가지며, 나머지 하나는 로우 전압을 갖는다.
구체적으로, 기수번째 프레임 기간내의 비출력기간동안 상기 제 1 교류 전압원(Vac1)은 하이 전압을 나타내고, 상기 제 2 교류 전압원(Vac2)은 로우 전압을 나타낸다.
그리고, 우수번째 프레임 기간내의 비출력기간동안 상기 제 1 교류 전압원(Vac1)은 로우 전압을 나타내고, 상기 제 2 교류 전압원(Vac2)은 하이 전압을 나타낸다.
상기 스타트 스테이지(201)의 인에이블기간 및 상기 스타트 스테이지(201)에 구비된 풀업 스위칭소자(Trpu)의 출력기간동안 상기 제 1 및 제 2 교류 전압원(Vac2)은 모두 로우 전압이므로, 상기 제 1 교류 전압원(Vac1)을 공급받는 제 1 스위칭소자(TrA) 및 상기 제 2 교류 전압원(Vac2)을 공급받는 제 2 스위칭소자(TrB)는 모두 턴-오프된다.
따라서, 상기 인에이블 기간에 상기 충전용 스위칭소자(Trc)를 통해 상기 인에이블용 노드(Q)에 공급된 충전용 전압원(VDD)(또는 제 3 클럭펄스(CLK3))은 방전되지 않는다. 즉, 상기 인에이블 기간에 상기 인에이블용 노드(Q)는 충전상태를 유지한다.
또한, 상기 풀업 스위칭소자(Trpu)의 드레인단자에 제 4 클럭펄스(CLK4)가 공급되는 출력기간에도 상기 인에이블용 노드(Q)는 여전히 충전상태를 유지한다.
상기 출력기간 이후, 즉 비출력기간에 상기 제 1 교류 전압원(Vac1)은 하이 전압을 나타내고, 상기 제 2 교류 전압원(Vac2)은 로우 전압을 나타낸다.
그러면, 상기 로우 전압을 갖는 제 2 교류 전압원(Vac2)에 의해서 상기 제 2 스위칭소자(TrB)는 여전히 턴-오프상태를 유지한다. 그리고, 상기 하이 전압을 갖는 제 1 교류 전압원(Vac1)에 의해서 상기 제 1 스위칭소자(TrA)는 턴-온된다.
상기 제 1 스위칭소자(TrA)가 턴-온됨에 따라, 상기 턴-온된 제 1 스위칭소자(TrA)를 통해 방전용 전압원(VSS)이 상기 인에이블용 노드(Q)에 공급된다. 따라서, 상기 비출력기간에 상기 인에이블용 노드(Q)는 방전된다.
이에 따라, 상기 비출력기간동안 상기 방전된 인에이블용 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu)가 턴-오프된다.
결국, 상기 스타트 스테이지(201)에 구비된 풀업 스위칭소자(Trpu)는 한 프레임 기간 중 인에이블 기간 및 출력기간만 턴-온상태를 유지하고, 나머지 비출력기간동안 턴-오프상태를 유지한다.
따라서, 상기 풀업 스위칭소자(Trpu)는 상기 출력기간에 자신의 드레인단자에 공급되는 제 4 클럭펄스(CLK4)를 출력한다. 이 출력기간에 상기 풀업 스위칭소자(Trpu)로부터 출력된 제 4 클럭펄스(CLK4)는, 도 3에 도시된 스타트 펄스(Vst)이다.
이 스타트 스테이지(201)의 풀업 스위칭소자(Trpu)로부터 출력된 스타트 펄스(Vst)는 제 1 스테이지(ST1)에 공급되어 상기 제 1 스테이지(ST1)를 인에이블시 킨다.
상기 제 1 스테이지(ST1)를 포함한 나머지 스테이지는 다음과 같은 회로 구성을 갖는다.
도 5는 스타트 스테이지를 제외한 나머지 스테이지에 구비된 회로 구성을 나타낸 도면이다.
각 스테이지(ST1 내지 STn+1)는, 도 5에 도시된 바와 같이, 인에이블용 노드(Q), 충전용 스위칭소자(Trc), 풀업 스위칭소자(Trpu), 및 방전용 스위칭소자(Trd)를 포함한다.
각 스테이지(ST1 내지 STn+1)에 구비된 충전용 스위칭소자(Trc)는, 전단 스테이지로부터의 스캔펄스의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 충전용 전압원(VDD)(또는 상기 스캔펄스)를 인에이블용 노드(Q)에 공급함으로써 상기 인에이블용 노드(Q)를 충전시킨다.
즉, 제 k 스테이지에 구비된 충전용 스위칭소자(Trc)는 제 k-1 스테이지로부터의 제 k-1 스캔펄스의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 충전용 전압원(VDD)(또는 제 k-1 스캔펄스)을 상기 인에이블용 노드(Q)에 공급한다.
각 스테이지(ST1 내지 STn+1)에 구비된 방전용 스위칭소자(Trd)는, 다음단 스테이지로부터의 스캔펄스의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원(VSS)을 상기 인에이블용 노드(Q)에 공급함으로써 상기 인에이블용 노드(Q)를 방전시킨다.
즉, 제 k 스테이지에 구비된 방전용 스위칭소자(Trd)는 제 k+1 스테이지로부터의 제 k+1 스캔펄스의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 방전용 전압원(VSS)을 상기 인에이블용 노드(Q)에 공급한다.
한편, 스타트 스테이지(201)도 상기 방전용 스위칭소자(Trd)를 더 포함할 수 있다. 상기 스타트 스테이지(201)에 구비된 방전용 스위칭소자(Trd)는 제1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 스타트 스테이지(201)의 인에이블용 노드(Q)를 방전용 전압원(VSS)으로 방전시킨다.
이와 같은 회로 구성을 갖는 쉬프트 레지스터의 동작을 상세히 설명하면 다음과 같다.
여기서, 설명의 편의상 스타트 스테이지(201)에 구비된 충전용 스위칭소자(Trc)의 드레인단자 및 각 스테이지(ST1 내지 STn+1)에 구비된 충전용 스위칭소자(Trc)의 드레인단자에는 충전용 전압원(VDD)이 공급되는 것으로 하여 설명하기로 한다.
먼저, 제 1 초기 기간(T0A)동안의 동작을 설명하면 다음과 같다.
제 1 초기 기간(T0A)에는, 도 3에 도시된 바와 같이, 제 3 클럭펄스(CLK3)만 하이 전압을 가지며, 나머지 클럭펄스들은 로우 전압을 갖는다.
이 제 3 클럭펄스(CLK3)는 스타트 스테이지(201)의 충전용 스위칭소자(Trc)의 게이트단자에 공급된다.
그러면, 상기 충전용 스위칭소자(Trc)는 턴-온되고, 이 턴-온된 충전용 스위 칭소자(Trc)를 통해 충전용 전압원(VDD)이 상기 스타트 스테이지(201)의 인에이블용 노드(Q)에 공급된다. 또한, 이 제 1 초기 기간(T0A)에는 제 1 및 제 2 교류 전압원(Vac2)이 모두 로우 전압을 가지므로, 제 1 및 제 2 스위칭소자(TrB)는 모두 턴-오프 상태이다.
이에 따라, 상기 인에이블용 노드(Q)가 충전되고, 이 충전된 인에이블용 노드(Q)에 게이트단자가 접속된 스타트 스테이지(201)의 풀업 스위칭소자(Trpu)가 턴-온된다.
다음으로, 제 2 초기 기간(T0B)의 동작을 설명하면 다음과 같다.
제 2 초기 기간(T0B)에는, 도 3에 도시된 바와 같이, 제 4 클럭펄스(CLK4)만 하이 전압을 가지며, 나머지 클럭펄스들은 로우 전압을 갖는다.
따라서, 로우 전압의 제 3 클럭펄스(CLK3)에 응답하여 상기 스타트 스테이지(201)의 제 충전용 스위칭소자(Trc)가 턴-오프된다. 또한, 이 제 1 초기 기간(T0A)에는 제 1 및 제 2 교류 전압원(Vac2)이 모두 로우 전압을 가지므로, 제 1 및 제 2 스위칭소자(TrB)는 여전히 턴-오프 상태이다.
이때, 상기 충전용 스위칭소자(Trc), 제 1 스위칭소자(TrA), 및 제 2 스위칭소자(TrB)가 턴-오프됨에 따라, 상기 스타트 스테이지(201)의 인에이블용 노드(Q)가 플로팅 상태로 유지된다.
그리고, 상기 스타트 스테이지(201)의 인에이블용 노드(Q)가 상기 제 1 초기 기간(T0A)동안 인가되었던 충전용 전압원(VDD)으로 계속 유지됨에 따라, 상기 인에이블용 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu)가 턴-온상태를 유지 한다.
이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 4 클럭펄스(CLK4)가 공급된다. 그러면, 상기 스타트 스테이지(201)의 인에이블용 노드(Q)에 충전된 충전용 전압원(VDD)이 증폭된다(부트스트래핑 현상 bootstrapping).
따라서, 상기 스타트 스테이지(201)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급된 제 4 클럭펄스(CLK4)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trpu)로부터 출력된 제 4 클럭펄스(CLK4)가 스타트 펄스(Vst)이다.
이 출력된 스타트 펄스(Vst)는 제 1 스테이지(ST1)에 공급되어 상기 제 2 스테이지(ST2)의 인에이블용 노드(Q)를 충전시키기 위한 스타트 펄스(Vst)로서 작용한다.
즉, 상기 제 2 초기 기간(T0B)에 출력된 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1)의 충전용 스위칭소자(Trc)를 턴-온시킨다. 이에 따라, 상기 턴-온된 충전용 스위칭소자(Trc)를 통해 충전용 전압원(VDD)이 상기 제 1 스테이지(ST1)의 인에이블용 노드(Q)에 공급된다.
그러면, 상기 충전된 인에이블용 노드(Q)에 접속된 풀업 스위칭소자(Trpu)가 턴-온된다.
이어서, 제 1 기간(T1)의 동작을 설명하면 다음과 같다.
제 1 기간(T1)동안에는, 도 3에 도시된 바와 같이, 제 1 클럭펄스(CLK1)만 하이 전압을 유지하고, 스타트 펄스(Vst) 및 나머지 클럭펄스들은 로우 전압을 유 지한다.
따라서, 로우 전압의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1)의 제 1 스위칭소자(TrA)가 턴-오프된다.
이때, 상기 제 1 스위칭소자(TrA)가 턴-오프됨에 따라, 상기 제 1 스테이지(ST1)의 인에이블용 노드(Q)가 플로팅 상태로 유지된다.
그리고, 상기 제 1 스테이지(ST1)의 인에이블용 노드(Q)가 상기 제 2 초기 기간(T0B)동안 인가되었던 충전용 전압원(VDD)으로 계속 유지됨에 따라, 상기 인에이블용 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu)가 턴-온상태를 유지한다.
이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 1 클럭펄스(CLK1)가 공급된다.
그러면, 상기 제 1 스테이지(ST1)의 인에이블용 노드(Q)에 충전된 충전용 전압원(VDD)이 증폭된다(부트스트래핑 현상 bootstrapping).
따라서, 상기 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급된 제 1 클럭펄스(CLK1)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trpu)로부터 출력된 제 1 클럭펄스(CLK1)가 제 1 스캔펄스(Vout1)이다.
이 출력된 제 1 스캔펄스(Vout1)는 제 1 게이트 라인에 공급되어 상기 제 1 게이트 라인을 구동시킴과 아울러, 제 2 스테이지(ST2)에 공급되어 상기 제 2 스테이지(ST2)의 인에이블용 노드(Q)를 충전시키기 위한 스타트 펄스(Vst)로서 작용한 다.
한편, 이 제 1 기간(T1)부터는 제 1 교류 전압원(Vac1)이 하이 전압을 가지며, 제 2 교류 전압원(Vac2)이 로우 전압을 갖는다.
따라서, 이 제 1 기간(T1)부터 한 프레임 기간이 끝날때까지 스타트 스테이지(201)에 구비된 제 1 스위칭소자(TrA)는 턴-온되고, 제 2 스위칭소자(TrB)는 턴-오프된다.
이에 따라, 상기 턴-온된 제 1 스위칭소자(TrA)를 통해 방전용 전압원(VSS)이 상기 스타트 스테이지(201)의 인에이블용 노드(Q)에 공급된다. 결국, 상기 스타트 스테이지(201)의 인에이블용 노드(Q)는 제 1 기간(T1)부터 방전 상태를 유지한다.
이어서, 제 2 기간(T2)의 동작을 설명하면 다음과 같다.
제 2 기간(T2)동안에는, 도 3에 도시된 바와 같이, 제 2 클럭펄스(CLK2)만 하이 전압을 유지하고, 스타트 펄스(Vst) 및 나머지 클럭펄스들은 로우 전압을 유지한다.
이와 같은 방식으로, 제 2 내지 제 n 스테이지(STn)가 차례로 스캔펄스를 출력하여 해당 게이트 라인을 구동함과 아울러, 다음단 스테이지를 인에이블시킨다.
한편, 제 3 기간(T3)에는 제 3 클럭펄스(CLK3)만 하이 전압을 가지며, 이 제 3 클럭펄스(CLK3)는 스타트 스테이지(201) 및 제 3 스테이지(ST3)에 공급된다.
상기 제 3 기간(T3)에 출력된 제 3 클럭펄스(CLK3)는 상기 스타트 스테이지(201)에 구비된 충전용 스위칭소자(Trc)의 게이트단자에 공급된다. 따라서, 상기 제 3 기간(T3)에 상기 스타트 스테이지(201)의 충전용 스위칭소자(Trc)가 턴-온된다.
이 턴-온된 충전용 스위칭소자(Trc)를 통해 충전용 전압원(VDD)이 상기 스타트 스테이지(201)의 인에이블용 노드(Q)에 공급된다. 이때, 상기 스타트 스테이지(201)에 구비된 제 1 스위칭소자(TrA)가 여전히 턴-온상태이므로, 상기 스타트 스테이지(201)의 인에이블용 노드(Q)는 방전상태로 유지된다.
도 6은 스타트 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면이다.
상기 스타트 스테이지(201)는, 도 6에 도시된 바와 같이, 방전용 스위칭소자(Trd), 제 2 노드 제어부(601), 제 1 디스에이블용 노드(QB1), 상기 제 1 디스에이블용 노드(QB1)에 접속된 제 1 풀다운 스위칭소자(Trpd1), 제 2 디스에이블용 노드(QB2), 및 상기 제 2 디스에이블용 노드(QB2)에 접속된 제 2 풀다운 스위칭소자(Trpd2)를 더 포함할 수 있다.
상기 스타트 스테이지(201)에 구비된 방전용 스위칭소자(Trd)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원(VSS)을 상기 인에이블용 노드(Q)에 공급함으로써 상기 인에이블용 노드(Q)를 방전시킨다.
상기 스타트 스테이지(201)에 구비된 제 1 풀다운 스위칭소자(Trpd1)는, 제 1 디스에이블용 노드(QB1)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 방전용 전압원(VSS)을 제 1 스테이지(ST1)에 공급한다. 즉, 상기 제 1 풀다운 스위칭소자(Trpd1)는, 제 1 디스에이블용 노드(QB1)에 충전된 제 1 교류 전압원(Vac1)에 응 답하여, 방전용 전압원(VSS)을 제 1 스테이지(ST1)에 공급한다. 이를 위해, 상기 제 1 풀다운 스위칭소자(Trpd1)의 게이트단자는 제 1 디스에이블용 노드(QB1)에 접속되며, 소스단자는 제 1 스테이지(ST1)에 접속되며, 드레인단자는 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 2 풀다운 스위칭소자(Trpd2)는, 제 2 디스에이블용 노드(QB2)에 충전된 제 2 교류 전압원(Vac2)에 응답하여 상기 방전용 전압원(VSS)을 제 1 스테이지(ST1)에 공급한다. 즉, 상기 제 2 풀다운 스위칭소자(Trpd2)는, 제 2 디스에이블용 노드(QB2)에 충전된 제 2 교류 전압원(Vac2)에 응답하여, 상기 방전용 전압원(VSS)을 제 1 스테이지(ST1)에 공급한다. 이를 위해, 상기 제 2 풀다운 스위칭소자(Trpd2)의 게이트단자는 제 2 디스에이블용 노드(QB2)에 접속되며, 소스단자는 제 1 스테이지(ST1)에 접속되며, 드레인단자는 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 상기 제 2 노드 제어부(601)는 제 1 내지 제 14 스위칭소자(Tr1 내지 Tr14)를 포함한다.
상기 스타트 스테이지(201)에 구비된 제 1 스위칭소자(Tr1)는, 인에이블용 노드(Q)에 충전된 충전용 전압원(VDD)에 응답하여 제 1 디스에이블용 노드(QB)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 1 스위칭소자(Tr1)의 게이트단자는 상기 인에이블용 노드(Q)에 접속되며, 소스단자는 상기 제 1 디스에이블용 노드(QB)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 2 스위칭소자(Tr2)는, 인에이블용 노드(Q)에 충전된 충전용 전압원(VDD)에 응답하여 제 2 디스에이블용 노드(QB2)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 2 스위칭소자(Tr3)의 게이트단자는 상기 인에이블용 노드(Q)에 접속되며, 소스단자는 상기 제 2 디스에이블용 노드(QB2)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 3 스위칭소자(Tr3)는, 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는턴-오프되며, 턴-온시 상기 제 1 교류 전압원(Vac1)을 출력한다. 이를 위해, 상기 제 3 스위칭소자(Tr3)의 게이트단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 4 스위칭소자(Tr4)는, 상기 제 3 스위칭소자(Tr3)로부터 출력된 상기 제 1 교류 전압원(Vac1)에 응답하여 제 1 디스에이블용 노드(QB)를 제1 교류 전압원(Vac1)으로 충전시킨다. 이를 위해, 상기 제 4 스위칭소자(Tr4)의 게이트단자는 상기 제 3 스위칭소자(Tr3)의 드레인단자에 접속되며, 소스단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 1 디스에이블용 노드(QB)에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 5 스위칭소자(Tr5)는, 제 1 디스에이블용 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 인에이블용 노드(Q)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 5 스위칭소자(Tr5)의 게이트단자는 상기 제 1 디스에이블용 노드(QB)에 접속되며, 소스단자는 인에이블용 노드(Q)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 6 스위칭소자(Tr6)는, 제 1 디스에이블용 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 제 2 디스에이블용 노드(QB2)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 6 스위칭소자(Tr6)의 게이트단자는 상기 제 1 디스에이블용 노드(QB)에 접속되며, 소스단자는 상기 제 2 디스에이블용 노드(QB2)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 7 스위칭소자(Tr7)는, 인에이블용 노드(Q)에 충전된 충전용 전압원(VDD)에 응답하여 제 4 스위칭소자(Tr4)의 게이트단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 4 스위칭소자(Tr4)를 턴-오프시킨다. 이를 위해, 상기 제 7 스위칭소자(Tr7)의 게이트단자는 상기 인에이블용 노드(Q)에 접속되며, 소스단자는 상기 제 4 스위칭소자(Tr4)의 게이트단자에 접속되며, 드레인단자는상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 8 스위칭소자(Tr8)는, 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류 전압원(Vac2)을 출력한다. 이를 위해, 상기 제 8 스위칭소자(Tr8)의 게이트단자는 상기 제 2 교류 전압원(Vac2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 2 교류 전압원(Vac2)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 9 스위칭소자(Tr9)는, 상기 제 8 스위칭소자(Tr8)로부터 출력된 제 2 교류 전압원(Vac2)에 응답하여 제 2 디스에이블용 노드(QB2)를 상기 제 2 교류 전압원(Vac2)으로 충전시킨다. 이를 위해, 상기 제 9 스위칭소자(Tr9)의 게이트단자는 상기 제 8 스위칭소자(Tr8)의 드레인단자에 접속되며, 소스단자는 상기 제 2 교류 전압원(Vac2)을 전송하는 전원라인에 접속되며, 드레인단자는 제 2 디스에이블용 노드(QB2)에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 10 스위칭소자(Tr10)는, 제 2 디스에이블용 노드(QB2)에 충전된 제 2 교류 전압원(Vac2)에 응답하여, 인에이블용 노드(Q)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 10 스위칭소자(Tr10)의 게이트단자는 상기 제 2 디스에이블용 노드(QB2)에 접속되며, 소스단자는 인에이블용 노드(Q)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 11 스위칭소자(Tr11)는, 제 2 디스에이블용 노드(QB2)에 충전된 제 2 교류 전압원(Vac2)에 응답하여 제 1 디스에이블용 노드(QB)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 11 스위칭소자(Tr11)의 게이트단자는 상기 제 2 디스에이블용 노드(QB2)에 접속되며, 소스단자는 상기 제 1 디스에이블용 노드(QB)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 12 스위칭소자(Tr12)는, 인에이블용 노드(Q)에 충전된 충전용 전압원(VDD)에 응답하여 상기 제 9 스위칭소자(Tr9)의 게 이트단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 9 스위칭소자(Tr9)를 턴-오프시킨다. 이를 위해, 상기 제 12 스위칭소자(Tr12)의 게이트단자는 상기 인에이블용 노드(Q)에 접속되며, 소스단자는 상기 제 9 스위칭소자(Tr9)의 게이트단자에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 13 스위칭소자(Tr13)는, 제 3 클럭펄스(CLK3)에 응답하여 제 1 디스에이블용 노드(QB)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해서, 상기 제 13 스위칭소자(Tr13)의 게이트단자는 상기 제 3 클럭펄스(CLK3)를 전송하는 클럭전송라인(222)에 접속되며, 소스단자는 제 1 디스에이블용 노드(QB)에 접속되며, 드레인단자는방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 14 스위칭소자(Tr14)는, 제 3 클럭펄스(CLK3)에 응답하여 제 2 디스에이블용 노드(QB2)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해서, 상기 제 14 스위칭소자(Tr14)의 게이트단자는 상기 제 3 클럭펄스(CLK3)를 전송하는 클럭전송라인(222)에 접속되며, 소스단자는 제 2 디스에이블용 노드(QB2)에 접속되며, 드레인단자는상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
도 7은 제 1 스테이지의 회로 구성을 나타낸 도면이다.
각 스테이지(ST1 내지 STn+1)는, 도 7에 도시된 바와 같이, 노드 제어부(602), 제 1 디스에이블용 노드(QB1), 상기 제 1 디스에이블용 노드(QB1)에 접속 된 제 1 풀다운 스위칭소자(Trpd1), 제 2 디스에이블용 노드(QB2), 및 상기 제 2 디스에이블용 노드(QB2)에 접속된 제 2 풀다운 스위칭소자(Trpd2)를 더 포함할 수 있다.
각 스테이지(ST1 내지 STn+1)에 구비된 제 1 풀다운 스위칭소자(Trpd1)는, 제 1 인에이블용 노드(QB1)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 방전용 전압원(VSS)을 해당 게이트 라인에 공급한다. 이를 위해, 상기 제 1 풀다운 스위칭소자(Trpd1)의 게이트단자는 제 1 디스에이블용 노드(QB1)에 접속되며, 소스단자는 해당 게이트 라인에 접속되며, 드레인단자는 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
예를들어, 도 7의 제 1 스테이지(ST1)에 구비된 상기 제 1 풀다운 스위칭소자(Tr22)는, 제 1 인에이블용 노드(QB1)에 충전된 제 1 교류 전압원(Vac1)에 응답하여, 방전용 전압원(VSS)을 제 1 게이트 라인에 공급한다.
각 스테이지(ST1 내지 STn+1)에 구비된 제 2 풀다운 스위칭소자(Trpd2)는, 제 2 디스에이블용 노드(QB2)에 충전된 제 2 교류 전압원(Vac2)에 응답하여 상기 방전용 전압원(VSS)을 해당 게이트 라인에 공급한다. 이를 위해, 상기 제 2 풀다운 스위칭소자(Trpd2)의 게이트단자는 제 2 디스에이블용 노드(QB2)에 접속되며, 소스단자는 해당 게이트 라인에 접속되며, 드레인단자는 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
예를들어, 도 7의 제 1 스테이지(ST1)에 구비돈 상기 제 2 풀다운 스위칭소자(Trpd2)는, 제 2 디스에이블용 노드(QB2)에 충전된 제 2 교류 전압원(Vac2)에 응 답하여, 상기 방전용 전압원(VSS)을 제 1 게이트 라인에 공급한다.
각 스테이지(ST1 내지 STn+1)에 구비된 노드 제어부(602)는 제 1 내지 제 14 스위칭소자(Tr1 내지 Tr14)를 포함한다.
여기서, 상기 제 1 내지 제 12 스위칭소자(Tr1 내지 Tr12)는 도 6의 제 1 내지 제 12 스위칭소자(Tr1 내지 Tr12)와 동일한 역할을 하므로 이에 대한 설명은 생략한다.
각 스테이지(ST1 내지 STn+1)에 구비된 제 13 스위칭소자(Tr13)는, 전단 스테이지로부터의 스캔펄스(또는 스타트 펄스(Vst))에 응답하여 제 1 디스에이블용 노드(QB1)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해서, 상기 제 13 스위칭소자(Tr13)의 게이트단자는 상기 전단 스테이지에 접속되며, 소스단자는 제 1 디스에이블용 노드(QB1)에 접속되며, 드레인단자는 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
예를들어, 도 1의 제 1 스테이지(ST1)에 구비된 제 13 스위칭소자(Tr13)는 스타트 스테이지(201)로부터의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1)의 제 1 디스에이블용 노드(QB1)를 방전용 전압원(VSS)으로 방전시킨다.
제 14 스위칭소자(Tr14)는, 전단 스테이지로부터의 스캔펄스(또는 스타트 펄스(Vst))에 응답하여 제 2 디스에이블용 노드(QB2)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해서, 상기 제 14 스위칭소자(Tr14)의 게이트단자는 상기 전단 스테이지에 접속되며, 소스단자는 제 2 디스에이블용 노드(QB2)에 접속되며, 드레인단자는방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
예를들어, 도 1의 제 1 스테이지(ST1)에 구비된 제 14 스위칭소자(Tr14)는 스타트 스테이지(201)로부터의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1)의 제 2 디스에이블용 노드(QB2)를 방전용 전압원(VSS)으로 방전시킨다.
도 8은 스타트 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면이고, 도 9는 도 8의 스타트 스테이지에 공급되는 신호 및 상기 쉬프트 레지스터로부터 출력되는 신호의 타이밍도를 나타낸 도면이다.
스타트 스테이지(201)는, 도 8에 도시된 바와 같이, 인에이블용 노드(Q), 풀업 스위칭소자(Trpu)와, 제 1 내지 제 4 스위칭소자(Tr81 내지 Tr84)를 구비한다.
상기 풀업 스위칭소자(Trpu)는 상기 인에이블용 노드(Q)에 공급된 신호의 논리값에 따라 턴-온 또는 턴-오프되며, 턴-온시 자신에게 공급되는 제 1 클럭펄스(CLK1)를 출력한다.
상기 제 1 스위칭소자(Tr81)는 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 2 클럭펄스(CLK2)를 출력한다.
상기 제 2 스위칭소자(Tr82)는 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 2 클럭펄스(CLK2)를 출력한다.
상기 제 1 교류 전압원(Vac1)과 제 2 교류 전압원(Vac2)은 하이 전압 및 로우 전압을 갖는 교류 전압원이다. 동일 프레임 기간에 상기 제 1 교류 전압원(Vac1)과 제 2 교류 전압원(Vac2)은 서로 반전된 전압을 나타낸다. 즉, 상기 제 1 교류 전압원(Vac1)이 하이 전압을 나타내면, 상기 제 2 교류 전압원(Vac2)은 로우 전압원을 나타낸다. 그리고, 상기 제 1 교류 전압원(Vac1)이 로우 전압을 나타 내면, 상기 제 2 교류 전압원(Vac2)은 하이 전압을 나타낸다.
상기 제 3 스위칭소자(Tr83)는, 상기 제 1 스위칭소자(Tr81)로부터 공급된 제 2 클럭펄스(CLK2)의 논리값에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 4 클럭펄스(CLK4)를 상기 인에이블용 노드(Q)에 공급한다.
상기 제 4 스위칭소자(Tr84)는 상기 제 2 스위칭소자(Tr82)로부터 공급된 제 2 클럭펄스(CLK2)의 논리값에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 4 클럭펄스(CLK4)를 상기 인에이블용 노드(Q)에 공급한다.
상기 제 1 및 제 2 클럭펄스(CLK1, CLK2)는 서로 다른 위상차를 갖는다. 단, 상기 스타트 스테이지(201)의 인에이블 기간 중의 일 기간동안 상기 제 2 클럭펄스(CLK2)와 제 4 클럭펄스(CLK4)가 동시에 액티브 상태를 유지한다. 즉, 상기 인에이블 기간의 일부 기간동안 상기 제 2 클럭펄스(CLK2)와 제 4 클럭펄스(CLK4)가 동시에 하이 전압을 나타낸다.
이때, 상기 인에이블 기간 내에서, 상기 제 4 클럭펄스(CLK4)의 폭이 상기 제 2 클럭펄스(CLK2)의 폭보다 더 크다.
그리고, 상기 인에이블 기간 내에서, 상기 제 2 클럭펄스(CLK2)가 액티브 상태에서 비액티브 상태로 변경되는 시점이, 상기 제 4 클럭펄스(CLK4)가 액티브 상태에서 비액티브 상태로 변경되는 시점보다 빠르다.
즉, 그리고, 상기 인에이블 기간 내에서, 상기 제 2 클럭펄스(CLK2)가 하이 전압에서 로우 전압으로 변경되는 시점이, 상기 제 4 클럭펄스(CLK4)가 하이 전압에서 로우 전압으로 변경되는 시점보다 빠르다.
한편, 상기 인에이블 기간 내에서 상기 제 2 클럭펄스(CLK2)와 제 4 클럭펄스(CLK4)의 펄스폭을 동일하게 유지시켜도 무방하다.
이와 같은 회로 구성을 갖는 스타트 스테이지(201)의 동작을 설명하면 다음과 같다.
먼저, 초기 기간(T0)의 동작을 설명하면 다음과 같다.
초기 기간(T0)은 스타트 스테이지(201)의 인에이블 기간으로서, 도 3에 도시된 바와 같이, 제 2 및 제 4 클럭펄스(CLK2, CLK4)만 하이 전압을 가지며, 나머지 클럭펄스들은 로우 전압을 갖는다.
그리고, 도 3에 도시된 바와 같이, 제 1 교류 전압원(Vac1)은 하이 전압을 가지며, 제 2 교류 전압원(Vac2)은 로우 전압을 갖는다. 따라서, 게이트단자를 통해 상기 제 1 교류 전압원(Vac1)을 공급받는 제 1 스위칭소자(Tr81)는 턴-온되고, 게이트단자를 통해 제 2 교류 전압원(Vac2)을 공급받는 제 2 스위칭소자(Tr82)는 턴-오프된다.
상기 제 1 교류 전압원(Vac1)이 한 프레임 기간동안 하이 전압을 가지므로, 상기 제 1 교류 전압원(Vac1)을 공급받은 제 1 스위칭소자(Tr81)는 한 프레임 기간동안 턴-온상태를 유지한다. 그리고, 상기 제 2 교류 전압원(Vac2)이 한 프레임 기간동안 로우 전압을 가지므로, 상기 제 2 교류 전압원(Vac2)을 공급받는 제 2 스위칭소자(Tr82)는 한 프레임 기간동안 턴-오프 상태를 유지한다.
이때, 상기 턴-온된 제 1 스위칭소자(Tr81)를 통해 하이 전압의 제 2 클럭펄스(CLK2)가 제 3 스위칭소자(Tr83)의 게이트단자에 공급된다. 그러면, 상기 제 3 스위칭소자(Tr83)는 턴-온되며, 이 턴-온된 제 3 스위칭소자(Tr83)를 통해 하이 전압의 제 4 클럭펄스(CLK4)가 인에이블용 노드(Q)에 공급된다. 이에 따라, 상기 인에이블용 노드(Q)가 상기 하이 전압의 제 4 클럭펄스(CLK4)로 충전되고, 이 충전된 인에이블용 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu)가 턴-온된다.
이와 같이 상기 초기 기간(T0)에 상기 스타트 스테이지(201)가 인에이블된다. 이때, 상기 스타트 스테이지(201)는 별도의 스타트 펄스(Vst) 없이 클럭펄스만을 이용하여 자신의 인에이블용 노드(Q)를 충전시킨다.
다음으로, 제 1 기간(T1)의 동작을 설명하면 다음과 같다.
제 1 기간(T1)에는, 도 3에 도시된 바와 같이, 제 1 클럭펄스(CLK1)만 하이 전압을 가지며, 나머지 클럭펄스들은 로우 전압을 갖는다.
따라서, 로우 전압의 제 2 클럭펄스(CLK2)에 응답하여 상기 제 3 스위칭소자(Tr83)가 턴-오프된다.
이때, 상기 제 3 스위칭소자(Tr83)가 턴-오프됨에 따라, 상기 인에이블용 노드(Q)가 플로팅 상태로 유지된다.
그리고, 상기 인에이블용 노드(Q)가 상기 초기 기간(T0)동안 인가되었던 하이 전압의 제 4 클럭펄스(CLK4)에 의해 계속 충전상태로 유지됨에 따라, 상기 인에이블용 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu)가 턴-온상태를 유지한다.
이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 1 클럭펄스(CLK1)가 공급된다. 그러면, 상기 인에이블용 노드(Q)에 충전된 하이 전압의 제 4 클럭펄스(CLK4)가 증폭된다(부트스트래핑 현상 bootstrapping).
따라서, 상기 풀업 스위칭소자(Trpu)의 드레인단자에 공급된 제 1 클럭펄스(CLK1)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trpu)로부터 출력된 제 1 클럭펄스(CLK1)가 스타트 펄스(Vst)이다.
제 2 기간(T2)에는 제 1 스테이지(ST1)가 제 2 클럭펄스(CLK2)를 공급받아 제 1 스캔펄스(Vout1)를 출력하고, 이를 제 1 게이트 라인 및 제 2 스테이지(ST2)에 공급한다.
한편, 상기 제 2 기간(T2)에 하이 전압을 갖는 제 2 클럭펄스(CLK2)는 스타트 스테이지(201)에 구비된 제 1 스위칭소자(Tr81)의 드레인단자에 공급된다. 상술한 바와 같이, 상기 제 1 스위칭소자(Tr81)는 한 프레임 기간동안 턴-온상태이므로, 상기 하이 전압의 제 2 클럭펄스(CLK2)는 상기 제 1 스위칭소자(Tr81)를 통해 제 3 스위칭소자(Tr83)의 게이트단자에 공급된다.
그러면, 상기 제 3 스위칭소자(Tr83)가 턴-온되고, 이 턴-온된 제 3 스위칭소자(Tr83)를 통해 로우 전압의 제 4 클럭펄스(CLK4)가 상기 스타트 스테이지(201)의 인에이블용 노드(Q)에 공급된다. 이에 따라 상기 스타트 스테이지(201)의 인에이블용 노드(Q)가 방전된다.
즉, 이 스타트 스테이지(201)의 인에이블용 노드(Q)는 상기 제 2 클럭펄스(CLK2)와 제 4 클럭펄스(CLK4)가 동시에 하이 전압을 갖는 초기 기간(T0)(인에이블 기간)에만 충전상태를 유지하며, 다음단 스테이지가 출력을 발생하는 기간부터 방전상태를 유지한다.
그리고, 제 3 기간(T3)에는 제 2 스테이지(ST2)가 제 3 클럭펄스(CLK3)를 공급받아 제 2 스캔펄스(Vout2)를 출력하고, 이를 제 2 게이트 라인, 제 3 스테이지(ST3), 및 제 1 스테이지(ST1)에 공급한다.
그리고, 제 4 기간(T4)에는 제 3 스테이지가 제 4 클럭펄스(CLK4)를 공급받아 제 3 스캔펄스(Vout3)를 출력하고, 이를 제 3 게이트 라인, 제 4 스테이지(ST4), 및 제 2 스테이지(ST2)에 공급한다.
한편, 다음 프레임 기간에는, 상기 제 1 교류 전압원(Vac1)이 로우 전압으로 유지되고 상기 제 2 교류 전압원(Vac2)으로 유지되므로, 이 프레임 기간에는 상기 스타트 스테이지(201)의 제 1 스위칭소자(Tr81)가 턴-오프상태를 유지하고, 제 2 스위칭소자(Tr82)가 턴-온상태를 유지한다.
상기 제 1 스위칭소자(Tr81)와 제 2 스위칭소자(Tr82)가 프레임 기간별로 서로 교번하여 동작하므로, 상기 제 1 스위칭소자(Tr81)와 제 2 스위칭소자(Tr82)의 열화를 방지할 수 있다.
상술한 바와 같이 상기 스타트 스테이지(201)로부터 출력된 스타트 펄스(Vst)는 게이트 라인에 인가되지 않고, 제 1 스테이지(ST1)에만 공급된다. 즉, 상기 스타트 스테이지(201)로부터 출력된 스타트 펄스(Vst)는 상기 제 1 스테이지를 인에이블시키기 위한 신호이다.
다른 실시예로서, 상기 스타트 스테이지(201)로부터 출력된 스타트 펄스(Vst)는 제 1 게이트 라인에 공급될 수 있다. 이와 같은 경우, 제 1 스테이 지(ST1)로부터 출력된 제 1 스캔펄스(Vout1)는 제 2 게이트 라인에 공급되며, 제 2 스테이지(ST2)로부터 출력된 제 2 스캔펄스(Vout2)는 제 3 게이트 라인에 공급되며, ..., 제 n-1 스테이지로부터 출력된 제 n-1 스캔펄스는 제 n 게이트 라인에 공급된다. 그리고, 제 n 스테이지(STn)는 제 n-1 스테이지를 디스에이블시키기 위한 스캔펄스를 출력하는 더미 스테이지(STn+1)로서 역할한다. 따라서, 상기와 같이 스타트 스테이지(201)로부터 출력된 스타트 펄스(Vst)가 상기 제 1 게이트 라인에 공급될 경우, 더미 스테이지(STn+1)는 필요없게 된다.
도 10은 도 8의 스타트 스테이지에 구비된 또 다른 회로 구성도이다.
스타트 스테이지(201)는, 도 10에 도시된 바와 같이, 방전용 스위칭소자(Trd), 노드 제어부(801), 제 1 디스에이블용 노드(QB1), 상기 제 1 디스에이블용 노드(QB1)에 접속된 제 1 풀다운 스위칭소자(Trpd1), 제 2 디스에이블용 노드(QB2), 및 상기 제 2 디스에이블용 노드(QB2)에 접속된 제 2 풀다운 스위칭소자(Trpd2)를 더 포함할 수 있다.
상기 노드 제어부(801)는 제 1 내지 제 14 스위칭소자(Tr1 내지 Tr14)를 포함한다.
상기 방전용 스위칭소자(Trd), 제 1 내지 제 12 스위칭소자(Tr1 내지 Tr12)는 도 6에 도시된 방전용 스위칭소자(Trd), 제 1 내지 제 12 스위칭소자(Tr1 내지 Tr14)와 동일하므로, 이에 대한 설명은 생략한다.
상기 스타트 스테이지(201)에 구비된 제 13 스위칭소자(Tr13)는, 인에이블용 노드(Q)에 충전된 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하 여 제 1 디스에이블용 노드(QB1)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해서, 상기 제 13 스위칭소자(Tr13)의 게이트단자는 상기 인에이블용 노드(Q)에 접속되며, 소스단자는 제 1 디스에이블용 노드(QB1)에 접속되며, 드레인단자는 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
상기 스타트 스테이지(201)에 구비된 제 14 스위칭소자(Tr14)는, 인에이블용 노드(Q)에 충전된 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하여 제 2 디스에이블용 노드(QB2)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해서, 상기 제 14 스위칭소자(Tr14)의 게이트단자는 상기 인에이블용 노드(Q)에 접속되며, 소스단자는 제 2 디스에이블용 노드(QB2)에 접속되며, 드레인단자는 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 쉬프트 레지스터에는 다음과 같은 효과가 있다.
본 발명에 따른 쉬프트 레지스터는, 클럭펄스를 공급받아 스타트 펄스를 생성할 수 있는 스타트 스테이지를 구비한다. 따라서, 본 발명에 따른 쉬프트 레지스터는 별도의 스타트 펄스를 사용하지 않고도 스테이지를 동작시킬 수 있다.

Claims (18)

  1. 서로 다른 위상을 갖는 적어도 두 개의 클럭펄스들을 전송하는 적어도 두 개의 클럭전송라인들
    상기 클럭전송라인들로부터의 클럭펄스들을 공급받아 차례로 스캔펄스들을 출력하는 다수의 스테이지들 및,
    적어도 하나의 클럭펄스를 공급받아 스타트 펄스를 생성하고, 이 스타트 펄스를 상기 스테이지들 중 적어도 어느 하나의 스테이지에 공급하여 상기 스테이지를 인에이블시키는 스타트 스테이지를 포함함을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    상기 스타트 스테이지는,
    인에이블용 노드에 공급된 신호의 논리상태에 따라 출력이 제어되는 풀업 스위칭소자
    클럭펄스에 응답하여 상기 인에이블용 노드에 충전용 전압원 또는 상기 클럭펄스를 공급하는 충전용 스위칭소자 및,
    상기 스타트 스테이지의 인에이블기간 및 상기 풀업 스위칭소자의 출력기간동안 서로 동일한 전압을 가지며, 상기 인에이블기간 및 출력기간을 제외한 나머지 비출력기간동안 서로 다른 전압을 가지는 제 1 및 제 2 교류 전압원에 응답하여, 상기 인에이블 기간 및 출력기간을 제외한 나머지 비출력기간동안 상기 인에이블용 노드를 방전시키는 제 1 노드 제어부를 포함함을 특징으로 하는 쉬프트 레지스터.
  3. 제 2 항에 있어서,
    상기 스타트 스테이지는, 상기 스테이지들 중 어느 하나로부터의 스캔펄스에 응답하여 상기 스타트 스테이지의 인에이블용 노드에 방전용 전압원을 공급하는 방전용 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  4. 제 3 항에 있어서,
    상기 스타트 스테이지에 구비된 방전용 스위칭소자는, 상기 스테이지들 중 가장 첫 번째에 위치한 스테이지로부터의 스캔펄스에 응답하여 상기 방전용 전압원을 상기 인에이블용 노드에 공급하는 것을 특징으로 하는 쉬프트 레지스터.
  5. 제 2 항에 있어서,
    상기 제 1 노드 제어부는,
    상기 제 1 교류 전압원의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 인에이블용 노드에 방전용 전압원을 공급하는 제 1 스위칭소자 및,
    상기 제 2 교류 전압원의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 인에이블용 노드에 방전용 전압원을 공급하는 제 2 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  6. 제 5 항에 있어서,
    상기 스타트 스테이지의 인에이블기간 및 상기 풀업 스위칭소자의 출력기간동안 상기 제 1 및 제 2 교류 전압원은 로우 전압을 유지하며 그리고,
    상기 비출력기간동안 상기 제 1 및 제 2 교류 전압원 중 어느 하나는 하이 전압을 유지하고, 나머지 하나는 로우 전압을 유지하는 것을 특징으로 하는 쉬프트 레지스터.
  7. 제 2 항에 있어서,
    상기 스타트 스테이지는,
    상기 인에이블용 노드, 제 1 디스에이블용 노드, 및 제 2 디스에이블용 노드의 논리상태를 제어하기 위한 제 1 디스에이블용 노드 제어부
    상기 제 1 디스에이블용 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 오프 전압원을 출력하는 제 1 풀다운 스위칭소자 및,
    상기 제 2 디스에이블용 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 오프 전압원을 출력하는 제 2 풀다운 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  8. 제 7 항에 있어서,
    상기 제 1 노드 제어부는,
    상기 인에이블용 노드에 충전된 충전용 전압원에 응답하여 제 1 디스에이블 용 노드를 방전용 전압원으로 방전시키는 제 1 스위칭소자
    상기 인에이블용 노드에 충전된 충전용 전압원에 응답하여 제 2 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 2 스위칭소자
    상기 제 1 교류 전압원에 응답하여 턴-온 또는턴-오프되며, 턴-온시 상기 제 1 교류 전압원을 출력하는 제 3 스위칭소자
    상기 제 3 스위칭소자로부터 출력된 상기 제 1 교류 전압원에 응답하여 제 1 디스에이블용 노드를 제 1 교류 전압원으로 충전시키는 제 4 스위칭소자
    상기 제 1 디스에이블용 노드에 충전된 제 1 교류 전압원에 응답하여, 인에이블용 노드를 방전용 전압원으로 방전시키는 제 5 스위칭소자
    상기 제 1 디스에이블용 노드에 충전된 제 1 교류 전압원에 응답하여, 제 2 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 6 스위칭소자
    상기 인에이블용 노드에 충전된 충전용 전압원에 응답하여 상기 제 4 스위칭소자의 게이트단자에 방전용 전압원을 공급함으로써 상기 제 4 스위칭소자를 턴-오프시키는 제 7 스위칭소자
    상기 제 2 교류 전압원에 응답하여 턴-온 또는턴-오프되며, 턴-온시 상기 제 2 교류 전압원을 출력하는 제 8 스위칭소자
    상기 제 8 스위칭소자로부터 출력된 제 2 교류 전압원에 응답하여 제 2 디스에이블용 노드를 상기 제 2 교류 전압원으로 충전시키는 제 9 스위칭소자
    상기 제 2 디스에이블용 노드에 충전된 제 2 교류 전압원에 응답하여 인에이블용 노드를 방전용 전압원으로 방전시키는 제 10 스위칭소자
    상기 제 2 디스에이블용 노드에 충전된 제 2 교류 전압원에 응답하여 제 1 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 11 스위칭소자
    상기 인에이블용 노드에 충전된 충전용 전압원에 응답하여 상기 제 9 스위칭소자의 게이트단자에 방전용 전압원을 공급함으로써 상기 제 9 스위칭소자를 턴-오프시키는 제 12 스위칭소자
    상기 충전용 스위칭소자에 공급되는 클럭펄스와 동일한 클럭펄스에 응답하여 제 1 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 13 스위칭소자 및,
    상기 충전용 스위칭소자에 공급되는 클럭펄스와 동일한 클럭펄스에 응답하여 제 2 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 14 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  9. 제 1 항에 있어서,
    각 스테이지는 상기 스타트 스테이지의 인에이블기간 및 풀업 스위칭소자의 출력기간동안 서로 동일한 전압을 가지며, 상기 인에이블기간 및 출력기간을 제외한 나머지 비출력기간동안 서로 다른 전압을 가지는 제 1 및 제 2 교류 전압원을 공급받으며
    인에이블용 노드에 공급된 신호의 논리상태에 따라 출력이 제어되는 풀업 스위칭소자
    전단 스테이지로부터의 스캔펄스에 응답하여 상기 인에이블용 노드에 충전용 전압원 또는 상기 전단 스테이지로부터의 스캔펄스를 공급하는 충전용 스위칭소자 및,
    다음단 스테이지로부터의 스캔펄스에 응답하여 상기 인에이블용 노드에 방전용 전압원을 공급하는 방전용 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  10. 제 9 항에 있어서,
    각 스테이지는,
    상기 인에이블용 노드, 제 1 디스에이블용 노드, 및 제 2 디스에이블용 노드의 논리상태를 제어하기 위한 노드 제어부
    상기 제 1 디스에이블용 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 오프 전압원을 출력하는 제 1 풀다운 스위칭소자 및,
    상기 제 2 디스에이블용 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 오프 전압원을 출력하는 제 2 풀다운 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  11. 제 10 항에 있어서,
    상기 노드 제어부는,
    상기 인에이블용 노드에 충전된 충전용 전압원에 응답하여 제 1 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 1 스위칭소자
    상기 인에이블용 노드에 충전된 충전용 전압원에 응답하여 제 2 디스에이블 용 노드를 방전용 전압원으로 방전시키는 제 2 스위칭소자
    상기 제 1 교류 전압원에 응답하여 턴-온 또는턴-오프되며, 턴-온시 상기 제 1 교류 전압원을 출력하는 제 3 스위칭소자
    상기 제 3 스위칭소자로부터 출력된 상기 제 1 교류 전압원에 응답하여 제 1 디스에이블용 노드를 제 1 교류 전압원으로 충전시키는 제 4 스위칭소자
    상기 제 1 디스에이블용 노드에 충전된 제 1 교류 전압원에 응답하여, 인에이블용 노드를 방전용 전압원으로 방전시키는 제 5 스위칭소자
    상기 제 1 디스에이블용 노드에 충전된 제 1 교류 전압원에 응답하여, 제 2 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 6 스위칭소자
    상기 인에이블용 노드에 충전된 충전용 전압원에 응답하여 상기 제 4 스위칭소자의 게이트단자에 방전용 전압원을 공급함으로써 상기 제 4 스위칭소자를 턴-오프시키는 제 7 스위칭소자
    상기 제 2 교류 전압원에 응답하여 턴-온 또는턴-오프되며, 턴-온시 상기 제 2 교류 전압원을 출력하는 제 8 스위칭소자
    상기 제 8 스위칭소자로부터 출력된 제 2 교류 전압원에 응답하여 제 2 디스에이블용 노드를 상기 제 2 교류 전압원으로 충전시키는 제 9 스위칭소자
    상기 제 2 디스에이블용 노드에 충전된 제 2 교류 전압원에 응답하여 인에이블용 노드를 방전용 전압원으로 방전시키는 제 10 스위칭소자
    상기 제 2 디스에이블용 노드에 충전된 제 2 교류 전압원에 응답하여 제 1 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 11 스위칭소자
    상기 인에이블용 노드에 충전된 충전용 전압원에 응답하여 상기 제 9 스위칭소자의 게이트단자에 방전용 전압원을 공급함으로써 상기 제 9 스위칭소자를 턴-오프시키는 제 12 스위칭소자
    전단 스테이지로부터의 스캔펄스에 응답하여 제 1 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 13 스위칭소자 및,
    전단 스테이지로부터의 스캔펄스에 응답하여 제 2 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 14 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  12. 제 1 항에 있어서,
    상기 스타트 스테이지에 구비된 풀업 스위칭소자의 출력단자가 액정패널의 게이트 라인에 접속된 것을 특징으로 하는 쉬프트 레지스터.
  13. 제 1 항에 있어서,
    상기 스타트 스테이지에 구비된 풀업 스위칭소자로부터의 스캔펄스가, 상기 스테이지들 중 가장 첫 번째에 위치한 스테이지에 공급되는 것을 특징으로 하는 쉬프트 레지스터.
  14. 제 1 항에 있어서,
    상기 스타트 스테이지에 구비된 풀업 스위칭소자로부터의 스캔펄스가 액정패 널의 첫 번째 게이트 라인에 공급되는 것을 특징으로 하는 쉬프트 레지스터.
  15. 제 1 항에 있어서,
    상기 스타트 스테이지는,
    인에이블용 노드에 공급된 신호의 논리상태에 따라 출력이 제어되는 풀업 스위칭소자
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭펄스를 출력하는 제 1 스위칭소자
    상기 제 1 교류 전압원에 대하여 반전된 위상을 갖는 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 클럭펄스를 출력하는 제 2 스위칭소자
    상기 제 1 스위칭소자로부터의 제 1 클럭펄스에 응답하여 제 2 클럭펄스를 상기 인에이블용 노드에 공급하는 제 3 스위칭소자
    상기 제 2 스위칭소자로부터의 제 1 클럭펄스에 응답하여 제 2 클럭펄스를 상기 인에이블용 노드에 공급하는 제 4 스위칭소자를 포함하며
    상기 제 1 및 제 2 클럭펄스가 서로 다른 위상차를 가지되, 상기 스타트 스테이지의 인에이블 기간 중의 일 기간동안 상기 제 1 클럭펄스와 제 2 클럭펄스가 동시에 액티브 상태를 유지하는 것을 특징으로 하는 쉬프트 레지스터.
  16. 제 15 항에 있어서,
    상기 인에이블 기간 내에서, 상기 제 2 클럭펄스의 폭이 상기 제 1 클럭펄스의 폭보다 더 큰 것을 특징으로 하는 쉬프트 레지스터.
  17. 제 16 항에 있어서,
    상기 인에이블 기간 내에서,
    상기 제 1 클럭펄스가 액티브 상태에서 비액티브 상태로 변경되는 시점이, 상기 제 2 클럭펄스가 액티브 상태에서 비액티브 상태로 변경되는 시점보다 빠른 것을 특징으로 하는 쉬프트 레지스터.
  18. 제 15 항에 있어서,
    상기 스타트 스테이지는,
    상기 인에이블용 노드에 충전된 충전용 전압원에 응답하여 제 1 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 5 스위칭소자
    상기 인에이블용 노드에 충전된 충전용 전압원에 응답하여 제 2 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 6 스위칭소자
    상기 제 1 교류 전압원에 응답하여 턴-온 또는턴-오프되며, 턴-온시 상기 제 1 교류 전압원을 출력하는 제 7 스위칭소자
    상기 제 7 스위칭소자로부터 출력된 상기 제 1 교류 전압원에 응답하여 제 1 디스에이블용 노드를 제 1 교류 전압원으로 충전시키는 제 8 스위칭소자
    상기 제 1 디스에이블용 노드에 충전된 제 1 교류 전압원에 응답하여, 인에이블용 노드를 방전용 전압원으로 방전시키는 제 9 스위칭소자
    상기 제 1 디스에이블용 노드에 충전된 제 1 교류 전압원에 응답하여, 제 2 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 10 스위칭소자
    상기 인에이블용 노드에 충전된 충전용 전압원에 응답하여 상기 제 8 스위칭소자의 게이트단자에 방전용 전압원을 공급함으로써 상기 제 8 스위칭소자를 턴-오프시키는 제 11 스위칭소자
    상기 제 2 교류 전압원에 응답하여 턴-온 또는턴-오프되며, 턴-온시 상기 제 2 교류 전압원을 출력하는 제 12 스위칭소자
    상기 제 8 스위칭소자로부터 출력된 제 2 교류 전압원에 응답하여 제 2 디스에이블용 노드를 상기 제 2 교류 전압원으로 충전시키는 제 13 스위칭소자
    상기 제 2 디스에이블용 노드에 충전된 제 2 교류 전압원에 응답하여 인에이블용 노드를 방전용 전압원으로 방전시키는 제 14 스위칭소자
    상기 제 2 디스에이블용 노드에 충전된 제 2 교류 전압원에 응답하여 제 1 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 15 스위칭소자
    상기 인에이블용 노드에 충전된 충전용 전압원에 응답하여 상기 제 13 스위칭소자의 게이트단자에 방전용 전압원을 공급함으로써 상기 제 13 스위칭소자를 턴-오프시키는 제 16 스위칭소자
    상기 인에이블용 노드에 충전된 제 1 교류 전압원 또는 제 2 교류 전압원에 응답하여 제 1 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 17 스위칭소자 및,
    상기 인에이블용 노드에 충전된 제 1 교류 전압원 또는 제 2 교류 전압원에 응답하여 제 2 디스에이블용 노드를 방전용 전압원으로 방전시키는 제 18 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
KR1020060060557A 2006-06-30 2006-06-30 쉬프트 레지스터 KR101243806B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060060557A KR101243806B1 (ko) 2006-06-30 2006-06-30 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060557A KR101243806B1 (ko) 2006-06-30 2006-06-30 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20080002020A KR20080002020A (ko) 2008-01-04
KR101243806B1 true KR101243806B1 (ko) 2013-03-18

Family

ID=39213880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060557A KR101243806B1 (ko) 2006-06-30 2006-06-30 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR101243806B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9071230B2 (en) 2013-08-12 2015-06-30 Samsung Display Co., Ltd. Gate driving circuit and display apparatus having the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101647698B1 (ko) * 2009-09-18 2016-08-11 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동방법
KR101636906B1 (ko) * 2009-12-24 2016-07-07 삼성전자주식회사 게이트 구동 장치 및 게이트 구동 방법
KR102113612B1 (ko) * 2013-10-23 2020-05-21 엘지디스플레이 주식회사 쉬프트 레지스터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010098840A (ko) * 2000-04-25 2001-11-08 이데이 노부유끼 액티브 매트릭스 회로 및 그 구동 방법과 면압력 분포검출 장치
KR20060030697A (ko) * 2004-10-06 2006-04-11 엘지.필립스 엘시디 주식회사 오버랩 구동을 위한 액정표시장치용 쉬프트레지스터 및 그스테이지 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010098840A (ko) * 2000-04-25 2001-11-08 이데이 노부유끼 액티브 매트릭스 회로 및 그 구동 방법과 면압력 분포검출 장치
KR20060030697A (ko) * 2004-10-06 2006-04-11 엘지.필립스 엘시디 주식회사 오버랩 구동을 위한 액정표시장치용 쉬프트레지스터 및 그스테이지 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9071230B2 (en) 2013-08-12 2015-06-30 Samsung Display Co., Ltd. Gate driving circuit and display apparatus having the same

Also Published As

Publication number Publication date
KR20080002020A (ko) 2008-01-04

Similar Documents

Publication Publication Date Title
KR101350635B1 (ko) 듀얼 쉬프트 레지스터
KR101319356B1 (ko) 액정표시장치의 쉬프트 레지스터 및 이의 구동방법
KR101107714B1 (ko) 쉬프트 레지스터 및 이의 구동방법
US8253680B2 (en) Shift register
KR20110000469A (ko) 쉬프트 레지스터
KR101192799B1 (ko) 쉬프트 레지스터
KR101182323B1 (ko) 쉬프트 레지스터
KR101201308B1 (ko) 쉬프트 레지스터
KR20090057798A (ko) 쉬프트 레지스터
KR101243806B1 (ko) 쉬프트 레지스터
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101192760B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR20150047038A (ko) 쉬프트 레지스터
KR101232171B1 (ko) 쉬프트 레지스터
KR20090061527A (ko) 쉬프트 레지스터
KR101232155B1 (ko) 쉬프트 레지스터
KR101394929B1 (ko) 쉬프트 레지스터
KR101535820B1 (ko) 쉬프트 레지스터
KR101519912B1 (ko) 쉬프트 레지스터
KR101327840B1 (ko) 액정표시장치
KR101166820B1 (ko) 쉬프트 레지스터
KR101055208B1 (ko) 쉬프트 레지스터
KR101351375B1 (ko) 쉬프트 레지스터
KR101232147B1 (ko) 액정표시장치 및 이의 구동방법
KR101319308B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8