KR101232155B1 - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR101232155B1
KR101232155B1 KR1020060043894A KR20060043894A KR101232155B1 KR 101232155 B1 KR101232155 B1 KR 101232155B1 KR 1020060043894 A KR1020060043894 A KR 1020060043894A KR 20060043894 A KR20060043894 A KR 20060043894A KR 101232155 B1 KR101232155 B1 KR 101232155B1
Authority
KR
South Korea
Prior art keywords
stage
node
voltage source
response
turned
Prior art date
Application number
KR1020060043894A
Other languages
English (en)
Other versions
KR20070111051A (ko
Inventor
윤수영
전민두
박권식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060043894A priority Critical patent/KR101232155B1/ko
Publication of KR20070111051A publication Critical patent/KR20070111051A/ko
Application granted granted Critical
Publication of KR101232155B1 publication Critical patent/KR101232155B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 풀다운 스위칭소자의 열화를 방지할 수 있는 쉬프트 레지스터에 관한 것으로, 다수의 게이트 라인에 차례로 스캔펄스를 공급하는 다수의 스테이지들을 구비하며, 각 스테이지가, 적어도 하나의 인에이블용 노드; 적어도 하나의 디스에이블용 노드; 상기 인에이블용 노드 및 디스에이블용 노드의 신호상태를 제어하는 노드 제어부; 상기 인에이블용 노드 및 디스에이블용 노드의 신호상태에 따라 상기 스캔펄스를 출력하는 풀업 스위칭소자; 및, 다음단 스테이지로부터의 스캔펄스에 따라 오프 전압원을 출력하는 풀다운 스위칭소자를 포함하는 것이다.
액정표시장치, 쉬프트 레지스터, 스캔펄스, 풀다운 스위칭소자, 열화

Description

쉬프트 레지스터{A shift register}
도 1은 종래의 쉬프트 레지스터를 나타낸 도면
도 2는 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고,
도 3은 도 2의 각 스테이지에 공급되는 입력신호 및 각 스테이지로부터 출력되는 출력신호의 파형을 나타낸 도면이다.
도 4는 본 발명의 제 2 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고,
도 5는 도 4의 각 스테이지에 공급되는 입력신호 및 각 스테이지로부터 출력되는 출력신호의 파형을 나타낸 도면이다.
도 6은 도 4의 제 3 스테이지의 회로구성을 나타낸 도면이다.
도 7은 도 4의 쉬프트 레지스터에 구비된 제 1 내지 제 3 스테이지의 회로구성을 나타낸 도면이다.
도 8은 도 4의 제 3 스테이지의 또 다른 회로구성을 나타낸 도면이다.
도 9는 도 4의 제 3 스테이지의 또 다른 회로구성을 나타낸 도면이다.
도 10은 본 발명의 제 3 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고,
도 11은 도 10의 각 스테이지에 공급되는 입력신호 및 각 스테이지로부터 출력되는 출력신호의 파형을 나타낸 도면이다.
도 12의 도 2에 도시된 쉬프트 레지스터가 실장된 액정표시장치를 나타낸 도 면
＊도면의 주요부에 대한 부호 설명
201 : 노드 제어부 Q : 인에이블용 노드
QB : 디스에이블용 노드 Trpu : 풀업 스위칭소자
Trpd : 풀다운 스위칭소자 ST : 스테이지
ST101n+1 : 더미 스테이지 Vout : 스캔펄스
CLK : 클럭펄스 Vst : 스타트 펄스
본 발명은 쉬프트 레지스터에 관한 것으로, 특히 풀다운 스위칭소자의 열화를 방지할 수 있는 쉬프트 레지스터에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 타이밍 콘트롤러는 상기 게이트 드라이버 및 상기 데이터 드라이버의 구동 타이밍을 제어함과 아울러 상기 데이터 드라이버에 화소데이터 신호를 공급한다. 그리고, 상기 전원공급부는 입력 전원을 승압 또는 감압하여 액정표시장치에서 필요로 하는 공통전압(VCOM), 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL) 등과 같은 구동전압들을 생성한다. 그리고, 상기 게이트 드라이버는 스캔펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 그리고, 상기 데이터 드라이버는 게이트 라인들 중 어느 하나에 스캔펄스가 공급될 때마다 데이터 라인들 각각에 화소 전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
여기서, 상기 게이트 드라이버는 상술한 바와 같은 스캔펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다. 이를 첨부된 도면을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.
도 1은 종래의 쉬프트 레지스터를 나타낸 도면이다.
종래의 쉬프트 레지스터는, 도 1에 도시된 바와 같이, 서로 종속적으로 연결된 n개의 스테이지들(ST1 내지 STn) 및 하나의 더미 스테이지(STn+1)로 구성된다. 여기서, 각 스테이지들(ST1 내지 STn+1)은 하나씩의 스캔펄스(Vout1 내지 Voutn+1)를 출력하며, 이때 상기 제 1 스테이지(ST1)부터 더미 스테이지(STn+1)까지 차례로 스캔펄스(Vout1 내지 Voutn+1)를 출력한다. 이때, 상기 더미 스테이지(STn+1)를 제외한 상기 스테이지들(ST1 내지 STn)로부터 출력된 스캔펄스들(Vout1 내지 Voutn)은 상기 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다.
이와 같이 구성된 쉬프트 레지스터의 전체 스테이지(ST1 내지 STn+1)는 제 1 전압원(VDD) 및 제 2 전압원(VSS)과, 그리고 서로 순차적인 위상차를 갖는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 중 두 개의 클럭펄스를 인가받는다. 여기서, 상기 제 1 전압원(VDD)은 정극성의 전압원을 의미하며, 상기 제 2 전압원(VSS)은 접지전압을 의미한다.
한편, 상기 스테이지들(ST1 내지 STn+1) 중 가장 상측에 위치한 제 1 스테이지(ST1)는, 상기 제 1 전압원(VDD), 제 2 전압원(VSS), 및 상기 두 개의 클럭펄스 외에도 스타트 펄스(SP)를 공급받는다.
일반적으로, 상기 제 1 내지 제 n 스테이지(ST1 내지 STn), 그리고 더미 스 테이지(STn+1)는 인에이블용 노드 및 디스에이블용 노드의 충전 및 방전 상태를 제어하기 위한 노드 제어부와, 상기 인에이블용 노드 및 디스에이블용 노드의 상태에 따라 스캔펄스 또는 제 2 전압원(VSS)을 출력하여, 이를 액정패널의 게이트 라인에 공급하는 출력부를 갖는다.
상기 출력부는 상기 인에이블용 노드에 게이트단자가 접속된 풀업 트랜지스터와, 상기 디스에이블용 노드에 게이트단자가 접속된 풀다운 트랜지스터를 포함한다.
여기서, 상기 인에이블용 노드와 디스에이블용 노드는 서로 교번적으로 충전 및 방전되는데, 구체적으로 상기 인에이블용 노드가 충전된 상태일 때에는 상기 제 2 노드가 방전된 상태를 유지하며, 상기 디스에이블용 노드가 충전된 상태일 때에는 상기 인에이블용 노드가 방전된 상태를 유지하게 된다. 이때, 상기 각 스테이지(ST1 내지 STn+1)는 한 프레임의 한 수평기간(1H)에만 스캔펄스를 출력하고, 나머지 기간동안에는 제 2 전압원을 출력하게 된다. 따라서, 상기 출력부의 풀업 트랜지스터는 한 수평기간만 턴-온되며, 상기 풀다운 트랜지스터는 상기 기간을 제외한 나머지 기간동안 턴-온상태를 유지한다. 즉, 상기 풀다운 트랜지스터는 한 프레임중 대부분의 기간동안 턴-온상태를 유지한다. 이로 인해, 상기 풀다운 트랜지스터의 열화가 가속화된다.　
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 각 스테이지의 풀다운 스위칭소자가 다음단 스테이지로부터의 스캔펄스에 따라 동작하도록 함으로써, 상기 풀다운 스위칭소자의 열화를 방지할 수 있는 쉬프트 레지스터 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 다수의 게이트 라인에 차례로 스캔펄스를 공급하는 다수의 스테이지들을 구비하며, 각 스테이지가, 적어도 하나의 인에이블용 노드; 적어도 하나의 디스에이블용 노드; 상기 인에이블용 노드 및 디스에이블용 노드의 신호상태를 제어하는 노드 제어부; 상기 인에이블용 노드 및 디스에이블용 노드의 신호상태에 따라 상기 스캔펄스를 출력하는 풀업 스위칭소자; 및, 다음단 스테이지로부터의 스캔펄스에 따라 오프 전압원을 출력하는 풀다운 스위칭소자를 포함함을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 쉬프트 레지스터를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 3은 도 2의 각 스테이지에 공급되는 입력신호 및 각 스테이지로부터 출력되는 출력신호의 파형을 나타낸 도면이다.
본 발명의 제 1 실시예에 따른 쉬프트 레지스터는, 도 2에 도시된 바와 같이, 서로 종속적으로 연결된 n개의 스테이지들(ST101 내지 ST10n), 그리고 더미 스테이지(ST10n+1)로 구성된다.
각 스테이지(ST101 내지 ST10n+1)는 한 프레임 기간에 한번의 스캔펄스(Vout1 내지 Voutn+2)를 출력하며, 이때 한 프레임 기간동안 제 1 스테이 지(ST101)부터 더미 스테이지(ST10n+1)까지 차례로 스캔펄스(Vout1 내지 Voutn+1)를 출력한다.
상기 더미 스테이지(ST10n+1)를 제외한 상기 스테이지들(ST101 내지 ST10n)로부터 출력된 스캔펄스들(Vout1 내지 Voutn)은 상기 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다. 여기서, 상기 스테이지들(ST101 내지 ST10n+1)로 이루어진 쉬프트 레지스터는 상기 액정패널상에 내장되는 것이 바람직하다.
이와 같이 구성된 쉬프트 레지스터의 전체 스테이지(ST101 내지 ST10n)는, 도 3에 도시된 바와 같이, 서로 순차적인 위상차를 갖는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 중 한 개의 클럭펄스를 인가받는다. 여기서, 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 각각은 일정한 주기를 갖고 반복적으로 출력된다.
또한, 도면에 도시하지 않았지만, 전체 스테이지(ST101 내지 ST10n+1)는 제 1 및 제 2 직류 전압원을 공급받는다. 여기서, 상기 제 1 직류 전압원은 정극성을 나타내며, 상기 제 2 전압원은 부극성을 나타낸다.
상기 각 스테이지(ST101 내지 ST10n+1)는 인에이블용 노드(Q), 디스에이블용 노드(QB), 상기 인에이블용 노드(Q)와 디스에이블용 노드(QB)의 신호상태를 제어하는 노드 제어부(201), 상기 인에이블용 노드(Q)에 접속된 풀업 스위칭소자(Trpu), 및 풀다운 스위칭소자(Trpd)를 구비한다.
제 k 스테이지는 제 k-1 스테이지로부터의 스캔펄스에 응답하여 인에이블된다. 즉, 상기 제 k 스테이지에 구비된 노드 제어부(201)는 제 k-1 스테이지로부터 의 스캔펄스에 응답하여, 상기 제 k 스테이지의 인에이블용 노드(Q)를 제 1 직류 전압원으로 충전시키고 상기 제 k 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원으로 방전시킨다.
이 인에이블된 제 k 스테이지는 해당 클럭펄스를 공급받아 이를 스캔펄스로서 출력한다. 상기 제 k 스테이지에 공급되는 해당 클럭펄스는, 제 k-1 스테이지에 공급되는 클럭펄스보다 앞서 출력된다.
상기 제 k 스테이지는 제 k+1 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다. 즉, 상기 제 k 스테이지에 구비된 노드 제어부(201)는 제 k+1 스테이지로부터의 스캔펄스에 응답하여, 상기 제 k 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원으로 방전시키고, 상기 제 k 스테이지의 디스에이블용 노드(QB)를 제 1 직류 전압원으로 충전시킨다.
한편, 상기 스테이지들(ST101 내지 ST10n+1) 중 가장 상측에 위치한 제 1 스테이지(ST101), 즉 상기 스테이지들(ST101 내지 ST10n+1) 중 가장 첫 번째로 스캔펄스를 출력하는 제 1 스테이지(ST101)는 상기 제 1 및 제 2 직류 전압원, 상기 제 1 내지 제 4 클럭펄스들(CLK1 내지 CLK4) 중 한 개의 클럭펄스 외에도 스타트 펄스(Vst)를 더 공급받는다.
즉, 상기 제 1 스테이지(ST101)의 노드 제어부(201)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST101)의 인에이블용 노드(Q)를 제 1 직류 전압원으로 충전시키고 디스에이블용 노드(QB)를 제 2 직류 전압원으로 방전시킨다.
또한, 상기 스타트 펄스(Vst)는, 가장 마지막으로 스캔펄스를 출력하는 더미 스테이지(STn+1)에도 공급된다. 이때, 상기 제 1 스테이지(ST101)는 상기 스타트 펄스(Vst)에 의해 인에이블되는 반면, 상기 더미 스테이지(ST10n+1)는 상기 스타트 펄스(Vst)에 의해 디스에이블된다.
즉, 상기 더미 스테이지(ST10n+1)의 노드 제어부(201)는 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 상기 더미 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원으로 방전시키고 디스에이블용 노드(QB)를 제 1 직류 전압원으로 충전시킨다.
상술한 바와 같이, 각 스테이지(ST101 내지 ST10n+1)는 다음단 스테이지로부터의 스캔펄스를 공급받아 디스에이블되는데, 이때 각 스테이지(ST101 내지 ST10n+1)의 풀다운 스위칭소자(Trpd)가 다음단 스테이지로부터의 스캔펄스에 응답하여 턴-온된다. 이 턴-온된 풀다운 스위칭소자(Trpd)는 제 2 직류 전압원을 해당 게이트 라인에 오프 전압원으로서 출력한다.
즉, 제 k 스테이지에 구비된 풀다운 스위칭소자(Trpd)는 제 k+1 스테이지로부터의 스캔펄스에 응답하여 제 k 게이트 라인에 오프 전압원을 공급한다.
다시말하면, 상기 풀다운 스위칭소자(Trpd)는 디스에이블용 노드(QB)에 충전된 제 1 직류 전압원에 의해서 턴-온되는 것이 아니고 다음단 스테이지로부터의 스캔펄스에 응답하여 턴-온되기 때문에, 종래의 풀다운 스위칭소자(Trpd)에 비하여 턴-온시간이 더 짧다.
따라서, 본 발명의 풀다운 스위칭소자(Trpd)는 종래에 비하여 더 긴 수명을 갖는다. 실제로 본 발명에서 풀다운 스위칭소자(Trpd)의 턴-온시간은 풀업 스위칭소자(Trpu)의 턴-온시간과 거의 동일하다.
이와 같이 구성된 본 발명의 쉬프트 레지스터를 상세히 설명하면 다음과 같다.
먼저, 초기 기간(T0)에 타이밍 콘트롤러가 스타트 펄스(Vst)를 출력하여 제 1 스테이지(ST101) 및 더미 스테이지(ST10n+1)에 공급된다.
그러면, 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여, 상기 제 1 스테이지(ST101)의 노드 제어부(201)가 상기 제 1 스테이지(ST101)의 인에이블용 노드(Q)를 제 1 직류 전압원으로 충전시키고 디스에이블용 노드(QB)를 제 2 직류 전압원으로 방전시킨다.
이에 따라, 상기 초기 기간에 상기 제 1 스테이지(ST101)의 인에이블용 노드(Q)에 접속된 풀업 스위칭소자(Trpu)가 턴-온된다.
한편, 더미 스테이지(ST10n+1)에 구비된 노드 제어부(201)는 상기 초기 기간에 출력된 스타트 펄스(Vst)에 응답하여, 상기 더미 스테이지(ST10n+1)의 인에이블용 노드(Q)를 제 2 직류 전압원으로 방전시키고, 디스에이블용 노드(QB)를 제 1 직류 전압원으로 충전시킨다.
여기서, 상기 스타트 펄스(Vst)는 상기 더미 스테이지(ST10n+1)에 구비된 풀다운 스위칭소자(Trpd)의 게이트단자에도 공급되어, 상기 더미 스테이지(ST10n+1)의 풀다운 스위칭소자(Trpd)를 턴-온시킨다.
이후, 제 1 기간(T1)에 상기 타이밍 콘트롤러가 제 1 클럭펄스(CLK1)를 출력 하여 이 제 1 클럭펄스(CLK1)를 4p+1 번째 스테이지들에 공급한다. 즉, 상기 타이밍 콘트롤러는 상기 제 1 클럭펄스(CLK1)를 제 1 스테이지(ST101), 제 5 스테이지, 제 9 스테이지, ..., 및 제 n-3 스테이지에 공급한다.
구체적으로, 상기 타이밍 콘트롤러는 상기 제 1 클럭펄스(CLK1)를 상기 4p+1 번째 스테이지에 구비된 각 풀업 스위칭소자(Trpu)의 소스단자에 공급한다.
이때, 상기 4p+1 번째 스테이지들 중 제 1 스테이지(ST101)만이 인에이블상태고, 나머지 스테이지들은 디스에이블상태이므로 상기 제 1 스테이지(ST101)에 구비된 풀업 스위칭소자(Trpu)만이 턴-온 상태를 유지하고 나머지 스테이지에 구비된 풀업 스위칭소자(Trpu)는 턴-오프상태를 유지한다.
따라서, 상기 제 1 기간(T1)에는, 제 1 스테이지(ST101)에 구비된 풀업 스위칭소자(Trpu)만이 상기 제 1 클럭펄스(CLK1)를 제 1 스캔펄스(Vout1)로서 출력한다.
이 제 1 스테이지(ST101)로부터 출력된 제 1 스캔펄스(Vout1)는 제 1 게이트 라인 및 제 2 스테이지(ST102)의 노드 제어부(201)에 공급된다.
이에 따라, 상기 제 1 기간(T1)에 상기 제 2 스테이지(ST102)의 노드 제어부(201)는 상기 제 1 스캔펄스(Vout1)에 응답하여, 상기 제 2 스테이지(ST102)의 인에이블용 노드(Q)를 제 1 직류 전압원으로 충전시키고 디스에이블용 노드(QB)를 제 2 전압원으로 방전시킨다. 즉, 상기 제 1 기간(T1)에 상기 제 2 스테이지(ST102)가 인에이블된다.
이후, 제 2 기간(T2)에 상기 타이밍 콘트롤러가 제 2 클럭펄스(CLK2)를 출력 하여 이 제 2 클럭펄스(CLK2)를 4p+2 번째 스테이지들에 공급한다. 즉, 상기 타이밍 콘트롤러는 상기 제 2 클럭펄스(CLK2)를 제 2 스테이지(ST102), 제 6 스테이지, 제 10 스테이지, ..., 및 제 n-2 스테이지에 공급한다.
구체적으로, 상기 타이밍 콘트롤러는 상기 제 2 클럭펄스(CLK2)를 상기 4p+2 번째 스테이지에 구비된 각 풀업 스위칭소자(Trpu)의 소스단자에 공급한다.
이때, 상기 4p+2 번째 스테이지들 중 제 2 스테이지(ST102)만이 인에이블상태고, 나머지 스테이지들은 디스에이블상태이므로 상기 제 2 스테이지(ST102)에 구비된 풀업 스위칭소자(Trpu)만이 턴-온상태를 유지하고 나머지 스테이지에 구비된 풀업 스위칭소자(Trpu)는 턴-오프상태를 유지한다.
따라서, 상기 제 2 기간(T2)에는, 제 2 스테이지(ST102)에 구비된 풀업 스위칭소자(Trpu)만이 상기 제 2 클럭펄스(CLK2)를 제 2 스캔펄스(Vout2)로서 출력한다.
이 제 2 스테이지(ST102)로부터 출력된 제 2 스캔펄스(Vout2)는 제 2 게이트 라인, 제 3 스테이지(ST103)의 노드 제어부(201), 제 1 스테이지(ST101)의 노드 제어부(201), 및 상기 제 1 스테이지(ST101)에 구비된 풀다운 스위칭소자(Trpd)의 게이트단자에 공급된다.
이에 따라, 상기 제 2 기간(T2)에 상기 제 3 스테이지(ST103)의 노드 제어부(201)는 상기 제 2 스캔펄스(Vout2)에 응답하여, 상기 제 3 스테이지(ST103)의 인에이블용 노드(Q)를 제 1 직류 전압원으로 충전시키고 디스에이블용 노드(QB)를 제 2 직류 전압원으로 방전시킨다. 즉, 상기 제 2 기간(T2)에 상기 제 3 스테이 지(ST103)가 인에이블된다.
그리고, 상기 제 2 기간(T2)에 상기 제 1 스테이지(ST101)의 노드 제어부(201)는 상기 제 2 스캔펄스(Vout2)에 응답하여, 상기 제 1 스테이지(ST101)의 인에이블용 노드(Q)를 제 2 직류 전압원으로 방전시키고 디스에이블용 노드(QB)를 제 1 직류 전압원으로 충전시킨다. 즉, 상기 제 2 기간(T2)에 상기 제 3 스테이지(ST103)가 인에이블된다.
또한, 상기 제 2 기간(T2)에 상기 제 1 스테이지(ST101)의 풀다운 스위칭소자(Trpd)는 상기 제 2 스캔펄스(Vout2)에 응답하여 턴-온된다. 이 턴-온된 풀다운 스위칭소자(Trpd)를 통해 제 2 직류 전압원이 제 1 게이트 라인에 오프 전압원으로 공급된다.
이후 상술한 바와 같은 동작으로 제 3 스테이지(ST103)부터 더미 스테이지(ST10n+1)까지 순차적으로 제 3 내지 제 n+1 스캔펄스(Vout3 내지 Voutn+1)를 출력한다. 이때, 상기 제 3 내지 제 n 스캔펄스(Vout3 내지 Voutn+1)는 제 3 내지 제 n 게이트 라인에 공급되고, 제 n+1 스캔펄스(Voutn+1)는 게이트 라인에 공급되지 않는다.
이와 같이, 각 스테이지(ST101 내지 ST10n+1)의 풀업 스위칭소자(Trpu)는 다음단 스테이지로부터의 스캔펄스에 응답하여, 자신이 속한 스테이지를 디스에이블시킨다. 이러한 동작에 의해, 각 스테이지(ST101 내지 ST10n+1)의 풀다운 스위칭소자(Trpd)는 종래의 풀다운 스위칭소자(Trpd)에 비하여 더 긴 수명을 갖는다.
한편, 도면에 도시하지 않았지만, 상기 노드 제어부(201)는 다수의 스위칭소 자를 구비하는데, 이 스위칭소자들 중 몇 개의 스위칭소자는 상기 디스에이블용 노드(QB)에 접속된다. 이 디스에이블용 노드(QB)에 접속된 스위칭소자는 출력에 직접적으로 관여하지 않기 때문에, 상기 풀다운 스위칭소자(Trpd)에 비하여 열화에 대하여 큰 문제점을 나타내지 않는다.
그러나, 상기 디스에이블용 노드(QB)에 접속된 스위칭소자의 열화를 방지함으로써, 쉬프트 레지스터를 더욱 안정적으로 구동할 수 있다. 이를 다음 실시예를 통해서 좀 더 구체적으로 설명하면 다음과 같다.
도 4는 본 발명의 제 2 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 5는 도 4의 각 스테이지에 공급되는 입력신호 및 각 스테이지로부터 출력되는 출력신호의 파형을 나타낸 도면이다.
본 발명의 제 2 실시예에 따른 쉬프트 레지스터는, 도 4에 도시된 바와 같이, 서로 종속적으로 연결된 n개의 스테이지들(ST401 내지 S40Tn), 그리고 더미 스테이지(ST40n+1)로 구성된다.
이 각 스테이지에는 상술한 바와 같은 스타트 펄스(Vst), 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4), 제 1 및 제 2 직류 전압원이 공급되며, 또한 제 1 및 제 2 교류 전압원(Vac1, Vac2)이 더 공급된다.
도 5에 도시된 바와 같이, 상기 제 1 교류 전압원(Vac1)과 제 2 교류 전압원(Vac2)은 프레임 기간별로 서로 반전된 극성을 갖는 교류 전압원이다.
즉, 기수번째 프레임 기간에 상기 제 1 교류 전압원(Vac1)은 정극성을 나타내며, 제 2 교류 전압원(Vac2)은 부극성을 나타낸다. 그리고, 우수번째 프레임 기 간에 상기 제 1 교류 전압원(Vac1)은 부극성을 나타내며, 상기 제 2 교류 전압원(Vac2)은 정극성을 나타낸다.
각 스테이지는 제 1 실시예에서 설명한 바와 같이, 인에이블용 노드(Q), 디스에이블용 노드(QB), 노드 제어부(201), 풀업 스위칭소자(Trpu), 및 풀다운 스위칭소자(Trpd)를 구비한다.
제 k 스테이지의 디스에이블용 노드(QB)는 제 k-1 스테이지에 구비된 스위칭소자(제 k-1 스테이지의 인에이블용 노드(Q)를 방전시키기 위한 스위칭소자)의 게이트단자에 접속된다. 이에 따라, 상기 제 k-1 스테이지의 인에이블용 노드(Q)의 전압상태는 제 k 스테이지의 디스에이블용 노드(QB)의 전압상태에 영향을 받는다.
상기 제 k 스테이지는 제 k-2 스테이지로부터의 스캔펄스에 응답하여, 제 k 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원으로 방전시킨다. 즉, 상기 제 k 스테이지에 구비된 노드 제어부(201)는 상기 제 k-2 스테이지로부터의 스캔펄스에 응답하여, 상기 제 k 스테이지의 디스에이블용 노드(QB)를 방전시킨다.
상기 제 k 스테이지는 제 k-1 스테이지로부터의 스캔펄스에 응답하여 인에이블된다. 즉, 상기 제 k 스테이지에 구비된 노드 제어부(201)는 제 k-1 스테이지로부터의 스캔펄스에 응답하여, 상기 제 k 스테이지의 인에이블용 노드(Q)를 제 1 직류 전압원으로 충전시키고 상기 제 k 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원으로 방전시킨다.
이 인에이블된 제 k 스테이지는 해당 클럭펄스를 공급받아 이를 스캔펄스로서 출력한다. 상기 제 k 스테이지에 공급되는 해당 클럭펄스는, 제 k-1 스테이지에 공급되는 클럭펄스보다 앞서 출력되며, 제 k 스테이지에 공급되는 클럭펄스보다 뒤쳐져 출력된다.
상기 제 k 스테이지는 제 k+1 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.
이때, 기수번째 스테이지들과 우수번째 스테이지들은 프레임 기간에 따라 서로 다른 방식으로 디스에이블된다.
즉, 제 k 스테이지들 중 제 2k-1 스테이지(기수번째 스테이지)에 구비된 노드 제어부(201)는 제 2k 스테이지로부터의 스캔펄스에 응답하여, 상기 제 2k-1 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원으로 방전시키고, 상기 제 2k-1 스테이지의 디스에이블용 노드(QB)를 제 1 교류 전압원(Vac1)으로 충전시킨다. 이렇게 함으로써, 기수번째 스테이지가 제 1 방식으로 디스에이블된다.
그리고, 제 k 스테이지들 중 제 2k 스테이지(우수번째 스테이지)에 구비된 노드 제어부(201)는 제 2k+1 스테이지로부터의 스캔펄스에 응답하여, 인에이블용 노드(Q)를 제 2 직류 전압원으로 방전시키고, 상기 제 2k 스테이지의 디스에이블용 노드(QB)를 제 2 교류 전압원(Vac2)으로 방전시킨다. 이렇게 함으로써, 우수번째 스테이지가 제 2 방식으로 디스에이블된다.
이때, 제 1 및 제 2 교류 전압원(Vac1, Vac2)이 프레임 기간단위로 극성이 변화하므로, 기수번째 프레임 기간에는 상기 기수번째 스테이지들이 상기 제 1 방식으로 디스에이블되고, 우수번째 스테이지들이 상기 제 2 방식으로 디스에이블된다.
반대로, 우수번째 프레임 기간에는 상기 기수번째 스테이지들이 제 2 방식으로 디스에이블되고, 상기 우수번째 스테이지들이 제 1 방식으로 디스에이블된다.
한편, 상기 스테이지들(ST401 내지 ST40n+1) 중 가장 상측에 위치한 제 1 스테이지(ST401), 즉 상기 스테이지들(ST1 내지 STn+1) 중 가장 첫 번째로 스캔펄스를 출력하는 제 1 스테이지(ST401)는 상기 제 1 및 제 2 직류 전압원, 제 1 및 제 2 교류 전압원(Vac1, Vac2), 상기 제 1 내지 제 4 클럭펄스들(CLK1 내지 CLK4) 중 한 개의 클럭펄스 외에도 스타트 펄스(Vst)를 더 공급받는다.
즉, 상기 제 1 스테이지(ST401)의 노드 제어부(401)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST401)의 인에이블용 노드(Q)를 제 1 직류 전압원으로 충전시키고 디스에이블용 노드(QB)를 제 2 직류 전압원으로 방전시킨다.
또한, 상기 스타트 펄스(Vst)는, 가장 마지막으로 스캔펄스를 출력하는 더미 스테이지(ST40n+1)에도 공급된다. 상기 더미 스테이지(ST40n+1)는 상기 스타트 펄스(Vst)에 의해 디스에이블된다.
즉, 상기 더미 스테이지(ST40n+1)의 노드 제어부(201)는 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 상기 더미 스테이지(ST40n+1)의 인에이블용 노드(Q)를 제 2 직류 전압원으로 방전시키고 디스에이블용 노드(QB)를 제 1 직류 전압원으로 충전시킨다.
상술한 바와 같이, 각 스테이지(ST401 내지 ST40n+1)는 다음단 스테이지로부터의 스캔펄스를 공급받아 디스에이블되는데, 이때 각 스테이지(ST401 내지 ST40n+1)의 풀다운 스위칭소자(Trpd)가 다음단 스테이지로부터의 스캔펄스에 응답하여 턴-온된다. 이 턴-온된 풀다운 스위칭소자(Trpd)는 제 2 직류 전압원을 해당 게이트 라인에 오프 전압원으로서 출력한다.
즉, 제 k 스테이지에 구비된 풀다운 스위칭소자(Trpd)는 제 k+1 스테이지로부터의 스캔펄스에 응답하여 제 k 게이트 라인에 오프 전압원을 공급한다.
다시말하면, 상기 풀다운 스위칭소자(Trpd)는 디스에이블용 노드(QB)에 충전된 제 1 직류 전압원에 의해서 턴-온되는 것이 아니고 다음단 스테이지로부터의 스캔펄스에 응답하여 턴-온되기 때문에, 종래의 풀다운 스위칭소자(Trpd)에 비하여 턴-온시간이 더 짧다.
여기서, 상기 각 스테이지에 구비된 회로구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 6은 도 4의 제 3 스테이지의 회로구성을 나타낸 도면이다.
제 1 내지 제 n 스테이지(ST401 내지 ST40n)의 노드 제어부(401), 그리고 더미 스테이지(ST40n+1)의 노드 제어부(401)는 제 1 내지 제 9 스위칭소자(Tr1 내지Tr9)를 갖는다.
제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여 인에이블용 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다.
예를 들어, 도 6의 제 3 스테이지(ST403)에 구비된 제 1 스위칭소자(Tr1)는, 제 2 스테이지(ST402)로부터의 제 2 스캔펄스(Vout2)에 응답하여 상기 제 3 스테이 지(ST3)의 인에이블용 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 2 스테이지(ST402)에 접속되며, 드레인단자는 상기 제 1 직류 전압원(Vdc1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST403)의 인에이블용 노드(Q)에 접속된다.
상기 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)는, 제 k+1 스테이지로부터의 스캔펄스에 응답하여 제 k 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를 들어, 도 6의 제 3 스테이지(ST403)에 구비된 제 2 스위칭소자(Tr2)는, 제 4 스테이지(ST404)로부터의 제 4 스캔펄스(Vout4)에 응답하여 상기 제 3 스테이지(ST403)의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 4 스테이지(ST404)에 접속되며, 드레인단자는 상기 제 3 스테이지(ST403)의 인에이블용 노드(Q)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
제 k 스테이지에 구비된 제 3 스위칭소자(Tr3)는 상기 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 자신이 속한 스테이지의 디스에이블용 노드(QB)를 상기 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))으로 충전시킨다.
예를 들어, 도 6의 제 3 스테이지(ST403)에 구비된 제 3 스위칭소자(Tr3)는 상기 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 3 스테이지(ST403)의 디스에이블용 노드(QB)를 상기 제 1 교류 전압원(Vac1)으로 충전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 3 스위칭소자(Tr3)의 게이트단자 및 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST3)의 디스에이블용 노드(QB)에 접속된다.
상기 제 k 스테이지에 구비된 제 4 스위칭소자(Tr4)는, 제 k+1 스테이지의 디스에이블용 노드(QB)에 충전된 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 자신이 속한 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를 들어, 도 6의 제 3 스테이지(ST403)에 구비된 제 4 스위칭소자(Tr4)는 제 4 스테이지(ST404)의 디스에이블용 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 스테이지(ST403)의 인에이블용 노드(Q)를 상기 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자는 제 4 스테이지(ST404)의 디스에이블용 노드(QB)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST403)의 인에이블용 노드(Q)에 접속된다.
상기 제 k 스테이지에 구비된 제 5 스위칭소자(Tr5)는, 자신이 속한 스테이 지의 디스에이블용 노드(QB)에 충전된 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하여 자신이 속한 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를 들어, 도 6의 제 3 스테이지(ST3)에 구비된 제 5 스위칭소자(Tr5)는, 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 3 스테이지(ST403)의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 5 스위칭소자(Tr5)의 게이트단자는 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 인에이블용 노드(Q)에 접속된다.
상기 제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)는, 제 2 교류 전압원(Vac2)(또는 제1 교류 전압원(Vac1))에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 자신이 속한 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를 들어, 도 6의 제 3 스테이지(ST3)에 구비된 제 6 스위칭소자(Tr6)는 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 6 스위칭소자(Tr6)의 게이트단자는 상기 제 2 교류 전압원(Vac2)을 전송하는 전원라인에 접속되며, 드레인 단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)에 접속된다.
제 k 스테이지에 구비된 제 7 스위칭소자(Tr7)는, 자신이 속한 스테이지의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 자신이 속한 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를 들어, 도 6의 제 3 스테이지(ST403)에 구비된 제 7 스위칭소자(Tr8)는, 상기 제 3 스테이지(ST403)의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 7 스위칭소자(Tr7)의 게이트단자는 상기 제 3 스테이지(ST403)의 인에이블용 노드(Q)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)에 접속된다.
상기 제 k 스테이지에 구비된 제 8 스위칭소자(Tr8)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여 자신이 속한 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를 들어, 도 6의 제 3 스테이지(ST403)에 구비된 제 8 스위칭소자(Tr8)는, 제 2 스테이지(ST402)로부터의 제 2 스캔펄스(Vout2)에 응답하여 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 8 스위칭소자(Tr8)의 게 이트단자는 제 2 스테이지(ST402)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)에 접속된다.
상기 제 k 스테이지에 구비된 제 9 스위칭소자(Tr9)는, 제 k-2 스테이지로부터의 스캔펄스에 응답하여 자신이 속한 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를 들어, 도 6의 제 3 스테이지(ST403)에 구비된 제 9 스위칭소자(Tr9)는, 제 1 스테이지(ST401)로부터의 제 1 스캔펄스(Vout1)에 응답하여 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 9 스위칭소자(Tr9)의 게이트단자는 제 1 스테이지(ST401)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)에 접속된다.
상기 제 k 스테이지에 구비된 풀업 스위칭소자(Trpu)는, 자신이 속한 스테이지의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 해당 클럭펄스를 스캔펄스로서 출력하고, 이 스캔펄스를 제 k 게이트 라인, 제 k-1 스테이지, 제 k+1 스테이지, 및 제 k+2 스테이지에 공급한다.
이때, 상기 제 k-1 스테이지로 출력된 스캔펄스는 상기 제 k-1 스테이지를 디스에이블시키기 위한 신호로서 기능하고, 상기 제 k+1 스테이지로 출력된 스캔펄스는 상기 제 k+1 스테이지를 인에이블시키기 위한 스타트 펄스(Vst)로 기능하고, 그리고 상기 제 k+2 스테이지로 출력된 스캔펄스는 상기 제 k+2 스테이지의 디스에이블용 노드(QB)를 방전시키는 신호로서 기능한다.
예를 들어, 도 6의 제 3 스테이지(ST403)에 구비된 풀업 스위칭소자(Trpu)는 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 제 3 클럭펄스(CLK3)를 제 3 스캔펄스(Vout3)로서 출력하고, 이 제 3 스캔펄스(Vout3)를 제 3 게이트 라인(GL3), 제 2 스테이지(ST402), 제 4 스테이지(ST404), 및 제 5 스테이지(ST405)에 공급한다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 풀업 스위칭소자(Trpu)의 게이트단자는 상기 제 3 스테이지(ST403)의 인에이블용 노드(Q)에 접속되며, 드레인단자는 상기 제 3 클럭펄스(CLK3)를 전송하는 클럭전송라인에 접속되며, 소스단자는 상기 제 3 게이트 라인(GL3), 제 2 스테이지(ST402), 제 4 스테이지(ST404), 및 제 5 스테이지(ST405)에 접속된다.
제 k 스테이지에 구비된 풀다운 스위칭소자(Trpd)는, 제 k+1 스테이지로부터의 스캔펄스에 응답하여 제 2 직류 전압원(Vdc2)을 오프 전압원으로 출력하고, 이 오프 전압원을 제 k 게이트 라인, 제 k-1 스테이지, 제 k+1 스테이지, 및 제 k+2 스테이지에 공급한다.
예를 들어, 도 6의 제 3 스테이지(ST403)에 구비된 풀다운 스위칭소자(Trpd)는, 제 4 스테이지(ST404)로부터의 스캔펄스에 응답하여 상기 제 2 직류 전압원(Vdc2)을 오프 전압원으로서 출력하고, 이 오프 전압원을 제 3 게이트 라인(GL3), 제 2 스테이지(ST402), 제 4 스테이지(ST404), 및 제 5 스테이지(ST405) 에 공급한다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 풀다운 스위칭소자(Trpd)의 게이트단자는 상기 제 4 스테이지(ST404)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 3 게이트 라인(GL3), 제 2 스테이지(ST402), 제 4 스테이지(ST404), 및 제 5 스테이지(ST405)에 접속된다.
제 1 및 제 2 스테이지(ST401, ST402), 제 4 내지 제 n 스테이지(ST404 내지 ST40n), 그리고 더미 스테이지(ST40n+1)에 구비된 각 스위칭소자도 상술한 바와 같은 방식으로 동작한다.
단, 제 1 스테이지(ST401)의 전단에는 스테이지가 존재하지 않기 때문에, 상기 제 1 스테이지(ST401)에 구비된 제 1, 제 8, 및 제 9 스위칭소자(Tr1, Tr8, Tr9)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)를 공급받아 턴-온된다.
그리고, 제 2 스테이지(ST402)의 두 번째 전단에는 스테이지가 존재하지 않기 때문에, 상기 제 1 스테이지(ST402)에 구비된 제 9 스위칭소자(Tr9)도 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)를 공급받아 턴-온된다.
또한, 더미 스테이지(ST40n+1)의 다음단에는 스테이지가 존재하지 않기 때문에, 상기 더미 스테이지(ST40n+1)에 구비된 제 2, 제 4 스위칭소자(Tr2, Tr4), 그리고 풀다운 스위칭소자(Trpd)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)를 공급받아 턴-온된다.
한편, 상기 스테이지들(ST401 내지 ST40n+1) 중 기수번째 스테이지들(ST401, ST403, ..., ST40+1)에 구비된 제 3 스위칭소자(Tr3)는 제 1 교류 전압원(Vac1)을 공급받으며, 제 6 스위칭소자(Tr406)는 제 2 교류 전압원(Vac2)을 공급받는다.
그리고, 상기 스테이지들(ST401 내지 ST40n+1) 중 우수번째 스테이지들(ST402, ST404, ..., ST40n)에 구비된 제 3 스위칭소자(Tr3)는 제 2 교류 전압원(Vac2)을 공급받으며, 제 6 스위칭소자(Tr6)는 제 1 교류 전압원(Vac1)을 공급받는다.
이와 같이 구성된 본 발명의 제 2 실시예에 따른 쉬프트 레지스터의 동작을 상세히 설명하면 다음과 같다.
도 7은 도 4의 쉬프트 레지스터에 구비된 제 1 내지 제 3 스테이지의 회로구성을 나타낸 도면이다.
먼저, 제 1 프레임에서의 초기 기간(T0)의 동작을 설명하면 다음과 같다.
여기서, 상기 제 1 프레임 기간동안 제 1 교류 전압원(Vac1)은 고전압원(Vh)으로 유지되고, 제 2 교류 전압원(Vac2)은 저전압원(Vl)으로 유지된다고 가정하고, 제 2 프레임 기간동안은 상기 제 1 교류 전압원(Vac1)이 저전압원(Vl)으로 유지되고, 제 2 교류 전압원(Vac2)이 고전압원(Vh)으로 유지된다고 가정하자.
그러면, 제 1 프레임 기간동안 기수번째 스테이지(ST401, ST403, ..., ST40n+1)에 구비된 제 3 스위칭소자(Tr3)는 턴-온상태를 유지하며, 우수번째 스테이지(ST402, ST404, ..., ST40n)에 구비된 제 3 스위칭소자(Tr3)는 턴-오프상태를 유지한다. 그리고, 상기 제 1 프레임 기간동안 기수번째 스테이지(ST401, ST403, ..., ST40n+1)에 구비된 제 6 스위칭소자(Tr6)는 턴-오프상태를 유지하며, 우수번 째 스테이지(ST402, ST404, ..., ST40n)에 구비된 제 6 스위칭소자(Tr6)는 턴-온상태를 유지한다.
제 2 프레임에는 상기 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 극성이 변경됨에 따라, 상술한 기수번째 스테이지들 및 우수번째 스테이지들에 구비된 제 3 및 제 6 스위칭소자(Tr3, Tr6)가 반대로 동작한다.
상기 초기 기간(T0)동안에는, 도 3에 도시된 바와 같이, 타이밍 콘트롤러로부터 출력되는 스타트 펄스(Vst)를 출력한다.
상기 타이밍 콘트롤러로부터 출력된 스타트 펄스(Vst)는 제 1 스테이지(ST401) 및 제 2 스테이지(ST402)에 공급된다.
구체적으로, 상기 스타트 펄스(Vst)는 상기 제 1 스테이지(ST401)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자, 제 8 스위칭소자(Tr8)의 게이트단자, 및 제 9 스위칭소자(Tr9)의 게이트단자에 공급된다.
그러면, 상기 제 1, 제 8, 및 제 9 스위칭소자(Tr1, Tr8, Tr9)는 턴-온되며, 이때, 상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 제 1 직류 전압원(Vdc1)이 인에이블용 노드(Q)에 인가된다. 이에 따라, 상기 인에이블용 노드(Q)가 충전되며, 상기 충전된 인에이블용 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 7 스위칭소자(Tr7)가 모두 턴-온된다.
여기서, 상기 턴-온된 제 7, 제 8, 및 제 9 스위칭소자(Tr7, Tr8, Tr9)를 통해 제 2 직류 전압원(Vdc2)이 디스에이블용 노드(QB)에 공급된다.
상술한 바와 같이, 제 1 프레임 기간동안 상기 제 1 교류 전압원(Vac1)은 고 전압원(Vh)으로 유지되므로, 이 제 1 교류 전압원(Vac1)을 게이트단자 및 소스단자를 통해 공급받는 제 3 스위칭소자(Tr3)는 제 1 프레임 기간동안 턴-온 상태를 유지한다.
이 턴-온된 제 3 스위칭소자(Tr3)를 통해 상기 제 1 교류 전압원(Vac1)이 상기디스에이블용 노드(QB)에 공급된다.
따라서, 상기 디스에이블용 노드(QB)에는 상기 제 1 교류 전압원(Vac1)과 상기 제 2 직류 전압원(Vdc2)이 동시에 공급된다. 이때, 상기 디스에이블용 노드(QB)를 제 1 교류 전압원(Vac1)으로 충전시키는 스위칭소자(제 3 스위칭소자(Tr3))의 수보다 제 2 직류 전압원(Vdc2)으로 방전시키는 스위칭소자(제 7, 제 8, 및 제 9 스위칭소자(Tr7, Tr8, Tr9))의 수가 더 많기 때문에, 상기 디스에이블용 노드(QB)는 방전상태로 유지된다. 결국, 이 방전된 디스에이블용 노드(QB)에 게이트단자가 접속된 제 5 스위칭소자(Tr5)가 턴-오프된다.
상술한 바와 같이, 제 1 프레임 기간동안 상기 제 2 교류 전압원(Vac2)은 저전압원(Vl)으로 유지되므로, 이 제 2 교류 전압원(Vac2)을 게이트단자를 통해 인가받는 제 6 스위칭소자(Tr6)는 제 1 프레임 기간동안 턴-오프 상태를 유지한다.
또한, 이 제 1 프레임 기간동안의 초기 기간(T0)에 제 2 스테이지(ST402)로부터의 출력은 없으므로, 상기 제 1 스테이지(ST401)의 제 2 스위칭소자(Tr2)는 턴-오프 상태이다.
특히, 이 초기 기간(T0)에 상기 제 1 스테이지(ST401)의 인에이블용 노드(Q)가 충전상태를 유지하기 위해서는, 상기 제 1 스테이지(ST401)의 제 4 스위칭소 자(Tr4)는 턴-오프 상태를 유지하여야 한다. 그래야만 상기 제 1 스테이지(ST401)의 인에이블용 노드(Q)가 방전되지 않는다.
이 제 4 스위칭소자(Tr4)는 다음단 스테이지, 즉 제 2 스테이지(ST402)의 디스에이블용 노드(QB)에 공급된 전압에 따라 턴-온 또는 턴-오프된다. 결국, 이 초기 기간(T0)에 상기 제 2 스테이지(ST402)의 디스에이블용 노드(QB)를 방전상태로 유지하면, 상기 제 1 스테이지(ST401)에 구비된 제 4 스위칭소자를 턴-오프시킬 수 있다.
이를 위해, 이 초기 기간(T0)에 출력된 스타트 펄스(Vst)가 상기 제 2 스테이지(ST402)의 디스에이블용 노드(QB)를 방전시킨다.
즉, 상기 스타트 펄스(Vst)는 상기 제 2 스테이지(ST402)에 구비된 제 9 스위칭소자(Tr9)의 게이트단자에 공급된다.
그러면, 상기 제 2 스테이지(ST402)의 제 9 스위칭소자(Tr9)는 턴-온되며, 이때, 상기 턴-온된 제 9 스위칭소자(Tr9)를 통해 제 2 직류 전압원(Vdc2)이 제 2 스테이지(ST402)의 디스에이블용 노드(QB)에 공급되어 상기 제 2 노드(QB)가 방전된다. 따라서, 이 방전된 제 2 스테이지(ST402)의 디스에이블용 노드(QB)에 게이트단자가 접속된 제 1 스테이지(ST401)의 제 4 스위칭소자(Tr4)는 턴-오프된다.
요약하면, 상기 초기 기간(T0)에 상기 제 1 스테이지(ST401)의 인에이블용 노드(Q)는 충전되고, 상기 제 1 스테이지(ST401) 및 제 2 스테이지(ST402)의 디스에이블용 노드(QB)는 방전된다. 즉, 상기 초기 기간(T0)에 상기 제 1 스테이지(ST402)가 인에이블된다. 물론, 이 초기 기간(T0)에 제 1 스테이지(ST401)로부터 의 출력이 없으므로, 제 2 스테이지(ST402)의 인에이블용 노드(Q)는 방전상태를 유지한다.
이어서, 제 1 기간(T1)의 동작을 설명하면 다음과 같다.
제 1 기간(T1)동안에는, 도 5에 도시된 바와 같이, 제 1 클럭펄스(CLK1)만 하이상태를 유지하고, 나머지 클럭펄스들은 로우 상태를 유지한다.
따라서, 상기 로우 상태의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST401, ST402)의 제 1, 제 8, 및 제 9 스위칭소자(Tr1, Tr8, Tr9), 그리고 제 2 스테이지의 제 9 스위칭소자(Tr9)가 모두 턴-오프된다.
이에 따라, 상기 제 1 스테이지(ST401)의 인에이블용 노드(Q) 및 제 2 스테이지의 디스에이블용 노드(QB)가 모두 플로팅 상태로 유지된다.
한편, 상기 제 1 스테이지(ST401)의 인에이블용 노드(Q)가 상기 초기 기간(T0)동안 인가되었던 제 1 직류 전압원(Vdc1)으로 계속 유지됨에 따라, 상기 제 1 스테이지(ST401)의 제 7 스위칭소자(Tr7) 및 풀업 스위칭소자(Trpu)는 턴-온상태를 유지한다.
이때, 상기 제 1 스테이지(ST401)의 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 1 클럭펄스(CLK1)가 인가됨에 따라, 상기 제 1 스테이지(ST401)의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)은 부트스트랩핑에 의해 증폭된다.
따라서, 상기 제 1 스테이지(ST401)의 풀업 스위칭소자(Trpu)의 드레인단자에 인가된 제 1 클럭펄스(CLK1)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 이때, 상기 출력된 제 1 클럭펄스(CLK1)는 제 1 게이트 라인(GL1)에 인가되어 상기 제 1 게이트 라인(GL1)을 구동시키는 제 1 스캔펄스(Vout1)로서 기능한다.
상기 제 1 기간(T1)에 제 1 스테이지(ST401)로부터 출력된 제 1 스캔펄스(Vout1)는 제 2 스테이지(ST402)에도 입력된다. 구체적으로, 상기 제 1 스캔펄스(Vout1)는 상기 제 2 스테이지(ST402)에 구비된 제 1 및 제 8 스위칭소자(Tr1, Tr8)의 게이트단자에 입력된다.
여기서, 상기 제 2 스테이지(ST402)에 공급된 제 1 스캔펄스(Vout1)는, 상기 제 1 스테이지(ST401)에 공급된 스타트 펄스(Vst)와 동일한 역할을 하는 것으로, 상기 제 1 스캔펄스(Vout1)에 응답하여 상기 제 2 스테이지(ST402)는 인에이블된다.
또한, 상기 제 1 기간(T1)에 상기 제 1 스테이지(ST401)로부터 출력된 제 1 스캔펄스(Vout1)는 제 3 스테이지(ST403)에 구비된 제 9 스위칭소자(Tr9)의 게이트단자에도 입력된다.
이에 따라, 상기 제 9 스위칭소자(Tr9)가 턴-온되어 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)가 방전된다. 따라서, 이 제 3 스테이지(ST403)의 디스에이블용 노드(QB)에 게이트단자 접속된 제 2 스테이지(ST402)의 제 4 스위칭소자(Tr4)는 턴-오프된다.
이 제 2 스테이지(ST402)의 제 4 스위칭소자(Tr4)가 턴-오프됨에 따라, 상기 제 2 스테이지(ST402)의 인에이블용 노드(Q)는 충전상태를 유지할 수 있다.
요약하면, 상기 제 1 기간(T1)동안 상기 제 1 스테이지(ST401)는 제 1 스캔펄스(Vout1)를 출력하고, 제 2 스테이지는 인에이블되고, 그리고 제 3 스테이지(ST402, ST403)의 디스에이블용 노드(QB)가 방전된다.
이어서, 제 2 기간(T2)동안의 동작을 설명하면 다음과 같다.
상기 제 2 기간(T2)동안에는, 도 5에 도시된 바와 같이, 제 2 클럭펄스(CLK2)만 하이상태를 유지하고, 나머지 클럭펄스들은 로우 상태를 유지한다.
따라서, 상기 제 2 클럭펄스(CLK2)를 공급받는 제 2 스테이지(ST402)가 제 2 스캔펄스(Vout2)를 출력하여 제 2 게이트 라인(GL2)에 공급한다. 또한, 이 제 2 스테이지(ST402)로부터 출력된 제 2 스캔펄스(Vout2)는 제 3 스테이지(ST403)를 인에이블시키고, 제 4 스테이지(ST403, ST404)의 디스에이블용 노드(QB)를 방전시킨다.
또한, 상기 제 2 스테이지(ST402)로부터 출력된 제 2 스캔펄스(Vout2)는 제 1 스테이지(ST401)에 공급되어 상기 제 1 스테이지(ST401)를 디스에이블시킨다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
상기 제 2 스테이지(ST402)로부터 출력된 제 2 스캔펄스(Vout2)는 제 1 스테이지(ST401)의 제 2 스위칭소자(ST402) 및 풀다운 스위칭소자(Trpd)에 공급된다. 즉, 상기 제 2 스캔펄스(Vout2)는 상기 제 2 스위칭소자(Tr2)의 게이트단자 및 풀다운 스위칭소자(Trpd)의 게이트단자에 공급된다.
그러면, 상기 제 2 스위칭소자(Tr2) 및 풀다운 스위칭소자(Trpd)는 턴-온된다.
이 턴-온된 제 2 스위칭소자(Tr2)를 통해 제 2 직류 전압원(Vdc2)이 상기 제 1 스테이지(ST401)의 인에이블용 노드(Q)에 공급된다. 이에 따라, 상기 제 1 스테이지(ST401)의 인에이블용 노드(Q)가 방전되고, 이 방전된 인에이블용 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 7 스위칭소자(Tr7)가 턴-오프된다.
또한, 상기 턴-온된 풀다운 스위칭소자(Trpd)를 통해 제 2 직류 전압원(Vdc2)이 제 1 게이트 라인에 오프 전압원으로서 공급된다.
상기 제 2 기간(T2)에, 상기 제 1 스테이지(ST401)의 디스에이블용 노드(QB)를 방전시키기 위한 스위칭소자들(제 6, 제 7, 제 8, 및 제 9 스위칭소자(Tr6, Tr7, Tr8, Tr9))이 모두 턴-오프상태이다. 그리고, 상기 제 1 스테이지(ST401)의 제 3 스위칭소자(Tr3)는 턴-온 상태이다.
이에 따라, 상기 제 1 스테이지(ST401)의 디스에이블용 노드(QB)는 상기 턴-온된 제 3 스위칭소자(Tr3)를 통해 인가되는 제 1 교류 전압원(Vac1)으로 충전된다. 따라서, 상기 충전된 디스에이블용 노드(QB)에 접속된 풀다운 스위칭소자(Trpd) 및 제 5 스위칭소자(Tr5)가 턴-온된다.
이 턴-온된 제 5 스위칭소자(Tr5)를 통해 제 2 직류 전압원(Vdc2)이 상기 제 1 스테이지(ST401)의 인에이블용 노드(Q)에 공급되어, 상기 인에이블용 노드(Q)의 방전속도가 가속화된다.
요약하면, 상기 제 2 기간(T2)에 상기 제 1 스테이지(ST401)는 디스에이블되어 오프 전압원을 출력하고, 제 2 스테이지(ST402)는 제 2 스캔펄스(Vout2)를 출력하고, 제 3 스테이지(ST403)는 인에에블되고, 그리고 제 4 스테이지(ST404)의 디스 에이블용 노드(QB)가 방전된다.
이어서, 제 3 기간(T3)에는 제 3 스테이지(ST403)가 제 3 스캔펄스(Vout3)를 출력하고, 상기 제 3 스캔펄스(Vout3)에 응답하여 제 4 스테이지(ST404)가 인에이블되고, 제 5 스테이지(ST405)의 디스에이블용 노드(QB)가 방전되고, 제 2 스테이지(ST402)가 디스에이블된다.
이때, 우수번째 스테이지인 상기 제 2 스테이지(ST402)는 상기 기수번째 스테이지인 제 1 스테이지(ST401)와 다른 방식으로 디스에이블된다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
즉, 상기 제 2 스테이지(ST402)는 우수번째 스테이지이기 때문에, 상기 제 2 스테이지(ST402)의 제 6 스위칭소자(Tr6)는 제 1 프레임 기간동안 턴-온 상태이고, 상기 제 2 스테이지(ST402)의 제 3 스위칭소자(Tr3)는 상기 제 1 프레임 기간동안 턴-오프 상태이다.
따라서, 상기 제 3 기간(T3)에, 상기 제 2 스테이지(ST402)의 인에이블용 노드(Q)는 상술한 바와 같은 동작으로 방전상태를 유지하며, 또한 상기 제 2 스테이지(ST402)의 디스에이블용 노드(QB)도 상기 턴-온된 제 6 스위칭소자(Tr6)를 통해 인가되는 제 2 직류 전압원(Vdc2)에 의해 방전상태를 유지한다.
즉, 우수번째 스테이지가 다음단 스테이지로부터의 스캔펄스에 의해 디스에이블될 경우, 상기 우수번째 스테이지의 인에이블용 노드(Q) 및 디스에이블용 노드(QB)가 모두 방전상태를 유지한다. 그리고, 상술한 바와 같이, 기수번째 스테이지가 다음단 스테이지로부터의 스캔펄스에 의해 디스에이블될 경우, 상기 기수번째 스테이지의 인에이블용 노드(Q)는 방전되고, 디스에이블용 노드(QB)는 충전된다.
결국, 각 스테이지가 디스에이블될 때, 제 1 프레임 기간을 포함하는 기수번째 프레임 기간에는 기수번째 스테이지들(ST401, ST403, ..., ST40n-1)에 구비된 제 5 스위칭소자(Tr5)가 턴-온되고, 우수번째 스테이지들(ST402, ST404, ..., ST40m)에 구비된 제 5 스위칭소자(Tr5)가 턴-오프된다.
그리고, 제 2 프레임 기간을 포함하는 우수번째 프레임 기간에는 기수번째 스테이지들(ST401, ST403, ..., ST40n-1)에 구비된 제 5 스위칭소자(Tr5)가 턴-오프되고, 우수번째 스테이지들(ST402, ST404, ..., ST40m)에 구비된 제 5 스위칭소자(Tr5)가 턴-온된다.
도 8은 도 4의 제 3 스테이지의 또 다른 회로구성을 나타낸 도면이다.
각 스테이지는, 도 8에 도시된 바와 같이, 제 10 스위칭소자를 더 구비할 수 있다.
제 k 스테이지에 구비된 제 10 스위칭소자(Tr10)는, 제 k+1 스테이지로부터의 스캔펄스에 응답하여 자신이 속한 스테이지의 인에이블용 노드(Q)를 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))으로 충전 또는 방전시킨다.
이 제 10 스위칭소자에 의해 디스에이블용 노드(QB)의 충전 또는 방전 속도가 더 증가된다.
예를 들어, 도 6의 제 3 스테이지(ST403)에 구비된 제 10 스위칭소자(Tr10)는, 제 4 스테이지(ST404)로부터의 제 4 스캔펄스(Vout4)에 응답하여 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)를 제 1 교류 전압원(Vac1)으로 충전 또는 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 10 스위칭소자(Tr10)의 게이트단자는 상기 제 4 스테이지(ST404)에 접속되며, 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)에 접속된다.
도 9는 도 4의 제 3 스테이지의 또 다른 회로구성을 나타낸 도면이다.
각 스테이지는, 도 9에 도시된 바와 같이, 제 3 스위칭소자(Tr3) 대신에 제 11 내지 제 15 스위칭소자(Tr10 내지 Tr15)를 구비할 수 있다.
제 k 스테이지에 구비된 제 11 스위칭소자(Tr11)는 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 노드에 상기 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))으로 충전한다.
예를 들어, 도 9의 제 3 스테이지(ST403)에 구비된 제 11 스위칭소자(Tr11)는, 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 스테이지(ST403)의 노드(N)를 제 1 교류 전압원(Vac1)으로 충전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 11 스위칭소자(Tr11)의 게이트단자 및 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 그리고 소스단자는 상기 제 3 스테이지(ST403)의 노드(N)에 접속된다.
제 k 스테이지에 구비된 제 12 스위칭소자(Tr12)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여 상기 제 k 스테이지의 노드(N)를 제 2 직류 전압원(Vdc2) 으로 방전시킨다.
예를 들어, 도 9의 제 3 스테이지(ST403)에 구비된 제 12 스위칭소자(Tr12)는, 제 2 스테이지(ST402)로부터의 제 2 스캔펄스(Vout2)에 응답하여 상기 제 3 스테이지(ST403)의 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 12 스위칭소자(Tr12)의 게이트단자는 상기 제 2 스테이지(ST402)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 그리고 소스단자는 상기 제 3 스테이지(ST403)의 노드(N)에 접속된다.
제 k 스테이지에 구비된 제 13 스위칭소자(Tr13)는, 제 k 스테이지의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 k 스테이지의 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를 들어, 도 9의 제 3 스테이지(ST403)에 구비된 제 13 스위칭소자(Tr13)는, 제 3 스테이지(ST403)의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 3 스테이지(ST403)의 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 13 스위칭소자(Tr13)의 게이트단자는 상기 제 3 스테이지(ST403)의 인에이블용 노드(Q)에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 그리고 소스단자는 상기 제 3 스테이지(ST403)의 노드(N)에 접속된다.
제 k 스테이지에 구비된 제 14 스위칭소자(Tr14)는, 제 k 스테이지의 노 드(N)의 전압상태에 응답하여 상기 제 k 스테이지의 디스에이블용 노드(QB)를 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))으로 충전시킨다.
예를 들어, 도 9의 제 3 스테이지(ST403)에 구비된 제 14 스위칭소자(Tr14)는, 제 3 스테이지(ST403)의 노드(N)의 전압상태에 응답하여 상기 제 3 스테이지(ST403)의 노드(N)를 제 1 교류 전압원(Vac1)으로 충전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 14 스위칭소자(Tr14)의 게이트단자는 상기 제 3 스테이지(ST403)의 노드(N)에 접속되며, 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 그리고 소스단자는 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)에 접속된다.
제 k 스테이지에 구비된 제 15 스위칭소자(Tr15)는, 제 2 교류 전압원(Vac2)(또는 제 1 교류 전압원(Vac1))에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를 들어, 도 9의 제 3 스테이지(ST403)에 구비된 제 15 스위칭소자(Tr15)는, 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST403)에 구비된 제 15 스위칭소자(Tr15)의 게이트단자는 상기 제 2 교류 전압원(Vac2)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 그리고 소스단자는 상기 노드(N)에 접속된다.
기수번째 프레임 기간에, 상기와 같은 회로구성을 갖는 제 3 스테이지가 인 에이블될 때 상기 제 3 스테이지의 인에이블용 노드(Q)는 충전상태이므로, 상기 인에이블용 노드(Q)에 게이트단자가 접속된 제 12 스위칭소자(Tr12)는 턴-온된다.
또한, 상기 기수번째 프레임 기간에, 상기와 같은 회로구성을 갖는 제 3 스테이지(ST403)가 인에이블될 때 상기 제 3 스테이지(ST403)에는 제 2 스테이지(ST402)로부터의 제 2 스캔펄스(Vout2)가 공급되므로, 이 제 2 스캔펄스(Vout2)를 공급받는 제 12 스위칭소자(Tr12)는 턴-온된다.
또한, 상기 기수번째 프레임 기간에, 상기와 같은 회로구성을 갖는 제 3 스테이지(ST403)가 인에이블될 때 상기 제 2 교류 전압원(Vac2)은 부극성을 나타내므로, 이 제 2 교류 전압원(Vac2)을 공급받는 제 15 스위칭소자(Tr15)는 턴-오프된다.
또한, 상기 기수번째 프레임 기간에, 상기와 같은 회로구성을 갖는 제 3 스테이지(ST403)가 인에이블될 때 상기 제 1 교류 전압원(Vac1)은 정극성을 나타내므로, 이 제 1 교류 전압원(Vac1)을 공급받는 제 11 스위칭소자는 턴-온된다.
따라서, 상기 턴-온된 제 11, 제 12, 및 제 13 스위칭소자(Tr11, Tr12, Tr13)를 통해 제 1 교류 전압원(Vac1) 및 제 2 직류 전압원(Vdc2)이 함께 공급된다. 이때, 상기 노드(N)를 방전시키는 역할을 하는 스위칭소자들(제 12 및 제 13 스위칭소자(Tr12, Tr13))의 수가, 상기 노드(N)를 충전시키는 스위칭소자(제 11 스위칭소자(Tr10))의 수보다 많기 때문에 상기 노드는 제 2 직류 전압원(Vdc2)에 의해 방전상태를 나타낸다.
따라서, 상기 노드(N)에 게이트단자가 접속된 제 14 스위칭소자(Tr14)는 턴- 오프된다. 이에 따라, 상기 제 3 스테이지(ST403)가 인에이블될 때 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)에는 제 1 교류 전압원(Vac1)이 공급되지 못한다.
한편, 기수번째 프레임 기간에, 상기와 같은 회로구성을 갖는 제 3 스테이지(ST403)가 디스에이블될 때 상기 제 3 스테이지(ST403)의 인에이블용 노드(Q)는 방전상태이므로, 상기 인에이블용 노드(Q)에 게이트단자가 접속된 제 13 스위칭소자(Tr13)는 턴-오프된다.
또한, 상기 기수번째 프레임 기간에, 상기와 같은 회로구성을 갖는 제 3 스테이지가 디스에이블될 때 상기 제 3 스테이지(ST403)에는 오프 전압원이 공급되므로, 이 오프 전압원을 공급받는 제 12 스위칭소자(Tr12)는 턴-오프된다.
또한, 상기 기수번째 프레임 기간에, 상기와 같은 회로구성을 갖는 제 3 스테이지(ST403)가 인에이블될 때 상기 제 2 교류 전압원(Vac2)은 부극성을 나타내므로, 이 제 2 교류 전압원(Vac2)을 공급받는 제 15 스위칭소자(Tr15)는 턴-오프된다.
또한, 상기 기수번째 프레임 기간에, 상기와 같은 회로구성을 갖는 제 3 스테이지(ST403)가 인에이블될 때 상기 제 1 교류 전압원(Vac1)은 정극성을 나타내므로, 이 제 1 교류 전압원(Vac1)을 공급받는 제 12 스위칭소자(Tr12)는 턴-온된다.
따라서, 상기 턴-온된 제 12, 제 13, 및 제 14 스위칭소자(Tr12, Tr13, Tr14)를 통해 제 1 교류 전압원(Vac1) 및 제 2 직류 전압원(Vdc2)이 함께 공급된다. 이때, 상기 노드(N)를 방전시키는 역할을 하는 스위칭소자들(제 12 및 제 13 스위칭소자(Tr12, Tr13))이 모두 턴-오프 상태이므로, 상기 노드는 상기 턴-온된 제 11 스위칭소자(Tr11)를 통해 공급되는 제 1 교류 전압원(Vac1)으로 충전된다.
따라서, 상기 노드(N)에 게이트단자가 접속된 제 14 스위칭소자(Tr14)는 턴-온된다. 이에 따라, 상기 제 3 스테이지(ST403)가 디스에이블될 때 상기 제 3 스테이지(ST403)의 디스에이블용 노드(QB)에는 제 1 교류 전압원(Vac1)이 공급된다.
도 10은 본 발명의 제 3 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 11은 도 10의 각 스테이지에 공급되는 입력신호 및 각 스테이지로부터 출력되는 출력신호의 파형을 나타낸 도면이다.
본 발명의 제 3 실시예에 따른 쉬프트 레지스터는, 상술한 제 2 실시예에 따른 쉬프트 레지스터와 동일하다. 단, 본 발명의 제 3 실시예에 따른 쉬프트 레지스터는, 도 11에 도시된 바와 같이, 출력 기간이 중첩되어 출력되는 클럭펄스들(CLK1 내지 CLK4)을 공급받는다.
즉, 제 k 스테이지의 풀업 스위칭소자(Trpu)에 공급되는 클럭펄스의 펄스폭의 전반부가 제 k-1 스테이지의 풀업 스위칭소자(Trpu)에 공급되는 클럭펄스의 펄스폭의 후반부와 중첩한다. 그리고, 제 k 스테이지의 풀업 스위칭소자(Trpu)에 공급되는 클럭펄스의 펄스폭의 후반부가 제 k+1 스테이지의 풀업 스위칭소자(Trpu)에 공급되는 클럭펄스의 펄스폭 전반부와 중첩한다.
따라서, 각 스테이지(ST1001 내지 ST100n+2)로부터의 스캔펄스들(Vout1 내지 Voutn+2)도 서로 일정기간동안 하이상태를 갖도록 출력기간이 서로 중첩된다.
이에 따라, 본 발명의 제 3 실시예에 따른 쉬프트 레지스터에 구비된 스테이 지들은 자신으로부터 두 번째 전단에 위치한 스테이지로부터의 스캔펄스에 따라 인에이블되고, 자신으로부터 두 번째 다음단위 위치한 스테이지로부터의 스캔펄스에 따라 디스에이블된다.
본 발명의 제 3 실시예에 따른 쉬프트 레지스터는, 도 10에 도시된 바와 같이, 서로 종속적으로 연결된 n개의 스테이지들(ST1001 내지 ST100n), 그리고 제 1 및 제 2 더미 스테이지(ST100n+1, ST100n+2)로 구성된다.
이 각 스테이지(ST1001 내지 ST100n+2)에는 제 1 및 제 2 스타트 펄스(Vst1, Vst2), 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4), 제 1 및 제 2 직류 전압원(Vdc1, Vdc2), 그리고 제 1 및 제 2 교류 전압원(Vac1, Vac2)이 공급된다.
각 스테이지(ST1001 내지 ST100n+2)는 제 1 실시예에서 설명한 바와 같이, 인에이블용 노드(Q), 디스에이블용 노드(QB), 노드 제어부(1001), 풀업 스위칭소자(Trpu), 및 풀다운 스위칭소자(Trpd)를 구비한다.
제 k 스테이지의 디스에이블용 노드(QB)는 제 k-1 스테이지에 구비된 스위칭소자(제 k-1 스테이지의 인에이블용 노드(Q)를 방전시키기 위한 스위칭소자)의 게이트단자에 접속된다. 이에 따라, 상기 제 k-1 스테이지의 인에이블용 노드(Q)의 전압상태는 제 k 스테이지의 디스에이블용 노드(QB)의 전압상태에 영향을 받는다.
상기 제 k 스테이지는 제 k-3 스테이지로부터의 스캔펄스에 응답하여, 제 k 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다. 즉, 상기 제 k 스테이지에 구비된 노드 제어부(1001)는 상기 제 k-3 스테이지로부터의 스캔펄스에 응답하여, 상기 제 k 스테이지의 디스에이블용 노드(QB)를 방전시킨다.
상기 제 k 스테이지는 제 k-2 스테이지로부터의 스캔펄스에 응답하여 인에이블된다. 즉, 상기 제 k 스테이지에 구비된 노드 제어부(1001)는 제 k-2 스테이지로부터의 스캔펄스에 응답하여, 상기 제 k 스테이지의 인에이블용 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시키고 상기 제 k 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이 인에이블된 제 k 스테이지는 해당 클럭펄스를 공급받아 이를 스캔펄스로서 출력한다. 상기 제 k 스테이지에 공급되는 해당 클럭펄스는, 제 k-1 스테이지에 공급되는 클럭펄스보다 앞서 출력되며, 제 k 스테이지에 공급되는 클럭펄스보다 뒤쳐져 출력된다.
이때, 상기 해당 클럭펄스의 출력기간은 상기 제 k-1 스테이지에 공급되는 클럭펄스의 출력기간과 소정기간 중첩하고, 또한 상기 제 k+1 스테이지에 공급되는 클럭펄스의 출력기간과 소정기간 중첩한다.
상기 제 k 스테이지는 제 k+2 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.
이때, 기수번째 스테이지들과 우수번째 스테이지들은 서로 다른 방식으로 디스에이블된다.
즉, 제 k 스테이지들 중 제 2k-1 스테이지(기수번째 스테이지)에 구비된 노드 제어부(201)는 제 2k+1 스테이지로부터의 스캔펄스에 응답하여, 상기 제 2k-1 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시키고, 상기 제 2k-1 스테이지의 디스에이블용 노드(QB)를 제 1 교류 전압원(Vac1)으로 충전시 킨다. 이렇게 함으로써, 상기 기수번째 스테이지들이 제 1 방식으로 디스에이블된다.
그리고, 제 k 스테이지들 중 제 2k 스테이지(우수번째 스테이지)에 구비된 노드 제어부(1001)는 제 2k+2 스테이지로부터의 스캔펄스에 응답하여, 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시키고, 상기 제 2k 스테이지의 디스에이블용 노드(QB)를 제 2 교류 전압원(Vac2)으로 방전시킨다. 이렇게 함으로써, 상기 우수번째 스테이지들이 제 2 방식으로 디스에이블된다.
이때, 제 1 및 제 2 교류 전압원(Vac1, Vac2)이 프레임 기간단위로 극성이 변화하므로, 기수번째 프레임 기간에는 상기 기수번째 스테이지들이 상기 제 1 방식으로 디스에이블되고, 우수번째 스테이지들이 상기 제 2 방식으로 디스에이블된다.
반대로, 우수번째 프레임 기간에는 상기 기수번째 스테이지들이 제 2 방식으로 디스에이블되고, 상기 우수번째 스테이지들이 제 1 방식으로 디스에이블된다.
한편, 상기 스테이지들(ST1001 내지 ST100n+2) 중 가장 상측에 위치한 제 1 스테이지(ST1001), 즉 상기 스테이지들(ST1001 내지 ST100n+2) 중 가장 첫 번째로 스캔펄스를 출력하는 제 1 스테이지(ST1001)는 상기 제 1 및 제 2 직류 전압원(Vdc2), 제 1 및 제 2 교류 전압원(Vac1, Vac2), 상기 제 1 내지 제 4 클럭펄스들(CLK1 내지 CLK4) 중 한 개의 클럭펄스 외에도 제 1 스타트 펄스(Vst1)를 더 공급받는다.
즉, 상기 제 1 스테이지(ST1001)의 노드 제어부(1001)는 타이밍 콘트롤러로 부터의 제 1 스타트 펄스(Vst1)에 응답하여 상기 제 1 스테이지(ST1001)의 인에이블용 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시키고 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
또한, 상기 제 1 스테이지(ST1001)의 바로 다음단에 위치한 스테이지, 즉 상기 스테이지들(ST1001 내지 ST100n+2) 중 두 번째로 스캔펄스를 출력하는 제 2 스테이지(ST1001)는 상기 제 1 및 제 2 직류 전압원(Vdc1, Vdc2), 제 1 및 제 2 교류 전압원(Vac1, Vac2), 상기 제 1 내지 제 4 클럭펄스들(CLK1 내지 CLK4) 중 한 개의 클럭펄스 외에도 제 2 스타트 펄스(Vst2)를 더 공급받는다.
즉, 상기 제 2 스테이지(ST1002)의 노드 제어부(1001)는 타이밍 콘트롤러로부터의 제 2 스타트 펄스(Vst2)에 응답하여 상기 제 2 스테이지(ST1002)의 인에이블용 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시키고 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
또한, 상기 제 1 스타트 펄스(Vst1)는, 가장 마지막으로 스캔펄스를 출력하는 제 2 더미 스테이지(ST100n+2)에도 공급된다. 상기 제 2 더미 스테이지(ST100n+2)는 상기 제 1 스타트 펄스(Vst1)에 의해 디스에이블된다.
즉, 상기 제 2 더미 스테이지(ST100n+2)의 노드 제어부(1001)는 상기 타이밍 콘트롤러로부터의 제 1 스타트 펄스(Vst1)에 응답하여 상기 제 2 더미 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시키고 디스에이블용 노드(QB)를 제 2 교류 전압원(Vac2)으로 방전시킨다.
또한, 상기 제 2 스타트 펄스(Vst2)는, 상기 제 2 더미 스테이지(ST100n+2) 의 바로 전단에 위치한 제 1 더미 스테이지(ST100n+1)에도 공급된다. 상기 제 1 더미 스테이지(ST100n+1)는 상기 제 2 스타트 펄스(Vst2)에 의해 디스에이블된다.
즉, 상기 제 1 더미 스테이지(ST100n+1)의 노드 제어부(1001)는 상기 타이밍 콘트롤러로부터의 제 2 스타트 펄스(Vst2)에 응답하여 상기 제 1 더미 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시키고 디스에이블용 노드(QB)를 제 1 교류 전압원(Vac1)으로 충전시킨다.
상술한 바와 같이, 각 스테이지(ST1001 내지 ST100n+2)는 다음단 스테이지로부터의 스캔펄스를 공급받아 디스에이블되는데, 이때 각 스테이지(ST1001 내지 ST100n+2)의 풀다운 스위칭소자(Trpd)가 다음단 스테이지로부터의 스캔펄스에 응답하여 턴-온된다. 이 턴-온된 풀다운 스위칭소자(Trpd)는 제 2 직류 전압원(Vdc2)을 해당 게이트 라인에 오프 전압원으로서 출력한다.
즉, 제 k 스테이지에 구비된 풀다운 스위칭소자(Trpd)는 제 k+2 스테이지로부터의 스캔펄스에 응답하여 제 k 게이트 라인에 오프 전압원을 공급한다.
다시말하면, 상기 풀다운 스위칭소자(Trpd)는 디스에이블용 노드(QB)에 충전된 제 1 직류 전압원(Vdc1)에 의해서 턴-온되는 것이 아니고 다음단 스테이지로부터의 스캔펄스에 응답하여 턴-온되기 때문에, 종래의 풀다운 스위칭소자(Trpd)에 비하여 턴-온시간이 더 짧다.
본 발명의 제 3 실시예에 따른 쉬프트 레지스터의 각 스테이지는, 도 6, 도 8, 및 도 9에 도시된 회로구성을 가질 수 있다.
즉, 제 2k-1 스테이지에 구비된 노드 제어부(1001)는, 도 6에 도시된 바와 같이, 제 1 내지 제 9 스위칭소자(Tr1 내지 Tr9)를 가질 수 있다.
이때, 기수번째 스테이지, 즉 제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 1 스위칭소자(Tr1)는, 제 1 스타트 펄스(Vst1) 또는 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 인에이블용 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 2 스위칭소자(Tr2)는, 제 2k+1 스테이지로부터의 제 2k+1 스캔펄스에 응답하여 제 2k-1 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 3 스위칭소자(Tr3)는, 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 디스에이블용 노드(QB)를 상기 제 1 교류 전압원(Vac1)으로 충전시킨다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 4 스위칭소자(Tr4)는, 제 2k 스테이지의 디스에이블용 노드(QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 5 스위칭소자(Tr5)는, 상기 제 2k-1 스테이지의 디스에이블용 노드(QB)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 2k-1 스테이지의 인에이블용 노드(Q)를 상기 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 6 스위칭소자(Tr6)는, 상기 제 1 교류 전압원(Vac1)에 대하여 위상반전된 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 7 스위칭소자(Tr7)는, 상기 제 2k-1 스테이지의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 8 스위칭소자(Tr8)는, 제 1 스타트 펄스(Vst1) 또는 상기 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 9 스위칭소자(Tr9)는, 제 1 스타트 펄스(Vst1) 또는 상기 제 2k-4 스테이지로부터의 제 2k-4 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
여기서, 상기 기수번째 스테이지에 구비된 노드 제어부(1001)는 제 10 스위칭소자(Tr10)를 더 포함할 수 있다.
상기 제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 10 스위칭소자(Tr10)는, 상기 제 2k+1 스테이지로부터의 제 2k+1 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드(QB)를 상기 제 1 교류 전압원(Vac1)으로 충전 또는 방전시킨다.
또한, 상기 기수번째 스테이지는 제 3 스위칭소자(Tr3) 대신에 제 11 내지 제 15 스위칭소자(Tr10 내지 Tr15)를 구비할 수 있다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 11 스위칭소자(Tr11)는, 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 노드를 상기 제 1 교류 전압원(Vac1)으로 충전시킨다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 12 스위칭소자(Tr12)는, 제 1 스타트 펄스(Vst1) 또는 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 노드를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 13 스위칭소자(Tr13)는, 상기 제 2k-1 스테이지의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 2k-1 스테이지의 노드를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 14 스위칭소자(Tr14)는, 제 2k-1 스테이지의 노드의 전압상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 디스에이블용 노드(QB)를 제 1 교류 전압원(Vac1)으로 충전시킨다.
제 2k-1 스테이지의 노드 제어부(1001)에 구비된 제 15 스위칭소자(Tr15)는, 상기 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 노드를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
그리고, 우수번째 스테이지, 즉 제 2k 스테이지의 노드 제어부(1001)에 구비된 제 1 스위칭소자(Tr1)는, 상기 제 1 스타트 펄스(Vst1)에 중첩되어 출력되는 제 2 스타트 펄스(Vst2) 또는 제 2k-2 스테이지로부터의 스캔펄스에 응답하여 상기 제 2k 스테이지의 인에이블용 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 2 스위칭소자(Tr2)는, 제 2k+2 스테이지로부터의 제 2k+2 스캔펄스에 응답하여 제 2k 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 3 스위칭소자(Tr3)는, 상기 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 디스에이블용 노드(QB)를 상기 제 2 교류 전압원(Vac2)으로 충전시킨다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 4 스위칭소자(Tr4)는, 상기 제 2k+1 스테이지의 디스에이블용 노드(QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 5 스위칭소자(Tr5)는, 제 2k 스테이지의 노드 제어부(1001)에 구비된 제 5 스위칭소자(Tr5)는, 상기 제 2k 스테이지의 디스에이블용 노드(QB)에 충전된 제 2 교류 전압원(Vac2)에 응답하여 상기 제 2k 스테이지의 인에이블용 노드(Q)를 상기 제 2 직류 전압원(Vdc2)으로 방 전시킨다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 6 스위칭소자(Tr6)는, 상기 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 7 스위칭소자(Tr7)는, 상기 제 2k 스테이지의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 8 스위칭소자(Tr8)는, 상기 제 2 스타트 펄스(Vst2) 또는 상기 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 9 스위칭소자(Tr9)는, 상기 제 1 스타트 펄스(Vst1) 또는 상기 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드(QB)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
여기서, 상기 우수번째 스테이지에 구비된 노드 제어부(1001)는 제 10 스위칭소자(Tr10)를 더 포함할 수 있다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 10 스위칭소자(Tr10)는, 상기 제 2k+2 스테이지로부터의 제 2k+2 스캔펄스에 응답하여 상기 제 2k 스테이지 의 디스에이블용 노드(QB)를 상기 제 2 교류 전압원(Vac2)으로 충전 또는 방전시킨다.
또한, 상기 우수번째 스테이지는 제 3 스위칭소자(Tr3) 대신에 제 11 내지 제 15 스위칭소자(Tr10 내지 Tr15)를 구비할 수 있다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 11 스위칭소자(Tr11)는, 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 노드를 상기 제 2 교류 전압원(Vac2)으로 충전시킨다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 12 스위칭소자(Tr12)는, 상기 제 2 스타트 펄스(Vst2) 또는 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k 스테이지의 노드를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 13 스위칭소자(Tr13)는, 상기 제 2k 스테이지의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 2k 스테이지의 노드를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 14 스위칭소자(Tr14)는, 제 2k 스테이지의 노드의 전압상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 디스에이블용 노드(QB)를 제 2 교류 전압원(Vac2)으로 충전시킨다.
제 2k 스테이지의 노드 제어부(1001)에 구비된 제 15 스위칭소자(Tr15)는, 상기 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 노드를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
도 12의 도 2에 도시된 쉬프트 레지스터가 실장된 액정표시장치를 나타낸 도면이다.
본 발명의 실시예에 따른 액정표시장치는, 도 12에 도시된 바와 같이, 표시부 및 비표시부를 갖는 액정패널과, 상기 액정패널의 표시부상에 형성된 다수의 게이트 라인들과, 상기 게이트 라인들에 교차하도록 배열된 다수의 데이터 라인들과, 상기 게이트 라인과 데이터 라인에 의해 정의된 화소영역마다 형성된 화소셀을 포함한다.
상기 비표시부에는 다수의 스테이지를 포함하는 쉬프트 레지스터가 내장되어 있다.
각 스테이지는 상술한 바와 같이, 인에이블용 노드(Q), 디스에이블용 노드(QB), 노드 제어부(201), 풀업 스위칭소자(Trpu), 및 풀다운 스위칭소자(Trpd)를 포함한다.
이때, 상기 인에이블용 노드(Q), 디스에이블용 노드(QB), 및 노드 제어부(201)는 상기 게이트 라인의 일측에 위치하고, 상기 풀다운 스위칭소자(Trpd)는 상기 게이트 라인의 타측에 위치한다.
각 스테이지에 구비된 풀업 스위칭소자(Trpu)는 해당 게이트 라인의 일측에 스캔펄스를 공급하고, 각 스테이지에 구비된 풀다운 스위칭소자(Trpd)는 해당 게이트 라인의 타측에 오프 전압원을 공급한다.
이때, 각 풀다운 스위칭소자(Trpd)는 해당 게이트 라인의 다음단 게이트 라인으로부터의 스캔펄스에 응답하여 오프 전압원을 출력하고, 이 출력된 오프 전압 원을 해당 게이트 라인의 타측에 공급한다.
즉, 제 k 스테이지의 풀다운 스위칭소자(Trpd)는 제 k+1 게이트 라인으로부터의 제 k+1 스캔펄스에 응답하여 제 2 직류 전압원을 오프 전압원으로서 출력하고, 이 출력된 오프 전압원을 제 k 게이트 라인에 공급한다.
이를 위해, 상기 제 k 스테이지의 풀다운 스위칭소자(Trpd)의 게이트 단자는 제 k+1 게이트 라인의 타측에 접속되며, 드레인단자는 상기 제 2 직류 전압원을 전송하는 전원라인에 접속되며, 그리고 소스단자는 제 k 게이트 라인의 타측에 접속된다.
이와 같이, 각 스테이지의 노드 제어부(201) 및 풀업 스위칭소자(Trpu)를 게이트 라인의 일측에 위치하도록 상기 비표시부에 형성하고, 각 스테이지의 풀다운 스위칭소자(Trpd)를 게이트 라인의 타측에 위치하도록 상기 비표시부에 형성함으로써, 비표시부의 마진영역을 균등하게 활용할 수 있다.
도 12의 도 2에 도시된 쉬프트 레지스터가 실장된 액정표시장치를 나타낸 도면으로서, 본 발명의 제 2 및 제 3 실시예에 따른 쉬프트 레지스터도 상술한 바와 같은 방식으로 상기 액정패널에 내장될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 쉬프트 레지스터에는 다음과 같은 효과가 있다.
본 발명의 쉬프트 레지스터에 구비된 풀다운 스위칭소자는 다음단 스테이지로부터의 스캔펄스에 의해 턴-온된다. 따라서, 상기 풀다운 스위칭소자의 열화를 방지할 수 있다.

Claims (26)

  1. 다수의 게이트 라인에 차례로 스캔펄스를 공급하는 다수의 스테이지들을 구비하며,
    각 스테이지가,
    적어도 하나의 인에이블용 노드;
    적어도 하나의 디스에이블용 노드;
    상기 인에이블용 노드 및 디스에이블용 노드의 신호상태를 제어하는 노드 제어부;
    상기 인에이블용 노드 및 디스에이블용 노드의 신호상태에 따라 상기 스캔펄스를 출력하는 풀업 스위칭소자; 및,
    다음단 스테이지로부터의 스캔펄스에 따라 오프 전압원을 출력하는 풀다운 스위칭소자를 포함하며;
    상기 각 풀업 스위칭소자는 각 게이트 라인의 일측에 접속되며, 각 풀다운 스위칭소자는 각 게이트 라인의 타측에 접속된 것을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    제 k 스테이지(k는 자연수)에 구비된 노드 제어부는,
    제 k-1 스테이지로부터의 제 k-1 스캔펄스에 응답하여 상기 제 k 스테이지의 인에이블용 노드를 제 1 전압원으로 충전하고, 상기 제 k 스테이지의 디스에이블용 노드를 방전시키며; 그리고,
    제 k+1 스테이지로부터의 제 k+1 스캔펄스에 응답하여 상기 제 k 스테이지의 인에이블용 노드를 제 2 전압원으로 방전시키고, 상기 제 k 스테이지의 디스에이블용 노드를 제 1 전압원으로 충전시키는 것을 특징으로 하는 쉬프트 레지스터.
  3. 제 1 항에 있어서,
    제 k 스테이지에 구비된 풀다운 스위칭소자는 제 k+1 스테이지로부터의 스캔펄스에 따라 오프 전압원을 출력하는 것을 특징으로 하는 쉬프트 레지스터.
  4. 제 1 항에 있어서,
    상기 각 풀업 스위칭소자에는 서로 다른 위상을 갖고 순차적으로 출력되는 적어도 두 개의 클럭펄스가 공급됨을 특징으로 하는 쉬프트 레지스터.
  5. 제 4 항에 있어서,
    제 k-1 스테이지의 인에이블용 노드를 방전시키기 위한 스위칭소자들 중 어느 하나가 제 k 스테이지의 디스에이블용 노드의 전압상태에 따라 제어되며;
    제 k 스테이지에 구비된 노드 제어부는 제 k-2 스테이지로부터의 제 k-2 스캔펄스에 응답하여, 상기 제 k 스테이지의 디스에이블용 노드를 방전시키며;
    상기 제 k 스테이지에 구비된 노드 제어부는 제 k-1 스테이지로부터의 제 k-1 스캔펄스에 응답하여 제 k 스테이지의 인에이블용 노드를 충전시키고, 제 k 스테이지의 디스에이블용 노드를 방전시키며; 그리고,
    상기 제 k 스테이지에 구비된 노드 제어부는 제 k+1 스테이지로부터의 제 k+1 스캔펄스에 응답하여, 상기 제 k 스테이지의 인에이블용 노드를 방전시키고 상기 제 k 스테이지의 디스에이블용 노드를 충전시키는 제 1 동작과 상기 제 k 스테이지의 인에이블용 노드 및 제 k 스테이지의 디스에이블용 노드를 모두 방전시키는 제 2 동작 중 어느 하나를 수행하는 것을 특징으로 하는 쉬프트 레지스터.
  6. 제 5 항에 있어서,
    기수번째 프레임 기간에, 제 2k-1 스테이지에 구비된 노드 제어부는 제 2k 스테이지로부터의 제 2k 스캔펄스에 응답하여 상기 제 1 동작을 수행하고, 제 2k 스테이지에 구비된 노드 제어부는 제 2k+1 스테이지로부터의 제 2k+1 스캔펄스에 응답하여 상기 제 2 동작을 수행하며; 그리고,
    우수번째 프레임 기간에, 제 2k-1 스테이지에 구비된 노드 제어부는 제 2k 스테이지로부터의 제 2k 스캔펄스에 응답하여 상기 제 2 동작을 수행하고, 제 2k 스테이지에 구비된 노드 제어부는 제 2k+1 스테이지로부터의 제 2k+1 스캔펄스에 응답하여 상기 제 1 동작을 수행하는 것을 특징으로 하는 쉬프트 레지스터.
  7. 제 6 항에 있어서,
    제 2k-1 스테이지에 구비된 노드 제어부는,
    스타트 펄스 또는 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 인에이블용 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2k 스테이지로부터의 스캔펄스에 응답하여 제 2k-1 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 디스에이블용 노드를 상기 제 1 교류 전압원으로 충전시키는 제 3 스위칭소자;
    제 2k 스테이지의 디스에이블용 노드의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    상기 제 2k-1 스테이지의 디스에이블용 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 2k-1 스테이지의 인에이블용 노드를 상기 제 2 직류 전압원으로 방전시키는 제 5 스위칭소자;
    상기 제 1 교류 전압원에 대하여 위상반전된 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 6 스위칭소자;
    상기 제 2k-1 스테이지의 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자;
    스타트 펄스 또는 상기 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자;
    스타트 펄스 또는 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  8. 제 7 항에 있어서,
    상기 제 2k-1 스테이지의 노드 제어부는,
    상기 제 2k 스테이지로부터의 제 2k 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 상기 제 1 교류 전압원으로 충전 또는 방전시키는 제 10 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  9. 제 7 항에 있어서,
    제 2k 스테이지에 구비된 노드 제어부는,
    제 2k-1 스테이지로부터의 스캔펄스에 응답하여 상기 제 2k 스테이지의 인에이블용 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2k+1 스테이지로부터의 스캔펄스에 응답하여 제 2k 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    상기 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 디스에이블용 노드를 상기 제 2 교류 전압원으로 충전시키는 제 3 스위칭소자;
    상기 제 2k+1 스테이지의 디스에이블용 노드의 전압에 따라 턴-온 또는 턴- 오프되며, 턴-온시 상기 제 2k 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    상기 제 2k 스테이지의 디스에이블용 노드에 충전된 제 2 교류 전압원에 응답하여 상기 제 2k 스테이지의 인에이블용 노드를 상기 제 2 직류 전압원으로 방전시키는 제 5 스위칭소자;
    상기 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 6 스위칭소자;
    상기 제 2k 스테이지의 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자;
    상기 제 2k-1 스테이지로부터의 스캔펄스에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    상기 스타트 펄스 또는 상기 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  10. 제 9 항에 있어서,
    상기 제 2k 스테이지의 노드 제어부는,
    상기 제 2k+1 스테이지로부터의 제 2k+1 스캔펄스에 응답하여 상기 제 2k 스 테이지의 디스에이블용 노드를 상기 제 2 교류 전압원으로 충전 또는 방전시키는 제 10 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  11. 제 6 항에 있어서,
    제 2k-1 스테이지에 구비된 노드 제어부는,
    스타트 펄스 또는 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 인에이블용 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2k 스테이지로부터의 스캔펄스에 응답하여 제 2k-1 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 노드를 상기 제 1 교류 전압원으로 충전시키는 제 3 스위칭소자;
    스타트 펄스 또는 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    상기 제 2k-1 스테이지의 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2k-1 스테이지의 노드를 제 2 직류 전압원으로 방전시키는 제 5 스위칭소자;
    제 2k-1 스테이지의 노드의 전압상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 1 교류 전압원으로 충전시키는 제 6 스위칭소자;
    제 2k 스테이지의 디스에이블용 노드의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자;
    상기 제 2k-1 스테이지의 디스에이블용 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 2k-1 스테이지의 인에이블용 노드를 상기 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자;
    상기 제 1 교류 전압원에 대하여 위상반전된 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자;
    상기 제 2k-1 스테이지의 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자;
    스타트 펄스 또는 상기 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 11 스위칭소자; 및,
    스타트 펄스 또는 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 12 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  12. 제 11 항에 있어서,
    상기 제 2k-1 스테이지의 노드 제어부는,
    상기 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 노드를 제 2 직류 전압원으로 방전시키는 제 13 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  13. 제 7 항에 있어서,
    제 2k 스테이지에 구비된 노드 제어부는,
    제 2k-1 스테이지로부터의 스캔펄스에 응답하여 상기 제 2k 스테이지의 인에이블용 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2k+1 스테이지로부터의 스캔펄스에 응답하여 제 2k 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 노드를 상기 제 2 교류 전압원으로 충전시키는 제 3 스위칭소자;
    제 2k-1 스테이지로부터의 제 2k-1 스캔펄스에 응답하여 상기 제 2k 스테이지의 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    상기 제 2k 스테이지의 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2k 스테이지의 노드를 제 2 직류 전압원으로 방전시키는 제 5 스위칭소자;
    제 2k 스테이지의 노드의 전압상태에 응답하여 턴-온 또는 턴-오프되며, 턴- 온시 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 교류 전압원으로 충전시키는 제 6 스위칭소자;
    상기 제 2k+1 스테이지의 디스에이블용 노드의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자;
    상기 제 2k 스테이지의 디스에이블용 노드에 충전된 제 2 교류 전압원에 응답하여 상기 제 2k 스테이지의 인에이블용 노드를 상기 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자;
    상기 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자;
    상기 제 2k 스테이지의 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자;
    상기 제 2k-1 스테이지로부터의 스캔펄스에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 11 스위칭소자; 및,
    스타트 펄스 또는 상기 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 12 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  14. 제 13 항에 있어서,
    상기 제 2k 스테이지의 노드 제어부는,
    상기 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 노드를 제 2 직류 전압원으로 방전시키는 제 13 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  15. 제 1 항에 있어서,
    제 k 스테이지의 풀업 스위칭소자에 공급되는 클럭펄스의 펄스폭의 전반부가 제 k-1 스테이지의 풀업 스위칭소자에 공급되는 클럭펄스의 펄스폭의 후반부와 중첩하고; 그리고,
    제 k 스테이지의 풀업 스위칭소자에 공급되는 클럭펄스의 펄스폭의 후반부가 제 k+1 스테이지의 풀업 스위칭소자에 공급되는 클럭펄스의 펄스폭 전반부와 중첩하는 것을 특징으로 하는 쉬프트 레지스터.
  16. 제 15 항에 있어서,
    제 k-1 스테이지의 인에이블용 노드를 방전시키기 위한 스위칭소자들 중 어느 하나가 제 k 스테이지의 디스에이블용 노드의 전압상태에 따라 제어되며;
    제 k 스테이지에 구비된 노드 제어부는 제 k-3 스테이지로부터의 제 k-3 스캔펄스에 응답하여, 상기 제 k 스테이지의 디스에이블용 노드를 방전시키며;
    상기 제 k 스테이지에 구비된 노드 제어부는 제 k-2 스테이지로부터의 제 k-2 스캔펄스에 응답하여 제 k 스테이지의 인에이블용 노드를 충전시키고, 제 k 스테이지의 디스에이블용 노드를 방전시키며; 그리고,
    상기 제 k 스테이지에 구비된 노드 제어부는 제 k+2 스테이지로부터의 제 k+2 스캔펄스에 응답하여, 상기 제 k 스테이지의 인에이블용 노드를 방전시키고 상기 제 k 스테이지의 디스에이블용 노드를 충전시키는 제 1 동작과 상기 제 k 스테이지의 인에이블용 노드 및 제 k 스테이지의 디스에이블용 노드를 모두 방전시키는 제 2 동작 중 어느 하나를 수행하는 것을 특징으로 하는 쉬프트 레지스터.
  17. 제 16 항에 있어서,
    기수번째 프레임 기간에, 제 2k-1 스테이지에 구비된 노드 제어부는 제 2k+1 스테이지로부터의 제 2k+1 스캔펄스에 응답하여 상기 제 1 동작을 수행하고, 제 2k 스테이지에 구비된 노드 제어부는 제 2k+2 스테이지로부터의 제 2k+2 스캔펄스에 응답하여 상기 제 2 동작을 수행하며; 그리고,
    우수번째 프레임 기간에, 제 2k-1 스테이지에 구비된 노드 제어부는 제 2k+1 스테이지로부터의 제 2k+1 스캔펄스에 응답하여 상기 제 2 동작을 수행하고, 제 2k 스테이지에 구비된 노드 제어부는 제 2k+2 스테이지로부터의 제 2k+2 스캔펄스에 응답하여 상기 제 1 동작을 수행하는 것을 특징으로 하는 쉬프트 레지스터.
  18. 제 17 항에 있어서,
    제 2k-1 스테이지에 구비된 노드 제어부는,
    제 1 스타트 펄스 또는 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 인에이블용 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2k+1 스테이지로부터의 제 2k+1 스캔펄스에 응답하여 제 2k-1 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 디스에이블용 노드를 상기 제 1 교류 전압원으로 충전시키는 제 3 스위칭소자;
    제 2k 스테이지의 디스에이블용 노드의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    상기 제 2k-1 스테이지의 디스에이블용 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 2k-1 스테이지의 인에이블용 노드를 상기 제 2 직류 전압원으로 방전시키는 제 5 스위칭소자;
    상기 제 1 교류 전압원에 대하여 위상반전된 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 6 스위칭소자;
    상기 제 2k-1 스테이지의 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자;
    제 1 스타트 펄스 또는 상기 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자;
    제 1 스타트 펄스 또는 제 2k-4 스테이지로부터의 제 2k-4 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  19. 제 18 항에 있어서,
    상기 제 2k-1 스테이지의 노드 제어부는,
    상기 제 2k+1 스테이지로부터의 제 2k+1 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 상기 제 1 교류 전압원으로 충전 또는 방전시키는 제 10 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  20. 제 18 항에 있어서,
    제 2k 스테이지에 구비된 노드 제어부는,
    상기 제 1 스타트 펄스에 중첩되어 출력되는 제 2 스타트 펄스 또는 제 2k-2 스테이지로부터의 스캔펄스에 응답하여 상기 제 2k 스테이지의 인에이블용 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2k+2 스테이지로부터의 제 2k+2 스캔펄스에 응답하여 제 2k 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    상기 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 디스에이블용 노드를 상기 제 2 교류 전압원으로 충전시키는 제 3 스위칭소자;
    상기 제 2k+1 스테이지의 디스에이블용 노드의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    상기 제 2k 스테이지의 디스에이블용 노드에 충전된 제 2 교류 전압원에 응답하여 상기 제 2k 스테이지의 인에이블용 노드를 상기 제 2 직류 전압원으로 방전시키는 제 5 스위칭소자;
    상기 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 6 스위칭소자;
    상기 제 2k 스테이지의 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자;
    상기 제 2 스타트 펄스 또는 상기 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자; 및,
    상기 제 1 스타트 펄스 또는 상기 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  21. 제 20 항에 있어서,
    상기 제 2k 스테이지의 노드 제어부는,
    상기 제 2k+2 스테이지로부터의 제 2k+2 스캔펄스에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 상기 제 2 교류 전압원으로 충전 또는 방전시키는 제 10 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  22. 제 17 항에 있어서,
    제 2k-1 스테이지에 구비된 노드 제어부는,
    제 1 스타트 펄스 또는 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 인에이블용 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2k+1 스테이지로부터의 제 2k+1 스캔펄스에 응답하여 제 2k-1 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 노드를 상기 제 1 교류 전압원으로 충전시키는 제 3 스위칭소자;
    제 1 스타트 펄스 또는 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    상기 제 2k-1 스테이지의 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2k-1 스테이지의 노드를 제 2 직류 전압원으로 방전시키는 제 5 스위칭소자;
    제 2k-1 스테이지의 노드의 전압상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 1 교류 전압원으로 충전시키는 제 6 스위칭소자;
    제 2k 스테이지의 디스에이블용 노드의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자;
    상기 제 2k-1 스테이지의 디스에이블용 노드에 충전된 제 1 교류 전압원에 응답하여 상기 제 2k-1 스테이지의 인에이블용 노드를 상기 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자;
    상기 제 1 교류 전압원에 대하여 위상반전된 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자;
    상기 제 2k-1 스테이지의 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자;
    제 1 스타트 펄스 또는 상기 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방 전시키는 제 11 스위칭소자; 및,
    제 1 스타트 펄스 또는 제 2k-4 스테이지로부터의 제 2k-4 스캔펄스에 응답하여 상기 제 2k-1 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 12 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  23. 제 22 항에 있어서,
    상기 제 2k-1 스테이지의 노드 제어부는,
    상기 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k-1 스테이지의 노드를 제 2 직류 전압원으로 방전시키는 제 13 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  24. 제 7 항에 있어서,
    제 2k 스테이지에 구비된 노드 제어부는,
    제 1 스타트 펄스와 중첩하는 제 2 스타트 펄스 또는 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k 스테이지의 인에이블용 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 2k+2 스테이지로부터의 스캔펄스에 응답하여 제 2k 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 노드를 상기 제 2 교류 전압원으로 충전시키는 제 3 스위칭소자;
    상기 제 2 스타트 펄스 또는 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k 스테이지의 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    상기 제 2k 스테이지의 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2k 스테이지의 노드를 제 2 직류 전압원으로 방전시키는 제 5 스위칭소자;
    제 2k 스테이지의 노드의 전압상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 교류 전압원으로 충전시키는 제 6 스위칭소자;
    상기 제 2k+1 스테이지의 디스에이블용 노드의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 7 스위칭소자;
    상기 제 2k 스테이지의 디스에이블용 노드에 충전된 제 2 교류 전압원에 응답하여 상기 제 2k 스테이지의 인에이블용 노드를 상기 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자;
    상기 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자;
    상기 제 2k 스테이지의 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자;
    상기 제 2 스타트 펄스 또는 상기 제 2k-2 스테이지로부터의 제 2k-2 스캔펄스에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 11 스위칭소자; 및,
    상기 제 1 스타트 펄스 또는 제 2k-3 스테이지로부터의 제 2k-3 스캔펄스에 응답하여 상기 제 2k 스테이지의 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 12 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  25. 제 24 항에 있어서,
    상기 제 2k 스테이지의 노드 제어부는,
    상기 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2k 스테이지의 노드를 제 2 직류 전압원으로 방전시키는 제 13 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  26. 삭제
KR1020060043894A 2006-05-16 2006-05-16 쉬프트 레지스터 KR101232155B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060043894A KR101232155B1 (ko) 2006-05-16 2006-05-16 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060043894A KR101232155B1 (ko) 2006-05-16 2006-05-16 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20070111051A KR20070111051A (ko) 2007-11-21
KR101232155B1 true KR101232155B1 (ko) 2013-02-15

Family

ID=39090060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060043894A KR101232155B1 (ko) 2006-05-16 2006-05-16 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR101232155B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407307B1 (ko) * 2008-12-20 2014-06-16 엘지디스플레이 주식회사 쉬프트 레지스터
KR101395997B1 (ko) * 2012-07-31 2014-05-28 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102369284B1 (ko) 2017-06-01 2022-03-04 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030095854A (ko) * 2002-06-15 2003-12-24 삼성전자주식회사 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 및 이를 가지는 액정 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030095854A (ko) * 2002-06-15 2003-12-24 삼성전자주식회사 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 및 이를 가지는 액정 표시 장치

Also Published As

Publication number Publication date
KR20070111051A (ko) 2007-11-21

Similar Documents

Publication Publication Date Title
KR101350635B1 (ko) 듀얼 쉬프트 레지스터
KR101286539B1 (ko) 쉬프트 레지스터
JP4512064B2 (ja) 表示装置の駆動回路
KR101511547B1 (ko) 쉬프트 레지스터
KR101319356B1 (ko) 액정표시장치의 쉬프트 레지스터 및 이의 구동방법
KR101192799B1 (ko) 쉬프트 레지스터
KR101182323B1 (ko) 쉬프트 레지스터
KR101201308B1 (ko) 쉬프트 레지스터
KR101232155B1 (ko) 쉬프트 레지스터
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101243806B1 (ko) 쉬프트 레지스터
KR101232152B1 (ko) 게이트 구동회로 및 이의 구동방법
KR101137829B1 (ko) 쉬프트 레지스터
KR20150047038A (ko) 쉬프트 레지스터
KR101319322B1 (ko) 액정표시장치
KR101327840B1 (ko) 액정표시장치
KR20090072884A (ko) 쉬프트 레지스터
KR20090061527A (ko) 쉬프트 레지스터
KR101166820B1 (ko) 쉬프트 레지스터
KR101055208B1 (ko) 쉬프트 레지스터
KR20090015275A (ko) 쉬프트 레지스터
KR20070072011A (ko) 쉬프트 레지스터
KR20100074933A (ko) 쉬프트 레지스터
KR101232147B1 (ko) 액정표시장치 및 이의 구동방법
KR101351375B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 8