KR101319322B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101319322B1
KR101319322B1 KR1020060137622A KR20060137622A KR101319322B1 KR 101319322 B1 KR101319322 B1 KR 101319322B1 KR 1020060137622 A KR1020060137622 A KR 1020060137622A KR 20060137622 A KR20060137622 A KR 20060137622A KR 101319322 B1 KR101319322 B1 KR 101319322B1
Authority
KR
South Korea
Prior art keywords
stage
node
voltage source
disable
response
Prior art date
Application number
KR1020060137622A
Other languages
English (en)
Other versions
KR20080062169A (ko
Inventor
김빈
김해열
최승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060137622A priority Critical patent/KR101319322B1/ko
Publication of KR20080062169A publication Critical patent/KR20080062169A/ko
Application granted granted Critical
Publication of KR101319322B1 publication Critical patent/KR101319322B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 비용을 절감할 수 있고 휘도를 향상시킬 수 있는 액정표시장치에 관한 것으로, 데이터 라인을 따라 일방향으로 배열된 다수의 단위 화소들; 상기 각 단위 화소내에 포함되며, 각 단위 화소내에서 일정한 색상순서로 배열되며, 상기 데이터 라인에 공통으로 접속된 적색 화소셀, 녹색 화소셀, 및 청색 화소셀; 상기 적색 화소셀, 녹색 화소셀, 및 청색 화소셀에 개별적으로 각각 접속된 다수의 게이트 라인들; 기수번째 게이트 라인들을 구동하기 위한 제 1 게이트 구동부; 및, 우수번째 게이트 라인들을 구동하기 위한 제 2 게이트 구동부를 포함하며; 서로 인접한 단위 화소간의 동일한 색상의 화소셀이 서로 다른 게이트 구동부에 의해 구동됨을 그 특징으로 한다.
액정표시장치, 쉬프트 레지스터, 휘도차, 노드

Description

액정표시장치{A liquid crystal display device}
도 1은 종래의 쉬프트 레지스터에서 하나의 스테이지에 대한 블록 구성도
도 2는 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 3은 도 2의 각 스테이지에 공급되는 입력신호 및 각 스테이지로부터 출력되는 출력신호의 파형을 나타낸 도면
도 4는 도 2의 제 3 및 제 4 스테이지에 구비된 노드 제어부의 회로 구성을 나타낸 도면
도 5는 도 2의 쉬프트 레지스터가 구비된 액정표시장치를 나타낸 도면
도 6은 도 5의 제 1 및 제 2 게이트 구동부에 구비된 제 1 및 제 2 쉬프트 레지스터를 나타낸 도면
도 7은 도 5의 각 스테이지로부터의 출력 및 제 1 데이터 라인에 공급되는 데이터 신호의 타이밍도
＊도면의 주요부에 대한 부호 설명
205 : 노드 제어부 Tru : 풀업 스위칭소자
Trd : 풀다운 스위칭소자 Vac : 교류 전압원
Vdc : 직류 전압원 ST : 스테이지
Vout : 스캔펄스 Q : 인에이블용 노드
QB : 디스에이블용 노드
본 발명은 액정표시장치에 관한 것으로, 특히 비용을 절감할 수 있고 휘도를 향상시킬 수 있는 액정표시장치에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 구동부와, 상기 데이터 라인들을 구동하기 위한 데이터 구동부와, 상기 게이트 구동부와 데이터 구동부를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 게이트 구동부는 스캔펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 그리고, 상기 데이터 구동부는 게이트 라인들 중 어느 하나에 스캔펄스가 공급될 때마다 데이터 라인들 각각에 화소 전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
여기서, 상기 게이트 구동부는 상술한 바와 같은 스캔펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다. 이를 첨부된 도면을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.
상기 쉬프트 레지스터는 일렬로 배열된 다수의 스테이지를 갖는다. 각 스테이지는 게이트 라인들에 각각 접속되어, 각 게이트 라인에 스캔펄스를 공급한다.
그리고, 각 스테이지는 전단 스테이지로부터의 스캔펄스에 응답하여 인에이블되고, 다음단 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.
일반적으로, 각 스테이지는 인에이블용 노드 및 디스에이블용 노드의 충전 및 방전 상태를 제어하기 위한 노드 제어부와, 상기 인에이블용 노드의 상태에 따라 스캔펄스를 출력하는 풀업 스위칭소자와, 상기 디스에이블용 노드의 상태에 따라 오프전압을 출력하는 풀다운 스위칭소자를 포함한다.
한편, 상기 각 스테이지는 한 프레임 중 한 수평기간(1H)을 제외한 나머지 기간동안 오프 전압을 출력하기 때문에, 상기 디스에이블용 노드가 충전상태로 유지되는 시간이 상기 인에이블용 노드가 충전상태로 유지되는 시간보다 훨씬 더 길어질 수밖에 없다. 이에 따라, 상기 디스에이블용 노드에 접속된 풀다운 스위칭소자는 상기 풀업 스위칭소자보다 훨씬 더 오랫동안 턴-온상태를 유지한다. 이로 인해, 상기 풀다운 스위칭소자가 쉽게 열화되는 문제점이 발생한다.
이러한 문제점을 해결하기 위하여, 상기 디스에이블용 노드를 2개 이상 구비한 스테이지를 갖는 쉬프트 레지스터가 개발되었다. 이러한 쉬프트 레지스터는, 상기 디스에이블용 노드를 프레임별로 교대로 충전시켜 각 디스에이블용 노드에 접속된 풀다운 스위칭소자의 열화를 방지할 수 있다.
이하, 첨부된 도면을 참조하여 종래의 스테이지의 구성을 상세히 설명하면 다음과 같다.
도 1은 종래의 쉬프트 레지스터에서 하나의 스테이지에 대한 블록 구성도이다.
종래의 스테이지는, 도 1에 도시된 바와 같이, 인에이블용 노드(Q)의 충전/방전 상태, 그리고 제 1 디스에이블용 노드(QB1)의 충전/방전 상태, 및 제 2 디스에이블용 노드(QB2)의 충전/방전 상태를 제어하는 노드 제어부(201)와, 상기 인에이블용 노드(Q)의 상태에 따라 스캔펄스(Vout)를 출력하는 풀업 스위칭소자(Tru)와, 상기 제 1 디스에이블용 노드(QB1)의 상태에 따라 오프 전압원(Vdc2)을 출력하는 제 1 풀다운 스위칭소자(Trd1), 상기 제 2 디스에이블용 노드(QB2)의 상태에 따라 오프 전압원(Vdc2)을 출력하는 제 2 풀다운 스위칭소자(Trd2)를 포함한다.
여기서, 상기 스테이지가 디스에이블되는 기간에 상기 제 1 및 제 2 디스에이블용 노드(QB2) 중 하나가 충전되고, 나머지 하나는 방전된다. 예를들어, 상기 제 1 디스에이블용 노드(QB1)가 충전되고 상기 제 2 디스에이블용 노드(QB2)가 방전되면, 상기 제 1 디스에이블용 노드(QB1)에 게이트단자가 접속된 제 1 풀다운 스위칭소자(Trd1)가 동작하고, 제 2 디스에이블용 노드(QB2)에 게이트단자가 접속된 제 2 풀다운 스위칭소자(Trd2)는 동작하지 않는다. 즉, 상기 제 2 풀다운 스위칭소자(Trd2)는 휴지기간을 갖는다.
이와 같이, 제 1 풀다운 스위칭소자(Trd1)와 제 2 풀다운 스위칭소자(Trd2)가 교대로 구동되기 때문에, 각 풀다운 스위칭소자의 열화를 방지할 수 있다.
그러나, 이와 같은 구조로 인해, 종래의 스테이지의 노드 제어부(201)는 많은 수의 스위칭소자를 구비한다. 즉, 상기 노드 제어부(201)는 한 개의 인에이블용 노드(Q)와 두 개의 디스에이블용 노드(QB1, QB2)를 제어하기 위한 많은 수의 스위칭소자를 가질 수밖에 없다. 이로 인해, 스테이지의 사이즈가 커지고, 또한 많은 수의 스위칭소자에 따른 비용도 증가하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 각 스테이지의 노드 제어부가 자신에 구비된 디스에이블용 노드 및 다른 스테이지의 디스에이블용 노드를 같이 제어하도록 함으로써 스위칭소자의 수를 줄여 비용을 절감하고 스테이지의 사이즈를 줄일 수 있는 쉬프트 레지스터 및 이를 구비한 액정표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 데이터 라인을 따라 일방향으로 배열된 다수의 단위 화소들; 상기 각 단위 화소내에 포함되며, 각 단위 화소내에서 일정한 색상순서로 배열되며, 상기 데이터 라인에 공통으로 접속된 적색 화소셀, 녹색 화소셀, 및 청색 화소셀; 상기 적색 화소셀, 녹색 화소셀, 및 청색 화소셀에 개별적으로 각각 접속된 다수의 게이트 라인들; 기수번째 게이트 라인들을 구동하기 위한 제 1 게이트 구동부; 및, 우수번째 게이트 라인들을 구동하기 위한 제 2 게이트 구동부를 포함하며; 서로 인접한 단위 화소간의 동일한 색상의 화소셀이 서로 다른 게이트 구동부에 의해 구동됨을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 쉬프트 레지스터 및 이를 구비한 액정표시장치를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 3은 도 2의 각 스테이지에 공급되는 입력신호 및 각 스테이지로부터 출력되는 출력신호의 파형을 나타낸 도면이다.
이하, 모든 스위칭소자들, 풀업 스위칭소자, 및 풀다운 스위칭소자는 N형 MOS(Metal Oxide Semiconductor) 트랜지스터 및 P형 MOS 트랜지스터 중 하나이며, 본 발명에서는 N형 MOS 트랜지스터를 사용하여 설명하기로 한다.
본 발명의 제 1 실시예에 따른 쉬프트 레지스터는, 도 2에 도시된 바와 같 이, 다수의 게이트 라인들을 구동하기 위한 다수의 스테이지(ST201, ST202, ST203, ...)를 가진다.
여기서, 각 스테이지(ST201, ST202, ST203, ...)는 인에이블용 노드(Q), 상기 인에이블용 노드(Q)에 접속된 풀업 스위칭소자(Tru), 제 1 디스에이블용 노드(QB1), 상기 제 1 디스에이블용 노드(QB1)에 접속된 제 1 풀다운 스위칭소자(Trd1), 제 2 디스에이블용 노드(QB2), 및, 상기 제 2 디스에이블용 노드(QB2)에 접속된 제 2 풀다운 스위칭소자(Trd2)를 포함한다.
제 2n-3(n은 2 이상의 자연수) 스테이지에 구비된 노드 제어부(205)는 상기 제 2n-3 스테이지에 구비된 인에이블용 노드(Q) 및 제 1 디스에이블용 노드(QB1)의 충전/방전 상태를 제어함과 아울러 제 2n-2 스테이지에 구비된 제 1 디스에이블용 노드(QB1)의 충전/방전 상태를 제어한다.
그리고, 상기 제 2n-2 스테이지에 구비된 노드 제어부(205)는 제 2n-2 스테이지에 구비된 인에이블용 노드(Q) 및 제 2 디스에이블용 노드(QB2)의 충전/방전 상태를 제어함과 아울러 상기 제 2n-3 스테이지에 구비된 제 2 디스에이블용 노드(QB2)의 충전/방전 상태를 제어한다.
이를 위해, 상기 제 2n-3 스테이지의 제 1 디스에이블용 노드(QB1)와 제 2n-2 스테이지의 제 1 디스에이블용 노드(QB1)는 서로 연결되어 있으며, 상기 제 2n-2 스테이지의 제 2 디스에이블용 노드(QB2)와 제 2n-2 스테이지의 제 2 디스에이블용 노드(QB2)는 서로 전기적으로 연결되어 있다.
예를들어, 제 3 스테이지(ST203)에 구비된 노드 제어부(205)는 상기 제 3 스 테이지(ST203)에 구비된 인에이블용 노드(Q) 및 제 1 디스에이블용 노드(QB1)의 충전/방전 상태를 제어함과 아울러 제 4 스테이지(ST204)에 구비된 제 1 디스에이블용 노드(QB1)의 충전/방전 상태를 제어한다.
그리고, 상기 제 4 스테이지(ST204)에 구비된 노드 제어부(205)는 상기 제 4 스테이지(ST204)에 구비된 인에이블용 노드(Q) 및 제 2 디스에이블용 노드(QB2)의 충전/방전 상태를 제어함과 아울러 상기 제 3 스테이지(ST203)에 구비된 제 2 디스에이블용 노드(QB2)의 충전/방전 상태를 제어한다.
이를 위해, 상기 제 3 스테이지(ST203)의 제 1 디스에이블용 노드(QB1)와 상기 제 4 스테이지(ST204)의 제 1 디스에이블용 노드(QB1)는 서로 연결되어 있으며, 상기 제 4 스테이지(ST204)의 제 2 디스에이블용 노드(QB2)와 상기 제 3 스테이지(ST203)의 제 2 디스에이블용 노드(QB2)는 서로 전기적으로 연결되어 있다.
특히, 상기 제 2n-3 스테이지에 구비된 노드 제어부(205)는 상기 제 2n-3 스테이지에 구비된 제 1 디스에이블용 노드(QB1)의 충전/방전 상태 및 상기 2n-2 번째 스테이지에 구비된 제 1 디스에이블용 노드(QB1)의 충전/방전 상태를 제 1 교류 전압원으로 제어한다.
그리고, 상기 2n-2 번째 스테이지에 구비된 노드 제어부(205)는 상기 제 2n-2 스테이지에 구비된 제 2 디스에이블용 노드(QB2) 및 상기 제 2n-3 스테이지에 구비된 제 2 디스에이블용 노드(QB2)의 충전/방전 상태를 제 2 교류 전압원(Vac2)으로 제어한다.
즉, 상기 스테이지들(ST201, ST202, ST203, ...) 중 기수번째 스테이지 들(ST201, ST203, ST205, ...)에 구비된 각 노드 제어부(205)는 상기 제 1 교류 전압원(Vac1)을 공급받으며, 우수번째 스테이지들(ST202, ST204, ST206, ...)에 구비된 각 노드 제어부(205)는 상기 제 2 교류 전압원(Vac2)을 공급받는다.
여기서, 상기 제 1 교류 전압원(Vac1)과 제 2 교류 전압원(Vac2)은 프레임단위로 전압이 변화하는 교류 전압원으로, 상기 제 1 교류 전압원(Vac1)은 제 2 교류 전압원(Vac2)에 대하여 180도 위상반전된 형태를 갖는다.
한편, 상기 각 스테이지(ST201, ST202, ST203, ...)는 제 1 직류 전압원(Vdc1)을 공급받아 자신의 인에이블용 노드(Q)를 충전시키며, 제 2 직류 전압원(Vdc2)을 공급받아 이를 오프 전압원으로서 출력한다.
또한, 각 스테이지(ST201, ST202, ST203, ...)는 상기 제 1 직류 전압원(Vdc1) 대신에 전단 스테이지로부터의 스캔펄스를 공급받아 자신의 인에이블용 노드(Q)를 충전시킬 수도 있다.
여기서, 상기 제 1 직류 전압원(Vdc1)은 정극성의 전압원을 의미하며, 상기 제 2 직류 전압원(Vdc2)은 부극성의 전압원을 의미한다.
이와 같이 구성된 각 스테이지(ST201, ST202, ST203, ...)는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 어느 하나의 클럭펄스를 공급받고, 공급된 클럭펄스를 스캔펄스로서 출력한다.
도 3에 도시된 바와 같이, 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 서로 한 펄스폭만큼씩 위상지연되어 출력된다. 즉, 상기 제 2 클럭펄스(CLK2)는 상기 제 1 클럭펄스(CLK1)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 3 클 럭펄스(CLK3)는 상기 제 2 클럭펄스(CLK2)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 4 클럭펄스(CLK4)는 상기 제 3 클럭펄스(CLK3)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 4 클럭펄스(CLK4)보다 한 펄스폭만큼 위상지연되어 제 1 클럭펄스(CLK1)보다 한 펄스폭만큼 위상지연되어 출력된다.
이때, 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들은 순차적으로 출력되며, 또한 순환하면서 출력된다. 즉, 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된 후, 다시 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된다. 따라서, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)와 제 2 클럭펄스(CLK2) 사이에 해당하는 기간에서 출력된다.
이와 같은 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 각각은 일정한 주기를 가지고 계속적으로 출력된다. 따라서, 상기와 같이 네 개의 클럭펄스를 사용할 경우, 제 1 내지 제 4 스테이지(ST201 내지 ST204)는 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)를 스캔펄스로서 출력한다.
이때, 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는, 상술한 바와 같이, 한 클럭펄스씩 위상지연되어 있기 때문에, 상기 제 1 내지 제 4 스테이지(ST201 내지 ST204)로부터 출력되는 각 스캔펄스(Vout1 내지 Vout4)도 서로 한 펄스폭만큼씩 위상지연되어 출력된다.
즉, 상기 각 스캔펄스(Vout1 내지 Vout4)는 순차적으로 출력된다. 그리고, 제 5 스테이지(ST205)는 다시 상기 제 1 클럭펄스(CLK1)를 제 6 스캔펄스(Vout6)로서 출력한다. 이때, 제 5 스테이지(ST205)가 출력하는 제 1 클럭펄스(CLK1)는 상기 제 1 스테이지(ST201)로부터 출력된 제 1 클럭펄스(CLK1)로부터 한 주기 지연된 펄스이다.
한편, 이와 같은 각 스테이지(ST201, ST202, ST203, ...)가 상술한 바와 같은 스캔펄스를 출력하기 위해서는 각 스테이지(ST201, ST202, ST203, ...)가 인에이블 상태가 되어야 하며, 또한 각 스테이지(ST201, ST202, ST203, ...)가 오프 전압원을 출력하기 위해서는 디스에이블 상태가 되어야 한다.
이를 위해서, 각 스테이지(ST201, ST202, ST203, ...)는 전단 스테이지로부터의 스캔펄스에 응답하여 인에이블되고, 후단 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.
제 2n-1 스테이지 및 제 2n 스테이지는 제 2n-2 스테이지로부터의 제 2n-2 스캔펄스에 응답하여 동시에 인에이블됨과 아울러 제 2n+2 스테이지로부터의 제 2n+2 스캔펄스에 응답하여 동시에 디스에이블된다.
그리고, 상기 인에이블된 제 2n 스테이지는 제 2n 스캔펄스를 출력하고, 이 제 2n 스캔펄스를 제 2n+1 및 제 2n+2 스테이지에 공급함으로써, 상기 제 2n+1 및 제 2n+2 스테이지를 동시에 인에이블시킨다. 또한, 상기 제 2n 스테이지는 상기 제 2n 스캔펄스를 제 2n-3 및 제 2n-2 스테이지에 공급함으로써 상기 제 2n-3 및 제 2n-2 스테이지를 동시에 디스에이블시킨다.
예를들어, 도 2의 제 3 스테이지(ST203) 및 제 4 스테이지(ST204)는 제 2 스테이지(ST202)로부터의 제 2 스캔펄스(Vout2)에 응답하여 동시에 인에이블됨과 아울러, 제 6 스테이지(ST206)로부터의 제 6 스캔펄스(Vout6)에 응답하여 동시에 디 스에이블된다.
그리고, 상기 인에이블된 제 4 스테이지(ST204)는 제 4 스캔펄스(Vout4)를 출력하고, 이 제 4 스캔펄스(Vout4)를 제 5 및 제 6 스테이지(ST205, ST206)에 공급함으로써 상기 제 5 및 제 6 스테이지(ST205, ST206)를 동시에 인에이블시킨다. 또한, 상기 제 4 스테이지(ST204)는 상기 제 4 스캔펄스(Vout4)를 제 1 및 제 2 스테이지(ST201, ST202)에 공급함으로써 상기 제 1 및 제 2 스테이지(ST201, ST202)를 동시에 디스에이블시킨다.
한편, 제 1 및 제 2 스테이지(ST201, ST202)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 인에이블된다.
여기서, 상기 각 스테이지(ST201, ST202, ST203, ...)에 구비된 각 노드 제어부(205)의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 4는 도 2의 제 3 및 제 4 스테이지에 구비된 노드 제어부의 회로 구성을 나타낸 도면이다.
여기서, 기수번째 스테이지들(제 2n-1 스테이지 ST201, ST203, ST205, ...)과 상기 우수번째 스테이지들(제 2n 스테이지 ST202, ST204, ST206, ...)은 서로 다른 구성을 가진다.
먼저, 기수번째 스테이지들(ST201, ST203, ST205, ...)에 구비된 노드 제어부(205)는, 도 4에 도시된 바와 같이, 제 1 내지 제 11 스위칭소자(Tr1 내지 Tr11)를 갖는다.
즉, 제 2n-1 스테이지에 구비된 제 1 스위칭소자(Tr1)는 제 2n-2 스테이지로 부터의 스캔펄스에 응답하여 상기 제 2n-1 스테이지의 인에이블용 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 1 스위칭소자(Tr1)는 제 2 스테이지(ST202)로부터의 제 2 스캔펄스(Vout2)에 응답하여 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 제 2 스테이지(ST202)에 접속되며, 드레인단자는 상기 제 1 직류 전압원(Vdc1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)에 접속된다.
상기 제 2n-1 스테이지에 구비된 제 2 스위칭소자(Tr2)는 상기 제 2n-1 스테이지의 제 1 디스에이블용 노드(QB1)에 공급된 제 1 교류 전압원(Vac1)에 응답하여 상기 2n-1 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 2 스위칭소자(Tr2)는 상기 제 3 스테이지(ST203)의 제 1 디스에이블용 노드(QB1)에 공급된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 제 3 스테이지(ST203)의 제 1 디스에이블용 노드(QB1)에 접속되며, 드레인단자는 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)에 접속되며, 소스단 자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
상기 제 2n-1 스테이지에 구비된 제 3 스위칭소자(Tr3)는 제 2n 스테이지를 통해 상기 제 2n-1 스테이지의 제 2 디스에이블용 노드(QB2)에 공급된 제 2 교류 전압원(Vac2)에 응답하여 상기 제 2n-1 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
즉, 상기 제 2n-1 스테이지에 구비된 제 3 스위칭소자(Tr3)는 상기 제 2n-1 스테이지의 제 2 디스에이블용 노드(QB2)에 공급된 제 2 교류 전압원(Vac2)에 응답하여 상기 제 2n-1 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시키는데, 이때 상기 제 2n-1 스테이지에 구비된 제 2 디스에이블용 노드(QB2)의 상태는 상기 제 2n 스테이지의 노드 제어부(205)에 의해 제어된다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 3 스위칭소자(Tr3)는 제 4 스테이지(ST204)를 통해 상기 제 3 스테이지(ST203)의 제 2 디스에이블용 노드(QB2)에 공급된 제 2 교류 전압원(Vac2)에 응답하여 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 제 3 스위칭소자(Tr3)의 게이트단자는 상기 제 3 스테이지(ST203)의 제 2 디스에이블용 노드(QB2)에 접속되며, 드레인단자는 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
상기 제 2n-1 스테이지에 구비된 제 4 스위칭소자(Tr4)는 2n+2 번째 스테이지로부터의 스캔펄스에 응답하여 상기 제 2n-1 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 4 스위칭소자(Tr4)는 제 6 스테이지(ST206)로부터의 제 6 스캔펄스(Vout6)에 응답하여 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자는 상기 제 6 스테이지(ST206)에 접속되며, 드레인단자는 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
상기 제 2n-1 스테이지에 구비된 제 5 스위칭소자(Tr5)는 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2n-1 스테이지의 공통 노드(N)를 상기 제 1 교류 전압원(Vac1)으로 충전시킨다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 5 스위칭소자(Tr5)는 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 스테이지(ST203)의 공통 노드(N)를 상기 제 1 교류 전압원(Vac1)으로 충전시킨다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 제 5 스위칭소자(Tr5)의 게이트단자 및 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST203)의 공통 노드(N)에 접속된다.
상기 제 2n-1 스테이지에 구비된 제 6 스위칭소자(Tr6)는 상기 제 2n-1 스테이지의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 2n-1 스테이지의 공통 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 6 스위칭소자(Tr6)는 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 3 스테이지(ST203)의 공통 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 제 6 스위칭소자(Tr6)의 게이트단자는 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)에 접속되며, 드레인단자는 상기 제 3 스테이지(ST203)의 공통 노드(N)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
상기 제 2n-1 스테이지에 구비된 제 7 스위칭소자(Tr7)는 상기 제 2n-1 스테이지의 공통 노드(N)에 공급된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 2n-1 스테이지의 제 1 디스에이블용 노드(QB1) 및 제 2n 스테이지의 제 1 디스에이블용 노드(QB1)를 상기 제 1 교류 전압원(Vac1)으로 충전시킨다.
즉, 상기 제 2n-1 스테이지에 구비된 제 7 스위칭소자(Tr7)는 제 2n-1 스테이지에 구비된 제 1 디스에이블용 노드(QB1)의 상태 및 제 2n 스테이지에 구비된 제 1 디스에이블용 노드(QB1)의 상태를 함께 제어한다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 7 스위칭소자(Tr7)는 상기 제 3 스테이지(ST203)의 공통 노드(N)에 공급된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 3 스테이지(ST203)의 제 1 디스에이블용 노드(QB1) 및 제 4 스테이지(ST204)의 제 1 디스에이블용 노드(QB1)를 상기 제 1 교류 전압원(Vac1)으로 충전시킨다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 제 7 스위칭소자(Tr7)의 게이트단자는 상기 제 3 스테이지(ST203)의 공통 노드(N)에 접속되며, 드레인단자는 상가 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 스테이지(ST203)의 제 1 디스에이블용 노드(QB1)에 접속된다.
상기 제 2n-1 스테이지에 구비된 제 8 스위칭소자(Tr8)는 제 2n-2 스테이지로부터의 스캔펄스에 응답하여 상기 제 2n-1 스테이지의 제 1 디스에이블용 노드(QB1) 및 제 2n 스테이지의 제 1 디스에이블용 노드(QB1)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
즉, 상기 제 2n-1 스테이지에 구비된 제 8 스위칭소자(Tr8)는 제 2n-1 스테이지에 구비된 제 1 디스에이블용 노드(QB1)의 상태 및 제 2n 스테이지에 구비된 제 1 디스에이블용 노드(QB1)의 상태를 함께 제어한다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 8 스위칭소자(Tr8)는 제 2 스테이지(ST202)로부터의 제 2 스캔펄스(Vout2)에 응답하여 상기 제 3 스테이지(ST203)의 제 1 디스에이블용 노드(QB1) 및 제 4 스테이지(ST204)의 제 1 디스에이블용 노드(QB1)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 제 8 스위칭소자(Tr8)의 게이트단자는 상기 제 2 스테이지(ST202)에 접속되며, 드레인단자는 상기 제 3 스테이지(ST203)의 제 1 디스에이블용 노드(QB1)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
상기 제 2n-1 스테이지에 구비된 제 9 스위칭소자(Tr9)는 상기 제 2n-1 스테 이지의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 2n-1 스테이지의 제 1 디스에이블용 노드(QB1) 및 제 2n 스테이지의 제 1 디스에이블용 노드(QB1)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
즉, 상기 제 2n-1 스테이지에 구비된 제 9 스위칭소자(Tr9)는 상기 제 2n-1 스테이지에 구비된 제 1 디스에이블용 노드(QB1)의 상태 및 제 2n 스테이지에 구비된 제 1 디스에이블용 노드(QB1)의 상태를 함께 제어한다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 9 스위칭소자(Tr9)는 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 3 스테이지(ST203)의 제 1 디스에이블용 노드(QB1) 및 제 4 스테이지(ST204)의 제 1 디스에이블용 노드(QB1)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 제 9 스위칭소자(Tr9)의 게이트단자는 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)에 접속되며, 드레인단자는 상기 제 3 스테이지(ST203)의 제 1 디스에이블용 노드(QB1)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
상기 제 2n-1 스테이지에 구비된 제 10 스위칭소자(Tr10)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 상기 제 2n-1 스테이지의 공통 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 10 스위칭소자(Tr10)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 상기 제 3 스테이지(ST203) 의 공통 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 제 10 스위칭소자(Tr10)의 게이트단자는 상기 타이밍 콘트롤러에 접속되며, 드레인단자는 상기 제 3 스테이지(ST203)의 공통 노드(N)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
이 제 10 스위칭소자(Tr10)는 매 프레임에 한번 출력되는 스타트 펄스(Vst)에 응답하여 자신이 속한 스테이지에 구비된 공통 노드(N)를 방전시킨다(초기화 시킨다).
상기 제 2n-1 스테이지(제 1 스테이지(ST201) 포함)에 구비된 제 11 스위칭소자(Tr11)는 상기 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2n-1 스테이지의 제 2 디스에이블용 노드(QB2)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
즉, 상기 제 2n-1 스테이지에 구비된 제 11 스위칭소자(Tr11)는 제 2n-1 스테이지의 제 2 디스에이블용 노드(QB2)를 직접 방전시키는 역할을 한다. 다시말하면, 상기 제 2n-1 스테이지는 자신에 구비된 제 2 디스에이블용 노드(QB2)의 상태를 상기 제 11 스위칭소자(Tr11)와 제 2n 스테이지의 노드 제어부(205)로 같이 제어한다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 11 스위칭소자(Tr11)는 상기 제 1 교류 전압원(Vac1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 스테이지(ST203)의 제 2 디스에이블용 노드(QB2)를 제 2 직류 전압원(Vdc2)으 로 방전시킨다.
이를 위해, 상기 제 11 스위칭소자(Tr11)의 게이트단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 3 스테이지(ST203)의 제 2 디스에이블용 노드(QB2)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
한편, 제 2n-1 스테이지에 구비된 풀업 스위칭소자(Tru)는 상기 제 2n-1 스테이지의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 해당 클럭펄스를 제 2n-1 스캔펄스로서 출력한다. 그리고, 이 제 2n-1 스캔펄스를 제 2n-1 게이트 라인에 공급한다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 풀업 스위칭소자(Tru)는 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 제 3 클럭펄스(CLK3)를 제 3 스캔펄스(Vout3)로 출력한다. 그리고, 이 제 3 스캔펄스(Vout3)를 제 3 게이트 라인에 공급한다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 풀업 스위칭소자(Tru)의 게이트 단자는 상기 제 3 스테이지(ST203)의 인에이블용 노드(Q)에 접속되며, 드레인단자는 상기 제 3 클럭펄스(CLK3)를 전송하는 클럭전송라인에 접속되며, 소스단자는 상기 제 3 게이트 라인에 접속된다.
상기 제 2n-1 스테이지에 구비된 제 1 풀다운 스위칭소자(Trd1)는 상기 제 2n-1 스테이지의 제 1 디스에이블용 노드(QB1)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 제 2 직류 전압원(Vdc2)을 오프 전압원으로서 출력한다. 그리고, 이 오프 전압원을 제 2n-1 게이트 라인에 공급한다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 1 풀다운 스위칭소자(Trd1)는 제 3 스테이지(ST203)의 제 1 디스에이블용 노드(QB1)에 충전된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 2 직류 전압원(Vdc2)을 오프 전압원으로서 출력하고, 오프 전압원을 제 3 게이트 라인에 공급한다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 제 1 풀다운 스위칭소자(Trd1)의 게이트단자는 상기 제 3 스테이지(ST203)의 제 1 디스에이블용 노드(QB1)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 3 게이트 라인에 접속된다.
상기 제 2n-1 스테이지에 구비된 제 2 풀다운 스위칭소자(Trd2)는 제 2n 스테이지를 통해 제 2n-1 스테이지의 제 2 디스에이블용 노드(QB2)에 충전된 제 2 교류 전압원(Vac2)에 응답하여 제 2 직류 전압원(Vdc2)을 오프 전압원으로서 출력한다. 그리고, 이 오프 전압원을 제 2n-1 게이트 라인에 공급한다.
즉, 상기 제 2n-1 스테이지에 구비된 제 2 풀다운 스위칭소자(Trd2)는 상기 제 2n-1 스테이지의 제 2 디스에이블용 노드(QB2)에 공급된 제 2 교류 전압원(Vac2)에 응답하여 제 2 직류 전압원(Vdc2)을 오프 전압원으로 출력하는, 이때 상기 제 2n-1 스테이지에 구비된 제 2 디스에이블용 노드(QB2)의 상태는 상기 제 2n 스테이지의 노드 제어부(205)에 의해 제어된다.
예를들어, 도 4의 제 3 스테이지(ST203)에 구비된 제 2 풀다운 스위칭소자(Trd2)는 제 3 스테이지(ST203)의 제 2 디스에이블용 노드(QB2)에 충전된 제 2 교류 전압원(Vac2)에 응답하여 상기 제 2 직류 전압원(Vdc2)을 오프 전압원으로서 출력하고, 이 오프 전압원을 제 3 게이트 라인에 공급한다.
이를 위해, 상기 제 3 스테이지(ST203)에 구비된 제 2 풀다운 스위칭소자(Trd2)의 게이트단자는 상기 제 3 스테이지(ST203)의 제 2 디스에이블용 노드(QB2)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 3 게이트 라인에 접속된다.
한편, 제 1 스테이지(ST201)의 첫 번째 전단에는 스테이지가 존재하기 않기 때문에, 상기 제 1 스테이지(ST201)에 구비된 제 1 및 제 8 스위칭소자(Tr1, Tr8)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 동작한다.
한편, 우수번째 스테이지들(ST202, ST204, ST206, ...)에 구비된 노드 제어부(205)도, 도 4에 도시된 바와 같이, 제 1 내지 제 11 스위칭소자(Tr1 내지 Tr11)를 갖는다.
즉, 제 2n 스테이지에 구비된 제 1 스위칭소자(Tr1)는 제 2n-2 스테이지로부터의 스캔펄스에 응답하여 상기 제 2n 스테이지의 인에이블용 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다.
예를들어, 도 4의 제 4 스테이지(ST204)에 구비된 제 1 스위칭소자(Tr1)는 제 2 스테이지(ST202)로부터의 제 2 스캔펄스(Vout2)에 응답하여 상기 제 4 스테이지(ST204)의 인에이블용 노드(Q)를 제 1 직류 전압원(Vdc1)으로 충전시킨다.
이를 위해, 상기 제 4 스테이지(ST204)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 제 2 스테이지(ST202)에 접속되며, 드레인단자는 상기 제 1 직류 전압 원(Vdc1)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 4 스테이지(ST204)의 인에이블용 노드(Q)에 접속된다.
상기 제 2n 스테이지에 구비된 제 2 스위칭소자(Tr2)는 제 2n-1 스테이지를 통해 제 2n 스테이지의 제 1 디스에이블용 노드(QB1)에 공급된 제 1 교류 전압원(Vac1)에 응답하여 제 2n 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
즉, 상기 제 2n 스테이지에 구비된 제 2 스위칭소자(Tr2)는 상기 제 2n 스테이지의 제 1 디스에이블용 노드(QB1)에 공급된 제 1 교류 전압원(Vac1)에 응답하여 상기 제 2n 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시키는데, 이때 상기 제 2n 스테이지에 구비된 제 1 디스에이블용 노드(QB1)의 상태는 상기 제 2n-1 스테이지의 노드 제어부(205)에 의해 제어된다.
예를들어, 도 4의 제 4 스테이지(ST204)에 구비된 제 2 스위칭소자(Tr2)는 제 3 스테이지(ST203)를 통해 상기 제 4 스테이지(ST204)의 제 1 디스에이블용 노드(QB1)에 공급된 제 1 교류 전압원(Vac1)에 응답하여 제 4 스테이지(ST204)의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 4 스테이지(ST204)에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 4 스테이지(ST204)의 제 1 디스에이블용 노드(QB1)에 접속되며, 드레인단자는 상기 제 4 스테이지(ST204)의 인에이블용 노드(Q)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
상기 제 2n 스테이지에 구비된 제 3 스위칭소자(Tr3)는 상기 제 2n 스테이지 의 제 2 디스에이블용 노드(QB2)에 공급된 제 2 교류 전압원(Vac2)에 응답하여 상기 제 2n 스테이지의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 4의 제 4 스테이지(ST204)에 구비된 제 3 스위칭소자(Tr3)는 상기 제 4 스테이지(ST204)의 제 2 디스에이블용 노드(QB2)에 공급된 제 2 교류 전압원(Vac2)에 응답하여 상기 제 4 스테이지(ST204)의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 4 스테이지(ST204)에 구비된 제 3 스위칭소자(Tr3)의 게이트단자는 상기 제 4 스테이지(ST204)의 제 2 디스에이블용 노드(QB2)에 접속되며, 드레인단자는 상기 제 4 스테이지(ST204)의 인에이블용 노드(Q)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
상기 제 2n 스테이지에 구비된 제 4 스위칭소자(Tr4)는 제 2n+2 스테이지로부터의 스캔펄스에 응답하여 상기 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 4의 제 4 스테이지(ST204)에 구비된 제 4 스위칭소자(Tr4)는 제 6 스테이지(ST206)로부터의 제 6 스캔펄스(Vout6)에 응답하여 상기 제 4 스테이지(ST204)의 인에이블용 노드(Q)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 4 스테이지(ST204)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자는 상기 제 6 스테이지(ST206)에 접속되며, 드레인단자는 상기 제 4 스테이지(ST204)의 인에이블용 노드(Q)에 접속되며, 소스단자는 상기 제 2 직류 전압 원(Vdc2)을 전송하는 전원라인에 접속된다.
상기 제 2n 스테이지에 구비된 제 5 스위칭소자(Tr5)는 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2n 스테이지의 공통 노드(N)를 상기 제 2 교류 전압원(Vac2)으로 충전시킨다.
예를들어, 도 4의 제 4 스테이지(ST204)에 구비된 제 5 스위칭소자(Tr5)는 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 4 스테이지(ST204)의 공통 노드(N)를 제 2 교류 전압원(Vac2)으로 충전시킨다.
이를 위해, 상기 제 4 스테이지(ST204)에 구비된 제 5 스위칭소자(Tr5)의 게이트단자 및 드레인단자는 상기 제 2 교류 전압원(Vac2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 4 스테이지(ST204)의 공통 노드(N)에 접속된다.
상기 제 2n 스테이지에 구비된 제 6 스위칭소자(Tr6)는 상기 제 2n 스테이지의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 2n 스테이지의 공통 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 4의 제 4 스테이지(ST204)에 구비된 제 6 스위칭소자(Tr6)는 상기 제 4 스테이지(ST204)의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 4 스테이지(ST204)의 공통 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 4 스테이지(ST204)에 구비된 제 6 스위칭소자(Tr6)의 게이트단자는 상기 제 4 스테이지(ST204)의 인에이블용 노드(Q)에 접속되며, 드레인단자는 상기 제 4 스테이지(ST204)의 공통 노드(N)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
상기 제 2n 스테이지에 구비된 제 7 스위칭소자(Tr7)는 상기 제 2n 스테이지의 공통 노드(N)에 공급된 제 2 교류 전압원(Vac2)에 응답하여 상기 제 2n 스테이지의 제 2 디스에이블용 노드(QB2) 및 제 2n-1 스테이지의 제 2 디스에이블용 노드(QB2)를 상기 제 2 교류 전압원(Vac2)으로 충전시킨다.
즉, 상기 제 2n 스테이지에 구비된 제 7 스위칭소자(Tr7)는 상기 제 2n 스테이지에 구비된 제 2 디스에이블용 노드(QB2)의 상태 및 제 2n-1 스테이지에 구비된 제 2 디스에이블용 노드(QB2)의 상태를 함께 제어한다.
예를들어, 도 4의 제 4 스테이지(ST204)에 구비된 제 7 스위칭소자(Tr7)는 상기 제 4 스테이지(ST204)의 공통 노드(N)에 공급된 제 2 교류 전압원(Vac2)에 응답하여 상기 제 4 스테이지(ST204)의 제 2 디스에이블용 노드(QB2) 및 제 3 스테이지(ST203)의 제 2 디스에이블용 노드(QB2)를 상기 제 2 교류 전압원(Vac2)으로 충전시킨다.
이를 위해, 상기 제 4 스테이지(ST204)에 구비된 제 7 스위칭소자(Tr7)의 게이트단자는 상기 제 4 스테이지(ST204)의 공통 노드(N)에 접속되며, 드레인단자는 상기 제 2 교류 전압원(Vac2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 4 스테이지(ST204)의 제 2 디스에이블용 노드(QB2)에 접속된다.
상기 제 2n 스테이지에 구비된 제 8 스위칭소자(Tr8)는 제 2n-2 스테이지로부터의 스캔펄스에 응답하여 상기 제 2n 스테이지의 제 2 디스에이블용 노드(QB2) 및 제 2n-1 스테이지의 제 2 디스에이블용 노드(QB2)를 제 2 직류 전압원(Vdc2)으 로 방전시킨다.
즉, 상기 제 2n 스테이지에 구비된 제 8 스위칭소자(Tr8)는 상기 제 2n 스테이지에 구비된 제 2 디스에이블용 노드(QB2)의 상태 및 제 2n-1 스테이지에 구비된 제 2 디스에이블용 노드(QB2)의 상태를 함께 제어한다.
예를들어, 도 4의 제 4 스테이지(ST204)에 구비된 제 8 스위칭소자(Tr8)는 제 2 스테이지(ST202)로부터의 제 2 스캔펄스(Vout2)에 응답하여 상기 제 4 스테이지(ST204)의 제 2 디스에이블용 노드(QB2) 및 제 3 스테이지(ST203)의 제 2 디스에이블용 노드(QB2)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 4 스테이지(ST204)에 구비된 제 8 스위칭소자(Tr8)의 게이트단자는 상기 제 2 스테이지(ST202)에 접속되며, 드레인단자는 상기 제 3 스테이지(ST203)의 제 2 디스에이블용 노드(QB2)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
상기 제 2n 스테이지에 구비된 제 9 스위칭소자(Tr9)는 상기 제 2n 스테이지의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 2n 스테이지의 제 2 디스에이블용 노드(QB2) 및 제 2n-1 스테이지의 제 2 디스에이블용 노드(QB2)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
즉, 상기 제 2n 스테이지에 구비된 제 9 스위칭소자(Tr9)는 상기 제 2n 스테이지에 구비된 제 2 디스에이블용 노드(QB2)의 상태와 상기 제 2n-1 스테이지에 구비된 제 2 디스에이블용 노드(QB2)의 상태를 함께 제어한다.
예를들어, 도 4의 제 4 스테이지(ST204)에 구비된 제 9 스위칭소자(Tr9)는 상기 제 4 스테이지(ST204)의 인에이블용 노드(Q)에 충전된 제 1 직류 전압원(Vdc1)에 응답하여 상기 제 4 스테이지(ST204)의 제 2 디스에이블용 노드(QB2) 및 제 3 스테이지(ST203)의 제 2 디스에이블용 노드(QB2)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 4 스테이지(ST204)에 구비된 제 9 스위칭소자(Tr9)의 게이트단자는 상기 제 4 스테이지(ST204)의 인에이블용 노드(Q)에 접속되며, 드레인단자는 상기 제 4 스테이지(ST204)의 제 2 디스에이블용 노드(QB2)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
상기 제 2n 스테이지에 구비된 제 10 스위칭소자(Tr10)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 상기 제 2n 스테이지의 공통 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
예를들어, 도 4의 제 4 스테이지(ST204)에 구비된 제 10 스위칭소자(Tr10)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 상기 제 3 스테이지(ST203)의 공통 노드(N)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 4 스테이지(ST204)에 구비된 제 10 스위칭소자(Tr10)의 게이트단자는 상기 타이밍 콘트롤러에 접속되며, 드레인단자는 상기 제 3 스테이지(ST203)의 공통 노드(N)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
이 제 10 스위칭소자(Tr10)는 매 프레임에 한번 출력되는 스타트 펄스(Vst)에 응답하여 자신이 속한 스테이지에 구비된 공통 노드(N)를 방전시킨다(초기화 시 킨다).
상기 제 2n 스테이지(제 2 스테이지(ST202) 포함)에 구비된 제 11 스위칭소자(Tr11)는 상기 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2n 스테이지의 제 1 디스에이블용 노드(QB1)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
즉, 상기 제 2n 스테이지에 구비된 제 11 스위칭소자(Tr11)는 제 2n 스테이지의 제 2 디스에이블용 노드(QB2)를 직접 방전시키는 역할을 한다. 다시말하면, 상기 제 2n 스테이지는 자신에 구비된 제 1 디스에이블용 노드(QB1)의 상태를 상기 제 11 스위칭소자(Tr11)와 제 2n-1 스테이지의 노드 제어부(205)로 같이 제어한다.
예를들어, 도 4의 제 4 스테이지(ST204)에 구비된 제 11 스위칭소자(Tr11)는 상기 제 2 교류 전압원(Vac2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 4 스테이지(ST204)의 제 1 디스에이블용 노드(QB1)를 제 2 직류 전압원(Vdc2)으로 방전시킨다.
이를 위해, 상기 제 4 스테이지(ST204)에 구비된 제 11 스위칭소자(Tr11)의 게이트단자는 상기 제 2 교류 전압원(Vac2)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 4 스테이지(ST204)의 제 1 디스에이블용 노드(QB1)에 접속되며, 소스단자는 상기 제 2 직류 전압원(Vdc2)을 전송하는 전원라인에 접속된다.
제 2n 스테이지에 구비된 풀업 스위칭소자(Tru)로부터 출력된 스캔펄스, 그리고 상기 제 2n 스테이지에 구비된 제 1 및 제 2 풀다운 스위칭소자(Trd1, Trd2)로부터 출력된 오프 전압원은 제 2n 게이트 라인, 제 2n+1 스테이지, 제 2n+2 스테 이지, 제 2n-3 스테이지, 및 제 2n-2 스테이지에 공급된다.
예를들어, 제 4 스테이지(ST204)에 구비된 풀업 스위칭소자(Tru)로부터 출력된 제 4 스캔펄스(Vout4), 그리고 상기 제 4 스테이지(ST204)에 구비된 제 1 및 제 2 풀다운 스위칭소자(Trd1, Trd2)로부터 출력된 오프 전압원은 제 4 게이트 라인, 제 5 스테이지(ST205), 제 6 스테이지(ST206), 제 1 스테이지(ST201), 및 제 2 스테이지(ST202)에 공급된다.
이와 같이, 본 발명에 따른 쉬프트 레지스터는 서로 인접한 스테이지가 서로의 노드를 공유하기 때문에, 종래에 비하여 노드를 제어하기 위한 스위칭소자의 수를 줄일 수 있다.
이와 같이 구성된 쉬프트 레지스터는 액정패널에 내장된다. 즉, 상기 쉬프트 레지스터에 구비된 모든 스위칭소자들은 비정질 실리콘으로 이루어진 반도체층을 갖는 소자들로서, 이들은 액정패널의 표시부에 형성된 화소용 스위칭소자와 동일한 공정을 통해 제조된다.
상기 쉬프트 레지스터를 구비한 액정표시장치를 설명하면 다음과 같다.
도 5는 도 2의 쉬프트 레지스터가 구비된 액정표시장치를 나타낸 도면이다.
본 발명의 실시예에 따른 액정표시장치는, 도 5에 도시된 바와 같이, 화상을 표시하기 위한 다수의 단위 화소(PXL)가 형성된 액정패널(200)과, 상기 액정패널(200)을 구동하기 위한 제 1 게이트 구동부(GD1), 제 2 게이트 구동부(GD2), 및 데이터 구동부(DD)를 갖는다.
상기 액정패널(200)에는 서로 교차하는 다수의 게이트 라인들(GL1 내지 GLn) 과 다수의 데이터 라인들(DL1 내지 DLm)이 형성되어 있다.
상기 각 데이터 라인(DL1 내지 DLm)의 우측에는 상기 데이터 라인(DL1 내지 DLm)의 길이 방향을 따라 다수의 단위 화소(PXL)들이 배열된다. 상기 데이터 라인의 길이 방향을 따라 배열된 단위 화소(PXL)들은 이들의 좌측에 위치한 데이터 라인에 공통으로 접속된다.
상기 각 단위 화소(PXL)는 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B)을 포함한다.
상기 적색 화소셀(R)은 적색에 해당하는 데이터 신호를 공급받아 적색에 해당하는 화상을 표시하는 화소셀을 의미하며, 상기 녹색 화소셀(G)은 녹색에 해당하는 데이터 신호를 공급받아 녹색에 해당하는 화상을 표시하는 화소셀을 의미하며, 그리고 상기 청색 화소셀(B)은 청색에 해당하는 데이터 신호를 공급받아 청색에 해당하는 화상을 표시하는 화소셀을 의미한다.
도면에 도시하지 않았지만, 각 화소셀(R, G, B)은 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스(Vout1 내지 Voutn)에 응답하여 데이터 라인으로부터의 데이터 신호를 스위칭하는 박막트랜지스터와, 상기 박막트랜지스터로부터의 데이터 신호를 공급받는 화소전극과, 상기 화소전극과 대향하여 위치한 공통전극과, 상기 화소전극과 공통전극 사이에 위치하여 상기 두 전극 사이에서 발생되는 전계에 따라 광 투과량을 조절하는 액정층을 포함한다.
하나의 단위 화소(PXL)에 포함된 적색 화소셀(R), 녹색 화소셀(G), 및 청색 화소셀(B)은 하나의 데이터 라인에 공통으로 접속됨과 아울러, 서로 다른 게이트 라인에 개별적으로 접속된다. 이때, 서로 다른 데이터 라인에 접속되며, 동일한 수평라인상에 형성된 화소셀들은 서로 동일한 게이트 라인에 공통으로 접속된다.
각 단위 화소(PXL)내의 화소셀들(R, G, B)은 상기 데이터 라인의 상측에서 하측 방향을 따라 청색 화소셀(B), 녹색 화소셀(G), 및 적색 화소셀(R) 순서로 배열되어 있다. 이 데이터 라인들(DL1 내지 DLm)의 상측 끝단은 데이터 구동부(DD)에 접속되어 있는데, 하나의 단위 화소(PXL)내에서 청색 화소셀(B)이 상기 데이터 라인의 상측 끝단에 가장 근접하여 위치하고 있으며, 적색 화소셀(R)이 상기 데이터 라인의 상측 끝단으로부터 가장 멀리 떨어져 있다.
제 1 및 제 2 게이트 구동부(GD1, GD2)는 상기 게이트 라인들(GL1 내지 GLn)에 스캔펄스(Vout1 내지 Voutn)를 공급함으로써, 상기 게이트 라인들(GL1 내지 GLn)을 순차저적으로 구동한다. 즉, 상기 제 1 및 제 2 게이트 구동부(GD1, GD2)는 한 기간에 한 게이트 라인씩 차례로 구동한다.
상기 제 1 게이트 구동부(GD1)는 상기 게이트 라인들(GL1 내지 GLn)의 일측에 구비되어 있다. 이 제 1 게이트 구동부(GD1)는 상기 게이트 라인들(GL1 내지 GLn) 중 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)의 일측 끝단에 접속되어, 상기 기수번째 게이트 라인들(GL1, GL3, ..., GLn-1)에 차례로 스캔펄스(Vout1, Vout3, ..., Voutn-1)를 공급한다.
상기 제 2 게이트 구동부(GD2)는 상기 게이트 라인들(GL1 내지 GLn)의 타측에 구비되어 있다. 이 제 2 게이트 구동부(GD2)는 상기 게이트 라인들(GL1 내지 GLn) 중 우수번째 게이트 라인들(GL2, GL4, ..., GLn)의 타측 끝단에 접속되어, 상 기 우수번째 게이트 라인들(GL2, GL4, ..., GLn)에 스캔펄스(Vout2, Vout4, ..., Voutn)를 차례로 공급한다.
이에 따라, 상기 기수번째 게이트 라인(GL1, GL3, ..., GLn-1)과 우수번째 게이트 라인(GL2, GL4, ..., GLn)은 매 기간마다 교번하여 구동된다. 예를 들어, 기수번째 게이트 라인이 먼저 구동되고, 이후 우수번째 게이트 라인이 구동되고, 다시 기수번째 게이트 라인이 구동된다.
상기 제 1 게이트 구동부(GD1)는 제 1 쉬프트 레지스터(SR1)를 포함하며, 상기 제 2 게이트 구동부(GD2)는 제 2 쉬프트 레지스터(SR2)를 포함한다.
도 6은 도 5의 제 1 및 제 2 게이트 구동부에 구비된 제 1 및 제 2 쉬프트 레지스터를 나타낸 도면이고, 도 7은 도 5의 각 스테이지로부터의 출력 및 제 1 데이터 라인에 공급되는 데이터 신호의 타이밍도이다.
도 6에 도시된 바와 같이, 상기 제 1 쉬프트 레지스터(SR1)와 제 2 쉬프트 레지스터(SR2)는 상술한 쉬프트 레지스터에 구비된 스테이지들을 나누어 갖는다.
즉, 상기 제 1 쉬프트 레지스터(SR1)는 4k+1 번째 스테이지들과 4k+2 번째 스테이지들을 구비하며, 상기 제 2 쉬프트 레지스터(SR2)는 4k+3 번째 스테이지들과 4k+4 번째 스테이지들을 구비한다.
이에 따라, 상기 4k+1 번째 스테이지들 및 4k+2 번째 스테이지들은 기수번째 게이트 라인들에 접속되고, 상기 4k+3 번째 스테이지들 및 4k+4 번째 스테이지들은 우수번째 게이트 라인들에 접속된다.
상술한 바와 같이, 4k+2 번째 스테이지로부터의 스캔펄스는 4k+3 및 4k+4 번 째 스테이지에 스타트 펄스(Vst)로서 공급되는데, 이때 상기 4k+2 번째 스테이지가 제 1 쉬프트 레지스터(SR1)에 구비되고, 상기 4k+3 및 4k+4 번째 스테이지가 제 2 쉬프트 레지스터(SR2)에 구비되기 때문에, 상기 4k+2 번째 스테이지로부터의 스캔펄스는 게이트 라인을 통해 상기 4k+3 및 4k+4 번째 스테이지에 공급된다.
이와 같이 구성된 액정표시장치의 동작을 설명하면 다음과 같다.
여기서, 설명의 편의상 제 1 데이터 라인(DL1)에 접속된 제 1 내지 제 4 단위 화소(PXL1 내지 PXL4)의 동작을 설명하기로 한다.
제 1 단위 화소(PXL1)는 제 1 청색, 제 1 녹색, 및 제 1 적색 화소셀(B1, G1, R1)을 포함하며, 제 2 단위 화소(PXL2)는 제 2 청색, 제 2 녹색, 및 제 2 적색 화소셀(B2, G2, R2)을 포함하며, 제 3 단위 화소(PXL3)는 제 3 청색, 제 3 녹색, 및 제 3 적색 화소셀(B3, G3, R3)을 포함하며, 그리고 제 4 단위 화소(PXL4)는 제 4 청색, 제 4 녹색, 및 제 4 적색 화소셀(B4, G4, R4)을 포함한다.
제 1 내지 제 4 단위 화소(PXL1 내지 PXL4)의 화소셀들은 제 1 데이터 라인(DL1)의 상측에서 하측 방향을 따라 청색 화소셀, 녹색 화소셀, 및 적색 화소셀 순서로 배열되어 있다.
먼저, 초기 기간의 동작을 설명하면 다음과 같다.
도시하지 않은 초기 기간에는 스타트 펄스(Vst)가 하이 상태이므로, 이 스타트 펄스(Vst)를 공급받는 제 1 및 제 2 스테이지(ST1, ST2)가 인에이블된다.
다음으로, 제 1 기간(T1)의 동작을 설명하면 다음과 같다.
상기 제 1 기간(T1)에는 제 1 클럭펄스(CLK1)가 하이 상태이므로, 이 제 1 클럭펄스(CLK1)를 공급받는 제 1 스테이지(ST1)가 제 1 스캔펄스(Vout1)를 출력한다. 그리고, 이 스캔펄스(Vout1)를 제 1 게이트 라인(GL1)에 공급한다. 이에 따라, 상기 제 1 게이트 라인(GL1)에 접속된 제 1 청색 화소셀(B1)이 구동된다.
이 제 1 기간(T1)에 상기 제 1 데이터 라인(DL1)에 상기 제 1 청색 화소셀(B1)에 해당하는 제 1 데이터 신호가 공급됨에 따라, 상기 제 1 청색 화소셀(B1)이 화상을 표시한다.
다음으로, 제 2 기간(T2)의 동작을 설명하면 다음과 같다.
상기 제 2 기간(T2)에는 제 2 클럭펄스(CLK2)가 하이 상태이므로, 이 제 2 클럭펄스(CLK2)를 공급받는 제 2 스테이지(ST2)가 제 2 스캔펄스(Vout2)를 출력한다. 그리고, 이 제 2 스캔펄스(Vout2)를 제 3 게이트 라인(GL3)에 공급한다. 따라서, 상기 제 3 게이트 라인(GL3)에 접속된 제 1 적색 화소셀(R1)이 구동된다.
이 제 2 기간(T2)에 상기 제 1 데이터 라인(DL1)에 상기 제 1 적색 화소셀(R1)에 해당하는 제 2 데이터 신호가 공급됨에 따라, 상기 제 1 적색 화소셀(R1)이 화상을 표시한다.
여기서, 상기 제 2 스테이지(ST2)로부터 출력된 제 2 스캔펄스(Vout2)는 제 3 게이트 라인(GL3)을 경유하여 제 3 및 제 4 스테이지(ST3, ST4)에도 공급된다. 이에 따라, 상기 제 3 및 제 4 스테이지(ST3, ST4)가 인에이블된다.
다음으로, 제 3 기간(T3)의 동작을 설명하면 다음과 같다.
상기 제 3 기간(T3)에는 제 3 클럭펄스(CLK3)가 하이 상태이므로, 이 제 3 클럭펄스(CLK3)를 공급받는 제 3 스테이지(ST3)가 제 3 스캔펄스(Vout3)를 출력한 다. 그리고, 이 제 3 스캔펄스(Vout3)를 제 2 게이트 라인(GL2)에 공급한다. 따라서, 상기 제 2 게이트 라인(GL2)에 접속된 제 1 녹색 화소셀(G1)이 구동된다.
이 제 3 기간(T3)에 상기 제 1 데이터 라인(DL1)에 상기 제 1 녹색 화소셀(G1)에 해당하는 제 3 데이터 신호가 공급됨에 따라, 상기 제 1 녹색 화소셀(G1)이 화상을 표시한다.
다음으로, 제 4 기간(T4)의 동작을 설명하면 다음과 같다.
상기 제 4 기간(T4)에는 제 4 클럭펄스(CLK4)가 하이 상태이므로, 이 제 4 클럭펄스(CLK4)를 공급받는 제 4 스테이지(ST4)가 제 4 스캔펄스(Vout4)를 출력한다. 그리고, 이 제 4 스캔펄스(Vout4)를 제 4 게이트 라인(GL4)에 공급한다. 따라서, 상기 제 4 게이트 라인(GL4)에 접속된 제 2 청색 화소셀(B2)이 구동된다.
이 제 4 기간(T4)에 상기 제 1 데이터 라인(DL1)에 상기 제 2 청색 화소셀(B2)에 해당하는 제 4 데이터 신호가 공급됨에 따라, 상기 제 2 청색 화소셀(B2)이 화상을 표시한다.
여기서, 상기 제 4 스테이지(ST4)로부터 출력된 제 4 스캔펄스(Vout4)는 제 4 게이트 라인(GL4)을 경유하여 제 5 및 제 6 스테이지(ST5, ST6)에도 공급된다. 이에 따라, 상기 제 5 및 제 6 스테이지(ST5, ST6)가 인에이블된다. 또한, 상기 제 4 스테이지(ST4)로부터 출력된 제 4 스캔펄스(Vout4)는 제 4 게이트 라인(GL4)을 경유하여 제 1 및 제 2 스테이지(ST1, ST2)에도 공급된다. 이에 따라 상기 제 1 및 제 2 스테이지(ST1, ST2)가 디스에이블된다.
다음으로, 제 5 기간(T5)의 동작을 설명하면 다음과 같다.
상기 제 5 기간(T5)에는 제 1 클럭펄스(CLK1)가 하이 상태이므로, 이 제 1 클럭펄스(CLK1)를 공급받는 제 5 스테이지(ST5)가 제 5 스캔펄스(Vout5)를 출력한다. 그리고, 이 제 5 스캔펄스(Vout5)를 제 5 게이트 라인(GL5)에 공급한다. 따라서, 상기 제 5 게이트 라인(GL5)에 접속된 제 2 녹색 화소셀(G2)이 구동된다.
이 제 5 기간(T5)에 상기 제 1 데이터 라인(DL1)에 상기 제 2 녹색 화소셀(G2)에 해당하는 제 5 데이터 신호가 공급됨에 따라, 상기 제 2 녹색 화소셀(G2)이 화상을 표시한다.
다음으로, 제 6 기간(T6)의 동작을 설명하면 다음과 같다.
상기 제 6 기간(T6)에는 제 2 클럭펄스(CLK2)가 하이 상태이므로, 이 제 2 클럭펄스(CLK2)를 공급받는 제 6 스테이지(ST6)가 제 6 스캔펄스(Vout6)를 출력한다. 그리고, 이 제 6 스캔펄스(Vout6)를 제 7 게이트 라인(GL7)에 공급한다. 따라서, 상기 제 7 게이트 라인(GL7)에 접속된 제 3 청색 화소셀(B3)이 구동된다.
이 제 6 기간(T6)에 상기 제 1 데이터 라인(DL1)에 상기 제 3 청색 화소셀(B3)에 해당하는 제 6 데이터 신호가 공급됨에 따라, 상기 제 3 청색 화소셀(B3)이 화상을 표시한다.
여기서, 상기 제 6 스테이지(ST6)로부터 출력된 제 6 스캔펄스(Vout6)는 제 7 게이트 라인(GL7)을 경유하여 제 7 및 제 8 스테이지(ST7, ST8)에도 공급된다. 이에 따라, 상기 제 7 및 제 8 스테이지(ST7, ST8)가 인에이블된다. 또한, 상기 제 6 스테이지(ST6)로부터 출력된 제 6 스캔펄스(Vout6)는 제 7 게이트 라인(GL7)을 경유하여 제 3 및 제 4 스테이지(ST3, ST4)에도 공급된다. 이에 따라 상기 제 3 및 제 4 스테이지(ST3, ST4)가 디스에이블된다.
다음으로, 제 7 기간(T7)의 동작을 설명하면 다음과 같다.
상기 제 7 기간(T7)에는 제 3 클럭펄스(CLK3)가 하이 상태이므로, 이 제 3 클럭펄스(CLK3)를 공급받는 제 7 스테이지(ST7)가 제 7 스캔펄스(Vout7)를 출력한다. 그리고, 이 제 7 스캔펄스(Vout7)를 제 6 게이트 라인(GL6)에 공급한다. 따라서, 상기 제 6 게이트 라인(GL6)에 접속된 제 2 적색 화소셀(R2)이 구동된다.
이 제 7 기간(T7)에 상기 제 1 데이터 라인(DL1)에 상기 제 2 적색 화소셀(R2)에 해당하는 제 7 데이터 신호가 공급됨에 따라, 상기 제 2 적색 화소셀(R2)이 화상을 표시한다.
다음으로, 제 8 기간(T8)의 동작을 설명하면 다음과 같다.
상기 제 8 기간(T8)에는 제 4 클럭펄스(CLK4)가 하이 상태이므로, 이 제 4 클럭펄스(CLK4)를 공급받는 제 8 스테이지(ST8)가 제 8 스캔펄스(Vout8)를 출력한다. 그리고, 이 제 8 스캔펄스(Vout8)를 제 8 게이트 라인(GL8)에 공급한다. 따라서, 상기 제 8 게이트 라인(GL8)에 접속된 제 3 녹색 화소셀(G3)이 구동된다.
이 제 8 기간(T8)에 상기 제 1 데이터 라인(DL1)에 상기 제 3 녹색 화소셀(G3)에 해당하는 제 8 데이터 신호가 공급됨에 따라, 상기 제 3 녹색 화소셀(G3)이 화상을 표시한다.
여기서, 상기 제 8 스테이지(ST8)로부터 출력된 제 8 스캔펄스(Vout8)는 제 8 게이트 라인(GL8)을 경유하여 제 9 및 제 10 스테이지(ST9, ST10)에도 공급된다. 이에 따라, 상기 제 9 및 제 10 스테이지(ST9, ST10)가 인에이블된다. 또한, 상기 제 8 스테이지(ST8)로부터 출력된 제 8 스캔펄스(Vout8)는 제 8 게이트 라인(GL8)을 경유하여 제 5 및 제 6 스테이지(ST5, ST6)에도 공급된다. 이에 따라 상기 제 5 및 제 6 스테이지(ST5, ST6)가 디스에이블된다.
다음으로, 제 9 기간(T9)의 동작을 설명하면 다음과 같다.
상기 제 9 기간(T9)에는 제 1 클럭펄스(CLK1)가 하이 상태이므로, 이 제 1 클럭펄스(CLK1)를 공급받는 제 9 스테이지(ST9)가 제 9 스캔펄스(Vout9)를 출력한다. 그리고, 이 제 9 스캔펄스(Vout9)를 제 9 게이트 라인(GL9)에 공급한다. 따라서, 상기 제 9 게이트 라인(GL9)에 접속된 제 3 적색 화소셀(R3)이 구동된다.
이 제 9 기간(T9)에 상기 제 1 데이터 라인(DL1)에 상기 제 3 적색 화소셀(R3)에 해당하는 제 9 데이터 신호가 공급됨에 따라, 상기 제 3 적색 화소셀(R3)이 화상을 표시한다.
다음으로, 제 10 기간(T10)의 동작을 설명하면 다음과 같다.
상기 제 10 기간(T10)에는 제 2 클럭펄스(CLK2)가 하이 상태이므로, 이 제 2 클럭펄스(CLK2)를 공급받는 제 10 스테이지(ST10)가 제 10 스캔펄스(Vout10)를 출력한다. 그리고, 이 제 10 스캔펄스(Vout10)를 제 11 게이트 라인(GL11)에 공급한다. 따라서, 상기 제 11 게이트 라인(GL11)에 접속된 제 4 녹색 화소셀(G4)이 구동된다.
이 제 10 기간(T10)에 상기 제 1 데이터 라인(DL1)에 상기 제 4 녹색 화소셀(G4)에 해당하는 제 10 데이터 신호가 공급됨에 따라, 상기 제 4 녹색 화소셀(G4)이 화상을 표시한다.
여기서, 상기 제 10 스테이지(ST10)로부터 출력된 제 10 스캔펄스(Vout10)는 제 11 게이트 라인(GL11)을 경유하여 제 11 및 제 12 스테이지(ST11, ST12)에도 공급된다. 이에 따라, 상기 제 11 및 제 12 스테이지(ST11, ST12)가 인에이블된다. 또한, 상기 제 10 스테이지(ST10)로부터 출력된 제 10 스캔펄스(Vout10)는 제 10 게이트 라인(GL10)을 경유하여 제 7 및 제 8 스테이지(ST7, ST8)에도 공급된다. 이에 따라 상기 제 7 및 제 8 스테이지(ST7, ST8)가 디스에이블된다.
다음으로, 제 11 기간(T11)의 동작을 설명하면 다음과 같다.
상기 제 11 기간(T11)에는 제 3 클럭펄스(CLK3)가 하이 상태이므로, 이 제 3 클럭펄스(CLK3)를 공급받는 제 11 스테이지(ST11)가 제 11 스캔펄스(Vout11)를 출력한다. 그리고, 이 제 11 스캔펄스(Vout11)를 제 10 게이트 라인(GL10)에 공급한다. 따라서, 상기 제 10 게이트 라인(GL10)에 접속된 제 4 청색 화소셀(B4)이 구동된다.
이 제 11 기간(T11)에 상기 제 1 데이터 라인(DL1)에 상기 제 4 청색 화소셀(B4)에 해당하는 제 11 데이터 신호가 공급됨에 따라, 상기 제 4 청색 화소셀(B4)이 화상을 표시한다.
다음으로, 제 12 기간(T12)의 동작을 설명하면 다음과 같다.
상기 제 12 기간(T12)에는 제 4 클럭펄스(CLK4)가 하이 상태이므로, 이 제 4 클럭펄스(CLK4)를 공급받는 제 12 스테이지(ST12)가 제 12 스캔펄스(Vout12)를 출력한다. 그리고, 이 제 12 스캔펄스(Vout12)를 제 12 게이트 라인(GL12)에 공급한다. 따라서, 상기 제 12 게이트 라인(GL12)에 접속된 제 4 적색 화소셀(R4)이 구동 된다.
이 제 12 기간(T12)에 상기 제 1 데이터 라인(DL1)에 상기 제 4 적색 화소셀(R4)에 해당하는 제 12 데이터 신호가 공급됨에 따라, 상기 제 4 적색 화소셀(R4)이 화상을 표시한다.
여기서, 상기 제 12 스테이지(ST12)로부터 출력된 제 12 스캔펄스(Vout12)는 제 12 게이트 라인(GL12)을 경유하여 제 13 및 제 14 스테이지에도 공급된다. 이에 따라, 상기 제 13 및 제 14 스테이지가 인에이블된다. 또한, 상기 제 12 스테이지(ST12)로부터 출력된 제 12 스캔펄스(Vout12)는 제 12 게이트 라인(GL12)을 경유하여 제 9 및 제 10 스테이지(ST9, ST10)에도 공급된다. 이에 따라 상기 제 9 및 제 10 스테이지(ST9, ST10)가 디스에이블된다.
이후 제 13 기간부터의 동작은 제 1 내지 제 12 기간(T1 내지 T12)의 동작과 동일하게 이루어진다.
이에 따라, 서로 인접한 단위 화소간의 서로 대응되는 색상의 화소셀이 서로 다른 게이트 구동부, 즉 서로 다른 쉬프트 레지스터에 의해 구동됨으로써 액정패널의 화질이 향상된다.
이러한 효과의 발생 원리를 상세히 설명하면 다음과 같다.
상기 게이트 라인에는 저항 및 커패시턴스가 존재하는데, 이에 따라 상기 게이트 라인에 공급된 스캔펄스는 왜곡될 수 있다.
이때, 상기 스캔펄스의 왜곡정도가 하나의 게이트 라인에서도 다르게 나타낸다. 예를 들어, 제 1 쉬프트 레지스터(SR1)로부터 출력된 제 1 스캔펄스(Vout1)는 제 1 게이트 라인(GL1)에 공급되는데, 이 제 1 스캔펄스(Vout1)의 전압이 상기 제 1 게이트 라인(GL1)의 모든 부분에서 동일한 레벨로 나타나지 않는다.
즉, 제 1 쉬프트 레지스터(SR1)의 출력단에서 제 1 게이트 라인(GL1)의 일측 끝단을 바라보았을 때의 저항 및 커패시턴스의 크기는, 상기 제 1 쉬프트 레지스터(SR1)의 출력단에서 상기 제 1 게이트 라인(GL1)의 타측 끝단을 바라보았을 때의 저항 및 커패시턴스의 크기보다 작다. 이는 제 1 게이트 라인(GL1)의 일측 끝단이 상기 제 1 쉬프트 레지스터(SR1)에의 출력단에 가장 근접하여 위치하고 있으며, 상기 제 1 게이트 라인(GL1)의 타측 끝단이 상기 제 1 쉬프트 레지스터(SR1)의 출력단으로부터 가장 멀리 위치하고 있기 때문이다.
이에 따라, 상기 제 1 쉬프트 레지스터(SR1)로부터 상기 제 1 게이트 라인(GL1)에 공급된 제 1 스캔펄스(Vout1)는, 상기 제 1 게이트 라인(GL1)의 일측 끝단에서 거의 왜곡되지 않으며, 상기 제 1 게이트 라인(GL1)의 타측 끝단에서 가장 심하게 왜곡된다. 다시말하면, 상기 제 1 쉬프트 레지스터(SR1)의 출력단으로부터 멀리 위치한 부분일수록 상기 스캔펄스의 왜곡이 심해진다.
이러한, 왜곡 차이로 인해, 상기 제 1 게이트 라인(GL1)의 일측 끝단에 접속된 화소셀과, 상기 제 1 게이트 라인(GL1)의 타측 끝단에 접속된 화소셀간에 충전량의 차이가 발생하며, 따라서 이들 화소셀들간에 휘도차가 발생하여 화질이 떨어지는 문제점이 발생한다.
예를 들어, 상기 제 1 게이트 라인(GL1)의 좌측 끝단에 접속된 적색 화소셀과, 상기 제 1 게이트 라인(GL1)의 우측 끝단에 접속된 적색 화소셀에 동일한 크기 의 데이터 신호가 공급된다 하더라도, 상술한 바와 같은 충전량의 차이로 인해 상기 좌측 끝단에 접속된 적색 화소셀이 우측 끝단에 접속된 적색 화소셀보다 더 밝은 화상을 표시한다.
이러한 문제점은 제 1 게이트 라인(GL1)을 포함한 기수번째 게이트 라인에서 공통적으로 발생한다.
이와 같은 원리로, 우수번째 게이트 라인에서도 상술한 바와 같은 문제점이 발생한다. 단, 상기 우수번째 게이트 라인은 이 게이트 라인들의 우측에 위치한 제 2 쉬프트 레지스터(SR2)에 의해 구동되므로, 이 우수번째 게이트 라인에 공급되는 스캔펄스는, 상기 우수번째 게이트 라인의 타측 끝단에서 거의 왜곡되지 않으며, 상기 우수번째 게이트 라인의 일측 끝단에서 가장 심하게 왜곡된다.
도 6의 제 1 데이터 라인(DL1)에 접속된 모든 화소셀들은 제 1 쉬프트 레지스터(SR1)의 출력단에 가장 가깝게 위치하고 있으며, 상대적으로 제 2 쉬프트 레지스터(SR2)로부터 가장 멀리 위치하고 있다.
따라서, 어느 한 색상의 화소셀을 동일 쉬프트 레지스터로 구동하고, 다른 색상의 화소셀들을 서로 다른 쉬프트 레지스터로 교번하여 구동할 경우 한 색상의 화소셀의 휘도가 다른 색상의 화소셀의 휘도보다 더 밝거나 어두울 수 있다. 그러면, 각 색상별 화소셀간에 휘도차가 발생하여 화질의 저하가 발생될 수 있다.
이러한, 문제점을 방지하기 위해 본 발명에서는 서로 인접한 단위 화소간의 서로 대응되는 색상의 화소셀이 서로 동일한 조건하에서 구동되도록 함으로써 각 색상별 화소셀들간의 휘도차를 방지하고 있다. 즉, 서로 인접한 단위 화소간의 서로 대응되는 색상의 화소셀이 다른 게이트 구동부, 즉 서로 다른 쉬프트 레지스터에 의해 구동되도록 함으로써 색상별 화소셀들간의 휘도차를 방지하고 있다.
예를 들어, 제 1 단위 화소(PXL1)내의 제 1 청색 화소셀(B1)과 제 2 단위 화소(PXL2)내의 청색 화소셀(B2)은 서로 다른 쉬프트 레지스터에 의해 구동된다.
즉, 상기 제 1 청색 화소셀(B1)은 제 1 쉬프트 레지스터(SR1)에 구비된 제 1 스테이지(ST1)에 의해 구동되고, 제 2 청색 화소셀(B2)은 제 2 쉬프트 레지스터(SR2)에 구비된 제 4 스테이지(ST4)에 의해서 구동된다.
이와 마찬가지로, 상기 제 1 단위 화소(PXL1)내의 제 1 녹색 화소셀(G1)과 제 2 단위 화소(PXL2)내의 제 2 녹색 화소셀(G2)은 서로 다른 쉬프트 레지스터에 의해 구동되며, 제 1 단위 화소(PXL1)내의 제 1 적색 화소셀(R1)과 제 2 단위 화소(PXL2)내의 제 2 적색 화소셀(R2)은 서로 다른 쉬프트 레지스터에 의해 구동된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 쉬프트 레지스터 및 이를 구비한 액정표시장치에는 다음과 같은 효과가 있다.
첫째, 각 스테이지간의 노드를 공유시킴으로써 각 스테이지의 스위칭소자들의 수를 줄일 수 있다.
둘째, 서로 인접한 단위 화소간의 동일 색상의 화소셀들이 서로 다른 게이트 구동부에 의해 구동되기 때문에, 모든 화소셀들간의 휘도차를 방지할 수 있다.

Claims (19)

  1. 데이터 라인을 따라 일방향으로 배열된 다수의 단위 화소들;
    상기 각 단위 화소내에 포함되며, 각 단위 화소내에서 일정한 색상순서로 배열되며, 상기 데이터 라인에 공통으로 접속된 적색 화소셀, 녹색 화소셀, 및 청색 화소셀;
    상기 적색 화소셀, 녹색 화소셀, 및 청색 화소셀에 개별적으로 각각 접속된 다수의 게이트 라인들;
    기수번째 게이트 라인들을 구동하기 위한 제 1 게이트 구동부;
    우수번째 게이트 라인들을 구동하기 위한 제 2 게이트 구동부; 및,
    제 1 단위 화소내의 청색 화소셀에 대응하는 제 1 데이터 신호, 상기 제 1 단위 화소내의 적색 화소셀에 대응하는 제 2 데이터 신호, 상기 제 1 단위 화소내의 녹색 화소셀에 대응하는 제 3 데이터 신호, 제 2 단위 화소내의 청색 화소셀에 대응하는 제 4 데이터 신호, 상기 제 2 단위 화소내의 녹색 화소셀에 대응하는 제 5 데이터 신호, 제 3 단위 화소내의 청색 화소셀에 대응하는 제 6 데이터 신호, 상기 제 2 단위 화소내의 적색 화소셀에 대응하는 제 7 데이터 신호, 상기 제 3 단위 화소내의 녹색 화소셀에 대응하는 제 8 데이터 신호, 상기 제 3 단위 화소내의 적색 화소셀에 대응하는 제 9 데이터 신호, 제 4 단위 화소내의 녹색 화소셀에 대응하는 제 10 데이터 신호, 상기 제 4 단위 화소내의 청색 화소셀에 대응하는 제 11 데이터 신호, 및 상기 제 4 단위 화소내의 적색 화소셀에 대응하는 제 12 데이터 신호를 상기 데이터 라인에 차례로 공급하는 데이터 구동부를 포함하며;
    서로 인접한 단위 화소간의 동일한 색상의 화소셀이 서로 다른 게이트 구동부에 의해 구동되며;
    상기 제 1 게이트 구동부는 상기 기수번째 게이트 라인들을 순차적으로 구동하고, 상기 제 2 게이트 구동부는 상기 우수번째 게이트 라인들을 순차적으로 구동하며,
    상기 제 1 게이트 구동부와 제 2 게이트 구동부는 2기간씩 번갈아 가며 게이트 라인들을 구동하며;
    상기 제 1 게이트 구동부는,
    상기 제 1 데이터 신호가 공급될 때 상기 제 1 단위 화소내의 청색 화소셀이 접속된 게이트 라인을 구동하며, 상기 제 2 데이터 신호가 공급될 때 상기 제 1 단위 화소내의 적색 화소셀이 접속된 게이트 라인을 구동하며, 상기 제 5 데이터 신호가 공급될 때 상기 제 2 단위 화소내의 녹색 화소셀에 접속된 게이트 라인을 구동하며, 상기 제 6 데이터 신호가 공급될 때 상기 제 3 단위 화소내의 청색 화소셀에 접속된 게이트 라인을 구동하며, 상기 제 9 데이터 신호가 공급될 때 상기 제 3 단위 화소내의 적색 화소셀에 접속된 게이트 라인을 구동하며, 그리고 상기 제 10 데이터 신호가 공급될 때 상기 제 4 단위 화소내의 녹색 화소셀을 구동하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    각 단위 화소에 구비된 화소셀들은 데이터 라인의 상측을 기준으로 하여 청색 화소셀, 녹색 화소셀, 및 적색 화소셀 순서로 배열된 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    각 단위 화소에 구비된 화소셀들은 데이터 라인의 상측을 기준으로 하여 청색 화소셀, 적색 화소셀, 및 녹색 화소셀 순서로 배열된 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    각 단위 화소에 구비된 화소셀들은 데이터 라인의 상측을 기준으로 하여 적색 화소셀, 청색 화소셀, 및 녹색 화소셀 순서로 배열된 것을 특징으로 하는 액정 표시장치.
  6. 제 1 항에 있어서,
    각 단위 화소에 구비된 화소셀들은 데이터 라인의 상측을 기준으로 하여 적색 화소셀, 녹색 화소셀, 및 청색 화소셀 순서로 배열된 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    각 단위 화소에 구비된 화소셀들은 데이터 라인의 상측을 기준으로 하여 녹색 화소셀, 적색 화소셀, 및 청색 화소셀 순서로 배열된 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    각 단위 화소에 구비된 화소셀들은 데이터 라인의 상측을 기준으로 하여 녹색 화소셀, 청색 화소셀, 및 적색 화소셀 순서로 배열된 것을 특징으로 하는 액정표시장치.
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    상기 제 2 게이트 구동부는,
    상기 제 3 데이터 신호가 공급될 때 상기 제 1 단위 화소내의 녹색 화소셀이 접속된 게이트 라인을 구동하며, 상기 제 4 데이터 신호가 공급될 때 상기 제 2 단위 화소내의 청색 화소셀이 접속된 게이트 라인을 구동하며, 상기 제 7 데이터 신호가 공급될 때 상기 제 2 단위 화소내의 적색 화소셀에 접속된 게이트 라인을 구동하며, 상기 제 8 데이터 신호가 공급될 때 상기 제 3 단위 화소내의 녹색 화소셀에 접속된 게이트 라인을 구동하며, 상기 제 11 데이터 신호가 공급될 때 상기 제 4 단위 화소내의 청색 화소셀에 접속된 게이트 라인을 구동하며, 그리고 상기 제 12 데이터 신호가 공급될 때 상기 제 4 단위 화소내의 적색 화소셀을 구동하는 것을 특징으로 하는 액정표시장치.
  12. 제 1 항에 있어서,
    상기 각 게이트 구동부는 각각 쉬프트 레지스터를 포함하며, 상기 쉬프트 레지스터는 스캔펄스를 출력하는 다수의 스테이지들을 포함하며;
    상기 각 스테이지가,
    인에이블용 노드;
    상기 인에이블용 노드의 논리 상태에 따라 상기 스캔펄스를 출력하는 풀업 스위칭소자;
    적어도 2개의 디스에이블용 노드들;
    상기 각 디스에이블용 노드에 접속되어 상기 각 디스에이블용 노드의 논리상태에 따라 오프 전압원을 출력하는 적어도 2개의 풀다운 스위칭소자들; 및,
    자신에 구비된 인에이블용 노드 및 디스에이블용 노드들의 논리상태와, 자신과 다른 스테이지에 구비된 디스에이블용 노드의 논리상태를 함께 제어하는 노드 제어부를 포함하여 구성된 것을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서,
    상기 스테이지들 중 4k+1 번째 스테이지들 및 4k+2 번째 스테이지들이 상기 제 1 게이트 구동부내의 쉬프트 레지스터에 구비되며; 그리고,
    상기 스테이지들 중 4k+3 번째 스테이지들 및 4k+4 번째 스테이지들이 상기 제 2 게이트 구동부내의 쉬프트 레지스터에 구비된 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서,
    각 스테이지는 제 1 디스에이블용 노드, 상기 제 1 디스에이블용 노드에 접속된 제 1 풀다운 스위칭소자, 제 2 디스에이블용 노드, 및, 상기 제 2 디스에이블용 노드에 접속된 제 2 풀다운 스위칭소자를 포함하며,
    2n-3(n은 2 이상의 자연수) 번째 스테이지에 구비된 노드 제어부는 상기 2n-3 번째 스테이지에 구비된 인에이블용 노드 및 제 1 디스에이블용 노드의 논리상태를 제어함과 아울러 2n-2 번째 스테이지에 구비된 제 1 디스에이블용 노드의 논리상태를 제어하고,
    상기 2n-2 번째 스테이지에 구비된 노드 제어부는 상기 2n-2 번째 스테이지에 구비된 인에이블용 노드 및 제 2 디스에이블용 노드의 논리상태를 제어함과 아울러 상기 2n-2 번째 스테이지에 구비된 제 1 디스에이블용 노드의 논리상태를 제 어하는 것을 특징으로 하는 액정표시장치.
  15. 제 14 항에 있어서,
    상기 2n-3 번째 스테이지에 구비된 제 1 디스에이블용 노드와 2n-2 번째 스테이지에 구비된 제 1 디스에이블용 노드가 서로 전기적으로 연결되어 있으며 그리고,
    상기 2n-2 번째 스테이지에 구비된 제 2 디스에이블용 노드와 2n-3 번째 스테이지에 구비된 제 2 디스에이블용 노드가 서로 전기적으로 연결된 것을 특징으로 하는 액정표시장치.
  16. 제 14 항에 있어서,
    상기 2n-3 번째 스테이지에 구비된 노드 제어부는 상기 2n-3 번째 스테이지에 구비된 제 1 디스에이블용 노드의 논리상태 및 상기 2n-2 번째 스테이지에 구비된 제 1 디스에이블용 노드의 논리상태를 제 1 교류 전압원으로 제어하고,
    상기 2n-2 번째 스테이지에 구비된 노드 제어부는 상기 2n-2 번째 스테이지에 구비된 제 2 디스에이블용 노드 및 상기 2n-3 번째 스테이지에 구비된 제 2 디스에이블용 노드의 논리상태를, 상기 제 1 교류 전압원에 대하여 반전된 위상을 갖는 제 2 교류 전압원으로 제어하는 것을 특징으로 하는 액정표시장치.
  17. 제 14 항에 있어서,
    2n-1 번째 스테이지 및 2n 번째 스테이지는 2n-2 번째 스테이지로부터의 스캔펄스에 응답하여 인에이블됨과 아울러 2n+1 번째 스테이지로부터의 스캔펄스에 응답하여 디스에이블되며,
    2n-3 번째 스테이지 및 2n-2 번째 스테이지는 상기 2n-1 번째 스테이지로부터의 스캔펄스에 응답하여 디스에이블되며, 그리고,
    2n+1 번째 스테이지 및 2n+2 번째 스테이지는 상기 2n 번째 스테이지로부터의 스캔펄스에 응답하여 인에이블되는 것을 특징으로 하는 액정표시장치.
  18. 제 17 항에 있어서,
    2n-1 번째 스테이지에 구비된 노드 제어부는,
    2n-2 번째 스테이지로부터의 스캔펄스에 응답하여 인에이블용 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    제 1 디스에이블용 노드에 공급된 제 1 교류 전압원에 응답하여 상기 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    2n 번째 스테이지를 통해 상기 2n-1 번째 스테이지의 제 2 디스에이블용 노드에 공급된 제 2 교류 전압원에 응답하여 상기 2n-1 번째 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    2n+1 번째 스테이지로부터의 스캔펄스에 응답하여 상기 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 공통노드를 상기 제 1 교류 전압원으로 충전시키는 제 5 스위칭소자;
    상기 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 공통노드를 제 2 직류 전압원으로 방전시키는 제 6 스위칭소자;
    상기 공통노드에 공급된 제 1 교류 전압원에 응답하여 상기 2n-1 번째 스테이지의 제 1 디스에이블용 노드 및 2n 번째 스테이지의 제 1 디스에이블용 노드를 상기 제 1 교류 전압원으로 충전시키는 제 7 스위칭소자;
    2n-2 번째 스테이지로부터의 스캔펄스에 응답하여 상기 2n-1 번째 스테이지의 제 1 디스에이블용 노드 및 2n 번째 스테이지의 제 1 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자;
    상기 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 2n-1 번째 스테이지의 제 1 디스에이블용 노드 및 2n 번째 스테이지의 제 1 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자;
    외부로부터의 스타트 펄스에 응답하여 상기 공통노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자; 및,
    상기 제 1 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 11 스위칭소자를 포함하여 구성됨을 특징으로 하는 액정표시장치.
  19. 제 18 항에 있어서,
    상기 2n 번째 스테이지에 구비된 노드 제어부는,
    상기 2n-2 번째 스테이지로부터의 스캔펄스에 응답하여 인에이블용 노드를 제 1 직류 전압원으로 충전시키는 제 1 스위칭소자;
    상기 2n-1 번째 스테이지를 통해 2n 번째 스테이지의 제 1 디스에이블용 노드에 공급된 제 1 교류 전압원에 응답하여 2n 번째 스테이지의 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 2 스위칭소자;
    제 2 디스에이블용 노드에 공급된 제 2 교류 전압원에 응답하여 상기 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 3 스위칭소자;
    2n+1 번째 스테이지로부터의 스캔펄스에 응답하여 상기 인에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 4 스위칭소자;
    제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 공통노드를 상기 제 2 교류 전압원으로 충전시키는 제 5 스위칭소자;
    상기 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 공통노드를 제 2 직류 전압원으로 방전시키는 제 6 스위칭소자;
    상기 공통노드에 공급된 제 2 교류 전압원에 응답하여 상기 2n 번째 스테이지의 제 2 디스에이블용 노드 및 2n-1 번째 스테이지의 제 2 디스에이블용 노드를 상기 제 2 교류 전압원으로 충전시키는 제 7 스위칭소자;
    2n-2 번째 스테이지로부터의 스캔펄스에 응답하여 상기 2n 번째 스테이지의 제 2 디스에이블용 노드 및 2n-1 번s째 스테이지의 제 2 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 8 스위칭소자;
    상기 인에이블용 노드에 충전된 제 1 직류 전압원에 응답하여 상기 2n 번째 스테이지의 제 2 디스에이블용 노드 및 2n-1 번째 스테이지의 제 2 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 9 스위칭소자;
    외부로부터의 스타트 펄스에 응답하여 상기 공통노드를 제 2 직류 전압원으로 방전시키는 제 10 스위칭소자; 및,
    상기 제 2 교류 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 디스에이블용 노드를 제 2 직류 전압원으로 방전시키는 제 11 스위칭소자를 포함하여 구성됨을 특징으로 하는 액정표시장치.
KR1020060137622A 2006-12-29 2006-12-29 액정표시장치 KR101319322B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137622A KR101319322B1 (ko) 2006-12-29 2006-12-29 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137622A KR101319322B1 (ko) 2006-12-29 2006-12-29 액정표시장치

Publications (2)

Publication Number Publication Date
KR20080062169A KR20080062169A (ko) 2008-07-03
KR101319322B1 true KR101319322B1 (ko) 2013-10-16

Family

ID=39814328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137622A KR101319322B1 (ko) 2006-12-29 2006-12-29 액정표시장치

Country Status (1)

Country Link
KR (1) KR101319322B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847227A (zh) * 2017-04-17 2017-06-13 深圳市华星光电技术有限公司 Goa电路驱动架构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000055B1 (ko) * 2013-05-23 2019-07-16 엘지디스플레이 주식회사 쉬프트 레지스터 및 그의 구동 방법
KR102486413B1 (ko) * 2016-06-15 2023-01-10 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102489224B1 (ko) * 2018-05-31 2023-01-17 엘지디스플레이 주식회사 게이트 구동부를 포함하는 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11133887A (ja) * 1997-08-28 1999-05-21 Canon Inc カラー表示装置
KR20060079041A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR20060096859A (ko) * 2005-03-04 2006-09-13 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20060104352A (ko) * 2005-03-30 2006-10-09 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11133887A (ja) * 1997-08-28 1999-05-21 Canon Inc カラー表示装置
KR20060079041A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR20060096859A (ko) * 2005-03-04 2006-09-13 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20060104352A (ko) * 2005-03-30 2006-10-09 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847227A (zh) * 2017-04-17 2017-06-13 深圳市华星光电技术有限公司 Goa电路驱动架构
WO2018192050A1 (zh) * 2017-04-17 2018-10-25 深圳市华星光电半导体显示技术有限公司 Goa电路驱动架构
US10283066B2 (en) 2017-04-17 2019-05-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit driving architecture

Also Published As

Publication number Publication date
KR20080062169A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
KR101385478B1 (ko) 게이트 드라이버
KR101350635B1 (ko) 듀얼 쉬프트 레지스터
US8704748B2 (en) Gate driving circuit having improved tolerance to gate voltage ripple and display device having the same
US7859507B2 (en) Gate driver for driving gate lines of display device and method for driving the same
US8253680B2 (en) Shift register
US20100085348A1 (en) Display device and method of driving the same
US7643003B2 (en) Liquid crystal display device having a shift register
US20080211760A1 (en) Liquid Crystal Display and Gate Driving Circuit Thereof
EP1431953A2 (en) Gate driver for a display device
KR20070122174A (ko) 쉬프트 레지스터
KR101264691B1 (ko) 쉬프트 레지스터
KR101192799B1 (ko) 쉬프트 레지스터
KR101182323B1 (ko) 쉬프트 레지스터
JP2014157638A (ja) シフトレジスタおよびそれを備えた表示装置
KR101319322B1 (ko) 액정표시장치
KR100769970B1 (ko) 쉬프트 레지스터
KR20090110483A (ko) 쉬프트 레지스터
KR101351386B1 (ko) 액정표시장치 및 이의 구동방법
KR101327840B1 (ko) 액정표시장치
KR101243806B1 (ko) 쉬프트 레지스터
KR20070002913A (ko) 쉬프트 레지스터 및 이의 구동방법
KR101519912B1 (ko) 쉬프트 레지스터
KR101394929B1 (ko) 쉬프트 레지스터
KR20100074933A (ko) 쉬프트 레지스터
KR101351375B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7