CN110797070A - 一种移位寄存器和显示面板 - Google Patents
一种移位寄存器和显示面板 Download PDFInfo
- Publication number
- CN110797070A CN110797070A CN201911039618.8A CN201911039618A CN110797070A CN 110797070 A CN110797070 A CN 110797070A CN 201911039618 A CN201911039618 A CN 201911039618A CN 110797070 A CN110797070 A CN 110797070A
- Authority
- CN
- China
- Prior art keywords
- module
- output
- transistor
- control
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Shift Register Type Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明实施例公开了一种移位寄存器和显示面板,其中移位寄存器包括扫描单元和反相器,反相器包括复位模块、上拉模块、下拉模块、下拉控制模块、耦合模块,通过设置移位寄存器包括扫描单元和反相器,使得移位寄存器可同时输出两个扫描信号,有利于实现显示面板的窄边框。
Description
技术领域
本发明实施例涉及显示技术领域,尤其涉及一种移位寄存器和显示面板。
背景技术
随着显示技术的发展,显示面板的窄边框已成为一大发展趋势。
显示面板中,通常包括扫描电路和发光控制信号产生电路,扫描电路只提供扫描信号,发光控制信号产生电路只提供发光控制信号,扫描电路和发光控制信号产生电路都会占用一定的边框面积,使得显示面板难以实现窄边框。
发明内容
本发明提供一种移位寄存器和显示面板,以实现在通过一个移位寄存器输出两种扫描信号,使得移位寄存器更加集成,进而实现窄边框。
第一方面,本发明实施例提供了一种移位寄存器,包括扫描单元、反相器、移位信号输入端、第一扫描信号输出端、第二扫描信号输出端;扫描单元用于将移位信号输入端输入的信号移位输出至第一扫描信号输出端;
反相器包括复位模块、上拉模块、下拉模块、下拉控制模块、耦合模块;
复位模块用于根据其自身控制端的信号将第一电位信号引入至第二扫描信号输出端;
上拉模块用于根据第一扫描信号输出端输出的第一扫描信号将第一电位信号引入至第二扫描信号输出端;
下拉模块用于根据第一节点的电位将复位信号引入至第二扫描信号输出端;
下拉控制模块用于根据第一时钟信号将复位信号传输至第一节点,或者根据第一扫描信号将第一电位信号传输至第一节点;
耦合模块用于根据第二时钟信号的变化耦合第一节点的电位。
可选的,移位寄存器还包括第一电位信号输入端、第二电位信号输入端、第一时钟信号输入端、第二时钟信号输入端、复位控制信号输入端;第一电位信号输入端用于输入第一电位信号,第二电位信号输入端用于输入第二电位信号,第一时钟信号输入端用于输入第一时钟信号,第二时钟信号输入端用于输入第二时钟信号,复位信号输入端用于输入复位信号;
扫描单元分别与移位信号输入端、第一电位信号输入端、第二电位信号输入端、第一时钟信号输入端、第二时钟信号输入端、第一扫描信号输出端电连接;
复位模块包括第一控制端、第二控制端、输入端和输出端,复位模块的第一控制端与第二时钟信号输入端电连接,复位模块的第二控制端与第一时钟信号输入端电连接,复位模块的输入端与第一电位信号输入端电连接,复位模块的输出端与第二扫描信号输出端电连接,复位模块用于根据复位模块的第一控制端和复位模块的第二控制端输入的信号导通或关断;
上拉模块包括控制端、输入端和输出端,上拉模块的控制端与第一扫描信号输出端电连接,上拉模块的输入端与第一电位信号输入端电连接,上拉模块的输出端与第二扫描信号输出端电连接,上拉模块用于根据上拉模块的控制端输入的信号导通或关断;
下拉模块包括控制端、输入端和输出端,下拉模块的控制端与第一节点电连接,下拉模块的输入端与复位信号输入端电连接,下拉模块的输出端与第二扫描信号输出端电连接,下拉模块用于根据下拉模块的控制端的输入的信号导通或关断;
下拉控制模块包括第一控制端、第二控制端、第一输入端、第二输入端、输出端,下拉控制模块的第一控制端与第一扫描信号输出端电连接,下拉控制模块的第二控制端与第一时钟信号输入端电连接,下拉控制模块的第一输入端与第一电位信号输入端电连接,下拉控制模块的第二输入端与复位信号输入端电连接,下拉控制模块的输出端与第一节点电连接,下拉控制模块用于根据下拉控制模块的第一控制端输入的信号控制第一输入端与下拉控制模块的输出端的连通状态,以及用于根据下拉控制模块的第二控制端输入的信号控制第二输入端与下拉控制模块的输出端之间的连通状态;
耦合模块的第一端与第二时钟信号输入端电连接,耦合模块的第二端与第一节点电连接。
可选的,扫描单元包括第一输出控制模块、第二输出控制模块和输出模块;
第一输出控制模块包括第一控制端、第二控制端、第一输入端、第二输入端、输出端,第一输出控制模块的第一控制端与第一时钟信号输入端电连接,第一输出控制模块的第二控制端与第一扫描信号输出端电连接,第一输出控制模块的第一输入端与第二电位信号输入端电连接,第一输出控制模块的第二输入端与第一电位信号输入端电连接,第一输出控制模块的输出端与第二节点电连接;第一输出控制模块用于根据第一控制端输入的信号控制第一输出控制模块的第一输入端和第一输出控制模块的输出端之间的连通状态,以及用于根据第二控制端输入的信号控制第一输出控制模块的第二输入端和第一输出控制模块的输出端之间的连通状态;
第二输出控制模块包括控制端、输入端和输出端,第二输出控制模块的控制端与第一时钟信号输入端电连接,第二输出控制模块的输入端与移位信号输入端电连接,第二输出控制模块的输出端与第三节点电连接,第二输出控制模块用于根据第二输出控制模块的控制端输入的信号导通或关断;
输出模块包括第一控制端、第二控制端、第一输入端、第二输入端、输出端,输出模块的第一控制端与第二节点电连接,输出模块的第二控制端与第三节点电连接,输出模块的第一输入端与第一电位信号输入端电连接,输出模块的第二输入端与第二时钟信号输入端,输出模块的输出端作为扫描单元的输出端;输出模块用于根据输出模块的第一控制端的电位控制输出模块的第一输入端和第一扫描信号输出端之间的连通状态,以及还用于根据输出模块的第二控制端的电位控制输出模块的第二输入端和第一扫描信号输出端之间的连通状态。
可选的,输出模块包括第一晶体管和第一电容,第一晶体管包括栅极、第一极和第二极,第一晶体管的栅极和第一晶体管的第一极分别与第一电容的两端电连接,第一晶体管的栅极作为输出模块的第一控制端,第一晶体管的第一极作为第一输出模块的第一输入端,第一晶体管的第二极作为输出模块的输出端;
输出模块还包括:第二晶体管和第二电容,第二晶体管包括栅极、第一极和第二极,第二晶体管的栅极和第二晶体管的第二极分别与第二电容的两端电连接,第二晶体管的栅极作为输出模块的第二控制端,第二晶体管的第一极作为输出模块的第二输入端,第二晶体管的第二极与第一晶体管的第二极电连接。
可选的,第一输出控制模块包括第三晶体管和第四晶体管,第三晶体管和第四晶体管均包括栅极、第一极和第二极;
第三晶体管的栅极作为第一输出控制模块的第一控制端,第三晶体管的第一极作为第一输出控制模块的第一输入端,第三晶体管的第二极作为第一输出控制模块的输出端;
第四晶体管的栅极作为第一输出控制模块的第二控制端,第四晶体管的第一极作为第一输出控制模块的第二输入端,第四晶体管的第二极作为第一输出控制模块的输出端。
可选的,第二输出控制模块包括第五晶体管,第五晶体管包括栅极、第一极和第二极;第五晶体管的栅极作为第二输出控制模块的控制端,第五晶体管的第一极作为第二输出控制模块的输入端,第五晶体管的第二极作为第二输出控制模块的输出端。
可选的,移位寄存器还包括第六晶体管,第三节点通过第六晶体管与输出模块的第五控制端电连接;
其中,第六晶体管包括栅极、第一极和第二极,第六晶体管的栅极与第二电位信号输入端电连接,第六晶体管的第一极与第三节点电连接,第六晶体管的第二极与输出模块的第二控制端电连接。
可选的,复位模块包括第七晶体管和第八晶体管,第七晶体管和第八晶体管均包括栅极、第一极和第二极,第七晶体管的栅极作为复位模块的第一控制端,第七晶体管的第一极作为复位模块的输入端,第七晶体管的第二极与第八晶体管的第一极电连接;第八晶体管的栅极作为复位模块的第二控制端,第八晶体管的第二极作为复位模块的输出端。
可选的,上拉模块包括第九晶体管,第九晶体管包括栅极、第一极和第二极,第九晶体管的栅极作为上拉模块的控制端,第九晶体管的第一极作为上拉模块的输入端,第九晶体管的第二极作为上拉模块的输出端;
下拉模块包括第十晶体管,第十晶体管的栅极作为第十晶体管的控制端,第十晶体管的第一极作为下拉模块的输入端,第十晶体管的第二极作为下拉模块的输出端。
可选的,下拉控制模块包括第十一晶体管、第十二晶体管,耦合模块包括第三电容,第十一晶体管和第十二晶体管均包括栅极、第一极和第二极;
第十一晶体管的栅极作为下拉控制模块的第一控制端,第十一晶体管的第一极作为下拉控制模块的第一输入端,第十一晶体管的第二极作为下拉控制模块的输出端;
第十二晶体管的栅极作为下拉控制模块的第二控制端,第十二晶体管的第一极作为下拉控制模块的第二输入端,第十二晶体管的第二极与第十一晶体管的第一极电连接;
第三电容的两个极板分别作为耦合模块的第一端和第二端。
第二方面,本发明实施例还提供了一种显示面板,包括第一方面提供的移位寄存器;还包括第一电位信号线、启动信号线、第一时钟信号线、第二时钟信号线和复位信号线,第一电位信号线、第一时钟信号线、第二时钟信号线和复位信号线分别与移位寄存器电连接;
第一电位信号线用于传输第一电位信号,启动信号线用于传输启动信号,第一时钟信号线用于传输第一时钟信号,第二时钟信号线用于传输第二时钟信号,复位信号线用于传输复位信号;
各移位寄存器级联连接,第一级移位寄存器的移位信号输入端与启动信号线电连接;相邻的两级移位寄存器中,前一级移位寄存器的第一扫描信号输出端与后一级移位寄存器的移位信号输入端电连接。
本发明实施例提供了一种移位寄存器和显示面板,其中移位寄存器包括扫描单元和反相器,反相器包括复位模块、上拉模块、下拉模块、下拉控制模块、耦合模块,通过设置移位寄存器包括扫描单元和反相器,使得移位寄存器可同时输出两个扫描信号,使得移位寄存器更加集成,有利于窄边框的实现。
附图说明
图1是本发明实施例提供的一种移位寄存器的结构示意图;
图2是本发明实施例提供的一种移位寄存器的驱动时序图;
图3是本发明实施例提供的另一种移位寄存器的结构示意图;
图4是本发明实施例提供的另一种移位寄存器的结构示意图;
图5是本发明实施例提供的另一种移位寄存器的驱动时序图;
图6是本发明实施例提供的另一种移位寄存器的结构示意图;
图7是本发明实施例提供的另一种移位寄存器的结构示意图;
图8是本发明实施例提供的另一种移位寄存器的结构示意图;
图9是本发明实施例提供的另一种移位寄存器的结构示意图;
图10是本发明实施例提供的另一种移位寄存器的结构示意图;
图11是本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中所述,现有显示面板中通常包括扫描电路和发光控制信号产生电路,扫描电路只提供扫描信号,发光控制信号产生电路只提供发光控制信号,扫描电路和发光控制信号产生电路都会占用一定的边框面积,使得显示面板难以实现窄边框。经发明人研究发现,出现上述问题的原因在于,扫描电路和发光控制信号产生电路的移位寄存器独立设置,即两个电路的所包括的器件和信号线等不共用,造成显示面板的边框区域包括器件和信号线较多,使得显示面板难以实现窄边框。
基于上述原因,本发明实施例提供了一种移位寄存器,图1是本发明实施例提供的一种移位寄存器的结构示意图,参考图1,该移位寄存器包括扫描单元100、反相器200、移位信号输入端STV、第一扫描信号输出端SCAN1、第二扫描信号输出端SCAN2;扫描单元100用于将移位信号输入端STV输入的信号移位输出至第一扫描信号输出端SCAN1;
反相器200包括复位模块210、上拉模块220、下拉模块230、下拉控制模块240、耦合模块250;
复位模块210用于根据其自身控制端的信号将第一电位信号引入至第二扫描信号输出端 SCAN2;
上拉模块220用于根据第一扫描信号输出端SCAN1输出的第一扫描信号将第一电位信号引入至第二扫描信号输出端SCAN2;
下拉模块230用于根据第一节点N1的电位将复位信号引入至第二扫描信号输出端SCAN2;
下拉控制模块240用于根据第一时钟信号将复位信号传输至第一节点N1,或者根据第一扫描信号将第一电位信号传输至第一节点N1;
耦合模块250用于根据第二时钟信号的变化耦合第一节点N1的电位。
具体的,扫描单元100将移位信号输入端STV移位后,通过第一扫描信号输出端SCAN1 输出第一扫描信号,该第一扫描信号可作为反相器200的输入信号。具体的,该第一扫描信号可作为控制上拉模块220导通或关断的控制信号。例如,第一扫描信号为低电位信号时,上拉模块220导通,并将第一电位信号引入至第二扫描信号输出端SCAN2,使第二扫描信号输出端SCAN2输出该第一电位信号;第一扫描信号为高电位信号时,上拉模块220关断,则第一电位信号无法传输至第二扫描信号输出端SCAN2。当上拉模块220对第一扫描信号为高电位有效时,则第一扫描信号为高电位信号时,上拉模块220导通,第一扫描信号为低电位信号时,上拉模块220关断,本发明实施例在此不做具体限定。
复位模块210可以根据其自身控制端的信号将第一电位信号引入至第二扫描信号输出端 SCAN2,其中,复位模块210的控制端可以是一个,也可以大于一个,图1中以复位模块210 包括两个控制端,即第一控制端J1和第二控制端J2为例进行了示出,则当第一控制端J1的信号和第二控制端J2的信号都满足使复位模块210导通的要求时,复位模块210导通,并将第一电位信号输入端输入的第一电位信号传输至第二扫描信号输出端SCAN2,使第二扫描信号输出端SCAN2输出该第一电位信号。
下拉模块230根据第一节点N1的电位将复位信号引入至第二扫描信号输出端SCAN2,使第二扫描信号输出端SCAN2输出与复位信号电位相同的信号。具体的,第一节点N1电位可控制下拉模块230的导通或关断,下拉模块230导通时,将复位信号引入至第二扫描信号输出端SCAN2。其中第一节点N1的电位可以有下拉控制模块240和耦合模块250来控制,具体的,下拉控制模块240根据第一时钟信号将复位信号传输至第一节点N1,或者根据第一扫描信号将第一电位信号传输至第一节点N1,进而控制第一节点N1的电位;耦合模块250也可根据第二时钟信号的变化耦合第一节点N1的电位,进而达到控制第一节点N1电位的作用。
本实施例提供的移位寄存器,通过设置移位寄存器包括扫描单元和反相器,使得该移位寄存器可同时通过第一扫描信号输出端和第二扫描信号输出端输出两种扫描信号,则将移位寄存器应用于显示面板时,可通过该移位寄存器为显示面板中像素电路同时提供扫描信号和发光控制信号,与现有显示面板中独立设置的扫描电路中的移位寄存器和发光控制信号产生电路中的移位寄存器相比,本实施例提供的移位寄存器,可集成提供扫描信号和发光控制信号的两种功能,有利于减少元件和信号线的数量,进而有利于实现显示面板的窄边框。
继续参考图1,在上述技术方案的基础上,该移位寄存器还包括第一电位信号输入端VGH、第二电位信号输入端VGL、第一时钟信号输入端CK1、第二时钟信号输入端CK2、复位信号输入端RST;
扫描单元100分别与移位信号输入端STV、第一电位信号输入端VGH、第二电位信号输入端VGL、第一时钟信号输入端CK1、第二时钟信号输入端CK2、第一扫描信号输出端SCAN1电连接;
复位模块210包括第一控制端J1、第二控制端J2、输入端H1和输出端,复位模块210的第一控制端J1与第二时钟信号输入端CK2电连接,复位模块210的第二控制端J2与第一时钟信号输入端CK1电连接,复位模块210的输入端K1与第一电位信号输入端VGH电连接,复位模块210的输出端与第二扫描信号输出端SCAN2电连接,复位模块210用于根据复位模块210的第一控制端J1和复位模块210的第二控制端J2输入的信号导通或关断;
上拉模块220包括控制端、输入端和输出端,上拉模块220的控制端与第一扫描信号输出端电连接,上拉模块220的输入端与第一电位信号输入端VGH电连接,上拉模块220的输出端与第二扫描信号输出端SCAN2电连接,上拉模块220用于根据上拉模块220的控制端输入的信号导通或关断;
下拉模块230包括控制端、输入端和输出端,下拉模块230的控制端与第一节点N1电连接,下拉模块230的输入端与复位信号输入端RST电连接,下拉模块230的输出端与第二扫描信号输出端SCAN2电连接,下拉模块230用于根据下拉模块230的控制端的输入的信号导通或关断;
下拉控制模块240包括第一控制端L1、第二控制端L2、第一输入端M1、第二输入端M2 和输出端,下拉控制模块240的第一控制端L1与第一扫描信号输出端SCAN1电连接,下拉控制模块240的第二控制端L2与第一时钟信号输入端CK1电连接,下拉控制模块240的第一输入端M1与第一电位信号输入端VGH电连接,下拉控制模块240的第二输入端M2与复位信号输入端RST电连接,下拉控制模块240的输出端与第一节点N1电连接,下拉控制模块 240用于根据下拉控制模块240的第一控制端L1输入的信号控制第一输入端M1与下拉控制模块240的输出端的连通状态,以及用于根据下拉控制模块240的第二控制端L2输入的信号控制第二输入端M2与下拉控制模块240的输出端之间的连通状态;
耦合模块250的第一端与第二时钟信号输入端CK2电连接,耦合模块250的第二端与所述第一节点N1电连接。
在上述技术方案的基础上,可选的,扫描单元100包括第一输出控制模块110、第二输出控制模块120和输出模块130;
第一输出控制模块110包括第一控制端A1、第二控制端A2、第一输入端B1、第二输入端B2、输出端C1,第一输出控制模块110的第一控制端A1与第一时钟信号输入端CK1电连接,第一输出控制模块110的第二控制端A2与第一扫描信号输出端SCAN1电连接,第一输出控制模块110的第一输入端B1与第二电位信号输入端VGL电连接,第一输出控制模块110 的第二输入端B2与第一电位信号输入端VGH电连接,第一输出控制模块110的输出端C1与第二节点N2电连接;第一输出控制模块110用于根据第一控制端A1输入的信号控制第一输出控制模块110的第一输入端B1和第一输出控制模块110的输出端C1之间的连通状态,以及用于根据第二控制端A2输入的信号控制第一输出控制模块110的第二输入端B2和第一输出控制模块110的输出端C1之间的连通状态;
第二输出控制模块120包括控制端D1、输入端E1和输出端F1,第二输出控制模块120 的控制端D1与第一时钟信号输入端CK1电连接,第二输出控制模块120的输入端E1与移位信号输入端STV电连接,第二输出控制模块120的输出端F1与第三节点N3电连接,第二输出控制模块120用于根据第二输出控制模块120的控制端D1输入的信号导通或关断;
输出模块130包括第一控制端G1、第二控制端G2、第一输入端H1、第二输入端H2、输出端,输出模块130的第一控制端G1与第二节点N2电连接,输出模块130的第二控制端G2 与第三节点N3电连接,输出模块130的第一输入端H1与第一电位信号输入端VGH电连接,输出模块130的第二输入端H2与第二时钟信号输入端CK2,输出模块130的输出端作为第一扫描信号输出端SCAN1;输出模块130用于根据输出模块130的第一控制端G1的电位控制输出模块130的第一输入端H1和第一扫描信号输出端SCAN1之间的连通状态,以及还用于根据输出模块130的第二控制端G2的电位控制输出模块130的第二输入端H2和第一扫描信号输出端SCAN1之间的连通状态。
图2是本发明实施例提供的一种移位寄存器的驱动时序图,该驱动时序可用于驱动图1 所示移位寄存器。参考图1和图2,第一电位信号输入端VGH输入的信号为第一电位信号,第二电位信号输入端VGL输入的信号为第二电位信号,第一时钟信号输入端CK1输入的信号为第一时钟信号,第二时钟信号输入端CK2输入的信号为第二时钟信号,移位信号输入端STV 输入的信号为移位信号,复位信号输入端RST输入的信号为复位信号。可选的,第一电位信号为高电平信号,第二电位信号为低电平信号。图2所示移位寄存器的驱动时序以第一时钟信号、第二时钟信号、移位信号和复位信号为低电平有效为例进行示出,此时对应第一扫描信号输出端SCAN1输出的第一扫描信号以及第二扫描信号输出端SCAN2输出的第二扫描信号为低电平有效。
参考图1和图2,移位寄存器的驱动时序可以分为五个阶段。以下首先对扫描单元100 的工作过程进行分析。
在第一阶段t1,移位信号为高电平,第一时钟信号为低电平,第二时钟信号为低电平。第一输出控制模块110的第一控制端A1输入的信号为第一时钟信号,故第一输出控制模块 110根据第一输出控制模块110的第一控制端A1的低电平控制第一输出控制模块110的第一输入端B1和第一输出控制模块110的输出端C1之间连通,低电位的第二电位信号传输至第一输出控制模块110的输出端C1,相应的,第二节点N2为低电位;输出模块130的第一控制端G1与第二节点N2电连接,因此,输出模块130的第一控制端G1为低电位,输出模块 130根据其第一控制端G1的低电位控制输出模块130的第一输入端H1与输出模块130的输出端之间连通,输出模块130的输出端作为移位寄存器的第一扫描信号输出端SCAN1,故高电平的第一电位信号从输出模块130的第一输入端H1传输至第一扫描信号输出端SCAN1,即第一扫描信号输出端输SCAN1出高电平。第一输出控制模块110的第二控制端A2与第一扫描信号输出端SCAN1电连接,故第一输出控制模块110根据其第二控制端A2的高电位控制第一输出控制模块110的第二输入端B2和第一输出控制模块110的输出端C1之间断开,相应的,第一输出控制模块110的第二输入端B2输入的高电平无法传输至第二节点N2。
第二输出控制模块120的控制端D1与第一时钟信号输入端CK1电连接,即第二输出控制模块120的控制端D1输入低电平的第一时钟信号,第二输出控制模块120响应该低电平的第一时钟信号而导通,将高电平的移位信号从第二输出控制模块120的输入端E1传输至第二输出控制模块120的输出端F1,相应的,第三节点N3为高电平;输出模块130的第二控制端G2与第三节点N3电连接,输出模块130根据其第二控制端G2的高电平控制输出模块130的第二输入端H2和输出模块130的输出端之间断开,相应的,低电平的第二时钟信号无法传输至第一扫描信号输出端SCAN1。
因此,在第一阶段t1,第一扫描信号输出端SCAN1输出的第一扫描信号为高电平信号,具体是与第一电位信号输入端VGH输入的高电平信号相同。
在第二阶段t2,移位信号保持高电平,第一时钟信号跳变为高电平,第二时钟信号保持低电平。第一输出控制模块110根据其第一控制端A1输入的高电位的第一时钟信号控制第一输出控制模块110的第一输入端B1和第一输出控制模块110的输出端C1之间断开,低电平的第二电位信号无法传输至第二节点N2;输出模块130可具有对自身第一控制端G1电位的存储保持作用,因此,第二节点N2保持第一阶段t1的低电平,则输出模块130根据自身第一控制端G1的低电平控制自身第一输入端H1和输出端之间连通,高电平的第一电位信号从输出模块130的第一输入端H1传输至输出模块130的输出端,即高电平的第一电位信号传输至第一扫描信号输出端SCAN1。第一输出控制模块110的第二控制端A2连接第一扫描信号输出端SCAN1,故第一输出控制模块110的第二控制端A2为高电位,第一输出控制模块 110根据自身第二控制端A2的高电位控制自身第二输入端B2和输出端C1之间断开。
第二阶段t2,第二输出控制模块120的控制端D1输入高电平的第一时钟信号,第二输出控制模块120响应该高电平的第一时钟信号而关断,无法将高电平的移位信号从第二输出控制模块120的输入端E1传输至第二输出控制模块120的输出端F1,故此时第三节点N3为浮置状态;输出模块130可具备对自身第二控制端G2电位的存储保持作用,故输出模块130 的第二控制端G2保持第一阶段t1的高电平,输出模块130根据其第二控制端G2的高电平控制输出模块130的第二输入端H2和输出模块130的输出端之间断开,相应的,低电平的第二时钟信号无法传输至第一扫描信号输出端SCAN1。
因此,在第二阶段t2,第一扫描信号输出端SCAN1输出的第一扫描信号为高电平信号,具体是与第一电位信号输入端VGH输入的高电平信号相同。
在第三阶段t3,移位信号跳变为低电平,第一时钟信号跳变为低电平,第二时钟信号跳变为高电平。第一输出控制模块110根据其第一控制端A1输入的低电位的第一时钟信号控制第一输出控制模块110的第一输入端B1和第一输出控制模块110的输出端C1之间连通,低电位的第二电位信号传输至第一输出控制模块110的输出端C1,相应的,第二节点N2为低电位;输出模块130的第一控制端G1与第二节点N2电连接,因此,输出模块130的第一控制端G1为低电位,输出模块130根据其第一控制端G1的低电位控制输出模块130的第一输入端H1与输出模块130的输出端之间连通,输出模块130的输出端作为移位寄存器的第一扫描信号输出端SCAN1,故高电平的第一电位信号从输出模块130的第一输入端H1传输至第一扫描信号输出端SCAN1,即第一扫描信号输出端SCAN1输出高电平。第一输出控制模块 110的第二控制端A2与第一扫描信号输出端SCAN1电连接,故第一输出控制模块110根据其第二控制端A2的高电位控制第一输出控制模块110的第二输入端B2和第一输出控制模块110 的输出端C1之间断开,相应的,第一输出控制模块110的第二输入端B2输入的高电平无法传输至第二节点N2。
第三阶段t3,第二输出控制模块120的控制端D1输入低电平的第一时钟信号,第二输出控制模块120根据第二输出控制模块120的控制端D1的低电平的第一时钟信号而导通,将低电平的移位信号从第二输出控制模块120的输入端E1传输至第二输出控制模块120的输出端F1,相应的,第三节点N3的电平为低电平;输出模块130的第二控制端G2与第三节点N3电连接,输出模块130根据其自身第二控制端G2的低电平控制输出模块130的第二输入端H2和输出模块130的输出端之间连通,相应的,高电平的第二时钟信号从输出模块130 的第二输入端H2传输至第一扫描信号输出端SCAN1。
因此,在第三阶段t3,第一扫描信号输出端SCAN1输出的第一扫描信号为高电平信号,具体是与第一电位信号输入端VGH输入的高电平信号相同,以及与第二时钟信号输入端CK2 输入的高电平信号相同。
在第四阶段t4,移位信号跳变为高电平,第一时钟信号跳变为高电平,第二时钟信号跳变为低电平。
第二输出控制模块120根据其控制端D1输入的高电平的第一时钟信号控制第二输出控制模块120的输入端E1和第二输出控制模块120的输出端F1之间断开,第三节点N3与第二输出控制模块120的输出端F1电连接,因此第三节点N3浮置。输出模块130的第二控制端G2与第三节点N3电连接,由于输出模块130对自身第二控制端G2的电位存储保持作用,使得输出模块130的第二控制端G2保持上一阶段的低电平,输出模块130根据其自身第二控制端G2的低电平控制输出模块130的第二输入端H2与输出模块130的输出端之间连通,低电平的第二时钟信号从输出模块130的第二输出端传输至第一扫描信号输出端SCAN1,因此第一扫描信号输出端SCAN1输出低电平的扫描信号。
第一输出控制模块110的第二控制端A2与第一扫描信号输出端SCAN1电连接,因此第一输出控制模块110根据其自身第二控制端A2输入的低电平扫描信号控制第一输出控制模块110的第二输入端B2与第一输出控制模块110的输出端C1之间连通,高电平的第一电位信号从第一输出控制模块110的第二输入端B2传输至第二节点N2;输出模块130的第一控制端G1与第二节点N2电连接,故输出模块130根据其自身第一控制端G1的高电位控制输出模块130的第一输入端H1与输出模块130的输出端之间断开。第一输出控制模块110根据其第一控制端A1输入的高电位的第一时钟信号控制第一输出控制模块110的第一输入端 B1和第一输出控制模块110的输出端C1之间断开,低电平的第二电位信号无法传输至第二节点N2。
因此,在第四阶段t4,第一扫描信号输出端SCAN1输出的第一扫描信号为低电平信号,具体是与第二时钟信号输入端CK2输入的低电平信号相同。
在第五阶段t5,移位信号保持高电平,第一时钟信号跳变为低电平,第二时钟信号跳变为高电平。
在第五阶段t5,第一输出控制模块110根据其第一控制端A1输入的低电位的第一时钟信号控制第一输出控制模块110的第一输入端B1和第一输出控制模块110的输出端C1之间连通,低电位的第二电位信号传输至第一输出控制模块110的输出端C1,相应的,第二节点 N2为低电位;输出模块130的第一控制端G1与第二节点N2电连接,因此,输出模块130的第一控制端G1为低电位,输出模块130根据其第一控制端G1的低电位控制输出模块130的第一输入端H1与输出模块130的输出端之间连通,输出模块130的输出端作为移位寄存器的第一扫描信号输出端SCAN1,故高电平的第一电位信号从输出模块130的第一输入端H1传输至第一扫描信号输出端SCAN1,即第一扫描信号输出端SCAN1输出高电平。第一输出控制模块110的第二控制端A2与第一扫描信号输出端SCAN1电连接,故第一输出控制模块110 根据其第二控制端A2的高电位控制第一输出控制模块110的第二输入端B2和第一输出控制模块110的输出端C1之间断开,相应的,第一输出控制模块110的第二输入端B2输入的高电平无法传输至第二节点N2。
第五阶段t5,第二输出控制模块120的控制端D1输入低电平的第一时钟信号,第二输出控制模块120响应低电平的第一时钟信号而导通,将高电平的移位信号从第二输出控制模块120的输入端E1传输至第二输出控制模块120的输出端F1,相应的,第三节点N3的电平为高电平;输出模块130的第二控制端G2与第三节点N3电连接,输出模块130根据其自身第二控制端G2的高电平控制输出模块130的第二输入端H2和输出模块130的输出端之间断开,相应的,高电平的第二时钟信号从输出模块130的第二输入端H2无法传输至第一扫描信号输出端SCAN1。
因此,在第五阶段t5,第一扫描信号输出端SCAN1输出的扫描信号为高电平信号,具体是与第一电位信号输入端VGH输入的高电平信号相同。
以下针对反相器中各模块的具体工作过程进行描述。
继续参考图1和图2,在第一阶段t1,移位信号为高电平,第一时钟信号为低电平,第二时钟信号为低电平,第一扫描信号输出端输出高电平,复位信号为高电平。复位模块210 的第一控制端J1输入低电平的第二时钟信号,复位模块210的第二控制端J2输入低电平的第一时钟信号,复位模块210根据其第一控制端J1和第二控制端J2输入的低电平信号而导通,进而使得高电平的第一电位信号通过复位模块210传输至第二扫描信号输出端SCAN2。
在第一阶段t1,上拉模块220的控制端输入高电平的第一扫描信号,上拉模块220关断;下拉控制模块240的第一控制端L1输入高电平的第一扫描信号,下拉控制模块240根据其第一控制端L1输入的高电平的第一扫描信号控制下拉控制模块240的第一输入端M1和输出端之间断开;下拉控制模块240的第二控制端L2输入低电平的第一时钟信号,下拉控制模块240根据其第二控制端L2输入的低电平的第一时钟信号控制下拉控制模块240的第二输入端M2与下拉控制模块240的输出端之间连通,高电平的复位信号从下拉控制模块240的第二输入端M2传输至第一节点N1,即第一节点N1为高电位。下拉模块230的控制端与第一节点N1电连接,因此下拉模块230根据与其控制端电连接的第一节点N1的高电位而关断。
因此,在第一阶段t1,第二扫描信号输出端SCAN2输出的第二扫描信号为高电平信号。通过设置移位寄存器包括复位信号输入端RST,移位寄存器中下拉控制模块240的第二输入端M2与复位信号输入端RST连接,使得在下拉控制模块240的第二输入端M2和下拉控制模块240的输出端之间连通时,复位信号可以传输至第一节点N1,进而实现对下拉模块230的控制。通过控制下拉模块230和上拉模块220在第一阶段t1均不导通,以及控制复位模块210在第一阶段t1导通,使得第一阶段t1,第二扫描信号输出端SCAN2也可输出高电平的第二扫描信号,即在第一阶段t1,反相器200不起反相作用。
将该移位寄存器应用于显示面板和显示装置时,该第一阶段t1可以应用于显示面板和显示装置的开机阶段,显示面板和显示装置通常包括多级级联的移位寄存器,在开机阶段,所有级移位寄存器的第一扫描信号输出端SCAN1和第二扫描信号输出端SCAN2可同时输出高电平信号,即对整个显示面板和显示装置中的所有像素电路不提供有效的扫描脉冲,使受移位寄存器驱动的所有像素电路进行初始化,提高开机后显示效果,并且因开机阶段,移位寄存器刚开始工作,控制移位寄存器的第一扫描信号输出端SCAN1和第二扫描信号输出端SCAN2 在第一阶段t1输出高电平,可以使得移位寄存器工作稳定后再进行扫描脉冲信号的输出,进而保证输出扫描脉冲信号的稳定性。
在第二阶段t2,移位信号保持高电平,第一时钟信号跳变为高电平,第二时钟信号保持低电平,第一扫描信号为高电平,复位信号保持高电平。复位模块210的第一控制端J1输入低电平的第二时钟信号,复位模块210的第二控制端J2输入高电平的第一时钟信号,复位模块210只有在其第一控制端J1和第二控制端J2输入的信号均为低电平信号时才导通,因此在第二阶段t2复位模块210关断。
在第二阶段t2,上拉模块220的控制端输入高电平的第一扫描信号,上拉模块220关断;下拉控制模块240的第一控制端L1输入高电平的第一扫描信号,下拉控制模块240根据其第一控制端L1输入的高电平的第一扫描信号控制下拉控制模块240的第一输入端M1和输出端之间断开;下拉控制模块240的第二控制端L2输入高电平的第一时钟信号,下拉控制模块240根据其第二控制端L2输入的高电平的第一时钟信号控制下拉控制模块240的第二输入端M2和下拉控制模块240的第二输入端M2与输出端之间断开;耦合模块250存储下拉第一节点N1的电位,使得第一节点N1保持第一阶段t1的高电平,因此第一节点N1也保持高电平,进而使得下拉模块230关断。即在第二阶段t2,上拉模块220和下拉模块230都关断,因将移位寄存器应用于显示面板时,第二扫描信号输出端SCAN2通过通过信号线连接至像素,因此连接第二扫描信号输出端SCAN2的信号线与显示面板中其他膜层会存在寄生电容,该寄生电容可使得第二扫描信号输出端SCAN2保持上一阶段输出的高电平。
在第三阶段t3,移位信号跳变为低电平,第一时钟信号跳变为低电平,第二时钟信号跳变为高电平,第一扫描信号输出端SCAN1输出的第一扫描信号为高电平,复位信号保持高电平。复位模块210的第一控制端J1输入高电平的第二时钟信号,复位模块210的第二控制端J2输入低电平的第一时钟信号,复位模块210只有在其第一控制端J1和第二控制端J2输入的信号均为低电平信号时才导通,因此在第三阶段t3复位模块210关断。
在第三阶段t3,上拉模块220的控制端输入高电平的第一扫描信号,上拉模块220关断;下拉控制模块240的第一控制端L1输入高电平的第一扫描信号,下拉控制模块240根据其第一控制端L1输入的高电平的第一扫描信号控制下拉控制模块240的第一输入端M1和输出端之间断开;下拉控制模块240的第二控制端L2输入低电平的第一时钟信号,下拉控制模块240根据其第二控制端L2输入的低电平的第一时钟信号控制下拉控制模块240的第二输入端M2和下拉控制模块240的第二输入端M2与输出端之间连通,低电平的复位信号从下拉控制模块240的第二输入端M2传输至下拉控制模块240的输出端,相应的,第一节点N1为低电平,下拉模块230根据与其控制端电连接的第一节点N1的低电平而导通,进而将高电平的复位信号传输至第二扫描信号输出端SCAN2。
因此,在第三阶段t3,第二扫描信号输出端SCAN2输出的第二扫描信号为高电平信号,在第三阶段t3,反相器200仍不起到反相作用。因第一阶段t1、第二阶段t2、第三阶段t3反相器200均不起反相作用,在第一阶段t1、第二阶段t2、第三阶段t3,第一扫描信号输出端SCAN1和第二扫描信号输出端SCAN2均输出高电平信号,因此,将该移位寄存器应用与显示面板时,第一阶段t1、第二阶段t2、第三阶段t3可以对应显示面板的开机阶段,进而对移位寄存器驱动的像素电路进行初始化。
在第四阶段t4,移位信号跳变为高电平,第一时钟信号跳变为高电平,第二时钟信号跳变为低电平,第一扫描信号输出端SCAN1输出的第一扫描信号为低电平,复位信号保持高电平。复位模块210的第一控制端J1输入低电平的第二时钟信号,复位模块210的第二控制端J2输入高电平的第一时钟信号,复位模块210只有在其第一控制端J1和第二控制端J2输入的信号均为低电平信号时才导通,因此在第四阶段t4复位模块210关断。
在第四阶段t4,上拉模块220的控制端输入低电平的第一扫描信号,上拉模块220导通,高电平的第一电位信号通过上拉模块220传输至第二扫描信号输出端SCAN2。下拉控制模块 240的第一控制端L1输入低电平的第一扫描信号,下拉控制模块240根据其第一控制端L1 输入的低电平的第一扫描信号控制下拉控制模块240的第一输入端M1和输出端之间连通,高电平的第一电位信号从下拉控制模块240的第一输入端M1传输至第一节点N1;下拉控制模块240的第二控制端L2输入高电平的第一时钟信号,下拉控制模块240根据其第二控制端J2输入的低电平的第一时钟信号控制下拉控制模块240的第二输入端M2和下拉控制模块 240的第二输入端M2与输出端之间断开。因此,在第四阶段t4,第一节点N1为高电平,下拉模块230根据与其控制端电连接的第一节点N1的高电平而关断。
因此,在第四阶段t4,第二扫描信号输出端SCAN2输出的第二扫描信号为高电平信号。在第四阶段t4,反相器200也可起到反相作用,将第一扫描信号输出端SCAN1的低电平信号反相为高电平信号,并将高电平信号通过第二扫描信号输出端SCAN2输出。
在第五阶段t5,移位信号保持高电平,第一时钟信号跳变为低电平,第二时钟信号跳变为高电平,第一扫描信号输出端SCAN1输出的第一扫描信号为高电平,复位信号跳变为低电平。复位模块210的第一控制端J1输入高电平的第二时钟信号,复位模块210的第二控制端J2输入低电平的第一时钟信号,复位模块210只有在其第一控制端J1和第二控制端J2输入的信号均为低电平信号时才导通,因此在第五阶段t5复位模块210关断。
在第五阶段t5,上拉模块220的控制端输入高电平的第一扫描信号,上拉模块220关断。下拉控制模块240的第一控制端L1输入高电平的第一扫描信号,下拉控制模块240根据其第一控制端L1输入的高电平的第一扫描信号控制下拉控制模块240的第一输入端M1和输出端之间断开;下拉控制模块240的第二控制端L2输入低电平的第一时钟信号,下拉控制模块240根据其第二控制端L2输入的低电平的第一时钟信号控制下拉控制模块240的第二输入端M2和下拉控制模块240的输出端之间连通,低电平的复位信号从下拉控制模块240的第二输入端M2传输至下拉控制模块240的输出端,相应的,第一节点N1为低电平,下拉模块230根据与其控制端电连接的第一节点N1的低电平而导通,进而将低电平的复位信号传输至第二扫描信号输出端SCAN2,但是,当下拉模块230将复位信号通过下拉模块230传输至第二扫描信号输出端SCAN2时,例如下拉模块230为薄膜晶体管时,由于薄膜晶体管的本身阈值电压的存在,可能使得传输到第二扫描信号输出端SCAN2的电压幅值与复位信号的幅值大小不同,使得第二扫描信号输出端SCAN2输出的信号不能满足驱动像素电路的要求。本实施例中,通过设置耦合模块250,可以使得在第五阶段t5结束时刻,即第二时钟信号的下降沿,耦合模块250可将根据第二时钟信号的电压下降值,将第一节点N1的电位继续拉低,进而可以使得第二扫描信号输出端SCAN2可以输出与复位信号幅值相同的第二扫描信号,进而可以满足现实面板中像素电路对于扫描信号的要求,保证良好的显示效果。
因此,在第五阶段t5,第二扫描信号输出端SCAN2输出的第二扫描信号为低电平信号,从第四阶段t4开始,反相器200起到反相作用,将第一扫描信号输出端SCAN1的高电平信号反相为低电平信号,并将低电平信号通过第二扫描信号输出端SCAN2输出。
需要说明的是,以上以第一电位信号为高电平,第二电位信号为低电平,第一时钟信号、第二时钟信号、移位信号和复位信号为低电平有效为例进行示出,此时对应第一扫描信号输出端SCAN1输出的扫描信号为低电平有效为例进行了说明,该移位寄存器中,还可以是第一电位信号为低电平,第二电位信号为高电平,第一时钟信号、第二时钟信号和移位信号为高电平有效为例进行示出,此时对应第一扫描信号输出端SCAN1和第二扫描信号输出端SCAN2 输出的扫描信号为高电平有效,本发明实施例在此不做具体限定。
还需说明的是,当第一电位信号为高电平,第二电位信号为低电平,第一时钟信号、第二时钟信号、和移位信号和复位信号为低电平有效时,第一时钟信号和第二时钟信号的循环周期相同,并且从第二阶段t2开始,第一时钟信号和第二时钟信号的低电平无交叠,进而保证移位寄存器的正常移位输出。
通过以上对移位寄存器工作过程的分析可知,在第一阶段t1、第二阶段t2和第三阶段 t3(其中,第一阶段t1、第二阶段t2和第三阶段t3可以是包括该扫描线路的显示面板的开机阶段)过后,即从第三阶段t3开始,反相器200起到反相的作用,进而使得移位寄存器的第一扫描信号输出端SCAN1和第二扫描信号输出端SCAN2可以输出相反的扫描信号,进而可为在显示时同时需要两个相反扫描信号的像素电路提供信号。
具体的,移位寄存器输出的信号通常提供给显示面板中的像素电路,对于部分像素电路,包括由两种相反的扫描信号进行控制的不同器件,因此,本实施例提供的移位寄存器可满足需要由两种相反的扫描信号进行控制的的像素电路。例如,现有常用的像素电路中通常包括扫描信号输入端和发光控制信号输入端,本实施例移位寄存器中的第一扫描信号输出端可与像素电路的扫描信号输出端电连接,移位寄存器中的第二扫描信号输出端可与像素电路的发光控制信号输入端电连接。
通过以上对本实施例提供的移位寄存器的工作过程的分析,本实施例提供的移位寄存器,可输出稳定的第一扫描信号和第二扫描信号。并且第一输出控制模块用于根据第一控制端输入的信号控制第一输出控制模块的第一输入端和第一输出控制模块的输出端之间的连通状态,以及用于根据第二控制端输入的信号控制第一输出控制模块的第二输入端和第一输出控制模块的输出端之间的连通状态;因此,第一输出控制模块中仅用两个开关控制元件,例如两个薄膜晶体管即可实现其功能;第二输出控制模块用于根据第二输出控制模块的控制端输入的信号导通或关断,因此第二输出控输出控制模块仅用一个开关控制元件即可实现其功能;输出模块包括第一控制端、第二控制端、第一输入端、第二输入端、输出端,输出模块用于根据输出模块的第一控制端的电位控制输出模块的第一输入端和扫描信号输出端之间的连通状态,以及还用于根据输出模块的第二控制端的电位控制输出模块的第二输入端和扫描信号输出端之间的连通状态;因此,输出模块中仅需两个用两个开关控制元件,并且由于输出模块需要具备对输出模块的第一控制端和第二控制端的电位的存储功能,因此输出还需使用两个存储元件,例如电容,即可实现其功能。
并且,图2所示移位寄存器中,复位模块210通过两个开关控制元件即可实现其功能,例如两个串联的薄膜晶体管,两个薄膜晶体管的栅极分贝作为复位模块210的第一控制端J1 和第二控制端J2,上拉模块220和下拉模块230分别可以通过一个晶体管来实现其功能,下拉控制模块240可以通过两个薄膜晶体管即可实现其功能,因此,反相器200所包括的元件也较少,进而使得整个移位寄存器所包括的元件较少,并且可同时输出两个相反的扫描信号,使得将移位寄存器应用于显示面板时,更加容易实现窄边框。
需要说明的是,本实施例提供的移位寄存器中,扫描单元100并不限定于图1所示的形式,扫描单元100的结构也可以是现有技术中其他具有与第一电位信号输入端VGH、第二电位信号输入端VGL、移位信号输入端STV、第一时钟信号输入端CK1、第二时钟信号输入端 CK2电连接,输出端与第一扫描信号输出端SCAN1连接关系的扫描单元。
本实施例提供的移位寄存器,包括扫描单元和反相器,反相器包括复位模块、上拉模块、下拉模块、下拉控制模块、耦合模块,通过设置移位寄存器包括扫描单元和反相器,使得该移位寄存器可同时输出相反的两个扫描信号,并且各模块所需的元件数量较少,有利于窄边框的实现。
图3是本发明实施例提供的另一种移位寄存器的结构示意图,参考图3,可选的,输出模块130包括第一晶体管T1和第一电容Cst1,第一晶体管T1包括栅极、第一极和第二极,第一晶体管T1的栅极和第一晶体管T1的第一极分别与第一电容Cst1的两端电连接,第一晶体管T1的栅极作为输出模块130的第一控制端G1,第一晶体管T1的第一极作为第一输出模块130的第一输入端H1,第一晶体管T1的第二极作为输出模块130的输出端;
输出模块130还包括:第二晶体管T2和第二电容Cst2,第二晶体管T2包括栅极、第一极和第二极,第二晶体管T2的栅极和第二晶体管T2的第二极分别与第二电容Cst2的两端电连接,第二晶体管T2的栅极作为输出模块130的第二控制端G2,第二晶体管T2的第一极作为输出模块130的第二输入端H2,第二晶体管T2的第二极与第一晶体管T1的第二极电连接。
其中,第一晶体管T1可根据与其栅极电连接的第二节点N2的电位导通或关断,并在第一晶体管T1导通时将第一电位信号输入端VGH输入的信号传输至第一扫描信号输出端SCAN1。其中,第一晶体管T1可以是P型晶体管,也可以是N型晶体管。例如第一晶体管T1为P型晶体管时,第二节点N2电位为低电位时,第一晶体管T1导通。第一电容Cst1具有电荷存储作用,可以对第一晶体管T1的栅极的电位进行存储,因第二节点N2与第一晶体管T1的栅极电连接,即第一电容Cst1可对第二节点N2的电位进行存储。
其中,第二晶体管T2可根据与其栅极电连接的第三节点N3的电位导通或关断,并在第二晶体管T2导通时将第二时钟信号输入端CK2输入的信号传输至第一扫描信号输出端SCAN1。其中,第二晶体管T2可以是P型晶体管,也可以是N型晶体管。第二电容Cst2具有电荷存储作用,可以对第二晶体管T2的栅极的电位进行存储,因第三节点N3与第二晶体管T2的栅极电连接,即第二电容Cst2可对第三节点N3的电位进行存储。
设置输出模块130包括第一晶体管T1和第一电容Cst1,以及还包括第二晶体管T2和第二电容Cst2,可以实现对第一扫描信号输出端SCAN1输出的扫描信号的有效控制,且输出模块130仅包括第一晶体管T1、第一电容Cst1、第二晶体管T2和第二电容Cst2,使得输出模块130所包括元件数量少,进而使得移位寄存器的结构简单,有利于窄边框的实现。并且将该移位寄存器应用于显示面板时,可以将移位寄存器中的晶体管,与显示面板上的其他元件在同一工艺流程中制作而成,从而节约了工艺流程,降低了成本。
图4是本发明实施例提供的另一种移位寄存器的结构示意图,参考图4,可选的,第一输出控制模块110包括第三晶体管T3和第四晶体管T4,第三晶体管T3和第四晶体管T4均包括栅极、第一极和第二极;
第三晶体管T3的栅极作为第一输出控制模块110的第一控制端A1,第三晶体管T3的第一极作为第一输出控制模块110的第一输入端B1,第三晶体管T3的第二极作为第一输出控制模块110的输出端;
第四晶体管T4的栅极作为第一输出控制模块110的第二控制端A2,第四晶体管T4的第一极作为第一输出控制模块110的第二输入端B2,第四晶体管T4的第二极作为第一输出控制模块110的输出端。
其中,第三晶体管T3可以根据与其栅极电连接的第一时钟信号输入端CK1输入的第一时钟信号导通或关断,并在导通时将第二电位信号输入端VGL输入的第二电位信号传输至第二节点N2。第四晶体管T4可以根据与其栅极电连接的第一扫描信号输出端SCAN1输出扫描信号导通或关断,并在导通时将第一电位信号输入端VGH输入的第一电位信号传输至第二节点N2。输出模块130根据与其第一控制端G1电连接的第二节点N2的电位控制输出模块130 的第一输入端H1和输出端之间的连通状态。其中,第三晶体管T3和第四晶体管T4可以是P 型晶体管,也可以是N型晶体管。
设置第一输出控制模块110包括第三晶体管T3和第四晶体管T4,可实现对第二节点N2 电位的有效控制,并且第一输出控制模块110仅包括第三晶体管T3和第四晶体管T4,使得第一输出控制模块110所包括元件数量少,进而使得移位寄存器的结构简单,有利于窄边框的实现。并且将该移位寄存器应用于显示面板时,可以将移位寄存器中的晶体管,与显示面板上的其他元件在同一工艺流程中制作而成,从而节约了工艺流程,降低了成本。
图5是本发明实施例提供的另一种移位寄存器的结构示意图,参考图5,可选的,第二输出控制模块120包括第五晶体管T5,第五晶体管T5包括栅极、第一极和第二极;第五晶体管T5的栅极作为第二输出控制模块120的控制端D1,第五晶体管T5的第一极作为第二输出控制模块120的输入端E1,第五晶体管T5的第二极作为第二输出控制模块120的输出端F1。
其中,第五晶体管T5可根据与其栅极电连接的第一时钟信号输入端CK1输入的第一时钟信号导通或关断,并在导通时将移位信号输入端STV输入的移位信号传输至第三节点N3。输出模块130根据与其第二控制端G2电连接的第三节点N3的电位控制输出模块130的第二输入端H2与输出模块130的输出端之间的连通状态。其中,第五晶体管T5可以是P型晶体管,也可以是N型晶体管。
图6是本发明实施例提供的另一种移位寄存器的结构示意图,参考图6,可选的,移位寄存器还包括第六晶体管T6,第三节点N3通过第六晶体管T6与输出模块130的第二控制端 G2电连接;
其中,第六晶体管T6包括栅极、第一极和第二极,第六晶体管T6的栅极与第二电位信号输入端VGL电连接,第六晶体管T6的第一极与第三节点N3电连接,第六晶体管T6的第二极与输出模块130的第二控制端G2电连接。
其中,第六晶体管T6可以是P型晶体管,也可以是N型晶体管。参考图9,第三节点N3通过第六晶体管T6与输出模块130的第二控制端G2电连接,第六晶体管T6的栅极与第二电位信号输入端VGL电连接,其中,第二电位信号输入端VGL输入的第二电位信号始终控制第六晶体管T6处于导通状态,例如第六晶体管T6为P型晶体管时,第二电位信号输入端 VGL输入的第二电位信号为低电平信号。在第三节点N3与输出模块130的第二控制端G2之间设置第六晶体管T6,此时第三节点N3与输出模块130的第二控制端G2之间间接连接,可以使得第六晶体管T6可以承受一定的压降,进而降低输出模块130中的元件被击穿的风险,提高移位寄存器的可靠性。
需要说明的是,为例使得附图较为简化,图3-图6所示移位寄存器中未示出反相器200 的具体结构,图3-图6所示移位寄存器中反相器200的结构可以参考图1中反相器200。
图7是本发明实施例提供的另一种移位寄存器的结构示意图,参考图7,可选的,复位模块210包括第七晶体管T7和第八晶体管T8,第七晶体管T7和第八晶体管T8均包括栅极、第一极和第二极,第七晶体管T7的栅极作为复位模块210的第一控制端J1,第七晶体管T7的第一极作为复位模块210的第一输入端,第七晶体管T7的第二极与与第八晶体管T8的第一极电连接;第八晶体管T8的栅极作为复位模块210的第二控制端,第八晶体管T8的第二极作为复位模块210的输出端。
其中,第七晶体管T7根据与其栅极电连接的第二时钟信号输入端CK2的第二时钟信号导通或关断,第八晶体管T8根据与其栅极电连接的第一时钟信号输入端CK1输入的第一时钟信号导通或关断。其中,第七晶体管T7和第八晶体管T8可以是P型晶体管,也可以是N型晶体管。例如,第七晶体管T7和第八晶体管T8都为P型晶体管时,在第一时钟信号和第二时钟信号都为低电平信号时,第八晶体管T8和第七晶体管T7导通,高电平的第一电位信号传输至第二扫描信号输出端SCAN2。
通过将复位模块210进一步细化为第七晶体管T7和第八晶体管T8,可以有效控制第一电位信号输出端VGH与第二扫描信号输出端SCAN2之间的连通状态。
图8是本发明实施例提供的另一种移位寄存器的结构示意图,参考图8,可选的,上拉模块220包括第九晶体管T9,第九晶体管T9包括栅极、第一极和第二极,第九晶体管T9的栅极作为上拉模块220的控制端,第九晶体管T9的第一极作为上拉模块220的输入端,第九晶体管T9的第二极作为上拉模块220的输出端;
下拉模块230包括第十晶体管T10,第十晶体管T10的栅极作为第十晶体管T10的控制端,第十晶体管T10的第一极作为下拉模块230的输入端,第十晶体管T10的第二极作为下拉模块230的输出端。
其中,第九晶体管T9根据与其栅极电连接的第一扫描信号输出端SCAN1输出的第一扫描信号导通或关断,并在导通时将高电平的第一电位信号传输至第二扫描信号输出端SCAN2。第十晶体管T10根据与其栅极电连接的第一节点N1的电位导通或关断,并在导通时将复位信号传输至第二扫描信号输出端SCAN2。通过设置上拉模块220包括第九晶体管T9,下拉模块230包括第十晶体管T10,可实现对第二扫描信号输出端SCAN2输出的第二扫描信号的有效控制。
图9是本发明实施例提供的另一种移位寄存器的结构示意图,参考图9,可选的,下拉控制模块240包括第十一晶体管T11、第十二晶体管T12,耦合模块250包括第三电容Cst3,第十一晶体管T11和第十二晶体管T12均包括栅极、第一极和第二极;
第十一晶体管T11的栅极作为下拉控制模块240的第一控制端L1,第十一晶体管T11的第一极作为下拉控制模块240的第一输入端M1,第十一晶体管T11的第二极作为下拉控制模块240的输出端;
第十二晶体管T12的栅极作为下拉控制模块240的第二控制端L2,第十二晶体管T12的第一极作为下拉控制模块240的第二输入端M2,第十二晶体管T12的第二极与第十一晶体管 T11的第一极电连接;
第三电容Cst3的的两个极板分别作为耦合模块250的第一端和第二端。
其中,第十一晶体管T11根据与其栅极电连接的第一扫描信号输出端SCAN1输出的第一扫描信号导通或关断,并在导通时将高电平的第一电位信号传输至第一节点N1;第十二晶体管T12根据与其栅极电连接的第一时钟信号输入端输入的第一时钟信号导通或关断,并在导通时,将复位信号传输至第一节点N1。第三电容Cst3可以起到存储第一节点N1电位的作用,例如当第十一晶体管T11和第十二晶体管T12均关断,且第二时钟信号为发生跳变时,第三电容Cst3可以保持第一节点N1的电位。
图10是本发明实施例提供的另一种移位寄存器的结构示意图,参考图10,可选的,扫描单元100中,输出模块130包括第一晶体管T1、第一电容Cst1、第二晶体管T2和第二电容Cst2,第一输出控制模块110包括第三晶体管T3和第四晶体管T4,第二输出控制模块120 包括第五晶体管T5,移位寄存器还包括第六晶体管T6;
其中,第一晶体管T1的栅极与第二节点N2电连接,第一晶体管T1的第一极与第一电位信号输入端VGH电连接,第一晶体管T1的第二极与扫描信号输出端SCAN电连接,第一电容Cst1的两端分别于第一晶体管T1的栅极和第一极电连接;第二晶体管T2的栅极与第三节点N3电连接,第二晶体管T2的第一极与第二时钟信号输入端CK2电连接,第二晶体管T2 的第二极作为扫描信号输出端SCAN,第二电容Cst2的两端分别于第二晶体管T2的栅极和第二极电连接;
第三晶体管T3的栅极与第一时钟信号输入端CK1电连接,第三晶体管T3的第一极与第二电位信号输入端VGL电连接,第三晶体管T3的第二极与第二节点N2电连接;第四晶体管 T4的栅极与扫描信号输出端SCAN电连接,第四晶体管T4的第一极与第一电位信号输入端 VGH电连接,第四晶体管T4的第二极与第二节点N2电连接;
第五晶体管T5的栅极与第一时钟信号输入端CK1电连接,第五晶体管T5的第一极与移位信号输入端STV电连接,第五晶体管T5的第二极与第三节点N3电连接;
第六晶体管T6的栅极与所述第二电位信号输入端VGL电连接,第六晶体管T6的第一极与第三节点N3电连接,第六晶体管T6的第二极与第二晶体管T2的栅极电连接;
反相器200中,复位模块210包括第七晶体管T7和第八晶体管T8;上拉模块220包括第九晶体管T9;下拉模块230包括第十晶体管T10;下拉控制模块240包括第十一晶体管T11、第十二晶体管T12,耦合模块250包括第三电容Cst3;
第七晶体管T7的栅极与第二时钟信号输入端CK2电连接,第八晶体管T8的栅极与第一时钟信号输入端CK1电连接,第七晶体管T7的第一极与第一电位信号输入端VGH电连接,第七晶体管T7的第二极与第八晶体管T8的第一极电连接,第八晶体管T8的第二极与第二扫描信号输出端SCAN2电连接;
第九晶体管T9的栅极与第一扫描信号输出端SCAN1电连接,第九晶体管T9的第一极与第一电位信号输入端VGH电连接,第九晶体管T9的第二极与第二扫描信号输出端SCAN2电连接;
第十晶体管T10的栅极与第一节点N1电连接,第十晶体管T10的第一极与复位信号输入端RST电连接,第十晶体管T10的第二极与第二扫描信号输出端SCAN2电连接;
第十一晶体管T11的栅极与第一扫描信号输出端SCAN1电连接,第十二晶体管T12的栅极与第一时钟信号输入端CK1电连接,第十一晶体管T11的第一极与第一电位信号输入端VGH 电连接,第十一晶体管T11的第二极与第一节点N1电连接,第十二晶体管T12的第一极与复位信号输入端RST电连接,第十二晶体管T12的第二极与第一节点N1电连接;第三电容 Cst3的两端分别与第二时钟信号输入端CK2和第一节点N1电连接。
图2所示驱动时序同样适用于图10所示移位寄存器,参考图2和图10,
移位寄存器的驱动时序可以分为五个阶段。
在第一阶段t1,移位信号为高电平,第一时钟信号为低电平,第二时钟信号为低电平,复位信号为高电平。第三晶体管T3的栅极输入的信号为第一时钟信号,故第三晶体管T3导通,第一晶体管T1导通,故高电平的第一电位信号通过第一晶体管T1传输至第一扫描信号输出端SCAN1,即扫描信号输入端输出高电平。第四晶体管T4的栅极与第一扫描信号输出端 SCAN1电连接,故第四晶体管T4关断。
第五晶体管T5的栅极输入低电平的第一时钟信号,第五晶体管T5导通,相应的,第三节点N3为高电平;第二晶体管T2关断。
在第一阶段t1,第七晶体管T7的栅极输入低电平的第二时钟信号,第八晶体管T8的栅极输入低电平的第一时钟信号,第七晶体管T7和第八晶体管T8均导通,进而使得高电平的第一电位信号通过第七晶体管T7和第八晶体管T8传输至第二扫描信号输出端SCAN2。
在第一阶段,第九晶体管T9的栅极输入高电平的第一扫描信号,第九晶体管T9关断;第十一晶体管T11的栅极输入高电平的第一扫描信号,第十一晶体管T11关断;第十二晶体管T12的栅极输入低电平的第一时钟信号,第十二晶体管T12通,高电平的复位信号通过第十二晶体管T12传输至第一节点N1,即第一节点N1为高电位,第十晶体管T10关断。
因此,在第一阶段t1,第一扫描信号输出端SCAN1输出的扫描信号为高电平信号,第二扫描信号输出端SCAN2输出的第二扫描信号为高电平信号。
在第二阶段t2,移位信号保持高电平,第一时钟信号跳变为高电平,第二时钟信号保持低电平,复位信号保持高电平。第三晶体管T3根据其栅极输入的高电位的第一时钟信号控制而关断;由于第一电容Cst1的存储保持作用,第二节点N2保持第一阶段t1的低电平,则第一晶体管T1根据自身栅极的低电平而导通,高电平的第一电位信号通过第一晶体管T1传输至第一扫描信号输出端SCAN1。第四晶体管T4的栅极连接第一扫描信号输出端SCAN1,故第四晶体管T4根据自身栅极的高电位而关断。
第二阶段t2,第五晶体管T5的栅极输入高电平的第一时钟信号,第五晶体管T5响应该高电平的第一时钟信号而关断;由于第二电容Cst2的存储保持作用,故第二晶体管T2的栅极保持第一阶段t1的高电平,第二晶体管T2关断。
第二阶段t2,第七晶体管T7的栅极输入低电平的第二时钟信号,第七晶体管T7导通;第八晶体管T8的栅极输入高电平的第一时钟信号,第八晶体管T8关断;因此在第二阶段复位模块210关断。
在第二阶段t2,第九晶体管T9的栅极输入高电平的第一扫描信号,第九晶体管T9关断;第十一晶体管T11的栅极输入高电平的第一扫描信号,第十一晶体管T11关断;第十二晶体管T12的栅极输入高电平的第一时钟信号,第十二晶体管T12关断;由于第三电容Cst3的存储作用,第一节点N1也保持高电平,进而使得第十晶体管T10关断。即在第二阶段,第九晶体管T9和第十晶体管T10都关断,因将移位寄存器应用于显示面板时,第二扫描信号输出端SCAN2通过通过信号线连接至像素,因此连接第二扫描信号输出端SCAN2的信号线与显示面板中其他膜层会存在寄生电容,该寄生电容可使得第二扫描信号输出端SCAN2保持上一阶段输出的高电平。
因此,在第二阶段t2,第一扫描信号输出端SCAN1和第二扫描信号输出端SCAN2输出的第二扫描信号为高电平信号。
在第三阶段t3,移位信号跳变为低电平,第一时钟信号跳变为低电平,第二时钟信号跳变为高电平,复位信号保持高电平。第三晶体管T3根据其栅极输入的低电位的第一时钟信号而导通,低电位的第二电位信号传输至第二节点N2,第一晶体管T1导通,高电平的第一电位信号通过第一晶体管T1传输至第一扫描信号输出端SCAN1。故第四晶体管T4根据其栅极的高电位而关断。
第三阶段t3,第五晶体管T5的栅极输入低电平的第一时钟信号,第五晶体管T5导通,低电平的移位信号通过第五晶体管T5传输至第三节点N3;第二晶体管T2导通,相应的,高电平的第二时钟信号通过第二晶体管T2传输至第一扫描信号输出端SCAN1。
第三阶段t3,第七晶体管T7的栅极输入高电平的第二时钟信号,第七晶体管T7的关断;第八晶体管T8的栅极输入低电平的第一时钟信号,第八晶体管T8导通;因此在第三阶段复位模块210关断。
在第三阶段t3,第九晶体管T9的栅极输入高电平的第一扫描信号,第九晶体管T9关断;第十一晶体管T11的栅极输入高电平的第一扫描信号,第十一晶体管T11关断;第十二晶体管T12的栅极输入低电平的第一时钟信号,第十二晶体管T12导通,低电平的复位信号通过第十二晶体管T12传输第一节点N1,第十晶体管T10导通,进而将高电平的复位信号传输至第二扫描信号输出端SCAN2。
因此,在第三阶段t23,第一扫描信号输出端SCAN1输出高电平信号,第二扫描信号输出端SCAN2输出的第二扫描信号为高电平信号。
在第四阶段t4,移位信号跳变为高电平,第一时钟信号跳变为高电平,第二时钟信号跳变为低电平,复位信号保持高电平。第五晶体管T5根据其栅极输入的高电平的第一时钟信号而关断。第二晶体管T2的栅极与第三节点N3电连接,由于第二电容Cst2的存储保持作用,使得第二晶体管T2的栅极和第三节点N3保持上一阶段的低电平,第二晶体管T2根据其自身栅极的低电平而导通,低电平的第二时钟信号通过第二晶体管T2传输至第一扫描信号输出端SCAN1。
第四晶体管T4根据其自身栅极输入的低电平第一扫描信号而导通,高电平的第一电位信号通过第四晶体管T4传输至第二节点N2;故第一晶体管T1根关断。第三晶体管T3根据其栅极输入的高电位的第一时钟信号而关断。
在第四阶段t4,第七晶体管T7的栅极输入低电平的第二时钟信号,第七晶体管T7导通;第八晶体管T8的栅极输入高电平的第一时钟信号,第八晶体管T8关断;因此在第四阶段复位模块210关断。
在第四阶段t4,第九晶体管T9的栅极输入低电平的第一扫描信号,第九晶体管T9导通,高电平的第一电位信号通过第九晶体管T9传输至第二扫描信号输出端SCAN2。第十一晶体管 T11的栅极输入低电平的第一扫描信号,第十一晶体管T11导通,高电平的第一电位信号通过第十一晶体管T11传输至第一节点N1;第十二晶体管T12的栅极输入高电平的第一时钟信号,第十二晶体管T12关断。因此,在第三阶段,第一节点N1为高电平,第十晶体管T10关断。
因此,在第四阶段t24,第一扫描信号输出端SCAN1输出低电平信号,第二扫描信号输出端SCAN2输出的第二扫描信号为高电平信号。在第四阶段,反相器可起到反相作用。
在第五阶段t5,移位信号保持高电平,第一时钟信号跳变为低电平,第二时钟信号跳变为高电平,复位信号跳变为低电平。第三晶体管T3根据其栅极输入的低电位的第一时钟信号而导通,低电位的第二电位信号通过第三晶体管T3传输至第二节点N2;第一晶体管T1导通,故高电平的第一电位信号通过第一晶体管T1传输至第一扫描信号输出端SCAN1,即第一扫描信号输出端SCAN1输出高电平。第四晶体管T4根据其栅极的高电位而关断。
第五阶段t5,第五晶体管T5响应低电平的第一时钟信号而导通,将高电平的移位信号通过第五晶体管T5传输至第三节点N3;第二晶体管T2根据其栅极的高电平而关断。
第五阶段t5,第七晶体管T7的栅极输入高电平的第二时钟信号,第七晶体管T7的关断;第八晶体管T8的栅极输入低电平的第一时钟信号,第八晶体管T8导通;因此在第五阶段复位模块210关断。
在第五阶段t5,第九晶体管T9的栅极输入高电平的第一扫描信号,第九晶体管T9关断;第十一晶体管T11的栅极输入高电平的第一扫描信号,第十一晶体管T11关断;第十二晶体管T12的栅极输入低电平的第一时钟信号,第十二晶体管T12导通,低电平的复位信号通过第十二晶体管T12传输第一节点N1,第十晶体管T10导通,进而将低电平的复位信号传输至第二扫描信号输出端SCAN2。
因此,在第五阶段t25,第一扫描信号输出端SCAN1输出高电平信号,第二扫描信号输出端SCAN2输出的第二扫描信号为低电平信号,第五阶段,反相器起到反相作用。
本实施例提供的移位寄存器,包括十二个晶体管和三个电容,可通过较少数量的元件实现相反的两个扫描信号(第一扫描信号和第二扫描信号)的输出,其中两个相反的扫描信号输入到现有像素电路的扫描信号输入端和发光控制信号输入端,有利于窄边框的实现。
本发明实施例还提供了一种显示面板,图11是本发明实施例提供的一种显示面板的结构示意图,参考图11,该显示面板300包括本发明任意实施例提供的移位寄存器310;还包括第一电位信号线320、第二电位信号线330、启动信号线340、第一时钟信号线350、第二时钟信号线360和复位信号线390,该复位信号线390与移位寄存器的复位控制信号输入端电连接;
移位寄存器310的第一电位信号输入端与第一电位信号线320电连接,移位寄存器310 的第二电位信号输入端与第二电位信号线330电连接;
各移位寄存器310级联连接,第一级移位寄存器的移位信号输入端与启动信号线340电连接;相邻的两级移位寄存器310中,前一级移位寄存器310的扫描信号输出端与后一级移位寄存器310的移位信号输入端电连接。
其中,该显示面板例如可以为有机发光二极管显示面板、液晶显示面板或电子纸显示面板等。每一级移位寄存器310的第一扫描信号输出端与显示面板上的扫描线370电连接,向各扫描线370传输扫描信号;每一级移位寄存器310的第二扫描信号输出端与发光控制线380 电连接。初级移位寄存器310将启动信号线340上的启动信号移位,并通过其第一扫描信号输出端输出第一扫描信号,通过其第二扫描信号输出端输出第二扫描信号,相邻的两级移位寄存器310中,后一级移位寄存器310将前一级移位寄存器310输出的扫第一描信号移位,并输出。
需要说明的是,图11所示显示面板以移位寄存器310位于显示面板的一侧边框进行了示意,可选地,移位寄存器310还可设置于显示面板的两侧,进而使得两侧边框宽度较小,且尺寸较为一致,使得显示面板实现窄边框,且外观更加美观,提高用于体验。
本实施例提供的显示面板,包括本发明任意实施例提供的移位寄存器,其中包括扫描单元和反相器,反相器包括复位模块、上拉模块、下拉模块、下拉控制模块、耦合模块,通过设置移位寄存器包括扫描单元和反相器,使得该移位寄存器可同时输出相反的两个扫描信号,并且各模块所需的元件数量较少,有利于窄边框的实现。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种移位寄存器,其特征在于,包括扫描单元、反相器、移位信号输入端、第一扫描信号输出端、第二扫描信号输出端;所述扫描单元用于将所述移位信号输入端输入的信号移位输出至所述第一扫描信号输出端;
所述反相器包括复位模块、上拉模块、下拉模块、下拉控制模块、耦合模块;
所述复位模块用于根据其自身控制端的信号将第一电位信号引入至第二扫描信号输出端;
所述上拉模块用于根据所述第一扫描信号输出端输出的第一扫描信号将所述第一电位信号引入至所述第二扫描信号输出端;
所述下拉模块用于根据第一节点的电位将复位信号引入至所述第二扫描信号输出端;
所述下拉控制模块用于根据第一时钟信号将复位信号传输至第一节点,或者根据所述第一扫描信号将所述第一电位信号传输至所述第一节点;
所述耦合模块用于根据第二时钟信号的变化耦合所述第一节点的电位。
2.根据权利要求1所述的移位寄存器,其特征在于,所述移位寄存器还包括第一电位信号输入端、第二电位信号输入端、第一时钟信号输入端、第二时钟信号输入端、复位控制信号输入端;所述第一电位信号输入端用于输入所述第一电位信号,所述第二电位信号输入端用于输入第二电位信号,所述第一时钟信号输入端用于输入所述第一时钟信号,所述第二时钟信号输入端用于输入所述第二时钟信号,所述复位信号输入端用于输入复位信号;
所述扫描单元分别与所述移位信号输入端、所述第一电位信号输入端、所述第二电位信号输入端、所述第一时钟信号输入端、所述第二时钟信号输入端、所述第一扫描信号输出端电连接;
所述复位模块包括第一控制端、第二控制端、输入端和输出端,所述复位模块的第一控制端与所述第二时钟信号输入端电连接,所述复位模块的第二控制端与所述第一时钟信号输入端电连接,所述复位模块的输入端与所述第一电位信号输入端电连接,所述复位模块的输出端与所述第二扫描信号输出端电连接,所述复位模块用于根据所述复位模块的第一控制端和所述复位模块的第二控制端输入的信号导通或关断;
所述上拉模块包括控制端、输入端和输出端,所述上拉模块的控制端与所述第一扫描信号输出端电连接,所述上拉模块的输入端与所述第一电位信号输入端电连接,所述上拉模块的输出端与所述第二扫描信号输出端电连接,所述上拉模块用于根据所述上拉模块的控制端输入的信号导通或关断;
所述下拉模块包括控制端、输入端和输出端,所述下拉模块的控制端与第一节点电连接,所述下拉模块的输入端与所述复位信号输入端电连接,所述下拉模块的输出端与所述第二扫描信号输出端电连接,所述下拉模块用于根据所述下拉模块的控制端的输入的信号导通或关断;
所述下拉控制模块包括第一控制端、第二控制端、第一输入端、第二输入端、输出端,所述下拉控制模块的第一控制端与所述第一扫描信号输出端电连接,所述下拉控制模块的第二控制端与第一时钟信号输入端电连接,所述下拉控制模块的第一输入端与所述第一电位信号输入端电连接,所述下拉控制模块的第二输入端与所述复位信号输入端电连接,所述下拉控制模块的输出端与所述第一节点电连接,所述下拉控制模块用于根据所述下拉控制模块的第一控制端输入的信号控制所述第一输入端与所述下拉控制模块的输出端的连通状态,以及用于根据下拉控制模块的第二控制端输入的信号控制所述第二输入端与所述下拉控制模块的输出端之间的连通状态;
所述耦合模块的第一端与所述第二时钟信号输入端电连接,所述耦合模块的第二端与所述第一节点电连接。
3.根据权利要求2所述的移位寄存器,其特征在于,所述扫描单元包括第一输出控制模块、第二输出控制模块和输出模块;
所述第一输出控制模块包括第一控制端、第二控制端、第一输入端、第二输入端、输出端,所述第一输出控制模块的第一控制端与所述第一时钟信号输入端电连接,所述第一输出控制模块的第二控制端与所述第一扫描信号输出端电连接,所述第一输出控制模块的第一输入端与所述第二电位信号输入端电连接,所述第一输出控制模块的第二输入端与所述第一电位信号输入端电连接,所述第一输出控制模块的输出端与第二节点电连接;所述第一输出控制模块用于根据第一控制端输入的信号控制所述第一输出控制模块的第一输入端和所述第一输出控制模块的输出端之间的连通状态,以及用于根据第二控制端输入的信号控制所述第一输出控制模块的第二输入端和所述第一输出控制模块的输出端之间的连通状态;
所述第二输出控制模块包括控制端、输入端和输出端,所述第二输出控制模块的控制端与所述第一时钟信号输入端电连接,所述第二输出控制模块的输入端与所述移位信号输入端电连接,所述第二输出控制模块的输出端与第三节点电连接,所述第二输出控制模块用于根据所述第二输出控制模块的控制端输入的信号导通或关断;
所述输出模块包括第一控制端、第二控制端、第一输入端、第二输入端、输出端,所述输出模块的第一控制端与所述第二节点电连接,所述输出模块的第二控制端与所述第三节点电连接,所述输出模块的第一输入端与所述第一电位信号输入端电连接,所述输出模块的第二输入端与所述第二时钟信号输入端,所述输出模块的输出端作为所述扫描单元的输出端;所述输出模块用于根据所述输出模块的第一控制端的电位控制所述输出模块的第一输入端和所述第一扫描信号输出端之间的连通状态,以及还用于根据所述输出模块的第二控制端的电位控制所述输出模块的第二输入端和第一扫描信号输出端之间的连通状态。
4.根据权利要求3所述的移位寄存器,其特征在于,所述输出模块包括第一晶体管和第一电容,所述第一晶体管包括栅极、第一极和第二极,所述第一晶体管的栅极和所述第一晶体管的第一极分别与所述第一电容的两端电连接,所述第一晶体管的栅极作为所述输出模块的第一控制端,所述第一晶体管的第一极作为所述第一输出模块的第一输入端,所述第一晶体管的第二极作为所述输出模块的输出端;
所述输出模块还包括:第二晶体管和第二电容,所述第二晶体管包括栅极、第一极和第二极,所述第二晶体管的栅极和所述第二晶体管的第二极分别与所述第二电容的两端电连接,所述第二晶体管的栅极作为所述输出模块的第二控制端,所述第二晶体管的第一极作为所述输出模块的第二输入端,所述第二晶体管的第二极与所述第一晶体管的第二极电连接。
5.根据权利要求3所述的移位寄存器,其特征在于,所述第一输出控制模块包括第三晶体管和第四晶体管,所述第三晶体管和所述第四晶体管均包括栅极、第一极和第二极;
所述第三晶体管的栅极作为所述第一输出控制模块的第一控制端,所述第三晶体管的第一极作为所述第一输出控制模块的第一输入端,所述第三晶体管的第二极作为所述第一输出控制模块的输出端;
所述第四晶体管的栅极作为所述第一输出控制模块的第二控制端,所述第四晶体管的第一极作为所述第一输出控制模块的第二输入端,所述第四晶体管的第二极作为所述第一输出控制模块的输出端;所述第二输出控制模块包括第五晶体管,所述第五晶体管包括栅极、第一极和第二极;所述第五晶体管的栅极作为所述第二输出控制模块的控制端,所述第五晶体管的第一极作为所述第二输出控制模块的输入端,所述第五晶体管的第二极作为所述第二输出控制模块的输出端。
6.根据权利要求3所述的移位寄存器,其特征在于,还包括第六晶体管,所述第三节点通过所述第六晶体管与所述输出模块的第五控制端电连接;
其中,所述第六晶体管包括栅极、第一极和第二极,所述第六晶体管的栅极与所述第二电位信号输入端电连接,所述第六晶体管的第一极与所述第三节点电连接,所述第六晶体管的第二极与所述输出模块的第二控制端电连接。
7.根据权利要求2所述的移位寄存器,其特征在于,所述复位模块包括第七晶体管和第八晶体管,所述第七晶体管和所述第八晶体管均包括栅极、第一极和第二极,所述第七晶体管的栅极作为所述复位模块的第一控制端,所述第七晶体管的第一极作为所述复位模块的输入端,所述第七晶体管的第二极与所述第八晶体管的第一极电连接;所述第八晶体管的栅极作为所述复位模块的第二控制端,所述第八晶体管的第二极作为所述复位模块的输出端。
8.根据权利要求2所述的移位寄存器,其特征在于,所述上拉模块包括第九晶体管,所述第九晶体管包括栅极、第一极和第二极,所述第九晶体管的栅极作为所述上拉模块的控制端,所述第九晶体管的第一极作为所述上拉模块的输入端,所述第九晶体管的第二极作为所述上拉模块的输出端;
所述下拉模块包括第十晶体管,所述第十晶体管的栅极作为所述第十晶体管的控制端,所述第十晶体管的第一极作为所述下拉模块的输入端,所述第十晶体管的第二极作为所述下拉模块的输出端。
9.根据权利要求2所述的移位寄存器,其特征在于,所述下拉控制模块包括第十一晶体管、第十二晶体管,所述耦合模块包括第三电容;所述第十一晶体管和所述第十二晶体管均包括栅极、第一极和第二极;
所述第十一晶体管的栅极作为所述下拉控制模块的第一控制端,所述第十一晶体管的第一极作为所述下拉控制模块的第一输入端,所述第十一晶体管的第二极作为所述下拉控制模块的输出端;
所述第十二晶体管的栅极作为所述下拉控制模块的第二控制端,所述第十二晶体管的第一极作为所述下拉控制模块的第二输入端,所述第十二晶体管的第二极与所述第十一晶体管的第一极电连接;
所述第三电容的两个极板分别作为所述耦合模块的第一端和第二端。
10.一种显示面板,其特征在于,包括多个权利要求1-9任一项所述的移位寄存器;还包括第一电位信号线、启动信号线、第一时钟信号线、第二时钟信号线和复位信号线,所述第一电位信号线、所述第一时钟信号线、所述第二时钟信号线和所述复位信号线分别与所述移位寄存器电连接;
所述第一电位信号线用于传输第一电位信号,所述启动信号线用于传输启动信号,所述第一时钟信号线用于传输第一时钟信号,所述第二时钟信号线用于传输第二时钟信号,所述复位信号线用于传输复位信号;
各所述移位寄存器级联连接,第一级移位寄存器的移位信号输入端与所述启动信号线电连接;相邻的两级所述移位寄存器中,前一级所述移位寄存器的第一扫描信号输出端与后一级所述移位寄存器的移位信号输入端电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911039618.8A CN110797070B (zh) | 2019-10-29 | 2019-10-29 | 一种移位寄存器和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911039618.8A CN110797070B (zh) | 2019-10-29 | 2019-10-29 | 一种移位寄存器和显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110797070A true CN110797070A (zh) | 2020-02-14 |
CN110797070B CN110797070B (zh) | 2021-08-31 |
Family
ID=69442037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911039618.8A Active CN110797070B (zh) | 2019-10-29 | 2019-10-29 | 一种移位寄存器和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110797070B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111627372A (zh) * | 2020-06-30 | 2020-09-04 | 上海天马有机发光显示技术有限公司 | 一种移位寄存器及其电路、显示面板和电子设备 |
CN111739475A (zh) * | 2020-06-16 | 2020-10-02 | 昆山国显光电有限公司 | 一种移位寄存器及显示面板 |
CN111754915A (zh) * | 2020-06-29 | 2020-10-09 | 昆山国显光电有限公司 | 移位寄存器、发光控制电路和显示面板 |
CN112927644A (zh) * | 2021-02-02 | 2021-06-08 | 合肥维信诺科技有限公司 | 栅极驱动电路和显示面板 |
US11410609B2 (en) | 2020-06-30 | 2022-08-09 | Wuhan Tianma Microelectronics Co., Ltd. | Output control device, output control circuit and display panel |
CN115171750A (zh) * | 2022-07-07 | 2022-10-11 | 北京超弦存储器研究院 | 存储器及其访问方法、电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103187040A (zh) * | 2011-12-30 | 2013-07-03 | 海蒂斯技术有限公司 | 移位寄存器及利用它的栅极驱动电路 |
US20170192059A1 (en) * | 2008-04-02 | 2017-07-06 | Texas Instruments Incorporated | Scan test method and apparatus |
CN107016954A (zh) * | 2017-05-25 | 2017-08-04 | 厦门天马微电子有限公司 | 一种显示面板 |
CN110189681A (zh) * | 2019-06-28 | 2019-08-30 | 京东方科技集团股份有限公司 | 移位寄存器单元及驱动方法、栅极驱动电路及显示装置 |
-
2019
- 2019-10-29 CN CN201911039618.8A patent/CN110797070B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170192059A1 (en) * | 2008-04-02 | 2017-07-06 | Texas Instruments Incorporated | Scan test method and apparatus |
CN103187040A (zh) * | 2011-12-30 | 2013-07-03 | 海蒂斯技术有限公司 | 移位寄存器及利用它的栅极驱动电路 |
CN107016954A (zh) * | 2017-05-25 | 2017-08-04 | 厦门天马微电子有限公司 | 一种显示面板 |
CN110189681A (zh) * | 2019-06-28 | 2019-08-30 | 京东方科技集团股份有限公司 | 移位寄存器单元及驱动方法、栅极驱动电路及显示装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111739475A (zh) * | 2020-06-16 | 2020-10-02 | 昆山国显光电有限公司 | 一种移位寄存器及显示面板 |
CN111754915A (zh) * | 2020-06-29 | 2020-10-09 | 昆山国显光电有限公司 | 移位寄存器、发光控制电路和显示面板 |
CN111627372A (zh) * | 2020-06-30 | 2020-09-04 | 上海天马有机发光显示技术有限公司 | 一种移位寄存器及其电路、显示面板和电子设备 |
CN111627372B (zh) * | 2020-06-30 | 2022-07-26 | 武汉天马微电子有限公司 | 一种移位寄存器及其电路、显示面板和电子设备 |
US11410609B2 (en) | 2020-06-30 | 2022-08-09 | Wuhan Tianma Microelectronics Co., Ltd. | Output control device, output control circuit and display panel |
US11640796B2 (en) | 2020-06-30 | 2023-05-02 | Wuhan Tianma Microelectronics Co., Ltd. | Output control device, output control circuit, display panel, and display device |
CN112927644A (zh) * | 2021-02-02 | 2021-06-08 | 合肥维信诺科技有限公司 | 栅极驱动电路和显示面板 |
CN115171750A (zh) * | 2022-07-07 | 2022-10-11 | 北京超弦存储器研究院 | 存储器及其访问方法、电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN110797070B (zh) | 2021-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110797070B (zh) | 一种移位寄存器和显示面板 | |
US11127478B2 (en) | Shift register unit and driving method thereof, gate driving circuit, and display device | |
CN108288460B (zh) | 一种移位寄存器及其驱动方法、栅极驱动电路 | |
US11315471B2 (en) | Shift register unit, driving device, display device and driving method | |
EP3621062B1 (en) | Shift register unit and drive method therefor, gate drive circuit and display apparatus | |
CN109285496B (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 | |
CN114495829B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 | |
US11817028B2 (en) | Gate driving structure having overlapped signal wiring and capacitor, array substrate and display device | |
US11875748B2 (en) | Gate driving circuit, display substrate, display device and gate driving method for realizing frequency doubling output | |
CN107154234B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
CN110619852B (zh) | 一种扫描电路、显示面板和显示装置 | |
CN108320708B (zh) | 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
WO2019037457A1 (zh) | 一种移位寄存器、其驱动方法、驱动控制电路及显示装置 | |
CN110264948B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
US20180197497A1 (en) | Shift registers and methods for driving the same, gate driving circuits and display apparatuses | |
CN107481658B (zh) | 一种移位寄存器、其驱动方法、驱动控制电路及显示装置 | |
CN108538244B (zh) | 一种移位寄存器及其驱动方法、发射驱动电路和显示装置 | |
CN109166542B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 | |
EP3742424B1 (en) | Shift register, driving method therefor and gate drive circuit | |
US11423823B2 (en) | Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal | |
CN113299223B (zh) | 一种显示面板和显示装置 | |
CN111627372B (zh) | 一种移位寄存器及其电路、显示面板和电子设备 | |
CN108154860B (zh) | 一种栅极驱动电路及显示装置 | |
CN110767177B (zh) | 一种扫描电路及其驱动方法、显示面板和显示装置 | |
CN113257178B (zh) | 驱动电路及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |