CN111739475A - 一种移位寄存器及显示面板 - Google Patents

Abstract

本发明实施例公开了一种移位寄存器及显示面板。其中，该移位寄存器包括输入模块、第一输出模块、第二输出模块、第一输出控制模块、第二输出控制模块、第一电压耦合模块、第二电压耦合模块、第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端、扫描信号输出端和直流电位信号输入端；第一电压耦合模块通过第一节点与第一输出模块电连接，第一电压耦合模块与直流电位信号输入端电连接；第二电压耦合模块与扫描信号输出端电连接，第二电压耦合模块通过第一节点与第一输出模块电连接。本发明实施例提供的技术方案可以在大偏压应力预处理时，降低第一输出模块中的晶体管受到的应力。

Description

一种移位寄存器及显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器及显示面板。

背景技术

OLED(Organic Light-Emitting Diode，有机发光二极管)显示器，因为具备轻薄、省电等特性，越来越广泛地应用在了各种便携式电子设备中。OLED显示器中，通常包括多个像素、数据驱动电路、扫描驱动电路以及发光控制电路。其中，多个像素用于显示图像，数据驱动电路用于为像素提供数据电压，扫描驱动电路用于为像素提供扫描信号，发光控制电路用于为像素提供发光控制信号，并控制像素的发光时间。

发光控制电路、扫描驱动电路等扫描电路中，可包括多个级联的移位寄存器，以实现逐行扫描。

发明内容

本发明实施例提供一种移位寄存器及显示面板，可以在大偏压应力预处理时，降低扫描信号输出端由高电位变为低电位时，通过第二电压耦合模块对第一节点拉低的幅度，稳定第一节点的电压，从而降低第一输出模块中的晶体管受到的应力，以提高电路工作的可靠性。

第一方面，本发明实施例提供了一种移位寄存器，包括输入模块、第一输出模块、第二输出模块、第一输出控制模块、第二输出控制模块、第一电压耦合模块、第二电压耦合模块、第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端、扫描信号输出端和直流电位信号输入端；

输入模块与第一时钟信号输入端和移位信号输入端电连接，输入模块通过第一节点与第一输出模块电连接，输入模块用于控制第一节点的电位；

第一输出控制模块与第一电位信号输入端和第二时钟信号输入端电连接，第一输出控制模块通过第一节点与第一输出模块电连接，第一输出模块通过第二节点与第二输出模块电连接；第一输出控制模块用于控制第一节点的电位，第一节点控制第一输出模块的导通状态；

第二输出控制模块与第二电位信号输入端和第一时钟信号输入端电连接，第二输出控制模块通过第一节点与第一输出模块电连接，第二输出模块通过第二节点与第二输出模块电连接；第二输出控制模块用于控制第二节点的电位，第二节点控制第二输出模块的导通状态；

第一电压耦合模块通过第一节点与第一输出模块电连接，第一电压耦合模块与直流电位信号输入端电连接；

第二电压耦合模块与扫描信号输出端电连接，第二电压耦合模块通过第一节点与第一输出模块电连接；

第一输出模块与第二时钟信号输入端和扫描信号输出端电连接；第一输出模块导通期间，第二时钟信号输入端输入的信号传输至扫描信号输出端；

第二输出模块与第一电位信号输入端和扫描信号输出端电连接；第二输出模块导通期间，第一电位信号输入端输入的信号传输至扫描信号输出端。

进一步地，直流电位信号输入端与第一电位信号输入端为同一信号输入端；或者，直流电位信号输入端与第二电位信号输入端为同一信号输入端。

进一步地，第一电压耦合模块包括第一电容，其中，第一电容的第一端通过第一节点与第一输出模块电连接，第一电容的第二端与直流电位信号输入端电连接。

进一步地，第二电压耦合模块包括第二电容，第二电容的第一端与扫描信号输出端电连接，第二电容的第二端通过第一节点与第一输出模块电连接。

进一步地，第一电容大于或等于第二电容的三分之一，小于或等于第二电容的二分之一。

进一步地，输入模块包括第一晶体管，第一晶体管的控制端与第一时钟信号输入端电连接，第一晶体管的第一端与移位信号输入端电连接，第一晶体管的第二端通过第一节点与第一输出模块电连接。

进一步地，第一输出控制模块包括第二晶体管和第三晶体管；

第二晶体管的控制端通过第二节点与第二输出模块电连接，第二晶体管的第一端与第一电位信号输入端电连接，第二晶体管的第二端与第三晶体管的第一端电连接；

第三晶体管的控制端与第二时钟信号输入端电连接，第三晶体管的第二端通过第一节点与第一输出模块电连接；

第二输出控制模块包括第四晶体管和第五晶体管；

第四晶体管的控制端通过第一节点与第一输出模块电连接；第四晶体管的第一端与第一时钟信号输入端电连接；

第五晶体管的控制端与第一时钟信号输入端电连接，第五晶体管的第一端与第二电位信号输入端电连接；第四晶体管的第二端，以及第五晶体管的第二端，通过第二节点与第二输出模块电连接。

进一步地，第一输出模块包括：

第六晶体管，第六晶体管的控制端通过第一节点与输入模块、第一输出控制模块、第二输出控制模块、第一电压耦合模块和第二电压耦合模块电连接，第六晶体管的第一端与第二时钟信号输入端电连接，第六晶体管的第二端与扫描信号输出端电连接；

第二输出模块包括：

第七晶体管，第七晶体管的控制端通过第二节点与输入模块、第一输出控制模块、第二输出控制模块、第一电压耦合模块和第二电压耦合模块电连接，第七晶体管的第一端与第一电位信号输入端电连接，第七晶体管的第二端与扫描信号输出端电连接；

第三电容，第三电容的第一端与第七晶体管的控制端电连接，第三电容的第二端与第七晶体管的第二端电连接。

进一步地，该移位寄存器还包括第八晶体管，第八晶体管的控制端与第二电位信号输入端电连接，第八晶体管的第一端通过第一节点与第一输出模块、第一电压耦合模块和第二电压耦合模块电连接，第八晶体管的第二端与输入模块、第一输出控制模块和第二输出控制模块电连接。

第二方面，本发明实施例还提供了一种显示面板，包括第一时钟信号线、第二时钟信号线、第一电位信号线、第二电位信号线、启动信号线和至少两个本发明任意实施例提供的移位寄存器；

至少两个移位寄存器级联连接，第一级移位寄存器的移位信号输入端与启动信号线电连接；前一级移位寄存器的扫描信号输出端与后一级移位寄存器的移位信号输入端电连接；

任一移位寄存器的第一电位信号输入端与第一电位信号线电连接，第二电位信号输入端与第二电位信号线电连接；

第奇数级移位寄存器的第一时钟信号输入端与第一时钟信号线电连接，第二时钟信号输入端与第二时钟信号线电连接；

第偶数级移位寄存器的第一时钟信号输入端与第二时钟信号线电连接，第二时钟信号输入端与第一时钟信号线电连接。

本发明实施例的技术方案中通过设置第一电压耦合模块，其中，第一电压耦合模块通过第一节点与第一输出模块电连接，第一电压耦合模块与直流电位信号输入端电连接，以在大偏压应力预处理时，降低扫描信号输出端由高电位变为低电位时，通过第二电压耦合模块对第一节点拉低的幅度，稳定第一节点的电压，从而降低第一输出模块中的晶体管受到的应力，以提高电路工作的可靠性。

附图说明

图1为本发明实施例提供的一种移位寄存器的结构示意图；

图2为本发明实施例提供的一种时序波形图；

图3为本发明实施例提供的又一种移位寄存器的结构示意图；

图4为本发明实施例提供的又一种移位寄存器的结构示意图；

图5至图10为与图2的各阶段对应的各晶体管的导通状态示意图；

图11为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

本发明实施例提供一种移位寄存器。该移位寄存器可设置于显示面板的扫描电路，例如扫描驱动电路或发光控制电路中。图1为本发明实施例提供的一种移位寄存器的结构示意图。该移位寄存器包括输入模块100、第一输出模块200、第二输出模块300、第一输出控制模块400、第二输出控制模块500、第一电压耦合模块600、第二电压耦合模块700、第一时钟信号输入端101、第二时钟信号输入端102、第一电位信号输入端201、第二电位信号输入端202、移位信号输入端301、扫描信号输出端401和直流电位信号输入端501。

其中，输入模块100与第一时钟信号输入端101和移位信号输入端301电连接，输入模块100通过第一节点N1与第一输出模块200电连接，输入模块100用于控制第一节点N1的电位。

第一输出控制模块400与第一电位信号输入端201和第二时钟信号输入端102电连接，第一输出控制模块400通过第一节点N1与第一输出模块200电连接，第一输出模块200通过第二节点N2与第二输出模块300电连接；第一输出控制模块400用于控制第一节点N1的电位，第一节点N1控制第一输出模块200的导通状态。

第二输出控制模块500与第二电位信号输入端202和第一时钟信号输入端101电连接，第二输出控制模块500通过第一节点N1与第一输出模块200电连接，第二输出模块300通过第二节点N2与第二输出模块300电连接；第二输出控制模块500用于控制第二节点N2的电位，第二节点N2控制第二输出模块300的导通状态。

第一电压耦合模块600通过第一节点N1与第一输出模块200电连接，第一电压耦合模块600与直流电位信号输入端501电连接。

第二电压耦合模块700与扫描信号输出端401电连接，第二电压耦合模块700通过第一节点N1与第一输出模块200电连接。

第一输出模块200与第二时钟信号输入端102和扫描信号输出端401电连接；第一输出模块200导通期间，第二时钟信号输入端102输入的信号传输至扫描信号输出端401。

第二输出模块300与第一电位信号输入端201和扫描信号输出端401电连接；第二输出模块300导通期间，第一电位信号输入端201输入的信号传输至扫描信号输出端401。

其中，输入模块100和第一输出控制模块400通过控制第一节点N1的电位来控制第一输出模块200的导通状态。第二输出控制模块500通过控制第二节点N2的电位来控制第二输出模块300的导通状态。第一输出模块200和第二输出模块300的导通状态决定了扫描信号输出端401输出的扫描信号的电位。

其中，第一时钟信号输入端101和第二时钟信号输入端102输入的时钟信号可以相位相反，周期相同。第一电位信号输入端201可以输入恒定的高电位或低电位。第一电位可以是高电位或低电位。第二电位和第一电位逻辑相反，即第一电位信号输入端201和第二电位信号输入端202输入的电位逻辑相反。示例性的，第一电位信号输入端201输入的第一电位为恒定的高电位，第二电位信号输入端202输入的第二电位为恒定的低电位。直流电位信号输入端501可以与显示面板上的任意直流电源线电连接，本发明实施例对此不作限定。

其中，输入模块100可响应于第一时钟信号输入端101输入的信号而导通或关断，即控制移位信号输入端201与第一节点N1的导通状态，并在输入模块100导通时，即控制移位信号输入端201与第一节点N1之间导通时，将移位信号输入端201输入的信号传输至第一节点N1，以控制第一节点N1的电位。第一输出控制模块400可响应于第二时钟信号输入端102输入的信号和第二节点N2的电位，从而控制第一电位信号输入端201和第一节点N1之间的导通状态，并在第一电位信号输入端201和第一节点N1之间导通时，将第一电位信号输入端201的第一电位传输至第一节点N1，以控制第一节点N1的电位。第二输出控制模块500可响应于第一节点N1的电位，从而控制第一时钟信号输入端101和第二节点N2之间的导通状态，并在第一时钟信号输入端101和第二节点N2之间导通时，将第一时钟信号输入端101输入的信号传输至第二节点N2；第二输出控制模块500可响应于第一时钟信号输入端101输入的信号，从而控制第二电位信号输入端202和第二节点N2之间的导通状态，并在第二电位信号输入端202和第二节点N2之间导通时，将第二电位信号输入端202的第二电位传输至第二节点N2，以控制第二节点N2的电位。

第一电压耦合模块600可具有电荷存储功能，可包括电容。第二电压耦合模块700可具有电荷存储功能，可包括电容。

第一输出模块200可响应于第一节点N1的电位而导通或关断，即控制第二时钟信号输入端102和扫描信号输出端401之间的导通状态，并在第二时钟信号输入端102和扫描信号输出端401之间导通时，将第二时钟信号输入端102的信号传输至扫描信号输出端401。第二输出模块300响应于第二节点N2的电位而导通或关断，即控制第一电位信号输入端201和扫描信号输出端401之间的导通状态，并在第一电位信号输入端201和扫描信号输出端401之间导通时，将第一电位信号输入端201的第一电位传输至扫描信号输出端401。

需要说明的是，移位寄存器中的输入模块100、第一输出模块200、第二输出模块300、第一输出控制模块400、第二输出控制模块500等中可设置有晶体管，由于产线直接产出的晶体管在界面等处有缺陷，导致漏电流较大，可靠性较差，需要预先进行大偏压应力预处理，以降低晶体管漏电流，提高可靠性。对移位寄存器进行大偏压应力预处理时，通过测试装置向移位寄存器的第一时钟信号输入端101、第二时钟信号输入端102、第一电位信号输入端201、第二电位信号输入端202、移位信号输入端301的高电位和低电位的绝对值均大于显示面板正常显示时向移位寄存器的第一时钟信号输入端101、第二时钟信号输入端102、第一电位信号输入端201、第二电位信号输入端202、移位信号输入端301的高电位和低电位的绝对值。示例性的，大偏压应力预处理时所用的高电位和低电位分别为+15V和-15V，正常显示时所用的高电位和低电位分别为+7V和-7V。对移位寄存器进行大偏压应力预处理时移位寄存器的工作过程与显示面板正常显示时移位寄存器的工作过程相同或类似。

为清楚说明本发明实施例的工作原理，本发明以第一电位信号输入端201输入的电位为恒定的高电位，第二电位信号输入端202输入的电位为恒定的低电位进行说明。图2为本发明实施例提供的一种时序波形图。其中，将第一时钟信号SCK1输入至第一时钟信号输入端101，将第二时钟信号SCK2输入至第二时钟信号输入端102，将移位信号SIN输入至移位信号输入端301，扫描信号输出端401将输出扫描信号Scan。第一时钟信号输入端101和第二时钟信号输入端102输入的时钟信号的有效电位可为低电位。第一时钟信号输入端101和第二时钟信号输入端102输入的时钟信号的有效电位在时间上错开。具体工作过程为：

在第一阶段T1，第一时钟信号输入端101输入的第一时钟信号SCK1为低电位，移位信号输入端301输入的移位信号SIN为低电位，第二时钟信号输入端102输入的第二时钟信号SCK2为高电位。输入模块100响应第一时钟信号SCK1的低电位而导通，将移位信号SIN的低电位传输至第一节点N1。第二输出控制模块500响应第一节点N1的低电位，控制第一时钟信号输入端101和第二节点N2之间导通，将第一时钟信号输入端101输入的低电位传输至第二节点N2；第二输出控制模块500还响应第一时钟信号输入端101输入的低电位，控制第二电位信号输入端202与第二节点N2之间导通，将第二电位信号输入端202的低电位传输至第二节点N2。第一输出模块200响应第一节点N1的低电位而导通，将第二时钟信号输入端102输入的高电位传输至扫描信号输出端401。第二输出模块300存储并响应第二节点N2的低电位而导通，将第一电位信号输入端201的高电位传输至扫描信号输出端401。第一输出控制模块400响应第二时钟信号输入端102输入的高电位和第二节点N2的高电位，控制第一电位信号输入端201和第一节点N1之间关断。第一电压耦合模块600与第一节点N连接的一端充电至低电位，第一电压耦合模块600与直流电位信号输入端501连接的一端充电至直流电位信号输入端501输入的直流电位；第二电压耦合模块700与第一节点N1连接的一端充电至低电位，第二电压耦合模块700与扫描信号输出端401连接的一端充电至高电位。

在第二阶段T2，第一时钟信号输入端101输入的第一时钟信号SCK1为高电位，移位信号输入端301输入的移位信号SIN为低电位，第二时钟信号输入端102输入的第二时钟信号SCK2为高电位。输入模块100响应第一时钟信号SCK1的高电位而关断，第一节点N1保持上一阶段的低电位。第二输出控制模块500响应第一节点N1的低电位，控制第一时钟信号输入端101和第二节点N2之间导通，将第一时钟信号输入端101输入的高电位传输至第二节点N2，第二输出控制模块500还响应第一时钟信号输入端101输入的高电位，控制第二电位信号输入端202与第二节点N2之间关断。第一输出控制模块400响应第二时钟信号输入端102输入的高电位，控制第一电位信号输入端201和第一节点N1之间关断。第一输出模块200响应第一节点N1的低电位而导通，将第二时钟信号输入端102输入的高电位传输至扫描信号输出端401。第二输出模块300存储并响应第二节点N2的高电位而关断。第一电压耦合模块600与第一节点N连接的一端保持低电位，第一电压耦合模块600与直流电位信号输入端501连接的一端充电至直流电位信号输入端501输入的直流电位；第二电压耦合模块700与第一节点N1连接的一端保持低电位，第二电压耦合模块700与扫描信号输出端401连接的一端充电至高电位。

在第三阶段T3，第一时钟信号输入端101输入的第一时钟信号SCK1为高电位，移位信号输入端301输入的移位信号SIN为高电位，第二时钟信号输入端102输入的第二时钟信号SCK2为低电位。输入模块100响应第一时钟信号SCK1的高电位而关断，第一节点N1保持上一阶段的低电位。第二输出控制模块500响应第一节点N1的低电位，控制第一时钟信号输入端101和第二节点N2之间导通，将第一时钟信号输入端101输入的高电位传输至第二节点N2。第一输出模块200响应第一节点N1的低电位而导通，将第二时钟信号输入端102输入的低电位传输至扫描信号输出端401。第二输出模块300存储并响应第二节点N2的高电位而关断。第一输出控制模块400响应第二节点N2的高电位，控制第一电位信号输入端201和第一节点N1之间关断。通过设置的第二电压耦合模块700，以使在扫描信号输出端401由上一阶段的高电位变为低电位时，将第一节点N1的电位拉低，以使第一输出模块200完全导通，提高电路输出性能。在大偏压应力预处理时，由于高电位与低电位的绝对较大，通过设置第一电压耦合模块600，使得在扫描信号输出端401由上一阶段的高电位变为低电位时，扫描信号输出端401、第二电压耦合模块700、第一电压耦合模块600和直流电位信号输入端501形成充放电回路，第一电压耦合模块600和第二电压耦合模块700会进行充放电，使得第一电压耦合模块600和第二电压耦合模块700上的电压重新分配，最终使得第一节点N1的电压不会被拉得过低，相比于不设置第一电压耦合模块600时，第一节点N1的电压被抬高一些，避免在大偏压应力预处理时，第一节点N1的电压被拉得过低，影响第一输出模块200中的晶体管的性能。示例性的，在大偏压应力预处理时，若未设置有第一电耦合模块600时，第一节点N1的电压近似为-41.7V；若设置有第一电耦合模块600时，第一节点N1的电压近似为-31V，故应力降低了9.3V，提高了电路的可靠性。正常显示时，第一节点N1的电压低于-13V，可以使第一输出模块200完全导通，提高电路输出性能。

在第四阶段T4，第一时钟信号输入端101输入的第一时钟信号SCK1为高电位，移位信号输入端301输入的移位信号SIN为高电位，第二时钟信号输入端102输入的第二时钟信号SCK2为高电位。输入模块100响应第一时钟信号SCK1的高电位而关断，第一输出控制模块400响应第二时钟信号输入端102输入的高电位，控制第一电位信号输入端201和第一节点N1之间关断，第一节点N1保持上一阶段的低电位。第二输出控制模块500响应第一节点N1的低电位，控制第一时钟信号输入端101和第二节点N2之间导通，将第一时钟信号输入端101输入的高电位传输至第二节点N2。第一输出模块200响应第一节点N1的低电位而导通，将第二时钟信号输入端102输入的高电位传输至扫描信号输出端401。第二输出模块300存储并响应第二节点N2的高电位而关断。

在第五阶段T5，第一时钟信号SCK1为低电位，第二时钟信号SCK2和移位信号SIN为高电位。输入模块100响应第一时钟信号SCK1的低电位而导通，将移位信号SIN的高电位传输至第一节点N1。第一输出控制模块400响应第二时钟信号输入端102输入的高电位，控制第一电位信号输入端201和第一节点N1之间关断。第二输出控制模块500响应第一时钟信号输入端101输入的低电位，控制第二电位信号输入端202和第二节点N2之间导通，将第二电位信号输入端202的低电位传输至第二节点N2。第一输出模块200响应第一节点N1的高电位而关断。第二输出模块300存储并响应第二节点N2的低电位而导通，将第一电位信号输入端201的高电位传输至扫描信号输出端401。第一电压耦合模块600与第一节点N连接的一端充电至高电位，第一电压耦合模块600与直流电位信号输入端501连接的一端充电至直流电位信号输入端501输入的直流电位；第二电压耦合模块700与第一节点N1连接的一端充电至高电位，第二电压耦合模块700与扫描信号输出端401连接的一端充电至高电位。

在第六阶段T6，第一时钟信号输入端101输入的第一时钟信号SCK1为高电位，移位信号输入端301输入的移位信号SIN为高电位，第二时钟信号输入端102输入的第二时钟信号SCK2为高电位。输入模块100响应第一时钟信号SCK1的高电位而关断，第一输出控制模块400响应第二时钟信号输入端102输入的高电位，控制第一电位信号输入端201和第一节点N1之间关断，第一节点N1保持上一阶段的高电位。第二输出控制模块500响应第一节点N1的高电位，控制第一时钟信号输入端101和第二节点N2之间关断，第二输出控制模块500响应第一时钟信号输入端101输入的高电位，控制第二电位信号输入端202与第二节点N2之间关断，第二节点N2保持上一阶段的低电位。第一输出模块200响应第一节点N1的高电位而关断。第二输出模块300响应第二节点N2的低电位而导通，将第一电位信号输入端201输入的高电位传输至扫描信号输出端401。

在第七阶段T7，第一时钟信号输入端101输入的第一时钟信号SCK1为高电位，移位信号输入端301输入的移位信号SIN为高电位，第二时钟信号输入端102输入的第二时钟信号SCK2为低电位。输入模块100响应第一时钟信号SCK1的高电位而关断，第一输出控制模块400响应第二时钟信号输入端102输入的低电位和第二节点N2的低电位，控制第一电位信号输入端201和第一节点N1之间导通，将第一电位信号输入端201的高电位传输至第一节点N1。第二输出控制模块500响应第一节点N1的高电位，控制第一时钟信号输入端101和第二节点N2之间关断，第二输出控制模块500响应第一时钟信号输入端101输入的高电位，控制第二电位信号输入端202与第二节点N2之间关断，第二节点N2保持上一阶段的低电位。第一输出模块200响应第一节点N1的高电位而关断。第二输出模块300响应第二节点N2的低电位而导通，将第一电位信号输入端201输入的高电位传输至扫描信号输出端401。

在第八阶段T8，第一时钟信号输入端101输入的第一时钟信号SCK1为高电位，移位信号输入端301输入的移位信号SIN为高电位，第二时钟信号输入端102输入的第二时钟信号SCK2为高电位。输入模块100响应第一时钟信号SCK1的高电位而关断，第一输出控制模块400响应第二时钟信号输入端102输入的高电位，控制第一电位信号输入端201和第一节点N1之间关断，第一节点N1保持上一阶段的高电位。第二输出控制模块500响应第一节点N1的高电位，控制第一时钟信号输入端101和第二节点N2之间关断，第二输出控制模块500响应第一时钟信号输入端101输入的高电位，控制第二电位信号输入端202与第二节点N2之间关断，第二节点N2保持上一阶段的低电位。第一输出模块200响应第一节点N1的高电位而关断。第二输出模块300响应第二节点N2的低电位而导通，将第一电位信号输入端201输入的高电位传输至扫描信号输出端401。

移位寄存器在第九阶段T9中的工作状态与第一阶段T5的相同。第九阶段T9之后，在移位信号SIN再次由高电位变为低电位之前，重复执行第六阶段T6、第七阶段T7、第八阶段T8和第九阶段T9。如图2所示，扫描信号输出端401输出的扫描信号Scan的有效电位(图2中为低电位)起始时刻滞后于移位信号SIN的有效电位(图2中为低电位)起始时刻的是时间为T1+T2，从而实现了移位功能。

本实施例的技术方案中通过设置第一电压耦合模块，其中，第一电压耦合模块通过第一节点与第一输出模块电连接，第一电压耦合模块与直流电位信号输入端电连接，以在大偏压应力预处理时，降低扫描信号输出端由高电位变为低电位时，通过第二电压耦合模块对第一节点拉低的幅度，稳定第一节点的电压，从而降低第一输出模块中的晶体管受到的应力，以提高电路工作的可靠性。

本发明实施例提供又一种移位寄存器。图3为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上，直流电位信号输入端501与第一电位信号输入端201为同一信号输入端，以减少信号线和电源设置的数量。

本发明实施例提供又一种移位寄存器。图4为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上，直流电位信号输入端501与第二电位信号输入端202为同一信号输入端，以减少信号线和电源设置的数量。

可选的，在上述实施例的基础上，继续参见图3或图4，第一电压耦合模块600包括第一电容C1，其中，第一电容C1的第一端通过第一节点N1与第一输出模块200电连接，第一电容C1的第二端与直流电位信号输入端501电连接。

其中，第一电容C1具有存储功能，以实现电荷保持作用，可在传输第一电位或第二电位至第一节点N1时，第一电容C1会进行充放电，以在没有电位传输至第一节点N1时，维持第一节点N1的电位与上一阶段的电位相同。

可选的，在上述实施例的基础上，继续参见图3或图4，第二电压耦合模块700包括第二电容C2，第二电容C2的第一端与扫描信号输出端401电连接，第二电容C2的第二端通过第一节点N1与第一输出模块200电连接。

其中，第二电容C2具有存储功能，以实现电荷保持作用，可在传输第一电位或第二电位至第一节点N1时，第二电容C2会进行充放电，以在没有电位传输至第一节点N1时，维持第一节点N1的电位与上一阶段的电位相同。

需要说明的是，在第三阶段T3，扫描信号输出端401由上一阶段的高电位变为低电位，使得扫描信号输出端401、第二电容C2、第一电容C1和直流电位信号输入端501形成充放电回路，第一电容C1和第二电容C2进行充放电，使得第一电容C1和第二电容C2上的电压重新分配，最终使得第一节点N1的电压不会被拉得过低，相比于不设置第一电容C1时，第一节点N1的电压被抬高一些，避免在大偏压应力预处理时，只设置有第二电容时，第一节点N1的电压被拉得过低，影响第一输出模块200中的晶体管的性能。

可选的，第一电容C1大于或等于第二电容C2的三分之一，小于或等于第二电容C2的二分之一。在第三阶段T3中，由于流过第一电容C1和第二电容C2的电流相同，第一电容C1和第二电容C2的电荷变化量相等，第一电容C1和第二电容C2中容值较大的电容的电压变化量较小；第一电容C1和第二电容C2中容值较小的电容的电压变化量较大。可根据需要设置第一电容C和第二电容C2的大小，以使第一节点N的电压满足要求，不会超过第一输出模块中的晶体管的应力。

可选的，在上述实施例的基础上，继续参见图3或图4，输入模块100包括第一晶体管M1，第一晶体管M1的控制端与第一时钟信号输入端101电连接，第一晶体管M1的第一端与移位信号输入端301电连接，第一晶体管M1的第二端通过第一节点N1与第一输出模块200电连接。

其中，第一晶体管M1可以是P型晶体管或N型晶体管。第一晶体管M1可响应于第一时钟信号输入端101输入的信号而导通或关断，并在第一晶体管M1导通时，将移位信号输入端201输入的信号传输至第一节点N1，以控制第一节点N1的电位。如图4所示，第一晶体管M1可为双栅晶体管，或者，输入模块100还可以是两个晶体管的串联结构，具有较强的漏电抑制能力。将第一晶体管M1设置为双栅晶体管可以降低输入模块的漏电流，维持第一节点N1的电位稳定。

可选的，在上述实施例的基础上，继续参见图3或图4，第一输出控制模块400包括第二晶体管M2和第三晶体管M3。

其中，第二晶体管M2的控制端通过第二节点N2与第二输出模块300电连接，第二晶体管M2的第一端与第一电位信号输入端201电连接，第二晶体管M2的第二端与第三晶体管M3的第一端电连接；第三晶体管M3的控制端与第二时钟信号输入端102电连接，第三晶体管M3的第二端通过第一节点N1与第一输出模块200电连接。

其中，第二晶体管M2可以是P型晶体管或N型晶体管。第三晶体管M3可以是P型晶体管或N型晶体管。第二晶体管M2可响应于第二节点N2的电位而导通或关断，第三晶体管M3可响应于第二时钟信号输入端102输入的信号而导通或关断，并在第二晶体管M2和第三晶体管M3导通时，将第一电位信号输入端201的第一电位传输至第一节点N1，以控制第一节点N1的电位。

可选的，在上述实施例的基础上，继续参见图3或图4，第二输出控制模块500包括第四晶体管M4和第五晶体管M5。

其中，第四晶体管M4的控制端通过第一节点N1与第一输出模块200电连接；第四晶体管M4的第一端与第一时钟信号输入端101电连接；第五晶体管M5的控制端与第一时钟信号输入端101电连接，第五晶体管M5的第一端与第二电位信号输入端202电连接；第四晶体管M4的第二端，以及第五晶体管M5的第二端，通过第二节点N2与第二输出模块300电连接。

其中，第四晶体管M4可以是P型晶体管或N型晶体管。第五晶体管M5可以是P型晶体管或N型晶体管。第四晶体管M4可响应于第一节点N1的电位而导通或关断，并在第四晶体管M4导通时，将第一时钟信号输入端101输入的信号传输至第二节点N2；第五晶体管M5可响应于第一时钟信号输入端101输入的信号而导通或关断，并在第五晶体管M5导通时，将第二电位信号输入端202的第二电位传输至第二节点N2，以控制第二节点N2的电位。

可选的，在上述实施例的基础上，继续参见图3或图4，第一输出模块200包括：第六晶体管M6，第六晶体管M6的控制端通过第一节点N1与输入模块100、第一输出控制模块400、第二输出控制模块500、第一电压耦合模块600和第二电压耦合模块700电连接，第六晶体管M6的第一端与第二时钟信号输入端102电连接，第六晶体管M6的第二端与扫描信号输出端401电连接。

其中，第六晶体管M6可以是P型晶体管或N型晶体管。第六晶体管M6响应于第一节点N1的电位而导通或关断，并在第六晶体管M6导通时，将第二时钟信号输入端102的信号传输至扫描信号输出端401。

可选的，在上述实施例的基础上，继续参见图3或图4，第二输出模块300包括：第七晶体管M7和第三电容C3。其中，第七晶体管M7的控制端通过第二节点N2与输入模块100、第一输出控制模块400、第二输出控制模块500、第一电压耦合模块600和第二电压耦合模块700电连接，第七晶体管M7的第一端与第一电位信号输入端201电连接，第七晶体管M7的第二端与扫描信号输出端401电连接；第三电容C3的第一端与第七晶体管M7的控制端电连接，第三电容C3的第二端与第七晶体管M7的第二端电连接。

其中，第七晶体管M7可以是P型晶体管或N型晶体管。第七晶体管M7响应于第二节点N2的电位而导通或关断，，并在第七晶体管M7导通时，将第一电位信号输入端201的第一电位传输至扫描信号输出端401。第三电容C3具有存储功能，以实现电荷保持作用，可在传输第一电位或第二电位至第二节点N2时，第三电容C3会进行充放电，以在没有电位传输至第二节点N2时，维持第二节点N2的电位与上一阶段的电位相同。

可选的，在上述实施例的基础上，继续参见图3或图4，该移位寄存器还包括第八晶体管M8，第八晶体管M8的控制端与第二电位信号输入端202电连接，第八晶体管M8的第一端通过第一节点N1与第一输出模块200、第一电压耦合模块600和第二电压耦合模块700电连接，第八晶体管M8的第二端与输入模块100、第一输出控制模块400和第二输出控制模块500电连接。

其中，第八晶体管M8可以是P型晶体管或N型晶体管。通过设置第八晶体管M8可以减小第一节点N1向第六晶体管M6的控制端的漏流。第八晶体管M8还可以阻隔低电位由第一输出模块200传递到第一输出控制模块400和输入模块100中，防止第一输出控制模块400和输入模块100中的晶体管损伤。由于第六晶体管M6导通的需要，第六晶体管M6的栅极在一些情况下会被拉低到很低的电位(例如-15V以下)，在此情况下，如果第六晶体管M6的栅极直接连接到第一晶体管M1和第三晶体管M3，可能会引起第一晶体管M1和第三晶体管M3的损伤，通过设置第八晶体管M8，可以阻隔低电位传递到第一晶体管M1和第三晶体管M3，防止晶体管损伤。

图5至图10为与图2的各阶段对应的各晶体管的导通状态示意图。其中，画叉的晶体管表示处于关断状态，未画叉的晶体管表示处于导通状态。具体工作过程如下：

在第一阶段T1，结合图2和图5所示，第一时钟信号SCK1为低电位，第一晶体管M1和第五晶体管M5导通，第八晶体管M8导通，移位信号SIN为低电位，移位信号输入端301输入的低电位信号经导通的第一晶体管M1和第八晶体管M8传输至第一节点N1，第四晶体管M4和第六晶体管M6导通，第一时钟信号输入端101输入的低电位经导通的第四晶体管M4传输至第二节点N2，第二电位信号输入端202的低电位经第五晶体管M5传输至第二节点N2，第二晶体管M2和第七晶体管M7导通，第二时钟信号SCK2为高电位，第三晶体管M3关断，第二时钟信号输入端102输入的高电位经导通第六晶体管M6传输至扫描信号输出端401，第一电位信号输入端201的高电位经导通的第七晶体管M7传输至扫描信号输出端401。

在第二阶段T2，结合图2和图6所示，第一时钟信号SCK1为高电位，第一晶体管M1和第五晶体管M5关断，第八晶体管M8导通，第二时钟信号SCK2为高电位，第三晶体管M3关断，第一节点N保持上一阶段的低电位，第四晶体管M4和第六晶体管M6导通，第一时钟信号输入端101输入的高电位经导通的第四晶体管M4传输至第二节点N2，第二晶体管M2和第七晶体管M7关断，第二时钟信号输入端102输入的高电位经导通的第六晶体管M6传输至扫描信号输出端401。第二电容C2和第一电容C1进行充放电，第二电容C2的两端的电压近似为VH-VL，其中，VH为高电位，VL为低电位。第一节点N1的电位近似为VL。

在第三阶段T3，结合图2和图7所示，第一时钟信号SCK1为高电位，第一晶体管M1和第五晶体管M5关断，第八晶体管M8导通，第一节点N保持上一阶段的低电位，第四晶体管M4和第六晶体管M6导通，第一时钟信号输入端101输入的高电位经导通的第四晶体管M4传输至第二节点N2，第二晶体管M2和第七晶体管M7关断，第二时钟信号输入端102输入的低电位经导通的第六晶体管M6传输至扫描信号输出端401。第二时钟信号SCK2为低电位，第三晶体管M3导通。通过第二电容C2，以使在扫描信号输出端401由上一阶段的高电位变为低电位时，将第一节点N1的电位拉低，以使第六晶体管M6完全打开，提高电路输出性能。为避免在大偏压应力预处理时，只设置有第二电容时，第一节点N1的电压被拉得过低，接近2VL-VH，影响第一输出模块200中的晶体管的性能，设置第一电容C1，在扫描信号输出端401由上一阶段的高电位变为低电位时，扫描信号输出端401、第二电容C2、第一电容C1和直流电位信号输入端501将形成充放电回路，使得第二电容C2和第一电容C1进行充放电，使得第一电容C1和第二电容C2上的电压重新分配，最终使得第一节点N1的电压不会被拉得过低，相比于不设置第一电容C1，只设置第二电容C2时，第一节点N1的电压被抬高一些。

在第四阶段T4，结合图2和图4所示，第一时钟信号SCK1为高电位，第一晶体管M1和第五晶体管M5关断，第八晶体管M8导通，第二时钟信号SCK2为高电位，第三晶体管M3关断，第一节点N保持上一阶段的低电位，第四晶体管M4和第六晶体管M6导通，第一时钟信号输入端101输入的高电位经导通的第四晶体管M4传输至第二节点N2，第二晶体管M2和第七晶体管M7关断，第二时钟信号输入端102输入的高电位经导通的第六晶体管M6传输至扫描信号输出端401。第四阶段T4中各晶体管的导通状态与第二阶段T2的相同，可参见图6。

在第五阶段T5，结合图2和图8所示，第一时钟信号SCK1为低电位，第一晶体管M1和第五晶体管M5导通，第八晶体管M8导通，移位信号SIN为高电位，移位信号输入端301输入的高电位信号经导通的第一晶体管M1和第八晶体管M8传输至第一节点N1，第四晶体管M4和第六晶体管M6关断，第二电位信号输入端202的低电位经第五晶体管M5传输至第二节点N2，第二晶体管M2和第七晶体管M7导通，第二时钟信号SCK2为高电位，第三晶体管M3关断，第一电位信号输入端201的高电位经导通的第七晶体管M7传输至扫描信号输出端401。

在第六阶段T6，结合图2和图9所示，第一时钟信号SCK1为高电位，第一晶体管M1和第五晶体管M5关断，第八晶体管M8导通，第二时钟信号SCK2为高电位，第三晶体管M3关断，第一节点N保持上一阶段的高电位，第四晶体管M4和第六晶体管M6关断，第二节点N2保持上一阶段的低电位，第二晶体管M2和第七晶体管M7导通，第一电位信号输入端201的高电位经导通的第七晶体管M7传输至扫描信号输出端401。

在第七阶段T7，结合图2和图10所示，第一时钟信号SCK1为高电位，第一晶体管M1和第五晶体管M5关断，第八晶体管M8导通，第一节点N保持上一阶段的高电位，第二时钟信号SCK2为低电位，第三晶体管M3导通，第四晶体管M4和第六晶体管M6关断，第二节点N2保持上一阶段的低电位，第二晶体管M2和第七晶体管M7导通，第一电位信号输入端201的高电位经导通的第二晶体管M2、第三晶体管M3和第八晶体管M8传输至第一节点N1，第一电位信号输入端201的高电位经导通的第七晶体管M7传输至扫描信号输出端401。

在第八阶段T8，结合图2和图4所示，第一时钟信号SCK1为高电位，第一晶体管M1和第五晶体管M5关断，第八晶体管M8导通，第二时钟信号SCK2为高电位，第三晶体管M3关断，第一节点N保持上一阶段的高电位，第四晶体管M4和第六晶体管M6关断，第二节点N2保持上一阶段的低电位，第二晶体管M2和第七晶体管M7导通，第一电位信号输入端201的高电位经导通的第二晶体管M2、第三晶体管M3和第八晶体管M8传输至第一节点N1，第一电位信号输入端201的高电位经导通的第七晶体管M7传输至扫描信号输出端401。第八阶段T8中各晶体管的导通状态与第六阶段T6的相同，可参见图9。

本发明实施例提供一种显示面板。图11为本发明实施例提供的一种显示面板的结构示意图。该显示面板10包括第一时钟信号线1、第二时钟信号线2、第一电位信号线3、第二电位信号线4、启动信号线5和至少两个本发明任意实施例提供的移位寄存器6。

至少两个移位寄存器6级联连接，第一级移位寄存器6的移位信号输入端301与启动信号线5电连接；前一级移位寄存器6的扫描信号输出端401与后一级移位寄存器6的移位信号输入端301电连接。

任一移位寄存器6的第一电位信号输入端201与第一电位信号线3电连接，第二电位信号输入端202与第二电位信号线4电连接。

第奇数级移位寄存器6的第一时钟信号输入端101与第一时钟信号线1电连接，第二时钟信号输入端102与第二时钟信号线2电连接。

第偶数级移位寄存器6的第一时钟信号输入端101与第二时钟信号线2电连接，第二时钟信号输入端102与第一时钟信号线1电连接。

其中，该显示面板可以是有机发光显示面板等。第一时钟信号线1和第二时钟信号线2的时钟信号的有效电位相同，且在时间上错开，周期相同。图2示例性的画出第一时钟信号SCK1和第二时钟信号SCK2的有效电位为低电位的情况。第一电位信号线3和第二电位信号线4的电位逻辑相反。第一时钟信号线1、第二时钟信号线2、第一电位信号线3、第二电位信号线4、启动信号线5和至少两个移位寄存器6可位于显示面板10的非显示区12。该显示面板10还包括多条扫描线7，位于显示区11。任一移位寄存器6的驱动信号输出端401与一条扫描线电连接。由于相邻的第奇数级移位寄存器6和第偶数级移位寄存器6的移位信号输入端301的波形不同，有效电位的起始时刻相差半个时钟信号周期，故将第奇数级移位寄存器6的第一时钟信号输入端101与第一时钟信号线1电连接，第二时钟信号输入端102与第二时钟信号线2电连接，第偶数级移位寄存器6的第一时钟信号输入端101与第二时钟信号线2电连接，第二时钟信号输入端102与第一时钟信号线1电连接，以使任一移位寄存器6进入第一阶段T1时，移位信号输入端301输入的移位信号SIN、第一时钟信号输入端101输入的第一时钟信号SCK1和第二时钟信号输入端102输入的第二时钟信号SCK2的电位与图2中的电位一致。

本发明实施例提供的显示面板包括上述实施例中的移位寄存器，因此本发明实施例提供的显示面板也具备上述实施例中所描述的有益效果，此处不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种移位寄存器，其特征在于，包括输入模块、第一输出模块、第二输出模块、第一输出控制模块、第二输出控制模块、第一电压耦合模块、第二电压耦合模块、第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端、扫描信号输出端和直流电位信号输入端；

所述输入模块与所述第一时钟信号输入端和所述移位信号输入端电连接，所述输入模块通过第一节点与所述第一输出模块电连接，所述输入模块用于控制所述第一节点的电位；

所述第一输出控制模块与所述第一电位信号输入端和第二时钟信号输入端电连接，所述第一输出控制模块通过所述第一节点与所述第一输出模块电连接，所述第一输出模块通过第二节点与所述第二输出模块电连接；所述第一输出控制模块用于控制所述第一节点的电位，所述第一节点控制所述第一输出模块的导通状态；

所述第二输出控制模块与所述第二电位信号输入端和第一时钟信号输入端电连接，所述第二输出控制模块通过所述第一节点与所述第一输出模块电连接，所述第二输出模块通过所述第二节点与所述第二输出模块电连接；所述第二输出控制模块用于控制所述第二节点的电位，所述第二节点控制所述第二输出模块的导通状态；

所述第一电压耦合模块通过所述第一节点与所述第一输出模块电连接，所述第一电压耦合模块与所述直流电位信号输入端电连接；

所述第二电压耦合模块与所述扫描信号输出端电连接，所述第二电压耦合模块通过所述第一节点与所述第一输出模块电连接；

所述第一输出模块与所述第二时钟信号输入端和所述扫描信号输出端电连接；所述第一输出模块导通期间，所述第二时钟信号输入端输入的信号传输至所述扫描信号输出端；

所述第二输出模块与所述第一电位信号输入端和所述扫描信号输出端电连接；所述第二输出模块导通期间，所述第一电位信号输入端输入的信号传输至所述扫描信号输出端。

2.根据权利要求1所述的移位寄存器，其特征在于，所述直流电位信号输入端与所述第一电位信号输入端为同一信号输入端；或者，所述直流电位信号输入端与所述第二电位信号输入端为同一信号输入端。

3.根据权利要求1所述的移位寄存器，其特征在于，所述第一电压耦合模块包括第一电容，其中，所述第一电容的第一端通过所述第一节点与所述第一输出模块电连接，所述第一电容的第二端与所述直流电位信号输入端电连接。

4.根据权利要求3所述的移位寄存器，其特征在于，所述第二电压耦合模块包括第二电容，所述第二电容的第一端与所述扫描信号输出端电连接，所述第二电容的第二端通过所述第一节点与所述第一输出模块电连接。

5.根据权利要求4所述的移位寄存器，其特征在于，所述第一电容大于或等于所述第二电容的三分之一，小于或等于所述第二电容的二分之一。

6.根据权利要求1所述的移位寄存器，其特征在于，所述输入模块包括第一晶体管，所述第一晶体管的控制端与所述第一时钟信号输入端电连接，所述第一晶体管的第一端与所述移位信号输入端电连接，所述第一晶体管的第二端通过所述第一节点与所述第一输出模块电连接。

7.根据权利要求1所述的移位寄存器，其特征在于，所述第一输出控制模块包括第二晶体管和第三晶体管；

所述第二晶体管的控制端通过所述第二节点与所述第二输出模块电连接，所述第二晶体管的第一端与所述第一电位信号输入端电连接，所述第二晶体管的第二端与所述第三晶体管的第一端电连接；

所述第三晶体管的控制端与所述第二时钟信号输入端电连接，所述第三晶体管的第二端通过所述第一节点与所述第一输出模块电连接；

所述第二输出控制模块包括第四晶体管和第五晶体管；

所述第四晶体管的控制端通过所述第一节点与所述第一输出模块电连接；所述第四晶体管的第一端与所述第一时钟信号输入端电连接；

所述第五晶体管的控制端与所述第一时钟信号输入端电连接，所述第五晶体管的第一端与所述第二电位信号输入端电连接；所述第四晶体管的第二端，以及所述第五晶体管的第二端，通过所述第二节点与所述第二输出模块电连接。

8.根据权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括：

第六晶体管，所述第六晶体管的控制端通过所述第一节点与所述输入模块、第一输出控制模块、第二输出控制模块、第一电压耦合模块和第二电压耦合模块电连接，所述第六晶体管的第一端与所述第二时钟信号输入端电连接，所述第六晶体管的第二端与所述扫描信号输出端电连接；

所述第二输出模块包括：

第七晶体管，所述第七晶体管的控制端通过所述第二节点与所述输入模块、第一输出控制模块、第二输出控制模块、第一电压耦合模块和第二电压耦合模块电连接，所述第七晶体管的第一端与所述第一电位信号输入端电连接，所述第七晶体管的第二端与所述扫描信号输出端电连接；

第三电容，所述第三电容的第一端与所述第七晶体管的控制端电连接，所述第三电容的第二端与所述第七晶体管的第二端电连接。

9.根据权利要求1所述的移位寄存器，其特征在于，还包括第八晶体管，所述第八晶体管的控制端与所述第二电位信号输入端电连接，所述第八晶体管的第一端通过所述第一节点与所述第一输出模块、第一电压耦合模块和第二电压耦合模块电连接，所述第八晶体管的第二端与所述输入模块、第一输出控制模块和第二输出控制模块电连接。

10.一种显示面板，其特征在于，包括第一时钟信号线、第二时钟信号线、第一电位信号线、第二电位信号线、启动信号线和至少两个如权利要求1-9任一项所述的移位寄存器；

至少两个所述移位寄存器级联连接，第一级所述移位寄存器的移位信号输入端与所述启动信号线电连接；前一级所述移位寄存器的扫描信号输出端与后一级所述移位寄存器的移位信号输入端电连接；

任一所述移位寄存器的第一电位信号输入端与所述第一电位信号线电连接，所述第二电位信号输入端与所述第二电位信号线电连接；

第奇数级所述移位寄存器的第一时钟信号输入端与所述第一时钟信号线电连接，所述第二时钟信号输入端与所述第二时钟信号线电连接；

第偶数级所述移位寄存器的第一时钟信号输入端与所述第二时钟信号线电连接，所述第二时钟信号输入端与所述第一时钟信号线电连接。

Images