CN111667793B - 一种移位寄存器及显示面板 - Google Patents

一种移位寄存器及显示面板 Download PDF

Info

Publication number
CN111667793B
CN111667793B CN202010470784.XA CN202010470784A CN111667793B CN 111667793 B CN111667793 B CN 111667793B CN 202010470784 A CN202010470784 A CN 202010470784A CN 111667793 B CN111667793 B CN 111667793B
Authority
CN
China
Prior art keywords
transistor
electrically connected
signal input
node
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010470784.XA
Other languages
English (en)
Other versions
CN111667793A (zh
Inventor
侯亚辉
朱杰
胡思明
卢慧玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202010470784.XA priority Critical patent/CN111667793B/zh
Publication of CN111667793A publication Critical patent/CN111667793A/zh
Application granted granted Critical
Publication of CN111667793B publication Critical patent/CN111667793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明实施例公开了一种移位寄存器及显示面板。其中，该移位寄存器包括：输入模块、第一输出模块、第二输出模块、控制模块、电压耦合模块、第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端和扫描信号输出端；电压耦合模块包括第一电容和第一开关单元，第一开关单元的第一端通过第一节点与第一输出模块电连接；第一开关单元的第二端经第一电容与第二时钟信号输入端电连接；第一开关单元的控制端通过第一节点与第一输出模块电连接，或者，第一开关单元的控制端与扫描信号输出端电连接。本发明实施例提供的技术方案可以提高移位寄存器工作的可靠性。

Description

一种移位寄存器及显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器及显示面板。
背景技术
OLED(Organic Light-Emitting Diode，有机发光二极管)显示器，因为具备轻薄、省电等特性，越来越广泛地应用在了各种便携式电子设备中。OLED显示器中，通常包括多个像素、数据驱动电路、扫描驱动电路以及发光控制电路。其中，多个像素用于显示图像，数据驱动电路用于为像素提供数据电压，扫描驱动电路用于为像素提供扫描信号，发光控制电路用于为像素提供发光控制信号，并控制像素的发光时间。
发光控制电路、扫描驱动电路等扫描电路中，可包括多个级联的移位寄存器，以实现逐行扫描。
发明内容
本发明实施例提供一种移位寄存器及显示面板，该移位寄存器可在扫描信号输出端长期输出高电平时，降低第二时钟信号输入端对第一节点的电压的耦合影响，避免在环境亮度低时，采用插黑方式实现调光，以达到能够在不同的环境下使用不同的亮度的目的时，扫描信号输出端长期输出高电平时，第一节点的电压应为高电平，但在第二时钟信号输入端由高电平跳变为低电平时，第一节点的电压受耦合影响会被拉低，导致工作异常的情况发生。
第一方面，本发明实施例提供了一种移位寄存器，包括：输入模块、第一输出模块、第二输出模块、控制模块、电压耦合模块、第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端和扫描信号输出端，
输入模块与第一时钟信号输入端和移位信号输入端电连接，输入模块通过第一节点与第一输出模块电连接，输入模块用于控制第一节点的电位，第一节点控制第一输出模块的导通状态；
控制模块与第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端和第二电位信号输入端电连接，控制模块通过第一节点与第一输出模块电连接，控制模块通过第二节点与第二输出模块电连接，控制模块用于控制第二节点的电位，第二节点控制第二输出模块的导通状态；
电压耦合模块包括第一电容和第一开关单元，第一开关单元的第一端通过第一节点与第一输出模块电连接；第一开关单元的第二端经第一电容与第二时钟信号输入端电连接；第一开关单元的控制端通过第一节点与第一输出模块电连接，或者，第一开关单元的控制端与扫描信号输出端电连接；
第一输出模块与第二电位信号输入端和扫描信号输出端电连接；第一输出模块导通期间，第二电位信号输入端输入的信号传输至扫描信号输出端；
第二输出模块与第一电位信号输入端和扫描信号输出端电连接；第二输出模块导通期间，第一电位信号输入端输入的信号传输至扫描信号输出端。
进一步地，第一开关单元包括第一晶体管，其中，第一晶体管的第一极与第一开关单元的第一端电连接，第一晶体管的第二极与第一开关单元的第二端电连接，第一晶体管的控制极与第一开关单元的控制端电连接。
进一步地，移位寄存器还包括稳压模块，控制模块包括中间控制单元和输出控制单元，
其中，中间控制单元与第一时钟信号输入端电连接，中间控制单元通过第一节点与第一输出模块电连接，中间控制单元通过第三节点与输出控制单元电连接，中间控制单元用于控制第三节点的电位；
输出控制单元与第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端和第二电位信号输入端电连接，输出控制单元通过第一节点与第一输出模块电连接，输出控制单元通过第二节点与第二输出模块电连接，输出控制单元用于控制第二节点的电位；
稳压模块与第二时钟信号输入端和第一电位信号输入端电连接，稳压模块通过第一节点与第一输出模块电连接，稳压模块通过第三节点与中间控制单元电连接，稳压模块用于在输入模块控制第一节点的电位为第一电位之后，将第一电位信号输入端输入的第一电位传输至第一节点。
进一步地，稳压模块包括第二晶体管和第三晶体管，其中，第二晶体管的第一极与第一电位信号输入端电连接；第二晶体管的第二极与第三晶体管的第一极电连接；第二晶体管的控制极通过第三节点与中间控制单元电连接；第三晶体管的第二极通过第一节点与第一输出模块电连接；第三晶体管的控制极与第二时钟信号输入端电连接。
进一步地，中间控制单元包括第四晶体管，其中，第四晶体管的第一极与第一时钟信号输入端电连接；第四晶体管的控制极通过第一节点与第一输出模块电连接；第四晶体管的第二极通过第三节点与输出控制单元电连接。
进一步地，输出控制单元包括：第五晶体管、第六晶体管、第七晶体管、第八晶体管和第二电容，
其中，第五晶体管的控制极与第一时钟信号输入端电连接；第五晶体管的第一极与第二电位信号输入端电连接；第六晶体管的第一极，以及第七晶体管的控制极，均与第二时钟信号输入端电连接；第六晶体管的控制极通过第三节点与中间控制单元电连接；第五晶体管的第二极，以及第二电容的第一端，均与第六晶体管的控制极电连接；第二电容的第二端，以及第六晶体管的第二极，均与第七晶体管的第一极电连接；第七晶体管的第二极，以及第八晶体管的第一极通过第二节点与第二输出模块电连接；第八晶体管的第二极与第一电位信号输入端电连接；第八晶体管的控制极通过第一节点与第一输出模块电连接。
进一步地，输入模块包括第九晶体管，其中，第九晶体管的第一极与移位信号输入端电连接；第九晶体管的控制极与第一时钟信号输入端电连接；第九晶体管的第二极通过第一节点与第一输出模块电连接。
进一步地，第一输出模块包括第十晶体管，其中，第十晶体管的第一极与第二电位信号输入端电连接；第十晶体管的第二极与扫描信号输出端电连接；第十晶体管的控制极通过第一节点与输入模块、控制模块和第一开关单元的第一端电连接。
进一步地，第二输出模块包括第十一晶体管和第三电容，其中，第十一晶体管的第一极，以及第三电容的第一端，均与第一电位信号输入端电连接；第十一晶体管的第二极与扫描信号输出端电连接；第十一晶体管的控制极，以及第三电容的第二端，均通过第二节点与控制模块电连接。
第二方面，本发明实施例还提供了一种显示面板，包括第一时钟信号线、第二时钟信号线、第一电位信号线、第二电位信号线、启动信号线和至少两个本发明任意实施例提供的移位寄存器；
至少两个移位寄存器级联连接，第一级移位寄存器的移位信号输入端与启动信号线电连接；前一级移位寄存器的扫描信号输出端与后一级移位寄存器的移位信号输入端电连接；
任一移位寄存器的第一电位信号输入端与第一电位信号线电连接，第二电位信号输入端与第二电位信号线电连接；
第奇数级移位寄存器的第一时钟信号输入端与第一时钟信号线电连接，第二时钟信号输入端与第二时钟信号线电连接；
第偶数级移位寄存器的第一时钟信号输入端与第二时钟信号线电连接，第二时钟信号输入端与第一时钟信号线电连接。
本发明实施例的技术方案，通过在该移位寄存器的第一节点和第一电容之间设置第一开关单元，使得在扫描信号输出端输出高电平，且第二时钟信号输入端由高电位变为低电位时，第一开关单元关断，使得第二时钟信号输入端由高电位变为低电位的电位变化不会经第一电容耦合到第一节点，避免本应为高电位的第一节点的电位受第二时钟信号输入端的耦合影响被拉低，从而在扫描信号输出端长期输出高电平时，降低第二时钟信号输入端对第一节点的电压的耦合影响，避免在采用插黑方式实现调光时，扫描信号输出端长期输出高电平时，第一节点的电压应为高电平，但在第二时钟信号输入端由高电平跳变为低电平时，第一节点的电压受耦合影响会被拉低，导致工作异常的情况发生。
附图说明
图1为本发明实施例提供的一种移位寄存器的结构示意图；
图2为本发明实施例提供的一种时序波形图；
图3为本发明实施例提供的又一种移位寄存器的结构示意图；
图4为本发明实施例提供的又一种移位寄存器的结构示意图；
图5为本发明实施例提供的又一种移位寄存器的结构示意图；
图6为本发明实施例提供的又一种移位寄存器的结构示意图；
图7至图15为与图2的各阶段对应的各晶体管的导通状态示意图；
图16为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供一种移位寄存器。该移位寄存器可设置于显示面板的扫描电路，例如发光控制电路中。图1为本发明实施例提供的一种移位寄存器的结构示意图。该移位寄存器包括：输入模块10、第一输出模块20、第二输出模块30、控制模块40、电压耦合模块50、第一时钟信号输入端ECK1、第二时钟信号输入端ECK2、第一电位信号输入端VG1、第二电位信号输入端VG2、移位信号输入端EIN和扫描信号输出端GOUT。
其中，输入模块10与第一时钟信号输入端ECK1和移位信号输入端EIN电连接，输入模块10通过第一节点N1与第一输出模块20电连接，输入模块10用于控制第一节点N1的电位，第一节点N1控制第一输出模块20的导通状态。
控制模块40与第一时钟信号输入端ECK1、第二时钟信号输入端ECK2、第一电位信号输入端VG1和第二电位信号输入端VG2电连接，控制模块40通过第一节点N1与第一输出模块20电连接，控制模块40通过第二节点N2与第二输出模块30电连接，控制模块40用于控制第二节点N2的电位，第二节点N2控制第二输出模块30的导通状态。
电压耦合模块50包括第一电容C1和第一开关单元51，第一开关单元51的第一端通过第一节点N1与第一输出模块20电连接；第一开关单元51的第二端经第一电容C1与第二时钟信号输入端ECK2电连接；第一开关单元51的控制端Ctr通过第一节点N1与第一输出模块20电连接。
第一输出模块20与第二电位信号输入端VG2和扫描信号输出端GOUT电连接；第一输出模块20导通期间，第二电位信号输入端VG2输入的信号传输至扫描信号输出端GOUT。
第二输出模块30与第一电位信号输入端VG1和扫描信号输出端GOUT电连接；第二输出模块30导通期间，第一电位信号输入端VG1输入的信号传输至扫描信号输出端GOUT。
其中，第一时钟信号输入端ECK1和第二时钟信号输入端ECK2输入的时钟信号可以相位相反，周期相同。第一电位信号输入端VG1可以输入恒定的高电位或低电位。第一电位可以是高电位或低电位。第二电位和第一电位逻辑相反，即第一电位信号输入端VG1和第二电位信号输入端VG2输入的电位逻辑相反。示例性的，第一电位信号输入端VG1输入的第一电位为恒定的高电位，第二电位信号输入端VG2输入的第二电位为恒定的低电位。
输入模块10响应于第一时钟信号输入端ECK1输入的信号而导通或关断，从而控制移位信号输入端EIN与第一节点N1的导通状态，并在输入模块10导通时，即控制移位信号输入端EIN与第一节点N1之间导通时，将移位信号输入端EIN输入的信号传输至第一节点N1，以控制第一节点N1的电位。控制模块40响应于第一节点N1的信号，从而控制第一电位信号输入端VG1与第二节点N2之间的导通状态，从而在第一电位信号输入端VG1与第二节点N2之间导通时，将第一电位信号输入端VG1输入的第一电位传输至第二节点N2；控制模块40还根据第一节点N1的信号、第一时钟信号输入端ECK1输入的信号和第二时钟信号输入端ECK2输入的信号，控制第二时钟信号输入端ECK2与第二节点N2之间的导通状态，从而在第二时钟信号输入端ECK2与第二节点N2之间导通时，将第二时钟信号输入端ECK2输入的第二电位传输至第二节点N2。第一开关单元51响应于第一节点N1的信号而导通或关断，从而在第一开关单元51的第一端和第二端之间导通时，第二时钟信号输入端ECK2输入的电压可经过第一电容C1与第一节点N1进行耦合；在第一开关单元51的第一端和第二端之间关断时，第二时钟信号输入端ECK2输入的电压不能经过第一电容C1与第一节点N1进行耦合。
第一输出模块20响应于第一节点N1的信号而导通或关断，从而控制第二电位信号输入端VG2和扫描信号输出端GOUT的导通状态，并在第一输出模块20导通时，即控制第二电位信号输入端VG2和扫描信号输出端GOUT之间导通时，将第二电位信号输入端VG2输入的第二电位传输至扫描信号输出端GOUT。第二输出模块30响应于第二节点N2的信号而导通或关断，从而控制第一电位信号输入端VG1和扫描信号输出端GOUT的导通状态，并在第二输出模块30导通时，即控制第一电位信号输入端VG1和扫描信号输出端GOUT之间导通时，将第一电位信号输入端VG1输入的第一电位传输至扫描信号输出端GOUT。第一输出模块20和第二输出模块30的导通状态决定了扫描信号输出端GOUT的扫描信号的输出状态。
为清楚说明本发明实施例的工作原理，本发明以第一电位信号输入端VG1输入的电位为恒定的高电位，第二电位信号输入端VG2输入的电位为恒定的低电位进行说明。图2为本发明实施例提供的一种时序波形图。其中，将第一时钟信号SECK1输入至第一时钟信号输入端ECK1，将第二时钟信号SECK2输入至第二时钟信号输入端ECK2，将移位信号SEIN输入至移位信号输入端EIN，扫描信号输出端GOUT将输出扫描信号SGOUT。第一时钟信号输入端ECK1和第二时钟信号输入端ECK2输入的时钟信号的有效电位可为低电位。第一时钟信号输入端ECK1和第二时钟信号输入端ECK2输入的时钟信号的有效电位在时间上错开。具体工作过程为：
在第一阶段t1，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为低电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为低电位，输入模块10响应于第一时钟信号输入端ECK1输入的低电位信号而导通，即控制移位信号输入端EIN与第一节点N1之间导通，将移位信号输入端EIN输入的低电位信号传输至第一节点N1，控制模块40响应于第一节点N1的低电位信号，控制第一电位信号输入端VG1与第二节点N2之间导通，控制第二时钟信号输入端ECK2与第二节点N2之间断路，而将第一电位信号输入端VG1输入的高电位传输至第二节点N2，此时，第一输出模块20响应于第一节点N1的低电位信号而导通，即控制第二电位信号输入端VG2和扫描信号输出端GOUT之间导通，将第二电位信号输入端VG2输入的低电位传输至扫描信号输出端GOUT，第二输出模块30响应于第二节点N2的高电位信号而关断，即控制第一电位信号输入端VG1和扫描信号输出端GOUT之间断路，故扫描信号输出端GOUT输出低电位。第一开关单元51响应于第一节点N1的低电位信号而导通，第二时钟信号输入端ECK2输入的电压可经过第一电容C1与第一节点N1进行耦合。
在第二阶段t2，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为高电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为低电位，则输入模块10响应于第一时钟信号输入端ECK1输入的高电位信号而关断，第一开关单元51响应于第一节点N1的低电位信号而导通，第一电容C1具有电荷保持作用，使得第一节点N1保持上一阶段的低电位，控制模块40、第一输出模块20和第二输出模块30的工作状态与上一阶段相同或类似，故第二节点N2和扫描信号输出端GOUT的电位与上一阶段的电位相同。
在第三阶段t3，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为高电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为低电位，移位信号输入端EIN输入端输入的移位信号SEIN为低电位，输入模块10响应于第一时钟信号输入端ECK1输入的高电位信号而关断，第一开关单元51响应于第一节点N1的低电位信号而导通，由于第二时钟信号SECK2由高电位变为低电位，第二时钟信号输入端ECK2经第一电容C1电压耦合作用，将第一节点N1的电位进一步拉低，控制模块40、第一输出模块20和第二输出模块30的工作状态与上一阶段相同或类似，故第二节点N2和扫描信号输出端GOUT的电位与上一阶段的电位相同。
在第四阶段t4，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为高电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为低电位，输入模块10响应于第一时钟信号输入端ECK1输入的高电位信号而关断，第一开关单元51响应于第一节点N1的低电位信号而导通，第一电容C1具有电荷保持作用，使得这一阶段的第一节点N1的电位与第二阶段t2的低电位相同，控制模块40、第一输出模块20和第二输出模块30的工作状态与上一阶段相同或类似，故第二节点N2和扫描信号输出端GOUT的电位与上一阶段的电位相同。
在第五阶段t5，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为低电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为高电位，输入模块10响应于第一时钟信号输入端ECK1输入的低电位信号而导通，将移位信号输入端EIN输入的高电位信号传输至第一节点N1，第一开关单元51响应于第一节点N1的高电位信号而关断，使得第二时钟信号输入端ECK2的电位变化不会经第一电容C1耦合到第一节点N1，控制模块40响应于第一节点N1的高电位信号，控制第一电位信号输入端VG1与第二节点N2之间断路，控制第二时钟信号输入端ECK2与第二节点N2之间断路，第二节点N2保持上一阶段的高电位，第一输出模块20响应于第一节点N1的高电位信号而关断，第二输出模块30响应于第二节点N2的高电位信号而关断，故扫描信号输出端GOUT保持上一阶段的低电位。
在第六阶段t6，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为高电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为高电位，输入模块10响应于第一时钟信号输入端ECK1输入的高电位信号而关断，第一节点N1将保持上一阶段的高电位，第一开关单元51响应于第一节点N1的高电位信号而关断，使得第二时钟信号输入端ECK2的电位变化不会经第一电容C1耦合到第一节点N1，控制模块40、第一输出模块20和第二输出模块30的工作状态与上一阶段相同或类似，故第二节点N2和扫描信号输出端GOUT的电位与上一阶段的电位相同。
在第七阶段t7，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为高电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为低电位，移位信号输入端EIN输入端输入的移位信号SEIN为高电位，输入模块10响应于第一时钟信号输入端ECK1输入的高电位信号而关断，第一节点N1保持上一阶段的高电位，且第一开关单元51响应于第一节点N1的高电位信号而关断，使得第二时钟信号输入端ECK2由高电位变为低电位的电位变化不会经第一电容C1耦合到第一节点N1，避免第一节点N1的电位被拉低，影响正常工作的情况发生，控制模块40响应于第一节点N1的高电位信号，控制第一电位信号输入端VG1与第二节点N2之间断路，控制第二时钟信号输入端ECK2与第二节点N2之间导通，使第二时钟信号输入端ECK2输入的低电位传输至第二节点N2，第一输出模块20响应于第一节点N1的高电位信号而关断，第二输出模块30响应于第二节点N2的低电位信号而导通，将第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第八阶段t8，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为高电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为高电位，输入模块10响应于第一时钟信号输入端ECK1输入的高电位信号而关断，第一节点N1保持上一阶段的高电位，第一开关单元51响应于第一节点N1的高电位信号而关断，使得第二时钟信号输入端ECK2的电位不会经第一电容C1耦合到第一节点N1，控制模块40响应于第一节点N1的高电位信号，控制第一电位信号输入端VG1与第二节点N2之间断路，控制第二时钟信号输入端ECK2与第二节点N2之间断路，第二节点N2保持上一阶段的低电位，第一输出模块20响应于第一节点N1的高电位信号而关断，第二输出模块30响应于第二节点N2的低电位信号而导通，将第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第九阶段t9，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为低电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为高电位，输入模块10响应于第一时钟信号输入端ECK1输入的低电位信号而导通，将移位信号输入端EIN输入的高电位信号传输至第一节点N1，第一开关单元51响应于第一节点N1的高电位信号而关断，使得第二时钟信号输入端ECK2的电位变化不会经第一电容C1耦合到第一节点N1，控制模块40响应于第一节点N1的高电位信号，控制第一电位信号输入端VG1与第二节点N2之间断路，控制第二时钟信号输入端ECK2与第二节点N2之间断路，第二节点N2保持上一阶段的低电位，第一输出模块20响应于第一节点N1的高电位信号而关断，第二输出模块30响应于第二节点N2的低电位信号而导通，将第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第十阶段t10，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为低电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN初期为高电位，后期为低电位，输入模块10响应于第一时钟信号输入端ECK1输入的高电位信号而关断，第一节点N1保持上一阶段的高电位，第一开关单元51响应于第一节点N1的高电位信号而关断，使得第二时钟信号输入端ECK2的电位变化不会经第一电容C1耦合到第一节点N1，控制模块40响应于第一节点N1的高电位信号，控制第一电位信号输入端VG1与第二节点N2之间断路，控制第二时钟信号输入端ECK2与第二节点N2之间断路，第二节点N2保持上一阶段的低电位，第一输出模块20响应于第一节点N1的高电位信号而关断，第二输出模块30响应于第二节点N2的低电位信号而导通，将第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第十一阶段t11，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为高电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为低电位，移位信号输入端EIN输入端输入的移位信号SEIN为低电位，输入模块10响应于第一时钟信号输入端ECK1输入的高电位信号而关断，第一节点N1保持上一阶段的高电位，第一开关单元51响应于第一节点N1的高电位信号而关断，使得第二时钟信号输入端ECK2由高电位变为低电位的电位变化不会经第一电容C1耦合到第一节点N1，避免第一节点N1的电位被拉低，影响正常工作的情况发生，控制模块40响应于第一节点N1的高电位信号，控制第一电位信号输入端VG1与第二节点N2之间断路，控制第二时钟信号输入端ECK2与第二节点N2之间导通，使第二时钟信号输入端ECK2输入的低电位传输至第二节点N2，第一输出模块20响应于第一节点N1的高电位信号而关断，第二输出模块30响应于第二节点N2的低电位信号而导通，将第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第十二阶段t12，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为高电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为低电位，输入模块10响应于第一时钟信号输入端ECK1输入的高电位信号而关断，第一节点N1保持上一阶段的高电位，第一开关单元51响应于第一节点N1的高电位信号而关断，使得第二时钟信号输入端ECK2的电位不会经第一电容C1耦合到第一节点N1，控制模块40响应于第一节点N1的高电位信号，控制第一电位信号输入端VG1与第二节点N2之间断路，控制第二时钟信号输入端ECK2与第二节点N2之间短路，第二节点N2保持上一阶段的低电位，第一输出模块20响应于第一节点N1的高电位信号而关断，第二输出模块30响应于第二节点N2的低电位信号而导通，将第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第十三阶段t13，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为低电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为低电位，输入模块10响应于第一时钟信号输入端ECK1输入的低电位信号而导通，将移位信号输入端EIN输入的低电位信号传输至第一节点N1，控制模块40响应于第一节点N1的低电位信号，控制第一电位信号输入端VG1与第二节点N2之间导通，控制第二时钟信号输入端ECK2与第二节点N2之间断路，将第一电位信号输入端VG1输入的高电位传输至第二节点N2，第一输出模块20响应于第一节点N1的低电位信号而导通，将第二电位信号输入端VG2输入的低电位传输至扫描信号输出端GOUT，第二输出模块30响应于第二节点N2的高电位信号而关断，故扫描信号输出端GOUT输出低电位。第一开关单元51响应于第一节点N1的低电位信号而导通，第二时钟信号输入端ECK2输入的电压可经过第一电容C1与第一节点N1进行耦合。
移位寄存器在第十三阶段t13中的工作状态与第一阶段t1的相同。第十三阶段t13之后，在移位信号SEIN再次由低电位变为高电位之前，重复执行第二阶段t2、第三阶段t3、第四阶段t4和第一阶段t1。如图2所示，扫描信号输出端GOUT输出的扫描信号SGOUT的有效电位(图2中为高电位)起始时刻滞后于移位信号SEIN的有效电位(图2中为高电位)起始时刻的是时间为t5+t6，从而实现了移位功能。
本实施例的技术方案通过在该移位寄存器的第一节点和第一电容之间设置第一开关单元，使得在扫描信号输出端输出高电平，且第二时钟信号输入端由高电位变为低电位时，第一开关单元关断，使得第二时钟信号输入端由高电位变为低电位的电位变化不会经第一电容耦合到第一节点，避免本应为高电位的第一节点的电位受第二时钟信号输入端的耦合影响被拉低，从而在扫描信号输出端长期输出高电平时，降低第二时钟信号输入端对第一节点的电压的耦合影响，避免在采用插黑方式实现调光时，扫描信号输出端长期输出高电平时，第一节点的电压应为高电平，但在第二时钟信号输入端由高电平跳变为低电平时，第一节点的电压受耦合影响会被拉低，导致工作异常的情况发生。
图3为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上，第一开关单元51的控制端Ctr与扫描信号输出端GOUT电连接。
其中，第一开关单元51响应于扫描信号输出端GOUT的信号而导通或关断，从而在第一开关单元51的第一端和第二端导通时，第二时钟信号输入端ECK2输入的电压可经过第一电容C1与第一节点N1进行耦合；在第一开关单元51的第一端和第二端关断时，第二时钟信号输入端ECK2输入的电压不能经过第一电容C1与第一节点N1进行耦合。图3对应的技术方案与图1对应的技术方案的时序波形相同或类似。图3对应的技术方案与图1对应的技术方案的工作过程类似，此处不在赘述。图3对应的技术方案与图1对应的技术方案的工作过程的区别为：图3对应的技术方案中的第一开关单元51在第一阶段t1至第六阶段t6导通，在第七阶段t7至第十二阶段t12关断；图1对应的技术方案中的第一开关单元51在第一阶段t1至第四阶段t4导通，在第五阶段t5至第十二阶段t12关断。图3对应的技术方案与图1对应的技术方案在第七阶段t7和第十一阶段t11均能达到第一开关单元关断的目的，以使得在扫描信号输出端GOUT输出高电平(此时第一节点N为高电平)，且第二时钟信号输入端ECK2由高电位变为低电位时，第一开关单元51关断，使得第二时钟信号输入端ECK2由高电位变为低电位的电位变化不会经第一电容C1耦合到第一节点N1，避免本应为高电位的第一节点的电位受第二时钟信号输入端的耦合影响被拉低，从而避免在扫描信号输出端长期输出高电平时，降低第二时钟信号输入端对第一节点的电压的耦合影响，避免在采用插黑方式实现调光时，扫描信号输出端长期输出高电平时，第一节点的电压应为高电平，但在第二时钟信号输入端由高电平跳变为低电平时，第一节点的电压受耦合影响会被拉低，导致工作异常的情况发生。
图1和图3对应的技术方案可以在第一开关单元关断时，可保证第一节点的电位稳定，而将第一开关单元设置在第一电容的下方的方式，存在第一开关单元关断时，第一电容的与第一开关单元的连接端呈悬浮状态，导致第一节点的电压不稳定的问题。
图4为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上，第一开关单元51包括第一晶体管M1，其中，第一晶体管M1的第一极与第一开关单元51的第一端电连接，第一晶体管M1的第二极与第一开关单元51的第二端电连接，第一晶体管M1的控制极与第一开关单元51的控制端Ctr电连接。
其中，第一晶体管M1可以是P型晶体管或N型晶体管。第一晶体管M1响应第一节点N1的电位而导通或关断，并在第一晶体管M1导通时，使得第二时钟信号输入端ECK2的电位变化经第一电容C1耦合到第一节点N1；在第一晶体管M1关断时，使得第二时钟信号输入端ECK2的电位变化不会经第一电容C1耦合到第一节点N1。示例性的，第一晶体管M1是P型晶体管，第一晶体管M1响应第一节点N1的低电位而导通，使得第二时钟信号输入端ECK2的电位变化经第一电容C1耦合到第一节点N1；第一晶体管M1响应第一节点N1的高电位而关断，使得第二时钟信号输入端ECK2的电位变化不会经第一电容C1耦合到第一节点N1。
图5为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上，第一晶体管M1响应扫描信号输出端GOUT的电位而导通或关断，并在第一晶体管M1导通时，使得第二时钟信号输入端ECK2的电位变化经第一电容C1耦合到第一节点N1；在第一晶体管M1关断时，使得第二时钟信号输入端ECK2的电位变化不会经第一电容C1耦合到第一节点N1。
本发明实施例提供又一种移位寄存器。在上述实施例的基础上，继续参见图4或图5，移位寄存器还包括稳压模块60，控制模块包括中间控制单元41和输出控制单元42。
其中，中间控制单元41与第一时钟信号输入端ECK1电连接，中间控制单元41通过第一节点N1与第一输出模块20电连接，中间控制单元41通过第三节点N3与输出控制单元42电连接，中间控制单元41用于控制第三节点N3的电位。
输出控制单元42与第一时钟信号输入端ECK1、第二时钟信号输入端ECK2、第一电位信号输入端VG1和第二电位信号输入端VG2电连接，输出控制单元42通过第一节点N1与第一输出模块20电连接，输出控制单元42通过第二节点N2与第二输出模块30电连接，输出控制单元42用于控制第二节点N2的电位。
稳压模块60与第二时钟信号输入端ECK2和第一电位信号输入端VG1电连接，稳压模块60通过第一节点N1与第一输出模块20电连接，稳压模块60通过第三节点N3与中间控制单元41电连接，稳压模块60用于在输入模块10控制第一节点N1的电位为第一电位之后，将第一电位信号输入端VG1输入的第一电位传输至第一节点N1。
其中，中间控制单元41响应于第一节点N1的信号而导通或关断，从而控制第一时钟信号输入端ECK1与第三节点N3的导通状态，并在中间控制单元41导通时，即控制第一时钟信号输入端ECK1与第三节点N3之间导通时，将第一时钟信号输入端ECK1输入的信号传输至第三节点N3，以控制第三节点N3的电位。输出控制单元42响应于第一节点N1的信号，从而控制第一电位信号输入端VG1与第二节点N2之间的导通状态，从而在第一电位信号输入端VG1与第二节点N2之间导通时，将第一电位信号输入端VG1输入的第一电位传输至第二节点N2；输出控制单元42还根据第三节点N3的信号、第一时钟信号输入端ECK1输入的信号和第二时钟信号输入端ECK2输入的信号，控制第二时钟信号输入端ECK2与第二节点N2之间的导通状态，从而在第二时钟信号输入端ECK2与第二节点N2之间导通时，将第二时钟信号输入端ECK2输入的第二电位传输至第二节点N2。稳压模块60响应于第二时钟信号输入端ECK2输入的信号和第三节点N3的信号而导通或关断，从而控制第一电位信号输入端VG1与第一节点N1的导通状态，并在稳压模块60导通时，即第一电位信号输入端VG1与第一节点N1之间导通时，将第一电位信号输入端VG1的第一电位传输至第一节点N1，以稳定第一节点N1的电位。结合图2、图4和图5所示，在第七阶段t7和第十一阶段t11，稳压模块60导通将第一电位信号输入端VG1的第一电位传输至第一节点N1。
可选的，在上述实施例的基础上，继续参见图4或图5，稳压模块60包括第二晶体管M2和第三晶体管M3，其中，第二晶体管M2的第一极与第一电位信号输入端VG1电连接；第二晶体管M2的第二极与第三晶体管M3的第一极电连接；第二晶体管M2的控制极通过第三节点N3与中间控制单元41电连接；第三晶体管M3的第二极通过第一节点N1与第一输出模块20电连接；第三晶体管M3的控制极与第二时钟信号输入端ECK2电连接。
其中，第二晶体管M2可以是P型晶体管或N型晶体管。第三晶体管M3可以是P型晶体管或N型晶体管。第二晶体管M2响应第三节点N3的电位而导通或关断。第三晶体管M3响应第二时钟信号SECK2的电位而导通或关断，并在第二晶体管M2和第三晶体管M3均导通时，将第一电位信号输入端VG1的第一电位传输至第一节点N1。
可选的，在上述实施例的基础上，继续参见图4或图5，中间控制单元41包括第四晶体管M4，其中，第四晶体管M4的第一极与第一时钟信号输入端ECK1电连接；第四晶体管M4的控制极通过第一节点N1与第一输出模块20电连接；第四晶体管M4的第二极通过第三节点N3与输出控制单元42电连接。
其中，第四晶体管M4可以是N型晶体管或P型晶体管。第四晶体管M4响应于第一节点N1的电位而导通或关断，并在导通时，将第一时钟信号SECK1的电位传输至第三节点N3。示例性的，第四晶体管M4为P型晶体管，第四晶体管M4响应第一节点N1的低电位而导通，将第一时钟信号SECK1的电位传输至第三节点N3。第四晶体管M4可以是双栅晶体管，如图5所示，或者，中间控制单元41可为两个晶体管的串联结构，具有较强的漏电抑制能力，以稳定第三节点N3的电位。
可选的，在上述实施例的基础上，继续参见图4或图5，输出控制单元42包括：第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8和第二电容C2。
其中，第五晶体管M5的控制极与第一时钟信号输入端ECK1电连接；第五晶体管M5的第一极与第二电位信号输入端VG2电连接；第六晶体管M6的第一极，以及第七晶体管M7的控制极，均与第二时钟信号输入端ECK2电连接；第六晶体管M6的控制极通过第三节点N3与中间控制单元41电连接；第五晶体管M5的第二极，以及第二电容C2的第一端，均与第六晶体管M6的控制极电连接；第二电容C2的第二端，以及第六晶体管M6的第二极，均与第七晶体管M7的第一电连接；第七晶体管M7的第二极，以及第八晶体管M8的第一极通过第二节点N2与第二输出模块30电连接；第八晶体管M8的第二极与第一电位信号输入端VG1电连接；第八晶体管M8的控制极通过第一节点N1与第一输出模块20电连接。
其中，第五晶体管M5可以是P型晶体管或N型晶体管。第六晶体管M6可以是P型晶体管或N型晶体管。第七晶体管M7可以是P型晶体管或N型晶体管。第八晶体管M8可以是P型晶体管或N型晶体管。第五晶体管M5响应第一时钟信号SECK1的电位而导通或关断，并在导通时，将第二电位信号输入端VG2的第二电位传输至第三节点N3。第六晶体管M6响应第三节点N3的电位而导通或关断，第七晶体管M7响应第二时钟信号SECK2的电位而导通或关断，并在第六晶体管M6和第七晶体管M7同时导通时，将第二时钟信号SECK2的第二电位传输至第二节点N2。第八晶体管M8响应第一节点N1的电位而导通或关断，并在导通时，将第一电位信号输入端VG1的第一电位传输至第二节点N2。第二电容C2具有存储功能，以实现电荷保持作用，在传输第一电位或第二电位至第三节点N3时，第二电容C2会进行充放电，以在没有电位传输至第三节点N3时，维持第三节点N3的电位与上一阶段的电位相同。
可选的，在上述实施例的基础上，继续参见图4或图5，输入模块10包括第九晶体管M9，其中，第九晶体管M9的第一极与移位信号输入端EIN电连接；第九晶体管M9的控制极与第一时钟信号输入端ECK1电连接；第九晶体管M9的第二极通过第一节点N1与第一输出模块20电连接。
其中，第九晶体管M9可以是N型晶体管或P型晶体管。第九晶体管M9的控制极响应于第一时钟信号SECK1的电位而导通或关断，并在导通时，将移位信号SEIN传输至第一节点N1。示例性的，第九晶体管M9为P型晶体管，第九晶体管M9响应第一时钟信号SCK1的低电位而导通，将移位信号SEIN传输至第一节点N1。
可选的，在上述实施例的基础上，继续参见图4或图5，第一输出模块20包括第十晶体管M10，其中，第十晶体管M10的第一极与第二电位信号输入端VG2电连接；第十晶体管M10的第二极与扫描信号输出端GOUT电连接；第十晶体管M10的控制极通过第一节点N1与输入模块10、控制模块40和第一开关单元51的第一端电连接。
其中，第十晶体管M10可以是P型晶体管或N型晶体管。第十晶体管M10响应第一节点N1的电位而导通或者关断，并在导通时，将第二电位传输至扫描信号输出端GOUT。
可选的，在上述实施例的基础上，继续参见图4或图5，第二输出模块30包括第十一晶体管M11和第三电容C3，其中，第十一晶体管M11的第一极，以及第三电容C3的第一端，均与第一电位信号输入端VG1电连接；第十一晶体管M11的第二极与扫描信号输出端GOUT电连接；第十一晶体管M11的控制极，以及第三电容C3的第二端，均通过第二节点N2与控制模块40电连接。
其中，第十一晶体管M11可以是P型晶体管或N型晶体管。第十一晶体管M11响应第二节点N2的电位而导通或者关断，并在导通时，将第一电位传输至扫描信号输出端GOUT。第三电容C3具有存储功能，以实现电荷保持作用，在传输第一电位或第二电位至第二节点N2时，第三电容C3会进行充放电，以在没有电位传输至第二节点N2时，维持第二节点N2的电位与上一阶段的电位相同。
可选的，第一晶体管M1至第十一晶体管M11可以是P型晶体管。第一电位可以是高电位。移位信号输入端EIN输入的高电位可作为有效电位。图2的波形为第一晶体管M1至第十一晶体管M11为P型晶体管时各信号端的波形。
可选的，第一晶体管M1至第十一晶体管M11可以是N型晶体管。第一电位可以是低电位。移位信号输入端EIN输入的低电位可作为有效电位。将图2中各信号端的波形的电平取反后，即为第一晶体管M1至第十一晶体管M11为N型晶体管时各信号端的波形。
图6为本发明实施例提供的又一种移位寄存器的结构示意图。图7至图15为与图2的各阶段对应的各晶体管的导通状态示意图。其中，画叉的晶体管表示处于关断状态，未画叉的晶体管表示处于导通状态。具体工作过程如下：
在第一阶段t1，结合图2和图7所示，第一时钟信号SECK1为低电位，第九晶体管M9和第五晶体管M5导通，移位信号SEIN为低电位，移位信号输入端EIN输入的低电位信号经导通的第九晶体管M9传输至第一节点N1，第一晶体管M1、第四晶体管M4、第八晶体管M8和第十晶体管M10导通，第二电位信号输入端VG2输入的低电位经导通的第十晶体管M10传输至扫描信号输出端GOUT，第二电位信号输入端VG2输入的低电位信号经导通的第五晶体管M5传输至第三节点N3，第二晶体管M2和第六晶体管M6导通，第一电位信号输入端VG1输入的高电位经导通的第八晶体管M8传输至第二节点N2，第十一晶体管M11关断，第二时钟信号SECK2为高电位，第三晶体管M3和第七晶体管M7关断。
在第二阶段t2，结合图2和图8所示，移位信号SEIN为低电位，第一时钟信号SECK1为高电位，第九晶体管M9和第五晶体管M5关断，由于第一电容C1的电荷保持作用，第一节点N1将保持上一阶段的低电位，其余晶体管的导通状态与上一阶段相同。
在第三阶段t3，结合图2和图9所示，移位信号SEIN为低电位，第一时钟信号SECK1为高电位，第九晶体管M9和第五晶体管M5关断，第一节点N1将保持上一阶段的低电位，第一晶体管M1、第四晶体管M4、第八晶体管M8和第十晶体管M10导通，第二电位信号输入端VG2输入的低电位传输至扫描信号输出端GOUT，第一时钟信号输入端ECK1输入的高电位信号经导通的第四晶体管M4传输至第三节点N3，第二晶体管M2和第六晶体管M6关断，第一电位信号输入端VG1输入的高电位经导通的第八晶体管M8传输至第二节点N2，第十一晶体管M11关断，第二时钟信号SECK2为低电位，第三晶体管M3和第七晶体管M7导通。由于第一电容C1的电荷保持作用，第一节点N1受第二时钟信号输入端ECK2的耦合作用被进一步拉低，从而提高第十晶体管M10的输出性能。
在第四阶段t4，结合图2和图10所示，第二时钟信号SECK2为高电位，第三晶体管M3和第七晶体管M7关断，其余晶体管的导通状态与上一阶段相同。
在第五阶段t5，结合图2和图11所示，第一时钟信号SECK1为低电位，第九晶体管M9和第五晶体管M5导通，移位信号SEIN为高电位，移位信号输入端EIN输入的高电位信号经导通的第九晶体管M9传输至第一节点N1，第一晶体管M1、第四晶体管M4、第八晶体管M8和第十晶体管M10关断，第二电位信号输入端VG2输入的低电位信号经导通的第五晶体管M5传输至第三节点N3，第二晶体管M2和第六晶体管M6导通，第二时钟信号SECK2为高电位，第三晶体管M3和第七晶体管M7关断。由于第三电容C3的电荷保持作用，第二节点N2保持上一阶段的高电位，第十一晶体管M11关断，扫描信号输出端GOUT保持上一阶段的低电位。由于第一晶体管M1关断，第一节点N1将不受第二时钟信号输入端ECK2的耦合作用。
在第六阶段t6，结合图2和图12所示，第一时钟信号SECK1为高电位，第九晶体管M9和第五晶体管M5关断，第一节点N1将保持上一阶段的高电位，由于第二电容C2的电荷保持作用，第三节点N3将保持上一阶段的低电位，其余晶体管的导通状态与上一阶段相同。
在第七阶段t7，结合图2和图13所示，移位信号SEIN为高电位，第一时钟信号SECK1为高电位，第九晶体管M9和第五晶体管M5关断，第一节点N1将保持上一阶段的高电位，第一晶体管M1、第四晶体管M4、第八晶体管M8和第十晶体管M10关断，由于第二电容C2的电荷保持作用，第三节点N3保持上一阶段的低电位，第二晶体管M2和第六晶体管M6导通，第二时钟信号SECK2为低电位，第三晶体管M3和第七晶体管M7导通，第二时钟信号输入端ECK2输入的低电位经导通的第六晶体管M6和第七晶体管M7传输至第二节点N2，第十一晶体管M11导通，第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。第一电位信号输入端VG1输入的高电位经导通的第二晶体管M2和第三晶体管M3传输至第一节点N1，可进一步稳定第一节点N1的高电位。由于第一晶体管M1关断，第一节点N1将不受第二时钟信号输入端ECK2的耦合作用，即使第一节点N1长时间处于高电压，第四晶体管M4长期处于正偏压应力下，特性出现偏压，漏电增加，在第一时钟信号输入端ECK1的高电位下，由于第四晶体管M4的漏电，第二晶体管M2的栅极会变高而关断，第一电位信号输入端VG1无法通过第二晶体管M2和第三晶体管M3所在回路传输高电位至第一节点N1，但由于第一节点N1不会受第二时钟信号输入端ECK2的低电位的耦合作用被进一步拉低，从而保证第十晶体管M10正常关断。
在第八阶段t8，结合图2和图14所示，第二时钟信号SECK2为高电位，第三晶体管M3和第七晶体管M7关断，第一节点N1将保持上一阶段的高电位，第二节点N2将保持上一阶段的低电位，其余晶体管的导通状态与上一阶段相同。
在第九阶段t9，结合图2和图15所示，第一时钟信号SECK1为低电位，第九晶体管M9和第五晶体管M5导通，移位信号SEIN为高电位，移位信号输入端EIN输入的高电位信号经导通的第九晶体管M9传输至第一节点N1，第一晶体管M1、第四晶体管M4、第八晶体管M8和第十晶体管M10关断，第二电位信号输入端VG2输入的低电位信号经导通的第五晶体管M5传输至第三节点N3，第二晶体管M2和第六晶体管M6导通，第二时钟信号SECK2为高电位，第三晶体管M3和第七晶体管M7关断，第二节点N2将保持上一阶段的低电位，第十一晶体管M11导通，第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第十阶段t10，结合图2和图6所示，第一时钟信号SECK1为高电位，第九晶体管M9和第五晶体管M5关断，第一节点N1将保持上一阶段的高电位，第三节点N3将保持上一阶段的低电位，其余晶体管的导通状态与上一阶段相同。第十阶段t10中各晶体管的导通状态与第八阶段t8的相同，可参见图14。
在第十一阶段t11，结合图2和图6所示，移位信号SEIN为低电位，第一时钟信号SECK1为高电位，第九晶体管M9和第五晶体管M5关断，第一节点N1将保持上一阶段的高电位，第一晶体管M1、第四晶体管M4、第八晶体管M8和第十晶体管M10关断，由于第二电容C2的电荷保持作用，第三节点N3保持上一阶段的低电位，第二晶体管M2和第六晶体管M6导通，第二时钟信号SECK2为低电位，第三晶体管M3和第七晶体管M7导通，第二时钟信号输入端ECK2输入的低电位经导通的第六晶体管M6和第七晶体管M7传输至第二节点N2，第八晶体管M8导通，第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。第一电位信号输入端VG1输入的高电位经导通的第二晶体管M2和第三晶体管M3传输至第一节点N1，可进一步稳定第一节点N1的高电位。第十一阶段t11中各晶体管的导通状态与第七阶段t7的相同，可参见图13。
在第十二阶段t12，结合图2和图6所示，第二时钟信号SECK2为高电位，第三晶体管M3和第七晶体管M7关断，第一节点N1将保持上一阶段的高电位，第二节点N2将保持上一阶段的低电位，其余晶体管的导通状态与上一阶段相同。第十二阶段t12中各晶体管的导通状态与第八阶段t8的相同，可参见图14。
在第十三阶段t13，第一时钟信号SECK1为低电位，第九晶体管M9和第五晶体管M5导通，移位信号SEIN为低电位，移位信号输入端EIN输入的低电位信号经导通的第九晶体管M9传输至第一节点N1，第一晶体管M1、第四晶体管M4、第八晶体管M8和第十晶体管M10导通，第二电位信号输入端VG2输入的低电位经导通的第十晶体管M10传输至扫描信号输出端GOUT，第二电位信号输入端VG2输入的低电位信号经导通的第五晶体管M5传输至第三节点N3，第二晶体管M2和第六晶体管M6导通，第一电位信号输入端VG1输入的高电位经导通的第八晶体管M8传输至第二节点N2，第十一晶体管M11关断，第二时钟信号SECK2为高电位，第三晶体管M3和第七晶体管M7关断。第十三阶段t13的各晶体管的导通状态与第一阶段t1的相同。
结合图2、图7至图15所示，第一晶体管M1在第一阶段t1和第四阶段t4导通，第一晶体管M1在第五阶段t5至第十二阶段t12关断，而扫描信号输出端GOUT在第七阶段t7至第十一阶段t11输出高电平，第二时钟信号输入端ECK2在第七阶段t7和第十一阶段t11由高电位变为低电位时，第一晶体管M1关断，使得第二时钟信号输入端ECK2不对第十晶体管M10的栅极有耦合作用，避免低频模式下发光控制电路工作异常的情况发生，从而提高了插黑模式下发光控制电路工作的稳定性；扫描信号输出端GOUT在第一阶段t1至第六阶段t6输出低电平时，第一晶体管M1导通，使得第二时钟信号输入端ECK2对第十晶体管M10的栅极有耦合作用，保证输出波形的稳定性。
本发明实施例的技术方案可以避免在插黑模式下，扫描信号输出端GOUT长期处于高电平的状态，使得第一节点N1长时间处于高电压的应力下，高电平占空比提高，器件长期处于正偏压应力下，特性出现偏压，例如：第四晶体管M4为P型晶体管，依照PMOS电晶体的特性，第四晶体管M4的阈值电压Vth正偏，漏电增加。当漏电量达到一定程度后，且在第一时钟信号输入端ECK1为高电平时，由于第四晶体管M4的漏电，第二晶体管M2的栅极会变高，第一电位信号输入端VG1通过第二晶体管M2和第三晶体管M3所在回路对第一输出模块20的第十晶体管M10的重置功能削弱，第十晶体管M10栅极电压易受到第二时钟信号输入端ECK2的耦合影响拉低，导致电路工作异常的情况发生。
本发明实施例提供一种显示面板。图16为本发明实施例提供的一种显示面板的结构示意图。该显示面板100包括第一时钟信号线1、第二时钟信号线2、第一电位信号线3、第二电位信号线4、启动信号线5和至少两个本发明任意实施例提供的移位寄存器6。
至少两个移位寄存器6级联连接，第一级移位寄存器6的移位信号输入端EIN与启动信号线5电连接；前一级移位寄存器6的扫描信号输出端GOUT与后一级移位寄存器6的移位信号输入端EIN电连接。
任一移位寄存器6的第一电位信号输入端VG1与第一电位信号线3电连接，第二电位信号输入端VG2与第二电位信号线4电连接。
第奇数级移位寄存器6的第一时钟信号输入端ECK1与第一时钟信号线1电连接，第二时钟信号输入端ECK2与第二时钟信号线2电连接。
第偶数级移位寄存器6的第一时钟信号输入端ECK1与第二时钟信号线2电连接，第二时钟信号输入端ECK2与第一时钟信号线1电连接。
其中，该显示面板可以是有机发光显示面板等。第一时钟信号线1和第二时钟信号线2的时钟信号的有效电位相同，且在时间上错开，周期相同。图2示例性的画出第一时钟信号SECK1和第二时钟信号SECK2的有效电位为低电位的情况。第一电位信号线3和第二电位信号线4的电位逻辑相反。第一时钟信号线1、第二时钟信号线2、第一电位信号线3、第二电位信号线4、启动信号线5和至少两个移位寄存器6可位于显示面板100的非显示区102。该显示面板100还包括多条发光控制线7，位于显示区101。任一移位寄存器6的驱动信号输出端GOUT与一条发光控制线电连接。由于相邻的第奇数级移位寄存器6和第偶数级移位寄存器6的移位信号输入端EIN的波形不同，有效电位的起始时刻相差半个时钟信号周期，故将第奇数级移位寄存器6的第一时钟信号输入端ECK1与第一时钟信号线1电连接，第二时钟信号输入端ECK2与第二时钟信号线2电连接，第偶数级移位寄存器6的第一时钟信号输入端ECK1与第二时钟信号线2电连接，第二时钟信号输入端ECK2与第一时钟信号线1电连接，以使任一移位寄存器6进入第五阶段t5时，移位信号输入端EIN输入的移位信号SEIN、第一时钟信号输入端ECK1输入的第一时钟信号SECK1和第二时钟信号输入端ECK2输入的第二时钟信号SECK2的电位与图2中的电位一致。
本发明实施例提供的显示面板包括上述实施例中的移位寄存器，因此本发明实施例提供的显示面板也具备上述实施例中所描述的有益效果，此处不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种移位寄存器，其特征在于，包括：输入模块、第一输出模块、第二输出模块、控制模块、电压耦合模块、第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端和扫描信号输出端，
所述输入模块与所述第一时钟信号输入端和所述移位信号输入端电连接，所述输入模块通过第一节点与所述第一输出模块电连接，所述输入模块用于控制所述第一节点的电位，所述第一节点控制所述第一输出模块的导通状态；
所述控制模块与所述第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端和第二电位信号输入端电连接，所述控制模块通过所述第一节点与所述第一输出模块电连接，所述控制模块通过第二节点与所述第二输出模块电连接，所述控制模块用于控制所述第二节点的电位，所述第二节点控制所述第二输出模块的导通状态；
所述电压耦合模块包括第一电容和第一开关单元，所述第一开关单元的第一端通过所述第一节点与所述第一输出模块电连接；所述第一开关单元的第二端经所述第一电容与所述第二时钟信号输入端电连接；所述第一开关单元的控制端通过所述第一节点与所述第一输出模块电连接，或者，所述第一开关单元的控制端与所述扫描信号输出端电连接；
所述第一输出模块与所述第二电位信号输入端和所述扫描信号输出端电连接；所述第一输出模块导通期间，所述第二电位信号输入端输入的信号传输至所述扫描信号输出端；
所述第二输出模块与所述第一电位信号输入端和所述扫描信号输出端电连接；所述第二输出模块导通期间，所述第一电位信号输入端输入的信号传输至所述扫描信号输出端。
2.根据权利要求1所述的移位寄存器，其特征在于，所述第一开关单元包括第一晶体管，其中，所述第一晶体管的第一极与所述第一开关单元的第一端电连接，所述第一晶体管的第二极与所述第一开关单元的第二端电连接，所述第一晶体管的控制极与所述第一开关单元的控制端电连接。
3.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括稳压模块，所述控制模块包括中间控制单元和输出控制单元，
其中，所述中间控制单元与所述第一时钟信号输入端电连接，所述中间控制单元通过所述第一节点与所述第一输出模块电连接，所述中间控制单元通过第三节点与所述输出控制单元电连接，所述中间控制单元用于控制所述第三节点的电位；
所述输出控制单元与所述第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端和第二电位信号输入端电连接，所述输出控制单元通过所述第一节点与所述第一输出模块电连接，所述输出控制单元通过所述第二节点与所述第二输出模块电连接，所述输出控制单元用于控制所述第二节点的电位；
所述稳压模块与所述第二时钟信号输入端和第一电位信号输入端电连接，所述稳压模块通过所述第一节点与所述第一输出模块电连接，所述稳压模块通过所述第三节点与所述中间控制单元电连接，所述稳压模块用于在所述输入模块控制所述第一节点的电位为第一电位之后，将所述第一电位信号输入端输入的第一电位传输至所述第一节点。
4.根据权利要求3所述的移位寄存器，其特征在于，所述稳压模块包括第二晶体管和第三晶体管，其中，所述第二晶体管的第一极与所述第一电位信号输入端电连接；所述第二晶体管的第二极与所述第三晶体管的第一极电连接；所述第二晶体管的控制极通过所述第三节点与所述中间控制单元电连接；所述第三晶体管的第二极通过所述第一节点与所述第一输出模块电连接；所述第三晶体管的控制极与所述第二时钟信号输入端电连接。
5.根据权利要求3所述的移位寄存器，其特征在于，所述中间控制单元包括第四晶体管，其中，所述第四晶体管的第一极与所述第一时钟信号输入端电连接；所述第四晶体管的控制极通过所述第一节点与所述第一输出模块电连接；所述第四晶体管的第二极通过第三节点与所述输出控制单元电连接。
6.根据权利要求3所述的移位寄存器，其特征在于，所述输出控制单元包括：第五晶体管、第六晶体管、第七晶体管、第八晶体管和第二电容，
其中，所述第五晶体管的控制极与所述第一时钟信号输入端电连接；所述第五晶体管的第一极与所述第二电位信号输入端电连接；所述第六晶体管的第一极，以及所述第七晶体管的控制极，均与所述第二时钟信号输入端电连接；所述第六晶体管的控制极通过所述第三节点与所述中间控制单元电连接；所述第五晶体管的第二极，以及所述第二电容的第一端，均与所述第六晶体管的控制极电连接；所述第二电容的第二端，以及所述第六晶体管的第二极，均与所述第七晶体管的第一极电连接；所述第七晶体管的第二极，以及所述第八晶体管的第一极通过所述第二节点与所述第二输出模块电连接；所述第八晶体管的第二极与所述第一电位信号输入端电连接；所述第八晶体管的控制极通过所述第一节点与所述第一输出模块电连接。
7.根据权利要求1所述的移位寄存器，其特征在于，所述输入模块包括第九晶体管，其中，所述第九晶体管的第一极与所述移位信号输入端电连接；所述第九晶体管的控制极与所述第一时钟信号输入端电连接；所述第九晶体管的第二极通过第一节点与所述第一输出模块电连接。
8.根据权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括第十晶体管，其中，所述第十晶体管的第一极与所述第二电位信号输入端电连接；所述第十晶体管的第二极与所述扫描信号输出端电连接；所述第十晶体管的控制极通过所述第一节点与所述输入模块、所述控制模块和所述第一开关单元的第一端电连接。
9.根据权利要求1所述的移位寄存器，其特征在于，所述第二输出模块包括第十一晶体管和第三电容，其中，所述第十一晶体管的第一极，以及所述第三电容的第一端，均与所述第一电位信号输入端电连接；所述第十一晶体管的第二极与所述扫描信号输出端电连接；所述第十一晶体管的控制极，以及第三电容的第二端，均通过所述第二节点与所述控制模块电连接。
10.一种显示面板，其特征在于，包括第一时钟信号线、第二时钟信号线、第一电位信号线、第二电位信号线、启动信号线和至少两个如权利要求1-9任一项所述的移位寄存器；
至少两个所述移位寄存器级联连接，第一级所述移位寄存器的移位信号输入端与所述启动信号线电连接；前一级所述移位寄存器的扫描信号输出端与后一级所述移位寄存器的移位信号输入端电连接；
任一所述移位寄存器的第一电位信号输入端与所述第一电位信号线电连接，所述第二电位信号输入端与所述第二电位信号线电连接；
第奇数级所述移位寄存器的第一时钟信号输入端与所述第一时钟信号线电连接，所述第二时钟信号输入端与所述第二时钟信号线电连接；
第偶数级所述移位寄存器的第一时钟信号输入端与所述第二时钟信号线电连接，所述第二时钟信号输入端与所述第一时钟信号线电连接。
CN202010470784.XA 2020-05-28 2020-05-28 一种移位寄存器及显示面板 Active CN111667793B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010470784.XA CN111667793B (zh) 2020-05-28 2020-05-28 一种移位寄存器及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010470784.XA CN111667793B (zh) 2020-05-28 2020-05-28 一种移位寄存器及显示面板

Publications (2)

Publication Number Publication Date
CN111667793A CN111667793A (zh) 2020-09-15
CN111667793B true CN111667793B (zh) 2021-08-06

Family

ID=72385204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010470784.XA Active CN111667793B (zh) 2020-05-28 2020-05-28 一种移位寄存器及显示面板

Country Status (1)

Country Link
CN (1) CN111667793B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093296B (zh) * 2021-11-09 2022-12-02 合肥维信诺科技有限公司 扫描电路及其驱动方法、显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504721B (zh) * 2017-01-05 2019-01-11 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
TWI625710B (zh) * 2017-04-28 2018-06-01 友達光電股份有限公司 閘極驅動電路與採用其之顯示裝置
CN107154234B (zh) * 2017-07-20 2020-01-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
TWI637371B (zh) * 2017-12-28 2018-10-01 友達光電股份有限公司 移位暫存電路
CN109637483A (zh) * 2019-01-22 2019-04-16 深圳市华星光电半导体显示技术有限公司 Goa电路以及液晶显示装置
CN110349536B (zh) * 2019-04-08 2021-02-23 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111145823B (zh) * 2019-12-25 2022-04-05 武汉天马微电子有限公司 移位寄存器、栅极驱动电路、显示面板以及显示装置

Also Published As

Publication number Publication date
CN111667793A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
CN112116890B (zh) 显示面板及其驱动方法以及显示装置
US10964359B2 (en) Shift register, driving method thereof, gate driving circuit and display device
KR101596613B1 (ko) 시프트 레지스터 유닛 및 디스플레이 장치
CN106782285B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN110619852B (zh) 一种扫描电路、显示面板和显示装置
CN111754915A (zh) 移位寄存器、发光控制电路和显示面板
CN112687230B (zh) 移位寄存器、栅极驱动电路和显示面板
CN112687229A (zh) 移位寄存器和栅极驱动电路
US11342037B2 (en) Shift register unit, driving method, light emitting control gate driving circuit, and display apparatus
CN110322834B (zh) 发射驱动器和具有发射驱动器的有机发光显示装置
CN113889022A (zh) 移位寄存器、显示面板和显示装置
CN113192453B (zh) 显示面板及显示装置
KR20230098665A (ko) 시프트 레지스터, 게이트 구동 회로 및 디스플레이 패널
CN112802424A (zh) 移位寄存器、显示面板及显示装置
CN113113069A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN111667793B (zh) 一种移位寄存器及显示面板
CN113436584B (zh) 扫描控制电路及其驱动方法、移位寄存器、显示装置
CN113299223A (zh) 一种显示面板和显示装置
CN113284451A (zh) 移位寄存电路和显示面板
US20090295770A1 (en) Level shifter using latch circuit and driving circuit including the same in display device
CN111739476B (zh) 一种移位寄存器及显示面板
CN111739475B (zh) 一种移位寄存器及显示面板
CN111833820A (zh) 栅极扫描驱动电路、驱动方法及显示面板
CN115472120A (zh) 像素电路及其驱动方法、显示面板
CN113436587B (zh) 调控电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant