CN113113069A - 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 - Google Patents

Abstract

本公开提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，属于显示技术领域。该移位寄存器单元中，第一输入电路可以在第一时钟端提供的第一时钟信号和第二节点的电位的控制下，分别控制第一节点的电位和第三节点的电位。第二输入电路可以在第一时钟信号，输入控制端提供的输入控制信号，第三节点的电位以及第一节点的电位的控制下，控制第二节点的电位。输出电路可以在第三节点的控制下，向输出端传输高电位的上拉电源信号或低电位的下拉电源信号。如此，仅通过灵活设置两个时钟端提供的时钟信号和一个输入控制端提供的输入控制信号，即可以实现对输出端的电位的可靠控制，该控制过程较为简单，控制灵活性较高。

Description

移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

技术领域

本公开涉及显示技术领域，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。

背景技术

移位寄存器通常包括多个级联的移位寄存器单元，每个移位寄存器单元用于驱动一行像素单元，由该多个级联的移位寄存器单元可以实现对显示装置中各行像素单元的逐行扫描驱动，以显示图像。

发明内容

本公开实施例提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，可以解决相关技术中移位寄存器单元控制输出端的电位的过程较为复杂，控制灵活性较差的问题。所述技术方案如下：

一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：

第一输入电路，分别与第一时钟端、第一节点、第二节点、第三节点、上拉电源端和下拉电源端耦接，所述第一输入电路用于响应于所述第一时钟端提供的第一时钟信号，控制所述上拉电源端与所述第一节点的通断，并控制所述下拉电源端与所述第一节点的通断；以及用于响应于所述第二节点的电位，控制所述上拉电源端与所述第三节点的通断，并控制所述下拉电源端与所述第三节点的通断；

第二输入电路，分别与所述第一节点、所述第二节点、所述第三节点、所述上拉电源端、所述下拉电源端、输入控制端和所述第一时钟端耦接，所述第二输入电路用于响应于所述第一节点的电位、所述第三节点的电位、所述第一时钟信号和所述输入控制端提供的输入控制信号，控制所述上拉电源端与所述第二节点的通断，并控制所述下拉电源端与所述第二节点的通断；

以及输出电路，分别与所述上拉电源端、所述下拉电源端、所述第三节点、第二时钟端和输出端耦接，所述输出电路用于响应于所述第三节点的电位和所述第二时钟端提供的第二时钟信号，控制所述上拉电源端与所述输出端的通断，并控制所述下拉电源端与所述输出端的通断。

可选的，所述输出电路包括：第一输出子电路和第二输出子电路；

所述第一输出子电路分别与所述第二时钟端、所述第三节点、所述上拉电源端、所述下拉电源端和第四节点耦接，所述第一输出子电路用于响应于所述第二时钟信号和所述第三节点的电位，控制所述上拉电源端与所述第四节点的通断，并控制所述下拉电源端与所述第四节点的通断；

所述第二输出子电路分别与所述第四节点、所述上拉电源端、所述下拉电源端和所述输出端耦接，所述第二输出子电路用于响应于所述第四节点的电位，控制所述上拉电源端与所述输出端的通断，并控制所述下拉电源端与所述输出端的通断。

可选的，所述第一输出子电路包括：第一输出晶体管、第二输出晶体管和第三输出晶体管，所述第一输出极晶体管为互补型金属氧化物半导体CMOS晶体管；

所述第一输出晶体管的栅极与所述第二时钟端耦接，所述第一输出晶体管的一个第一极和所述第二输出晶体管的第一极均与所述上拉电源端耦接，所述第一输出晶体管的另一个第一极与所述第三输出晶体管的第二极耦接，所述第一输出晶体管的第二极和所述第二输出晶体管的第二极均与所述第四节点耦接，所述第二输出晶体管的栅极和所述第三输出晶体管的栅极均与所述第三节点耦接，所述第三输出晶体管的第一极与所述下拉电源端耦接。

可选的，所述第二输出子电路包括：串联在所述第四节点和所述输出端之间的奇数个第四输出晶体管；

每个所述第四输出晶体管均为CMOS晶体管，且每个所述第四输出晶体管的两个第一极分别与所述上拉电源端和所述下拉电源端耦接。

可选的，所述第二输出子电路包括：三个所述第四输出晶体管；

其中，第一个所述第四输出晶体管的栅极与所述第四节点耦接，第一个所述第四输出晶体管的第二极与第二个所述第四输出晶体管的栅极耦接，第二个所述第四输出晶体管的第二极与第三个所述第四输出晶体管的栅极耦接，第三个所述第四输出晶体管的第二极与所述输出端耦接。

可选的，至少一个第四输出晶体管的宽长比，大于所述移位寄存器单元中除所述至少一个第四输出晶体管之外的其他晶体管的宽长比。

可选的，所述第二输入电路包括：第一输入子电路和第二输入子电路；

所述第一输入子电路分别与所述第一节点、所述第一时钟端、所述输入控制端、所述上拉电源端、所述下拉电源端和所述第二节点耦接，所述第一输入子电路用于响应于所述第一节点的电位、所述输入控制信号和所述第一时钟信号，控制所述上拉电源端与所述第二节点的通断，并控制所述下拉电源端与所述第二节点的通断；

所述第二输入子电路分别与所述第一时钟端、所述第一节点、所述第二节点、所述第三节点、所述上拉电源端和所述下拉电源端耦接，所述第二输入子电路用于响应于所述第一节点的电位、所述第三节点的电位和所述第一时钟信号，控制所述上拉电源端与所述第二节点的通断，并控制所述下拉电源端与所述第二节点的通断。

可选的，所述第一输入子电路包括：第一输入晶体管、第二输入晶体管、第三输入晶体管和第四输入晶体管；所述第一输入晶体管和所述第三输入晶体管均为CMOS晶体管；

所述第一输入晶体管的栅极与所述第一节点耦接，所述第一输入晶体管的两个第一极分别与所述上拉电源端和所述下拉电源端耦接，所述第一输入晶体管的第二极与所述第二输入晶体管的栅极耦接，且所述第二输入晶体管的栅极还与所述第一时钟端耦接；

所述第二输入晶体管的第一极与所述下拉电源端耦接，所述第二输入晶体管的第二极与所述第三输入晶体管的一个第一极耦接；

所述第三输入晶体管的另一个第一极与所述第四输入晶体管的第二极耦接，所述第三输入晶体管的栅极与所述输入控制端耦接，所述第三输入晶体管的第二极与所述第二节点耦接；

所述第四输入晶体管的栅极与所述第一节点耦接，所述第四输入晶体管的第一极与所述上拉电源端耦接。

可选的，所述第二输入子电路包括：第五输入晶体管、第六输入晶体管和第七输入晶体管；所述第六输入晶体管为CMOS晶体管；

所述第五输入晶体管的栅极与所述第一时钟端耦接，所述第五输入晶体管第一极与所述上拉电源端耦接，所述第五输入晶体管第二极与所述第六输入晶体管的一个第一极耦接；

所述第六输入晶体管的另一个第一极与所述第七输入晶体管的第二极耦接，所述第六输入晶体管的栅极与所述第三节点耦接；

所述第七输入晶体管的第一极与所述下拉电源端耦接，所述第七输入晶体管的栅极与所述第一节点耦接。

可选的，所述第一输入电路包括：第三输入子电路和第四输入子电路；

所述第三输入子电路分别与所述第一时钟端、所述上拉电源端、所述下拉电源端和所述第一节点耦接，所述第三输入子电路用于响应于所述第一时钟信号，控制所述上拉电源端与所述第一节点的通断，并控制所述下拉电源端与所述第一节点的通断；

所述第四输入子电路分别与所述第二节点、所述上拉电源端、所述下拉电源端和所述第三节点耦接，所述第四输入子电路用于响应于所述第二节点的电位，控制所述上拉电源端与所述第三节点的通断，并控制所述下拉电源端与所述第三节点的通断。

可选的，所述第三输入子电路包括：第八输入晶体管和第九输入晶体管；所述第四输入子电路包括：第十输入晶体管；所述第八输入晶体管、所述第九输入晶体管和所述第十输入晶体管均为CMOS晶体管；

所述第八输入晶体管的栅极和所述第九输入晶体管的栅极均与所述第一时钟端耦接，所述第八输入晶体管的两个第一极和所述第九输入晶体管的两个第一极均分别与所述上拉电源端和所述下拉电源端耦接，所述第八输入晶体管的第二极和所述第九输入晶体管的第二极均与所述第一节点耦接；

所述第十输入晶体管的栅极与所述第二节点耦接，所述第十输入晶体管的两个第一极分别与所述上拉电源端和所述下拉电源端耦接，所述第十输入晶体管的第二极与所述第三节点耦接。

另一方面，提供了一种移位寄存器单元的驱动方法，用于驱动如上述方面所述的移位寄存器单元；所述方法包括：

输入阶段，第一输入电路响应于第一时钟端提供的第一时钟信号，控制下拉电源端与第一节点导通；第二输入电路响应于输入控制端提供的输入控制信号和所述第一时钟信号，控制所述下拉电源端与第二节点导通；所述第一输入电路还响应于所述第二节点的电位，控制上拉电源端与第三节点导通；

输出阶段，所述第一输入电路响应于所述第一时钟信号，控制所述上拉电源端与所述第一节点导通，所述第二输入电路响应于所述第一节点的电位和所述第三节点的电位，控制所述下拉电源端与所述第二节点导通，所述第一输入电路还响应于所述第二节点的电位，控制所述上拉电源端与所述第三节点导通；输出电路响应于所述第三节点的电位和第二时钟端提供的第二时钟信号，控制所述上拉电源端与所述输出端导通；

下拉阶段，所述第一输入电路响应于所述第一时钟信号，控制所述下拉电源端与所述第一节点导通，所述第二输入电路响应于所述第一节点的电位和所述输入控制信号，控制所述上拉电源端与所述第二节点导通，所述第一输入电路还响应于所述第二节点的电位，控制所述下拉电源端与所述第三节点导通，所述输出电路响应于所述第三节点的电位和所述第二时钟信号，控制所述下拉电源端与所述输出端导通。

又一方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：至少两个级联的如上述方面所述的移位寄存器单元；

奇数级移位寄存器单元的第一时钟端与第一时钟信号线耦接，奇数级移位寄存器单元的第二时钟端与第二时钟信号线耦接；

偶数级移位寄存器单元的第一时钟端与第二时钟信号线耦接，偶数级移位寄存器单元的第二时钟端与第一时钟信号线耦接。

再一方面，提供了一种显示装置，所述显示装置包括：显示面板，以及如上述方面所述的栅极驱动电路，所述显示面板包括多个像素电路；

所述栅极驱动电路与所述像素电路中的栅极信号端耦接，所述栅极驱动电路用于为所述栅极信号端提供栅极驱动信号。

可选的，所述像素电路包括：第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管和存储电容；

所述第一开关晶体管的栅极与复位控制端耦接，所述第一开关晶体管的第一极与复位信号端耦接，所述第一开关晶体管的第二极与所述第二开关晶体管的第一极、所述第六开关晶体管的第二极以及发光元件的阳极耦接；

所述第二开关晶体管的栅极与开关控制端耦接，所述第二开关晶体管的第二极与所述第三开关晶体管的栅极耦接；

所述第五开关晶体管的栅极和所述第六开关晶体管的栅极均与发光控制端耦接，所述第五开关晶体管的第一极与驱动电源端耦接，所述第五开关晶体管的第二极与所述第三开关晶体管的第一极耦接；所述第六开关晶体管的第一极与所述第三开关晶体管的第二极耦接；

所述第四开关晶体管的栅极和所述第七开关晶体管的栅极均与所述栅极信号端耦接；所述第四开关晶体管的第一极与数据信号端耦接，所述第四开关晶体管的第二极与所述第三开关晶体管的第二极耦接；所述第七开关晶体管的第一极与所述第三开关晶体管的第一极耦接，所述第七开关晶体管的第二极与所述第三开关晶体管的栅极耦接；

所述存储电容的一端与所述第三开关晶体管的栅极耦接，所述存储电容的另一端与所述驱动电源端耦接；

其中，所述第四开关晶体管和所述第七开关晶体管均为N型铟镓锌氧化物IGZO晶体管，且所述栅极驱动电路中移位寄存器单元的输出端与所述第四开关晶体管的栅极和所述第七开关晶体管的栅极耦接。

本公开提供的技术方案带来的有益效果至少可以包括：

提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。该移位寄存器单元中，第一输入电路可以在第一时钟端提供的第一时钟信号和第二节点的电位的控制下，分别控制第一节点的电位和第三节点的电位。第二输入电路可以在第一时钟信号，输入控制端提供的输入控制信号，第三节点的电位和第一节点的电位的控制下，控制第二节点的电位。输出电路可以在第三节点的控制下，向输出端传输高电位的上拉电源信号或低电位的下拉电源信号。如此，仅通过灵活设置两个时钟端提供的时钟信号和一个输入控制端提供的输入控制信号，即可以实现对输出端的电位的可靠控制，该控制过程较为简单，控制灵活性较高。

附图说明

为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开实施例提供的一种移位寄存器单元的结构示意图；

图2是本公开实施例提供的另一种移位寄存器单元的结构示意图；

图3是本公开实施例提供的又一种移位寄存器单元的结构示意图；

图4是本公开实施例提供的再一种移位寄存器单元的结构示意图；

图5是本公开实施例提供的再一种移位寄存器单元的结构示意图；

图6是本公开实施例提供的一种移位寄存器单元的驱动方法流程图；

图7是本公开实施例提供的一种移位寄存器单元中各信号端的时序图；

图8是本公开实施例提供的另一种移位寄存器单元中各信号端的时序图；

图9是本公开实施例提供的一种栅极驱动电路的结构示意图；

图10是本公开实施例提供的一种显示装置的结构示意图；

图11是本公开实施例提供的一种像素电路的结构示意图；

图12是本公开实施例提供的一种像素电路中各信号端的时序图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。

本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本公开的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本公开实施例中，将其中源极称为第一极，漏极称为第二极，或者将其中漏极称为第一极，源极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本公开实施例所采用的开关晶体管可以包括P型开关晶体管和N型开关晶体管中的任一种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。此外，本公开各个实施例中的多个信号都对应有第一电位和第二电位，第一电位和第二电位仅代表该信号的电位有2个不同的状态量，不代表全文中第一电位或第二电位具有特定的数值。

相关技术中，移位寄存器单元一般包括：输入电路、输出电路和下拉电路。输入电路与上拉节点耦接，输入电路用于根据级联的上一级移位寄存器单元输出的驱动信号，对上拉节点充电。输出电路与输出端耦接，输出电路用于在该上拉节点的控制下向输出端输出栅极驱动信号。下拉电路分别与上拉节点和输出端耦接，下拉电路用于对上拉节点和输出端进行降噪。但是，相关技术中移位寄存器单元控制输出端的电位的过程较为复杂，控制灵活性较差。

本公开实施例提供了一种移位寄存器单元，该移位寄存器单元控制输出端的电位的过程较为简单，控制灵活性较好。图1是本公开实施例提供的一种移位寄存器单元的结构示意图。如图1所示，该移位寄存器单元可以包括：第一输入电路01、第二输入电路02以及输出电路03。

参考图1，该第一输入电路01可以分别与第一时钟端CKV1、第一节点N1、第二节点N2、第三节点N3、上拉电源端VGH和下拉电源端VGL耦接。该第一输入电路01可以用于响应于第一时钟端CKV1提供的第一时钟信号，控制上拉电源端VGH与第一节点N1的通断，并控制下拉电源端VGL与第一节点N1的通断。以及可以用于响应于第二节点N2的电位，控制上拉电源端VGH与第三节点N3的通断，并控制下拉电源端VGL与第三节点N3的通断。其中，耦接可以是指电连接。

例如，该第一输入子电路01可以在第一时钟信号的电位为第一电位时，控制下拉电源端VGL与第一节点N1导通，并在第一时钟信号的电位为第二电位时，控制上拉电源端VGH与第一节点N1导通。在上拉电源端VGH与第一节点N1导通时，上拉电源端VGH提供的上拉电源信号可以经第一输入子电路01传输至第一节点N1。在下拉电源端VGL与第一节点N1导通时，下拉电源端VGL提供的下拉电源信号可以经第一输入子电路01传输至第一节点N1。从而实现对第一节点N1的电位的控制。

例如，该第一输入子电路01还可以在第二节点N2的电位为第一电位时，控制下拉电源端VGL与第三节点N3的通断，并在第二节点N2的电位为第二电位时，控制上拉电源端VGH与第三节点N3的通断。同理，在上拉电源端VGH与第三节点N3导通时，上拉电源信号可以经第一输入子电路01传输至第三节点N3。在下拉电源端VGL与第三节点N3导通时，下拉电源信号可以经第一输入子电路01传输至第三节点N3。从而实现对第三节点N3的电位的控制。

可选的，上拉电源信号的电位可以为第一电位，下拉电源信号的电位可以为第二电位。本公开实施例记载的第一电位相对于第二电位可以为高电位，即第一电位的相对于第二电位较大。并且，对于N型晶体管而言，第一电位(即，高电位)可以为有效电位，第二电位(即，低电位)可以为无效电位。对于P型晶体管而言，第一电位可以为无效电位，第二电位可以为有效电位。

继续参考图1，第二输入电路02可以分别与第一节点N1、第二节点N2、第三节点N3、上拉电源端VGH、下拉电源端VGL、输入控制端CSTV和第一时钟端CKV1耦接。该第二输入电路02可以用于响应于第一节点N1的电位、第三节点N3的电位、第一时钟信号和输入控制端CSTV提供的输入控制信号，控制上拉电源端VGH与第二节点N2的通断，并控制下拉电源端VGL与第二节点N2的通断。

例如，该第二输入电路02可以在第一时钟信号的电位和输入控制信号的电位均为第一电位时，控制下拉电源端VGL与第二节点N2导通，和/或，在第一节点N1的电位和第三节点N3的电位均为第一电位时，控制下拉电源端VGL与第二节点N2导通。以及，该第二输入电路02可以在第一节点N1的电位和输入控制信号的电位均为第二电位时，控制上拉电源端VGH与第二节点N2导通，和/或，在第一时钟信号的电位和第三节点N3的电位均为第二电位时，控制上拉电源端VGH与第二节点N2导通。

其中，在上拉电源端VGH与第二节点N2导通时，上拉电源信号可以经第二输入电路02传输至第二节点N2。在下拉电源端VGL与第二节点N2导通时，下拉电源信号可以经第二输入电路02传输至第二节点N2。从而实现对第二节点N2的电位的控制。

继续参考图1，该输出电路03可以分别与上拉电源端VGH、下拉电源端VGL、第三节点N3、第二时钟端CKV2和输出端OUT耦接。该输出电路03可以用于响应于第三节点N3的电位和第二时钟端CKV2提供的第二时钟信号，控制上拉电源端VGH与输出端OUT的通断，并控制下拉电源端VGL与输出端OUT的通断。

例如，该输出电路03可以在第三节点N3的电位和第二时钟信号的电位均为第一电位时，控制上拉电源端VGH与输出端OUT导通。以及，该输出电路03可以在第三节点N3的电位为第二电位，和/或，第二时钟信号的电位为第一电位时，控制下拉电源端VGL与输出端OUT导通。

其中，在上拉电源端VGH与输出端OUT导通时，上拉电源信号可以经输出电路03传输至输出端OUT。在下拉电源端VGL与输出端OUT导通时，下拉电源信号可以经输出电路03传输至输出端OUT。从而实现对输出端OUT的电位的控制。该输出端OUT可以与显示面板中像素电路的栅极信号端耦接，以为该栅极信号端提供栅极驱动信号。像素电路中耦接栅极信号端的晶体管可以响应于输出端OUT传输的上拉电源信号和下拉电源信号，可靠开启或关断。

基于以上实施例可知，本公开实施例记载的移位寄存器单元仅包括输入电路和输出电路。通过灵活设置第一时钟端CKV1提供的第一时钟信号、第二时钟端CKV2提供的第二时钟信号和输入控制端CSTV提供的输入控制信号，即可以达到向输出端OUT可靠传输高电位的上拉电源信号和低电位的下拉电源信号的目的。移位寄存器单元所需设置的信号端较少，控制过程较为简单。

综上所述，本公开实施例提供了一种移位寄存器单元，该移位寄存器单元中，第一输入电路可以在第一时钟端提供的第一时钟信号和第二节点的电位的控制下，分别控制第一节点的电位和第三节点的电位。第二输入电路可以在第一时钟信号，输入控制端提供的输入控制信号，第三节点的电位和第一节点的电位的控制下，控制第二节点的电位。输出电路可以在第三节点的控制下，向输出端传输高电位的上拉电源信号或低电位的下拉电源信号。如此，仅通过灵活设置两个时钟端提供的时钟信号和一个输入控制端提供的输入控制信号，即可以实现对输出端的电位的可靠控制，该控制过程较为简单，控制灵活性较高。

图2是本公开实施例提供的另一种移位寄存器单元的结构示意图。如图2所示，该输出电路03可以包括：第一输出子电路031和第二输出子电路032。

其中，该第一输出子电路031可以分别与第二时钟端CKV2、第三节点N3、上拉电源端VGH、下拉电源端VGL和第四节点N4耦接。该第一输出子电路031可以用于响应于第二时钟信号和第三节点N3的电位，控制上拉电源端VGH与第四节点N4的通断，并控制下拉电源端VGL与第四节点N4的通断。

例如，该第一输出子电路031可以在第三节点N3的电位和第二时钟信号的电位均为第一电位时，控制下拉电源端VGL与第四节点N4导通，并在第三节点N3的电位为第二电位，和/或，第二时钟信号的电位为第二电位时，控制上拉电源端VGH与第四节点N4导通。在下拉电源端VGL与第四节点N4导通时，下拉电源信号可以经第一输出子电路031传输至第四节点N4。在上拉电源端VGH与第四节点N4导通时，上拉电源信号可以经第一输出子电路031传输至第四节点N4。从而实现对第四节点N4的电位的控制。

该第二输出子电路032可以分别与第四节点N4、上拉电源端VGH、下拉电源端VGL和输出端OUT耦接。该第二输出子电路032可以用于响应于第四节点N4的电位，控制上拉电源端VGH与输出端OUT的通断，并控制下拉电源端VGL与输出端OUT的通断。

例如，该第二输出子电路032可以在第四节点N4的电位为第一电位时，控制下拉电源端VGL与输出端OUT导通，并在第四节点N4的电位为第二电位时，控制上拉电源端VGH与输出端OUT导通。在下拉电源端VGL与输出端OUT导通时，下拉电源信号可以经第二输出子电路032传输至输出端OUT。在上拉电源端VGH与输出端OUT导通时，上拉电源信号可以经第二输出子电路032传输至输出端OUT。从而实现对输出端OUT的电位的控制。

图3是本公开实施例提供的又一种移位寄存器单元的结构示意图。如图3所示，该第二输入电路02可以包括：第一输入子电路021和第二输入子电路022。

其中，该第一输入子电路021可以分别与第一节点N1、第一时钟端CKV1、输入控制端CSTV、上拉电源端VGH、下拉电源端VGL和第二节点N2耦接。该第一输入子电路021可以用于响应于第一节点N1的电位、输入控制信号和第一时钟信号，控制上拉电源端VGH与第二节点N2的通断，并控制下拉电源端VGL与第二节点N2的通断。

例如，该第一输入子电路021可以第一时钟信号的电位和输入控制信号的电位均为第一电位时，控制下拉电源端VGL与第二节点N2导通。以及，该第一输入子电路021可以在第一节点N1的电位和输入控制信号的电位均为第二电位时，控制上拉电源端VGH与第二节点N2导通。在上拉电源端VGH与第二节点N2导通时，上拉电源信号可以经第一输入子电路021传输至第二节点N2。在下拉电源端VGL与第二节点N2导通时，下拉电源信号可以经第一输入子电路021传输至第二节点N2。从而实现对第二节点N2的电位的控制。

该第二输入子电路022可以分别与第一时钟端CKV1、第一节点N1、第二节点N2、第三节点N3、上拉电源端VGH和下拉电源端VGL耦接。该第二输入子电路022可以用于响应于第一节点N1的电位、第三节点N3的电位和第一时钟信号，控制上拉电源端VGH与第二节点N2的通断，并控制下拉电源端VGL与第二节点N2的通断。

例如，该第二输入子电路022可以在第一节点N1的电位和第三节点N3的电位均为第一电位时，控制下拉电源端VGL与第二节点N2导通。以及，该第二输入子电路022可以在第一时钟信号的电位和第三节点N3的电位均为第二电位时，控制上拉电源端VGH与第二节点N2导通。在上拉电源端VGH与第二节点N2导通时，上拉电源信号可以经第二输入子电路022传输至第二节点N2。在下拉电源端VGL与第二节点N2导通时，下拉电源信号可以经第二输入子电路022传输至第二节点N2。从而实现对第二节点N2的电位的控制。

图4是本公开实施例提供的再一种移位寄存器单元的结构示意图。如图4所示，第一输入电路01包括：第三输入子电路011和第四输入子电路012。

其中，该第三输入子电路011可以分别与第一时钟端CKV1、上拉电源端VGH、下拉电源端VGL和第一节点N1耦接，该第三输入子电路011可以用于响应于第一时钟信号，控制上拉电源端VGH与第一节点N1的通断，并控制下拉电源端VGL与第一节点N1的通断。

例如，该第三输入子电路011可以在第一时钟信号的电位为第一电位时，控制下拉电源端VGL与第一节点N1导通，并在第一时钟信号的电位为第二电位时，控制上拉电源端VGH与第一节点N1导通。其中，在下拉电源端VGL与第一节点N1导通时，下拉电源信号可以经第三输入子电路011传输至第一节点N1。在上拉电源端VGH与第一节点N1导通时，上拉电源信号可以经第三输入子电路011传输至第一节点N1。从而实现对第一节点N1的电位的控制。

该第四输入子电路012可以分别与第二节点N2、上拉电源端VGH、下拉电源端VGL和第三节点N3耦接。该第四输入子电路012可以用于响应于第二节点N2的电位，控制上拉电源端VGH与第三节点N3的通断，并控制下拉电源端VGL与第三节点N3的通断。

例如，该第四输入子电路012可以在第二节点N2的电位为第一电位时，控制下拉电源端VGL与第三节点N3导通，并在第二节点N2的电位为第二电位时，控制上拉电源端VGH与第三节点N3导通。其中，在下拉电源端VGL与第三节点N3导通时，下拉电源信号可以经第四输入子电路012传输至第三节点N3。在上拉电源端VGH与第三节点N3导通时，上拉电源信号可以经第四输入子电路012传输至第三节点N3。从而实现对第三节点N3的电位的控制。

图5是本公开实施例提供的再一种移位寄存器单元的结构示意图。如图5所示，该第一输出子电路031可以包括：第一输出晶体管T1、第二输出晶体管T2和第三输出晶体管T3。

其中，该第一输出极晶体管可以为互补型金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)晶体管。参考图5可以看出，CMOS晶体管是指由一个P型晶体管和一个N型晶体管共同构成的互补型MOS集成电路，如此，CMOS晶体管可以具有一个栅极、两个第一极(也可以称为源极)和一个漏极。当CMOS晶体管的栅极接收到高电位的信号时，其包括的N型晶体管开启，此时，两个第一极中，N型晶体管的第一极耦接的信号端提供的信号可以传输至CMOS晶体管的第二极。当CMOS晶体管的栅极接收到低电位的信号时，其包括的P型晶体管开启，此时，两个第一极中，P型晶体管的第一极耦接的信号端提供的信号可以传输至CMOS晶体管的第二极。

基于对CMOS晶体管的介绍，参考图5，在本公开实施例中，第一输出晶体管T1的栅极可以与第二时钟端CKV2耦接，第一输出晶体管T1的两个第一极可以分别与上拉电源端VGH和第四节点N4耦接，第一输出晶体管T1的第二极可以与第二输出晶体管T2的第二极耦接。

第二输出晶体管T2的第一极可以与上拉电源端VGH耦接，第二输出晶体管T2的栅极和第三输出晶体管T3的栅极均可以与第三节点N3耦接，第三输出晶体管T3的第一极可以与下拉电源端VGL耦接，第三输出晶体管T3的第二极可以与第四节点N4耦接。

第一输出晶体管T1的栅极可以与第二时钟端CKV2耦接，第一输出晶体管T1的一个第一极和第二输出晶体管T2的第一极可以均与上拉电源端VGH耦接，第一输出晶体管T1的另一个第一极可以与第三输出晶体管T3的第二极耦接，第一输出晶体管T1的第二极和第二输出晶体管T2的第二极可以均与第四节点N4耦接，第二输出晶体管T2的栅极和第三输出晶体管T3的栅极可以均与第三节点N3耦接，第三输出晶体管T3的第一极可以与下拉电源端VGL耦接。

可选的，继续参考图5可以看出，第二输出子电路032可以包括：串联在第四节点N4和输出端OUT之间的奇数个第四输出晶体管T4。

其中，每个第四输出晶体管T4可以均为CMOS晶体管，且每个第四输出晶体管T4的两个第一极可以分别与上拉电源端VGH和下拉电源端VGL耦接。

例如，参考图5，其示出的第二输出子电路032共包括三个串联的第四输出晶体管T4。其中，第一个第四输出晶体管T4的栅极与第四节点N4耦接，第一个第四输出晶体管T4的第二极与第二个第四输出晶体管T4的栅极耦接，第二个第四输出晶体管T4的第二极与第三个第四输出晶体管T4的栅极耦接，第三个第四输出晶体管T4的第二极与输出端OUT耦接。

基于第二输出子电路032的结构可知，第二输出子电路032可以将第四节点N4的电位反相处理后，传输至输出端OUT。

如此，也可以采用反相器代替奇数个第四输出晶体管T4。且，因第二输出子电路032的作用是将第四节点N4的电位反相后传输至输出端OUT，故第二输出子电路032包括的三个第四输出晶体管T4也可以称为三级缓冲器(buffer)。

可选的，继续参考图5可以看出，第一输入子电路021可以包括：第一输入晶体管M1、第二输入晶体管M2、第三输入晶体管M3和第四输入晶体管M4。其中，第一输入晶体管M1和第三输入晶体管M3可以均为CMOS晶体管。

第一输入晶体管M1的栅极可以与第一节点N1耦接，第一输入晶体管M1的两个第一极可以分别与上拉电源端VGH和下拉电源端VGL耦接，第一输入晶体管M1的第二极可以与第二输入晶体管M2的栅极耦接，且第二输入晶体管M2的栅极还与第一时钟端CKV1耦接。即，第一输入晶体管M1的第二极和第一时钟端CKV1可以耦接在一起，并同时耦接至第二输入晶体管M2的栅极。

第二输入晶体管M2的第一极可以与下拉电源端VGL耦接，第二输入晶体管M2的第二极可以与第三输入晶体管M3的一个第一极耦接。

第三输入晶体管M3的另一个第一极可以与第四输入晶体管M4的第二极耦接，第三输入晶体管M3的栅极可以与输入控制端CSTV耦接，第三输入晶体管M3的第二极可以与第二节点N2耦接。

第四输入晶体管M4的栅极可以与第一节点N1耦接，第四输入晶体管M4的第一极可以与上拉电源端VGH耦接。

可选的，继续参考图5可以看出，第二输入子电路022可以包括：第五输入晶体管M5、第六输入晶体管M6和第七输入晶体管M7。其中，第六输入晶体管M6可以为CMOS晶体管。

第五输入晶体管M5的栅极可以与第一时钟端CKV1耦接，第五输入晶体管M5第一极可以与上拉电源端VGH耦接，第五输入晶体管M5第二极可以与第六输入晶体管M6的一个第一极耦接。可选的，参考图5，第五输入晶体管M5的栅极可以耦接至第一输入晶体管M1的第二极与第一时钟端CKV1耦接的节点，从而与第一时钟端CKV1间接耦接。

第六输入晶体管M6的另一个第一极可以与第七输入晶体管M7的第二极耦接，第六输入晶体管M6的栅极可以与第三节点N3耦接。

第七输入晶体管M7的第一极可以与下拉电源端VGL耦接，第七输入晶体管M7的栅极可以与第一节点N1耦接。

可选的，继续参考图5可以看出，第三输入子电路011可以包括：第八输入晶体管M8和第九输入晶体管M9。第四输入子电路012可以包括：第十输入晶体管M10。其中，第八输入晶体管M8、第九输入晶体管M9和第十输入晶体管M10可以均为CMOS晶体管。

第八输入晶体管M8的栅极和第九输入晶体管M9的栅极可以均与第一时钟端CKV1耦接，第八输入晶体管M8的两个第一极和第九输入晶体管M9的两个第一极可以均分别与上拉电源端VGH和下拉电源端VGL耦接，第八输入晶体管M8的第二极和第九输入晶体管M9的第二极可以均与第一节点N1耦接。

可选的，参考图5，第九输入晶体管M9的栅极可以耦接至第一输入晶体管M1的第二极与第一时钟端CKV1耦接的节点，从而与第一时钟端CKV1间接耦接。上述第七输入晶体管M7的栅极可以耦接至第九输入晶体管M9的第二极，从而与第一节点N1间接耦接。

第十输入晶体管M10的栅极可以与第二节点N2耦接，第十输入晶体管M10的两个第一极可以分别与上拉电源端VGH和下拉电源端VGL耦接，第十输入晶体管M10的第二极可以与第三节点N3耦接。

基于图5所述结构可知，本公开实施例记载的移位寄存器单元共包括13个P型晶体管(简称PMOS)，以及13个N型晶体管(简称NMOS)，共需要设置第一时钟端CKV1，第二时钟端CKV2和一个输入控制端CSTV共3个控制端。当然，本公开实施例对移位寄存器单元所包括的晶体管的数量并不作限定，能实现上述功能的其他结构也可以适用于本公开实施例的方案。

可选的，在本公开实施例中，至少一个第四输出晶体管T4的宽长比，可以大于移位寄存器单元中除至少一个第四输出晶体管T4之外的其他晶体管的宽长比。即，图5所示的各个晶体管中，至少一个第四输出晶体管T4的宽长比可以设置的相对较大。如此，可以增强第二输出子电路032的整体输出能力，从而可以实现对像素电路中耦接栅极信号端的晶体管(尤其是N型晶体管)高频驱动，满足像素电路驱动所耦接的发光元件的驱动需求。

可选的，在移位寄存器单元包括多个第四输出晶体管T4的前提下，各个第四输出晶体管T4的宽长比可以相同。当然，在一些实施例中，各个第四输出晶体管T4的宽长比也可以不同。

可选的，为使得各电路或子电路实现上述实施例记载的功能，参考图5可以看出，本公开实施例记载的每个晶体管(包括CMOS晶体管和除CMOS之外的晶体管)中，直接耦接上拉电源端VGH的晶体管可以为P型晶体管，直接耦接下拉电源端VGL的晶体管可以为N型晶体管。除此之外，未直接与上拉电源端VGH或下拉电源端VGL耦接的各个晶体管中，第三输入晶体管M3中耦接第二输入晶体管M2的晶体管为N型晶体管，耦接第四输入晶体管M4的晶体管为P型晶体管。第六输入晶体管M6中，耦接第七输入晶体管M7的晶体管为N型晶体管，耦接第五输入晶体管M5的晶体管为P型晶体管。第一输出晶体管T1中，耦接于第四节点N4和第三输出晶体管T3之间的晶体管为N型晶体管。

其中，第一输入子电路021包括的各个晶体管组成的结构可以称为一个锁存器，再结合第八输入晶体管M8可以称为一个时钟锁存器。第二输入子电路022包括的各个晶体管和第九输入晶体管M9组成的结构也可以称为一个锁存器，再结合第十输入晶体管M10也可以称为一个时钟锁存器。换言之，结合上述电路结构和功能可知，本公开实施例记载的第一输入电路01和第二输入电路02其实可以包括两个时钟锁存器。该两个时钟锁存器可以基于第一时钟端CKV1提供的第一时钟信号和输入控制端CSTV提供的输入控制信号，向第三节点N3写入一个2H宽度的脉冲(pulse)信号，即在第三节点N3处形成一个2H宽度的脉冲，H是指脉冲宽度的单位。然后，第一输出子电路031可以再基于该2H宽度的脉冲信号，向第四节点N4写入一个1H宽度的脉冲信号。换言之，第一输出子电路031可以将2H宽度的脉冲信号移位为1H宽度的脉冲信号。最后，经第二输出子电路032处理后，输出端OUT处可形成1H宽度的脉冲信号，且输出端OUT处形成的脉冲信号的电位与第四节点N4处的电位恰好相反。

此外，结合图5结构也可以看出，本公开实施例记载的移位寄存器单元仅包括多个CMOS晶体管、P型晶体管和N型晶体管，而不包括任何电容。且本公开实施例记载的移位寄存器单元是通过逻辑电路(如，上述记载的时钟锁存器)来控制输出端OUT的电位为高电位或低电位，即进行脉冲信号的输出。如此可以进一步确定，本公开实施例记载的移位寄存器单元的控制方式较为简单。

综上所述，本公开实施例提供了一种移位寄存器单元，该移位寄存器单元中，第一输入电路可以在第一时钟端提供的第一时钟信号和第二节点的电位的控制下，分别控制第一节点的电位和第三节点的电位。第二输入电路可以在第一时钟信号，输入控制端提供的输入控制信号，第三节点的电位和第一节点的电位的控制下，控制第二节点的电位。输出电路可以在第三节点的控制下，向输出端传输高电位的上拉电源信号或低电位的下拉电源信号。如此，仅通过灵活设置两个时钟端提供的时钟信号和一个输入控制端提供的输入控制信号，即可以实现对输出端的电位的可靠控制，该控制过程较为简单，控制灵活性较高。

图6是本公开实施例提供的一种移位寄存器单元的驱动方法流程图，可以用于驱动如图1至图5任一所示的移位寄存器单元。如图6所示，该方法可以包括：

步骤601、输入阶段，第一输入电路响应于第一时钟端提供的第一时钟信号，控制下拉电源端与第一节点导通。第二输入电路响应于输入控制端提供的输入控制信号和第一时钟信号，控制下拉电源端与第二节点导通。第一输入电路还响应于第二节点的电位，控制上拉电源端与第三节点导通。

步骤602、输出阶段，第一输入电路响应于第一时钟信号，控制上拉电源端与第一节点导通，第二输入电路响应于第一节点的电位和第三节点的电位，控制下拉电源端与第二节点导通，第一输入电路还响应于第二节点的电位，控制上拉电源端与第三节点导通。输出电路响应于第三节点的电位和第二时钟端提供的第二时钟信号，控制上拉电源端与输出端导通。

步骤603、下拉阶段，第一输入电路响应于第一时钟信号，控制下拉电源端与第一节点导通，第二输入电路响应于第一节点的电位和输入控制信号，控制上拉电源端与第二节点导通，第一输入电路还响应于第二节点的电位，控制下拉电源端与第三节点导通，输出电路响应于第三节点的电位和第二时钟信号，控制下拉电源端与输出端导通。

以图5所示结构为例，对本公开实施例提供的移位寄存器单元的工作原理介绍如下。图7是本公开实施例提供的一种移位寄存器单元中各信号端和各节点的时序图。

如图7所示，在输入阶段t1，第一时钟端CKV1提供的第一时钟信号的电位为第一电位。第八输入晶体管M8中的N型晶体管，第九输入晶体管M9中的N型晶体管和第二输入晶体管M2均开启，第五输入晶体管M5关断。下拉电源端VGL与第一节点N1导通，第二电位的下拉电源信号经第八输入晶体管M8中的N型晶体管和第九输入晶体管M9中的N型晶体管传输至第一节点N1。第四输入晶体管M4和第一输入晶体管M1中的P型晶体管均开启，第七输入晶体管M7关断。第一电位的上拉电源信号经第一输入晶体管M1传输至第二输入晶体管M2的栅极。第二输入晶体管M2保持开启。

输入控制端CSTV提供的输入控制信号的电位为第一电位，第三输入晶体管M3中的N型晶体管开启。此时，下拉电源端VGL与第二节点N2导通，第二电位的下拉电源信号可以经开启的第二输入晶体管M2和第三输入晶体管M3中的N型晶体管传输至第二节点N2。第十输入晶体管M10中的P型晶体管开启，上拉电源端VGH与第三节点N3导通，第一电位的上拉电源信号可以经第十输入晶体管M10中的P型晶体管传输至第三节点N3。第六输入晶体管M6中的N型晶体管和第三输出晶体管T3均开启，第二输出晶体管T2关断。

第二时钟端CKV2提供的第二时钟信号的电位为第二电位，第一输出晶体管T1中的P型晶体管开启。上拉电源端VGH与第四节点N4导通，第一电位的上拉电源信号经第一输出晶体管T1中的P型晶体管传输至第四节点N4。第1个第四输出晶体管T4中的N型晶体管开启，第二电位的下拉电源信号经该开启的N型晶体管传输至第2个第四输出晶体管T4的栅极。第2个第四输出晶体管T4中的P型晶体管开启，第一电位的上拉电源信号经该开启的P型晶体管传输至第3个第四输出晶体管T4的栅极。第3个第四输出晶体管T4中的N型晶体管开启，第二电位的下拉电源信号经该开启的N型晶体管传输至输出端OUT。

在输出阶段t2，第一时钟信号的电位跳变为第二电位，第八输入晶体管M8中的P型晶体管，第九输入晶体管M9中的P型晶体管和第五输入晶体管M5均开启，第二输入晶体管M2关断。上拉电源端VGH与第一节点N1导通，第一电位的上拉电源信号经第八输入晶体管M8中的P型晶体管和第九输入晶体管M9中的P型晶体管传输至第一节点N1。第一输入晶体管M1中的N型晶体管和第七输入晶体管M7均开启，第四输入晶体管M4关断。第二电位的下拉电源信号经第一输入晶体管M1中的N型晶体管传输至第二输入晶体管M2的栅极。第二输入晶体管M2保持开启。

输入控制信号的电位跳变为第二电位。第三输入晶体管M3中的P型晶体管开启。因第三节点N3的电位为第一电位，故第六输入晶体管M6中的N型晶体管、第三输出晶体管T3和第二输出晶体管T2均保持开启。且因第七输入晶体管M7开启，故下拉电源端VGH与第二节点N2保持导通。第二电位的下拉电源信号可以经开启的第七输入晶体管M7和第六输入晶体管M6中的N型晶体管传输至第二节点N2。第十输入晶体管M10中的P型晶体管保持开启，上拉电源端VGH与第三节点N3保持导通，第一电位的上拉电源信号继续经第十输入晶体管M10中的P型晶体管传输至第三节点N3。即第三节点N3的电位保持为第一电位。第六输入晶体管M6中的N型晶体管和第三输出晶体管T3均保持开启，第二输出晶体管T2关断。

第二时钟信号的电位跳变为第一电位，第一输出晶体管T1中的N型晶体管开启。下拉电源端VGL与第四节点N4导通，第二电位的下拉电源信号经开启的第三输出晶体管T3和第一输出晶体管T1中的N型晶体管传输至第四节点N4。第1个第四输出晶体管T4中的P型晶体管开启，第一电位的上拉电源信号经该开启的P型晶体管传输至第2个第四输出晶体管T4的栅极。第2个第四输出晶体管T4中的N型晶体管开启，第二电位的下拉电源信号经该开启的N型晶体管传输至第3个第四输出晶体管T4的栅极。第3个第四输出晶体管T4中的P型晶体管开启，第一电位的上拉电源信号经该开启的P型晶体管传输至输出端OUT。

在下拉阶段t3，第一时钟信号的电位跳变为第一电位。第八输入晶体管M8中的N型晶体管，第九输入晶体管M9中的N型晶体管和第二输入晶体管M2均开启，第五输入晶体管M5关断。下拉电源端VGL与第一节点N1导通，第二电位的下拉电源信号经第八输入晶体管M8中的N型晶体管和第九输入晶体管M9中的N型晶体管传输至第一节点N1。第四输入晶体管M4和第一输入晶体管M1中的P型晶体管均开启，第七输入晶体管M7关断。第一电位的上拉电源信号经第一输入晶体管M1传输至第二输入晶体管M2的栅极。第二输入晶体管M2保持开启。

输入控制信号的电位保持为第二电位，第三输入晶体管M3中的P型晶体管开启。此时，上拉电源端VGH与第二节点N2导通，第一电位的上拉电源信号可以经开启的第四输入晶体管M4和第三输入晶体管M3中的P型晶体管传输至第二节点N2。第十输入晶体管M10中的N型晶体管开启，下拉电源端VGL与第三节点N3导通，第二电位的下拉电源信号可以经第十输入晶体管M10中的N型晶体管传输至第三节点N3。第六输入晶体管M6中的P型晶体管和第二输出晶体管T2均开启，第三输出晶体管T3关断。

第二时钟信号的电位跳变为第二电位，第一输出晶体管T1中的P型晶体管开启。上拉电源端VGH与第四节点N4导通，第一电位的上拉电源信号经第一输出晶体管T1中的P型晶体管和第二输出晶体管T2传输至第四节点N4。第1个第四输出晶体管T4中的N型晶体管开启，第二电位的下拉电源信号经该开启的N型晶体管传输至第2个第四输出晶体管T4的栅极。第2个第四输出晶体管T4中的P型晶体管开启，第一电位的上拉电源信号经该开启的P型晶体管传输至第3个第四输出晶体管T4的栅极。第3个第四输出晶体管T4中的N型晶体管开启，第二电位的下拉电源信号经该开启的N型晶体管传输至输出端OUT。

此外，图8还示出了三个级联的移位寄存器单元的信号端时序图。参考图8可以看出，三个移位寄存器单元的输出端OUT1、OUT2和OUT3处的电位可以依次为第一电位。

综上所述，本公开实施例提供了一种移位寄存器单元的驱动方法，该方法中，第一输入电路可以在第一时钟端提供的第一时钟信号和第二节点的电位的控制下，分别控制第一节点的电位和第三节点的电位。第二输入电路可以在第一时钟信号，输入控制端提供的输入控制信号，第三节点的电位和第一节点的电位的控制下，控制第二节点的电位。输出电路可以在第三节点的控制下，向输出端传输高电位的上拉电源信号或低电位的下拉电源信号。如此，仅通过灵活设置两个时钟端提供的时钟信号和一个输入控制端提供的输入控制信号，即可以实现对输出端的电位的可靠控制，该控制过程较为简单，控制灵活性较高。

图9是本公开实施例提供的一种栅极驱动电路的结构示意图。如图9所示，该栅极驱动电路可以包括：至少两个级联的如图1至图5任一所示的移位寄存器单00。且该栅极驱动电路可以共连接两条时钟信号线：第一时钟信号线ckv1和第二时钟信号线ckv2。

其中，参考图9可以看出，奇数级移位寄存器单元00的第一时钟端CKV1可以与第一时钟信号线ckv1耦接，奇数级移位寄存器单元00的第二时钟端CKV2可以与第二时钟信号线ckv2耦接。偶数级移位寄存器单元00的第一时钟端CKV1可以与第二时钟信号线ckv2耦接，偶数级移位寄存器单元00的第二时钟端CKV2可以与第一时钟信号线ckv1耦接。即，每相邻的两个移位寄存器单元00包括的两个第一时钟端CKV1可以与第一时钟信号线ckv1和第二时钟信号线ckv2交替耦接，且每相邻的两个移位寄存器单元00包括的两个第二时钟端CKV2可以与第一时钟信号线ckv1和第二时钟信号线ckv2交替耦接。

此外，在本公开实施例中，除第一级移位寄存器单元00外，每一级移位寄存器单元00的输入控制端CSTV可以与级联的前一级移位寄存器单元00的输出端OUT耦接(图9中未示出)。如此，即达到了级联的目的。

图10是本公开实施例提供的一种显示装置。如图10所示，该显示装置可以包括：显示面板100，以及如图9所示的栅极驱动电路000。

其中，该显示面板100可以包括多个像素电路。该栅极驱动电路000可以与各个像素电路中的栅极信号端耦接，该栅极驱动电路000可以用于为栅极信号端提供栅极驱动信号。

可选的，该显示面板100中的多个像素电路可以阵列排布。栅极驱动电路000中，每个移位寄存器单元的输出端可以与位于同一行的各个像素电路所耦接的栅极信号端耦接，且各个移位寄存器单元所耦接的栅极信号端位于不同行。如，位于同一行的各个像素电路所耦接的栅极信号端可以与一条栅线耦接，该条栅线可以再耦接至一个移位寄存器单元的输出端。

可选的，该栅极驱动电路000可以设置于显示面板100上，即与显示面板集成设置，如此，可以利于显示装置的窄边框设计。

可选的，像素电路包括的各个晶体管中，耦接栅极信号端的晶体管可以为N型铟镓锌氧化物(indium gallium zinc oxide，IGZO)晶体管。

例如，图11示出了一种像素电路的结构示意图。如图11所示，其示出的像素电路共包括第一开关晶体管K1、第二开关晶体管K2、第三开关晶体管K3、第四开关晶体管K4、第五开关晶体管K5、第六开关晶体管K6、第七开关晶体管K7以及存储电容C1。

其中，第一开关晶体管K1的栅极与复位控制端RST(n-1)耦接，第一开关晶体管K1的第一极与复位信号端Vinit耦接，第一开关晶体管K1的第二极与发光元件L1的阳极耦接。发光元件L1的阴极还可以与电源端VSS耦接。该第一开关晶体管K1可以用于响应于复位控制端RST(n-1)提供的复位控制信号，向发光元件L1的阳极传输复位信号端Vinit提供的复位信号。

第二开关晶体管K2的栅极与开关控制端GATE(n-1)耦接，第二开关晶体管K2的第一极与第一开关晶体管K1的第二极耦接，第二开关晶体管K2的第二极与第三开关晶体管K3的栅极耦接。第二开关晶体管K2可以用于响应于开关控制端GATE(n-1)提供的信号，控制第三开关晶体管K3的栅极与第一开关晶体管K1的第二极导通。

第四开关晶体管K4的栅极和第七开关晶体管K7的栅极可以均与栅极信号端GATE(n)耦接，第四开关晶体管K4的第一极与数据信号端DATA耦接，第四开关晶体管K4的第二极与第三开关晶体管K3的第二极耦接。第七开关晶体管K7的第一极可以与第三开关晶体管K3的第一极耦接，第七开关晶体管K7的第二极可以与第三开关晶体管K3的栅极耦接。第四开关晶体管K4可以用于响应于栅极信号端GATE(n)提供的栅极驱动信号，向第三开关晶体管K3的第二极传输数据信号端DATA提供的数据信号。第七开关晶体管K7可以用于响应于栅极驱动信号，控制第三开关晶体管K3的第一极与第三开关晶体管K3的栅极的通断。

第五开关晶体管K5的栅极和第六开关晶体管K6的栅极均可以与发光控制端EM耦接，第五开关晶体管K5的第一极可以与驱动电源端VDD耦接，第五开关晶体管K5的第二极可以与第三开关晶体管K3的第一极耦接。第六开关晶体管K6的第一极可以与第三开关晶体管K3的第二极耦接，第六开关晶体管K6的第二极可以与发光元件L1的阳极耦接。第五开关晶体管K5可以用于响应于发光控制端EM提供的发光控制信号，向第三开关晶体管K3的第一极传输与驱动电源端VDD提供的驱动电源信号。第六开关晶体管K6可以用于响应于发光控制信号，控制第三开关晶体管K3的第二极与发光元件L1的阳极的通断。

存储电容C1的一端可以与第三开关晶体管K3的栅极耦接，存储电容C1的另一端可以与驱动电源端VDD耦接。

可选的，图11所示结构中，耦接栅极信号端GATE(n)的第四开关晶体管K4和第七开关晶体管K7可以均为N型晶体管，且可以均为IGZO材料制成的晶体管。耦接发光控制端EM的第五开关晶体管K5和第六开关晶体管K6可以均为N型晶体管。其余的晶体管(包括第一开关晶体管K1、第二开关晶体管K2和第三开关晶体管K3)可以均为P型晶体管。

结合图11所示像素电路的结构，图12还示出了像素电路中各信号端的时序图。参考图12可以看出，驱动发光元件L1发光的过程可以包括：重置阶段t01、写入阶段t02和发光阶段t03。其中，图12均以高电位代表有效电位。

其中，在重置阶段t01，GATE(n-1)提供的信号的电位和RST(n-1)提供的信号的电位可以为有效电位。此时，第一开关晶体管K1和第二开关晶体管K2开启，复位信号端Vinit可以向第三开关晶体管K3的栅极和发光元件L1的阳极传输复位信号。在写入阶段t02，栅极信号端GATE(n)提供的栅极驱动信号的电位可以为有效电位。此时，第四开关晶体管K4和第七开关晶体管K7开启，数据信号端DATA可以向第三开关晶体管K3的栅极传输数据信号。在发光阶段t03，发光控制端EM提供的发光控制信号的电位为有效电位。第五开关晶体管K5和第六开关晶体管K6开启，且第三开关晶体管K3在该阶段也保持开启。驱动电源端VDD可以向第三开关晶体管K3的第一极传输驱动电源信号，第三开关晶体管K3可以基于其栅极的电位和第一极的电位，向第六开关晶体管K6的第一极传输驱动电流。第六开关晶体管K6再将该驱动电流传输至发光元件L1，发光元件L1发光。

结合图7所示时序图可以看出，移位寄存器单元的输出端OUT处的时序与图12所示栅极信号端GATE(n)的时序可以一致。

受N型IGZO晶体管的自身特性的影响，N型IGZO晶体管的栅极需要响应于较强的驱动信号才能可靠工作。相关技术的移位寄存器单元输出至栅极信号端的信号的驱动能力较弱，导致如图11所示结构中，第四开关晶体管K4的驱动能力较弱，无法将数据信号可靠传输至第三开关晶体管K3的第二极，进而导致最终无法可靠驱动发光元件L1发光。而对于本公开实施例提供的移位寄存器单元，因其输出能力较强，故可以确保第四开关晶体管K4将数据信号可靠传输至第三开关晶体管K3的第二极，进而确保发光元件L1的发光效果较好。

当然，图11仅是示意性示出一种可选的7T1C(即，7个晶体管和1个电容)的像素电路。本公开实施例对移位寄存器单元所驱动的像素电路结构不做限定，如还可以用于驱动6T1C结构的像素电路。

可选的，本公开实施例记载的像素电路中的晶体管还可以为低温多晶硅氧化物(low temperature poly crystalline oxide，LTPO)晶体管。

本公开实施例提供的显示装置可以为：有源矩阵有机发光二极管(active-matrixorganic light-emitting diode，AMOLED)显示装置、有机发光二极管(organic light-emitting diode，OLED)显示装置和液晶显示装置等任何具有显示功能的产品或部件。

应当理解的是，本公开实施例说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，例如能够根据本申请实施例图示或描述中给出那些以外的顺序实施。

应当理解的是，本公开实施例说明书中的术语“和/或”，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (15)

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：

第一输入电路，分别与第一时钟端、第一节点、第二节点、第三节点、上拉电源端和下拉电源端耦接，所述第一输入电路用于响应于所述第一时钟端提供的第一时钟信号，控制所述上拉电源端与所述第一节点的通断，并控制所述下拉电源端与所述第一节点的通断；以及用于响应于所述第二节点的电位，控制所述上拉电源端与所述第三节点的通断，并控制所述下拉电源端与所述第三节点的通断；

第二输入电路，分别与所述第一节点、所述第二节点、所述第三节点、所述上拉电源端、所述下拉电源端、输入控制端和所述第一时钟端耦接，所述第二输入电路用于响应于所述第一节点的电位、所述第三节点的电位、所述第一时钟信号和所述输入控制端提供的输入控制信号，控制所述上拉电源端与所述第二节点的通断，并控制所述下拉电源端与所述第二节点的通断；

以及输出电路，分别与所述上拉电源端、所述下拉电源端、所述第三节点、第二时钟端和输出端耦接，所述输出电路用于响应于所述第三节点的电位和所述第二时钟端提供的第二时钟信号，控制所述上拉电源端与所述输出端的通断，并控制所述下拉电源端与所述输出端的通断。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出电路包括：第一输出子电路和第二输出子电路；

所述第一输出子电路分别与所述第二时钟端、所述第三节点、所述上拉电源端、所述下拉电源端和第四节点耦接，所述第一输出子电路用于响应于所述第二时钟信号和所述第三节点的电位，控制所述上拉电源端与所述第四节点的通断，并控制所述下拉电源端与所述第四节点的通断；

所述第二输出子电路分别与所述第四节点、所述上拉电源端、所述下拉电源端和所述输出端耦接，所述第二输出子电路用于响应于所述第四节点的电位，控制所述上拉电源端与所述输出端的通断，并控制所述下拉电源端与所述输出端的通断。

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一输出子电路包括：第一输出晶体管、第二输出晶体管和第三输出晶体管，所述第一输出极晶体管为互补型金属氧化物半导体CMOS晶体管；

所述第一输出晶体管的栅极与所述第二时钟端耦接，所述第一输出晶体管的一个第一极和所述第二输出晶体管的第一极均与所述上拉电源端耦接，所述第一输出晶体管的另一个第一极与所述第三输出晶体管的第二极耦接，所述第一输出晶体管的第二极和所述第二输出晶体管的第二极均与所述第四节点耦接，所述第二输出晶体管的栅极和所述第三输出晶体管的栅极均与所述第三节点耦接，所述第三输出晶体管的第一极与所述下拉电源端耦接。

4.根据权利要求2所述的移位寄存器单元，其特征在于，所述第二输出子电路包括：串联在所述第四节点和所述输出端之间的奇数个第四输出晶体管；

每个所述第四输出晶体管均为CMOS晶体管，且每个所述第四输出晶体管的两个第一极分别与所述上拉电源端和所述下拉电源端耦接。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第二输出子电路包括：三个所述第四输出晶体管；

其中，第一个所述第四输出晶体管的栅极与所述第四节点耦接，第一个所述第四输出晶体管的第二极与第二个所述第四输出晶体管的栅极耦接，第二个所述第四输出晶体管的第二极与第三个所述第四输出晶体管的栅极耦接，第三个所述第四输出晶体管的第二极与所述输出端耦接。

6.根据权利要求4所述的移位寄存器单元，其特征在于，至少一个第四输出晶体管的宽长比，大于所述移位寄存器单元中除所述至少一个第四输出晶体管之外的其他晶体管的宽长比。

7.根据权利要求1至6任一所述的移位寄存器单元，其特征在于，所述第二输入电路包括：第一输入子电路和第二输入子电路；

所述第一输入子电路分别与所述第一节点、所述第一时钟端、所述输入控制端、所述上拉电源端、所述下拉电源端和所述第二节点耦接，所述第一输入子电路用于响应于所述第一节点的电位、所述输入控制信号和所述第一时钟信号，控制所述上拉电源端与所述第二节点的通断，并控制所述下拉电源端与所述第二节点的通断；

所述第二输入子电路分别与所述第一时钟端、所述第一节点、所述第二节点、所述第三节点、所述上拉电源端和所述下拉电源端耦接，所述第二输入子电路用于响应于所述第一节点的电位、所述第三节点的电位和所述第一时钟信号，控制所述上拉电源端与所述第二节点的通断，并控制所述下拉电源端与所述第二节点的通断。

8.根据权利要求7所述的移位寄存器单元，其特征在于，所述第一输入子电路包括：第一输入晶体管、第二输入晶体管、第三输入晶体管和第四输入晶体管；所述第一输入晶体管和所述第三输入晶体管均为CMOS晶体管；

所述第一输入晶体管的栅极与所述第一节点耦接，所述第一输入晶体管的两个第一极分别与所述上拉电源端和所述下拉电源端耦接，所述第一输入晶体管的第二极与所述第二输入晶体管的栅极耦接，且所述第二输入晶体管的栅极还与所述第一时钟端耦接；

所述第二输入晶体管的第一极与所述下拉电源端耦接，所述第二输入晶体管的第二极与所述第三输入晶体管的一个第一极耦接；

所述第三输入晶体管的另一个第一极与所述第四输入晶体管的第二极耦接，所述第三输入晶体管的栅极与所述输入控制端耦接，所述第三输入晶体管的第二极与所述第二节点耦接；

所述第四输入晶体管的栅极与所述第一节点耦接，所述第四输入晶体管的第一极与所述上拉电源端耦接。

9.根据权利要求7所述的移位寄存器单元，其特征在于，所述第二输入子电路包括：第五输入晶体管、第六输入晶体管和第七输入晶体管；所述第六输入晶体管为CMOS晶体管；

所述第五输入晶体管的栅极与所述第一时钟端耦接，所述第五输入晶体管第一极与所述上拉电源端耦接，所述第五输入晶体管第二极与所述第六输入晶体管的一个第一极耦接；

所述第六输入晶体管的另一个第一极与所述第七输入晶体管的第二极耦接，所述第六输入晶体管的栅极与所述第三节点耦接；

所述第七输入晶体管的第一极与所述下拉电源端耦接，所述第七输入晶体管的栅极与所述第一节点耦接。

10.根据权利要求1至6任一所述的移位寄存器单元，其特征在于，所述第一输入电路包括：第三输入子电路和第四输入子电路；

所述第三输入子电路分别与所述第一时钟端、所述上拉电源端、所述下拉电源端和所述第一节点耦接，所述第三输入子电路用于响应于所述第一时钟信号，控制所述上拉电源端与所述第一节点的通断，并控制所述下拉电源端与所述第一节点的通断；

所述第四输入子电路分别与所述第二节点、所述上拉电源端、所述下拉电源端和所述第三节点耦接，所述第四输入子电路用于响应于所述第二节点的电位，控制所述上拉电源端与所述第三节点的通断，并控制所述下拉电源端与所述第三节点的通断。

11.根据权利要求10所述的移位寄存器单元，其特征在于，所述第三输入子电路包括：第八输入晶体管和第九输入晶体管；所述第四输入子电路包括：第十输入晶体管；所述第八输入晶体管、所述第九输入晶体管和所述第十输入晶体管均为CMOS晶体管；

所述第八输入晶体管的栅极和所述第九输入晶体管的栅极均与所述第一时钟端耦接，所述第八输入晶体管的两个第一极和所述第九输入晶体管的两个第一极均分别与所述上拉电源端和所述下拉电源端耦接，所述第八输入晶体管的第二极和所述第九输入晶体管的第二极均与所述第一节点耦接；

所述第十输入晶体管的栅极与所述第二节点耦接，所述第十输入晶体管的两个第一极分别与所述上拉电源端和所述下拉电源端耦接，所述第十输入晶体管的第二极与所述第三节点耦接。

12.一种移位寄存器单元的驱动方法，其特征在于，用于驱动如权利要求1至11任一所述的移位寄存器单元；所述方法包括：

输入阶段，第一输入电路响应于第一时钟端提供的第一时钟信号，控制下拉电源端与第一节点导通；第二输入电路响应于输入控制端提供的输入控制信号和所述第一时钟信号，控制所述下拉电源端与第二节点导通；所述第一输入电路还响应于所述第二节点的电位，控制上拉电源端与第三节点导通；

输出阶段，所述第一输入电路响应于所述第一时钟信号，控制所述上拉电源端与所述第一节点导通，所述第二输入电路响应于所述第一节点的电位和所述第三节点的电位，控制所述下拉电源端与所述第二节点导通，所述第一输入电路还响应于所述第二节点的电位，控制所述上拉电源端与所述第三节点导通；输出电路响应于所述第三节点的电位和第二时钟端提供的第二时钟信号，控制所述上拉电源端与所述输出端导通；

下拉阶段，所述第一输入电路响应于所述第一时钟信号，控制所述下拉电源端与所述第一节点导通，所述第二输入电路响应于所述第一节点的电位和所述输入控制信号，控制所述上拉电源端与所述第二节点导通，所述第一输入电路还响应于所述第二节点的电位，控制所述下拉电源端与所述第三节点导通，所述输出电路响应于所述第三节点的电位和所述第二时钟信号，控制所述下拉电源端与所述输出端导通。

13.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括：至少两个级联的如权利要求1至11任一所述的移位寄存器单元；

奇数级移位寄存器单元的第一时钟端与第一时钟信号线耦接，奇数级移位寄存器单元的第二时钟端与第二时钟信号线耦接；

偶数级移位寄存器单元的第一时钟端与第二时钟信号线耦接，偶数级移位寄存器单元的第二时钟端与第一时钟信号线耦接。

14.一种显示装置，其特征在于，所述显示装置包括：显示面板，以及如权利要求13所述的栅极驱动电路，所述显示面板包括多个像素电路；

所述栅极驱动电路与所述像素电路中的栅极信号端耦接，所述栅极驱动电路用于为所述栅极信号端提供栅极驱动信号。

15.根据权利要求14所述的显示装置，其特征在于，所述像素电路包括：第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管和存储电容；

所述第一开关晶体管的栅极与复位控制端耦接，所述第一开关晶体管的第一极与复位信号端耦接，所述第一开关晶体管的第二极与所述第二开关晶体管的第一极、所述第六开关晶体管的第二极以及发光元件的阳极耦接；

所述第二开关晶体管的栅极与开关控制端耦接，所述第二开关晶体管的第二极与所述第三开关晶体管的栅极耦接；

所述第五开关晶体管的栅极和所述第六开关晶体管的栅极均与发光控制端耦接，所述第五开关晶体管的第一极与驱动电源端耦接，所述第五开关晶体管的第二极与所述第三开关晶体管的第一极耦接；所述第六开关晶体管的第一极与所述第三开关晶体管的第二极耦接；

所述第四开关晶体管的栅极和所述第七开关晶体管的栅极均与所述栅极信号端耦接；所述第四开关晶体管的第一极与数据信号端耦接，所述第四开关晶体管的第二极与所述第三开关晶体管的第二极耦接；所述第七开关晶体管的第一极与所述第三开关晶体管的第一极耦接，所述第七开关晶体管的第二极与所述第三开关晶体管的栅极耦接；

所述存储电容的一端与所述第三开关晶体管的栅极耦接，所述存储电容的另一端与所述驱动电源端耦接；

其中，所述第四开关晶体管和所述第七开关晶体管均为N型铟镓锌氧化物IGZO晶体管，且所述栅极驱动电路中移位寄存器单元的输出端与所述第四开关晶体管的栅极和所述第七开关晶体管的栅极耦接。

Images